JP6932587B2 - 電源装置、半導体集積回路、及び、電源装置の制御方法 - Google Patents
電源装置、半導体集積回路、及び、電源装置の制御方法 Download PDFInfo
- Publication number
- JP6932587B2 JP6932587B2 JP2017177072A JP2017177072A JP6932587B2 JP 6932587 B2 JP6932587 B2 JP 6932587B2 JP 2017177072 A JP2017177072 A JP 2017177072A JP 2017177072 A JP2017177072 A JP 2017177072A JP 6932587 B2 JP6932587 B2 JP 6932587B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- output
- terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Rectifiers (AREA)
Description
交流電源から交流電圧が供給される、第1の電源端子、及び、第2の電源端子と、
第1の出力端子、及び、第2の出力端子と、
前記交流電源が前記第1の電源端子と前記第2の電源端子との間に出力した交流電圧を全波整流した全波整流電圧を、第1の電源端子と第2の電源端子との間に、出力する全波整流回路と、
前記全波整流回路が出力した前記全波整流電圧を力率改善した出力電圧を、前記第1の出力端子と前記第2の出力端子との間に、出力する力率改善回路と、
前記第1の出力端子と前記第2の出力端子との間に接続された出力キャパシタと、
前記第1の電源端子と前記第2の電源端子との間に供給された前記交流電圧を整流した入力整流電圧を、出力する入力整流回路と、
バックアップのための電源を供給するためのバックアップ用キャパシタと、
前記入力整流電圧が供給されるともに、及び前記出力電圧に基づいた補助電圧が供給され、前記入力整流電圧または前記補助電圧の何れか一方のみから生成した充電電圧を前記バックアップ用キャパシタに充電し、前記バックアップ用キャパシタに充電されているバックアップ用電圧から生成した基準電圧を出力する電源回路と、を備え、
前記電源回路は、制御部に前記基準電圧を出力する
ことを特徴とする。
第1の負荷端子、及び前記第1の負荷端子との間に負荷が接続される第2の負荷端子と、
前記第1の出力端子と前記第2の出力端子との間に供給された前記出力電圧から、前記負荷を駆動するための一定の駆動電圧を生成して、前記第1の負荷端子と前記第2の負荷端子との間に接続された前記負荷に供給する出力回路と、をさらに備える
ことを特徴とする。
前記補助電圧は、前記出力電圧、又は、前記駆動電圧であることを特徴とする。
前記電源回路は、
前記交流電源の起動時または前記交流電源の通常動作時は、前記入力整流電圧から生成した電圧を前記バックアップ用キャパシタに充電し、
前記交流電源の瞬停時又は出力停止時は、前記補助電圧から生成した電圧を前記バックアップ用キャパシタに充電する
ことを特徴とする。
前記電源回路は、
前記交流電源が、瞬停又は出力停止から、通常動作に戻った場合には、前記入力整流電圧から生成した電圧を前記バックアップ用キャパシタに充電する
ことを特徴とする。
前記電源回路は、
前記入力整流電圧が予め設定した規定値以上である場合には、前記入力整流電圧から生成した電圧を前記バックアップ用キャパシタに充電し、
一方、前記入力整流電圧が前記規定値未満である場合には、前記出力電圧から生成した電圧を前記バックアップ用キャパシタに充電する
ことを特徴とする。
前記電源回路は、
前記入力整流電圧が予め設定した規定値以上である場合には、前記交流電源が通常動作時であると判断し、
前記入力整流電圧が前記規定値未満である場合には、前記交流電源の瞬停時又は出力停止時であると判断する
ことを特徴とする。
前記電源回路は、
前記入力整流電圧が前記規定値未満である場合において、
前記バックアップ用電圧が予め設定された第1の閾値に達した場合には、前記補助電圧から生成した電圧による前記バックアップ用キャパシタへの充電を停止し、
前記バックアップ用電圧が前記第1の閾値よりも低い第2の閾値まで低下した場合には、前記補助電圧から生成した電圧による前記バックアップ用キャパシタへの充電を開始し、
前記バックアップ用電圧が前記第2の閾値よりも低い第3の閾値まで低下した場合には、前記制御部への前記基準電圧の出力を停止する
ことを特徴とする。
前記電源回路は、
前記入力整流回路が出力した入力整流電圧が印加される第1ノードと、
前記補助電圧が印加される第2ノードと、
接地電位との間に前記バックアップ用キャパシタが接続される第3ノードと、
前記制御部に接続され、前記基準電圧を前記制御部に出力する第4ノードと、を備えることを特徴とする。
前記第2ノードは、前記第1の出力端子、又は、前記第1の負荷端子に接続されていることを特徴とする。
前記電源回路は、
前記第1ノードに印加された前記入力整流電圧、または、前記第2ノードに印加された前記補助電圧の何れか一方を、前記充電電圧として選択し、選択した前記充電電圧で前記第3ノードを介して前記バックアップ用キャパシタを充電する充電回路を備える
ことを特徴とする。
前記電源回路は、
前記第3ノードを介して前記バックアップ用キャパシタに充電されているバックアップ用電圧が供給され、供給された前記バックアップ用電圧から前記基準電圧を生成して、前記第4ノードを介して前記制御部に出力する基準電圧生成回路を備える
ことを特徴とする。
前記充電回路は、
前記第1ノードの前記入力整流電圧が規定値以上である場合には、前記入力整流電圧から生成した電圧を前記バックアップ用キャパシタに充電し、
前記第1ノードの前記入力整流電圧が前記規定値未満である場合には、前記補助電圧から生成した電圧を前記バックアップ用キャパシタに充電する
ことを特徴とする。
前記第1ノードの前記入力整流電圧が前記規定値未満である場合において、
前記充電回路は、
前記第3ノードの前記バックアップ用電圧が予め設定された第1の閾値に達した場合には、前記補助電圧から生成した電圧による前記バックアップ用キャパシタへの充電を停止し、
前記第3ノードの前記バックアップ用電圧が前記第1の閾値よりも低い第2の閾値まで低下した場合には、前記補助電圧から生成した電圧による前記バックアップ用キャパシタへの充電を開始し、
前記基準電圧生成回路は、
前記第3ノードの前記バックアップ用電圧が前記第2の閾値よりも低い第3の閾値まで低下した場合には、前記第3ノードから供給された前記バックアップ用電圧から前記基準電圧を生成するのを停止することで、前記第4ノードを介した前記制御部への前記基準電圧の出力を停止する
ことを特徴とする。
交流電源から交流電圧が供給される、第1の電源端子、及び、第2の電源端子と、第1の出力端子、及び、第2の出力端子と、前記交流電源が前記第1の電源端子と前記第2の電源端子との間に出力した交流電圧を全波整流した全波整流電圧を、第1の電源端子と第2の電源端子との間に、出力する全波整流回路と、前記全波整流回路が出力した前記全波整流電圧を力率改善した出力電圧を、前記第1の出力端子と前記第2の出力端子との間に、出力する力率改善回路と、前記第1の出力端子と前記第2の出力端子との間に接続された出力キャパシタと、前記第1の電源端子と前記第2の電源端子との間に供給された前記交流電圧を整流した入力整流電圧を、出力する入力整流回路と、バックアップのための電源を供給するためのバックアップ用キャパシタと、前記入力整流電圧が供給されるともに、及び前記出力電圧に基づいた補助電圧が供給される電源回路と、を備え、
前記電源回路により、前記入力整流電圧または前記補助電圧の何れか一方のみから生成した充電電圧を前記バックアップ用キャパシタに充電し、前記バックアップ用キャパシタに充電されているバックアップ用電圧から生成した基準電圧を制御部に出力する
ことを特徴とする。
交流電源から交流電圧が供給される、第1の電源端子、及び、第2の電源端子と、
第1の出力端子、及び、第2の出力端子と、前記交流電源が前記第1の電源端子と前記第2の電源端子との間に出力した交流電圧を全波整流した全波整流電圧を、第1の電源端子と第2の電源端子との間に、出力する全波整流回路と、前記全波整流回路が出力した前記全波整流電圧を力率改善した出力電圧を、前記第1の出力端子と前記第2の出力端子との間に、出力する力率改善回路と、前記第1の出力端子と前記第2の出力端子との間に接続された出力キャパシタと、前記第1の電源端子と前記第2の電源端子との間に供給された前記交流電圧を整流した入力整流電圧を、出力する入力整流回路と、バックアップのための電源を供給するためのバックアップ用キャパシタと、を備えた電源装置に適用される半導体集積回路であって、
前記入力整流電圧が供給されるともに、及び前記出力電圧に基づいた補助電圧が供給され、前記入力整流電圧または前記補助電圧の何れか一方のみから生成した充電電圧を前記バックアップ用キャパシタに充電し、前記バックアップ用キャパシタに充電されているバックアップ用電圧から生成した基準電圧を出力する電源回路を備え、
前記電源回路は、制御部に前記基準電圧を出力することを特徴とする半導体集積回路。
TD1 第1の電源端子
TD2 第2の電源端子
TC1 第1の出力端子
TC2 第2の出力端子
TR1 第1の整流端子
TR2 第2の整流端子
TOUT1 第1の負荷端子
TOUT2 第2の負荷端子
X 全波整流回路
PFC 力率改善回路
A 出力回路
Y 入力整流回路
COUT 出力キャパシタ
CB バックアップ用キャパシタ
E 電源回路
Tr トランジスタ(MOSトランジスタ)
L コイル
D ダイオード
CX 駆動用キャパシタ
Ya 第1の入力整流ダイオード
Yb 第2の入力整流ダイオード
N1 第1ノード
N2 第2ノード
N3 第3ノード
N4 第4ノード
Ea 充電回路
Eb 基準電圧生成回路
Claims (16)
- 交流電源から交流電圧が供給される、第1の電源端子、及び、第2の電源端子と、
第1の出力端子、及び、第2の出力端子と、
前記交流電源が前記第1の電源端子と前記第2の電源端子との間に出力した交流電圧を全波整流した全波整流電圧を、第1の整流端子と第2の整流端子との間に、出力する全波整流回路と、
前記全波整流回路が出力した前記全波整流電圧を力率改善した出力電圧を、前記第1の出力端子と前記第2の出力端子との間に、出力する力率改善回路と、
前記第1の出力端子と前記第2の出力端子との間に接続された出力キャパシタと、
前記第1の電源端子と前記第2の電源端子との間に供給された前記交流電圧を整流した入力整流電圧を、出力する入力整流回路と、
バックアップのための電源を供給するためのバックアップ用キャパシタと、
前記入力整流電圧が供給されるともに、及び前記出力電圧に基づいた補助電圧が供給され、前記入力整流電圧または前記補助電圧の何れか一方のみから生成した充電電圧を前記バックアップ用キャパシタに充電し、前記バックアップ用キャパシタに充電されているバックアップ用電圧から生成した基準電圧を出力する電源回路と、を備え、
前記電源回路は、制御部に前記基準電圧を出力する
ことを特徴とする電源装置。 - 第1の負荷端子、及び前記第1の負荷端子との間に負荷が接続される第2の負荷端子と、
前記第1の出力端子と前記第2の出力端子との間に供給された前記出力電圧から、前記負荷を駆動するための一定の駆動電圧を生成して、前記第1の負荷端子と前記第2の負荷端子との間に接続された前記負荷に供給する出力回路と、をさらに備える
ことを特徴とする請求項1に記載の電源装置。 - 前記補助電圧は、前記出力電圧、又は、前記駆動電圧であることを特徴とする請求項2に記載の電源装置。
- 前記電源回路は、
前記交流電源の起動時または前記交流電源の通常動作時は、前記入力整流電圧から生成した電圧を前記バックアップ用キャパシタに充電し、
前記交流電源の瞬停時又は出力停止時は、前記補助電圧から生成した電圧を前記バックアップ用キャパシタに充電する
ことを特徴とする請求項1ないし3のいずれか一項に記載の電源装置。 - 前記電源回路は、
前記交流電源が、瞬停又は出力停止から、通常動作に戻った場合には、前記入力整流電圧から生成した電圧を前記バックアップ用キャパシタに充電する
ことを特徴とする請求項4に記載の電源装置。 - 前記電源回路は、
前記入力整流電圧が予め設定した規定値以上である場合には、前記入力整流電圧から生成した電圧を前記バックアップ用キャパシタに充電し、
一方、前記入力整流電圧が前記規定値未満である場合には、前記出力電圧から生成した電圧を前記バックアップ用キャパシタに充電する
ことを特徴とする請求項4又は5に記載の電源装置。 - 前記電源回路は、
前記入力整流電圧が予め設定した規定値以上である場合には、前記交流電源が通常動作時であると判断し、
前記入力整流電圧が前記規定値未満である場合には、前記交流電源の瞬停時又は出力停止時であると判断する
ことを特徴とする請求項4又は5に記載の電源装置。 - 前記電源回路は、
前記入力整流電圧が前記規定値未満である場合において、
前記バックアップ用電圧が予め設定された第1の閾値に達した場合には、前記補助電圧から生成した電圧による前記バックアップ用キャパシタへの充電を停止し、
前記バックアップ用電圧が前記第1の閾値よりも低い第2の閾値まで低下した場合には、前記補助電圧から生成した電圧による前記バックアップ用キャパシタへの充電を開始し、
前記バックアップ用電圧が前記第2の閾値よりも低い第3の閾値まで低下した場合には、前記制御部への前記基準電圧の出力を停止する
ことを特徴とする請求項7に記載の電源装置。 - 前記電源回路は、
前記入力整流回路が出力した入力整流電圧が印加される第1ノードと、
前記補助電圧が印加される第2ノードと、
接地電位との間に前記バックアップ用キャパシタが接続される第3ノードと、
前記制御部に接続され、前記基準電圧を前記制御部に出力する第4ノードと、を備えることを特徴とする請求項2に記載の電源装置。 - 前記第2ノードは、前記第1の出力端子、又は、前記第1の負荷端子に接続されていることを特徴とする請求項9に記載の電源装置。
- 前記電源回路は、
前記第1ノードに印加された前記入力整流電圧、または、前記第2ノードに印加された前記補助電圧の何れか一方を、前記充電電圧として選択し、選択した前記充電電圧で前記第3ノードを介して前記バックアップ用キャパシタを充電する充電回路を備える
ことを特徴とする請求項10に記載の電源装置。 - 前記電源回路は、
前記第3ノードを介して前記バックアップ用キャパシタに充電されているバックアップ用電圧が供給され、供給された前記バックアップ用電圧から前記基準電圧を生成して、前記第4ノードを介して前記制御部に出力する基準電圧生成回路を備える
ことを特徴とする請求項11に記載の電源装置。 - 前記充電回路は、
前記第1ノードの前記入力整流電圧が規定値以上である場合には、前記入力整流電圧から生成した電圧を前記バックアップ用キャパシタに充電し、
前記第1ノードの前記入力整流電圧が前記規定値未満である場合には、前記補助電圧から生成した電圧を前記バックアップ用キャパシタに充電する
ことを特徴とする請求項12に記載の電源装置。 - 前記第1ノードの前記入力整流電圧が前記規定値未満である場合において、
前記充電回路は、
前記第3ノードの前記バックアップ用電圧が予め設定された第1の閾値に達した場合には、前記補助電圧から生成した電圧による前記バックアップ用キャパシタへの充電を停止し、
前記第3ノードの前記バックアップ用電圧が前記第1の閾値よりも低い第2の閾値まで低下した場合には、前記補助電圧から生成した電圧による前記バックアップ用キャパシタへの充電を開始し、
前記基準電圧生成回路は、
前記第3ノードの前記バックアップ用電圧が前記第2の閾値よりも低い第3の閾値まで低下した場合には、前記第3ノードから供給された前記バックアップ用電圧から前記基準電圧を生成するのを停止することで、前記第4ノードを介した前記制御部への前記基準電圧の出力を停止する
ことを特徴とする請求項13に記載の電源装置。 - 交流電源から交流電圧が供給される、第1の電源端子、及び、第2の電源端子と、第1の出力端子、及び、第2の出力端子と、前記交流電源が前記第1の電源端子と前記第2の電源端子との間に出力した交流電圧を全波整流した全波整流電圧を、第1の整流端子と第2の整流端子との間に、出力する全波整流回路と、前記全波整流回路が出力した前記全波整流電圧を力率改善した出力電圧を、前記第1の出力端子と前記第2の出力端子との間に、出力する力率改善回路と、前記第1の出力端子と前記第2の出力端子との間に接続された出力キャパシタと、前記第1の電源端子と前記第2の電源端子との間に供給された前記交流電圧を整流した入力整流電圧を、出力する入力整流回路と、バックアップのための電源を供給するためのバックアップ用キャパシタと、前記入力整流電圧が供給されるともに、及び前記出力電圧に基づいた補助電圧が供給される電源回路と、を備え、
前記電源回路により、前記入力整流電圧または前記補助電圧の何れか一方のみから生成した充電電圧を前記バックアップ用キャパシタに充電し、前記バックアップ用キャパシタに充電されているバックアップ用電圧から生成した基準電圧を制御部に出力する
ことを特徴とする電源装置の制御方法。 - 交流電源から交流電圧が供給される、第1の電源端子、及び、第2の電源端子と、
第1の出力端子、及び、第2の出力端子と、前記交流電源が前記第1の電源端子と前記第2の電源端子との間に出力した交流電圧を全波整流した全波整流電圧を、第1の整流端子と第2の整流端子との間に、出力する全波整流回路と、前記全波整流回路が出力した前記全波整流電圧を力率改善した出力電圧を、前記第1の出力端子と前記第2の出力端子との間に、出力する力率改善回路と、前記第1の出力端子と前記第2の出力端子との間に接続された出力キャパシタと、前記第1の電源端子と前記第2の電源端子との間に供給された前記交流電圧を整流した入力整流電圧を、出力する入力整流回路と、バックアップのための電源を供給するためのバックアップ用キャパシタと、を備えた電源装置に適用される半導体集積回路であって、
前記入力整流電圧が供給されるともに、及び前記出力電圧に基づいた補助電圧が供給され、前記入力整流電圧または前記補助電圧の何れか一方のみから生成した充電電圧を前記バックアップ用キャパシタに充電し、前記バックアップ用キャパシタに充電されているバックアップ用電圧から生成した基準電圧を出力する電源回路を備え、
前記電源回路は、制御部に前記基準電圧を出力することを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017177072A JP6932587B2 (ja) | 2017-09-14 | 2017-09-14 | 電源装置、半導体集積回路、及び、電源装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017177072A JP6932587B2 (ja) | 2017-09-14 | 2017-09-14 | 電源装置、半導体集積回路、及び、電源装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019054633A JP2019054633A (ja) | 2019-04-04 |
JP6932587B2 true JP6932587B2 (ja) | 2021-09-08 |
Family
ID=66013962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017177072A Active JP6932587B2 (ja) | 2017-09-14 | 2017-09-14 | 電源装置、半導体集積回路、及び、電源装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6932587B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009254061A (ja) * | 2008-04-03 | 2009-10-29 | Seiko Epson Corp | 半導体集積回路及びそのテスト方法 |
JP4724248B1 (ja) * | 2010-03-15 | 2011-07-13 | 株式会社ナナオ | 電源装置 |
JP2012157220A (ja) * | 2011-01-28 | 2012-08-16 | Sony Corp | 制御装置、制御方法および電源装置 |
JP6173231B2 (ja) * | 2014-02-05 | 2017-08-02 | 三菱電機株式会社 | 電力変換装置および空気調和装置 |
JP6451219B2 (ja) * | 2014-10-31 | 2019-01-16 | 株式会社リコー | 電源装置および画像形成装置 |
WO2016194197A1 (ja) * | 2015-06-04 | 2016-12-08 | 三菱電機株式会社 | 電力変換装置 |
-
2017
- 2017-09-14 JP JP2017177072A patent/JP6932587B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019054633A (ja) | 2019-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6879501B2 (en) | Switching power supply | |
JP4013898B2 (ja) | 電源装置起動方法、電源装置の起動回路及び電源装置 | |
US7525819B2 (en) | Switching mode power supply and method for generating a bias voltage | |
US9985547B2 (en) | Insulation-type synchronous DC/DC converter | |
JP6421047B2 (ja) | スイッチング電源装置 | |
JP6575226B2 (ja) | Led電源装置及びled照明装置 | |
CN102195487B (zh) | 电源设备和成像装置 | |
KR20100132957A (ko) | 보조 전력 공급 전압을 발생시키는 완충용 커패시터 | |
US7782028B2 (en) | DC-DC converter and power supply apparatus | |
CN111726004B (zh) | 电源控制装置以及开关电源 | |
US20130170253A1 (en) | Auxiliary power generation circuit | |
US9735694B2 (en) | Integrated circuit and switching power-supply device with charging control circuit | |
JP2009261192A (ja) | フライバック型スイッチング電源 | |
JP6932587B2 (ja) | 電源装置、半導体集積回路、及び、電源装置の制御方法 | |
US20230253872A1 (en) | Switching control circuit, power supply circuit | |
JP4844151B2 (ja) | スイッチング電源装置 | |
JP6239242B2 (ja) | 半導体照明用電源制御回路、半導体集積回路、および、半導体照明用電源 | |
JP2022178982A (ja) | 電源回路、電源装置 | |
JP2009240067A (ja) | 電源回路 | |
JP4356396B2 (ja) | 電圧生成回路およびこれを備えたスイッチング電源 | |
JP3667729B2 (ja) | 電源装置 | |
JP2005033971A (ja) | スイッチング電源回路 | |
JP2021048760A (ja) | 電源装置および照明装置 | |
JP2016077050A (ja) | 充電回路および非常灯点灯装置 | |
KR100957784B1 (ko) | Scr을 이용하여 콘트롤 ic를 동작시키는 전원 공급장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210720 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210818 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6932587 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |