JP6908188B2 - アクティブフェーズドアレーアンテナ - Google Patents

Description

本発明は、複数のアンテナにより電磁波を受信するアクティブフェーズドアレーアンテナに関する。

フェーズドアレーアンテナは複数のアンテナから受信する無線周波数（ＲＦ）の信号の位相を制御することで電波ビームの電子的な走査を可能とする。アンテナと位相器の間に増幅回路のようなアクティブな回路を挟むものはアクティブフェーズドアレーアンテナと呼ばれている。アクティブフェーズドアレーアンテナは各アンテナから受信した受信信号の位相を位相器で制御し、合成器により合成する。

フェーズドアレーアンテナで受信信号の位相を制御するためには、実際には受信信号の郡遅延を制御する必要がある。周波数帯域を持たない線スペクトラムの信号であれば位相差と郡遅延差は完全に一致する。しかし、信号の周波数帯域が広がると、帯域中央の信号は設定した方向に正確にビームが放射されるが、帯域端の信号は放射角に誤差が発生する。この影響は大開口のアンテナ又は周波数帯域が広い信号の場合に顕著になる。この問題を解決するため、ＡＤ変換器及びＤＡ変換器のサンプリングクロックに遅延時間差を与える技術が提案されている（例えば、特許文献１参照）。

日本特許第４５３３５７２号公報

先行技術では受信信号をデジタル演算で合成する。位相制御による誤差が顕著になるアンテナ開口径が大きい場合、アンテナも多くなるため、デジタル信号を伝送するバスの数が非常に多くなる。従って、基板設計上の制約、又はデジタル演算を行なうＩＣの端子数の点から実現できない場合がある。また、信号の周波数帯域が広い場合はＡＤ変換器のナイキスト周波数が高くなるためデータの伝送速度が高くなり、デジタル演算を行なうＩＣの処理能力の問題で実現できない場合がある。

本発明は、上述のような課題を解決するためになされたもので、その目的はデジタル合成演算処理を行うことなく遅延時間を制御できるアクティブフェーズドアレーアンテナを得るものである。

本発明に係るアクティブフェーズドアレーアンテナは、複数のアンテナと、前記複数のアンテナからそれぞれ信号を受信する複数の受信モジュールと、前記複数の受信モジュールの出力信号を合成する合成器とを備え、前記複数の受信モジュールの各々は、受信した信号をサンプルホールドする第１のサンプルホールド回路と、前記第１のサンプルホールド回路の出力信号をサンプルホールドする第２のサンプルホールド回路と、前記第１のサンプルホールド回路が前記信号をサンプルホールドするタイミングを制御する制御部とを有し、前記複数の受信モジュールの前記第２のサンプルホールド回路は同じタイミングで動作することを特徴とする。

本発明では、受信した信号をサンプルホールドする第１のサンプルホールド回路の動作タイミングを受信モジュールごとに設定し、第１のサンプルホールド回路の出力信号をサンプルホールドする第２のサンプルホールド回路の動作タイミングを複数の受信モジュールで同じにし、複数の受信モジュールの出力信号を合成する。これにより、デジタル合成演算処理を行うことなく遅延時間を制御できる。

実施の形態１に係るアクティブフェーズドアレーアンテナを示すブロック図である。 実施の形態１に係るサンプルホールド回路を示すブロック図である。 受信モジュールの動作タイミングを示す図である。 受信モジュールの動作タイミングを示す図である。 合成器の出力信号を示す図である。 実施の形態２に係るアクティブフェーズドアレーアンテナを示すブロック図である。 ＦＩＲフィルタを示すブロック図である。 ＦＩＲフィルタの動作を示すタイミングチャートである。

実施の形態に係るアクティブフェーズドアレーアンテナについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、実施の形態１に係るアクティブフェーズドアレーアンテナを示すブロック図である。複数の受信モジュール１ａ，１ｂは、複数のアンテナ２ａ，２ｂからそれぞれ信号を受信する。合成器３は、複数の受信モジュール１ａ，１ｂの出力信号を合成する。ＡＤ変換器４は、合成器３により合成された信号をデジタルデータに変換する。

受信モジュール１ａは、低雑音増幅器５ａ、周波数変換部６ａ、第１のサンプルホールド回路７ａ、第２のサンプルホールド回路８ａ、移相器９ａを有する。低雑音増幅器５ａは、対応するアンテナ２ａから受信した信号の電力を増幅する。周波数変換部６ａは、増幅した信号の周波数を、搬送波帯域からＡＤ変換可能な周波数帯域に変換する。第１のサンプルホールド回路７ａは、周波数変換された信号を入力クロックにしたがってサンプルホールドする。第２のサンプルホールド回路８ａは、第１のサンプルホールド回路７ａの出力信号をサンプルホールドする。移相器９ａは、第１のサンプルホールド回路７ａが信号をサンプルホールドするタイミングを制御する。

同様に、受信モジュール１ｂは、低雑音増幅器５ｂ、周波数変換部６ｂ、第１のサンプルホールド回路７ｂ、第２のサンプルホールド回路８ｂ、移相器９ｂを有する。各構成の機能は受信モジュール１ａと同様である。

周波数変換部６ａ，６ｂの周波数変換のための局発信号を局部発振器ＬＯが発生させる。移相器９ａ，９ｂの移相量は±９０°未満である。サンプリングクロック源ＳＣＬＫは、第１のサンプルホールド回路７ａ，７ｂ及び第２のサンプルホールド回路８ａ，８ｂを駆動するサンプリングクロックを生成する。ただし、第１のサンプルホールド回路７ａ，７ｂの動作タイミングは移相器９ａ，９ｂにより受信モジュール１ａ，１ｂごとに設定されるが、第２のサンプルホールド回路８ａ，８ｂの動作タイミングは複数の受信モジュール１ａ，１ｂで同じタイミングである。

図２は、実施の形態１に係るサンプルホールド回路を示すブロック図である。第１のサンプルホールド回路７ａ，７ｂ及び第２のサンプルホールド回路８ａ，８ｂの各々は、スイッチ１０，１１、容量１２，１３、ボルテージフォロア１４，１５を有する。入力された電圧は、スイッチ１０の短絡によりサンプリングされ、スイッチ１０の開放により容量１２にホールドされる。ホールドされた電圧は、スイッチ１０と逆の極性で動作するスイッチ１１とボルテージフォロア１４を介して容量１３にサンプルホールドされ、ボルテージフォロア１５を介して出力される。

続いて、本実施の形態に係るアクティブフェーズドアレーアンテナの動作について説明する。図３及び図４は、受信モジュールの動作タイミングを示す図である。図３は受信モジュール１ａの動作タイミングを示し、図４は受信モジュール１ｂの動作タイミングを示す。図５は、合成器の出力信号を示す図である。

外部から放射され伝播してきた信号電磁波はアンテナ２ａ，２ｂによりそれぞれ受信モジュール１ａ，１ｂに伝達される。モジュール内で増幅及び周波数変換された信号は、第１のサンプルホールド回路７ａ，７ｂに入力される。

サンプリングクロック源ＳＣＬＫから周期Ｔｓのサンプリングクロックが供給される。移相器９ａ，９ｂは、このサンプリングクロックの位相をシフトする。第１のサンプルホールド回路７ａ，７ｂは、移相器９ａ，９ｂから出力されたサンプリングクロックの立ち上がりエッジで信号の電圧をサンプルし、次の立ち上がりエッジまで０次ホールド波形を維持する。制御回路１６は、合成後に所望のアンテナ面が得られるようにモジュールごとに移相器９ａ，９ｂの移相量を設定する。ここでは、移相器９ａの移相量は０°、移相器９ｂの位相量はφ°とする。この場合、第１のサンプルホールド回路７ｂは第１のサンプルホールド回路７ａに対しＴｄ＝Ｔｓ・φ／３６０だけ遅延したタイミングで信号のサンプルホールドを行なう。

第２のサンプルホールド回路８ａ，８ｂは、サンプリングクロックの立ち下りエッジで第１のサンプルホールド回路７ａ，７ｂの出力信号をサンプルホールドする。合成器３は、複数の受信モジュール１ａ，１ｂの第２のサンプルホールド回路８ａ，８ｂの出力信号を加算合成する。ＡＤ変換器４は合成器３の出力信号をデジタル信号に変換する。

上記のように第１のサンプルホールド回路７ｂは第１のサンプルホールド回路７ａよりＴｄだけ遅延したタイミングでサンプルホールドを行なっている。このため、受信モジュール１ａ，１ｂの出力信号を合成器３で合成すれば、受信モジュール１ａが受信モジュール１ｂに対し信号をＴｄ遅延させたことに相当する。

以上説明したように、本実施の形態では、受信した信号をサンプルホールドする第１のサンプルホールド回路７ａ，７ｂの動作タイミングを受信モジュール１ａ，１ｂごとに設定し、第１のサンプルホールド回路７ａ，７ｂの出力信号をサンプルホールドする第２のサンプルホールド回路８ａ，８ｂの動作タイミングを複数の受信モジュール１ａ，１ｂで同じにし、複数の受信モジュール１ａ，１ｂの出力信号を合成する。これにより、デジタル合成演算処理を行うことなく遅延時間を制御できる。従って、多数の信号バス配線を設ける必要が無く、低消費電力で軽量コンパクトなアクティブフェーズドアレーアンテナを得ることができる。このアクティブフェーズドアレーアンテナは、アンテナ開口径が大きく信号の周波数帯域が広い場合にも実現できる。

また、第１のサンプルホールド回路７ａ，７ｂのサンプリングクロックの位相をシフトする移相器９ａ，９ｂの移相量を設定することで、第１のサンプルホールド回路７ａ，７ｂの動作タイミングを容易に制御することができる。

実施の形態２．
図６は、実施の形態２に係るアクティブフェーズドアレーアンテナを示すブロック図である。本実施の形態では、第１のサンプルホールド回路７ａ，７ｂは、搬送波帯域の信号を直接サンプルホールドして、周波数変換とサンプルホールドを同時に行なう。ＦＩＲフィルタ１７ａ，１７ｂは、それぞれ第１のサンプルホールド回路７ａ，７ｂの出力信号のサンプリングレートをレート変換するレート変換部であり、サンプリングレートを下げながら移相の線形性を保ったまま不要信号を除去する。

移相器９ａ，９ｂは、局発信号の位相をシフトして、それぞれ第１のサンプルホールド回路７ａ，７ｂのサンプリングクロックを生成する。局発信号は信号帯域幅に対し非常に高い周波数のため、必要十分なサンプリングレートに変換することで、後ろの回路処理を容易にすることができる。また、移相器９ａ，９ｂは、第１のサンプルホールド回路７ａ，７ｂの周波数変換のための局部発振器の役割も果たす。分周期１８ａ，１８ｂは、局発信号をＦＩＲフィルタ１７ａ，１７ｂと同じレートに分周して第２のサンプルホールド回路８ａ，８ｂの共通のサンプリングクロックを生成する。

図７は、ＦＩＲフィルタを示すブロック図である。このＦＩＲフィルタは４タップの移動平均フィルタである。複数のサンプルホールド回路１９ａ−１９ｄが入力信号をサンプルホールドする。加算器２０が複数のサンプルホールド回路１９ａ−１９ｄの出力信号を加算する。サンプルホールド回路２１が加算器２０の出力信号をサンプルホールドする。クロック制御回路２２は、サンプルホールド回路１９ａ−１９ｄ，２１を駆動するサンプリングクロックを生成する。

図８は、ＦＩＲフィルタの動作を示すタイミングチャートである。クロック制御回路からは５個の局発信号のクロックの４倍の周期のデューティ２５％の信号が出力される。サンプルホールド回路１９ａ−１９ｄはそれぞれ異なる４つのタイミングで入力信号をサンプルホールドする。４つ全てのサンプルホールド回路１９ａ−１９ｄがサンプルホールドを完了すると、加算器２０の出力信号をサンプルホールド回路２１が出力する。４つのタイミングのサンプルホールドデータが加算されるため、出力結果は移動平均になり、低域通過特性のＦＩＲフィルタになる。また、同時にサンプリングレートは元のレートの１／４にレート変換される。

続いて、本実施の形態のアクティブフェーズドアレーアンテナの動作について説明する。外部から放射され伝播してきた信号電磁波はアンテナ２ａ，２ｂによりそれぞれ受信モジュール１ａ，１ｂに伝達される。モジュール内で増幅された信号は第１のサンプルホールド回路７ａ，７ｂに入力される。第１のサンプルホールド回路７ａ，７ｂは局発信号を移相器９ａ，９ｂでシフトしたサンプリングクロックに基づきサンプルホールドを行い、周波数変換も同時に行う。このとき移相器９ａの移相量が０°、移相器９ｂの位相量がφ°とすると第１のサンプルホールド回路７ｂは第１のサンプルホールド回路７ａに対しＴｄ＝Ｔｓ・φ／３６０遅延したタイミングで信号のサンプルホールドを行なうことになる。第１のサンプルホールド回路４ａ，ｂの出力信号は、第２のサンプルホールド回路８ａ，８ｂでサンプリングクロックの立下りタイミングでサンプルホールドされ、出力される。

実施の形態１と同様に、第１のサンプルホールド回路７ｂは第１のサンプルホールド回路７ａよりＴｄだけ遅延したタイミングでサンプルホールドを行なっている。このため、受信モジュール１ａ，１ｂの出力信号を合成器３で合成すれば、受信モジュール１ａが受信モジュール１ｂに対し信号をＴｄ遅延させたことに相当する。よって、デジタル合成演算処理を行うことなく遅延時間を制御できる。

本実施の形態では、第１のサンプルホールド回路７ａ，７ｂは信号の周波数変換とサンプルホールドを行ない、ＦＩＲフィルタ１７ａ，１７ｂが第１のサンプルホールド回路７ａ，７ｂの出力信号のサンプリングレートをレート変換する。これにより、周波数変換部６ａ，６ｂ及びサンプリングクロック源ＳＣＬＫの信号線が不要になるため、より小型のアクティブフェーズドアレーアンテナが実現可能である。また、ＦＩＲフィルタ１７ａ，１７ｂは、サンプリングレートをレート変換しながら不要信号を除去することができる。

１ａ，１ｂ 受信モジュール、２ａ，２ｂ アンテナ、３ 合成器、７ａ，７ｂ 第１のサンプルホールド回路、８ａ，８ｂ 第２のサンプルホールド回路、９ａ，９ｂ 移相器（制御部）、１７ａ，１７ｂ ＦＩＲフィルタ（レート変換部）

Claims (4)

1. 複数のアンテナと、
   前記複数のアンテナからそれぞれ信号を受信する複数の受信モジュールと、
   前記複数の受信モジュールの出力信号を合成する合成器とを備え、
   前記複数の受信モジュールの各々は、
   受信した信号をサンプルホールドする第１のサンプルホールド回路と、
   前記第１のサンプルホールド回路の出力信号をサンプルホールドする第２のサンプルホールド回路と、
   前記第１のサンプルホールド回路が前記信号をサンプルホールドするタイミングを制御する制御部とを有し、
   前記第１のサンプルホールド回路の動作タイミングを前記受信モジュールごとに設定し、前記第２のサンプルホールド回路の動作タイミングは前記複数の受信モジュールで同じであることを特徴とするアクティブフェーズドアレーアンテナ。
2. 前記制御部は、前記第１のサンプルホールド回路のサンプリングクロックの位相をシフトする移相器を有することを特徴とする請求項１に記載のアクティブフェーズドアレーアンテナ。
3. 前記第１のサンプルホールド回路は、前記信号の周波数変換とサンプルホールドを行ない、
   前記受信モジュールは、前記第１のサンプルホールド回路の出力信号のサンプリングレートをレート変換するレート変換部を更に有することを特徴とする請求項１又は２に記載のアクティブフェーズドアレーアンテナ。
4. 前記レート変換部はＦＩＲフィルタを有することを特徴とする請求項３に記載のアクティブフェーズドアレーアンテナ。

Images