CN117214836A - 一种基于RFSoC的数字阵列射频收发平台构建方法 - Google Patents
一种基于RFSoC的数字阵列射频收发平台构建方法 Download PDFInfo
- Publication number
- CN117214836A CN117214836A CN202310998550.6A CN202310998550A CN117214836A CN 117214836 A CN117214836 A CN 117214836A CN 202310998550 A CN202310998550 A CN 202310998550A CN 117214836 A CN117214836 A CN 117214836A
- Authority
- CN
- China
- Prior art keywords
- radio frequency
- clock
- module
- constructing
- data converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010276 construction Methods 0.000 title abstract description 7
- 238000005070 sampling Methods 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 47
- 230000001360 synchronised effect Effects 0.000 claims abstract description 40
- 238000004891 communication Methods 0.000 claims abstract description 27
- 238000007781 pre-processing Methods 0.000 claims abstract description 22
- 238000012545 processing Methods 0.000 claims description 39
- 238000000605 extraction Methods 0.000 claims description 20
- 238000012937 correction Methods 0.000 claims description 17
- 238000001914 filtration Methods 0.000 claims description 11
- 230000007246 mechanism Effects 0.000 claims description 9
- 238000012856 packing Methods 0.000 claims description 7
- 230000008054 signal transmission Effects 0.000 claims description 6
- 238000005457 optimization Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 12
- 238000013461 design Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 229920005994 diacetyl cellulose Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 239000005441 aurora Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 102100026190 Class E basic helix-loop-helix protein 41 Human genes 0.000 description 1
- 101000765033 Homo sapiens Class E basic helix-loop-helix protein 41 Proteins 0.000 description 1
- 235000003368 Ilex paraguariensis Nutrition 0.000 description 1
- 244000188472 Ilex paraguariensis Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009300 dissolved air flotation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000005316 response function Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
本发明公开了一种基于RFSoC的数字阵列射频收发平台构建方法，方法包括：构建LFM波形生成模块，生成各通道基带波形信号；构建射频数据转换器参数配置模块，用于配置多通道的信号发射和信号采集参数；构建AXI从机，用于控制系统逻辑参数；采用第一时钟芯片和第二时钟芯片级联组成时钟树，并对相应的时钟芯片进行配置，用于产生系统所需的采样时钟、同步脉冲和数字域逻辑参考时钟；构建包括多个串联的2倍抽取滤波模块的回波信号预处理模块，用于对回波信号的数据采样率进行调整，2倍抽取滤波模块基于多相滤波和半带滤波器构建。通过本发明实施例的方法可以构建灵活性高、性能好的数字阵列射频收发平台，可广泛应用于雷达通信技术领域。
Description
技术领域
本发明涉及雷达通信技术领域，尤其涉及一种基于RFSoC的数字阵列射频收发平台构建方法。
背景技术
与传统阵列雷达是采用模拟器件在模拟域完成收发波束形成和信号的上下变频不同，数字阵列雷达是一种收发均采用数字波束形成技术的阵列雷达，并且上下变频等环节也逐步向数字化方向发展。但目前，数字阵列雷达平台尚未在性能、灵活性、设备体积、成本等多方面具备优势的解决方案。
总体而言，现有技术具有如下缺点：
(1)在波形产生和发射上，传统相控阵雷达的仅支持产生一路波形，所有发射阵元发射相同的波形信号，通过控制各T组件通道移相器相位来达到控制发射阵列波束指向的目的，仅支持波束扫描体制。
(2)传统相控阵雷达系统中，通常采用模拟上下变频器进行变频，和在模拟域对回波数据进行去斜处理，其存在尺寸较大，系统失真难以完全补偿，灵活性较差等缺点。
(3)现有阵列雷达通道校正上大多采用出厂校正，未考虑在长期使用过程中因环境温度等导致通道特性漂移的影响，校正精度有限，受环境影响较大。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明提出一种构建性能好、灵活性高的基于RFSoC的数字阵列收发平台的构建方法。
一方面，本发明实施例提供了一种基于RFSoC的数字阵列收发平台构建方法，包括：
构建LFM波形生成模块，并通过多次实例化所述LFM波形生成模块以支持频分类型多输入多输出波形生成；其中，所述LFM波形生成模块的输出端通过标准协议接口与射频数据转换器通信连接；
构建射频数据转换器参数配置模块，用于配置多通道的信号发射和信号采集参数；其中，所述射频数据转换器参数配置模块由ARM处理器执行，并通过AXI配置接口与所述射频数据转换器通信连接；
构建AXI从机，用于控制系统逻辑参数；其中，所述AXI从机的输入端接口兼容标准AXI接口，与ARM处理器通信连接；所述AXI从机的输出端接口为标准冯诺依曼读写总线，通过寻址机制与可编程逻辑中各自定义参数相连；
采用第一时钟芯片和第二时钟芯片级联组成时钟树，并对所述第一时钟芯片和所述第二时钟芯片进行配置，用于产生系统所需的采样时钟、同步脉冲和数字域逻辑参考时钟；其中，所述时钟树产生的各个时钟作用于所述射频数据转换器；
构建回波信号预处理模块，用于对回波信号的数据采样率进行调整；其中，所述回波信号预处理模块包括多个串联的2倍抽取滤波模块，所述2倍抽取滤波模块基于多相滤波和半带滤波器进行构建；所述2倍抽取滤波模块的输入端连接所述射频数据转换器，输出端输出数据用于帧打包。
可选地，所述构建LFM波形生成模块，并通过多次实例化所述LFM波形生成模块以支持频分类型多输入多输出波形生成，包括：
根据包括采样率、各通道频偏、脉宽和带宽的参数计算出各通道LFM波形的初始频率值和频率增量参数；
将所述初始频率值和所述频率增量进行实时累加后输入DDS IP的相位增量接口进行相位增量处理，得到各通道的基带波形信号。
可选地，所述构建射频转换器参数配置模块，用于配置多通道的信号发射和信号采集参数，包括：
确定采样率以使射频工作波段完全落于单个奈圭斯特域内；
根据所述射频工作波段坐落的所述奈圭斯特域，配置所述射频数据转换器的工作域；
根据射频信号中心频率确定射频数据转换器的数控振荡器频率；
根据基带接口要求设置射频数据转换器的抽取或插值倍数及数字接口形式。
可选地，所述对所述第一时钟芯片和所述第二时钟芯片进行配置，包括：
根据系统需求确定时钟树参数，并利用时钟芯片厂家配套的配置软件自动生成对应的寄存器值列表；
将所述寄存器值列表对应写入所述第一时钟芯片和所述第二时钟芯片。
可选地，所述构建回波信号预处理模块，用于对回波信号的数据采样率进行调整，包括：
根据带宽模式确定输出数据采样率；
根据所述输出数据采样率确定用于输出的2倍滤波抽取模块。
可选地，所述构建回波信号预处理模块，用于对回波信号的数据采样率进行调整；其中，所述回波信号预处理模块包括多个串联的2倍抽取滤波模块的步骤中，所述2倍抽取滤波模块的工作步骤包括：
将输入信号分成完全一样的两路，第一路直接进行2倍抽取，得到第一处理结果，第二路先进行一个时钟延迟后再进行2倍抽取，得到第二处理结果；
对所述第一处理结果进行延迟和一次算数右移操作，得到第三处理结果；
取出半带滤波系数中的奇数位置系数，并根据所述奇数位置系数对所述第二处理结果进行滤波处理，得到第四处理结果；
将所述第三处理结果和所述第四处理结果进行求和，得到2倍抽取滤波后的输出结果；其中，所述输出结果的数据采样率为输入数据采样率的一半。
可选地，所述方法还包括：
构建多通道同步校正模块，用于对多通道阵列进行通道同步和通道校正；
其中，所述对多通道阵列进行通道同步，具体包括：
由所述第一时钟芯片产生多组参考时钟和同步脉冲信号提供给所述第二时钟芯片和RFSoC的可编程逻辑资源；
通过所述第二时钟芯片将所述参考时钟和所述同步脉冲信号输出到所述射频数据转换器，作为所述射频数据转换器的采样时钟和同步信号；
计算各通道的延迟差并进行自动延迟补偿以实现多通道同步。
另一方面，本发明实施例还提供了一种基于RFSoC的数字阵列射频收发平台，包括：
LFM波形生成模块，用于生成频分类型多输入多输出波形信号；其中，所述LFM波形生成模块的输出端通过标准协议接口与射频数据转换器通信连接；
射频数据转换器参数配置模块，用于配置多通道的信号发射和信号采集参数；其中，所述射频数据转换器参数配置模块由ARM处理器执行，并通过AXI配置接口与所述射频数据转换器通信连接；
AXI从机，用于控制系统逻辑参数；其中，所述AXI从机的输入端接口兼容标准AXI接口，与ARM处理器通信连接；所述AXI从机的输出端接口为标准冯诺依曼读写总线，通过寻址机制与可编程逻辑中各自定义参数相连；
时钟树模块，用于采用第一时钟芯片和第二时钟芯片级联组成时钟树，并对所述第一时钟芯片和所述第二时钟芯片进行配置，用于产生系统所需的采样时钟、同步脉冲和数字域逻辑参考时钟；其中，所述时钟树产生的各个时钟作用于所述射频数据转换器；
回波信号预处理模块，所述回波信号预处理模块包括级联的多个2倍抽取滤波模块，用于对回波信号的数据采样率进行调整；其中，所述2倍抽取滤波模块基于多相滤波架构和半带滤波器进行了资源优化；所述2倍抽取滤波模块的输入端连接所述射频数据转换器，输出端输出数据用于帧打包。
另一方面，本发明实施例还提供了一种电子设备，包括：处理器以及存储器；存储器用于存储程序；处理器执行程序实现如上所述的方法。
另一方面，本发明实施例还提供了一种计算机存储介质，其中存储有处理器可执行的程序，处理器可执行的程序在由处理器执行时用于实现如上所述的方法。
本发明实施例具有如下的有益效果：本发明构建LFM波形生成模块，并多次实例化LFM波形生成模块，生成各通道的基带波形信号，使得各通道可以发射完全不同的波形，以此构建的数字阵列雷达平台同时支持波束扫描、MIMO和FDA等多种工作模式，具有数字多功能的特点；构建射频转换器参数配置模块，用于配置多通道的信号发射和信号采集参数，构建AXI从机，用于控制系统逻辑参数；能够便于进行参数配置和管理，使得RFSoC的数字阵列射频收发平台支持工作中心频率切换，且不仅支持窄带模式，还支持宽带模式；采用第一时钟芯片和第二时钟芯片级联组成时钟树，并对第一时钟芯片和第二时钟芯片进行配置，用于产生系统所需的采样时钟、同步脉冲和数字域逻辑参考时钟；其中，时钟树产生的各个时钟作用于射频数据转换器；支持进行通道同步处理；构建包括多个串联的2倍抽取滤波模块的回波信号预处理模块，用于对回波信号的数据采样率进行调整，支持多种采样率的灵活切换。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1是本发明实施例提供基于RDSoC的数字阵列射频收发平台构建方法的步骤图；
图2是本发明实施例提供的基于RDSoC的数字阵列射频收发平台的数据流程示意图；
图3是本发明实施例提供的对单个奈圭斯特域的信号进行采样的结果示意图；
图4(a)是本发明实施例提供的RFADC通道默认设置示意图；
图4(b)是本发明实施例提供的RFDAC通道默认设置示意图；
图5是本发明实施例提供的2倍抽取滤波过程示意图；
图6是本发明实施例提供的多通道同步的数据流程示意图；
图7是本发明实施例提供的单板多通道同步的工作流程图；
图8是本发明实施例提供的基于RFSoC的数字阵列射频收发平台的结构示意图；
图9是本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
需要说明的是，虽然在系统示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于系统中的模块划分，或流程图中的顺序执行所示出或描述的步骤。说明书和权利要求书及上述附图中的术语“第一/S100”、“第二/S200”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
在进行介绍之前，首先介绍本发明实施例涉及的技术名词术语：
RFSoC：Radio Frequency System on Chip，即片上射频系统，其将射频ADC(模数转换器)、DAC(数模转换器)、ARM处理器、FPGA(现场可编程门阵列)等集成在单一芯片中；其中，ARM处理器是一种低功耗成本的RISC(基于精简指令集)微处理器。
MIMO：Multiple Input Multiple Output，即多输入多输出，发送端和接收端之间存在多个独立通道的系统。
FDA：Frequency Diverse Array，即频率分集阵，FDA雷达不同天线单元的发射载频存在微小的差异，从而带来了发射方向图距离角度时间依赖的特性，这一特性提供了FDA雷达新的信息和信号处理灵活度。
NCO：Numerically Controlled Oscillator，即数字控制振荡器，以数字技术方式产生可控的正弦波或余弦波，作为数字上下变频的本振。
RFDC：Radio Frequency Data Converter，即射频数据转换器，其为射频模数转换器、射频数模转换器的统称。在本发明实施例的RFDC是RFSoC中自带的功能，可以根据实际需要进行配置。
RFADC：射频模数转换器，将射频信号转化为数字信号的器件。
RFDAC：射频数模转换器，将数字信号转化为射频信号的器件。
PL：Programming Logic，即SoC内的可编程逻辑资源。
PS：Processing System，即SoC内的ARM处理器部分。
T/R组件：T/R组件通常意义下是指一个无线收发系统中射频与天线之间的部分，即T/R组件一端接天线，一端接中频处理单元就构成一个无线收发系统。其功能就是对信号进行放大、移相、衰减。一般包括收发两个支路，单元电路包括：本振、上下变频、滤波器、低噪声放大器、功率放大器、双工电路等。
SPI：Serial Peripheral Interface，是一种串行外设接口，属于一种高速的、全双工、同步的通信总线，在芯片的管脚上只占用四根线，简单易用，许多芯片集成了这种接口协议用于芯片配置。
AXI：Advanced eXtensible Interface，是一种总线协议，该协议AMBA3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址、控制、数据通道是分离的。
AXI_S：即AXI Stream，是一种标准协议接口，可用于芯片内部的数据流传输，不同于AXI协议的主要面对内存映射，AXI4-Stream没有地址通道，只是一个数据流，主要用于进行高速数据传输，不限制突发长度。
Aurora：Aurora协议是一款可自由使用相对较简便的点对点链路层协议，支持与光纤的无缝连接，提供了简单的用户接口，极大地方便了信号的可操作性。
AXI Slave：本发明实施例设计编写的AXI从机，一端接口兼容标准AXI接口，另一端接口为标准冯诺依曼读写总线(即读总线包括读有效信号线、读地址总线、读数据总线三线，写总线包括写有效信号线、写地址总线、写数据总线三线)，可通过标准AXI接口进行读写控制，从而控制PL中的各种系统参数。
DEC2n：本发明实施例设计提出的2倍抽取滤波模块多级级联的总称，可以选择从各级中的某一级输出，从而达到多种抽取倍数的目的，n＝1,2,...,N，其中N为级联数。
DDS：Direct Digital Synthesizer，即直接数字合成器，主要由相位累加器、ROM查找表组成，相位累加器以一定的步长做累加，而波形函数存储在ROM查找表中，将相位累加器输出的相位值作为地址，寻找存储在ROM查找表中的波形函数的幅度值，从而完成相位到幅值的转换。
PRT：脉冲重复周期，相邻脉冲间的时间间隔，是脉冲体制雷达时序的一个常用参数。
AD Fs Clk：表示RF-ADC采样参考时钟，直接作为ADC的采样时钟或采样参考时钟。
DA Fs Clk：表示RF-DAC采样参考时钟，直接作为DAC的采样时钟或采样参考时钟。
Analog Sysref：符合JESD204B协议的模拟域同步脉冲信号，用于模拟域同步。
PL Sysref：符合JESD204B协议的数字PL域同步脉冲信号，用于数字域同步。
PL Clk：数字域逻辑参考时钟。
Sync：符合JESD204B协议的同步脉冲信号，同步接收端说法，一般为单脉冲。
参照图1和图2，本发明实施例提供的一种基于RFSoC的数字阵列射频收发平台的构建方法包括以下步骤S100～S500。
S100、构建LFM波形生成模块，并通过多次实例化LFM波形生成模块以支持频分类型多输入多输出波形生成；其中，LFM波形生成模块的输出端通过标准协议接口与射频数据转换器通信连接。
本发明实施例构建LFM波形生成模块，其输出端通过标准协议接口与射频数据转换器通信相连，在一些实施例中，标准协议接口可以采用ARM Stream接口。通过实例化通道数个LFM波形生成模块，且各LFM波形生成模块频偏参数独立控制，以支持正交频分波形和FDA波形。LFM(Linear Frequency Modulation，线性调频信号)是一种在通信、雷达、声纳等领域的常见信号形式。
为了节约FPGA逻辑资源，本发明实施例针对LFM波形的特点和软硬件各自的优缺点，对LFM波形生成进行了优化，尽可能地将参数计算过程在软件中实现，仅将跟波形数据直接相关过程放于FPGA中实时实现。具体而言，包括以下步骤S110～S120。
S110、根据包括采样率、各通道频偏、脉宽和带宽的参数计算出各通道LFM波形的初始频率值和频率增量参数。
进一步地，可以由PS根据采样率、各通道频偏、脉宽，带宽等参数计算出各通道LFM波形的初始频率值和频率增量参数。
LFM波形实时频率为频率增量为/>fc为中心频率；B为带宽；T为脉宽；t为快时间变量。在脉冲/>内有：fLFM初始值为/>将波形数字化后有：fLFM＝fLFM_st+(dfLFM)n，其中n＝0,1...int(T·fclk-1)；其中，fclk为时钟频率。
S120、将初始频率值和频率增量进行实时累加后输入DDS IP的相位增量接口进行相位增量处理，得到各通道的基带波形信号。
进一步地，可以在PL中将初始频率值和频率增量进行实时累加后提供给DDS IP的相位增量接口，DDS波形输出口输出即为对应波形。
基于步骤S110，根据上述参数计算得到DDS相位增量的计算公式为：
其中，phasewid为DDS中相位量化位数。
为了节约FPGA逻辑资源，可将和(/>)都放在相应软件中实现，然后下发到FPGA逻辑，在FPGA逻辑中采用累加器计算得到confLFM作为DDS模块的相位增量输入，DDS模块的相位初值可为任意值(一般设定为0)，则DDS输出即为LFM波形。
通过步骤S100的LFM波形生成方式和优化处理，能够支持多种雷达的波形生成，并节约FPGA的逻辑资源。
S200、构建射频数据转换器参数配置模块，用于配置多通道的信号发射和信号采集参数；其中，射频数据转换器参数配置模块由ARM处理器执行，并通过AXI配置接口与射频数据转换器通信连接。
根据奈圭斯特采样定理，只要采样率不小于信号最高频率的2倍，采样后的信号就能够准确恢复。然而，随着时代的进步，信号的频率越来越高，电磁信号通常达到GHz甚至数10GHz的量级，难有如此高采样率的ADC满足奈圭斯特采样定理的要求。通常而言，实际信号都是带限信号，基于此，本发明实施例利用带通采样定理来设计模拟信号与数字信号间的转换。
在一些实施例中，射频数据转换器参数配置模块可以由C语言进行编写。
具体地，步骤S200包括步骤S210～S230。
S210、确定采样率以使射频工作波段完全落于单个奈圭斯特域内。
在离散时间内生成，或采样信号将生成周期性副本，其中，模拟信号数字化的时域形式表达式为：
模拟信号数字化的频域形式表达式为：
在上述时域形式表达式和频域形式表达式中，υADC(t)表示经采样后的时域信号，VADC(w)是其傅里叶变换，δ(t)是单位冲击函数，X(w)是原始信号x(t)的傅立叶变换，T为采样周期，w为角频率，k为求和变量。
求和意味着在采样频率的所有整数倍处的一系列峰值，并且X(w)与这些峰值的卷积产生每个峰值处的原始信号x(t)的频谱副本。如果X(w)的带宽大于fs/2，这些频谱副本存在重叠，导致混叠效应。
确定数字信号的奈圭斯特域：参照图3所示，从0开始每段频率宽度fs/2的连续带被称为奈圭斯特域，第一个奈圭斯特域跨越0频到fs/2，第二个奈圭斯特域跨越fs/2到fs，依此类推。本发明实施例对限制在单个奈圭斯特域的信号进行采样，将在每个奇数奈圭斯特带中生成信号的频谱副本，并在偶数奈圭斯特域域中生成反转副本，而不发生混叠。
S220、根据射频工作波段坐落的奈圭斯特域设置射频数据转换器的工作域。
在一些实施例中，当射频工作波段坐落在奇数奈圭斯特域则将射频转换器的工作域设置成zones1，当射频工作波段坐落在偶数奈圭斯特域则将射频转换器的工作域设置成zone2。
S230、根据射频信号中心频率确定射频数据转换器的数控振荡器频率。
数控振荡器频率设定值的绝对值等于射频信号中心频率，从偶数奈圭斯特域下变频到基带和从基带上变频到奇数奈圭斯特域取正值，从奇数奈圭斯特域下变频到基带和从基带上变频到偶数奈圭斯特域取负值。
S240、根据基带接口要求设置射频数据转换器的抽取或插值倍数及数字接口形式。
抽取或插值倍数等于射频数据转换器的模拟采样率/射频数据转换器输出的基带数字信号采样率；根据数字基带需求是实信号还是复信号，数字接口分别设置成Real或I/Q模式。
对于步骤S220～S240，示例性地，下面给出一个确定参数的示例：
例如采用XCZU49DR RFSoC芯片进行数据处理，该芯片集成了16个RFADC通道和RFDAC通道。每个RFADC通道由采样率高达2.5GS/s的RF-ADC、基于数控振荡器(NCO)的可编程数字下变频器、数字抽取滤波器组成。每个RFDAC通道由采样率高达7GS/s且支持NRZ和混合模式的RFDAC、基于数控振荡器(NCO)的可编程数字上变频、数字插值滤波器组成。在示例中，雷达工作在S波段，工作频带为2.7GHz～3.4GHz，要求中心频率可切换，最大带宽100M。因此，将所有RFADC的采样率设置为2.5GHz，以使S波段完全位于第三奈圭斯特域内。为了降低数据率，并考虑到该系统的最大带宽为100MHz，抽取倍数设置为10，每个AXI4流周期的采样次数设置为2。NCO的频率默认设置为3GHz。RFADC IP界面参数设置如图4(a)所示。如此，每个RFADC通道对射频实信号进行采样，最终输出基带IQ数据，且其数据复采样率为250MHz(即2.5GHz/10)。将所有RF-DAC的采样率设置为5GHz，使S波段完全位于第二奈圭斯特域内，采用混合模式，以最大化本S波段的输出幅度。每个RF-DAC设置为要求输入基带IQ数据并输出实射频信号。为了降低波形生成的数据速率，并考虑到该系统的最大带宽为100MHz，插值倍数设置为20，每个AXI4流周期的采样次数设置为2。NCO的频率默认设置为3GHz。RFDAC通道的默认参数设置如图4(b)所示。如此，每个RFDAC通道输入数据的复数采样率为250MHz(即5GHz/20)。以上RFDC参数皆可以在PS里通过AXI配置接口进行灵活动态配置，自然支持根据系统运行模式动态切换工作中心频率。
S300、构建AXI从机，用于控制系统逻辑参数；其中，AXI从机的输入端接口兼容标准AXI接口，与ARM处理器通信连接；AXI从机的输出端接口为标准冯诺依曼读写总线，通过寻址机制与可编程逻辑中各自定义参数相连。
为了使众多系统逻辑参数可以经同一接口进行统一便捷的控制，本发明实施例设计编写了AXI从机，实现了AXI协议与标准冯诺依曼读写总线(地址、数据、有效)协议的转换，这样便可以方便地利用PS通过AXI总线对AXI从机进行读写从而实现对系统逻辑参数的控制。
本发明实施例的寻址机制可以为冯诺依曼体系寻址方式，即通过标准冯诺依曼读写总线(地址、数据、有效)中的地址进行数据区分。
S400、采用第一时钟芯片和第二时钟芯片级联组成时钟树，并对第一时钟芯片和第二时钟芯片进行配置，用于产生系统所需的采样时钟、同步脉冲和数字域逻辑参考时钟；其中，时钟树产生的各个时钟作用于射频数据转换器。
具体地，在一些实施例中，第一时钟芯片可以采用LMK04832时钟芯片，第二时钟芯片可以采用LMX2594时钟芯片，将这两种时钟芯片级联组成时钟树，产生系统所需的采样时钟FsClk(包括AD Fs Clk和DAFs Clk)、同步脉冲Sysref(包括Analog Sysref和PLSysref)，PL Clk(数字域逻辑参考时钟)，并支持外参考时钟Exclk和外同步脉冲Sync触发。
S410、根据系统需求确定时钟树参数，根据所述时钟树参数生成寄存器值列表。
在一些实施例中，可以时钟芯片厂家配套的配置软件例如TICS Pro软件界面上进行参数设置，自动生成并导出自动生成的寄存器值列表。
S420、将所述寄存器值列表对应写入所述第一时钟芯片和所述第二时钟芯片。
在一些实施例中，可以在ARM中运行用C语言编写的时钟配置程序，将所述寄存器值列表写入对应的所述第一时钟芯片和所述第二时钟芯片。
S500、构建回波信号预处理模块，用于对回波信号的数据采样率进行调整；其中，回波信号预处理模块包括多个串联的2倍抽取滤波模块，2倍抽取滤波模块基于多相滤波和半带滤波器进行构建；2倍抽取滤波模块的输入端连接射频数据转换器，输出端输出数据用于帧打包。
具体而言，步骤S500可以包括以下步骤S510～S520。
S510、根据带宽模式确定输出数据的采样率；
S520、根据输出数据的采样率确定用于输出的2倍滤波抽取模块。
对于S510～S520，雷达系统通常有宽带模式和窄带模式，在窄带模式下，带宽通常要小得多，考虑后端数据传输和处理压力，没必要采用高采样率。因此，为了可以根据不同带宽模式调整采样率，本发明实施例在RF数据转换器之后再级联一些抽取滤波器模块，本发明实施例构建2倍抽取滤波模块，将其进行多级串联，形成回波信号预处理模块，通过控制选择从哪级进行输出来调整最终数据采样率。
为了降低滤波处理速率要求，本发明实施例采用多相滤波结构。在一些实施例中，为了减少资源消耗，本发明实施例的2倍抽取滤波器可以采用半带FIR滤波器。半带FIR滤波器是一种特殊的低通FIR滤波器，只能是偶数阶。此外，编号为偶数位置中的所有系数中除了中间位置系数为0.5的之外其他均为0。本发明实施例采用延迟逻辑和移位运算来代替乘法和加法运算，以减少资源消耗。因此，基于多相滤波结构和半带滤波器，参照图5，本发明实施例的2倍抽取滤波模块的工作过程可以在优化后包括以下步骤a～d。
a)将输入信号分成完全一样的两路，第一路直接进行2倍抽取，得到第一处理结果，第二路先进行一个时钟延迟(即进行z-1处理，z表示时移，可参照图5)后再进行2倍抽取，得到第二处理结果。
b)对第一处理结果进行延迟和一次算数右移操作，得到第三处理结果。
c)抽出半带滤波系数中的奇数位置系数，并用其对第二处理结果进行滤波处理(即用h(2n+1)进行滤波处理)，得到第四处理结果；其中，h表示系统响应函数，此处也可以理解为滤波系数集合，2n+1可以表示奇数位置。
d)将第三处理结果和第四处理结果进行求和，得到2倍抽取滤波后的输出结果，该输出结果的数据采样率为输入数据采样率的一半。
在一些实施例中，还可以包括以下步骤S600。
S600、构建多通道同步校正模块，用于对多通道阵列进行通道同步和通道校正。
在实际工程应用中，由于器件工艺、环境等非理想因素，阵列雷达的各发射通路及接收通路的通道特性常常存在一定的差异，尤其是相位差异，会大大恶化阵列雷达性能。因此必须对多通道阵列进行通道同步和通道校正，使通道差异缩小到一个可接受范围。一般通过多通道同步来保证系统每次上电时各通道相位差异不变，再进行一次校正数据录取和计算并保存校正系数，之后便用此校正系数对阵列各通道进行校正补偿，使各通道相位基本一致。
延迟不确定性有几个潜在的来源，例如时钟分频器相位、NCO相位、FIFO延迟、时钟偏斜和数据偏斜。RFSoC支持Sysref同步机制，基于此，本发明实施例可以结合项目具体需求进一步设计实现多通道同步。
本发明实施例的数字收发板(RFSoC)的板内多通道同步原理示意图如图6所示，仍然以LMK04832时钟芯片作为第一时钟芯片，LMX2594时钟芯片作为第二时钟芯片为例，多通道同步的实现方式具体为：
由LMK04832时钟芯片产生多组参考时钟和Sysref同步信号分别提供给LMX2594时钟芯片和PL逻辑，然后，LMX2594输出Da Fs Clk和Ad Fs Clk提供给RF Data ConVerter分别作为RFDA和RFAD的采样时钟，Analog Sysref提供给RF Data ConVerter作为模拟域的同步信号，PL逻辑上的参考时钟PL Clk和PL Sysref提供给RF Data ConVerter作为数字域的参考时钟和同步信号。其中，Analog Sysref和PL Sysref要求同频且两者相位关系固定，此两皆为Sysref信号，要求为方波，频率小于10MHz，为两Da Fs Clk和Ad Fs Clk采样时钟频率的16分之一的最大公约数的因子，且能被PL Clk频率整除。并在RF Data Converter上设置勾选通道同步功能。在此基础上，通过运行在PS端设计编写的MTS.c程序计算各通道延迟差并进行自动延迟补偿，从而实现多通道同步。
其中，外时钟参考Exclk以便该板与大系统时钟相参，外同步信号Sync用于多板同步，uart接口用于多板同步过程中多板间通信，如此方便进行拓展规模。
基于此，多通道RFSoC数字收发板的多通道同步的步骤S600包括以下步骤S610～S630。
S610、由第一时钟芯片产生多组参考时钟和同步脉冲信号提供给第二时钟芯片和RFSoC的可编程逻辑资源。
S620、通过第二时钟芯片将参考时钟和同步脉冲信号输出到射频数据转换器，作为射频数据转换器的采样时钟和同步信号。
S630、计算各通道的延迟差并进行自动延迟补偿以实现多通道同步。
具体地，单板多通道同步(Mult-Tiles Synchronization，MTS)过程步骤如图7所示。
S1、首先配置产生时钟和同步Sysref信号；
S2、等待一段时间待其稳定后，依次初始化各Converter和运行多通道同步；
S3、然后关闭Sysref接收使能；
S4、再依次配置各通道的奈圭斯特域和混频器参数(包括频率和初相)，注意，此处更新事件源参数需要设置为XRFDC_EVNT_SRC_SYSREF；XRFDC_EVNT_SRC_SYSREF的含义为：更新事件源为Sysref事件，即Sysref上升沿到来时才触发配置更新生效。
S5、开启Sysref接收使能，等待Sysref信号的到来以触发动态更新事件；
S6、完成单板多通道同步。
多通道同步校正模块能够使信号发射或信号采集中的各通道相位差恒定不变，以满足阵列信号处理应用要求。
综上，本发明实施例具有如下有益效果：
(1)本方法采用全数字化架构的构建方式，数字化程度和集成度都大大提升，从软硬件划分等层面进行了优化设计，体积和功耗更小、灵活性和通用性更强，使得本发明的数字阵列射频收发平台更适合在大规模阵列系统中采用。本方法各发射通道全路径完全独立，各通道可以发射完全不同的波形，以此构建的数字阵列雷达平台同时支持波束扫描、MIMO和FDA等多种工作模式，具有数字多功能的特点。
(2)本发明实施例方法能够构建支持多种雷达工作模式的数字阵列射频收发平台，如波束扫描、宽发射多接收和多输入多输出(MIMO)。不仅支持窄带模式，还支持宽带模式。其次，本方法可以通过动态控制射频数据转换器(RFDC)的数控振荡器(NCO)频率来实现系统在不同的子频带之间切换，从而支持跳频应用需求。再次，本方法设计了可多级级联的2倍抽取滤波器，支持多种采样率的灵活切换。
(3)基于带通采样定理，采样率大于两倍信号带宽即可，考虑到在离散时间内生成或采样信号将生成周期性副本，利用这种复制效应，对信号在模拟域和数字域间进行无混叠转化的收发参数进行设计，可以通过使射频信号坐落在更高奈圭斯特域，达到在不升级硬件下支持更高的射频收发。
(4)基于多相滤波结构和半带FIR滤波器的2倍抽取滤波模块，节约了资源消耗。本方法采用多相滤波结构来降低滤波处理时钟频率，选用半带FIR滤波器作为原型，并根据半带FIR滤波器系数稀疏特性，对2倍抽取滤波器进行了优化设计，使滤波器资源消耗降低为接近一半。
(5)通过实例化通道数个LFM波形生成模块且各模块频偏参数独立控制来支持正交频分波形和FDA波形。分析了LFM波形过程，对LFM波形生成进行了优化，尽可能地将参数计算过程在软件中实现，仅需在FPGA中实时实现累加和DDS操作。相比常规直接公式法实时实现，避免了因参数实时计算消耗FPGA乘法器资源。
(6)本发明实施例基于目前RFSoC提供的Sysref同步基础支持，针对RFSoC系列平台设计构建了多通道同步软硬件全流程方案。不仅支持板内多通道同步，还可方便拓展应用到多板间同步。
(7)本方法收发皆具有通道校正和通道同步设计，既可以保证校正精度基本不恶化，又避免了繁琐流程。
下面介绍本发明的一个应用实例：
构建LFM波形生成模块，并通过多次实例化LFM波形生成模块以支持频分类型多输入多输出波形生成；其中，LFM波形生成模块的输出端通过标准协议接口与射频数据转换器通信连接；
构建射频数据转换器参数配置模块，用于配置多通道的信号发射和信号采集参数；其中，射频数据转换器参数配置模块由ARM处理器执行，并通过AXI配置接口与射频数据转换器通信连接；
构建AXI从机，用于控制系统逻辑参数；其中，AXI从机的输入端接口兼容标准AXI接口，与ARM处理器通信连接；AXI从机的输出端接口为标准冯诺依曼读写总线，通过寻址机制与可编程逻辑中各自定义参数相连；
采用第一时钟芯片和第二时钟芯片级联组成时钟树，并对第一时钟芯片和第二时钟芯片进行配置，用于产生系统所需的采样时钟、同步脉冲和数字域逻辑参考时钟；其中，时钟树产生的各个时钟作用于射频数据转换器；
构建回波信号预处理模块，用于对回波信号的数据采样率进行调整；其中，回波信号预处理模块包括多个串联的2倍抽取滤波模块，2倍抽取滤波模块基于多相滤波和半带滤波器进行构建；2倍抽取滤波模块的输入端连接射频数据转换器，输出端输出数据用于帧打包。
另一方面，参照图2和图8，本发明实施例还提供了一种基于RFSoC的数字阵列射频收发平台，包括：
LFM波形生成模块，用于生成频分类型多输入多输出波形信号；其中，LFM波形生成模块的输出端通过标准协议接口与射频数据转换器通信连接；
射频数据转换器参数配置模块，用于配置多通道的信号发射和信号采集参数；其中，射频数据转换器参数配置模块由ARM处理器执行，并通过AXI配置接口与射频数据转换器通信连接；
AXI从机，用于控制系统逻辑参数；其中，AXI从机的输入端接口兼容标准AXI接口，与ARM处理器通信连接；AXI从机的输出端接口为标准冯诺依曼读写总线，通过寻址机制与可编程逻辑中各自定义参数相连；
时钟树模块，用于采用第一时钟芯片和第二时钟芯片级联组成时钟树，并对第一时钟芯片和第二时钟芯片进行配置，用于产生系统所需的采样时钟、同步脉冲和数字域逻辑参考时钟；其中，时钟树产生的各个时钟作用于射频数据转换器；
回波信号预处理模块，回波信号预处理模块包括级联的多个2倍抽取滤波模块，用于对回波信号的数据采样率进行调整；其中，2倍抽取滤波模块基于多相滤波架构和半带滤波器进行了资源优化；2倍抽取滤波模块的输入端连接射频数据转换器，输出端输出数据用于帧打包。
需要说明的是，一些实施例中，系统还包括如下模块：
多通道同步校正模块，用于对多通道阵列进行通道同步和通道校正；
其中，对多通道阵列进行通道同步和通道校正具体包括：
由第一时钟芯片产生多组参考时钟和同步脉冲信号提供给第二时钟芯片和RFSoC的可编程逻辑资源；
通过第二时钟芯片将参考时钟和同步脉冲信号输出到射频数据转换器，作为射频数据转换器的采样时钟和同步信号；
计算各通道的延迟差并进行自动延迟补偿以实现多通道同步。
另一方面，如图9所示，本发明实施例还提供了一种电子设备，包括：处理器以及存储器；存储器用于存储程序；处理器执行程序实现如上的方法。
另一方面，本发明实施例还提供了一种计算机存储介质，其中存储有处理器可执行的程序，处理器可执行的程序在由处理器执行时用于实现如上的方法。
在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或方框有时能以相反顺序被执行。此外，在本发明的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
此外，虽然在功能性模块的背景下描述了本发明，但应当理解的是，除非另有相反说明，的功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中，或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是，有关每个模块的实际实现的详细讨论对于理解本发明是不必要的。更确切地说，考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下，在工程师的常规技术内将会了解该模块的实际实现。因此，本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本发明。还可以理解的是，所公开的特定概念仅仅是说明性的，并不意在限制本发明的范围，本发明的范围由所附权利要求书及其等同方案的全部范围来决定。
功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。
计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)、便携式计算机盘盒(磁装置)、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编辑只读存储器(EPROM或闪速存储器)、光纤装置以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得程序，然后将其存储在计算机存储器中。
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
以上是对本发明的较佳实施进行了具体说明，但本发明并不限于实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本发明权利要求所限定的范围内。
Claims (10)
1.一种基于RFSoC的数字阵列射频收发平台构建方法，其特征在于，包括：
构建LFM波形生成模块，并通过多次实例化所述LFM波形生成模块以支持频分类型多输入多输出波形生成；其中，所述LFM波形生成模块的输出端通过标准协议接口与射频数据转换器通信连接；
构建射频数据转换器参数配置模块，用于配置多通道的信号发射和信号采集参数；其中，所述射频数据转换器参数配置模块由ARM处理器执行，并通过AXI配置接口与所述射频数据转换器通信连接；
构建AXI从机，用于控制系统逻辑参数；其中，所述AXI从机的输入端接口兼容标准AXI接口，与ARM处理器通信连接；所述AXI从机的输出端接口为标准冯诺依曼读写总线，通过寻址机制与可编程逻辑中各自定义参数相连；
采用第一时钟芯片和第二时钟芯片级联组成时钟树，并对所述第一时钟芯片和所述第二时钟芯片进行配置，用于产生系统所需的采样时钟、同步脉冲和数字域逻辑参考时钟；其中，所述时钟树产生的各个时钟作用于所述射频数据转换器；
构建回波信号预处理模块，用于对回波信号的数据采样率进行调整；其中，所述回波信号预处理模块包括多个串联的2倍抽取滤波模块，所述2倍抽取滤波模块基于多相滤波和半带滤波器进行构建；所述2倍抽取滤波模块的输入端连接所述射频数据转换器，输出端输出数据用于帧打包。
2.根据权利要求1所述的一种基于RFSoC的数字阵列射频收发平台构建方法，其特征在于，所述构建LFM波形生成模块，并通过多次实例化所述LFM波形生成模块以支持频分类型多输入多输出波形生成，包括：
根据包括采样率、各通道频偏、脉宽和带宽的参数计算出各通道LFM波形的初始频率值和频率增量参数；
将所述初始频率值和所述频率增量进行实时累加后输入DDS IP的相位增量接口进行相位增量处理，得到各通道的基带波形信号。
3.根据权利要求1所述的一种基于RFSoC的数字阵列射频收发平台构建方法，其特征在于，所述构建射频转换器参数配置模块，用于配置多通道的信号发射和信号采集参数，包括：
确定采样率以使射频工作波段完全落于单个奈圭斯特域内；
根据所述射频工作波段坐落的所述奈圭斯特域，配置所述射频数据转换器的工作域；
根据射频信号中心频率确定射频数据转换器的数控振荡器频率；
根据基带接口要求设置射频数据转换器的抽取或插值倍数及数字接口形式。
4.根据权利要求1所述的一种基于RFSoC的数字阵列射频收发平台构建方法，其特征在于，所述对所述第一时钟芯片和所述第二时钟芯片进行配置，包括：
根据系统需求确定时钟树参数，并利用时钟芯片厂家配套的配置软件自动生成对应的寄存器值列表；
将所述寄存器值列表对应写入所述第一时钟芯片和所述第二时钟芯片。
5.根据权利要求1所述的一种基于RFSoC的数字阵列射频收发平台构建方法，其特征在于，所述构建回波信号预处理模块，用于对回波信号的数据采样率进行调整，包括：
根据带宽模式确定输出数据采样率；
根据所述输出数据采样率确定用于输出的2倍滤波抽取模块。
6.根据权利要求1所述的一种基于RFSoC的数字阵列射频收发平台构建方法，其特征在于，所述构建回波信号预处理模块，用于对回波信号的数据采样率进行调整；其中，所述回波信号预处理模块包括多个串联的2倍抽取滤波模块的步骤中，所述2倍抽取滤波模块的工作步骤包括：
将输入信号分成完全一样的两路，第一路直接进行2倍抽取，得到第一处理结果，第二路先进行一个时钟延迟后再进行2倍抽取，得到第二处理结果；
对所述第一处理结果进行延迟和一次算数右移操作，得到第三处理结果；
取出半带滤波系数中的奇数位置系数，并根据所述奇数位置系数对所述第二处理结果进行滤波处理，得到第四处理结果；
将所述第三处理结果和所述第四处理结果进行求和，得到2倍抽取滤波后的输出结果；其中，所述输出结果的数据采样率为输入数据采样率的一半。
7.根据权利要求1所述的一种基于RFSoC的数字阵列射频收发平台构建方法，其特征在于，所述方法还包括：
构建多通道同步校正模块，用于对多通道阵列进行通道同步和通道校正；
其中，所述对多通道阵列进行通道同步，具体包括：
由所述第一时钟芯片产生多组参考时钟和同步脉冲信号提供给所述第二时钟芯片和RFSoC的可编程逻辑资源；
通过所述第二时钟芯片将所述参考时钟和所述同步脉冲信号输出到所述射频数据转换器，作为所述射频数据转换器的采样时钟和同步信号；
计算各通道的延迟差并进行自动延迟补偿以实现多通道同步。
8.一种基于RFSoC的数字阵列射频收发平台，其特征在于，包括：
LFM波形生成模块，用于生成频分类型多输入多输出波形信号；其中，所述LFM波形生成模块的输出端通过标准协议接口与射频数据转换器通信连接；
射频数据转换器参数配置模块，用于配置多通道的信号发射和信号采集参数；其中，所述射频数据转换器参数配置模块由ARM处理器执行，并通过AXI配置接口与所述射频数据转换器通信连接；
AXI从机，用于控制系统逻辑参数；其中，所述AXI从机的输入端接口兼容标准AXI接口，与ARM处理器通信连接；所述AXI从机的输出端接口为标准冯诺依曼读写总线，通过寻址机制与可编程逻辑中各自定义参数相连；
时钟树模块，用于采用第一时钟芯片和第二时钟芯片级联组成时钟树，并对所述第一时钟芯片和所述第二时钟芯片进行配置，用于产生系统所需的采样时钟、同步脉冲和数字域逻辑参考时钟；其中，所述时钟树产生的各个时钟作用于所述射频数据转换器；
回波信号预处理模块，所述回波信号预处理模块包括级联的多个2倍抽取滤波模块，用于对回波信号的数据采样率进行调整；其中，所述2倍抽取滤波模块基于多相滤波架构和半带滤波器进行了资源优化；所述2倍抽取滤波模块的输入端连接所述射频数据转换器，输出端输出数据用于帧打包。
9.一种电子设备，其特征在于，包括处理器以及存储器；
所述存储器用于存储程序；
所述处理器执行所述程序实现如权利要求1至7中任一项所述的方法。
10.一种计算机存储介质，其中存储有处理器可执行的程序，其特征在于，所述处理器可执行的程序在由所述处理器执行时用于实现如权利要求1至7任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310998550.6A CN117214836A (zh) | 2023-08-08 | 2023-08-08 | 一种基于RFSoC的数字阵列射频收发平台构建方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310998550.6A CN117214836A (zh) | 2023-08-08 | 2023-08-08 | 一种基于RFSoC的数字阵列射频收发平台构建方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117214836A true CN117214836A (zh) | 2023-12-12 |
Family
ID=89041483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310998550.6A Pending CN117214836A (zh) | 2023-08-08 | 2023-08-08 | 一种基于RFSoC的数字阵列射频收发平台构建方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117214836A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117439547A (zh) * | 2023-12-21 | 2024-01-23 | 中山大学 | 一种多相滤波数字下变频方法、装置及雷达系统 |
-
2023
- 2023-08-08 CN CN202310998550.6A patent/CN117214836A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117439547A (zh) * | 2023-12-21 | 2024-01-23 | 中山大学 | 一种多相滤波数字下变频方法、装置及雷达系统 |
| CN117439547B (zh) * | 2023-12-21 | 2024-04-05 | 中山大学 | 一种多相滤波数字下变频方法、装置及雷达系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8711917B2 (en) | Sampling filter device | |
| CN107462876B (zh) | 一种雷达回波信号模拟器 | |
| CN108427102B (zh) | 一种雷达基带杂波生成装置及方法 | |
| CN105991137B (zh) | 可变分数速率数字重采样的系统和方法 | |
| CN117214836A (zh) | 一种基于RFSoC的数字阵列射频收发平台构建方法 | |
| CN102468805A (zh) | 一种扫频信号发生器及扫频信号的产生方法 | |
| CN110488228B (zh) | 线性调频信号生成方法、装置及存储介质 | |
| WO2012093386A2 (en) | Method and system for signal synthesis | |
| US9800229B2 (en) | Phase aligned interleaved sampling of multiple data channels | |
| KR20040051321A (ko) | 소프트웨어 무선 시스템을 위한 디지털 여파기와 이를구비한 디지털 중간 주파수 대역 신호 처리 장치 및 그 방법 | |
| CN110646784A (zh) | 一种基于dac的雷达数字t/r组件发射波形产生方法 | |
| CN114442046A (zh) | 调选分离雷达波形产生方法、装置、设备及介质 | |
| US8560592B2 (en) | Performing multiplication for a multi-channel notch rejection filter | |
| US7830217B1 (en) | Method and system of vector signal generator with direct RF signal synthesis and parallel signal processing | |
| US8237598B2 (en) | Sampling of multiple data channels using a successive approximation register converter | |
| US9002917B2 (en) | Generating filter coefficients for a multi-channel notch rejection filter | |
| CN117353748A (zh) | 一种延迟校正方法及相关设备 | |
| CN109218238B (zh) | 一种基于希尔伯特变换的实信号多普勒频移方法 | |
| US20170063575A1 (en) | Analog-digital compatible re-sampling | |
| CN115826674A (zh) | 毫赫兹级别频率步进的时钟信号发生器实现方法及系统 | |
| CN103259602A (zh) | 信号产生方法及信号产生系统 | |
| Wang et al. | Design and FPGA implementation of digital pulse compression for HF chirp radar based on modified orthogonal transformation | |
| CN113406369B (zh) | 一种超宽带时变运动多体制多信号生成方法 | |
| CN109889197B (zh) | 基于线性频率调制连续波形的多路相参频率合成电路 | |
| Sun et al. | An improved DRFM system based on digital channelized receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |