JP6904091B2 - ゲート駆動回路およびインバータ装置 - Google Patents

Description

この発明は、スイッチング素子をオンオフ制御するためのゲート駆動回路および当該ゲート駆動回路を含むインバータ装置に関する。

従来、スイッチング素子をオンオフ制御するためのゲート駆動回路が知られている（たとえば、特許文献１参照）。

上記特許文献１には、スイッチング素子をオンオフ制御するためにゲート電極にゲート電圧を印加するトランジスタを備えるゲート駆動回路が開示されている。このゲート駆動回路には、記憶部と、ゲート抵抗可変回路と、ゲート抵抗制御回路とが設けられている。ゲート抵抗可変回路は、トランジスタとゲート電極との間に接続されている。そして、ゲート抵抗制御回路は、記憶部に記憶されたスイッチング素子の特性情報に基づいて、ゲート抵抗可変回路の動作を制御して、スイッチング素子のゲート抵抗の抵抗値を変化させるように構成されている。そして、スイッチング素子の特性情報に対応するゲート抵抗の抵抗値は、インバータ装置の回路内に流れる定格電流（最大電流）をスイッチング素子により遮断した場合に、スイッチング素子の両端に発生するサージ電圧がスイッチング素子の耐圧を超えない程度の値（過電圧にならない値）に設定されている。これにより、上記特許文献１のゲート駆動回路では、ゲート抵抗の抵抗値を変化させてスイッチング時間を調整することにより、スイッチング素子に対する過電圧を抑制するように構成されている。

また、従来、３レベルインバータ装置が知られている。すなわち、低電位端子、中電位端子、および、高電位端子を有する直流電源の直流の電力を交流の電力に変換して、変換した電力を出力するインバータ装置が知られている。このようなインバータ装置では、直流電源とインバータ装置の出力端子（交流端子）との間には、たとえば、３つの電流経路が形成される。すなわち、このインバータ装置では、ダイオードが逆並列されたスイッチング素子（下アーム）を介した、低電位端子と交流端子との間の経路である第１の経路と、ダイオードが逆並列されたスイッチング素子（上アーム）を介した、高電位端子と交流端子との間の経路である第２の経路と、上アームおよび下アーム以外のスイッチング素子を介した、中電位端子と交流端子との間の経路である第３の経路とが形成される。

ここで、上記の３レベルインバータ装置に、上記特許文献１に記載のゲート駆動回路を設ける構成が考えられる。この場合、３レベルインバータ装置の各スイッチング素子のゲート抵抗の抵抗値は、記憶部に記憶されたスイッチング素子の特性情報に対応するように変化される。

特開２０１６−５９１０８号公報

ここで、直流電源の電圧値は、変動する場合がある。特に、インバータ装置を無停電電源装置（ＵＰＳ：Ｕｎｉｎｔｅｒｒｕｐｔｉｂｌｅ Ｐｏｗｅｒ Ｓｙｓｔｅｍｓ）の一部またはパワーコンディショナー（ＰＣＳ：Ｐｏｗｅｒ Ｃｏｎｄｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）の一部として構成する場合には、直流電源の電圧値（中電位端子に対する低電位端子の電圧値、および、中電位端子に対する高電位端子の電圧値）が低下する場合がある。たとえば、無停電電源装置では、商用電源の電圧値が変動する場合や、バッテリーの出力電圧が低下する場合が想定される。また、パワーコンディショナーでは、直流電源としての太陽光発電装置の出力電圧が日照状態に応じて、変動する場合がある。なお、「電圧値の変動」には、直流電源の電圧値の低下に限らず、無停電電源装置が供給する電圧値の直流電源の電圧値に対する相対的な大きさが変動する場合も含まれる。

このため、直流電源の電圧値が低下した場合、３レベルインバータ装置では、たとえば、下アームのスイッチング素子（第１の経路）を遮断して第３の経路に電流を流す際に生じるサージ電圧のピーク値が、低下した直流電源の電圧値を超えてしまい、上アームのスイッチング素子に逆並列に接続されたダイオード（第２の経路）に比較的短時間に電流が流れる場合が生じる。この時、上アームのスイッチング素子のゲート電圧の発振（微小リカバリパルス現象）が生じる。この場合、上アームのスイッチング素子が破損する場合がある。したがって、従来のインバータ装置では、直流電源の電圧値が変動することに起因して、スイッチング素子が破損する場合があるという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、直流電源の電圧値が変動することに起因して、スイッチング素子が破損するのを抑制することが可能なゲート駆動回路およびインバータ装置を提供することである。

上記目的を達成するために、この発明の第１の局面によるゲート駆動回路は、直流電源に接続されているとともにダイオードが逆並列に接続され、かつ、３レベル以上のマルチレベルインバータ回路を構成するスイッチング素子のゲート電極に、ゲート電圧を印加するゲート電源と、ゲート電源とゲート電極との間に設けられたゲート抵抗回路と、直流電源の電圧値を取得する電圧値取得部と、電圧値取得部により取得された直流電源の電圧値に基づいて、ゲート抵抗回路の抵抗値を変更する抵抗値変更部とを備え、抵抗値変更部は、直流電源の電圧値が低下した場合に、ゲート抵抗回路の抵抗値を大きくする。なお、本願明細書では、スイッチング素子の「オン」とは、スイッチング素子の両側の端子間が導通していることを意味し、スイッチング素子の「オフ」とは、スイッチング素子の両側の端子間が電気的に切断（遮断）されていることを意味するものとして記載している。

この発明の第１の局面によるゲート駆動回路では、上記のように、抵抗値変更部を、電圧値取得部により取得された直流電源の電圧値に基づいて、ゲート抵抗回路の抵抗値を変更するように構成する。これにより、直流電源の電圧値が低下した場合に、ゲート抵抗回路の抵抗値を大きくすれば、スイッチング素子のスイッチング時間（ターンオフする時間）を長くすることができる。その結果、スイッチング素子をオフする際に生じるサージ電圧が生じる期間が長くなる分、サージ電圧のピーク値を低下させることができる。この結果、サージ電圧が、比較的低い直流電源の電圧値を超えることが抑制されるので、スイッチング素子（対向アームのスイッチング素子）に逆並列に接続されたダイオードに電流が流れるのを抑制することができる。これにより、スイッチング素子のゲート電圧の発振（微小リカバリパルス現象）が発生するのを抑制することができるので、直流電源の電圧値が変動することに起因して、スイッチング素子が破損するのを抑制することができる。また、直流電源の電圧値が比較的高い場合に、ゲート抵抗回路の抵抗値を比較的小さくすれば、スイッチング素子のスイッチング時間（ターンオフの時間）を短くすることができるので、スイッチング時間を短くする分、電力損失を低減することができる。すなわち、電力損失の増加を抑制しながら、スイッチング素子が破損するのを抑制することができる。

また、直流電源の電圧値が低下したことに応じて、ゲート抵抗回路の抵抗値を大きくすることができるので、サージ電圧のピーク値が、低下した直流電源の電圧値を超えるのを、効果的に抑制することができる。

上記第１の局面によるゲート駆動回路において、好ましくは、抵抗値変更部は、直流電源の電圧値が基準電圧値よりも小さい場合に、ゲート抵抗回路の抵抗値を第１の抵抗値から第１の抵抗値よりも大きい第２の抵抗値に切り替える。このように構成すれば、直流電源の電圧値と基準電圧値とを比較することにより、直流電源の電圧値が低下したか否かを容易に判定することができるとともに、ゲート抵抗回路の抵抗値を比較に基づいて適切に大きくすることができる。

この場合、好ましくは、抵抗値変更部は、直流電源の電圧値が基準電圧値以上の場合に、ゲート抵抗回路の抵抗値を第２の抵抗値から第１の抵抗値に切り替える。このように構成すれば、直流電源の電圧値が、基準電圧値以上の比較的高い電圧値である場合に、スイッチング素子のスイッチング時間を短くして、電力損失を低減することができる。すなわち、直流電源の電圧値と基準電圧値との比較に基づいて、電力損失を容易に低減することができる。

上記第１の局面によるゲート駆動回路において、好ましくは、ゲート抵抗回路は、複数の抵抗器を含み、抵抗値変更部は、ゲート電源と複数の抵抗器との接続を切り替える抵抗値切替スイッチ部を含むとともに、直流電源の電圧値に基づいて、抵抗値切替スイッチ部による切り替え動作により、ゲート抵抗回路の抵抗値を変更する。このように構成すれば、抵抗値切替スイッチ部を動作させることにより、ゲート抵抗回路の抵抗値を容易に変更することができる。

この発明の第２の局面によるインバータ装置は、直流電源に接続されているとともにダイオードが逆並列に接続され、かつ、３レベル以上のマルチレベルインバータ回路を構成する複数のスイッチング素子を含み、複数のスイッチング素子のオンオフにより直流電源からの直流の電力を交流の電力に変換する電力変換部と、複数のスイッチング素子をオンオフさせるゲート駆動回路とを備え、ゲート駆動回路は、スイッチング素子のゲート電極にゲート電圧を印加するゲート電源と、ゲート電源とゲート電極との間に設けられたゲート抵抗回路と、直流電源の電圧値を取得する電圧値取得部と、電圧値取得部により取得された直流電源の電圧値に基づいて、ゲート抵抗回路の抵抗値を変更する抵抗値変更部とを備え、抵抗値変更部は、直流電源の電圧値が低下した場合に、ゲート抵抗回路の抵抗値を大きくする。

この発明の第２の局面によるインバータ装置では、上記のように、ゲート駆動回路を構成することにより、直流電源の電圧値が変動することに起因して、スイッチング素子が破損するのを抑制することが可能なインバータ装置を提供することができる。

また、２レベルのインバータ回路に比べて、レベルが多い分、効率良く電力変換することができる。そして、直流電源と負荷との間に、３つ以上の経路を有する３レベル以上のマルチレベルインバータ回路に本発明を適用することができるため、特に効果的である。すなわち、３レベル以上のマルチレベルインバータ回路において、一の経路に電流を流し始める際に生じるサージ電圧のピーク値が直流電源の電圧値よりも大きくなることに起因して、電流を流すことを意図しない他の経路に比較的短時間に電流が流れるのを抑制することができる。
また、この発明の第３の局面によるゲート駆動回路は、直流電源に接続されているとともにダイオードが逆並列に接続され、かつ、３レベル以上のマルチレベルインバータ回路を構成するスイッチング素子のゲート電極に、ゲート電圧を印加するゲート電源と、ゲート電源とゲート電極との間に設けられたゲート抵抗回路と、直流電源の電圧値を取得する電圧値取得部と、電圧値取得部により取得された直流電源の電圧値に基づいて、ゲート抵抗回路の抵抗値を変更する抵抗値変更部とを備え、抵抗値変更部は、直流電源の電圧値が基準電圧値よりも小さい場合に、ゲート抵抗回路の抵抗値を第１の抵抗値から第１の抵抗値よりも大きい第２の抵抗値に切り替える。
また、この発明の第４の局面によるインバータ装置は、直流電源に接続されているとともにダイオードが逆並列に接続され、かつ、３レベル以上のマルチレベルインバータ回路を構成する複数のスイッチング素子を含み、複数のスイッチング素子のオンオフにより直流電源からの直流の電力を交流の電力に変換する電力変換部と、複数のスイッチング素子をオンオフさせるゲート駆動回路とを備え、ゲート駆動回路は、スイッチング素子のゲート電極にゲート電圧を印加するゲート電源と、ゲート電源とゲート電極との間に設けられたゲート抵抗回路と、直流電源の電圧値を取得する電圧値取得部と、電圧値取得部により取得された直流電源の電圧値に基づいて、ゲート抵抗回路の抵抗値を変更する抵抗値変更部とを備え、抵抗値変更部は、直流電源の電圧値が基準電圧値よりも小さい場合に、ゲート抵抗回路の抵抗値を第１の抵抗値から第１の抵抗値よりも大きい第２の抵抗値に切り替える。

本発明によれば、上記のように、直流電源の電圧値が変動することに起因して、スイッチング素子が破損するのを抑制することができる。

本発明の第１実施形態によるインバータ装置の全体構成を示す電気回路図である。 本発明の第１実施形態によるゲート駆動回路の構成を示すブロック図である。 本発明の第１実施形態によるインバータ装置の動作を説明するための電気回路図（１）である。 本発明の第１実施形態によるインバータ装置の動作を説明するための電気回路図（２）である。 本発明の第１実施形態によるインバータ装置のサージ電圧と直流電源の電圧値との関係を説明するための図である。 比較例によるインバータ装置のサージ電圧と直流電源の電圧値との関係を説明するための図である。 比較例によるインバータ装置の動作を説明するための電気回路図である。 本発明の第２実施形態によるインバータ装置（ゲート駆動回路）の構成を示すブロック図である。 本発明の第２実施形態によるテーブルの構成を示す図である。

以下、本発明を具体化した実施形態を図面に基づいて説明する。

［第１実施形態］
図１および図２を参照して、第１実施形態によるインバータ装置１００（ゲート駆動回路１０）の構成について説明する。

（インバータ装置の全体構成）
図１に示すように、第１実施形態によるインバータ装置１００は、直流電源１１０からの直流の電力を交流の電力に変換して、変換した電力を負荷１２０側の交流端子１２１から出力するように構成されている。また、インバータ装置１００は、無停電電源装置（ＵＰＳ）またはパワーコンディショナー（ＰＣＳ）の一部として構成されている。なお、図１では、単相のみの回路図を記載しているが、インバータ装置１００は、３相交流の電力を出力可能に構成されていてもよい。

直流電源１１０は、たとえば、インバータ装置１００をＵＰＳの一部として構成する場合には、商用電源およびコンバータ装置、または、バッテリーおよびチョッパ装置であり、インバータ装置１００をＰＣＳの一部として構成する場合には、太陽光発電装置等である。商用電源、バッテリーおよび太陽光発電装置等は、出力する電圧値が変動する場合がある。

また、インバータ装置１００は、たとえば、３レベルインバータ装置として構成されている。すなわち、インバータ装置１００は、低電位端子（Ｎ端子）１１１、中電位端子（Ｍ端子）１１２、および、高電位端子（Ｐ端子）１１３を有する直流電源１１０から出力される３レベルの電圧を用いて、交流の電力を負荷１２０に出力するように構成されている。なお、低電位端子１１１は、特許請求の範囲の「第１端子」の一例である。また、中電位端子１１２は、特許請求の範囲の「第２端子」の一例である。また、高電位端子１１３は、特許請求の範囲の「第３端子」の一例である。

詳細には、インバータ装置１００は、Ｔ型の３レベルインバータ回路（Ａ−ＮＰＣインバータ回路：Ａｄｖａｎｃｅｄ Ｎｅｕｔｒａｌ Ｐｏｉｎｔ Ｃｌａｍｐｅｄ）として構成されている。すなわち、インバータ装置１００は、４つのスイッチング素子２０（スイッチング素子２１、２２、２３および２４）を備える。具体的には、スイッチング素子２１では、コレクタ（コレクタ電極）Ｃ１が高電位端子１１３に接続され、エミッタ（エミッタ電極）Ｅ１が交流端子１２１に接続されている。また、スイッチング素子２２では、エミッタＥ２が低電位端子１１１に接続され、コレクタＣ２が交流端子１２１に接続されている。すなわち、スイッチング素子２１は、インバータ装置１００の上アームとして機能する。また、スイッチング素子２２は、インバータ装置１００の下アームとして機能する。なお、スイッチング素子２１〜２４は、特許請求の範囲の「電力変換部」の一例である。

また、スイッチング素子２３では、エミッタＥ３が交流端子１２１に接続され、コレクタＣ３が中電位端子１１２に接続されている。スイッチング素子２４では、コレクタＣ４が交流端子１２１に接続され、エミッタＥ４が中電位端子１１２に接続されている。そして、スイッチング素子２３と、スイッチング素子２４とは、逆並列に接続されている。すなわち、スイッチング素子２３のコレクタＣ３と、スイッチング素子２４のエミッタＥ４とが接続されているとともに、スイッチング素子２３のエミッタＥ３と、スイッチング素子２４のコレクタＣ４とが接続されている。なお、以下の記載では、スイッチング素子２１〜２４を区別しない場合には、単に「スイッチング素子２０」とし、エミッタＥ１〜Ｅ４を区別しない場合には、「エミッタＥ」とし、コレクタＣ１〜Ｃ４を区別しない場合には、「コレクタＣ」とする。また、ゲート（ゲート電極）Ｇ１〜Ｇ４を区別しない場合には、「ゲートＧ」とする。

図２に示すように、スイッチング素子２０は、たとえば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）からなる。スイッチング素子２０のゲートＧには、ゲート駆動回路１０が接続されている。そして、スイッチング素子２０は、ゲート駆動回路１０からゲートＧに印加されるゲート電圧Ｖ_G（Ｖ_G+またはＶ_G-）に基づいて、コレクタＣとエミッタＥとの間をオン（導通）またはオフ（遮断）するように構成されている。

図１に示すように、インバータ装置１００は、スイッチング素子２１に逆並列に接続されたダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）３１と、スイッチング素子２２に逆並列に接続されたダイオード３２とを備える。これにより、スイッチング素子２１のエミッタＥ１（ダイオード３１のアノード）の電圧値が、コレクタＣ１（ダイオード３１のカソード）の電圧値よりも大きくなった場合、ダイオード３１の順方向に電流が流れる。また、スイッチング素子２２のエミッタＥ２（ダイオード３２のアノード）の電圧値が、コレクタＣ２（ダイオード３２のカソード）の電圧値よりも大きくなった場合、ダイオード３２の順方向に電流が流れる。

また、直流電源１０１の中電位端子１１２と高電位端子１１３との電位差は、Ｅｄである。また、直流電源１０１の低電位端子１１１と中電位端子１１２との電位差は、Ｅｄである。したがって、直流電源１０１の低電位端子１１１と高電位端子１１３との電位差は、２Ｅｄとなる。なお、図１では、直流電源１０１を２つのコンデンサ（コンデンサ１１４ａおよび１１４ｂ）として記載しているが、２つ以上のコンデンサ（電源）が直列または並列された状態で直流電源１０１が構成されていてもよい。

（ゲート駆動回路の構成）
図２に示すように、ゲート駆動回路１０は、スイッチング素子２０のゲートＧにゲート電圧Ｖ_Gを印加することにより、スイッチング素子２０をオンオフ（駆動）させるように構成されている。

具体的には、ゲート駆動回路１０は、ゲートＧにデート電圧Ｖ_G+を印加するゲートオン電源１１と、ゲートオン電源１１とスイッチング素子２０のゲートＧとの間に設けられたゲートオン抵抗１２と、ゲートＧにデート電圧Ｖ_G-を印加するゲートオフ電源１３と、ゲートオフ電源１３とゲートＧとの間に設けられたゲート抵抗回路４０と、ゲートオン電源１１とゲートＧとを接続する状態とゲートオフ電源１３とゲートＧとを接続する状態とを切り替えるスイッチ回路１４と、パルス信号を生成するパルス生成部１５とを含む。

そして、スイッチング素子２０は、ゲートＧにゲートオン電源１１が接続されることにより、ターンオンするとともに、ゲートＧにゲートオフ電源１３が接続されることにより、ターンオフするように構成されている。そして、スイッチング素子２０のターンオンする時間は、ゲートオン抵抗１２の抵抗値Ｒ_G(ON)の大きさにより定まり、スイッチング素子２０のターンオフする時間は、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)の大きさにより定まる。また、ターンオフすることにより生じるサージ電圧のピーク値Ｖｐは、ターンオフする時間が短い程、大きく、ターンオフする時間が長い程、小さくなる。

ここで、第１実施形態では、ゲート抵抗回路４０は、抵抗値Ｒ_G1(OFF)の抵抗器４１と、抵抗値Ｒ_G2(OFF)の抵抗器４２とを含む。そして、ゲート抵抗回路４０は、後述する抵抗値変更部５０により、抵抗値Ｒ_G(OFF)が抵抗値Ｒ_G1(OFF)となる状態と、抵抗値Ｒ_G(OFF)が抵抗値Ｒ_G2(OFF)となる状態とが切り替えられるように構成されている。なお、抵抗値Ｒ_G2(OFF)は、抵抗値Ｒ_G1(OFF)よりも大きい。すなわち、ゲート抵抗回路４０は、スイッチング素子２０のターンオフ時間（スイッチング時間）を変更可能に構成されている。これにより、ゲート抵抗回路４０は、スイッチング素子２０のターンオフ時間を変更することによって、ターンオフの際に生じるサージ電圧のピーク値Ｖｐを変化させることが可能に構成されている。

そして、第１実施形態では、ゲート駆動回路１０は、直流電源１１０の電圧値Ｅｄ（２Ｅｄ）に基づいて、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)を変更する抵抗値変更部５０を備える。具体的には、抵抗値変更部５０は、直流電源１１０の電圧値Ｅｄ（２Ｅｄ）が低下した場合に、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)を大きくするように構成されている。そして、ゲート駆動回路１０は、サージ電圧のピーク値Ｖｐが低電位端子１１１と高電位端子１１３との電位差（２Ｅｄ）を超えないように（図５参照）、抵抗値変更部５０により、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)の大きさが変更されるように構成されている。

具体的には、図２に示すように、抵抗値変更部５０には、電圧値取得部５１と、基準電圧生成部５２と、比較回路部５３と、切替スイッチ部５４とが設けられている。たとえば、電圧値取得部５１は、低電位端子１１１と高電位端子１１３との電位差（２Ｅｄ）を取得（検出）するように構成されている。たとえば、電圧値取得部５１は、低電位端子１１１の電圧値を基準とした高電位端子１１３の電圧値を検出するように構成されている。なお、切替スイッチ部５４は、特許請求の範囲の「抵抗値切替スイッチ部」の一例である。

基準電圧生成部５２は、基準電圧値Ｖｃを出力するように構成されている。基準電圧値Ｖｃは、たとえば、ゲート抵抗回路４０の抵抗値が抵抗値Ｒ_G1(OFF)の場合に、スイッチング素子２０のターンオフの際に生じるサージ電圧に対応する値（たとえば、ピーク値Ｖｐ以上の値）として設定されている。なお、基準電圧値Ｖｃは、一定の値に限られず、インバータ装置１００の動作に応じて基準電圧値Ｖｃが変化するように、基準電圧生成部５２が構成されていてもよい。

比較回路部５３は、電位差２Ｅｄと基準電圧値Ｖｃとを比較するように構成されている。比較回路部５３は、電位差２Ｅｄが低下することにより、電位差２Ｅｄが基準電圧値Ｖｃよりも小さくなった場合には、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)を抵抗値Ｒ_G1(OFF)から抵抗値Ｒ_G2(OFF)に大きくする抵抗切替信号Ｓ１を出力するように構成されている。そして、抵抗切替信号Ｓ１は、切替スイッチ部５４に入力される。

切替スイッチ部５４は、たとえば、第１スイッチ５４ａと第２スイッチ５４ｂとを含む。そして、抵抗値変更部５０は、電位差２Ｅｄに基づいて、第１スイッチ５４ａおよび第２スイッチ５４ｂによる切り替え動作により、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)を変更するように構成されている。

詳細には、第１スイッチ５４ａは、抵抗器４１とゲートオフ電源１３との間に直列に配置され、比較回路部５３からの抵抗切替信号Ｓ１が入力されていない状態では、抵抗器４１とゲートオフ電源１３とを接続するとともに、比較回路部５３からの抵抗切替信号Ｓ１が入力された状態では、抵抗器４１とゲートオフ電源１３とを遮断するように構成されている。また、第２スイッチ５４ｂは、抵抗器４２とゲートオフ電源１３との間に直列に配置され、比較回路部５３からの抵抗切替信号Ｓ１が入力されていない状態では、抵抗器４２とゲートオフ電源１３とを遮断するとともに、比較回路部５３からの抵抗切替信号Ｓ１が入力された状態では、抵抗器４２とゲートオフ電源１３とを接続するように構成されている。

また、第１実施形態では、比較回路部５３は、電位差２Ｅｄが基準電圧値Ｖｃ以上になった場合には、切替スイッチ部５４への抵抗切替信号Ｓ１を伝達しないことにより、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)を抵抗値Ｒ_G2(OFF)から抵抗値Ｒ_G1(OFF)に変更するように構成されている。

（インバータ装置の動作）
次に、図３〜図７を参照して、第１実施形態によるインバータ装置１００の動作、および、比較例によるインバータ装置の動作について説明する。

〈第１実施形態によるインバータ装置の動作〉
図３（ａ）に示すように、スイッチング素子２１、２３および２４がオフされた状態で、スイッチング素子２２がオンされた状態では、交流端子１２１、スイッチング素子２２、低電位端子１１１、コンデンサ１１４ｂ、および、中電位端子１１２のこの順に電流が流れる。その後、図３（ｂ）に示すように、スイッチング素子２１、２２および２３がオフされた状態で、スイッチング素子２４がオンされた状態では、交流端子１２１、スイッチング素子２４、および、中電位端子１１２のこの順に電流が流れる。

また、図４（ａ）に示すように、スイッチング素子２１がオンされた状態で、スイッチング素子２２〜２４がオフされた状態では、中電位端子１１２、コンデンサ１１４ａ、高電位端子１１３、スイッチング素子２１、および、交流端子１２１のこの順に電流が流れる。その後、図４（ｂ）に示すように、スイッチング素子２１、２２および２４がオフされた状態で、スイッチング素子２３がオンされた状態では、中電位端子１１２、スイッチング素子２３、および、交流端子１２１のこの順に電流が流れる。

ここで、第１実施形態によるインバータ装置１００では、図２に示すように、上記図３および図４の動作中または動作前に、ゲート駆動回路１０の比較回路部５３により、電圧値取得部５１によって取得された電位差２Ｅｄが基準電圧値Ｖｃ以上の場合、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)が抵抗値Ｒ_G2(OFF)から抵抗値Ｒ_G1(OFF)に変更され、電位差２Ｅｄが基準電圧値Ｖｃよりも小さい場合、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)が抵抗値Ｒ_G2(OFF)から抵抗値Ｒ_G1(OFF)に変更される。

たとえば、直流電源１１０の電圧値Ｅｄが低下しておらず、通常の大きさ（２Ｅｄ≧Ｖｃ）の場合、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)が抵抗値Ｒ_G1(OFF)に設定される。この場合、図５（ａ）に示すように、スイッチング素子２０をターンオフした際に生じるサージ電圧のピーク値Ｖｐ１は、低電位端子１１１と高電位端子１１３との電位差２Ｅｄを超えないため、対向アームのスイッチング素子２０に逆並列に接続されたダイオード３１または３２には、図３（ｂ）および図４（ｂ）に示すように、電流が略流れない。なお、基準電圧値Ｖｃは、たとえば、ピーク値Ｖｐ１以上の値に設定されている。

また、図５（ｂ）に示すように、直流電源１１０の電圧値Ｅｄ（電位差２Ｅｄ）が低下した場合（２Ｅｄ＜Ｖｃ）、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)が抵抗値Ｒ_G1(OFF)よりも大きな抵抗値Ｒ_G2(OFF)に設定される。この場合、スイッチング素子２０をターンオフした際に生じるサージ電圧のピーク値Ｖｐ２がピーク値Ｖｐ１よりも小さくなることにより、ピーク値Ｖｐ２が低下した電位差２Ｅｄよりも小さくなる。これにより、図３（ｂ）および図４（ｂ）に示すように、対向アームのスイッチング素子２０に逆並列に接続されたダイオード３１または３２には、電流が略流れずに、微小リカバリパルス現象は生じない。

〈比較例によるインバータ装置の動作〉
次に、図６および図７を参照して、比較例によるインバータ装置の動作の説明をする。比較例によるインバータ装置のゲート駆動回路には、抵抗値変更部が設けられていないものとする。すなわち、比較例によるインバータ装置では、ゲートオフ抵抗の抵抗値は、一定の大きさ（抵抗値Ｒ_G1(OFF)）に設定されている。その他のインバータ装置の構成は、第１実施形態によるインバータ装置１００と同様に構成されているものとする。

図６（ａ）に示すように、比較例によるインバータ装置では、電位差２Ｅｄが低下しておらず、通常の大きさの場合には、電位差２Ｅｄがサージ電圧のピーク値Ｖｐ１よりも大きくなるため、動作は、図３および図４に示す第１実施形態によるインバータ装置１００と同様となる。

一方、図６（ｂ）に示すように、電位差２Ｅｄが低下した場合、電位差２Ｅｄがサージ電圧のピーク値Ｖｐ１よりも小さくなる。このため、たとえば、図７（ａ）に示すスイッチング素子ＳＷ２（アームの一方側）のみがオンされている状態から、スイッチング素子ＳＷ２がターンオフされて、スイッチング素子ＳＷ４のみがオンされている状態に切り替えられた場合、図６（ｂ）に示すように、ピーク値Ｖｐ１を有するサージ電圧がスイッチング素子ＳＷ１のエミッタＥ１に印加される。そして、ピーク値Ｖｐ１がスイッチング素子ＳＷ１のコレクタＣ１の電圧値２Ｅｄよりも大きくなるため、ダイオードＤ１に短時間に電流が流れる。これにより、比較例によるインバータ装置では、スイッチング素子ＳＷ１において、微小リカバリパルス現象が生じる。

なお、図示しないが、スイッチング素子ＳＷ１のみがオンされている状態から、スイッチング素子ＳＷ１がターンオフされて、スイッチング素子ＳＷ３のみがオンされている状態に切り替えられた場合にも、比較例によるインバータ装置では、ダイオードＤ２に電流が流れて、スイッチング素子ＳＷ２において、微小リカバリパルス現象が生じる。

〈比較結果〉
したがって、比較例によるインバータ装置では、直流電源の電圧値Ｅｄが低下した場合、微小リカバリパルス現象が生じる一方、第１実施形態によるインバータ装置１００では、直流電源の電圧値Ｅｄが低下した場合でも、微小リカバリパルス現象の発生が抑制されている。また、直流電源の電圧値Ｅｄが低下していない場合（通常の場合）において、第１実施形態によるインバータ装置１００の抵抗値Ｒ_G1(OFF)は、抵抗値Ｒ_G2(OFF)よりも小さい値であるため、ターンオフの時間が短くなり、ターンオフの際の電力損失が低減されている。

［第１実施形態の効果］
第１実施形態では、以下のような効果を得ることができる。

第１実施形態では、上記のように、抵抗値変更部５０を、電圧値取得部５１により取得された直流電源１１０の電圧値Ｅｄに基づいて、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)を変更するように構成する。これにより、直流電源１１０の電圧値Ｅｄが低下した場合に、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)を大きくすれば、スイッチング素子２０のスイッチング時間（ターンオフする時間）を長くすることができる。その結果、スイッチング素子２０をオフする際に生じるサージ電圧が生じる期間が長くなる分、サージ電圧のピーク値Ｖｐを低下させることができる。この結果、サージ電圧が、比較的低い直流電源１１０の電位差２Ｅｄを超えることが抑制されるので、対向アームのスイッチング素子２０に逆並列に接続されたダイオード３１または３２に電流が流れるのを抑制することができる。これにより、スイッチング素子２０のゲート電圧の発振（微小リカバリパルス現象）が発生するのを抑制することができるので、直流電源１１０の電圧値Ｅｄが変動することに起因して、スイッチング素子２０が破損するのを抑制することができる。また、直流電源１１０の電圧値Ｅｄが比較的高い場合に、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)を比較的小さくすれば、スイッチング素子２０のスイッチング時間（ターンオフの時間）を短くすることができるので、スイッチング時間を短くする分、電力損失を低減することができる。すなわち、電力損失の増加を抑制しながら、スイッチング素子２０が破損するのを抑制することができる。

また、第１実施形態では、抵抗値変更部５０を、電位差２Ｅｄが低下した場合に、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)を大きくするように構成する。これにより、直流電源１１０の電圧値Ｅｄ（２Ｅｄ）が低下したことに応じて、ゲート抵抗回路４０の抵抗値Ｒ_G1(OFF)を大きくすることができるので、サージ電圧のピーク値Ｖｐが、低下した電位差２Ｅｄを超えるのを、効果的に抑制することができる。

また、第１実施形態では、抵抗値変更部５０を、電位差２Ｅｄが基準電圧値Ｖｃよりも小さい場合に、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)を抵抗値Ｒ_G1(OFF)から抵抗値Ｒ_G1(OFF)よりも大きい抵抗値Ｒ_G2(OFF)に切り替えるように構成する。これにより、電位差２Ｅｄと基準電圧値Ｖｃとを比較することにより、直流電源１１０の電圧値Ｅｄが低下したか否かを容易に判定することができるとともに、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)を比較に基づいて適切に大きくすることができる。

また、第１実施形態では、抵抗値変更部５０を、電位差２Ｅｄが基準電圧値Ｖｃ以上の場合に、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)を抵抗値Ｒ_G2(OFF)から抵抗値Ｒ_G1(OFF)に切り替えるように構成する。これにより、電位差２Ｅｄが、基準電圧値Ｖｃ以上の比較的高い電圧値である場合に、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)を比較的小さい抵抗値Ｒ_G1(OFF)にすることができるので、スイッチング素子２０のスイッチング時間を短くして、電力損失を低減することができる。すなわち、電位差２Ｅｄと基準電圧値Ｖｃとの比較に基づいて、電力損失を容易に低減することができる。

また、第１実施形態では、ゲート抵抗回路４０に、抵抗器４１および４２を設けて、抵抗値変更部５０に、ゲートオフ電源１３と抵抗器４１との接続と、ゲートオフ電源１３と抵抗器４２との接続とを切り替える切替スイッチ部５４を設ける。そして、抵抗値変更部５０を、直流電源１１０の電圧値Ｅｄに基づいて、切替スイッチ部５４による切り替え動作により、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)を変更するように構成する。これにより、切替スイッチ部５４を動作させることにより、ゲート抵抗回路４０の抵抗値Ｒ_G(OFF)を容易に変更することができる。

また、第１実施形態では、直流電源１１０に接続される複数のスイッチング素子２０により、３レベル以上のマルチレベルインバータ回路を構成する。これにより、２レベルのインバータ回路に比べて、レベルが多い分、効率良く電力変換することができる。そして、直流電源１１０と負荷１２０との間に、３つ以上の経路を有する３レベル以上のマルチレベルインバータ回路に本発明を適用することができるため、特に効果的である。すなわち、３レベル以上のマルチレベルインバータ回路において、一の経路に電流を流し始める際に生じるサージ電圧のピーク値Ｖｐが直流電源１０１の電圧値Ｅｄよりも大きくなることに起因して、電流を流すことを意図しない他の経路に比較的短時間に電流が流れるのを抑制することができる。

[第２実施形態]
次に、図８および図９を参照して、第２実施形態によるインバータ装置２００の構成について説明する。第２実施形態では、電位差２Ｅｄと基準電圧値Ｖｃとを比較することに基づいてゲート抵抗回路４０の抵抗値Ｒ_G(OFF)を変更するように構成されていた第１実施形態とは異なり、電圧値Ｅｄに対応する抵抗値Ｒ_G(OFF)をテーブル２５３ａから参照して設定するように構成されている。なお、上記第１実施形態と同一の構成については、同じ符号を付してその説明を省略する。

（第２実施形態によるインバータ装置の構成）
図８に示すように、第２実施形態によるインバータ装置２００は、ゲート駆動回路２１０を備える。そして、ゲート駆動回路２１０は、可変抵抗器２４０と、抵抗値変更部２５０とを含む。可変抵抗器２４０は、たとえば、抵抗値変更部２５０の制御回路部２５２からの指令（抵抗値変更信号Ｓ２）に基づいて、最小値としての抵抗値Ｒ_G11(OFF)から最大値としての抵抗値Ｒ_G12(OFF)まで、抵抗値Ｒ_G(OFF)が連続的または段階的に変更可能に構成されている。なお、抵抗値Ｒ_G11(OFF)は、特許請求の範囲の「第１の抵抗値」の一例である。また、抵抗値Ｒ_G12(OFF)は、特許請求の範囲の「第２の抵抗値」の一例である。また、可変抵抗器２４０は、「ゲート抵抗回路」の一例である。

抵抗値変更部２５０は、電圧値取得部２５１と、制御回路部２５２と、記憶部２５３とを含む。電圧値取得部２５１は、直流電源１１０の電圧値Ｅｄ（２Ｅｄ）を取得（検出）するように構成されている。制御回路部２５２は、たとえば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）として構成されている。記憶部２５３は、図９に示すように、直流電源１１０の電位差２Ｅｄの大きさにそれぞれ対応する抵抗値Ｒ_G(OFF)が関連付けられたテーブル２５３ａが記憶されている。たとえば、電位差２Ｅｄが比較的小さい電圧値Ｅａ（たとえば、通常時から低下した電圧値）の場合、制御回路部２５２は、テーブル２５３ａから抵抗値としてＲ_G12(OFF)を取得する。そして、制御回路部２５２は、可変抵抗器２４０の抵抗値がＲ_G12(OFF)となるように可変抵抗器２４０を動作させる。

また、たとえば、制御回路部２５２は、電位差２Ｅｄが電圧値Ｅｂから徐々に、電圧値Ｅｂ１、Ｅｂ２・・・と小さくなった場合（低下した場合）、テーブル２５３ａを参照して、可変抵抗器２４０の抵抗値Ｒ_G(OFF)をＲ_G11(OFF)から徐々に、抵抗値Ｒ_G11a(OFF)、Ｒ_G11b(OFF)・・・と大きくなるように制御する。すなわち、第２実施形態による抵抗値変更部２５０は、サージ電圧のピーク値Ｖｐが電位差２Ｅｄを超えない範囲で、可変抵抗器２４０の抵抗値Ｒ_G(OFF)が最小になるように、可変抵抗器２４０を制御するように構成されている。また、第２実施形態によるインバータ装置２００のその他の構成および動作は、第１実施形態におけるインバータ装置１００と同様である。

［第２実施形態の効果］
第２実施形態では、以下のような効果を得ることができる。

第２実施形態では、上記のように、抵抗値変更部２５０を、取得した電位差２Ｅｄに基づくとともに、テーブル２５３ａを参照して、可変抵抗器２４０の抵抗値Ｒ_G(OFF)を変更するように構成する。これにより、抵抗値変更部を２つの抵抗器を切り替えて、ゲート抵抗回路の抵抗値を変更する場合に比べて、スイッチング素子２０の破損を抑制しながら、電力損失の増大を極力抑制することができる。また、第２実施形態によるインバータ装置２００のその他の効果は、第１実施形態におけるインバータ装置１００と同様である。

[変形例]
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更（変形例）が含まれる。

たとえば、上記第１および第２実施形態では、インバータ装置を３レベルインバータ装置として構成する例を示したが、本発明はこれに限られない。すなわち、インバータ装置は、３レベル以上のインバータ装置であればよく、たとえば、５レベルインバータ装置として構成されていてもよい。

また、上記第１実施形態では、ゲート抵抗回路に２つの抵抗器を設けて、ゲート抵抗回路の抵抗値が切替スイッチ部により変更される例を示したが、本発明はこれに限られない。すなわち、ゲート抵抗回路に３つ以上の抵抗器を設けて、ゲート抵抗回路の抵抗値が切替スイッチ部により変更されてもよい。

また、上記第１および第２実施形態では、抵抗値変更部を、電圧値取得部により、低電位端子と高電位端子との電位差２Ｅｄを取得して、電位差２Ｅｄと基準電圧値Ｖｃとの比較、または、電位差２Ｅｄに基づいてテーブルを参照するように構成する例を示したが、本発明はこれに限られない。すなわち、電圧値取得部により、低電位端子と中電位端子との電位差Ｅｄまたは中電位端子と高電位端子との電位差Ｅｄを取得して、電位差Ｅｄと基準電圧値との比較、または、電位差Ｅｄに基づいてテーブルを参照するように、抵抗値変更部を構成してもよい。

１０、２１０ ゲート駆動回路
２０、２１、２２、２３、２４ スイッチング素子
３１、３２ ダイオード
４０ ゲート抵抗回路
４１、４２ 抵抗器
５０、２５０ 抵抗値変更部
５１、２５１ 電圧値取得部
５４ 切替スイッチ部（抵抗値切替スイッチ部）
１００、２００ インバータ装置
１１０ 直流電源
１１１、１１２、１１３ 低電位端子、中電位端子、高電位端子（第１端子、第２端子、第３端子）
２４０ 可変抵抗器（ゲート抵抗回路）

Claims (7)

1. 直流電源に接続されているとともにダイオードが逆並列に接続され、かつ、３レベル以上のマルチレベルインバータ回路を構成するスイッチング素子のゲート電極に、ゲート電圧を印加するゲート電源と、
   前記ゲート電源と前記ゲート電極との間に設けられたゲート抵抗回路と、
   前記直流電源の電圧値を取得する電圧値取得部と、
   前記電圧値取得部により取得された前記直流電源の電圧値に基づいて、前記ゲート抵抗回路の抵抗値を変更する抵抗値変更部とを備え、
   前記抵抗値変更部は、前記直流電源の電圧値が低下した場合に、前記ゲート抵抗回路の抵抗値を大きくする、ゲート駆動回路。
2. 前記抵抗値変更部は、前記直流電源の電圧値が基準電圧値よりも小さい場合に、前記ゲート抵抗回路の抵抗値を第１の抵抗値から前記第１の抵抗値よりも大きい第２の抵抗値に切り替える、請求項１に記載のゲート駆動回路。
3. 前記抵抗値変更部は、前記直流電源の電圧値が前記基準電圧値以上の場合に、前記ゲート抵抗回路の抵抗値を前記第２の抵抗値から前記第１の抵抗値に切り替える、請求項２に記載のゲート駆動回路。
4. 前記ゲート抵抗回路は、複数の抵抗器を含み、
   前記抵抗値変更部は、前記ゲート電源と前記複数の抵抗器との接続を切り替える抵抗値切替スイッチ部を含むとともに、前記直流電源の電圧値に基づいて、前記抵抗値切替スイッチ部による切り替え動作により、前記ゲート抵抗回路の抵抗値を変更する、請求項１〜３のいずれか１項に記載のゲート駆動回路。
5. 直流電源に接続されているとともにダイオードが逆並列に接続され、かつ、３レベル以上のマルチレベルインバータ回路を構成する複数のスイッチング素子を含み、前記複数のスイッチング素子のオンオフにより前記直流電源からの直流の電力を交流の電力に変換する電力変換部と、
   前記複数のスイッチング素子をオンオフさせるゲート駆動回路とを備え、
   前記ゲート駆動回路は、
   前記スイッチング素子のゲート電極にゲート電圧を印加するゲート電源と、
   前記ゲート電源と前記ゲート電極との間に設けられたゲート抵抗回路と、
   前記直流電源の電圧値を取得する電圧値取得部と、
   前記電圧値取得部により取得された前記直流電源の電圧値に基づいて、前記ゲート抵抗回路の抵抗値を変更する抵抗値変更部とを備え、
   前記抵抗値変更部は、前記直流電源の電圧値が低下した場合に、前記ゲート抵抗回路の抵抗値を大きくする、インバータ装置。
6. 直流電源に接続されているとともにダイオードが逆並列に接続され、かつ、３レベル以上のマルチレベルインバータ回路を構成するスイッチング素子のゲート電極に、ゲート電圧を印加するゲート電源と、
   前記ゲート電源と前記ゲート電極との間に設けられたゲート抵抗回路と、
   前記直流電源の電圧値を取得する電圧値取得部と、
   前記電圧値取得部により取得された前記直流電源の電圧値に基づいて、前記ゲート抵抗回路の抵抗値を変更する抵抗値変更部とを備え、
   前記抵抗値変更部は、前記直流電源の電圧値が基準電圧値よりも小さい場合に、前記ゲート抵抗回路の抵抗値を第１の抵抗値から前記第１の抵抗値よりも大きい第２の抵抗値に切り替える、ゲート駆動回路。
7. 直流電源に接続されているとともにダイオードが逆並列に接続され、かつ、３レベル以上のマルチレベルインバータ回路を構成する複数のスイッチング素子を含み、前記複数のスイッチング素子のオンオフにより前記直流電源からの直流の電力を交流の電力に変換する電力変換部と、
   前記複数のスイッチング素子をオンオフさせるゲート駆動回路とを備え、
   前記ゲート駆動回路は、
   前記スイッチング素子のゲート電極にゲート電圧を印加するゲート電源と、
   前記ゲート電源と前記ゲート電極との間に設けられたゲート抵抗回路と、
   前記直流電源の電圧値を取得する電圧値取得部と、
   前記電圧値取得部により取得された前記直流電源の電圧値に基づいて、前記ゲート抵抗回路の抵抗値を変更する抵抗値変更部とを備え、
   前記抵抗値変更部は、前記直流電源の電圧値が基準電圧値よりも小さい場合に、前記ゲート抵抗回路の抵抗値を第１の抵抗値から前記第１の抵抗値よりも大きい第２の抵抗値に切り替える、インバータ装置。

Images