JP6113373B2 - 電力変換装置 - Google Patents

Description

この発明は、多相交流と直流との間で電力変換を行う電力変換装置に係り、特に変換器を多重化した大容量の電力変換装置に関するものである。

大容量の電力変換装置は、変換器出力が高電圧または大電流となるため、複数の変換器を直列または並列に多重化して構成されることが多い。変換器を多重化することは、変換器容量を大きくするのみでなく、出力を合成することにより、出力電圧波形に含まれる高調波を低減し、その結果系統に流出する高調波電流を低減することができる。
変換器を多重化する方法として、複数の変換器の出力をカスケード接続したモジュラーマルチレベル変換器がある。モジュラーマルチレベル変換器の各アームは、複数の変換器セルがカスケード接続されて構成されている。

従来のモジュラーマルチレベル変換器では、各相の交流端子と正負の直流端子との間に形成される各相の第１アーム、第２アームが、それぞれチョッパセル（変換器セル）とリアクトルとを備える。チョッパセルは２つの半導体スイッチが互いに直列接続され、これに直流コンデンサが並列接続される。第１アーム、第２アームは、それぞれ同数のチョッパセルがそれぞれの出力端を介して直列接続される。そして、第１アーム、第２アームの電圧指令をそれぞれ用い、第１アーム、第２アーム内の各チョッパセル内の半導体スイッチング素子をオンオフ制御することにより、交流端子には交流電圧を直流端子には直流電圧を発生させる（例えば、非特許文献１）。

また、直流端子Ｐ、Ｎ間が短絡した時に発生する短絡電流を抑制する目的で、変換器セルを半導体スイッチング素子のフルブリッジ構成としたマルチレベル回路によるモジュラーマルチレベル変換器が開示されている（例えば、特許文献１）。

さらに、変換器セルの交流側を相毎に直列接続したスター結線方式のモジュラーマルチレベル変換器を用いて無効電力補償を行うＳｔａｔｉｃ Ｓｙｎｃｈｒｏｎｏｕｓ Ｃｏｍｐｅｎｓａｔｏｒ（ＳＴＡＴＣＯＭ）が提案されている（例えば、非特許文献２）。

国際公開第２０１１／０１２１７４号

萩原誠、赤木泰文著「モジュラー・マルチレベル変換器（ＭＭＣ）のＰＷＭ制御法と動作検証」、電気学会論文誌Ｄ、１２８巻、７号、２００８年（ｐｐ．９５７−９６５） 柴野勇士、太田ジョン豊、新村直人、赤木泰文著「モジュラー・マルチレベル・カスケード変換器（ＭＭＣＣ−ＳＳＢＣ）を用いた位相シフトＰＷＭＳＴＡＴＣＯＭ」、電気学会論文誌Ｄ、１３３巻、９号、２０１３年（ｐｐ．９２８−９３５）

上記非特許文献１に示すモジュラーマルチレベル変換器を用いて多相交流と直流との間で電力変換を行う従来の電力変換装置では、直流短絡事故時に過大な短絡電流が流れ、変換器内の素子が劣化する懸念があった。
また、上記特許文献１に示すモジュラーマルチレベル変換器を用いた場合、直流短絡事故時に短絡電流を抑制することはできるが、各変換器セルがフルブリッジ回路で構成されているため、半導体スイッチング素子の数が増加し、装置構成が大型化するという問題点があった。また、直流短絡事故時に短絡電流を抑制している間は、交流側の電圧制御ができず、交流系統に接続されている場合は、交流系統に悪影響を与えるものであった。
また、上記非特許文献２記載のモジュラーマルチレベル変換器を用いた従来の電力変換装置では、交流側に無効電力を出力して交流系統の電圧変動や安定性低下を抑制するが、多相交流と直流との間の電力変換に用いる事はできない。

この発明は、上記のような問題点を解消するために成されたものであって、多相交流と直流との間の大容量の電力変換が可能で、直流端子間の短絡時における短絡電流を抑制でき、かつ直流端子間の短絡時にも交流側に悪影響を与えない、小型で低コストの電力変換装置を提供することを目的とする。

この発明に係る電力変換装置は、エネルギ蓄積要素と、上下アーム共に半導体スイッチング素子を有する第１ブリッジとを備えた変換器セルが、それぞれ１あるいは複数直列接続されて成る第１アームと第２アームとが直列接続されたレグ回路を、複数相の交流各相にそれぞれ備え、各相の上記レグ回路が正負の直流端子間に並列接続されて、上記複数相の交流と直流との間で電力変換を行う電力変換器と、上記各レグ回路の上記第１アーム、第２アーム内の上記各変換器セルを出力制御して上記電力変換器を制御する制御装置とを備える。上記電力変換器における上記各レグ回路の上記第１アームにおける上記１あるいは複数の変換器セルは、上記エネルギ蓄積要素と上記第１ブリッジと、上下アームの一方が半導体スイッチング素子を有し他方がダイオードのみを有する第２ブリッジとを備えたフルブリッジ構成の第１変換器セルを含み、上記各レグ回路の上記第２アームにおける上記１あるいは複数の変換器セルは、上記エネルギ蓄積要素と上記第１ブリッジとを備えたハーフブリッジ構成の第２変換器セルを含む。上記制御装置は、定常モードと、保護モードとの２つの制御モードを備え、上記直流端子間の短絡を検出すると、上記定常モードから上記保護モードに切り替えて、上記各レグ回路の上記第１アームに対し、上記各変換器セル内の全ての上記半導体スイッチング素子をオフさせ、上記第２アームに対し、無効電力補償動作をするように上記各変換器セルを出力制御するものである。

この発明の電力変換装置によれば、複数相の交流と直流との間の大容量の電力変換が可能で、小型化、低コスト化の促進された装置構成で、直流端子間の短絡時における短絡電流を抑制できる。しかも直流端子間の短絡時にも交流側に無効電力補償を行うため、交流側に悪影響を与えることなく、信頼性の高い運転を継続できる。

この発明の実施の形態１による電力変換装置の概略構成図である。 この発明の実施の形態１による第１変換器セルの構成を示す回路図である。 この発明の実施の形態１による第１変換器セルの動作説明図である。 この発明の実施の形態１の別例による第１変換器セルの構成を示す回路図である。 この発明の実施の形態１の別例による第１変換器セルの動作説明図である。 この発明の実施の形態１による第２変換器セルの構成を示す回路図である。 この発明の実施の形態１による第２変換器セルの動作説明図である。 この発明の実施の形態１による電力変換装置の制御動作を説明するフロー図である。 この発明の実施の形態１による電力変換器内に流れる短絡電流経路を説明する図である。 この発明の実施の形態１による第１変換器セルを流れる短絡電流経路を説明する図である。 この発明の実施の形態１による第２変換器セルを流れる短絡電流経路を説明する図である。 この発明の実施の形態１の別例による電力変換器の概略構成図である。 この発明の実施の形態１の別例による電力変換器の概略構成図である。 この発明の実施の形態１の別例による電力変換器の概略構成図である。 この発明の実施の形態２による電力変換装置の概略構成図である。 この発明の実施の形態２による電力変換装置の制御動作を説明するフロー図である。 この発明の実施の形態３による電力変換装置の制御動作を説明するフロー図である。 この発明の実施の形態４による第１変換器セルの構成を示す回路図である。 この発明の実施の形態４の別例による第１変換器セルの構成を示す回路図である。 この発明の実施の形態４の別例による第１変換器セルの構成を示す回路図である。 この発明の実施の形態４の別例による第１変換器セルの構成を示す回路図である。 この発明の実施の形態４の別例による第１変換器セルの構成を示す回路図である。 この発明の実施の形態４の別例による第１変換器セルの構成を示す回路図である。 この発明の実施の形態４による第２変換器セルの構成を示す回路図である。 この発明の実施の形態４によるゲート駆動回路の構成を示す回路図である。 この発明の実施の形態５による電力変換装置の接続構成を示す図である。

実施の形態１．
以下、この発明の実施の形態１による電力変換装置を図に基づいて説明する。図１は、この発明の実施の形態１による電力変換装置の概略構成図である。
図１に示すように、電力変換装置１００は、主回路である電力変換器１と、電力変換器１を制御する制御装置２とを備える。電力変換器１は、多相交流（この場合、三相）と直流との間で電力変換を行うもので、交流端子Ｕ、Ｖ、Ｗと、直流端子Ｐ、Ｎとを有する。
電力変換器１の各相は、各々の交流端子Ｕ、Ｖ、Ｗと正極の直流端子Ｐとの間の第１アーム４と、各々の交流端子Ｕ、Ｖ、Ｗと負極の直流端子Ｎとの間の第２アーム５とが直列接続され、その接続点が各相交流線に接続されるレグ回路３で構成される。そして、３つのレグ回路３は正負の直流端子Ｐ、Ｎ間に並列接続される。

各レグ回路３の第１アーム４は、フルブリッジ構成の第１変換器セル１０が複数台、直列に接続された変換器セル群を有する。各レグ回路３の第２アーム５は、ハーフブリッジ構成の第２変換器セル１５が複数台、直列に接続された変換器セル群を有する。なお、第１アーム４内の第１変換器セル１０、第２アーム５内の第２変換器セル１５は、それぞれ１台のみであっても良い。なお、この場合第１アーム４は、変換器セルとして第１変換器セル１０のみ、第２アーム５は、変換器セルとして第２変換器セル１５のみを有するものとする。
このように、第１、第２アーム４、５のそれぞれは、１以上の第１、第２変換器セル１０、１５を直列接続した変換器セル群を有し、正側リアクトルＬｐ、負側リアクトルＬｎがそれぞれ直列に挿入される。また、電力変換器１の直流端子Ｐ側に電流検出器１１が設けられる。

制御装置２は、各レグ回路３の第１アーム４、第２アーム５の電圧指令をそれぞれ生成して、第１アーム４、第２アーム５内の各第１変換器セル１０、第２変換器セル１５を出力制御する制御信号２ａを出力して電力変換器１を制御する。

第１変換器セル１０の２種の構成（第１変換器セル１０Ａ、１０Ｂ）を以下に示す。
図２は第１変換器セル１０Ａの構成を示す回路図であり、図３は第１変換器セル１０Ａの動作説明図である。
図２に示すように、第１変換器セル１０Ａは、上下アーム共に半導体スイッチ２１、２２で構成された第１ブリッジであるＬｅｇＡと、上アームがダイオード２３のみで、下アームが半導体スイッチ２４で構成された第２ブリッジであるＬｅｇＢと、エネルギ蓄積要素としてのキャパシタ２０とを備え、ＬｅｇＡとＬｅｇＢとをキャパシタ２０に並列接続したフルブリッジ回路である。そして、ＬｅｇＡの中間点である半導体スイッチ２１、２２の接続点には正極のセル出力端子Ｐｏが、ＬｅｇＢの中間点であるダイオード２３と半導体スイッチ２４との接続点には負極のセル出力端子Ｎｏが接続される。

なお、半導体スイッチ２１、２２、２４は、各々、半導体スイッチング素子２１ｓ、２２ｓ、２４ｓと、それらに各々逆並列に接続された還流ダイオード２１ｄ、２２ｄ、２４ｄとで構成される。半導体スイッチング素子２１ｓ、２２ｓ、２４ｓには、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ−Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＧＣＴ（Ｇａｔｅ Ｃｏｍｍｕｔａｔｅｄ Ｔｕｒｎ−ｏｆｆ ｔｈｙｒｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの自己消弧型の半導体スイッチング素子が使用される。
また、半導体スイッチング素子２１ｓ、２２ｓ、２４ｓにダイオード（ボディダイオード）が内在する場合は、還流ダイオード２１ｄ、２２ｄ、２４ｄを省略してもよい。

次に、第１変換器セル１０Ａのスイッチング状態と動作モードについて、図３に基づいて説明する。
半導体スイッチング素子２１ｓ、２４ｓがオン、半導体スイッチング素子２２ｓがオフの場合、第１変換器セル１０Ａの出力端子間にはキャパシタ２０の両端電圧が出力される（モード１）。半導体スイッチング素子２１ｓがオフ、半導体スイッチング素子２２ｓ、２４ｓがオンの場合、零電圧出力となる（モード２）。
全ての半導体スイッチング素子２１ｓ、２２ｓ、２４ｓがオフの場合は保護モードとなり、ダイオード整流器として動作する（モード３）。

図４は第１変換器セル１０Ｂの構成を示す回路図であり、図５は第１変換器セル１０Ｂの動作説明図である。
図４に示すように、第１変換器セル１０Ｂは、上下アーム共に半導体スイッチ３３、３４で構成された第１ブリッジであるＬｅｇＡと、上アームが半導体スイッチ３１で、下アームがダイオード３２のみで構成された第２ブリッジであるＬｅｇＢと、キャパシタ２０とを備え、ＬｅｇＡとＬｅｇＢとをキャパシタ２０に並列接続したフルブリッジ回路である。そして、ＬｅｇＡの中間点である半導体スイッチ３３、３４の接続点には負極のセル出力端子Ｎｏが、ＬｅｇＢの中間点である半導体スイッチ３１とダイオード３２との接続点には正極のセル出力端子Ｐｏが接続される。

なお、半導体スイッチ３１、３３、３４は、各々、半導体スイッチング素子３１ｓ、３３ｓ、３４ｓと、それらに各々逆並列に接続された還流ダイオード３１ｄ、３３ｄ、３４ｄとで構成される。半導体スイッチング素子３１ｓ、３３ｓ、３４ｓには、ＩＧＢＴ、ＧＣＴ、ＭＯＳＦＥＴなどの自己消弧型の半導体スイッチング素子が使用される。また、半導体スイッチング素子３１ｓ、３３ｓ、３４ｓにダイオード（ボディダイオード）が内在する場合は、還流ダイオード３１ｄ、３３ｄ、３４ｄを省略してもよい。

次に、第１変換器セル１０Ｂのスイッチング状態と動作モードについて、図５に基づいて説明する。
半導体スイッチング素子３１ｓ、３４ｓがオン、半導体スイッチング素子３３ｓがオフの場合、第１変換器セル１０Ｂの出力端子間にはキャパシタ２０の両端電圧が出力される（モード１）。半導体スイッチング素子３４ｓがオフ、半導体スイッチング素子３１ｓ、３３ｓがオンの場合、零電圧出力となる（モード２）。
全ての半導体スイッチング素子３１ｓ、３３ｓ、３４ｓがオフの場合は保護モードとなり、ダイオード整流器として動作する（モード３）。

制御装置２は、定常モードと保護モードとの２種の制御モードを備えて電力変換器１を制御する。
定常モードでは、第１変換器セル１０Ａ（１０Ｂ）は、モード１およびモード２を用いて制御され、生成された電圧指令に基づいてＬｅｇＡの半導体スイッチング素子２１ｓ、２２ｓ（３３ｓ、３４ｓ）がスイッチング制御され、ＬｅｇＢの半導体スイッチング素子２４ｓ（３１ｓ）はオン状態に固定される。なお、モード１とモード２とを切り替える際にデッドタイムと呼ばれる短絡防止期間を設けてもよい。デッドタイム中はＬｅｇＡの半導体スイッチング素子２１ｓ、２２ｓ（３３ｓ、３４ｓ）が全てオフとなる。
保護モードは、直流端子Ｐ、Ｎ間が短絡時の制御モードであり、保護モードにおいて、第１変換器セル１０Ａ（１０Ｂ）はモード３を用いて制御され、即ち、全ての半導体スイッチング素子２１ｓ、２２ｓ、２４ｓ（３１ｓ、３３ｓ、３４ｓ）がオフ状態に制御される。

次に、第２変換器セル１５の２種の構成（第２変換器セル１５Ａ、１５Ｂ）を以下に示す。図６（ａ）、図６（ｂ）は第２変換器セル１５Ａ、１５Ｂの構成を示す回路図であり、図７は第２変換器セル１５Ａ、１５Ｂの動作説明図である。
第２変換器セル１５Ａは、図６（ａ）に示すように、上下アーム共に半導体スイッチ４１、４２で構成された第１ブリッジであるＬｅｇＡａと、エネルギ蓄積要素としてのキャパシタ４０とを備え、ＬｅｇＡａをキャパシタ４０に並列接続したハーフブリッジ回路である。そして、ＬｅｇＡａの中間点である半導体スイッチ４１、４２の接続点には正極のセル出力端子Ｐｏが、半導体スイッチ４２とキャパシタ４０との接続点には負極のセル出力端子Ｎｏが接続される。

第２変換器セル１５Ｂは、図６（ｂ）に示すように、上下アーム共に半導体スイッチ５１、５２で構成された第１ブリッジであるＬｅｇＡａと、キャパシタ４０とを備え、ＬｅｇＡａをキャパシタ４０に並列接続したハーフブリッジ回路である。そして、ＬｅｇＡａの中間点である半導体スイッチ５１、５２の接続点には負極のセル出力端子Ｎｏが、半導体スイッチ５１とキャパシタ４０との接続点には正極のセル出力端子Ｐｏが接続される。

なお、半導体スイッチ４１、４２、５１、５２は、各々、半導体スイッチング素子４１ｓ、４２ｓ、５１ｓ、５２ｓと、それらに各々逆並列に接続された還流ダイオード４１ｄ、４２ｄ、５１ｄ、５２ｄとで構成される。半導体スイッチング素子４１ｓ、４２ｓ、５１ｓ、５２ｓには、ＩＧＢＴ、ＧＣＴ、ＭＯＳＦＥＴなどの自己消弧型の半導体スイッチング素子が使用される。また、半導体スイッチング素子４１ｓ、４２ｓ、５１ｓ、５２ｓにダイオード（ボディダイオード）が内在する場合は、還流ダイオード４１ｄ、４２ｄ、５１ｄ、５２ｄを省略してもよい。

次に、第２変換器セル１５Ａ（１５Ｂ）のスイッチング状態と動作モードについて、図７に基づいて説明する。
半導体スイッチング素子４１ｓ（５２ｓ）がオン、半導体スイッチング素子４２ｓ（５１ｓ）がオフの場合、第２変換器セル１５Ａ（１５Ｂ）の出力端子間にはキャパシタ４０の両端電圧が出力される（モード１）。半導体スイッチング素子４１ｓ（５２ｓ）がオフ、半導体スイッチング素子４２ｓ（５１ｓ）がオンの場合、零電圧出力となる（モード２）。
第２変換器セル１５Ａ（１５Ｂ）では、定常モードと保護モードとの双方でモード１およびモード２を用いて制御され、生成された電圧指令に基づいてＬｅｇＡａの半導体スイッチング素子４１ｓ、４２ｓ（５１ｓ、５２ｓ）がスイッチング制御される。

定常モードにおいて、第１変換器セル１０Ａ、１０ＢのＬｅｇＢは固定の制御であり、第１変換器セル１０ＡのＬｅｇＡの制御は、第２変換器セル１５Ａと等価である。また、第１変換器セル１０ＢのＬｅｇＡの制御は、第２変換器セル１５Ｂと等価である。そして、キャパシタ２０、４０の電圧を同じとすると、第１変換器セル１０Ａ、１０Ｂが出力する電圧と、第２変換器セル１５Ａ、１５Ｂが出力する電圧とは等価になる。
このように、第１変換器セル１０（１０Ａ、１０Ｂ）は、ＬｅｇＢを固定制御して、ハーフブリッジ回路、即ち第２変換器セル１５（１５Ａ、１５Ｂ）と同様に制御できるため、例えば、上記非特許文献１に記載される制御方法を用いて以下のように制御する。

制御装置２は、第１アーム４、第２アーム５の各変換器セル（第１変換器セル１０、第２変換器セル１５）に対し電圧指令を演算する。各変換器セルの電圧指令は、各変換器セルの直流電圧平均値をキャパシタ電圧指令値に追従させる平均値制御、および各変換器セルの直流電圧を均一化するバランス制御によりキャパシタ電圧を制御しつつ、所望の交流電圧および直流電圧を発生させるように演算される。そして、制御装置２は、演算された電圧指令に基づいて、第１変換器セル１０のＬｅｇＡおよび第２変換器セル１５、即ち、ＬｅｇＡおよびＬｅｇＡａ内の各半導体スイッチング素子をＰＷＭ制御によりスイッチング制御するための制御信号を生成する。この制御信号は、ＬｅｇＢを固定制御するための制御信号と共に、制御装置２から各変換器セル（第１変換器セル１０、第２変換器セル１５）に制御信号２ａとして出力される。

図８は、この実施の形態１による電力変換装置１００の制御動作を説明するフロー図である。
制御装置２は、運転開始指令が与えられると（ステップＳ１）、定常モードでの制御を開始し、電力変換器１は定常運転動作を開始する。即ち、第１変換器セル１０のＬｅｇＢの半導体スイッチング素子をオンに固定し、第１変換器セル１０のＬｅｇＡおよび第２変換器セル１５、即ち、ＬｅｇＡおよびＬｅｇＡａ内の各半導体スイッチング素子を定常運転動作させる、即ち、上述した電圧指令に基づくＰＷＭ制御によりスイッチング制御する（ステップＳ２）。

次に、制御装置２は、電流検出器１１から検出電流を得て（ステップＳ３）、この検出電流に基づいて直流端子Ｐ、Ｎ間で短絡が発生したか否かの判断を短絡判別部にて行う。例えば、検出電流が設定された基準値を超える過電流になると、短絡が発生したと判断する（ステップＳ４）。
なお、電流検出器１１は直流端子Ｐに流れる電流を検出しており、ステップＳ４において短絡の発生が無いとされた場合は、ステップＳ３に戻り、制御装置２は電流検出器１１から検出電流を得て短絡判別する動作を周期的に繰り返し行う。

ステップＳ４において、直流端子Ｐ、Ｎ間で短絡が発生したと判断されると、制御装置２は、保護モードでの制御を開始し、電力変換器１は保護運転動作を開始する。即ち、第１アーム４の第１変換器セル１０内の全ての半導体スイッチング素子をオフ状態に制御し、第２アーム５の三相分の第２変換器セル１５をＳＴＡＴＣＯＭとして動作させる（ステップＳ５）。なお、第１アーム４の第１変換器セル１０と第２アーム５の第２変換器セル１５の制御とは、同時に開始しても、どちらかが先でも良い。
そして、交流端子Ｕ、Ｖ、Ｗと直流端子Ｐ、Ｎ間の電力のやり取りを行う動作の再開である再起動を待つ（ステップＳ６）。

このように、制御装置２は、直流端子Ｐ、Ｎ間の短絡を検出すると、制御モードを定常モードから保護モードに切り替えて、第１アーム４に対し、第１変換器セル１０内の全ての半導体スイッチング素子をオフ状態に制御し、第２アーム５の三相分の第２変換器セル１５をＳＴＡＴＣＯＭとして動作させる。第２アーム５の三相分の第２変換器セル１５は、スター結線方式のモジュラーマルチレベル変換器と同様の構成となるため、例えば、上記非特許文献２に記載される制御方法を用いて以下のように制御する。
制御装置２は、各第２変換器セル１５のキャパシタ電圧を制御しつつ、所望の交流電圧の無効電力を交流端子Ｕ、Ｖ、Ｗに発生させるように電圧指令を演算する。そして、演算された電圧指令に基づいて、各第２変換器セル１５内の各半導体スイッチング素子をＰＷＭ制御によりスイッチング制御することにより、第２アーム５の各第２変換器セル１５は、無効電力補償動作を行う。

なお、この場合、第２変換器セル１５はハーフブリッジ構成で正の電圧出力しかできないため、全相で共通の直流電圧を重畳した電圧指令を用いて無効電力補償動作を制御することで、所望の交流電圧が出力可能となる。重畳された直流電圧により零相電圧が発生するが、交流電圧に影響を与えない。

直流端子Ｐ、Ｎ間の短絡時において、制御装置２の保護モードでは、第１アーム４の第１変換器セル１０内の全ての半導体スイッチング素子がオフ状態であるため、短絡電流ｉａは流れない、あるいは流れても僅かである。
例えば、Ｕ相からＶ相に流れる短絡電流ｉａの電流経路を図９に示す。短絡電流ｉａは各第１、第２変換器セル１０、１５の負極のセル出力端子Ｎｏから正極のセル出力端子Ｐｏに流れる。
図１０は、第１変換器セル１０（１０Ａ、１０Ｂ）を流れる短絡電流ｉａの経路を説明する図である。特に、第１変換器セル１０Ａの負極のセル出力端子Ｎｏから正極のセル出力端子Ｐｏに流れる短絡電流ｉａの経路を図１０（ａ）に、第１変換器セル１０Ｂの負極のセル出力端子Ｎｏから正極のセル出力端子Ｐｏに流れる短絡電流ｉａの経路を図１０（ｂ）に示す。

第１変換器セル１０Ａ（１０Ｂ）では、全ての半導体スイッチング素子２１ｓ、２２ｓ、２４ｓ（３１ｓ、３３ｓ、３４ｓ）がオフ状態であるため、図１０に示すように、ダイオード整流器のような経路で短絡電流ｉａが流れる。この場合、第１変換器セル１０Ａ（１０Ｂ）内のキャパシタ２０が短絡電流ｉａを抑制するように働く。セル出力端子Ｎｏ、Ｐｏ間の電圧がキャパシタ電圧より低いと、第１変換器セル１０Ａ（１０Ｂ）内のダイオード２３、２２ｄ（３２、３３ｄ）は導通せず、短絡電流ｉａは流れない。各第１変換器セル１０のセル出力端子Ｎｏ、Ｐｏは直列に接続されているため、全体で考えると、交流端子Ｕ、Ｖ、Ｗ間の電圧が短絡電流経路内のキャパシタ電圧の総和よりも低ければ、短絡電流ｉａは流れない。
なお、ここでキャパシタ電圧とは、キャパシタ２０の定格使用電圧ではなく、実際の使用状態での充電電圧（使用電圧）である。

図１１は、第２変換器セル１５（１５Ａ、１５Ｂ）を流れる短絡電流ｉａの経路を説明する図である。特に、第２変換器セル１５Ａの負極のセル出力端子Ｎｏから正極のセル出力端子Ｐｏに流れる短絡電流ｉａの経路を図１１（ａ）に、第２変換器セル１５Ｂの負極のセル出力端子Ｎｏから正極のセル出力端子Ｐｏに流れる短絡電流ｉａの経路を図１１（ｂ）に示す。
第２変換器セル１５Ａ（１５Ｂ）は無効電力補償動作をしているが、図１１では短絡電流成分のみを図示した。この場合、第２変換器セル１５Ａ（１５Ｂ）のスイッチング状態に拘わらず、仮に短絡電流ｉａが流れるとすると、負極のセル出力端子Ｎｏから半導体スイッチ４２（５１）を介して正極のセル出力端子Ｐｏに流れる。

なお、この実施の形態では、定常モードでの出力動作を維持する目的で、各第１、第２アーム４、５内のキャパシタ電圧の総和を交流端子間の電圧（交流系統に接続する場合は系統電圧）よりも高く設定するため、保護モードでの短絡電流ｉａは原則、流れない。仮に短絡電流ｉａが流れても、短絡電流経路内のキャパシタ電圧の総和によって短絡電流ｉａは抑制され僅かである。

以上のように、この実施の形態１による電力変換装置１００は、直流端子Ｐ、Ｎ間の短絡を検出すると、第１アーム４の第１変換器セル１０内の全ての半導体スイッチング素子をオフさせ、第２アーム５の第２変換器セル１５をＳＴＡＴＣＯＭとして動作させる。これにより、直流端子Ｐ、Ｎ間の短絡によって生じる過電流（短絡電流ｉａ）を抑制でき、しかも、短絡時においても継続的に交流端子Ｕ、Ｖ、Ｗに対して無効電力を出力することができるので、交流側、例えば交流系統に悪影響を与えることなく、信頼性の高い運転を継続できる。

また、この実施の形態では、第２アーム５の第２変換器セル１５をハーフブリッジ構成とし、第１アーム４の第１変換器セル１０は、上下アーム共に半導体スイッチング素子を有するＬｅｇＡと、上下アームの一方は半導体スイッチング素子を有し他方はダイオードのみを有したＬｅｇＢとを備えたフルブリッジ構成としたため、半導体スイッチング素子数を低減でき、電力変換装置１００の装置構成の小型化、低コスト化が図れると共に、素子の故障率が低減し信頼性が向上する。さらに、このような小型化、低コスト化が促進し、信頼性の高い装置構成で、上述したように直流端子Ｐ、Ｎ間の短絡時における信頼性の高い運転が可能な高性能な電力変換装置１００が実現できる。

また、定常モードでは、第１変換器セル１０のＬｅｇＢは、半導体スイッチング素子をオン状態に固定する制御であるため、制御装置２内の回路構成を簡素化することができ、さらに小型で信頼性の高い電力変換装置１００が実現できる。

また、第１変換器セル１０のＬｅｇＢに用いられるダイオード２３、３２は、保護モード時の比較的短い時間にのみ電流が流れる。このため、ダイオード２３、３２の定格電流を、定常モードで電流が流れる半導体スイッチング素子やそれに逆並列に接続される還流ダイオードの定格電流よりも小さく設定することができ、小型化、低コスト化がさらに図れる。定格電流を小さくする方法は、例えば、ダイオード２３、３２を構成する半導体チップの面積を小さくする。

なお、上記実施の形態１の図１では、第１変換器セル１０を有する第１アーム４を正側アーム、第２変換器セル１５を有する第２アーム５を負側アームとして図示したが、第１アーム４を負側アーム、第２アーム５を正側アームとしても良い。

また、各レグ回路３の第１アーム４では、フルブリッジ構成の第１変換器セル１０のみを説明し、第２アーム５では、ハーフブリッジ構成の第２変換器セル１５のみを説明したが、第１、第２アーム４、５は、それぞれ第１変換器セル１０と第２変換器セル１５との双方を含むものでも良い。
その場合、制御装置２は、保護モードにおいて、第１アーム４に対し、全ての変換器セル（第１、第２変換器セル１０、１５）内の半導体スイッチング素子をオフ状態にすると共に、第２アーム５に対し、三相分の第１、第２変換器セル１０、１５をＳＴＡＴＣＯＭとして動作させる。なお、第２アーム５内にある第１変換器セル１０のキャパシタ２０は、短絡電流ｉａの抑制には貢献しない。

交流端子間の電圧よりも第１アーム４内の第１の変換器セル１０のキャパシタ電圧の総和が高い場合、即ち、「交流端子間電圧の最大値」÷「キャパシタ電圧」で求められるセル数よりも多くの第１変換器セル１０を第１アーム４内に有していれば、短絡電流ｉａは流れない。

また、正側リアクトルＬｐ、負側リアクトルＬｎの構成および電流検出器１１の構成は、図１で示したものに限らない。
図１では、電流検出器１１を正極の直流端子Ｐ側に設けたが、負極の直流端子Ｎ側に設けても良い。
電流検出器１１は、直流端子Ｐ、Ｎ間の短絡を検出する為に、少なくとも電力変換器１内の半導体スイッチング素子に流れる電流を直接、或いは間接に検出できるものであれば良い。

図１２に示す電力変換器１ａでは、正側リアクトルと負側リアクトルとが結合された３端子のリアクトルＬｐｎが、交流端側に接続されている。また、各相の正側アーム（この場合、第１アーム４）の正極側に、それぞれ電流検出器１１Ｕ、１１Ｖ、１１Ｗを設けている。

図１３に示す電力変換器１ｂでは、負側リアクトルＬｎのみが、各相の負側アーム（この場合、第２アーム５）に接続されている。なお、正側リアクトルＬｐのみが、各相の正側アームに接続されても良い。

正側リアクトルＬｐ、負側リアクトルＬｎは、インダクタンス成分があれば良く、ケーブルなどの配線のインダクタンスを用いても良い。図１４に示す電力変換器１ｃでは、リアクトルを接続せずに、配線のインダクタンスを利用する構成である。

実施の形態２．
次に、この発明の実施の形態２による電力変換装置を説明する。図１５は、この発明の実施の形態２による電力変換装置の概略構成図である。
図１５に示すように、電力変換装置１００ａは、主回路である電力変換器１ｄと、電力変換器１ｄを制御する制御装置１２とを備え、制御装置１２は、制御信号１２ａを出力して電力変換器１ｄを制御する。
この実施の形態２では、電力変換器１ｄの正極の直流端子Ｐが開閉部としての開閉器８に接続される。なお、開閉器８は、負極の直流端子Ｎに接続しても良く、また電力変換器１ｄが備えても、外付けで接続するものでもよい。その他の構成は、上記実施の形態１と同様である。

正極の直流端子Ｐに接続される開閉部（開閉器８）は、同電位にある２つの導体の電位を切り離す機能を有するもので、開閉器８の他、遮断器や断路器でもよく、さらに、機械式の開閉部でも、半導体素子を用いた開閉部でもよい。

図１６は、この実施の形態２による電力変換装置１００ｄの制御動作を説明するフロー図である。
制御装置１２は、運転開始指令が与えられると（ステップＳ１１）、定常モードでの制御を開始し、電力変換器１ｄは上記実施の形態１と同様に定常運転動作を開始する。即ち、第１変換器セル１０のＬｅｇＢの半導体スイッチング素子をオンに固定し、第１変換器セル１０のＬｅｇＡおよび第２変換器セル１５、即ち、ＬｅｇＡおよびＬｅｇＡａ内の各半導体スイッチング素子を定常運転動作させる（ステップＳ１２）。

次に、制御装置１２は、電流検出器１１から検出電流を得て（ステップＳ１３）、上記実施の形態１と同様に、検出電流に基づいて直流端子Ｐ、Ｎ間で短絡が発生したか否かの判断を短絡判別部にて行う（ステップＳ１４）。
ステップＳ１４において短絡の発生が無いとされた場合は、ステップＳ１３に戻り、制御装置１２は電流検出器１１から検出電流を得て短絡判別する動作を周期的に繰り返し行う。

ステップＳ１４において、直流端子Ｐ、Ｎ間で短絡が発生したと判断されると、制御装置１２は、保護モードでの制御を開始し、電力変換器１ｄは上記実施の形態１と同様に保護運転動作を開始する。即ち、第１アーム４の第１変換器セル１０内の全ての半導体スイッチング素子をオフ状態に制御し、第２アーム５の三相分の第２変換器セル１５をＳＴＡＴＣＯＭとして動作させる（ステップＳ１５）。なお、第１アーム４の第１変換器セル１０と第２アーム５の第２変換器セル１５の制御とは、同時に開始しても、どちらかが先でも良い。

次に、制御装置１２は、開閉器８をオフ状態（開状態）に動作させる。なお、一般的に開閉器８が実際にオフするまでは５ｍｓ〜１０ｍｓの時間を有するため、制御装置１２は、ステップＳ１５において、保護モードでの制御を開始する際に、同時に開閉器８をオフさせる指令を出力する（ステップＳ１６）。
次に、第１アーム４の三相分の第１変換器セル１０を、第２変換器セル１５と同様に、ＳＴＡＴＣＯＭとして動作させる（ステップＳ１７）。
そして、交流端子Ｕ、Ｖ、Ｗと直流端子Ｐ、Ｎ間の電力のやり取りを行う動作の再開である再起動を待つ（ステップＳ１８）。

この実施の形態では、直流端子Ｐ、Ｎ間の短絡を検出すると、制御装置１２は、上記実施の形態１と同様に定常モードから保護モードに切り替えて、第１アーム４の第１変換器セル１０内の全ての半導体スイッチング素子をオフさせ、第２アーム５の第２変換器セル１５をＳＴＡＴＣＯＭとして動作させる。そして、直流端子Ｐ、Ｎ間の短絡によって生じる過電流（短絡電流ｉａ）が抑制された状態で、開閉器８をオフさせて短絡電流経路を開状態にして、第１アーム４の第１変換器セル１０も、第２変換器セル１５と同様に、ＳＴＡＴＣＯＭとして動作させる。

上述したように、第２アーム５の第２変換器セル１５をＳＴＡＴＣＯＭとして動作させる場合、第２変換器セル１５は、全相で共通の直流電圧を重畳した電圧指令を用いて無効電力補償動作を行う。そして、開閉器８をオフさせた後に、第１アーム４の第１変換器セル１０も、第２変換器セル１５と同様に、全相で共通の直流電圧を重畳した電圧指令を用いて無効電力補償動作を行う。重畳される直流電圧は、第１アーム４の第１変換器セル１０と第２アーム５の第２変換器セル１５とで等しい。

第２アーム５の第２変換器セル１５のみをＳＴＡＴＣＯＭとして動作させた場合、重畳された直流電圧により零相電圧が発生する。通常、この零相電圧は問題とならないが、電力変換装置１００ａの交流端子Ｕ、Ｖ、Ｗに、リアクトルや変圧器等で三相の中性点を形成し、それを接地する場合、零相電圧によって対地電流に相当する零相電流が流れることがある。対地電流は、他の機器の誤動作などの悪影響を及ぼす懸念があり、極力低減する必要がある。
この実施の形態では、開閉器８をオフさせ、第１アーム４の第１変換器セル１０と、第２アーム５の第２変換器セル１５との双方をＳＴＡＴＣＯＭとして動作させるため、第１アーム４側と第２アーム５側とで、零相電圧は極性が逆になり対地電流は流れない。このため、他の機器への悪影響を抑制でき、電力変換装置１００ａの信頼性が向上する。

このため、上記実施の形態１と同様に、直流端子Ｐ、Ｎ間の短絡時に、過大な短絡電流ｉａを流すことなく、しかも、継続的に交流端子Ｕ、Ｖ、Ｗに対して無効電力を出力することができ、さらに、対地電流を抑制できるため他の機器への悪影響を抑制できる。このため、交流側、例えば交流系統に悪影響を与えることなく、また他の機器への悪影響を抑制でき、信頼性の高い運転を継続できる。また、上記実施の形態１と同様に、小型化、低コスト化が促進し、信頼性の高い装置構成で、直流端子Ｐ、Ｎ間の短絡時における信頼性の高い運転が可能な高性能な電力変換装置１００ａが実現できる。

また、開閉器８がオフする時点では、第１の変換器セル１０の全ての半導体スイッチング素子がオフして短絡電流ｉａが抑制されているので、開閉器８は、ゼロ電流もしくは極小さい電流を遮断することになる。このため開閉部（開閉器８）は、大きな電流遮断能力を要さず、例えば、電流遮断能力である遮断可能な最大電流を、電力変換器１ｄの定格直流電流の２倍よりも小さい電流とする。なお、電力変換装置に用いられる一般的な電流遮断手段の電流遮断能力は定格直流電流の２倍程度である。

また、上記実施の形態では、直流端子Ｐ、Ｎ間が短絡している間、第２アーム５の第２変換器セル１５を継続的にＳＴＡＴＣＯＭとして動作させるとしたが、必要に応じて停止をさせ、開閉器８がオフして短絡が解消された後に、第２変換器セル１５をＳＴＡＴＣＯＭとして動作させてもよい。

また、対地電流の抑制効果は得られないが、開閉器８がオフして短絡が解消された後に、第１アーム４の第１変換器セル１０をＳＴＡＴＣＯＭとして動作させず、第２変換器セル１５のみをＳＴＡＴＣＯＭとして継続して動作させることもできる。

さらに、上記実施の形態１と同様に、第１、第２アーム４、５は、それぞれ第１変換器セル１０と第２変換器セル１５との双方を含むものでも良い。
その場合、制御装置２は、保護モードにおいて、第１アーム４に対し、全ての変換器セル（第１、第２変換器セル１０、１５）内の半導体スイッチング素子をオフ状態にすると共に、第２アーム５に対し、三相分の第１、第２変換器セル１０、１５をＳＴＡＴＣＯＭとして動作させる。そして、開閉器８をオフした後に、第１アーム４に対しても、三相分の第１、第２変換器セル１０、１５をＳＴＡＴＣＯＭとして動作させる。

また、この実施の形態においても、正側リアクトルＬｐ、負側リアクトルＬｎの構成および電流検出器１１の構成は、上記実施の形態１と同様に、図１２〜図１４で示す構成が適用でき、さらにそれらにも限定されない。

実施の形態３．
次に、この発明の実施の形態３による電力変換装置を説明する。この実施の形態３では、上記実施の形態１の図１で示した電力変換装置１００の構成を用いるが、制御動作が異なる。
制御装置２は、制御モードとして、上記実施の形態１と同様の定常モードと保護モードとを備え、さらに待機モードを備えて電力変換器１を制御する。待機モードでは、第１アーム４および第２アーム５の各変換器セル（第１変換器セル１０、第２変換器セル１５）内の全ての半導体スイッチング素子をオフ状態に制御する。

図１７は、この実施の形態３による電力変換装置１００の制御動作を説明するフロー図である。
制御装置２は、運転開始指令が与えられると（ステップＳ２１）、定常モードでの制御を開始し、電力変換器１は上記実施の形態１と同様に定常運転動作を開始する。即ち、第１変換器セル１０のＬｅｇＢの半導体スイッチング素子をオンに固定し、第１変換器セル１０のＬｅｇＡおよび第２変換器セル１５、即ち、ＬｅｇＡおよびＬｅｇＡａ内の各半導体スイッチング素子を定常運転動作させる（ステップＳ２２）。

次に、制御装置２は、電流検出器１１から検出電流を得て（ステップＳ２３）、上記実施の形態１と同様に、検出電流に基づいて直流端子Ｐ、Ｎ間で短絡が発生したか否かの判断を短絡判別部にて行う（ステップＳ２４）。
ステップＳ２４において短絡の発生が無いとされた場合は、ステップＳ２３に戻り、制御装置２は電流検出器１１から検出電流を得て短絡判別する動作を周期的に繰り返し行う。

ステップＳ２４において、直流端子Ｐ、Ｎ間で短絡が発生したと判断されると、制御装置２は、待機モードでの制御を開始し、電力変換器１は待機状態となる。即ち、第１アーム４および第２アーム５の各変換器セル（第１変換器セル１０、第２変換器セル１５）内の全ての半導体スイッチング素子をオフ状態に制御する（ステップＳ２５）。
制御装置２は、予め設定された待機期間の経過により、待機モードから保護モードへの移行を判定し（ステップＳ２６）、保護モードでの制御を開始して、電力変換器１は上記実施の形態１と同様に保護運転動作を開始する。即ち、第１アーム４の第１変換器セル１０内の全ての半導体スイッチング素子をオフ状態に制御し、第２アーム５の三相分の第２変換器セル１５をＳＴＡＴＣＯＭとして動作させる（ステップＳ２７）。
そして、交流端子Ｕ、Ｖ、Ｗと直流端子Ｐ、Ｎ間の電力のやり取りを行う動作の再開である再起動を待つ（ステップＳ２８）。

この実施の形態においても、上記実施の形態１と同様に、電力変換装置１００は、直流端子Ｐ、Ｎ間の短絡を検出すると、保護運転動作を行って、第１アーム４の第１変換器セル１０内の全ての半導体スイッチング素子をオフさせ、第２アーム５の第２変換器セル１５をＳＴＡＴＣＯＭとして動作させる。これにより、上記実施の形態１と同様に、直流端子Ｐ、Ｎ間の短絡によって生じる過電流（短絡電流ｉａ）を抑制でき、しかも、短絡時においても交流端子Ｕ、Ｖ、Ｗに対して無効電力を出力することができるので、交流側に悪影響を与えることなく、信頼性の高い運転を継続できる。

また、この実施の形態では、制御装置２は、定常モードで電力変換器１を運転中に直流端子Ｐ、Ｎ間の短絡を検出すると、保護モードに切り替えるのに先立って、設定された待機期間の間だけ、待機モードに切り替え、第１アーム４および第２アーム５の各変換器セル（第１変換器セル１０、第２変換器セル１５）内の全ての半導体スイッチング素子をオフさせる待機状態にする。
このように、保護モードに切り替える前に、一度、全ての半導体スイッチング素子をオフさせる待機状態とすることで、直流端子Ｐ、Ｎ間の短絡によって生じる過電流を完全に抑制すると共に、過渡的な事象に伴う不要な電流を交流側、例えば交流系統に流出するのが防止できる。そして、第２アーム５の三相分の第２変換器セル１５を安定してＳＴＡＴＣＯＭとして動作させることができる。

また、第２アーム５の第２変換器セル１５は、定常運転からＳＴＡＴＣＯＭとして動作する保護運転への切り替えを、待機状態を挟んで行うことで瞬時に行う必要がない。このため、処理時間に余裕が生じ制御装置２の負担が軽減できる。第２アーム５の第２変換器セル１５において、定常運転から保護運転への切り替えは、出力電流の変更を伴うもので、瞬時に切り替えると高速な電流制御が必要となる。しかし、この実施の形態では、待機状態を挟んで切り替えるため、高速な電流変化に対応させる制御系を構成する必要がなく、制御設計の自由度が向上する。
また、電力変換器１を開閉機器などで交流側から解列する事なく、キャパシタ電圧を維持したまま待機状態とするため、保護運転の開始時に、第２アーム５の第２変換器セル１５は、ＳＴＡＴＣＯＭの動作を高速に開始できる。

なお、待機モードで制御する待機期間は、直流端子Ｐ、Ｎ間の短絡によって生じる過渡事象が収束するのに要する時間を、予め設定して用いる。

また、上述したステップＳ２６における、待機モードから保護モードに移行する移行判定は、設定された待機期間を用いるものに限らない。例えば電力変換装置１００の上位のシステムから与えられる動作指令により保護モードに移行しても良い。

さらに、この実施の形態３は上記実施の形態２に適用することもできる。即ち、保護モードに移行した後、直流端子Ｐ、Ｎ間の短絡によって生じる過電流（短絡電流ｉａ）が抑制された状態で、開閉器８をオフさせて短絡電流経路を開状態にする。そして、第１アーム４の第１変換器セル１０も、第２変換器セル１５と同様に、ＳＴＡＴＣＯＭとして動作させる。これにより、上記実施の形態２と同様の効果も得られる。

実施の形態４．
次に、この発明の実施の形態４による電力変換装置を説明する。この実施の形態４の電力変換装置は、大電流容量用途に対応するため、実施の形態１の第１変換器セル１０および第２変換器セル１５の各ＬｅｇＡ、ＬｅｇＢ、ＬｅｇＡａにおける半導体素子（半導体スイッチング素子、ダイオード）の数を増やして、並列接続する構成としたものである。
第１変換器セル１０および第２変換器セル１５の構成以外は、上記実施の形態１と同様である。また、この実施の形態で示す第１変換器セル１０および第２変換器セル１５の構成は、上記各実施の形態１〜３で説明した電力変換装置１００、１００ａの制御に、同様に適用できる。

まず、第１変換器セル１０の２種の構成（第１変換器セル１０Ｃ、１０Ｄ）を以下に示す。
図１８は第１変換器セル１０Ｃの構成を示す回路図である。この第１変換器セル１０Ｃは、図２で示した第１変換器セル１０Ａの各アームの半導体素子を２個ずつ並列接続したものである。
図１８に示すように、第１変換器セル１０Ｃは、第１変換器セル１０Ａと同様に、上下アーム共に半導体スイッチで構成された第１ブリッジであるＬｅｇＡと、上アームがダイオードのみで、下アームが半導体スイッチで構成された第２ブリッジであるＬｅｇＢと、キャパシタ２０とを備え、ＬｅｇＡとＬｅｇＢとをキャパシタ２０に並列接続したフルブリッジ回路である。そして、ＬｅｇＡの中間点である半導体スイッチの接続点には正極のセル出力端子Ｐｏが、ＬｅｇＢの中間点であるダイオードと半導体スイッチとの接続点には負極のセル出力端子Ｎｏが接続される。

第１変換器セル１０ＣのＬｅｇＡの上アームは半導体スイッチ２１１、２１２を並列接続して備え、下アームは半導体スイッチ２２１、２２２を並列接続して備える。ＬｅｇＢの上アームはダイオード２３１、２３２を並列接続して備え、下アームは半導体スイッチ２４１、２４２を並列接続して備える。
各半導体スイッチ２１１、２１２、２２１、２２２、２４１、２４２は、各々、半導体スイッチング素子２１１ｓ、２１２ｓ、２２１ｓ、２２２ｓ、２４１ｓ、２４２ｓと、それらに各々逆並列に接続された還流ダイオード２１１ｄ、２１２ｄ、２２１ｄ、２２２ｄ、２４１ｄ、２４２ｄとで構成される。
そして、制御装置２は、並列接続された半導体スイッチング素子を同時にオン、オフ制御することで、上記実施の形態１で示した第１変換器セル１０Ａと同様に第１変換器セル１０Ｃを制御する。

図１９は第１変換器セル１０Ｄの構成を示す回路図である。この第１変換器セル１０Ｄは、図４で示した第１変換器セル１０Ｂの各アームの半導体素子を２個ずつ並列接続したものである。
図１９に示すように、第１変換器セル１０Ｄは、第１変換器セル１０Ｂと同様に、上下アーム共に半導体スイッチで構成された第１ブリッジであるＬｅｇＡと、上アームが半導体スイッチで、下アームがダイオードのみで構成された第２ブリッジであるＬｅｇＢと、キャパシタ２０とを備え、ＬｅｇＡとＬｅｇＢとをキャパシタ２０に並列接続したフルブリッジ回路である。そして、ＬｅｇＡの中間点である半導体スイッチの接続点には負極のセル出力端子Ｎｏが、ＬｅｇＢの中間点である半導体スイッチとダイオードとの接続点には正極のセル出力端子Ｐｏが接続される。

第１変換器セル１０ＤのＬｅｇＡの上アームは半導体スイッチ３３１、３３２を並列接続して備え、下アームは半導体スイッチ３４１、３４２を並列接続して備える。ＬｅｇＢの上アームは半導体スイッチ３１１、３１２を並列接続して備え、下アームはダイオード３２１、３２２を並列接続して備える。
各半導体スイッチ３１１、３１２、３３１、３３２、３４１、３４２は、各々、半導体スイッチング素子３１１ｓ、３１２ｓ、３３１ｓ、３３２ｓ、３４１ｓ、３４２ｓと、それらに各々逆並列に接続された還流ダイオード３１１ｄ、３１２ｄ、３３１ｄ、３３２ｄ、３４１ｄ、３４２ｄとで構成される。
そして、制御装置２は、並列接続された半導体スイッチング素子を同時にオン、オフ制御することで、上記実施の形態１で示した第１変換器セル１０Ｂと同様に、第１変換器セル１０Ｄを制御する。

なお、第１変換器セル１０Ｃ、１０Ｄ内の各半導体スイッチング素子には、ＩＧＢＴ、ＧＣＴ、ＭＯＳＦＥＴなどの自己消弧型の半導体スイッチング素子が使用される。また、半導体スイッチング素子にダイオード（ボディダイオード）が内在する場合は、還流ダイオードを省略してもよい。

以上のように、第１変換器セル１０Ｃ、１０Ｄを、各アームの半導体素子を２個ずつ並列接続して構成し、並列接続された半導体スイッチング素子を同時にオン、オフ制御することで電流容量の増加が図れる。

上述したように、第１変換器セル１０のＬｅｇＢに用いられるダイオードは、保護モード時の比較的短い時間にのみ電流が流れる。このため、第１変換器セル１０Ｃ（１０Ｄ）において、ＬｅｇＢ内の並列接続されたダイオード２３１、２３２（３２１、３２２）を１素子としても発熱や損失の増加はほとんど無視できる。
図２０に示す第１変換器セル１０Ｅは、図１８で示した第１変換器セル１０Ｃの並列接続されたダイオード２３１、２３２を１素子のダイオード２３に置き換えたものである。また、図２１に示す第１変換器セル１０Ｆは、図１９で示した第１変換器セル１０Ｄの並列接続されたダイオード３２１、３２２を１素子のダイオード３２に置き換えたものである。
このように、１素子のダイオード２３（３２）を用いる事で、第１変換器セル１０Ｅ、１０Ｆは、電流容量の増加が図れると共に、素子数を低減でき小型化が図れる。

さらに、上述したように、定常モードでは、第１変換器セル１０のＬｅｇＢは、半導体スイッチング素子をオン状態に固定する制御である。このため、第１変換器セル１０Ｅ（１０Ｆ）において、ＬｅｇＢ内の半導体スイッチング素子２４１ｓ、２４２ｓ（３１１ｓ、３１２ｓ）は、ＬｅｇＡ内の半導体スイッチング素子よりもスイッチング損失が小さくなる。このため、第１変換器セル１０Ｅ（１０Ｆ）において、ＬｅｇＢ内の並列接続された半導体スイッチ２４１、２４２（３１１、３１２）を１素子とすることができる。

図２２に示す第１変換器セル１０Ｇは、図２０で示した第１変換器セル１０Ｅの並列接続された半導体スイッチ２４１、２４２を１素子の半導体スイッチ２４に置き換えたものである。また、図２３に示す第１変換器セル１０Ｈは、図２１で示した第１変換器セル１０Ｆの並列接続された半導体スイッチ３１１、３１２を１素子の半導体スイッチ３１に置き換えたものである。
この場合、ＬｅｇＡは上下アームとも素子の２並列構成で、ＬｅｇＢは上下アームとも並列させない１素子構成である。これにより、第１変換器セル１０Ｇ、１０Ｈは、電流容量の増加が図れると共に、さらに素子数を低減でき小型化が図れる。

次に、第２変換器セル１５の２種の構成（第２変換器セル１５Ｃ、１５Ｄ）を図２４に基づいて以下に示す。図２４（ａ）に示す第２変換器セル１５Ｃは、図６（ａ）で示した第２変換器セル１５Ａの各アームの半導体スイッチを２個ずつ並列接続したものである。図２４（ｂ）に示す第２変換器セル１５Ｄは、図６（ｂ）で示した第２変換器セル１５Ｂの各アームの半導体スイッチを２個ずつ並列接続したものである。

図２４（ａ）に示すように、第２変換器セル１５Ｃは、上下アーム共に半導体スイッチで構成された第１ブリッジであるＬｅｇＡａと、キャパシタ４０とを備え、ＬｅｇＡａをキャパシタ４０に並列接続したハーフブリッジ回路である。そして、ＬｅｇＡａの中間点である半導体スイッチの接続点には正極のセル出力端子Ｐｏが、半導体スイッチとキャパシタ４０との接続点には負極のセル出力端子Ｎｏが接続される。
第２変換器セル１５ＣのＬｅｇＡａの上アームは半導体スイッチ４１１、４１２を並列接続して備え、下アームは半導体スイッチ４２１、４２２を並列接続して備える。

図２４（ｂ）に示すように、第２変換器セル１５Ｄは、上下アーム共に半導体スイッチで構成された第１ブリッジであるＬｅｇＡａと、キャパシタ４０とを備え、ＬｅｇＡａをキャパシタ４０に並列接続したハーフブリッジ回路である。そして、ＬｅｇＡａの中間点である半導体スイッチの接続点には負極のセル出力端子Ｎｏが、半導体スイッチとキャパシタ４０との接続点には正極のセル出力端子Ｐｏが接続される。
第２変換器セル１５ＤのＬｅｇＡａの上アームは半導体スイッチ５１１、５１２を並列接続して備え、下アームは半導体スイッチ５２１、５２２を並列接続して備える。

第２変換器セル１５Ｃ（１５Ｄ）の各半導体スイッチ４１１、４１２、４２１、４２２（５１１、５１２、５２１、５２２）は、各々、半導体スイッチング素子４１１ｓ、４１２ｓ、４２１ｓ、４２２ｓ（５１１ｓ、５１２ｓ、５２１ｓ、５２２ｓ）と、それらに各々逆並列に接続された還流ダイオード４１１ｄ、４１２ｄ、４２１ｄ、４２２ｄ（５１１ｄ、５１２ｄ、５２１ｄ、５２２ｄ）とで構成される。
なお、第１変換器セル１５Ｃ、１５Ｄ内の各半導体スイッチング素子には、ＩＧＢＴ、ＧＣＴ、ＭＯＳＦＥＴなどの自己消弧型の半導体スイッチング素子が使用される。また、半導体スイッチング素子にダイオード（ボディダイオード）が内在する場合は、還流ダイオードを省略してもよい。

そして、制御装置２は、並列接続された半導体スイッチング素子を同時にオン、オフ制御することで、上記実施の形態１で示した第２変換器セル１５Ａ（１５Ｂ）と同様に、第２変換器セル１５Ｃ（１５Ｄ）を制御する。
このように、第２変換器セル１５Ｃ、１５Ｄを、各アームの半導体スイッチを２個ずつ並列接続して構成し、並列接続された半導体スイッチング素子を同時にオン、オフ制御することで電流容量の増加が図れる。

以上のように、この実施の形態４では、第１変換器セル１０および第２変換器セル１５の各ＬｅｇＡ、ＬｅｇＢ、ＬｅｇＡａにおける半導体素子（半導体スイッチング素子、ダイオード）の数を増やして並列接続したため、大電流容量の用途に適した電力変換装置を実現できる。
なお、並列接続する場合、素子の２並列を示したが、３以上の素子を並列接続しても良い。その場合も、第１変換器セル１０のＬｅｇＢのダイオードの並列数は、ＬｅｇＡ、ＬｅｇＢ内の各アームの半導体スイッチング素子の並列数以下にでき、第１変換器セル１０のＬｅｇＢの半導体スイッチング素子の並列数は、ＬｅｇＡ内の各アームの半導体スイッチング素子の並列数以下にできる。このように効果的に素子数を削減することで、大電流容量の用途に適した電力変換装置を、効率的に小型化することができる。

なお、上記各実施の形態において、電力変換器１、１ａ〜１ｄ内の各半導体スイッチング素子には、ゲート駆動回路が設けられ、制御装置２、１２からの制御信号２ａ、１２ａに基づいて、各ゲート駆動回路が各半導体スイッチング素子を駆動する。
図２５は、半導体スイッチング素子ＳＷを駆動するゲート駆動回路６０の構成例を示す回路図である。
図に示すように、ゲート駆動回路６０は、半導体スイッチング素子ＳＷのゲート端子に一端が接続されたゲート抵抗Ｒｇと、半導体スイッチング素子ＳＷのターンオンを制御するスイッチＱ１と、半導体スイッチング素子ＳＷのターンオフを制御するスイッチＱ２とを備える。さらに、ゲート駆動回路６０は、半導体スイッチング素子ＳＷのゲート端子に正のゲートバイアス電圧を与える直流電圧源ＶＧ１と、負のゲートバイアス電圧を与える直流電圧源ＶＧ２とを備える。また、ゲート駆動回路６０には、スイッチング指令信号である制御信号２ａ、１２ａから生成された入力信号６１が与えられる。

なお、ゲート駆動回路６０の基準電位は、半導体スイッチング素子ＳＷのエミッタ端子の電位と等しい。また、スイッチＱ１、Ｑ２は、例えばＭＯＳＦＥＴ等の自己消弧型の半導体スイッチング素子が使用される。

半導体スイッチング素子ＳＷをターンオンさせるときは、入力信号６１によりスイッチＱ１をオンさせゲート電流が、直流電圧源ＶＧ１からゲート抵抗Ｒｇを介して半導体スイッチング素子ＳＷのゲート端子に流れ込んでゲート端子を充電する。また、半導体スイッチング素子ＳＷをターンオフさせるときは、入力信号６１によりスイッチＱ２をオンさせ、ゲート抵抗Ｒｇを介して半導体スイッチング素子ＳＷのゲート端子を放電させる。

第１変換器セル１０のＬｅｇＢ内のゲート駆動回路６０は、第１、第２変換器セル１０、１５のＬｅｇＡ、ＬｅｇＡａ内のゲート駆動回路６０に比べ、ゲート抵抗値Ｒｇ（ゲート抵抗Ｒｇの値）を大きくできる。
ゲート駆動回路６０のゲート抵抗値Ｒｇを大きくすると、半導体スイッチング素子のスイッチング速度が遅くなって、電流遮断時（ターンオフ時）のサージ電圧を抑制できると共に、１回のスイッチング当りのスイッチング損失が増加する。ＬｅｇＢ内の半導体スイッチング素子は、定常モードではスイッチングを行わないので、ゲート抵抗値Ｒｇを大きくしてもスイッチング損失を増加させずにサージ電圧を抑制できる。このため、第１変換器セル１０のＬｅｇＢの半導体スイッチング素子の並列数を削減しても、大きな電流遮断能力を確保することができる。

また、第１、第２変換器セル１０、１５内の全て、あるいは一部の半導体素子（半導体スイッチング素子、ダイオード）の材料としてワイドバンドギャップ半導体を用いてもよい。半導体素子の材料としては珪素が用いられることが多い。ワイドバンドギャップ半導体の材料として、例えば、炭化珪素や窒化ガリウム系材料またはダイヤモンドがある。
ワイドバンドギャップ半導体を使用すると、半導体素子の高耐圧化が可能なため、変換器セルの直列台数を低減できる。さらに、ワイドバンドギャップ半導体はスイッチング損失を低減できる。

したがって、例えば、定常状態でスイッチング動作を行う半導体スイッチング素子とそれに逆並列に接続される還流ダイオードにのみ、ワイドバンドギャップ半導体を用いてもよい。
また、ワイドバンドギャップ半導体は、チップ面積を大きくすることで、導通損失を低減することができる。これを用いると、定常状態で常時オンとする半導体スイッチング素子のみをワイドバンドギャップ半導体とすることで、導通損失を低減することができる。
全ての半導体素子をワイドバンドギャップ半導体とすれば、前述の両方の効果を得ることができる。

実施の形態５．
上記各実施の形態１〜４で示した電力変換装置１００、１００ａは、一台の電力変換装置で構成したが、同様の電力変換装置を複数台備えて、直流側で接続して用いても良い。
この実施の形態５では、複数台の電力変換装置による装置群で構成される電力変換装置１０００について説明する。図２６に示すように、装置群で構成される電力変換装置１０００は、上記実施の形態１の電力変換装置１００と同様の装置を例えば、３台備える。即ち、３台の電力変換器１−Ａ、１−Ｂ、１−Ｃと、各電力変換器１−Ａ、１−Ｂ、１−Ｃを個別に制御する３つの制御装置２−Ａ、２−Ｂ、２−Ｃとを備える。そして、３台の電力変換器１−Ａ、１−Ｂ、１−Ｃの各直流端子Ｐ、Ｎは、直流線路６５を介して互いに接続されている。
３台の電力変換器１−Ａ、１−Ｂ、１−Ｃは、上記実施の形態１と同様に各制御装置２−Ａ、２−Ｂ、２−Ｃにより同様に制御されている。

例えば、電力変換器１−Ａの直流端子Ｐ、Ｎ間で短絡が発生したことを、制御装置２−Ａが検出すると、制御装置２−Ａは、電力変換器１−Ａを保護モードで運転する。また、短絡点から遠方にある電力変換器１−Ｂ、１−Ｃも同様に保護モードで運転する。その後、短絡点を挟む位置に接続された開閉器（図示せず）を開くことで、事故を除去することが出来る。
これにより、電力変換器１−Ａでは、上記実施の形態１と同様に、直流端子Ｐ、Ｎ間の短絡によって生じる過電流（短絡電流ｉａ）を抑制でき、しかも、短絡時においても交流端子Ｕ、Ｖ、Ｗに対して無効電力を出力することができるので、交流側に悪影響を与えることなく、信頼性の高い運転を継続できる。そして、開閉器により事故が除去されるため、他の２台の電力変換器１−Ｂ、１−Ｃへの悪影響は抑制され、２台の電力変換器１−Ｂ、１−Ｃは互いの接続状態を保ち、定常モードでの運転を再開することができる。

なお、このような電力変換装置１０００は、複数の電力変換器１−Ａ、１−Ｂ、１−Ｃの直流側の出力が組み合わされることにより、さらに高電圧の直流電力を扱う発電、送配電等のシステムに利用できる。

またこの発明は、発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

Claims (13)

1. エネルギ蓄積要素と、上下アーム共に半導体スイッチング素子を有する第１ブリッジとを備えた変換器セルが、それぞれ１あるいは複数直列接続されて成る第１アームと第２アームとが直列接続されたレグ回路を、複数相の交流各相にそれぞれ備え、各相の上記レグ回路が正負の直流端子間に並列接続されて、上記複数相の交流と直流との間で電力変換を行う電力変換器と、
   上記各レグ回路の上記第１アーム、第２アーム内の上記各変換器セルを出力制御して上記電力変換器を制御する制御装置とを備えた電力変換装置であって、
   上記電力変換器における上記各レグ回路の上記第１アームにおける上記１あるいは複数の変換器セルは、上記エネルギ蓄積要素と上記第１ブリッジと、上下アームの一方が半導体スイッチング素子を有し他方がダイオードのみを有する第２ブリッジとを備えたフルブリッジ構成の第１変換器セルを含み、上記各レグ回路の上記第２アームにおける上記１あるいは複数の変換器セルは、上記エネルギ蓄積要素と上記第１ブリッジとを備えたハーフブリッジ構成の第２変換器セルを含み、
   上記制御装置は、定常モードと、保護モードとの２つの制御モードを備え、上記直流端子間の短絡を検出すると、上記定常モードから上記保護モードに切り替えて、上記各レグ回路の上記第１アームに対し、上記各変換器セル内の全ての上記半導体スイッチング素子をオフさせ、上記第２アームに対し、無効電力補償動作をするように上記各変換器セルを出力制御する、
   電力変換装置。
2. 上記制御装置は、上記２つの制御モードに加え、上記各レグ回路の上記第１アームおよび上記第２アームに対し、上記各変換器セル内の全ての上記半導体スイッチング素子をオフさせる待機モードを備え、上記直流端子間の短絡を検出すると、上記定常モードから上記保護モードに切り替えるに先立って上記待機モードに切り替える、
   請求項１に記載の電力変換装置。
3. 上記制御装置は、上記直流端子間の短絡を検出すると、上記定常モードから上記待機モードに切り替え、設定された待機期間後に上記保護モードに切り替える、
   請求項２に記載の電力変換装置。
4. 上記制御装置は、上記直流端子間の短絡を検出すると、上記定常モードから上記待機モードに切り替え、外部から与えられる動作指令により上記保護モードに切り替える、
   請求項２に記載の電力変換装置。
5. 上記各レグ回路の上記第１アーム内の上記変換器セルは、全て上記第１変換器セルであり、上記第２アーム内の上記変換器セルは、全て上記第２変換器セルである、
   請求項１から請求項４のいずれか１項に記載の電力変換装置。
6. 上記制御装置は、上記定常モードにおいて、上記各レグ回路の上記第１アーム、第２アームに対してそれぞれ生成された電圧指令に基づいて、上記第１、第２変換器セルの第１ブリッジ内の上記半導体スイッチング素子をスイッチング制御すると共に、上記第１変換器セルの上記第２ブリッジ内の上記半導体スイッチング素子をオン状態に固定して制御する、
   請求項１から請求項５のいずれか１項に記載の電力変換装置。
7. 上記直流端子の一方は開閉部に接続され、
   上記制御装置は、上記保護モードにおいて、上記第１アームに対し、上記各変換器セル内の全ての上記半導体スイッチング素子をオフさせた後、上記開閉部を開状態に動作させる、
   請求項１から請求項６のいずれか１項に記載の電力変換装置。
8. 上記制御装置は、上記保護モードにおいて、上記開閉部を開状態に動作させた後、上記第１アームに対し、無効電力補償動作をするように上記各変換器セルを出力制御する、
   請求項７に記載の電力変換装置。
9. 上記制御装置は、上記保護モードにおいて、全相で共通の直流電圧を重畳した電圧指令を用いて上記無効電力補償動作を制御する、
   請求項１から請求項８のいずれか１項に記載の電力変換装置。
10. 上記開閉部は、上記電力変換器の定格直流電流の２倍よりも小さい電流を遮断可能とする、
    請求項７または請求項８に記載の電力変換装置。
11. 上記第１変換器セル内の上記第１ブリッジの上記各上下アームは、上記半導体スイッチング素子を複数個並列接続して備え、上記第２ブリッジの上記上下アームの一方は、上記半導体スイッチング素子を１個あるいは複数個並列接続して備え、他方は上記ダイオードを１個あるいは複数個並列接続して備え、
    上記第２ブリッジの上記半導体スイッチング素子の並列数は、上記ダイオードの並列数以上で有り、かつ上記第１ブリッジの上記半導体スイッチング素子の並列数以下である、
    請求項１から請求項１０のいずれか１項に記載の電力変換装置。
12. 上記第１、第２変換器セルは、上記各半導体スイッチング素子をそれぞれ駆動するゲート駆動回路を備え、上記第１変換器セルの上記第２ブリッジ内の上記ゲート駆動回路は、上記第１、第２変換器セルの上記第１ブリッジ内の上記ゲート駆動回路に比べ、ゲート抵抗値が大きい、
    請求項１から請求項１１のいずれか１項に記載の電力変換装置。
13. 複数の上記電力変換器と、該各電力変換器を個別に制御する複数の上記制御装置とを備え、上記複数の電力変換器の上記各直流端子は互いに接続されている、
    請求項１から請求項１２のいずれか１項に記載の電力変換装置。

Images