JP6903772B2 - 映像表示装置、映像表示方法および映像信号処理装置 - Google Patents

Description

本発明は、映像表示装置、映像表示方法および映像信号処理装置に関する。

特許文献１には、４Ｋ２Ｋ画像を分割した２Ｋ１Ｋ画像を複数の画像処理装置で並列処理する構成が記載されている。特許文献１に記載されている各画像処理装置では、４Ｋ２Ｋ画像の入力処理に対し、各画像処理装置で処理の行われていない期間を利用して、入力処理の並列化が行われる。ここで、４Ｋ２Ｋ画像とは、例えば３８４０×２１６０等のおおむね４０００画素×２０００画素の解像度を有する画像である。また、２Ｋ１Ｋ画像とは、例えば１９２０×１０８０等のおおむね２０００画素×１０００画素の解像度を有する画像である。

特開２０１５−９６９２０号公報

上記のように高解像度の画像を分割した各分割画像に対する処理を並列的に行う構成では、各分割画像を表す各映像信号について、映像信号が入力されているか否かの監視や、各映像信号の形式等を表す情報の監視を、例えば１つのＣＰＵ（中央演算処理装置）で実行する場合がある。また、４Ｋ２Ｋ画像や２Ｋ１Ｋ画像を伝送する映像信号には、同期信号、Ｈ周波数（水平周波数）、Ｖ周波数（垂直周波数）、インターレース情報（Ｉｎｔｅｒｌａｃｅ情報）、ＲＧＢ／色差情報等を示す各情報が１垂直走査期間毎に含まれている場合がある。この場合、映像信号のＶ周波数が例えば５０Ｈｚであるとき、各情報は２０ｍｓ毎に伝送される。この場合、ＣＰＵは、例えば、並列処理される複数の映像信号を監視する処理を２０ｍｓ周期で繰り返し実行することになる。例えば、このＣＰＵの制御によってリモコン等によるユーザー操作に応じたオンスクリーンディスプレイ（以下ＯＳＤ）を行う場合、ＣＰＵ負荷が高いときにユーザー操作に対するＯＳＤのレスポンスが遅くなるという問題があった。このように、並列して入力される複数の映像信号を監視する場合、ＣＰＵの負荷が過大になることがあるという課題があった。

本発明は、上記事情に鑑みてなされたものであり、上記の課題を解決することができる映像表示装置、映像表示方法および映像信号処理装置を提供することを目的とする。

上記課題を解決するため、本発明の一態様は、出力画像を複数に分割した複数の分割画像を表す複数の分割映像信号が入力され、前記分割映像信号毎に信号情報を取得する入力部と、前記複数の分割映像信号に処理を施し、前記分割画像を合成した画像を表す出力映像信号を生成する映像信号処理部と、前記入力部から前記信号情報を取得し、前記映像信号処理部に対して前記処理に係る制御信号を供給する制御部と、前記出力映像信号が表す画像を表示する表示部と、を備え、前記複数の分割映像信号のうち一部の分割映像信号について前記制御部が取得する前記信号情報の種類の数は、他の分割映像信号について前記制御部が取得する前記信号情報の種類の数よりも多い映像表示装置である。

また、本発明の一態様は、出力画像を複数に分割した複数の分割画像を表す複数の分割映像信号を入力部に入力し、前記入力部によって、前記分割映像信号毎に信号情報を取得し、前記入力部から、制御部によって前記分割映像信号毎に前記信号情報を取得し、前記複数の分割映像信号に処理を施し、前記分割画像を合成した画像を表す出力映像信号を生成し、前記出力映像信号が表す画像を表示するものであって、前記複数の分割映像信号のうち一部の分割映像信号について前記制御部によって取得される前記信号情報の種類の数は、他の分割映像信号について前記制御部によって取得される前記信号情報の種類の数よりも多い映像表示方法である。

また、本発明の一態様は、出力画像を複数に分割した複数の分割画像を表す複数の分割映像信号が入力され、前記分割映像信号毎に信号情報を取得する入力部と、前記複数の分割映像信号に処理を施し、前記分割画像を合成した画像を表す出力映像信号を生成する映像信号処理部と、前記入力部から前記信号情報を取得し、前記映像信号処理部に対して前記処理に係る制御信号を供給する制御部とを備え、前記複数の分割映像信号のうち一部の分割映像信号について前記制御部が取得する前記信号情報の種類の数は、他の分割映像信号について前記制御部が取得する前記信号情報の種類の数よりも多い映像信号処理装置である。

本発明の各態様によれば、複数の分割映像信号を監視する制御部の負荷を低減することができる。

本発明の一実施形態に係る映像表示システムの構成例を示すシステム図である。 図１に示す映像表示システム１が処理する画像の例を示す模式図である。 図１に示す映像信号処理装置２００の動作例を示すフローチャートである。 本発明の実施形態に基本的構成例を示すシステム図である。

以下、図面を参照して本発明の実施形態について説明する。図１は、本発明の一実施形態に係る映像表示システム１の構成例を示すシステム図である。図２は、図１に示す映像表示システム１が処理する画像の例を示す模式図である。図１に示す映像表示システム１は、プロジェクター２と、外部コンバータ３と、入力操作部４を備える。プロジェクター２は、映像信号処理装置２００と、入力端子２０１〜２０４と、投写デバイス２５０と、操作受信部２７０を備える。映像信号処理装置２００は、入力部２１０と、映像信号処理部２４０と、ＣＰＵ２６０を備える。ＣＰＵ２６０は、例えばマイクロコンピュータ等を用いて構成することができる。また、入力部２１０、映像信号処理部２４０等は、例えばＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ ）等を用いて構成することができる。

外部コンバータ３は、１個の入力端子３０１と４個の出力端子３１１〜３１４を備え、入力端子３０１から入力された１２Ｇ−ＳＤＩ信号を４個の３Ｇ−ＳＤＩ信号（１）〜（４）に変換して、４個の出力端子３１１〜３１４から出力する。１２Ｇ−ＳＤＩ信号と３Ｇ−ＳＤＩ信号は、ＳＭＰＴＥ（Ｓｏｃｉｅｔｙ ｏｆ Ｍｏｔｉｏｎ Ｐｉｃｔｕｒｅ ａｎｄ Ｔｅｌｅｖｉｓｉｏｎ Ｅｎｇｉｎｅｅｒｓ；映画テレビ技術者協会）策定のビデオ信号伝送規格である１２Ｇ−ＳＤＩ（Ｓｅｒｉａｌ Ｄｉｇｉｔａｌ Ｉｎｔｅｒｆａｃｅ；シリアルデジタルインタフェース）と３Ｇ−ＳＤＩに準拠した信号である。１２Ｇ−ＳＤＩ信号は、伝送速度が約１２Ｇビット／秒であり、例えば４Ｋ２Ｋ（３８４０×２１６０）の映像信号を非圧縮で伝送することができる。３Ｇ−ＳＤＩ信号は、伝送速度が約３Ｇビット／秒であり、例えば２Ｋ１Ｋ（１９２０×１０８０）の映像信号を非圧縮で伝送することができる。外部コンバータ３は、入力端子３０１から、例えば図２に示すような３８４０ピクセル×２１６０ラインの画像２８０（出力画像）を表す１２Ｇ−ＳＤＩ信号を入力する。そして、外部コンバータ３は、図２に示すように、画像２８０を４個に分割した画像２８１〜２８４（以下、分割画像２８１〜２８４という）を表す３Ｇ−ＳＤＩ信号（１）〜（４）に変換して出力端子３１１〜３１４から並列的に出力する。出力端子３１１〜３１４から並列的に出力された３Ｇ−ＳＤＩ信号（１）〜（４）は、４本の映像ケーブルを介して、入力端子２０１〜２０４へ入力される。

入力端子２０１〜２０４へ入力された３Ｇ−ＳＤＩ信号（１）〜（４）は、入力部２１０の入力回路２１１〜２１４へそれぞれ入力される。また、入力端子２０１〜２０４へ入力された３Ｇ−ＳＤＩ信号（１）〜（４）は、入力回路２１１〜２１４を介して、あるいは入力回路２１１〜２１４を介さず並列的に映像信号処理部２４０へ４個の分割映像信号として入力される。映像信号処理部２４０へ入力される各分割映像信号は、入力端子２０１〜２０４へ入力された３Ｇ−ＳＤＩ信号（１）〜（４）と同一の信号である。

入力部２１０は、入力回路２１１〜２１４を備える。入力回路２１１は、信号検出部（１）２２１とペイロード取得部（１）２３１を備える。入力回路２１２は、信号検出部（２）２２２とペイロード取得部（２）２３２を備える。入力回路２１３は、信号検出部（３）２２３とペイロード取得部（３）２３３を備える。入力回路２１４は、信号検出部（４）２２４とペイロード取得部（４）２３４を備える。入力部２１０は、入力端子２０１〜２０４へ入力された３Ｇ−ＳＤＩ信号（１）〜（４）を入力する。そして、入力部２１０は、信号検出部（１）２２１〜（４）２２４およびペイロード取得部（１）２３１〜（４）２３４を用いて、入力された３Ｇ−ＳＤＩ信号（１）〜（４）に基づき所定の信号情報を生成して出力する。

なお、本実施形態において信号情報とは、後述する複数の種類の信号情報から構成される。信号情報は、例えば映像信号処理部２４０が処理を行う際に用いられる情報であり、３Ｇ−ＳＤＩ信号（１）〜（４）の種類や形式、内容を示す複数の種類の信号情報、信号の有無を表す種類の信号情報等を含む。また、信号情報は、例えばＣＰＵ２６０によってプロジェクター２の対応信号であるか否か判別するための情報として用いられる。入力部２１０は、例えば信号検出部（１）２２１〜（４）２２４によって、３Ｇ−ＳＤＩ信号（１）〜（４）の有無を例えば物理層のレベルで３Ｇ−ＳＤＩ信号（１）〜（４）毎に検出する。入力部２１０は、３Ｇ−ＳＤＩ信号（１）〜（４）の有無の検出結果に基づき、３Ｇ−ＳＤＩ信号（１）〜（４）の有無を表す種類の信号情報を生成して出力する。あるいは、入力部２１０は、３Ｇ−ＳＤＩ信号（１）〜（４）が１垂直走査周期（所定の周期）毎に含む所定の種類の信号情報を３Ｇ−ＳＤＩ信号（１）〜（４）毎に信号検出部（１）２２１〜（４）２２４とペイロード取得部（１）２３１〜（４）２３４によって取得して、出力する。

信号検出部（１）２２１〜（４）２２４は、３Ｇ−ＳＤＩ信号（１）〜（４）に基づき、同期有／無、Ｈ／Ｖ周波数、インターレース情報等を検出する。信号検出部（１）２２１〜（４）２２４は、同期有／無を表す種類の信号情報、Ｈ／Ｖ周波数を表す種類の信号情報、インターレース情報を表す種類の信号情報等を生成して出力する。ペイロード取得部（１）２３１〜（４）２３４は、３Ｇ−ＳＤＩ信号（１）〜（４）に含まれている情報であって、映像元の情報であるペイロード情報（ＲＧＢ／色差情報、Ｑｕａｄ Ｌｉｎｋ（クワッド・リンク）有無情報等）を取得する。Ｑｕａｄ Ｌｉｎｋ有無情報は、４つの３Ｇ−ＳＤＩ信号（１）〜（４）で１つの映像を表示する信号のとき「有」となる情報であり、例えば外部コンバータ３によって設定される。ペイロード取得部（１）２３１〜（４）２３４は、ＲＧＢ／色差情報を表す種類の信号情報、Ｑｕａｄ Ｌｉｎｋ（クワッド・リンク）有無情報を表す種類の信号情報等を生成して、出力する。なお、入力回路２１１〜２１４およびペイロード取得部（１）２３１〜（４）２３４は、３Ｇ−ＳＤＩ信号（１）〜（４）に基づいて生成した１または複数の種類の信号情報を、所定の周期で繰り返し出力してもよいし、ＣＰＵ２６０からの要求に応じて出力してもよい。

なお、ＳＭＰＴＥ３５２規格では仮想インタフェースの各データストリームが、次のような情報を含むペイロードＩＤ（Ｐａｙｌｏａｄ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ Ｃｏｄｅ）を伝送する。すなわち、ペイロードＩＤは、例えば、ペイロードの形式を示す情報、インターレースなのかプログレッシブなのかを示す情報や、画像レート、アスペクト比、色空間、ビット深度 、マルチリンクインタフェースのチャネル番号等を示す情報を含む。ここで例えばペイロードの形式を示す情報は、ＳＤＩ信号が３Ｇ−ＳＤＩ信号なのか１２Ｇ−ＳＤＩ信号なのかといった情報、シングル・リンクなのか、デュアル・リンクなのか、クワッド・リンクなのかといった情報、垂直ライン数等を示す。ペイロード取得部（１）２３１〜（４）２３４は、例えば、このペイロードＩＤの内容に基づいて上述した各種類の信号情報を生成することができる。

映像信号処理部２４０は、３Ｇ−ＳＤＩ信号（１）〜（４）（分割映像信号）を並列的に入力し、所定の処理を施して、分割画像を合成して投写デバイス２５０で表示するための出力映像信号を生成して出力する。すなわち、出力映像信号は、図２に示す３Ｇ−ＳＤＩ信号（１）〜（４）に基づく各分割画像２８１〜２８４を１枚の画像２８０に合成して投写デバイス２５０で表示するための映像信号である。また、所定の処理とは、例えば映像信号の合成処理や投写デバイス２５０の特性やユーザー（利用者）による設定に合わせた画質の調整等である。また、所定の処理は、出力映像信号を３Ｇ−ＳＤＩ信号以外の形式の信号に変換する場合にはその変換処理を含む。所定の処理は、例えば処理内容等がＣＰＵ２６０から入力された所定の制御信号によって制御される。また、映像信号処理部２４０は、ＯＳＤ（機能）２４１を有し、ＣＰＵ２６０から入力された所定の制御信号によってユーザーの入力操作に応じたオンスクリーンディスプレイ用の画像を含むように出力映像信号を生成する。

投写デバイス２５０は、例えば液晶パネル等であり、図示していない光源が発した光を透過させ、外部のスクリーン等に出力映像信号に基づく画像を表示する。

ＣＰＵ２６０は、プロジェクター２の基本動作を処理する。本実施形態においてＣＰＵ２６０は、例えば、映像信号処理部２４０に対して例えば出力映像信号を生成するための処理に係る所定の制御信号（処理内容の設定信号等）を供給する。また、ＣＰＵ２６０は、入力部２１０から所定の信号情報を間引いて取得する。ここで信号情報を間引いて取得するとは、例えば、ＣＰＵ２６０が、３Ｇ−ＳＤＩ信号（１）〜（４）の一部（例えば１つ）についてのみ複数種類の信号情報を取得し、残部については上記一部について取得する種類の数よりも少ない種類の数の信号情報を取得することである。例えば、ＣＰＵ２６０は、３Ｇ−ＳＤＩ信号（１）について複数種類の信号情報を取得し、他の３Ｇ−ＳＤＩ信号（２）〜（４）について例えば信号の有無を示す１種類の信号情報のみを取得する。あるいは、信号情報を間引いて取得するとは、各３Ｇ−ＳＤＩ信号（１）〜（４）について垂直走査期間毎に入力部２１０が生成および出力する信号情報を、複数の垂直走査期間毎に（例えば１つ置きに）ＣＰＵ２６０が取得することである。また、ＣＰＵ２６０は、入力部２１０による各３Ｇ−ＳＤＩ信号（１）〜（４）の有無の検出の結果に基づき、無いと検出された信号に対応する分割画像を表示しないように出力映像信号を生成するよう、所定の制御信号を供給して映像信号処理部２４０を制御する。分割画像を表示しない場合、当該分割画像の表示領域に、例えば、所定の静止画像や動画像を表示したり、無表示状態となるようなミュート表示を行ったりすることができる。また、ＣＰＵ２６０は、ユーザーの入力操作に応じたオンスクリーンディスプレイ用の画像を含む出力映像信号を生成するように所定の制御信号を供給して映像信号処理部２４０を制御する。また、ＣＰＵ２６０は、取得した信号情報に基づいて、映像信号処理部２４０が分割映像信号に所定の処理を施すように、映像信号処理部２４０に対して次のように制御信号を出力することができる。例えば、ＣＰＵ２６０は、複数種類の信号情報のうちの１種類の信号情報であるｉｎｔｅｒｌａｃｅ情報を参照し、ｉｎｔｅｒｌａｃｅの場合は分割映像信号に対してＩ／Ｐ（インターレース／プログレッシブ）変換を行うように、ｎｏｎ−ｉｎｔｅｒｌａｃｅの場合は分割映像信号に対してＩ／Ｐ変換を行わないように、制御信号を出力する。あるいは、例えば、ＣＰＵ２６０は、複数種類の信号情報のうちの他の１種類の信号情報であるＲＧＢ色差情報を参照し、ＲＧＢ信号である場合は分割映像信号を変換せず、色差信号の場合はＲＧＢに変換するよう制御信号を出力する。

なお、ＣＰＵ２６０は、ユーザーの選択指示に応じて３Ｇ−ＳＤＩ信号（１）〜（４）の一部を入力部２１０からの信号情報の取得対象として選択することができる。また、ＣＰＵ２６０は、間引いて取得した所定の信号情報が所定の条件を満たさない場合、出力映像信号に基づく表示が無表示（ミュート表示）となるように所定の制御信号を供給して映像信号処理部２４０を制御することができる。所定の信号情報が所定の条件を満たさない場合とは、例えば、３Ｇ−ＳＤＩ信号がプロジェクター２の対応信号でない場合、３Ｇ−ＳＤＩ信号が、映像信号処理部２４０が処理できない形式である場合等である。

操作受信部２７０は、ユーザーの入力操作部４に対する操作を受け付ける構成であり、本体に設けられたキー操作の検出部やリモコン受光部である。入力操作部４は本体キーやリモコンであり、操作受信部２７０が入力操作部４におけるユーザーの入力操作、すなわち本体キー押し下げやリモコンキー操作を検出する。

以上の構成において、図１に示す映像表示システム１では、図示していない映像信号の出力装置（信号源）から出力された例えば解像度が（３８４０×２１６０）の映像信号である１２Ｇ−ＳＤＩ信号が外部コンバータ３の入力端子３０１へ入力された後、外部コンバータ３で解像度が（１９２０×１０８０）の映像信号である４個の３Ｇ−ＳＤＩ信号（１）〜（４）に変換されて出力端子３１１〜３１４から出力される。なお、外部コンバータ３から出力された４個の３Ｇ−ＳＤＩ信号（１）〜（４）は同一機器から出力されているため、例えばそのうちの一部の出力が不安定になるという可能性は低い。外部コンバータ３から出力された解像度が（１９２０×１０８０）×４個の３Ｇ−ＳＤＩ信号（１）〜（４）は、映像ケーブルを介してプロジェクター２の３Ｇ−ＳＤＩ信号（１）〜（４）の入力端子２０１〜２０４に入力される。プロジェクター２は、映像信号処理装置２００を用いて３Ｇ−ＳＤＩ信号（１）〜（４）に基づく各分割画像２８１〜２８４を図２に示すような形で合成した画像２８０を投写デバイス２５０を用いて表示させる。なお、ＣＰＵ２６０は、リモコンなどの入力操作部４、操作受信部２７０およびＯＳＤ２４１を用いてユーザー操作に応じて設定されたマスター端子を示すマスター端子設定値を取得できる。マスター端子設定とは、信号検出部（１）２２１〜（４）２２４が検出する同期の有／無、Ｈ／Ｖ周波数、インターレース情報と、ペイロード取得部（１）２３１〜（４）２３４で取得するＲＧＢ／色差情報が入っているペイロード情報等を、４個の入力信号である３Ｇ−ＳＤＩ信号（１）〜（４）の内のどの信号から取得するのかということを指す設定情報である。マスター端子設定の設定値は、入力端子２０１〜２０４および３Ｇ−ＳＤＩ信号（１）〜（４）に対して「１」〜「４」と設定される。ＣＰＵ２６０は、入力操作部４、操作受信部２７０およびＯＳＤ２４１を用いてマスター端子設定を取得し、所定の記憶領域に記憶する。このユーザーの指示操作に応じたマスター端子設定を、ユーザー設定によるマスター端子設定という。

次に、図３を参照して、図１に示す映像信号処理装置２００の動作例について説明する。図３は、図１に示す映像信号処理装置２００の動作例を示すフローチャートである。図３に示す処理は、一定周期毎（例えば２０ｍｓ毎（＝１／映像信号Ｖ周波数（５０Ｈｚ））に行われる。

処理が開始されると（ステップＳ３０）、ＣＰＵ２６０はまず１個目から順にペイロード情報にあるＱｕａｄ Ｌｉｎｋ有無情報を入力部２１０から取得する（ステップＳ３１）。ステップＳ３１で、ＣＰＵ２６０は、「有」を示すＱｕａｄ Ｌｉｎｋ有無情報が取得できた時点で、「有」を示すＱｕａｄ Ｌｉｎｋ有無情報が取得できた最初の端子（最初の３Ｇ−ＳＤＩ信号）をマスター端子設定に暫定的に設定する。ＣＰＵ２６０は例えば、１個目でＱｕａｄ Ｌｉｎｋ有無情報で「有」が取得できた場合、１個目をマスター端子として設定し、２〜４個目のペイロード情報は入力部２１０から取得しない。なお、外部コンバータ３が出力した３Ｇ−ＳＤＩ信号（１）〜（４）出力の１つのみにＱｕａｄ Ｌｉｎｋ有無情報が付加されている場合、ＣＰＵ２６０は、マスター端子設定を、「有」と設定されたＱｕａｄ Ｌｉｎｋ有無情報が取得できた端子とする。ただし、「有」と設定されたＱｕａｄ Ｌｉｎｋ有無情報が取得できた端子以外の端子にも「有」と設定されたＱｕａｄ Ｌｉｎｋ有無情報が付加されている場合、ＣＰＵ２６０は、「有」と設定されたＱｕａｄ Ｌｉｎｋ有無情報が取得できた端子とは別の端子をマスター端子として設定してもよい。

またユーザー設定によるマスター端子設定が行われている場合は、ＣＰＵ２６０は、ユーザー設定によるマスター設定値に基づき、ステップＳ３１で取得したペイロード情報とは無関係にユーザー設定を優先し、マスター端子設定として操作受信部２７０を用いて取得したユーザー設定値を用いる（ステップＳ３２〜Ｓ３３）。なお、ユーザー設定によるマスター端子設定が取得済みの場合は、ステップＳ３１の処理を省略し、ＣＰＵ２６０は１〜４個目のＱｕａｄ Ｌｉｎｋ有無情報の取得を行わないようにしてもよい。

次にＣＰＵ２６０は、処理上の変数である変数ｉに「１」を入れ（ステップＳ３４）、変数ｉが「４」以下の場合（ステップＳ３５で「Ｙｅｓ」の場合）、ｉ個目の入力回路（この場合、1個目の入力回路２１１）から３Ｇ−ＳＤＩ信号（１）の有無の検出結果を取得する（ステップＳ３６）。

ステップＳ３７においてＣＰＵ２６０は、変数ｉがマスター端子の設定値に一致する場合（ステップＳ３７で「Ｙｅｓ」の場合）、ｉ個目の入力回路（入力回路２１１〜２１４のいずれか）から、ｉ個目のＨ周波数を取得し（ステップＳ３８）、ｉ個目のＶ周波数を取得し（ステップＳ３９）、ｉ個目のＩｎｔｅｒｌａｃｅ情報を取得し（ステップＳ４０）、ｉ個目のＲＧＢ／色差情報（ステップ４１）を取得する。ＣＰＵ２６０がステップＳ３８〜Ｓ４１で入力部２１０から取得する信号情報は、例えばプロジェクター２の対応信号であるか否か判別するための情報である。

次に、ＣＰＵ２６０は、ステップＳ３６の検出結果とステップＳ３８〜Ｓ４１で取得した信号情報に基づき、対応信号外もしくは信号が無い場合は（ステップＳ４２で「Ｎｏ」の場合は）、ｉ個目の映像（分割画像２８１〜２８４のいずれか）をミュートする（表示しないようにする）（ステップＳ４３）。この映像のミュートによってｉ個目の映像表示が異常表示（例：ゴミ表示）にならないようにすることができる。

一方、ｉ個目がマスター端子でない場合（ステップＳ３７で「Ｎｏ」の場合）、ＣＰＵ２６０は、ｉ個目の３Ｇ−ＳＤＩ信号（ｉ）の有無の検出結果のみを取得する（ステップＳ３６）。ｉ個目がマスター端子でない場合（ステップＳ３７で「Ｎｏ」の場合）、ＣＰＵ２６０は、ｉ個目のＨ周波数の取得（ステップＳ３８）、ｉ個目のＶ周波数を取得（ステップＳ３９）、ｉ個目のＩｎｔｅｒｌａｃｅ情報を取得（ステップＳ４０）、およびｉ個目のＲＧＢ／色差情報（ステップＳ４１）の取得等、プロジェクター２の対応信号であるか否か判別するための信号情報を取得しない。次に、ＣＰＵ２６０は、ステップＳ３６の当該入力端子についての検出結果と、他の入力端子であるマスター端子についてステップＳ３８〜Ｓ４１で取得した信号情報に基づき、マスター端子の信号が対応信号外もしくは当該信号が無い場合（ステップＳ４２で「Ｎｏ」の場合）、ｉ個目の映像（分割画像２８１〜２８４のいずれか）をミュートする（ステップＳ４３）。ｉ個目の映像をミュートすることでｉ個目の映像表示が異常表示（例：ゴミ表示）にならないようにすることができる。なお、ステップＳ４２およびステップＳ４３では、マスター端子が１個目の信号でない場合、次の周期の図３に示す処理においてマスター端子で対応信号外であることが検出された後、マスター端子でない端子の信号に対応する映像がミュートされる。

以後、ＣＰＵ２６０は、変数ｉを１だけ増分し（ステップＳ４４）、変数ｉが「４」より大きくなるまで（ステップＳ３５で「Ｎｏ」となるまで）、ステップＳ３５〜Ｓ４４の処理を繰り返し実行する。一方、変数ｉが「４」より大きくなると（ステップＳ３５で「Ｎｏ」となると）、ＣＰＵ２６０は、図３に示す処理を終了する（ステップＳ４５）。

図３に示す処理において、ＣＰＵ２６０は、マスター端子に設定された３Ｇ−ＳＤＩ信号（３Ｇ−ＳＤＩ信号（１）〜（４）のいずれか）がプロジェクター２の対応信号でない場合、図２に示す分割画像２８１〜２８４のすべてをミュートする。また、ＣＰＵ２６０は、３Ｇ−ＳＤＩ信号（１）〜（４）の有無の検出結果については、すべての検出結果を入力部２１０から取得しているので、映像ケーブルの外れや誤接続等が発生した場合に当該信号に対応する映像をミュートすることができる。

また、以上の処理では、ＣＰＵ２６０は、マスター端子以外の３個の入力端子について、入力部２１０から、Ｈ周波数の取得、Ｖ周波数の取得、Ｉｎｔｅｒｌａｃｅ情報の取得、ＲＧＢ／色差情報の取得等、プロジェクター２の対応信号であるか否か判別するための情報を取得しない（情報の取得を間引く）。したがって、情報取得個数が６０％低減され、ＣＰＵ負荷も低減される。

なお、信号／ペイロードの不安定さ、誤情報という点では、プロジェクター２に対して、１つの外部コンバータから４つの３Ｇ−ＳＤＩ信号が入力された場合の影響度を「１」とすれば、４つの３Ｇ−ＳＤＩ信号を別々の信号源（ＰＣ（パーソナルコンピュータ）、セットトップボックスなど）から入力された場合は４倍となる。したがって、１つの外部コンバータを接続した際は間引いて、別々の信号源が接続された場合は間引かないようにと映像信号処理装置２００の動作を選択できるようにしてもよい。

なお、図１に示す構成は一例であって、例えば、入力部２１０と映像信号処理部２４０は、一部または全部を一体的に構成されていてよい。また、本実施形態は、ＳＤＩ信号のクワッド・リンクの場合に限らず、デュアル・リンクの場合に適用してもよい。また、ＳＤＩ信号は、３Ｇ−ＳＤＩや１２Ｇ−ＳＤＩ以外の信号であってもよい。また、投写デバイス２５０に代えて例えば液晶ディスプレイや有機ＥＬ（有機エレクトロルミネッセンス）ディスプレイ等を用いてもよい。また、この場合、複数の表示パネルを組み合わせるマルチディスプレイであってもよい。また、この場合、映像信号処理部２４０が出力する出力映像信号は各表示パネル用の複数の映像信号から構成されていてもよい。

次に、図１に示す映像信号処理装置２００の他の動作例（第２動作例とする）について説明する。図３に示すフローチャートを参照して説明した上記動作例（第１動作例とする）では、マスター端子以外の端子についてＣＰＵ２６０が信号情報を取得しないことで、情報取得個数を間引いていたが、第２の動作例では、ＣＰＵ２６０による情報取得間隔を間引いている。例えば外部コンバータ３の性能によって３Ｇ−ＳＤＩ信号（１）〜（４）の一部の信号が安定性に欠ける場合、すべての３Ｇ−ＳＤＩ信号（１）〜（４）について対応信号であるか否か判別するための情報取得が必要になる。そこで、第２動作例では、例えば１／映像信号Ｖ周波数（５０Ｈｚ）が２０ｍｓである場合に、取得間隔を１周期毎ではなく、２周期毎（４０ｍｓ毎）として、ＣＰＵ２６０が入力部２１０から信号情報を取得する時間間隔（取得回数）を間引いている。この場合は、周期を間引く（４０ｍｓ）ことで１秒間の情報取得個数が５０％になるため、ＣＰＵ負荷も低減される。

なお、ＣＰＵ２６０は、４０ｍｓ毎に、すべての３Ｇ−ＳＤＩ信号（１）〜（４）について入力部２１０から、信号情報を取得してもよいし、例えば４０ｍｓ毎に１つずつ順に１つの３Ｇ−ＳＤＩ信号について信号情報を取得したり、４０ｍｓ毎に２つずつ順に２つの３Ｇ−ＳＤＩ信号について信号情報を取得したりしてもよい。すなわち、第１動作例における取得する信号の本数の間引きと、第２動作例における取得間隔の間引きを、適宜組み合わせてもよい。

次に、図４を参照して、本発明の実施形態に係る基本的構成例について説明する。図４は、本発明の実施形態に係る基本的構成例を示すシステム図である。図４に示す映像表示装置１０は、映像信号処理装置１１と、表示部１２を備える。映像信号処理装置１１は、入力部１３と、映像信号処理部１４と、制御部１５を備える。入力部１３へは、出力画像を複数に分割した複数の分割画像を表す複数の分割映像信号が入力され、入力部１３は、分割映像信号毎に信号情報を取得する。映像信号処理部１４は、複数の分割映像信号に処理を施し、分割画像を合成した画像を表す出力映像信号を生成する。制御部１５は、入力部１３から信号情報を取得し、映像信号処理部１４に対して処理に係る制御信号を供給する。表示部１２は、出力映像信号が表す画像を表示する。この構成において、複数の分割映像信号のうち一部の分割映像信号について制御部１５が取得する信号情報の種類の数は、他の分割映像信号について制御部１５が取得する信号情報の種類の数よりも多い。
ここで、制御部１５が取得する信号情報の種類は、３Ｇ−ＳＤＩ信号（分割映像信号）の有無を表す信号情報（ステップＳ３６）、Ｈ周波数を表す信号情報（ステップＳ３８）、Ｖ周波数を表す信号情報（ステップＳ３９）、インターレース情報を表す信号情報（ステップＳ４０）、ＲＧＢ／色差情報を表す信号情報（ステップＳ４１）の５つある。このうち、一部の分割映像信号(マスター)について制御部１５が取得する信号情報は、上記５つであり、信号情報の種類の数は５となる。一方、他の分割映像信号について制御部１５が取得する信号情報は、上記３Ｇ−ＳＤＩ信号の有無を表す信号情報のみの１つであり、信号情報の種類の数は１となる。
以上の構成によれば、複数の分割映像信号を監視する制御部１５の負荷を低減することができる。

なお、上記構成において、少ない種類の数の信号情報を取得する他の分割映像信号について制御部１５が取得する信号情報の種類の数は１としてもよい。また、少ない種類の数の信号情報を取得する分割映像信号について制御部１５が取得する信号情報は、分割映像信号の有無を表す信号情報のみとしてもよい。また、制御部１５は、所定の制御信号を出力することで、信号情報によって無いとされている分割映像信号に対応する表示部１２の領域に所定の画像を表示させるように、映像信号処理部１４に出力映像信号を生成させることができる。その所定の画像は、映像表示装置１０のミュートの画像としてもよい。また、多い種類の数の信号情報を取得する一部の分割映像信号は、入力部１３が取得する信号情報のうち、分割映像信号のペイロード情報に含まれる所定の情報の有無を表す信号情報に基づいて選択された分割映像信号としてもよい。また、制御部１５は、ユーザーの選択指示に応じて多い種類の数の信号情報を取得する一部の分割映像信号を選択してもよい。また、制御部１５は、入力部１３が分割映像信号から所定の周期で取得した信号情報を、所定の周期よりも長い周期で取得してもよい。また、制御部１５は、ユーザーの入力操作に応じたオンスクリーンディスプレイ用の画像を含む出力映像信号を生成するように制御信号を供給して映像信号処理部１４を制御してもよい。

なお、図４に示す構成と図１に示す構成との対応は次の通りである。すなわち、図４に示す映像表示装置１０は、図１に示すプロジェクター２に対応する。図４に示す映像信号処理装置１１は、図１に示す映像信号処理装置２００に対応する。図４に示す表示部１２は、図１に示す投写デバイス２５０に対応する。図４に示す入力部１３は、図１に示す入力部２１０に対応する。図４に示す映像信号処理部１４は、図１に示す映像信号処理部２４０に対応する。図４に示す制御部１５は、図１に示すＣＰＵ２６０に対応する。

以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。なお、映像信号処理装置２００やプロジェクター２が備えるコンピュータが実行するプログラムの一部または全部はコンピュータ読取可能な記録媒体や通信回線を介して頒布することができる。

１ 映像表示システム
２ プロジェクター
３ 外部コンバータ
４ 入力操作部
１０ 映像表示装置
１１、２００ 映像信号処理装置
１２ 表示部
１３、２１０ 入力部
１４、２４０ 映像信号処理部
１５ 制御部
２０１〜２０４ 入力端子
２１１〜２１４ 入力回路
２５０ 投写デバイス
２６０ ＣＰＵ
２７０ 操作受信部

Claims (11)

1. 出力画像を複数に分割した複数の分割画像を表す複数の分割映像信号が入力され、前記分割映像信号毎に信号情報を取得する入力部と、
   前記複数の分割映像信号に処理を施し、前記分割画像を合成した画像を表す出力映像信号を生成する映像信号処理部と、
   前記入力部から前記信号情報を取得し、前記映像信号処理部に対して前記処理に係る制御信号を供給する制御部と、
   前記出力映像信号が表す画像を表示する表示部と、
   を備え、
   前記複数の分割映像信号のうち一部の分割映像信号について前記制御部が取得する前記信号情報の種類の数は、他の分割映像信号について前記制御部が取得する前記信号情報の種類の数よりも多い
   映像表示装置。
2. 前記他の分割映像信号について前記制御部が取得する前記信号情報の種類の数は１である
   請求項１に記載の映像表示装置。
3. 前記他の分割映像信号について前記制御部が取得する前記信号情報は、前記分割映像信号の有無を表す前記信号情報のみである
   請求項１または２に記載の映像表示装置。
4. 前記制御部は、前記信号情報によって無いとされている前記分割映像信号に対応する前記表示部の領域に所定の画像を表示させるように、前記映像信号処理部に前記出力映像信号を生成させる
   請求項１から３のいずれか１項に記載の映像表示装置。
5. 前記所定の画像は、前記映像表示装置のミュートの画像である
   請求項４に記載の映像表示装置。
6. 前記一部の分割映像信号は、前記入力部が取得する前記信号情報のうち、前記分割映像信号のペイロード情報に含まれる所定の情報の有無を表す前記信号情報に基づいて選択された前記分割映像信号である
   請求項１から５のいずれか１項に記載の映像表示装置。
7. 前記制御部は、ユーザーの選択指示に応じて前記一部の分割映像信号を選択する
   請求項１から５のいずれか１項に記載の映像表示装置。
8. 前記制御部は、前記入力部が前記分割映像信号から所定の周期で取得した前記信号情報を、前記所定の周期よりも長い周期で取得する
   請求項１から７のいずれか１項に記載の映像表示装置。
9. 前記制御部は、ユーザーの入力操作に応じたオンスクリーンディスプレイ用の画像を含む前記出力映像信号を生成するように前記制御信号を供給して前記映像信号処理部を制御する
   請求項１から８のいずれか１項に記載の映像表示装置。
10. 出力画像を複数に分割した複数の分割画像を表す複数の分割映像信号を入力部に入力し、
    前記入力部によって、前記分割映像信号毎に信号情報を取得し、
    前記入力部から、制御部によって前記分割映像信号毎に前記信号情報を取得し、
    前記複数の分割映像信号に処理を施し、
    前記分割画像を合成した画像を表す出力映像信号を生成し、
    前記出力映像信号が表す画像を表示するものであって、
    前記複数の分割映像信号のうち一部の分割映像信号について前記制御部によって取得される前記信号情報の種類の数は、他の分割映像信号について前記制御部によって取得される前記信号情報の種類の数よりも多い
    映像表示方法。
11. 出力画像を複数に分割した複数の分割画像を表す複数の分割映像信号が入力され、前記分割映像信号毎に信号情報を取得する入力部と、
    前記複数の分割映像信号に処理を施し、前記分割画像を合成した画像を表す出力映像信号を生成する映像信号処理部と、
    前記入力部から前記信号情報を取得し、前記映像信号処理部に対して前記処理に係る制御信号を供給する制御部とを備え、
    前記複数の分割映像信号のうち一部の分割映像信号について前記制御部が取得する前記信号情報の種類の数は、他の分割映像信号について前記制御部が取得する前記信号情報の種類の数よりも多い
    映像信号処理装置。

Images