JP6886951B2 - 磁気記憶装置 - Google Patents
磁気記憶装置 Download PDFInfo
- Publication number
- JP6886951B2 JP6886951B2 JP2018171932A JP2018171932A JP6886951B2 JP 6886951 B2 JP6886951 B2 JP 6886951B2 JP 2018171932 A JP2018171932 A JP 2018171932A JP 2018171932 A JP2018171932 A JP 2018171932A JP 6886951 B2 JP6886951 B2 JP 6886951B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic layer
- layer
- magnetic
- laminated body
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Description
実施形態は、磁気記憶装置に関する。
磁気記憶装置において、記憶密度の向上が望まれる。
2010 IEEE,p. 1109-1112, Yiran Chen et. al., "Access Scheme of Multi-Level Cell Spin-Transfer Torque Random Access Memory and Its Optimization"
本発明の実施形態は、記憶密度の向上が可能な磁気記憶装置を提供する。
実施形態に係る磁気記憶装置は、導電部材と、積層体と、制御部と、を備える。前記積層体は、第１磁性層と、前記導電部材と前記第１磁性層との間に設けられた第２磁性層と、前記第１磁性層及び前記第２磁性層に積層された第３磁性層と、を含む。前記制御部は、前記導電部材に電流を流し、前記導電部材と前記積層体との間に電流を流し、前記積層体の電気抵抗値を３水準以上に識別可能である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１（ａ）は、本実施形態に係る磁気記憶装置を示す平面図であり、（ｂ）はその断面図である。
図１（ａ）は、本実施形態に係る磁気記憶装置を示す平面図であり、（ｂ）はその断面図である。
図１（ａ）及び（ｂ）に示すように、本実施形態に係る磁気記憶装置１１０は、第１導電層２１、第１積層体ＳＢ１及び制御部７０を含む。
第１導電層２１は、例えば配線状の導電部材であり、第１領域２１ａ、第２領域２１ｂ及び第３領域２１ｃを含む。第３領域２１ｃは、第１領域２１ａと第２領域２１ｂとの間に設けられている。これらの領域は、互いに連続している。第１領域２１ａは第１端子Ｔ１に接続されている。第２領域２１ｂは第２端子Ｔ２に接続されている。従って、第３領域２１ｃは第１端子Ｔ１と第２端子Ｔ２の間に設けられている。以下、第１領域２１ａから第２領域２１ｂに向かう方向を「Ｘ方向」という。
第１積層体ＳＢ１は、第１磁性層１１、第２磁性層１２、第３磁性層１３、第１非磁性層１６及び第１絶縁層１９を含む。第１積層体ＳＢ１においては、第１導電層２１から遠ざかる方向に沿って、第２磁性層１２、第１非磁性層１６、第１磁性層１１、第１絶縁層１９、第３磁性層１３が、この順に積層されている。以下、この積層方向を「Ｚ方向」という。Ｚ方向はＸ方向に対して直交している。Ｘ方向及びＺ方向に直交した方向を「Ｙ方向」という。
第１積層体ＳＢ１の層構造をより詳細に説明する。
Ｚ方向において、第２磁性層１２、第１非磁性層１６、第１磁性層１１及び第１絶縁層１９は、第１導電層２１と第３磁性層１３との間に設けられている。第２磁性層１２、第１非磁性層１６及び第１磁性層１１は、第１導電層２１と第１絶縁層１９との間に設けられている。第２磁性層１２及び第１非磁性層１６は、第１導電層２１と第１磁性層１１との間に設けられている。第２磁性層１２は、第１導電層２１と第１非磁性層１６との間に設けられている。第２磁性層１２は、第１導電層２１の第３領域２１ｃに接している。第１非磁性層１６は、第２磁性層１２と第１磁性層１１との間に設けられている。第３磁性層１３における絶縁層１９の反対側の面は、第３端子Ｔ３に接続されている。これにより、積層体ＳＢ１は、第１導電層２１と第３端子Ｔ３との間に接続されている。
Ｚ方向において、第２磁性層１２、第１非磁性層１６、第１磁性層１１及び第１絶縁層１９は、第１導電層２１と第３磁性層１３との間に設けられている。第２磁性層１２、第１非磁性層１６及び第１磁性層１１は、第１導電層２１と第１絶縁層１９との間に設けられている。第２磁性層１２及び第１非磁性層１６は、第１導電層２１と第１磁性層１１との間に設けられている。第２磁性層１２は、第１導電層２１と第１非磁性層１６との間に設けられている。第２磁性層１２は、第１導電層２１の第３領域２１ｃに接している。第１非磁性層１６は、第２磁性層１２と第１磁性層１１との間に設けられている。第３磁性層１３における絶縁層１９の反対側の面は、第３端子Ｔ３に接続されている。これにより、積層体ＳＢ１は、第１導電層２１と第３端子Ｔ３との間に接続されている。
第１導電層２１の形状は、例えば、Ｘ方向に延びる帯状である。第１磁性層１１、第２磁性層１２、第３磁性層１３、第１非磁性層１６及び第１絶縁層１９の形状は、例えば層状である。Ｚ方向から見て、これらの層の形状は矩形又は楕円形であり、例えば、正方形又は円形である。
以下、各部の材料の例を示す。
第１導電層２１は、例えば、タンタル（Ｔａ）又はタングステン（Ｗ）等の金属を含む。第１磁性層１１及び第２磁性層１２は、鉄（Ｆｅ）、コバルト（Ｃｏ）及びニッケル（Ｎｉ）からなる群より選択された１種以上の金属を含む。例えば、第１磁性層１１及び第２磁性層１２のうちの一方は負磁歪の材料からなり、他方は正磁歪の材料からなる。負磁歪の材料は、例えば、ｆｃｃ構造のコバルトリッチな鉄コバルト合金（ＣｏＦｅ）を含み、正磁歪の材料は、例えば、ｂｃｃ構造の鉄コバルト合金（ＦｅＣｏ）を含む。
第１導電層２１は、例えば、タンタル（Ｔａ）又はタングステン（Ｗ）等の金属を含む。第１磁性層１１及び第２磁性層１２は、鉄（Ｆｅ）、コバルト（Ｃｏ）及びニッケル（Ｎｉ）からなる群より選択された１種以上の金属を含む。例えば、第１磁性層１１及び第２磁性層１２のうちの一方は負磁歪の材料からなり、他方は正磁歪の材料からなる。負磁歪の材料は、例えば、ｆｃｃ構造のコバルトリッチな鉄コバルト合金（ＣｏＦｅ）を含み、正磁歪の材料は、例えば、ｂｃｃ構造の鉄コバルト合金（ＦｅＣｏ）を含む。
第１非磁性層１６は、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）及びロジウム（Ｒｈ）からなる群より選択された１種以上の金属を含み、例えば、ルテニウムからなる。
第３磁性層１３は、例えば、強磁性体層１３ｄ、非磁性層１３ｃ、強磁性体層１３ｂ及び反強磁性体層１３ａを含む。強磁性体層１３ｄ、非磁性層１３ｃ、強磁性体層１３ｂ及び反強磁性体層１３ａは、第１絶縁層１９から離れる方向に沿ってこの順に積層されている。
強磁性体層１３ｄは、例えば、Ｆｅ−Ｃｏ合金を主成分とする強磁性体、又は、Ｆｅ−Ｃｏ合金を主成分とする強磁性体に、ボロン（Ｂ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ゲルマニウム（Ｇｅ）、ガリウム（Ｇａ）及び炭素（Ｃ）からなる群より選択された１種以上の成分を含有させた合金からなる。非磁性層１３ｃは、ルテニウム、イリジウム、クロム及びロジウムからなる群より選択された１種以上の金属を含み、例えば、ルテニウムからなる。強磁性体層１３ｂは、Ｃｏ−Ｆｅ合金を主成分とする強磁性体からなる。反強磁性体層１３ａは、イリジウム、ロジウム、白金（Ｐｔ）及び鉄からなる群より選択された１種以上の金属と、マンガン（Ｍｎ）と、を含む合金からなる。
制御部７０は、第１端子Ｔ１と第２端子Ｔ２との間に電流を流す。また、制御部７０は、第１端子Ｔ１と第３端子Ｔ３との間にも電流を流す。更に、制御部７０は、第１端子Ｔ１と第３端子Ｔ３との間の電気抵抗値、すなわち、第１積層体ＳＢ１の積層方向（Ｚ方向）に沿った電気抵抗値を測定する。制御部７０は、この電気抵抗値を３水準以上、例えば４水準に識別可能である。
次に、本実施形態の動作について説明する。
第１積層体ＳＢ１において、第１磁性層１１及び第２磁性層１２は、例えば、磁化自由層であり、記憶層として機能する。第３磁性層１３は、例えば、磁化固定層であり、参照層として機能する。これにより、第１積層体ＳＢ１は、例えば、磁気抵抗変化素子として機能し、例えば、ＭＴＪ（Magnetic Tunnel Junction：強磁性トンネル接合）素子として機能する。第１積層体ＳＢ１において、例えばＴＭＲ（Tunnel MagnetoResistance Effect）が生じる。この結果、第１積層体ＳＢ１は１つのメモリセルとして機能する。
第１積層体ＳＢ１において、第１磁性層１１及び第２磁性層１２は、例えば、磁化自由層であり、記憶層として機能する。第３磁性層１３は、例えば、磁化固定層であり、参照層として機能する。これにより、第１積層体ＳＢ１は、例えば、磁気抵抗変化素子として機能し、例えば、ＭＴＪ（Magnetic Tunnel Junction：強磁性トンネル接合）素子として機能する。第１積層体ＳＢ１において、例えばＴＭＲ（Tunnel MagnetoResistance Effect）が生じる。この結果、第１積層体ＳＢ１は１つのメモリセルとして機能する。
より具体的には、制御部７０が第１端子Ｔ１と第２端子Ｔ２との間に電流を流し、第１端子Ｔ１と第３端子Ｔ３との間に電流を流すと、これらの電流の向き及び大きさに応じて、第１積層体ＳＢ１における第３端子Ｔ３と第１端子Ｔ１との電気抵抗値が変化する。この電気抵抗値は４水準に変化し、制御部７０は、この４水準を識別することができる。この結果、第１積層体ＳＢ１には４値のデータを記憶することができる。
第１積層体ＳＢ１の電気抵抗値が４水準に変化する原理は必ずしも明らかではないが、以下のように推定される。
図２（ａ）〜（ｄ）は、本実施形態に係る磁気記憶装置の動作を示す模式図である。
図２（ａ）〜（ｄ）は、本実施形態に係る磁気記憶装置の動作を示す模式図である。
図２（ａ）に示すように、第２磁性層１２を負磁歪の材料、例えば、ｆｃｃ構造のコバルトリッチな鉄コバルト合金（ＣｏＦｅ）によって形成し、第１磁性層１１を正磁歪の材料、例えば、ｂｃｃ構造の鉄コバルト合金（ＦｅＣｏ）によって形成する。そして、積層体ＳＢ１に対して、Ｘ方向に沿った引張力を印加する。これにより、負磁歪の材料からなる第２磁性層１２の磁化方向１２Ｍは、Ｙ方向に沿いやすくなる。一方、正磁歪の材料からなる第１磁性層１１の磁化方向１１Ｍは、Ｘ方向に沿いやすくなる。そして、第２磁性層１２と第１磁性層１１がルテニウムからなる第１非磁性層１６（図１（ｂ）参照）を介して反強磁性結合する。
この結果、図２（ｂ）に示すように、第２磁性層１２及び第１磁性層１１からなる積層体を多層記憶層１０とすると、多層記憶層１０全体の磁化方向１０Ｍは、磁化方向１２Ｍと磁化方向１１Ｍの中間の方向、すなわち、ＸＹ平面内におけるＸ方向及びＹ方向に対して４５°傾斜した方向に沿いやすくなる。
図２（ｃ）に示すように、この状態で、制御部７０（図１（ｂ）参照）が第１端子Ｔ１、第２端子Ｔ２及び第３端子Ｔ３に印加する電位を制御すると、第１端子Ｔ１と第２端子Ｔ２との間に正方向又は逆方向の電流が流れると共に、第１端子Ｔ１と第３端子Ｔ３との間に正方向又は逆方向の電流が流れる。第１端子Ｔ１と第２端子Ｔ２との間に流れる電流は、第１導電層２１中をＸ方向に沿って流れるため、スピンオービットトルク（ＳＯＴ）効果により、多層記憶層１０内にはＹ方向に沿った磁界ＭＳＯＴが生じる。また、第１端子Ｔ１と第３端子Ｔ３との間に流れる電流は、第１積層体ＳＢ１中をＺ方向に沿って流れるため、スピントルクトランスファ（ＳＴＴ）効果により、Ｘ方向に沿った磁界ＭＳＴＴが生じる。これにより、磁界ＭＳＯＴと磁界ＭＳＴＴとの合成磁界ＭＣＯＭが発生する。
この結果、図２（ｄ）に示すように、多層記憶層１０の磁化方向１０Ｍは、合成磁界ＭＣＯＭにより、＋Ｘ方向と＋Ｙ方向の間の方向Ｖ１、＋Ｙ方向と−Ｘ方向の間の方向Ｖ２、−Ｘ方向と−Ｙ方向の間の方向Ｖ３、−Ｙ方向と＋Ｘ方向の間の方向Ｖ４の４つの方向を取りやすくなる。一方、参照層である第３磁性層１３の磁化方向１３Ｍは、Ｘ方向からわずかにずれた方向とする。このため、多層記憶層１０の磁化方向１０Ｍが方向Ｖ１〜Ｖ４のうちいずれの方向であるかによって、磁化方向１０Ｍと第３磁性層１３の磁化方向１３Ｍとの相互作用により、第１積層体ＳＢ１のＺ方向に沿った電気抵抗値は、４水準に分離する。
次に、上述の動作についてのシミュレーション結果を説明する。
図３（ａ）〜（ｄ）は、本実施形態のシミュレーション結果を示す図である。
図３（ａ）〜（ｄ）に示すシミュレーションにおいては、第１磁性層１１及び第２磁性層１２のそれぞれについて、Ｘ方向の長さを６０ｎｍ（ナノメートル）とし、Ｙ方向の長さを６０ｎｍとし、厚さ、すなわちＺ方向の長さを２ｎｍとし、飽和磁化を１１００ｅｍｕ／ｃｃとし、誘導磁気異方性を相互に直交する方向に１ｋＯｅとし、交換相互作用定数Ｊｅｘを−０．２ｅｒｇ／ｃｍ２として、１０ｎｓ（ナノ秒）間の磁化方向１０Ｍの分布を演算した。図中の円弧状の領域は磁化方向１０Ｍを示すベクトルの先端を示し、そのうちの黒い円弧状の領域は第１磁性層１１の磁化方向１０Ｍを示すベクトルの先端を示し、灰色の円弧状の領域は第２磁性層１２の磁化方向１０Ｍを示すベクトルの先端を示す。図３（ａ）〜（ｄ）に示すように、本シミュレーションによれば、多層記憶層１０の磁化方向１０Ｍを４つの方向に振り分けることができた。
図３（ａ）〜（ｄ）は、本実施形態のシミュレーション結果を示す図である。
図３（ａ）〜（ｄ）に示すシミュレーションにおいては、第１磁性層１１及び第２磁性層１２のそれぞれについて、Ｘ方向の長さを６０ｎｍ（ナノメートル）とし、Ｙ方向の長さを６０ｎｍとし、厚さ、すなわちＺ方向の長さを２ｎｍとし、飽和磁化を１１００ｅｍｕ／ｃｃとし、誘導磁気異方性を相互に直交する方向に１ｋＯｅとし、交換相互作用定数Ｊｅｘを−０．２ｅｒｇ／ｃｍ２として、１０ｎｓ（ナノ秒）間の磁化方向１０Ｍの分布を演算した。図中の円弧状の領域は磁化方向１０Ｍを示すベクトルの先端を示し、そのうちの黒い円弧状の領域は第１磁性層１１の磁化方向１０Ｍを示すベクトルの先端を示し、灰色の円弧状の領域は第２磁性層１２の磁化方向１０Ｍを示すベクトルの先端を示す。図３（ａ）〜（ｄ）に示すように、本シミュレーションによれば、多層記憶層１０の磁化方向１０Ｍを４つの方向に振り分けることができた。
上述の如く、本実施形態によれば、例えば、１つのメモリセルを構成する第１積層体ＳＢ１に、４値のデータを記憶させることができる。このため、例えば、本実施形態に係る磁気記憶装置１１０は、記憶密度の向上が可能である。
（第１の実施形態の変形例）
図４（ａ）は、本変形例に係る磁気記憶装置を示す平面図であり、（ｂ）はその断面図である。
図４（ａ）は、本変形例に係る磁気記憶装置を示す平面図であり、（ｂ）はその断面図である。
図４（ａ）及び（ｂ）に示すように、本変形例に係る磁気記憶装置１１１は、前述の第１の実施形態に係る磁気記憶装置１１０（図１（ａ）及び（ｂ）参照）と比較して、第１積層体ＳＢ１の替わりに、第２積層体ＳＢ２が設けられている。第２積層体ＳＢ２は、第１積層体ＳＢ１と比較して、第３磁性層１３の位置が異なっている。
第２積層体ＳＢ２においては、参照層である第３磁性層１３は、記憶層である第２磁性層１２と第１磁性層１１との間に設けられている。また、第１絶縁層１９は、第１磁性層１１と第３磁性層１３との間に設けられている。すなわち、第２積層体ＳＢ２においては、第１導電層２１側から順に、Ｚ方向に沿って、第２磁性層１２、第１非磁性層１６、第３磁性層１３、第１絶縁層１９及び第１磁性層１１がこの順に積層されている。第２磁性層１２は第１導電層２１に接している。第１磁性層１１は第３端子Ｔ３に接続されている。なお、第１非磁性層１６は、ルテニウム、イリジウム、クロム、ロジウム、タンタル、タングステン及びモリブデン（Ｍｏ）からなる群より選択された１種以上の金属を含んでいてもよい。第１非磁性層１６は、第２磁性層１２と第３磁性層１３との磁気的干渉を抑えるための非磁性金属層である。
第３磁性層１３は、例えば、強磁性体層１３ｄ、非磁性層１３ｃ、強磁性体層１３ｂ及び反強磁性体層１３ａを含む。強磁性体層１３ｄ、非磁性層１３ｃ、強磁性体層１３ｂ及び反強磁性体層１３ａは、第１磁性層１１から第２磁性層１２に向かう方向に沿って、この順に積層されている。各層の組成は、第１の実施形態と同様である。
図５は、本変形例における第２積層体ＳＢ２の他の構成を示す断面図である。
図５に示すように、第２積層体ＳＢ２においては、第１導電層２１側から順に、Ｚ方向に沿って、第２磁性層１２、第１絶縁層１９、第３磁性層１３、第１非磁性層１６及び第１磁性層がこの順に積層されている。第３磁性層１３においては、第２磁性層１２から第１磁性層１１に向かう方向に沿って、強磁性体層１３ｄ、非磁性層１３ｃ、強磁性体層１３ｂ及び反強磁性体層１３ａがこの順に積層されている。
本変形例における上記以外の構成及び動作は、前述の第１の実施形態と同様である。
図５に示すように、第２積層体ＳＢ２においては、第１導電層２１側から順に、Ｚ方向に沿って、第２磁性層１２、第１絶縁層１９、第３磁性層１３、第１非磁性層１６及び第１磁性層がこの順に積層されている。第３磁性層１３においては、第２磁性層１２から第１磁性層１１に向かう方向に沿って、強磁性体層１３ｄ、非磁性層１３ｃ、強磁性体層１３ｂ及び反強磁性体層１３ａがこの順に積層されている。
本変形例における上記以外の構成及び動作は、前述の第１の実施形態と同様である。
（第２の実施形態）
図６は、本実施形態に係る磁気記憶装置を示す断面図である。
図６は、本実施形態に係る磁気記憶装置を示す断面図である。
図６に示すように、本実施形態に係る磁気記憶装置１２０においては、前述の第１の実施形態に係る磁気記憶装置１１０（図１（ａ）及び（ｂ）参照）の構成に加えて、第４磁性層１４及び第２非磁性層１７が設けられている。
本実施形態においては第１の実施形態の第１積層体ＳＢ１の替わりに第３積層体ＳＢ３が設けられており、第３積層体ＳＢ３において、第４磁性層１４は、第１磁性層１１と第３磁性層１３の間に設けられており、第２非磁性層１７は、第１磁性層１１と第４磁性層１４との間に設けられている。すなわち、第３積層体ＳＢ３においては、第１導電層２１側からＺ方向に沿って、第２磁性層１２、第１非磁性層１６、第１磁性層１１、第２非磁性層１７、第４磁性層１４、第１絶縁層１９及び第３磁性層１３が、この順に積層されている。
次に、本実施形態の動作について説明する。
第３積層体ＳＢ３において、第４磁性層１４は磁化自由層であり、記憶層として機能する。そして、制御部７０が第１端子Ｔ１と第２端子Ｔ２との間に電流を流し、第１端子Ｔ１と第３端子Ｔ３との間に電流を流すと、これらの電流の向き及び大きさに応じて、第３積層体ＳＢ３のＺ方向における電気抵抗値が変化する。この電気抵抗値は５水準以上、例えば８水準に変化し、制御部７０は、この８水準の電気抵抗値を識別することができる。この結果、第３積層体ＳＢ３には８値のデータを記憶することができる。
第３積層体ＳＢ３において、第４磁性層１４は磁化自由層であり、記憶層として機能する。そして、制御部７０が第１端子Ｔ１と第２端子Ｔ２との間に電流を流し、第１端子Ｔ１と第３端子Ｔ３との間に電流を流すと、これらの電流の向き及び大きさに応じて、第３積層体ＳＢ３のＺ方向における電気抵抗値が変化する。この電気抵抗値は５水準以上、例えば８水準に変化し、制御部７０は、この８水準の電気抵抗値を識別することができる。この結果、第３積層体ＳＢ３には８値のデータを記憶することができる。
このように、第３積層体ＳＢ３の電気抵抗値が８水準に変化する原理は必ずしも明らかではないが、以下のように推定される。
図７（ａ）及び（ｂ）は、本実施形態に係る磁気記憶装置の動作を示す模式図である。
図７（ａ）及び（ｂ）は、本実施形態に係る磁気記憶装置の動作を示す模式図である。
図７（ａ）に示すように、前述の第１の実施形態と同様に、第２磁性層１２を負磁歪の材料によって形成し、第１磁性層１１を正磁歪の材料によって形成する。また、第４磁性層１４を低磁歪の材料、例えば、コバルトリッチな鉄コバルト合金（ＣｏＦｅ）、又は、鉄コバルト合金に非磁性添加物を加えて飽和磁化を低減した磁性材料によって形成する。そして、第３積層体ＳＢ３に対して、Ｘ方向に沿った引張力を印加する。これにより、負磁歪の材料からなる第２磁性層１２の磁化方向１２Ｍは、Ｙ方向に沿いやすくなる。一方、正磁歪の材料からなる第１磁性層１１の磁化方向１１Ｍは、Ｘ方向に沿いやすくなる。
この結果、図７（ｂ）に示すように、第２磁性層１２と第１磁性層１１がルテニウムからなる第１非磁性層１６（図６参照）を介して反強磁性結合する。これにより、第２磁性層１２及び第１磁性層１１からなる多層記憶層１０の磁化方向１０Ｍは、磁化方向１２Ｍと磁化方向１１Ｍの中間の方向、すなわち、ＸＹ平面内におけるＸ方向及びＹ方向に対して４５°傾斜した方向に沿いやすくなる。
また、第１磁性層１１と第４磁性層１４がフェロ結合するようにルテニウム膜厚を調整することにより、静磁気結合による反強磁性的結合とフェロ結合の競合により、多層記憶層１０の４つの磁化方向１０Ｍがそれぞれ２つにスプリットし、第２磁性層１２、第１磁性層１１及び第４磁性層１４からなる多層記憶層１０ａの磁化方向１０ａＭは、合計で８つの方向を取りやすくなる。この結果、磁化方向１０ａＭと第３磁性層１３の磁化方向１３Ｍとの相互作用により、積層体ＳＢ３はＺ方向に沿った電気抵抗値は、８水準に分離する。
上述の如く、本実施形態によれば、例えば、１つのメモリセルを構成する第３積層体ＳＢ３に、８値のデータを記憶させることができる。このため、例えば、本実施形態に係る磁気記憶装置１２０は、記憶密度のより一層の向上が可能である。
本実施形態における上記以外の構成及び動作は、前述の第１の実施形態と同様である。
本実施形態における上記以外の構成及び動作は、前述の第１の実施形態と同様である。
（第２の実施形態の第１の変形例）
図８は、本変形例に係る磁気記憶装置を示す断面図である。
図８は、本変形例に係る磁気記憶装置を示す断面図である。
図８に示すように、本変形例に係る磁気記憶装置１２１は、前述の第２の実施形態に係る磁気記憶装置１２０（図６参照）と比較して、第３積層体ＳＢ３の替わりに第４積層体ＳＢ４が設けられている。第４積層体ＳＢ４は、第３積層体ＳＢ３と比較して、第３磁性層１３の位置が異なっている。
第４積層体ＳＢ４において、参照層である第３磁性層１３は、記憶層である第１磁性層１１と第４磁性層１４との間に設けられている。また、第２非磁性層１７は、第３磁性層１３と第４磁性層１４との間に設けられている。更に、第１絶縁層１９は、第１磁性層１１と第３磁性層１３との間に設けられている。従って、第４積層体ＳＢ４においては、第１導電層２１側から順に、Ｚ方向に沿って、第２磁性層１２、第１非磁性層１６、第１磁性層１１、第１絶縁層１９、第３磁性層１３、第２非磁性層１７及び第４磁性層１４がこの順に積層されている。第２磁性層１２は第１導電層２１に接している。第４磁性層１４は第３端子Ｔ３に接続されている。第３磁性層１３の構成は、第１の実施形態（図１（ｂ）参照）と同様である。
本変形例における上記以外の構成及び動作は、第２の実施形態と同様である。
本変形例における上記以外の構成及び動作は、第２の実施形態と同様である。
（第２の実施形態の第２の変形例）
図９は、本変形例に係る磁気記憶装置を示す断面図である。
図９は、本変形例に係る磁気記憶装置を示す断面図である。
図９に示すように、本変形例に係る磁気記憶装置１２２は、前述の第２の実施形態に係る磁気記憶装置１２０（図６参照）と比較して、第３積層体ＳＢ３の替わりに第５積層体ＳＢ５が設けられている。第５積層体ＳＢ５は、第３積層体ＳＢ３と比較して、第３磁性層１３の位置が異なっている。
第５積層体ＳＢ５においては、参照層である第３磁性層１３は、記憶層である第２磁性層１２と第１磁性層１１との間に設けられている。また、第１非磁性層１６は、第２磁性層１２と第３磁性層１３との間に設けられている。更に、第１絶縁層１９は、第３磁性層１３と第１磁性層１１との間に設けられている。従って、第５積層体ＳＢ５においては、第１導電層２１側から順に、Ｚ方向に沿って、第２磁性層１２、第１非磁性層１６、第３磁性層１３、第１絶縁層１９、第１磁性層１１、第２非磁性層１７及び第４磁性層１４がこの順に積層されている。第２磁性層１２は第１導電層２１に接している。第４磁性層１４は第３端子Ｔ３に接続されている。又は、第５積層体ＳＢ５における第２磁性層１２と第１磁性層１１との間の構成は、図５に示すような構成であってもよい。
本変形例における上記以外の構成及び動作は、第２の実施形態と同様である。
本変形例における上記以外の構成及び動作は、第２の実施形態と同様である。
（第３の実施形態）
図１０は、本実施形態に係る磁気記憶装置を示す断面図である。
図１０は、本実施形態に係る磁気記憶装置を示す断面図である。
図１０に示すように、本実施形態に係る磁気記憶装置１３０においては、前述の第２の実施形態に係る磁気記憶装置１２０（図６参照）の構成に加えて、第５磁性層１５及び第３非磁性層１８が設けられている。第５磁性層１５は、第４磁性層１４と第３磁性層１３の間に設けられている。第３非磁性層１８は、第４磁性層１４と第５磁性層１５との間に設けられている。
すなわち、本実施形態においては、第２の実施形態の第３積層体ＳＢ３の替わりに第６積層体ＳＢ６が設けられており、第６積層体ＳＢ６においては、第１導電層２１側からＺ方向に沿って、第２磁性層１２、第１非磁性層１６、第１磁性層１１、第２非磁性層１７、第４磁性層１４、第３非磁性層１８、第５磁性層１５、第１絶縁層１９及び第３磁性層１３が、この順に積層されている。第３磁性層１３の構成は、第１の実施形態（図１（ｂ）参照）と同様である。
次に、本実施形態の動作について説明する。
第６積層体ＳＢ６において、第５磁性層１５は磁化自由層であり、記憶層として機能する。そして、制御部７０が第１端子Ｔ１と第２端子Ｔ２との間に電流を流し、第１端子Ｔ１と第３端子Ｔ３との間に電流を流すと、これらの電流の向き及び大きさに応じて、第６積層体ＳＢ６における第３端子Ｔ３と第１端子Ｔ１との電気抵抗値が変化する。この電気抵抗値は９水準以上、例えば１６水準に変化し、制御部７０は、この１６水準の電気抵抗値を識別することができる。この結果、第６積層体ＳＢ６には１６値のデータを記憶することができる。
第６積層体ＳＢ６において、第５磁性層１５は磁化自由層であり、記憶層として機能する。そして、制御部７０が第１端子Ｔ１と第２端子Ｔ２との間に電流を流し、第１端子Ｔ１と第３端子Ｔ３との間に電流を流すと、これらの電流の向き及び大きさに応じて、第６積層体ＳＢ６における第３端子Ｔ３と第１端子Ｔ１との電気抵抗値が変化する。この電気抵抗値は９水準以上、例えば１６水準に変化し、制御部７０は、この１６水準の電気抵抗値を識別することができる。この結果、第６積層体ＳＢ６には１６値のデータを記憶することができる。
本実施形態において、第６積層体ＳＢ６の電気抵抗値が１６水準に変化する原理は必ずしも明らかではないが、前述の第１の実施形態及び第２の実施形態と同様に、４枚の磁性層を積層させて、反強磁性結合及び強磁性結合させることにより、静磁界とフェロ結合の競合により、４枚の磁性層全体の磁化方向が１６方向にスプリットするものと推定される。
上述の如く、本実施形態によれば、例えば、１つのメモリセルを構成する第６積層体ＳＢ６に、１６値のデータを記憶させることができる。このため、例えば、本実施形態に係る磁気記憶装置１３０は、記憶密度のより一層の向上が可能である。
本実施形態における上記以外の構成及び動作は、前述の第２の実施形態と同様である。
本実施形態における上記以外の構成及び動作は、前述の第２の実施形態と同様である。
（第３の実施形態の第１の変形例）
図１１は、本変形例に係る磁気記憶装置を示す断面図である。
図１１は、本変形例に係る磁気記憶装置を示す断面図である。
図１１に示すように、本変形例に係る磁気記憶装置１３１は、前述の第３の実施形態に係る磁気記憶装置１３０（図１０参照）と比較して、第６積層体ＳＢ６の替わりに第７積層体ＳＢ７が設けられている。第７積層体ＳＢ７は、第６積層体ＳＢ６と比較して、第３磁性層１３の位置が異なっている。
第７積層体ＳＢ７において、参照層である第３磁性層１３は、記憶層である第４磁性層１４と第５磁性層１５との間に設けられている。また、第３非磁性層１８は、第３磁性層１３と第５磁性層１５との間に設けられている。更に、第１絶縁層１９は、第４磁性層１４と第３磁性層１３との間に設けられている。
従って、第７積層体ＳＢ７においては、第１導電層２１側から順に、Ｚ方向に沿って、第２磁性層１２、第１非磁性層１６、第１磁性層１１、第２非磁性層１７、第４磁性層１４、第１絶縁層１９、第３磁性層１３、第３非磁性層１８及び第５磁性層１５が、この順に積層されている。第２磁性層１２は第１導電層２１に接している。第５磁性層１５は第３端子Ｔ３に接続されている。なお、第３磁性層１３の構成は、図５に示す構成であってもよい。
本変形例における上記以外の構成及び動作は、第３の実施形態と同様である。
本変形例における上記以外の構成及び動作は、第３の実施形態と同様である。
（第３の実施形態の第２の変形例）
図１２は、本変形例に係る磁気記憶装置を示す断面図である。
図１２は、本変形例に係る磁気記憶装置を示す断面図である。
図１２に示すように、本変形例に係る磁気記憶装置１３２は、前述の第３の実施形態に係る磁気記憶装置１３０（図１０参照）と比較して、第６積層体ＳＢ６の替わりに第８積層体ＳＢ８が設けられている。第８積層体ＳＢ８は、第６積層体ＳＢ６と比較して、第３磁性層１３の位置が異なっている。
第８積層体ＳＢ８において、参照層である第３磁性層１３は、記憶層である第１磁性層１１と第４磁性層１４との間に設けられている。また、第２非磁性層１７は、第３磁性層１３と第４磁性層１４との間に設けられている。更に、第１絶縁層１９は、第１磁性層１１と第３磁性層１３との間に設けられている。
従って、第８積層体ＳＢ８においては、第１導電層２１側から順に、Ｚ方向に沿って、第２磁性層１２、第１非磁性層１６、第１磁性層１１、第１絶縁層１９、第３磁性層１３、第２非磁性層１７、第４磁性層１４、第３非磁性層１８及び第５磁性層１５が、この順に積層されている。第２磁性層１２は第１導電層２１に接している。第５磁性層１５は第３端子Ｔ３に接続されている。なお、第３磁性層１３の構成は、図５に示す構成であってもよい。
本変形例における上記以外の構成及び動作は、第３の実施形態と同様である。
本変形例における上記以外の構成及び動作は、第３の実施形態と同様である。
（第３の実施形態の第３の変形例）
図１３は、本変形例に係る磁気記憶装置を示す断面図である。
図１３は、本変形例に係る磁気記憶装置を示す断面図である。
図１３に示すように、本変形例に係る磁気記憶装置１３３は、前述の第３の実施形態に係る磁気記憶装置１３０（図１０参照）と比較して、第６積層体ＳＢ６の替わりに第９積層体ＳＢ９が設けられている。第９積層体ＳＢ９は、第６積層体ＳＢ６と比較して、第３磁性層１３の位置が異なっている。
第９積層体ＳＢ９において、参照層である第３磁性層１３は、記憶層である第２磁性層１２と第１磁性層１１との間に設けられている。また、第１非磁性層１６は、第３磁性層１３と第１磁性層１１との間に設けられている。更に、第１絶縁層１９は、第２磁性層１２と第３磁性層１３との間に設けられている。
従って、第９積層体ＳＢ９においては、第１導電層２１側から順に、Ｚ方向に沿って、第２磁性層１２、第１絶縁層１９、第３磁性層１３、第１非磁性層１６、第１磁性層１１、第２非磁性層１７、第４磁性層１４、第３非磁性層１８及び第５磁性層１５が、この順に積層されている。第２磁性層１２は第１導電層２１に接している。第５磁性層１５は第３端子Ｔ３に接続されている。なお、第３磁性層１３の構成は、図５に示す構成であってもよい。
本変形例における上記以外の構成及び動作は、第３の実施形態と同様である。
本変形例における上記以外の構成及び動作は、第３の実施形態と同様である。
以上説明した第１〜第３の実施形態及びそれらの変形例においては、記憶層が２〜４枚である例を示したが、これには限定されない。記憶層の枚数はＮ枚（Ｎは２以上の整数）とすることができる。この場合、フェロ結合と静磁界の競合により、磁化方向は２Ｎ通りにスプリットすることが予想される。これにより、積層体の積層方向に沿った電気抵抗値は２Ｎ通りの値をとり、原理上、１つの積層体に２Ｎ値のデータを記憶することができる。
また、第１〜第３の実施形態及びそれらの変形例においては記憶層の磁化方向は膜面内方向に限定されるものではなく、膜面垂直方向の磁化成分を持つように配向していても良い。
また、第１〜第３の実施形態及びそれらの変形例においては記憶層の磁化方向は膜面内方向に限定されるものではなく、膜面垂直方向の磁化成分を持つように配向していても良い。
（第４の実施形態）
図１４は、本実施形態に係る磁気記憶装置を示す断面図である。
本実施形態は、２つの積層体を集積させた例である。
図１４は、本実施形態に係る磁気記憶装置を示す断面図である。
本実施形態は、２つの積層体を集積させた例である。
図１４に示すように、本実施形態に係る磁気記憶装置１４０は、第２導電層２２、第１１積層体ＳＢ１１、第１２積層体ＳＢ１２、及び、制御部７０を含む。第１１積層体ＳＢ１１及び第１２積層体ＳＢ１２の構成は、例えば、第１の実施形態の第１積層体ＳＢ１（図１（ｂ）参照）と同じである。なお、第１１積層体ＳＢ１１及び第１２積層体ＳＢ１２として、前述の第２〜第９積層体ＳＢ２〜ＳＢ９のうち、任意のものを用いてもよい。図１４においては、図示の便宜上、各積層体において、記憶層である第２磁性層１２及び参照層である第３磁性層１３のみを図示し、他の層は図示を省略している。
第２導電層２２は、第４領域２２ｆ〜第８領域２２ｊを含む。Ｘ方向において、第４領域２２ｆと第７領域２２ｉとの間に第５領域２２ｇが設けられる。第５領域２２ｇと第７領域２２ｉとの間に第８領域２２ｊが設けられる。
制御部７０は、第７領域２２ｉ及び第１２積層体ＳＢ１２の第３磁性層１３に電気的に接続される。この例では、第３セルトランジスタＴＣ３、第４セルトランジスタＴＣ４、第３導電層トランジスタＴＬ３、第４導電層トランジスタＴＬ４及び中間配線２５がさらに設けられている。
第３セルトランジスタＴＣ３は、第９端部Ｔｍ９、第１０端部Ｔｍ１０及び第５ゲートＴｇ５を含む。第３導電層トランジスタＴＬ３は、第１１端部Ｔｍ１１、第１２端部Ｔｍ１２及び第６ゲートＴｇ６を含む。第４導電層トランジスタＴＬ４は、第１３端部Ｔｍ１３、第１４端部Ｔｍ１４及び第７ゲートＴｇ７を含む。第４セルトランジスタＴＣ４は、第１５端部Ｔｍ１５、第１６端部Ｔｍ１６及び第８ゲートＴｇ８を含む。
第９端部Ｔｍ９は、第１１積層体ＳＢ１１の第３磁性層１３と電気的に接続される。第１０端部Ｔｍ１０及び第５ゲートＴｇ５は、制御部７０と電気的に接続される。第１１端部Ｔｍ１１は第４領域２２ｆと電気的に接続される。第１２端部Ｔｍ１２及び第６ゲートＴｇ６は、制御部７０と電気的に接続される。第１３端部Ｔｍ１３は、第７領域２２ｉと電気的に接続される。第１４端部Ｔｍ１４及び第７ゲートＴｇ７は、制御部７０と電気的に接続される。第１５端部Ｔｍ１５は第１２積層体の第３磁性層１３と電気的に接続される。第１６端部Ｔｍ１６及び第８ゲートＴｇ８は、制御部７０と電気的に接続される。第２中間配線２５ｂは、第５領域２２ｇと電気的に接続される。
例えば、第１０端部Ｔｍ１０がＶｄｄ電圧に設定され、第１２端部Ｔｍ１２がＶｓｓ電圧に設定される。または、第１０端部Ｔｍ１０がＶｓｓ電圧に設定され、第１２端部Ｔｍ１２がＶｄｄ電圧に設定される。このとき、例えば、第５領域２２ｇは、「Ｖｄｄ／２」電圧に設定される。
例えば、第１６端部Ｔｍ１６がＶｄｄ電圧に設定され、第１４端部Ｔｍ１４がＶｓｓ電圧に設定される。または、第１６端部Ｔｍ１０がＶｓｓ電圧に設定され、第１４端部Ｔｍ１４がＶｄｄ電圧に設定される。このとき、例えば、第５領域２２ｇは、「Ｖｄｄ／２」電圧に設定される。
本実施形態における上記以外の構成及び動作は、前述の第１の実施形態と同様である。
本実施形態における上記以外の構成及び動作は、前述の第１の実施形態と同様である。
（第５の実施形態）
図１５（ａ）は本実施形態に係る磁気記憶装置を例示する平面図であり、（ｂ）はその断面図である。
本実施形態は、複数個、例えば、８個の積層体を集積させた例である。
図１５（ａ）は本実施形態に係る磁気記憶装置を例示する平面図であり、（ｂ）はその断面図である。
本実施形態は、複数個、例えば、８個の積層体を集積させた例である。
図１５（ａ）及び（ｂ）に示すように、本実施形態に係る磁気記憶装置１５０においては、第３導電層２３が設けられている。第３導電層２３の形状は、Ｘ方向に延びる帯状である。また、磁気記憶装置１５０においては、第３導電層２３に接して、複数個、例えば、８個の第１積層体ＳＢ１が設けられている。８個の第１積層体ＳＢ１はＸ方向に沿って一列に配列されている。
各第１積層体ＳＢ１の構成は、前述の第１の実施形態（図１（ａ）及び（ｂ）参照）において説明したとおりである。各第１積層体ＳＢ１においては、第２磁性層１２、第１非磁性層１６（図１（ｂ）参照）、第１磁性層１１、第１絶縁層１９（図１（ｂ）参照）、第３磁性層１３が設けられている。
各第１積層体ＳＢ１の第２磁性層１２は第３導電層２３に接している。各第１積層体ＳＢ１の第３磁性層１３は、第３端子Ｔ３（図１（ｂ）参照）を介して制御部７０（図１（ｂ）参照）に接続されている。第３導電層２３の両端部も、第１端子Ｔ１及び第２端子Ｔ２を介して、制御部７０に接続されている。Ｘ方向において、第１積層体ＳＢ１は、第１端子Ｔ１と第２端子Ｔ２との間に設けられている。
本実施形態によれば、例えば、複数個の第１積層体ＳＢ１を１枚の第３導電層２３に接続させることにより、メモリセルの高集積化を図ることができる。
本実施形態における上記以外の構成及び動作は、前述の第１の実施形態と同様である。
本実施形態における上記以外の構成及び動作は、前述の第１の実施形態と同様である。
実施形態は、例えば、以下の構成（例えば技術案）を含んでもよい。
（構成１）
導電部材と、
積層体と、
制御部と、
を備え、
前記積層体は、
第１磁性層と、
前記導電部材と前記第１磁性層との間に設けられた第２磁性層と、
前記第１磁性層及び前記第２磁性層に積層された第３磁性層と、
を含み、
前記制御部は、前記導電部材に電流を流し、前記導電部材と前記積層体との間に電流を流し、前記積層体の電気抵抗値を３水準以上に識別可能な磁気記憶装置。
（構成１）
導電部材と、
積層体と、
制御部と、
を備え、
前記積層体は、
第１磁性層と、
前記導電部材と前記第１磁性層との間に設けられた第２磁性層と、
前記第１磁性層及び前記第２磁性層に積層された第３磁性層と、
を含み、
前記制御部は、前記導電部材に電流を流し、前記導電部材と前記積層体との間に電流を流し、前記積層体の電気抵抗値を３水準以上に識別可能な磁気記憶装置。
（構成２）
前記第１磁性層及び前記第２磁性層は、前記導電部材と前記第３磁性層との間に設けられた構成１記載の磁気記憶装置。
前記第１磁性層及び前記第２磁性層は、前記導電部材と前記第３磁性層との間に設けられた構成１記載の磁気記憶装置。
（構成３）
前記第３磁性層は、前記第１磁性層と前記第２磁性層との間に設けられた構成１記載の磁気記憶装置。
前記第３磁性層は、前記第１磁性層と前記第２磁性層との間に設けられた構成１記載の磁気記憶装置。
（構成４）
前記積層体は、前記第１磁性層と前記第２磁性層との間に設けられた非磁性層をさらに含む構成１〜３のいずれか１つに記載の磁気記憶装置。
前記積層体は、前記第１磁性層と前記第２磁性層との間に設けられた非磁性層をさらに含む構成１〜３のいずれか１つに記載の磁気記憶装置。
（構成５）
前記非磁性層は、ルテニウム、イリジウム、クロム及びロジウムからなる群より選択された１種以上の金属を含む構成４記載の磁気記憶装置。
前記非磁性層は、ルテニウム、イリジウム、クロム及びロジウムからなる群より選択された１種以上の金属を含む構成４記載の磁気記憶装置。
（構成６）
前記積層体は、前記第２磁性層と前記第３磁性層との間に設けられた絶縁層をさらに含む構成１〜５のいずれか１つに記載の磁気記憶装置。
前記積層体は、前記第２磁性層と前記第３磁性層との間に設けられた絶縁層をさらに含む構成１〜５のいずれか１つに記載の磁気記憶装置。
（構成７）
前記絶縁層は、マグネシウム酸化物、アルミニウム酸化物及びマグネシウム−アルミニウム酸化物からなる群より選択された１種以上の材料を含む構成６記載の磁気記憶装置。
前記絶縁層は、マグネシウム酸化物、アルミニウム酸化物及びマグネシウム−アルミニウム酸化物からなる群より選択された１種以上の材料を含む構成６記載の磁気記憶装置。
（構成８）
前記第１磁性層及び前記第２磁性層のうちの一方は負磁歪の材料からなり、他方は正磁歪の材料からなる構成１〜７のいずれか１つに記載の磁気記憶装置。
前記第１磁性層及び前記第２磁性層のうちの一方は負磁歪の材料からなり、他方は正磁歪の材料からなる構成１〜７のいずれか１つに記載の磁気記憶装置。
（構成９）
前記負磁歪の材料は、ｆｃｃ構造の鉄コバルト合金であり、前記正磁歪の材料は、ｂｃｃ構造の鉄コバルト合金である構成８記載の磁気記憶装置。
前記負磁歪の材料は、ｆｃｃ構造の鉄コバルト合金であり、前記正磁歪の材料は、ｂｃｃ構造の鉄コバルト合金である構成８記載の磁気記憶装置。
（構成１０）
前記積層体は第４磁性層をさらに含み、
前記第４磁性層は、前記第１磁性層、前記第２磁性層及び前記第３磁性層に積層されており、
前記制御部は、前記積層体における前記積層方向に沿った電気抵抗値を５水準以上に識別可能な構成１〜９のいずれか１つに記載の磁気記憶装置。
前記積層体は第４磁性層をさらに含み、
前記第４磁性層は、前記第１磁性層、前記第２磁性層及び前記第３磁性層に積層されており、
前記制御部は、前記積層体における前記積層方向に沿った電気抵抗値を５水準以上に識別可能な構成１〜９のいずれか１つに記載の磁気記憶装置。
（構成１１）
前記積層体は第５磁性層をさらに含み、
前記第５磁性層は、前記第１磁性層、前記第２磁性層、前記第３磁性層及び前記第４磁性層に積層されており、
前記制御部は、前記積層体における前記積層方向に沿った電気抵抗値を９水準以上に識別可能な構成１０記載の磁気記憶装置。
前記積層体は第５磁性層をさらに含み、
前記第５磁性層は、前記第１磁性層、前記第２磁性層、前記第３磁性層及び前記第４磁性層に積層されており、
前記制御部は、前記積層体における前記積層方向に沿った電気抵抗値を９水準以上に識別可能な構成１０記載の磁気記憶装置。
（構成１２）
導電部材と、
前記導電部材に接続された積層体と、
を備え、
前記積層体は、
鉄、コバルト及びニッケルからなる群より選択された１種以上の金属を含む第１磁性層と、
前記導電部材と前記第１磁性層との間に設けられ、鉄、コバルト及びニッケルからなる群より選択された１種以上の金属を含む第２磁性層と、
前記第１磁性層及び前記第２磁性層に積層された第３磁性層と、
を含む磁気記憶装置。
導電部材と、
前記導電部材に接続された積層体と、
を備え、
前記積層体は、
鉄、コバルト及びニッケルからなる群より選択された１種以上の金属を含む第１磁性層と、
前記導電部材と前記第１磁性層との間に設けられ、鉄、コバルト及びニッケルからなる群より選択された１種以上の金属を含む第２磁性層と、
前記第１磁性層及び前記第２磁性層に積層された第３磁性層と、
を含む磁気記憶装置。
（構成１３）
前記第３磁性層は、
鉄コバルト合金を主成分とする強磁性体、又は、前記強磁性体に、ボロン、シリコン、アルミニウム、ゲルマニウム、ガリウム及び炭素からなる群より選択された１種以上の成分を含有させた合金からなる第１強磁性体層と、
ルテニウム、イリジウム、クロム及びロジウムからなる群より選択された１種以上の金属を含む非磁性層と、
コバルト鉄合金を含む第２強磁性体層と、
イリジウム、ロジウム、白金及び鉄からなる群より選択された１種以上の金属と、マンガンと、を含む合金からなる反強磁性体層と、
を含む構成１２記載の磁気記憶装置。
前記第３磁性層は、
鉄コバルト合金を主成分とする強磁性体、又は、前記強磁性体に、ボロン、シリコン、アルミニウム、ゲルマニウム、ガリウム及び炭素からなる群より選択された１種以上の成分を含有させた合金からなる第１強磁性体層と、
ルテニウム、イリジウム、クロム及びロジウムからなる群より選択された１種以上の金属を含む非磁性層と、
コバルト鉄合金を含む第２強磁性体層と、
イリジウム、ロジウム、白金及び鉄からなる群より選択された１種以上の金属と、マンガンと、を含む合金からなる反強磁性体層と、
を含む構成１２記載の磁気記憶装置。
（構成１４）
前記第１磁性層及び前記第２磁性層からなる多層記憶層の磁化方向が３つ以上の方向をとる構成１〜１３のいずれか１つに記載の磁気記憶装置。
前記第１磁性層及び前記第２磁性層からなる多層記憶層の磁化方向が３つ以上の方向をとる構成１〜１３のいずれか１つに記載の磁気記憶装置。
以上説明した実施形態によれば、記憶密度の向上が可能な磁気記憶装置を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の実施形態は、相互に組み合わせて実施することもできる。
１０、１０ａ：多層記憶層
１０Ｍ、１０ａＭ：磁化方向
１１：第１磁性層
１１Ｍ：磁化方向
１２：第２磁性層
１２Ｍ：磁化方向
１３：第３磁性層
１３ａ：反強磁性体層
１３ｂ：強磁性体層
１３ｃ：非磁性層
１３ｄ：強磁性体層
１３Ｍ：磁化方向
１４：第４磁性層
１４Ｍ：磁化方向
１５：第５磁性層
１６：第１非磁性層
１７：第２非磁性層
１８：第３非磁性層
１９：第１絶縁層
２１：第１導電層
２１ａ：第１領域
２１ｂ：第２領域
２１ｃ：第３領域
２２：第２導電層
２２ｆ：第４領域
２２ｇ：第５領域
２２ｈ：第７領域
２２ｉ：第７領域
２２ｊ：第８領域
２３：第３導電層
２５：中間配線
７０：制御部
１１０、１１１、１２０、１２１、１２２、１３０、１３１、１３２、１３３、１４０、１５０：磁気記憶装置
ＳＢ１：第１積層体
ＳＢ２：第２積層体
ＳＢ３：第３積層体
ＳＢ４：第４積層体
ＳＢ５：第５積層体
ＳＢ６：第６積層体
ＳＢ７：第７積層体
ＳＢ８：第８積層体
ＳＢ９：第９積層体
ＳＢ１１：第１１積層体
ＳＢ１２：第１２積層体
Ｔ１：第１端子
Ｔ２：第２端子
Ｔ３：第３端子
ＴＣ３：第３セルトランジスタ
ＴＣ４：第４セルトランジスタ
ＴＬ３：第３導電層トランジスタ
ＴＬ４：第４導電層トランジスタ
Ｔｇ５：第５ゲート
Ｔｇ６：第６ゲート
Ｔｇ７：第７ゲート
Ｔｇ８：第８ゲート
Ｔｍ９：第９端部
Ｔｍ１０：第１０端部
Ｔｍ１１：第１１端部
Ｔｍ１２：第１２端部
Ｔｍ１３：第１３端部
Ｔｍ１４：第１４端部
Ｔｍ１５：第１５端部
Ｔｍ１６：第１６端部
１０Ｍ、１０ａＭ：磁化方向
１１：第１磁性層
１１Ｍ：磁化方向
１２：第２磁性層
１２Ｍ：磁化方向
１３：第３磁性層
１３ａ：反強磁性体層
１３ｂ：強磁性体層
１３ｃ：非磁性層
１３ｄ：強磁性体層
１３Ｍ：磁化方向
１４：第４磁性層
１４Ｍ：磁化方向
１５：第５磁性層
１６：第１非磁性層
１７：第２非磁性層
１８：第３非磁性層
１９：第１絶縁層
２１：第１導電層
２１ａ：第１領域
２１ｂ：第２領域
２１ｃ：第３領域
２２：第２導電層
２２ｆ：第４領域
２２ｇ：第５領域
２２ｈ：第７領域
２２ｉ：第７領域
２２ｊ：第８領域
２３：第３導電層
２５：中間配線
７０：制御部
１１０、１１１、１２０、１２１、１２２、１３０、１３１、１３２、１３３、１４０、１５０：磁気記憶装置
ＳＢ１：第１積層体
ＳＢ２：第２積層体
ＳＢ３：第３積層体
ＳＢ４：第４積層体
ＳＢ５：第５積層体
ＳＢ６：第６積層体
ＳＢ７：第７積層体
ＳＢ８：第８積層体
ＳＢ９：第９積層体
ＳＢ１１：第１１積層体
ＳＢ１２：第１２積層体
Ｔ１：第１端子
Ｔ２：第２端子
Ｔ３：第３端子
ＴＣ３：第３セルトランジスタ
ＴＣ４：第４セルトランジスタ
ＴＬ３：第３導電層トランジスタ
ＴＬ４：第４導電層トランジスタ
Ｔｇ５：第５ゲート
Ｔｇ６：第６ゲート
Ｔｇ７：第７ゲート
Ｔｇ８：第８ゲート
Ｔｍ９：第９端部
Ｔｍ１０：第１０端部
Ｔｍ１１：第１１端部
Ｔｍ１２：第１２端部
Ｔｍ１３：第１３端部
Ｔｍ１４：第１４端部
Ｔｍ１５：第１５端部
Ｔｍ１６：第１６端部
Claims (5)
- 第１領域、第２領域及び第３領域を含む導電部材であって、前記第３領域は、前記第１領域と前記第２領域との間にある、前記導電部材と、
積層体と、
制御部と、
を備え、
前記積層体は、
第１磁性層と、
前記第３領域と前記第１磁性層との間に設けられた第２磁性層と、
前記第１磁性層及び前記第２磁性層に積層された第３磁性層と、
を含み、
前記積層体の電気抵抗値を変化させる動作において、前記制御部は、前記導電部材に電流を流し、前記導電部材と前記積層体との間に電流を流し、
前記積層体の電気抵抗値を変化させる前記動作において、前記積層体に流れる前記電流は、前記導電部材を流れ、
前記積層体に流れる前記電流が前記第３領域から前記第１磁性層への向きであるときの前記電気抵抗は、前記積層体に流れる前記電流が前記第１磁性層から前記第３領域への向きであるときの前記電気抵抗とは異なり、
前記導電部材に流れる前記電流が前記第１領域から前記第２領域への向きであるときの前記電気抵抗は、前記導電部材に流れる前記電流が前記第２領域から前記第１領域への向きであるときの前記電気抵抗とは異なり、
前記積層体の電気抵抗値は３水準以上に識別可能である、磁気記憶装置。 - 前記第１磁性層及び前記第２磁性層は、前記第３領域と前記第３磁性層との間に設けられた請求項１記載の磁気記憶装置。
- 前記第３磁性層は、前記第１磁性層と前記第２磁性層との間に設けられた請求項１記載の磁気記憶装置。
- 前記積層体は、前記第１磁性層と前記第２磁性層との間に設けられた非磁性層をさらに含む請求項１〜３のいずれか１つに記載の磁気記憶装置。
- 前記積層体は、前記第２磁性層と前記第３磁性層との間に設けられた絶縁層をさらに含む請求項１〜４のいずれか１つに記載の磁気記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018171932A JP6886951B2 (ja) | 2018-09-13 | 2018-09-13 | 磁気記憶装置 |
| US16/351,745 US10902900B2 (en) | 2018-09-13 | 2019-03-13 | Magnetic memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018171932A JP6886951B2 (ja) | 2018-09-13 | 2018-09-13 | 磁気記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020043314A JP2020043314A (ja) | 2020-03-19 |
| JP6886951B2 true JP6886951B2 (ja) | 2021-06-16 |
Family
ID=69774278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018171932A Active JP6886951B2 (ja) | 2018-09-13 | 2018-09-13 | 磁気記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10902900B2 (ja) |
| JP (1) | JP6886951B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11552242B2 (en) * | 2021-04-08 | 2023-01-10 | Regents Of The University Of Minnesota | Weyl semimetal material for magnetic tunnel junction |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6275363B1 (en) * | 1999-07-23 | 2001-08-14 | International Business Machines Corporation | Read head with dual tunnel junction sensor |
| JP3618654B2 (ja) * | 2000-09-11 | 2005-02-09 | 株式会社東芝 | 磁気抵抗効果素子、磁気ヘッド及び磁気記録再生装置 |
| US6624986B2 (en) * | 2001-03-08 | 2003-09-23 | International Business Machines Corporation | Free layer structure for a spin valve sensor with a specular reflecting layer composed of ferromagnetic oxide |
| JP4444241B2 (ja) * | 2005-10-19 | 2010-03-31 | 株式会社東芝 | 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置 |
| US7368301B2 (en) * | 2006-01-27 | 2008-05-06 | Magic Technologies, Inc. | Magnetic random access memory with selective toggle memory cells |
| US7280389B2 (en) * | 2006-02-08 | 2007-10-09 | Magic Technologies, Inc. | Synthetic anti-ferromagnetic structure with non-magnetic spacer for MRAM applications |
| US8014109B2 (en) * | 2007-10-04 | 2011-09-06 | Hitachi Global Storage Technologies Netherlands B.V. | Current-perpendicular-to-the-plane (CPP) magnetoresistive sensor with antiparallel-pinned layer containing silicon |
| JP2011123944A (ja) * | 2009-12-10 | 2011-06-23 | Hitachi Global Storage Technologies Netherlands Bv | Ｔｍｒリード・ヘッドの製造方法及びｔｍｒ積層体 |
| JP6200471B2 (ja) | 2015-09-14 | 2017-09-20 | 株式会社東芝 | 磁気メモリ |
| US11430942B2 (en) * | 2018-06-28 | 2022-08-30 | Intel Corporation | Multilayer free magnetic layer structure for spin-based magnetic memory |
-
2018
- 2018-09-13 JP JP2018171932A patent/JP6886951B2/ja active Active
-
2019
- 2019-03-13 US US16/351,745 patent/US10902900B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20200090718A1 (en) | 2020-03-19 |
| US10902900B2 (en) | 2021-01-26 |
| JP2020043314A (ja) | 2020-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10553788B2 (en) | Perpendicularly magnetized spin-orbit magnetic device | |
| JP6733822B2 (ja) | スピン流磁気抵抗効果素子及び磁気メモリ | |
| CN109427965B (zh) | 自旋流磁化旋转元件、自旋轨道转矩型磁阻效应元件 | |
| JP6642773B2 (ja) | スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子、及びスピン流磁化反転素子の製造方法 | |
| JP6815297B2 (ja) | 磁気メモリ | |
| CN111052398B (zh) | 自旋轨道转矩型磁化反转元件和磁存储器 | |
| US10784441B2 (en) | Perpendicularly magnetized spin-orbit magnetic device | |
| JP6620913B1 (ja) | リザボア素子及びニューロモルフィック素子 | |
| JP6499798B1 (ja) | 磁気記録アレイ | |
| JP6462960B1 (ja) | データの書き込み方法及び磁気メモリ | |
| JP2019047120A (ja) | スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及び高周波磁気素子 | |
| JP2020021857A (ja) | 磁壁移動型磁気記録素子及び磁気記録アレイ | |
| US20220005866A1 (en) | Integrated device and neuromorphic device | |
| US10374151B2 (en) | Spin current magnetoresistance effect element and magnetic memory | |
| JP6226779B2 (ja) | 磁気メモリ、磁気メモリ装置、及び磁気メモリの動作方法 | |
| JP2019041098A (ja) | スピン流磁気抵抗効果素子及び磁気メモリ | |
| JP6886951B2 (ja) | 磁気記憶装置 | |
| JP2007273952A (ja) | ナノ磁気メモリ素子とその製造方法 | |
| JP7095490B2 (ja) | スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ | |
| JP6485588B1 (ja) | データの書き込み方法 | |
| US11637236B2 (en) | Spin-orbit torque magnetoresistance effect element and magnetic memory | |
| US10311932B2 (en) | Magnetic memory device | |
| WO2023026481A1 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
| JP2022049499A (ja) | 磁気記憶装置 | |
| US20180083185A1 (en) | Magnetic memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200313 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210416 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210517 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6886951 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |