JP6885274B2 - 接合構造 - Google Patents
接合構造 Download PDFInfo
- Publication number
- JP6885274B2 JP6885274B2 JP2017175554A JP2017175554A JP6885274B2 JP 6885274 B2 JP6885274 B2 JP 6885274B2 JP 2017175554 A JP2017175554 A JP 2017175554A JP 2017175554 A JP2017175554 A JP 2017175554A JP 6885274 B2 JP6885274 B2 JP 6885274B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bonding
- intermetallic compound
- semiconductor chip
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Pressure Welding/Diffusion-Bonding (AREA)
- Die Bonding (AREA)
Description
図1に示すように、接合構造10は、Cu配線22と半導体チップ30との間に接合層40が形成されている。接合層40は、Cu配線22側のCu3Snの金属間化合物層41と、半導体チップ30側のCu6Sn5の金属間化合物層42との2層構造をなしている。つまり、2層構造をなす金属間化合物(IMC)層のうちのCu配線22側の層41はCuリッチな金属間化合物層であり、半導体チップ30側の層42はSnリッチな金属間化合物層である。
配線基板20は、絶縁基板21の上面にCu配線22がパターニングされており、絶縁基板21上にCu配線22が延びている。半導体チップ30はシリコン(Si)よりなり、縦型のパワートランジスタ等が作り込まれている。そして、縦型のパワートランジスタの裏面電極が配線基板20のCu配線22と電気的に接続される。
図2に示すように、Cu配線22と半導体チップ30とを接合するための液相拡散(TLP)接合方法である。
なお、FE−EPMAではSEM(二次電子検出)とは異なりX線波長を検出するため、分析箇所が表面からより深い位置を取り込むことになる。その結果、表面ではなくその周辺元素を取り込んでしまい、表面にCuが無くSnのみが存在するSn単独相が存在していても、分析データとしては、3D周囲に存在するIMCに含まれるCuも取り込んでしまうので、Cu元素も出てしまう。
以下、高温接合材について詳しく説明する。
本実施形態では、当該熱応力による半導体チップ(素子)及び接合層でのクラック及びカーケンダルボイドの発生を抑制し、低コストで接合強度が高く且つ高信頼性のPbフリー高温接合構造を得るようにする。そのために、層状配置のSn供給形態を、Sn箔からメッキ等の薄膜(図2におけるSn薄膜50)に変更する。当該Sn薄膜によるCu/Snの液相拡散接合により、Sn量を低減してSn単独層の残存の防止と接合温度の低温化を両立し、高温環境下で再溶融することなく熱応力緩和を図る。同時にカーケンダルボイドの低減を図る。且つ、層状配置のSnにより、Sn/CuのIMCのネットワーク構造を作ることにより熱応力緩和を図る。
図6での縦軸にはシェア強度をとっている。図6での横軸には3μm、4μm、5μm、6μm、7μmの各厚さのSnメッキ膜(Sn薄膜)を用いた場合のサンプル、及び、図3で説明した厚さ20μmのSn箔を用いた場合のサンプル、Pb5Sn(鉛半田)を用いた場合のサンプルを示す。
なお、金属間化合物(IMC)41a,42aの上記ネットワーク構造においては、その隙間にSn単独相41b、42bが並存することとなり、Snの融点以上の高温環境下では当該Sn単独相41b、42bは溶融することとなるが、図3及び図6のシェア強度が示す通り、高い融点を有する金属間化合物(IMC)41a,42aのネットワーク構造により繋ぎ止められることで、Pb5Sn半田を上回る高いシェア強度を維持しており、高温接合材としての機能が損なわれることは無い。
また、材料には従来より一般的に多用されている安価なSnを層状配置して用いるのみで、Cuは元々ある基板配線をそのまま利用するため、極めて低コストである。従来より多用されてきた安価なPb5Sn半田と比べても、十分なコスト優位性がある。人体へも無害で環境負荷も極めて低い。現在、鉛フリーの高温接合材として有望視され各社の開発主流となっているAgナノ粒子材は極めて高価であり、それと比べるとより一層、コスト面で優位性がある。フラックスも不要であり、取り扱い作業性にも優れている。
(1)図1に示すように、Cu配線22と半導体チップ30との間に接合層40が形成された接合構造10として、接合層40は、Cu配線22側のCu3Snの金属間化合物層41と、半導体チップ30側のCu6Sn5の金属間化合物層42との2層構造をなし、Cu3Snの金属間化合物層41及びCu6Sn5の金属間化合物層42は、それぞれ、金属間化合物41a,42aのネットワーク構造を有し、Sn単独相41b,42bがその隙間を埋めるように存在する。よって、2層構造をなす接合層40でのCu配線22側のCu3Snの金属間化合物層41及び半導体チップ30側のCu6Sn5の金属間化合物層42は、それぞれ、金属間化合物41a,42aのネットワーク構造を有するので、熱応力が緩和され、半導体チップのクラックの発生が抑制され、これによりSnの融点以上で接合可能となる。
(3)図2に示すように、Cu配線22と半導体チップ30とを接合するための液相拡散接合方法として、Cu配線22と半導体チップ30との間に、厚さ3μm〜6μmのSn薄膜50を挟んだ状態において、360℃〜450℃の温度雰囲気下で、Cu配線22と半導体チップ30とを接合する。よって、接合層40は、Cu配線22側のCu3Snの金属間化合物層41と、半導体チップ30側のCu6Sn5の金属間化合物層42との2層構造にできるとともに、Cu3Snの金属間化合物層41及びCu6Sn5の金属間化合物層42が、それぞれ、ネットワーク構造を有することで、熱応力が緩和され、半導体チップのクラックの発生が抑制され、これによりSnの融点以上で接合可能となる。
(5)液相拡散接合方法において、Cu配線22にメッキ膜(50)が形成されている。よって、実用的である。
○ Sn薄膜の成膜は、メッキに限定されず、同様の膜厚が可能ならば他の方法であっても良い。例えば、スパッタリング、CVD等を用いる。
Claims (2)
- Cu配線と半導体チップとの間に接合層が形成された接合構造であって、
前記接合層は、前記Cu配線側のCu3Snの金属間化合物層と、前記半導体チップ側のCu6Sn5の金属間化合物層との2層構造をなし、
前記Cu3Snの金属間化合物層及び前記Cu6Sn5の金属間化合物層は、それぞれ、隙間にSn単独相を伴う金属間化合物のネットワーク構造を有することを特徴とする接合構造。 - 前記接合層は、前記半導体チップとの界面においてSn単独相の塊が部分的に形成されていることを特徴とする請求項1に記載の接合構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017175554A JP6885274B2 (ja) | 2017-09-13 | 2017-09-13 | 接合構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017175554A JP6885274B2 (ja) | 2017-09-13 | 2017-09-13 | 接合構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019054039A JP2019054039A (ja) | 2019-04-04 |
JP6885274B2 true JP6885274B2 (ja) | 2021-06-09 |
Family
ID=66015262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017175554A Active JP6885274B2 (ja) | 2017-09-13 | 2017-09-13 | 接合構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6885274B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112317972B (zh) * | 2020-09-30 | 2021-07-20 | 厦门大学 | 一种单向性耐高温焊接接头的低温快速制造方法 |
KR102503294B1 (ko) * | 2021-05-25 | 2023-02-23 | 성균관대학교산학협력단 | 금속간화합물을 통한 고상 접합 방법 및 이를 이용하여 접합된 다이 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112015003845T5 (de) * | 2014-08-22 | 2017-05-18 | Kabushiki Kaisha Toyota Jidoshokki | Bondaufbau, Bondmaterieal und Bondverfahren |
JP6006895B1 (ja) * | 2016-02-16 | 2016-10-12 | 有限会社 ナプラ | 半導体装置 |
-
2017
- 2017-09-13 JP JP2017175554A patent/JP6885274B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019054039A (ja) | 2019-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6380539B2 (ja) | 接合構造、接合材、及び接合方法 | |
JP6111764B2 (ja) | パワーモジュール用基板の製造方法 | |
JP5672324B2 (ja) | 接合体の製造方法及びパワーモジュール用基板の製造方法 | |
TWI505899B (zh) | A bonding method, a bonding structure, and a method for manufacturing the same | |
JP6079505B2 (ja) | 接合体及びパワーモジュール用基板 | |
JP6432466B2 (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法 | |
TW200915452A (en) | Stable gold bump solder connections | |
JP5720839B2 (ja) | 接合体及びパワーモジュール用基板 | |
JPWO2017217145A1 (ja) | はんだ接合部 | |
JP6432465B2 (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法 | |
TW201242443A (en) | Multilayered wiring board, production method therefor, and via paste | |
US10170442B2 (en) | Mount structure including two members that are bonded to each other with a bonding material layer having a first interface layer and a second interface layer | |
JP6885274B2 (ja) | 接合構造 | |
JP2009129983A (ja) | 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法 | |
JP4703492B2 (ja) | 鉛フリーはんだ材料 | |
JP6432208B2 (ja) | パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法 | |
JP5708692B2 (ja) | 電子デバイス用の接合構造及び電子デバイス | |
JP2010050163A (ja) | 電子素子の実装方法および該実装方法によって実装された電子部品 | |
JP6327058B2 (ja) | ヒートシンク付パワーモジュール用基板、接合体の製造方法、パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法 | |
TW201308543A (zh) | 接合構造體 | |
JP7310482B2 (ja) | 接合構造及び液相拡散接合方法 | |
JP2015185679A (ja) | パワーモジュール用基板及びヒートシンク付パワーモジュール用基板 | |
JP7267522B1 (ja) | 接合部材および半導体装置 | |
JP2014184446A (ja) | 積層接合材料およびそれを用いて接合した接合体 | |
JP6299442B2 (ja) | パワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210426 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6885274 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |