JP6885104B2 - 絶縁回路基板の製造方法 - Google Patents
絶縁回路基板の製造方法 Download PDFInfo
- Publication number
- JP6885104B2 JP6885104B2 JP2017034790A JP2017034790A JP6885104B2 JP 6885104 B2 JP6885104 B2 JP 6885104B2 JP 2017034790 A JP2017034790 A JP 2017034790A JP 2017034790 A JP2017034790 A JP 2017034790A JP 6885104 B2 JP6885104 B2 JP 6885104B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- clad material
- less
- aluminum
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
また、上述の絶縁回路基板においては、絶縁層の一方の面に導電性に優れた金属板を接合して回路層とし、また、他方の面に放熱性に優れた金属板を接合して金属層を形成した構造のものも提供されている。
さらに、回路層に搭載した素子等において発生した熱を効率的に放散させるために、絶縁層の他方の面側にヒートシンクを接合したヒートシンク付き絶縁回路基板も提供されている。
さらに、特許文献2には、セラミックスからなる基材の一方の面に導電性の回路層が形成され、絶縁基板の他方の面に放熱体が接合され、回路層上に発光素子が搭載された構造のLEDモジュールが開示されている。
ここで、接合材としてろう材箔を用いた場合には、ろう材箔の位置ズレが生じ、セラミックス基板とアルミニウム板とを良好に接合できないことがあった。
そこで、本体層とろう材層とを有するクラッド材を準備し、このクラッド材をろう材層がセラミックス基板側に位置するように積層して接合することにより、アルミニウム層を形成する技術が提案されている。
ここで、クラッド材の本体層を形成するA3003等のアルミニウム合金は、4Nアルミニウムに比べて融点が低いため、接合時の加熱温度を低く設定する必要があり、接合が不十分となるおそれがあった。そこで、接合性を向上させるために、ろう材層を厚く形成したり、ろう材層に含まれるSi等の融点降下元素の含有量を増加させたりした場合には、接合時に液相が過剰に生成し、ろうの浸み出しが発生し、回路パターン等が短絡したり、絶縁回路基板の耐圧性能が低下したりするおそれがあった。
そして、積層方向の加圧荷重が0.5MPa以上と比較的高く設定されているので、 絶縁層とアルミニウム層との接合信頼性に優れている。一方、積層方向の加圧荷重が2.0MPa以下とされているので、クラッド材が押し潰され変形することがないため、ろうの浸み出しを抑制することができる。
また、加熱温度が640℃以下とされているので、接合時に本体層が溶融することが抑制されるとともに、接合時に過剰な液相が生成せず、ろうの浸み出しを抑制することができる。一方、加熱温度が610℃以上とされているので、接合時に液相が確保され、絶縁層とアルミニウム層を確実に接合することができる。
この場合、前記クラッド材の本体層の厚さが0.05mm以上2.0mm以下の範囲内とされているので、導電性及び熱伝導性等のアルミニウム層としての特性を確保することができる。さらに、ろう材層の厚さが0.005mm以上とされているので、接合時に液相が確保され、絶縁層とアルミニウム層を確実に接合することができる。一方、ろう材層の厚さが0.02mm以下とされているので、接合時に過剰な液相が生成せず、ろうの浸み出しを抑制することができる。
図1に、本発明の実施形態である絶縁回路基板の製造方法によって製造された絶縁回路基板10、及び、この絶縁回路基板10を用いたパワーモジュール1を示す。
半導体素子3は、半導体を備えた電子部品であり、必要とされる機能に応じて種々の半導体素子が選択される。
金属層13は、セラミックス基板11の他方の面(図1において下面)に形成されており、熱伝導性に優れたアルミニウム又はアルミニウム合金からなるアルミニウム層とされている。この金属層13の厚さは、0.05mm以上2.0mm以下の範囲内に設定されている。
まず、図3で示すように、セラミックス基板11の一方の面に第1クラッド材22を積層するとともに、セラミックス基板の他方の面に第2クラッド材23を積層する(クラッド材積層工程S01)。
ここで、第1クラッド材22の本体層22a及び第2クラッド材23の本体層23aは、0.2%耐力が40N/mm2以上のアルミニウム合金で構成されており、本実施形態においては、A3003合金で構成されている。
なお、第1クラッド材22のろう材層22b及び第2クラッド材23のろう材層23bを構成するアルミニウム合金においては、Siの含有量の下限が5原子%以上であることが好ましく、上限が10.5原子%以下であることが好ましい。
また、第1クラッド材22及び第2クラッド材23の本体層22a、23aの厚さtaと、第1クラッド材22及び第2クラッド材23のろう材層22b、23bの厚さtbとの比tb/taが0.0035以上0.15以下の範囲内とされている。
また、第1クラッド材22のろう材層22bの厚さtb1が0.005mm以上0.02mm以下の範囲内とされており、金属層13となる第2クラッド材23のろう材層22bの厚さtb2が0.005mm以上0.02mm以下の範囲内とされている。
さらに、第1クラッド材22の本体層22aの厚さta1と第1クラッド材22のろう材層22bの厚さtb1との比tb1/ta1、及び、第2クラッド材23の本体層23aの厚さta2と第3クラッド材23のろう材層23bの厚さtb2との比tb2/ta2が、それぞれ0.0035以上0.15以下の範囲内とされている。
この回路層及び金属層形成工程S02における接合条件は、真空条件は10−6Pa以上10−3Pa以下の範囲内、加熱温度は610℃以上640℃以下の範囲内、上記加熱温度での保持時間は10分以上90分以下の範囲内に設定されている。
そして、積層方向への加圧荷重が、0.5MPa以上2.0MPa以下(5kgf/cm2以上20kgf/cm2以下)の範囲内とされている。
また、加熱温度の下限は630℃以上とすることが好ましい。一方、加熱温度の上限は638℃以下とすることが好ましい。
さらに、加熱温度での保持時間の下限は15分以上とすることが好ましい。一方、加熱温度での保持時間の上限は60分以下とすることが好ましい。
このヒートシンク接合工程S03における接合条件は、真空条件は10−6Pa以上10−3Pa以下の範囲内、加熱温度は510℃以上540℃以下の範囲内、加熱温度での保持時間が10分以上90分以下、加圧荷重が0.5MPa以上2.0MPa以下(5kgf/cm2以上20kgf/cm2以下)の範囲内とされている。
上記のようにして、本実施形態であるパワーモジュール1が製造される。
また、加熱温度が640℃以下とされているので、本体層22a,23aが溶融することが抑制されるとともに、過剰な液相が生成せず、ろうの浸み出しを抑制することができる。一方、加熱温度が610℃以上とされているので、液相が確保され、セラミックス基板11と回路層12及び金属層13を確実に接合することができる。
さらに、第1クラッド材22のろう材層22b及び第2クラッド材23のろう材層23bの厚さtbが0.005mm以上とされているので、接合時に液相が確保され、セラミックス基板11と回路層12及び金属層13を確実に接合することができる。一方、第1クラッド材22のろう材層22b及び第2クラッド材23のろう材層23bの厚さtbが0.02mm以下とされているので、接合時に過剰な液相が生成せず、ろうの浸み出しを抑制することができる。
また、本実施形態では、絶縁層をセラミックス基板で構成したもので説明したが、これに限定されることはなく、絶縁層を樹脂等で構成したものであってもよい。
また、セラミックス基板として窒化珪素やアルミナ等を用いてもよい。
また、本実施形態では、絶縁回路基板(金属層)とヒートシンクとを固相拡散接合によって接合するものとして説明したが、これに限定されることはなく、ろう付け、TLP等の他の接合方法を適用してもよい。
さらに、本実施形態では、第1クラッド材及び第2クラッド材のろう材層をA4343合金で構成したもので説明したが、これに限定されることはなく、Siの含有量が3原子%以上11原子%以下、かつ、Mgの含有量が0.005原子%以下であれば、A4045合金等の他のアルミニウム合金であってもよい。
得られた絶縁回路基板の回路層表面、金属層表面、セラミックス基板表面を目視で観察し、ろう材の浸み出しが観察されたものを「×」、観察されなかったものを「○」と評価した。なお、ろう材の浸み出しには、回路層や金属層の表面に生じる染み状の表面変質や、回路層や金属層とセラミックス基板の接合部分周辺にできる、ろう材がはみ出して固化したこぶ状の変質を含んでいる。
冷熱衝撃試験機(エスペック株式会社製TSB−51)を使用し、絶縁回路基板に対して、液相(フロリナート)で、−40℃×5分←→125℃×5分の3000サイクルを実施した。
この後、回路層とセラミックス基板との接合率を以下のようにして評価した。なお、接合率の評価は、冷熱サイクル試験前(初期接合率)と冷熱サイクル試験後(サイクル後接合率)に行った。
接合率の評価は、絶縁回路基板に対し、セラミックス基板と金属層との界面の接合率について超音波探傷装置(株式会社日立パワーソリューションズ製FineSAT200)を用いて評価し、以下の式から接合率を算出した。
ここで、初期接合面積とは、接合前における接合すべき面積、すなわち本実施例では金属層の面積(38mm×38mm)とした。
(接合率)={(初期接合面積)−(剥離面積)}/(初期接合面積)
超音波探傷像を二値化処理した画像において剥離は接合部内の白色部で示されることから、この白色部の面積を剥離面積とした。
一方、ろう材層のSiの含有量が3原子%以上11原子%以下の範囲内、かつ、ろう材層のMgの含有量が0.005原子%以下とされ、加圧荷重を0.5MPa以上2.0MPa以下の範囲内とし、加熱温度を610℃以上640℃以下の範囲内とした本発明例1〜14では、ろうの浸み出しも確認されず、接合信頼性の高い絶縁回路基板が得られた。
3 半導体素子
10 絶縁回路基板
11 セラミックス基板(絶縁層)
12 回路層(アルミニウム層)
13 金属層(アルミニウム層)
S02 回路層及び金属層形成工程(アルミニウム層形成工程)
Claims (2)
- 絶縁層と、この絶縁層の少なくとも片方の面に形成されたアルミニウム層と、を備えた絶縁回路基板の製造方法であって、
前記アルミニウム層は、本体層とろう材層とを備えたクラッド材が接合されることによって形成されており、
前記本体層は、0.2%耐力が40N/mm2以上のアルミニウム合金で構成されており、前記ろう材層は、Siの含有量が3原子%以上11原子%以下、かつ、Mgの含有量が0.005原子%以下とされたアルミニウム合金で構成されており、
前記絶縁層と前記クラッド材を積層した積層体を、積層方向に加圧した状態で所定の加熱温度まで加熱し、前記絶縁層と前記クラッド材を接合してアルミニウム層を形成するアルミニウム層形成工程を有し、
このアルミニウム層形成工程においては、積層方向の加圧荷重を0.5MPa以上2.0MPa以下の範囲内とし、加熱温度を610℃以上640℃以下の範囲内とすることを特徴とする絶縁回路基板の製造方法。 - 前記クラッド材の本体層の厚さが0.05mm以上2.0mm以下、ろう材層の厚さが0.005mm以上0.02mm以下の範囲内とされていることを特徴とする請求項1に記載の絶縁回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017034790A JP6885104B2 (ja) | 2017-02-27 | 2017-02-27 | 絶縁回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017034790A JP6885104B2 (ja) | 2017-02-27 | 2017-02-27 | 絶縁回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018142576A JP2018142576A (ja) | 2018-09-13 |
JP6885104B2 true JP6885104B2 (ja) | 2021-06-09 |
Family
ID=63528246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017034790A Active JP6885104B2 (ja) | 2017-02-27 | 2017-02-27 | 絶縁回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6885104B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004152972A (ja) * | 2002-10-30 | 2004-05-27 | Mitsubishi Materials Corp | ヒートシンク付セラミック回路基板及びその製造方法 |
JP5989465B2 (ja) * | 2012-09-05 | 2016-09-07 | 昭和電工株式会社 | 絶縁基板の製造方法 |
JP6323103B2 (ja) * | 2014-03-24 | 2018-05-16 | 三菱マテリアル株式会社 | パワーモジュール用基板及びヒートシンク付パワーモジュール用基板 |
JP6417834B2 (ja) * | 2014-10-02 | 2018-11-07 | 三菱マテリアル株式会社 | 冷却器付パワーモジュール用基板及び冷却器付パワーモジュール用基板の製造方法 |
JP6409621B2 (ja) * | 2015-03-03 | 2018-10-24 | 三菱マテリアル株式会社 | セラミックス基板とアルミニウム板との接合体の製造方法 |
-
2017
- 2017-02-27 JP JP2017034790A patent/JP6885104B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018142576A (ja) | 2018-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6111764B2 (ja) | パワーモジュール用基板の製造方法 | |
JP5403129B2 (ja) | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法 | |
JP6079505B2 (ja) | 接合体及びパワーモジュール用基板 | |
TWI609461B (zh) | 接合體之製造方法及功率模組用基板之製造方法 | |
TWI637466B (zh) | 接合體及功率模組用基板 | |
TWI623065B (zh) | 接合體之製造方法及功率模組用基板之製造方法 | |
JP5720839B2 (ja) | 接合体及びパワーモジュール用基板 | |
TWI737894B (zh) | 附有散熱片絕緣電路基板之製造方法 | |
JP6256176B2 (ja) | 接合体の製造方法、パワーモジュール用基板の製造方法 | |
JP5825380B2 (ja) | 銅/セラミックス接合体、及び、パワーモジュール用基板 | |
JP6819299B2 (ja) | 接合体、パワーモジュール用基板、接合体の製造方法及びパワーモジュール用基板の製造方法 | |
JP6790945B2 (ja) | 絶縁回路基板の製造方法、及び、ヒートシンク付き絶縁回路基板の製造方法 | |
JP2014039062A (ja) | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法 | |
JP6323103B2 (ja) | パワーモジュール用基板及びヒートシンク付パワーモジュール用基板 | |
JP5904257B2 (ja) | パワーモジュール用基板の製造方法 | |
JP6885104B2 (ja) | 絶縁回路基板の製造方法 | |
JP6780561B2 (ja) | 接合体の製造方法、絶縁回路基板の製造方法、及び、接合体、絶縁回路基板 | |
JP6645281B2 (ja) | セラミックス/アルミニウム接合体の製造方法、及び、パワーモジュール用基板の製造方法 | |
JP6790915B2 (ja) | 絶縁回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181012 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210426 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6885104 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |