JP6883450B2 - Gate drive device, gate drive method, and semiconductor device - Google Patents
Gate drive device, gate drive method, and semiconductor device Download PDFInfo
- Publication number
- JP6883450B2 JP6883450B2 JP2017047902A JP2017047902A JP6883450B2 JP 6883450 B2 JP6883450 B2 JP 6883450B2 JP 2017047902 A JP2017047902 A JP 2017047902A JP 2017047902 A JP2017047902 A JP 2017047902A JP 6883450 B2 JP6883450 B2 JP 6883450B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- semiconductor switch
- voltage
- delay time
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 190
- 238000000034 method Methods 0.000 title claims description 15
- 230000007704 transition Effects 0.000 claims description 106
- 238000001514 detection method Methods 0.000 claims description 26
- 230000000630 rising effect Effects 0.000 claims description 15
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 22
- 230000004044 response Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- -1 silicon carbide compound Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001976 improved effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
Description
本発明は、ゲート駆動装置、ゲート駆動方法、及び半導体装置に関する。 The present invention relates to a gate drive device, a gate drive method, and a semiconductor device.
近年、シリコンカーバイド化合物半導体(SiC)素子、窒化ガリウム化合物半導体(GaN)素子等の次世代半導体素子を搭載したパワー半導体モジュール(半導体装置とも呼ぶ)の開発が進められている。SiC素子及びGaN素子は、従来のシリコン半導体(Si)素子に対して絶縁破壊電界強度が高いことから高耐圧であり、また不純物濃度をより高く、活性層をより薄くすることができることから高効率且つ高速スイッチング動作が可能な小型の半導体装置を実現することができる。一例としてこのような次世代半導体素子を用いる場合などにおいて高速スイッチング動作を行うと、ターンオフ動作において半導体素子に接続する配線の配線インダクタンス等によりサージ電圧が発生するおそれがある。 In recent years, development of a power semiconductor module (also referred to as a semiconductor device) equipped with a next-generation semiconductor element such as a silicon carbide compound semiconductor (SiC) element or a gallium nitride compound semiconductor (GaN) element has been promoted. The SiC element and the GaN element have a high breakdown voltage because they have a higher dielectric breakdown electric field strength than the conventional silicon semiconductor (Si) element, and also have a higher impurity concentration and a thinner active layer, so that they are highly efficient. Moreover, it is possible to realize a small semiconductor device capable of high-speed switching operation. As an example, when a high-speed switching operation is performed when such a next-generation semiconductor element is used, a surge voltage may be generated due to the wiring inductance of the wiring connected to the semiconductor element in the turn-off operation.
サージ電圧の発生を回避するために、例えばスイッチング時に半導体素子のゲートと基準電位との間に接続する抵抗を高速で切り換えることによってゲート電圧の遷移波形を変える、アクティブゲート制御を適用することができる。例えば特許文献1には、半導体素子(ここでは、絶縁ゲートバイポーラトランジスタ(IGBT)とする)のコレクタ電圧がターンオフ期間中にある設定電圧以上になった時にゲート抵抗をより大きくすることで、跳ね上がり電圧(すなわち、サージ電圧)を抑制する電力変換装置が開示されている。
しかしながら、特許文献1におけるアクティブゲート制御においては、毎回ターンオフ期間中にゲート抵抗を切り換えるのでゲート電圧の切り換えが常に遅延する。この結果、サージ電圧が問題とならない領域では、ゲート電圧の変化の遅延に伴うスイッチング速度の低下に起因するスイッチング損失の増大が問題となる。
However, in the active gate control in
(項目1)
ゲート駆動装置は、オン状態の半導体スイッチに流れる電流量に応じて変化する検出値を検出する検出部を備えてよい。
ゲート駆動装置は、検出値に応じて、半導体スイッチがオン状態からターンオフするまでの半導体スイッチのゲート電圧の遷移波形を選択する選択部を備えてよい。
ゲート駆動装置は、選択された遷移波形により半導体スイッチのゲート電圧を制御してターンオフさせるゲート制御部を備えてよい。
(Item 1)
The gate drive device may include a detection unit that detects a detection value that changes according to the amount of current flowing through the semiconductor switch in the on state.
The gate drive device may include a selection unit that selects a transition waveform of the gate voltage of the semiconductor switch from the on state to the turn-off of the semiconductor switch according to the detected value.
The gate drive device may include a gate control unit that controls the gate voltage of the semiconductor switch to turn off according to the selected transition waveform.
(項目2)
検出値は、半導体スイッチのオン電圧に基づく値であってよい。
(Item 2)
The detected value may be a value based on the on-voltage of the semiconductor switch.
(項目3)
ゲート制御部は、選択された遷移波形に応じて、半導体スイッチのターンオフ遷移期間中にアクティブゲート制御を行うか否かを決定してよい。
(Item 3)
The gate control unit may determine whether or not to perform active gate control during the turn-off transition period of the semiconductor switch according to the selected transition waveform.
(項目4)
ゲート制御部は、選択された遷移波形に応じて半導体スイッチのゲートと基準電位との間に接続する抵抗を切り換えてよい。
(Item 4)
The gate control unit may switch the resistance connected between the gate of the semiconductor switch and the reference potential according to the selected transition waveform.
(項目5)
ゲート制御部は、半導体スイッチのゲートと基準電位との間に並列に接続可能な複数の抵抗を有し、選択された遷移波形に応じて複数の抵抗のうちの接続される抵抗の組み合わせを切り換えてよい。
(Item 5)
The gate control unit has a plurality of resistors that can be connected in parallel between the gate of the semiconductor switch and the reference potential, and switches the combination of the connected resistors among the plurality of resistors according to the selected transition waveform. It's okay.
(項目6)
ゲート制御部は、オン状態から予め定められた遅延時間経過後に抵抗を切り換えてよい。
(Item 6)
The gate control unit may switch the resistance after a predetermined delay time has elapsed from the on state.
(項目7)
選択部は、オン状態の半導体スイッチに流れる電流量に応じて変化する検出値とオン状態からターンオフするまでに半導体スイッチに加わるサージ電圧との相関関係に基づいて、検出値に応じた遷移波形を選択してよい。
(Item 7)
The selection unit creates a transition waveform according to the detected value based on the correlation between the detected value that changes according to the amount of current flowing through the semiconductor switch in the on state and the surge voltage applied to the semiconductor switch from the on state to the turn-off. You may choose.
(項目8)
選択部は、検出値を相関関係に基づいて定められる閾値と比較し、その比較結果に応じて遷移波形を選択してよい。
(Item 8)
The selection unit may compare the detected value with the threshold value determined based on the correlation, and select the transition waveform according to the comparison result.
(項目9)
半導体装置は、半導体スイッチを備えてよい。
半導体装置は、項目1から8のいずれか一項に記載のゲート駆動装置を備えてよい。
(Item 9)
The semiconductor device may include a semiconductor switch.
The semiconductor device may include the gate drive device according to any one of
(項目10)
ゲート駆動方法は、オン状態の半導体スイッチに流れる電流量に応じて変化する検出値を検出する段階を備えてよい。
ゲート駆動方法は、検出値に応じて、半導体スイッチがオン状態からターンオフするまでの半導体スイッチのゲート電圧の遷移波形を選択する段階を備えてよい。
ゲート駆動方法は、選択された遷移波形により半導体スイッチのゲート電圧を制御してターンオフさせる段階を備えてよい。
(Item 10)
The gate driving method may include a step of detecting a detection value that changes according to the amount of current flowing through the semiconductor switch in the on state.
The gate driving method may include a step of selecting a transition waveform of the gate voltage of the semiconductor switch from the on state to the turn-off of the semiconductor switch according to the detected value.
The gate drive method may include a step of controlling the gate voltage of the semiconductor switch according to the selected transition waveform to turn it off.
(項目11)
検出値は、半導体スイッチのオン電圧に基づく値であってよい。
(Item 11)
The detected value may be a value based on the on-voltage of the semiconductor switch.
(項目12)
制御する段階では、選択された遷移波形に応じて、半導体スイッチのターンオフ遷移期間中にアクティブゲート制御を行うか否かを決定してよい。
(Item 12)
At the control stage, it may be determined whether or not active gate control is performed during the turn-off transition period of the semiconductor switch according to the selected transition waveform.
(項目13)
制御する段階では、選択された遷移波形に応じて半導体スイッチのゲートと基準電位との間に接続する抵抗を切り換えてよい。
(Item 13)
At the control stage, the resistance connected between the gate of the semiconductor switch and the reference potential may be switched according to the selected transition waveform.
(項目14)
制御する段階では、選択された遷移波形に応じて、半導体スイッチのゲートと基準電位との間に並列に接続可能な複数の抵抗のうちの接続される抵抗の組み合わせを切り換えてよい。
(Item 14)
At the control stage, the combination of the connected resistors among the plurality of resistors that can be connected in parallel between the gate of the semiconductor switch and the reference potential may be switched according to the selected transition waveform.
(項目15)
制御する段階では、オン状態から予め定められた遅延時間経過後に抵抗を切り換えてよい。
(Item 15)
In the control stage, the resistance may be switched after a predetermined delay time has elapsed from the on state.
(項目16)
選択する段階では、オン状態の半導体スイッチに流れる電流量に応じて変化する検出値とオン状態からターンオフするまでに半導体スイッチに加わるサージ電圧との相関関係に基づいて、検出値に応じた遷移波形を選択してよい。
(Item 16)
At the selection stage, the transition waveform according to the detected value is based on the correlation between the detected value that changes according to the amount of current flowing through the semiconductor switch in the on state and the surge voltage applied to the semiconductor switch from the on state to the turn-off. May be selected.
(項目17)
選択する段階では、検出値を相関関係に基づいて定められる閾値と比較し、その比較結果に応じて遷移波形を選択してよい。
(Item 17)
At the selection stage, the detected value may be compared with a threshold value determined based on the correlation, and the transition waveform may be selected according to the comparison result.
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 The outline of the above invention does not list all the features of the present invention. Sub-combinations of these feature groups can also be inventions.
半導体スイッチに流れる電流量に応じて半導体スイッチがオン状態からターンオフするまでのゲート電圧の遷移波形を選択するので、サージ電圧の対策を行いつつスイッチング損失も抑制することができる。 Since the transition waveform of the gate voltage from the on state to the turn-off of the semiconductor switch is selected according to the amount of current flowing through the semiconductor switch, switching loss can be suppressed while taking measures against surge voltage.
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the inventions that fall within the scope of the claims. Also, not all combinations of features described in the embodiments are essential to the means of solving the invention.
図1は、本実施形態に係るゲート駆動装置40を含んで構成される半導体装置100の回路構成を示す。半導体装置100は、半導体スイッチ51、ダイオード52、及びゲート駆動装置40を備える。なお、これらの素子及び装置は、外部からスイッチング信号S1を入力するためのスイッチング端子57、電流を通電するためのドレイン端子58及びソース端子59の間に接続されている。
FIG. 1 shows a circuit configuration of a
なお、半導体装置100において、半導体スイッチ51、ダイオード52、及びゲート駆動装置40より下側アームを構成し、これに接続する上側アームをさらに設けてインバータ装置等に搭載される半導体モジュールを構成してもよい。上側アームは、ドレイン端子58にソースを接続する半導体スイッチ、半導体スイッチに逆並列に接続するダイオード、及び半導体スイッチのゲートに接続するゲート駆動装置を備えてよい。
In the
半導体スイッチ51は、SiC等の化合物半導体からなるスイッチング素子であり、一例として、金属酸化物半導体電界効果トランジスタ(MOSFET)である。これに代えて、半導体スイッチ51は、Si半導体等のIV族半導体で実現されてもよく、絶縁ゲートバイポーラトランジスタ(IGBT)等を採用したものであってもよい。本実施形態では、一例として、MOSFETを採用する。半導体スイッチ51は、ゲート電極(単にゲートとも呼ぶ)G、ドレイン電極(単にドレインとも呼ぶ)D、及びソース電極(単にソースとも呼ぶ)Sを有し、それぞれ後述するゲート駆動装置40、ドレイン端子58、及びソース端子59に接続されている。
The
ダイオード52は、SiC等の化合物半導体からなる整流素子であり、一例として、ショットキーバリアダイオード(SBD)を採用することができる。これに代えて、ダイオード52は、Si半導体等のIV族半導体で実現されてもよい。ダイオード52は、アノード電極及びカソード電極を有し、それぞれ半導体スイッチ51のソースS及びドレインDに接続される。それにより、半導体スイッチ51及びダイオード52が逆並列に接続されてスイッチング装置を構成する。なお、通常、MOSFETは寄生ダイオードを含むため、半導体スイッチ51がMOSFETである場合は、必ずしも、ダイオード52を新たに設けなくてもよい。
The
ゲート駆動装置40は、スイッチング端子57に入力されるスイッチング信号に応じてゲートを駆動することにより半導体スイッチ51をスイッチングさせるとともに、アクティブゲート制御によりサージ電圧の発生を抑制することができる装置である。ゲート駆動装置40は、検出部10、選択部20、タイミング生成部24、及びゲート制御部30を備える。なお、ゲート駆動装置40は、一例として、スイッチング端子57がパルス幅変調器(不図示)に接続され、パルス幅変調器からのPWM制御に応じたスイッチング信号S1がスイッチング端子57に入力される。
The
検出部10は、オン状態の半導体スイッチ51に流れる電流量に応じて変化する検出値を検出するユニットである。MOSFET,IGBT等の半導体スイッチ51は、ゲート電圧が変化しなければ、流れる電流が大きくなるにつれてオン電圧(すなわち、半導体スイッチ51のオン時のドレイン−ソース間電圧)が大きくなる性質を有する。そこで、本実施形態では、電流量に応じて変化する検出値として、半導体スイッチ51のオン電圧Vonに基づく値(例えば、オン電圧Von、オン電圧Vonの分圧値など)を採用する。ここで、オン電圧は、電流と異なり抵抗に通電して検出する必要がないため、ほぼ損失を生じることなく検出することができる。
The
サージ電圧は、半導体スイッチ51がオン状態からオフ状態に変化したことで半導体スイッチ51を流れる電流が急速に減少することに伴い、半導体スイッチ51に接続された配線のインダクタンスに電流変化に応じた電圧が生じることにより発生する。ここで、発明者は、後述するように、ターンオフ前に半導体スイッチ51に流れていた電流の大きさとサージ電圧とに相関があるという知見を得た。この知見に対して、上記のように、半導体スイッチ51のオン電圧によりオン状態の半導体スイッチ51に流れる電流量をスケールすることができ、オン電圧が大きいほど電流量が大きくなることから、半導体スイッチ51のオン電圧が高いほどサージ電圧が生じる可能性が高いと言える。従って、サージ電圧との相関のあるオン電圧を検出して、オン電圧に応じて動的にアクティブゲート制御適用の有無を切り替えることにより、半導体スイッチ51にサージ電圧が発生するのを回避しつつ、スイッチング損失の抑制を計ることが可能となる。
The surge voltage is a voltage corresponding to the current change in the inductance of the wiring connected to the
検出部10は、半導体スイッチ51のドレインD及びソースSに接続され、それらの間の電位差(DS間電圧)Vdsを検出することで、半導体スイッチ51がオン状態にあるときにはオン電圧Vonを検出する。得られた検出値は、選択部20に送信される。
The
選択部20は、検出部10から送信される検出値に応じて、オン状態から半導体スイッチ51がターンオフするまでのゲート電圧の遷移波形を選択するユニットである。遷移波形は、一例として、非アクティブゲート制御用の遷移波形1及びアクティブゲート制御用の遷移波形2の2つの遷移波形を選択肢として含む。選択部20は、比較回路21、基準電圧源22、及びDフリップフロップ23を有する。
The
比較回路21は、検出部10及び基準電圧源22に接続され、検出部10から受信するオン電圧Vonの検出値と基準電圧源22から入力されるリファレンス(閾値の一例である)とを比較して、その比較結果よりゲート電圧の遷移波形を選択する選択信号を出力する。例えば、比較回路21は、2つの遷移波形1及び2のいずれかを指定する選択信号を出力することができ、オン電圧Vonの検出値がリファレンス電位より小さい場合に遷移波形1を選択する選択信号「0」(L(ロー)レベル)を出力し、大きい場合に遷移波形2を選択する選択信号「1」(H(ハイ)レベル)を出力する。選択信号は、Dフリップフロップ23に送信される。
The
基準電圧源22は、比較回路21によりオン電圧Vonの検出値と比較するためのリファレンスとして、基準電圧を出力する定電圧源である。ここで、オフされる前に半導体スイッチ51に流れる電流の大きさによって発生するサージ電圧の大きさが変わる、すなわち、オフされる前の半導体スイッチ51に流れている電流量とオン状態からターンオフするまでの半導体スイッチ51に加わるサージ電圧との間に相関があることが本出願の発明者の実験により見出されている。上記のとおり、オン状態の半導体スイッチ51に流れる電流量はオン電圧により見積もることができることから、遷移波形を選択するためのオン電圧の基準値、すなわちリファレンスとなる基準電圧値を、オン電圧とオン状態からターンオフするまでに半導体スイッチ51に加わるサージ電圧との相関関係に基づいて定めることとする。
The
ゲート駆動装置40は、上述のとおり定められるリファレンスを用いて検出値を比較し、その比較結果に応じて遷移波形を選択することで、検出値がリファレンスを超えて許容範囲を超えるサージ電圧が発生することが予想される場合にゲート電圧の遷移を緩やかにする遷移波形2を選択してサージ電圧を抑え、検出値がリファレンスを超えずサージ電圧が発生しない又は発生する可能性が小さいと予想される場合にゲート電圧をより急速に遷移させる遷移波形1を選択して高速でターンオフさせてスイッチング損失を抑制することができる。
The
Dフリップフロップ23は、スイッチング端子57を介して外部入力されるスイッチング信号S1(C)の立ち上がりによりトリガされて比較回路21が出力する選択信号(D)をラッチし、ラッチした選択信号(Q)を出力する。それにより、後述するゲート制御部30により、スイッチング信号S1により規定されるタイミング(すなわち、ターンオフ動作の開始時)で選択信号を取り込んで、遷移波形を切り換えることができる。ここで、スイッチング信号S1は、「0」が半導体スイッチ51のオンを指示し、「1」が半導体スイッチ51のオフを指示する信号である。なお、オンが継続している状態におけるDS間電圧(すなわち、オン電圧)の変化は通常緩やかであることから、ターンオフ動作の開始時に限らず、ターンオフ動作の開始前、例えば、オン電圧の検出値がリファレンスを超えた時(選択信号が「1」に変更された時)の選択信号に従って遷移波形を切り換えてもよい。
The D flip-
タイミング生成部24は、スイッチング端子57を介して外部入力されるスイッチング信号S1を基にして、ゲート電圧にアクティブゲート制御用の遷移波形2を生成させるための第1タイミング信号S01及び第2タイミング信号S02を生成するユニットである。ゲート駆動装置40においては、第1タイミング信号S01は、一例としてスイッチング信号S1に等しい、すなわちスイッチング信号S1の立ち上がりと立ち下がりに同期した立ち上がりと立ち下がりを有する信号である。第2タイミング信号S02は、一例としてスイッチング信号S1の立ち上がりに同期して立ち上がり、予め定められた第1遅延時間後に立下り、さらに第2遅延時間経過後に再度立ち上がり、スイッチング信号S1の立ち下がりに同期して立ち下がる信号である。第1タイミング信号S01及び第2タイミング信号S02は、ゲート制御部30に送信される。
The
なお、本実施形態では、選択部20は、ゲート電圧の遷移波形として2つの遷移波形1及び2のうちからいずれかを選択するよう構成したが、異なる基準電圧源22にそれぞれ接続される複数の比較回路21を用いて、オン電圧Vonの検出値を異なるリファレンスとそれぞれ比較することで、オン電圧Vonの検出値に応じて3以上の遷移波形の中からいずれかを選択するよう構成してもよい。これに対応して、3以上の遷移波形をそれぞれ生成するタイミング生成部24をさらに設けてもよい。また、ゲート駆動装置40は、オン電圧Vonの検出値に応じて連続的に遷移波形を変えるようにゲート制御部30を制御してもよい。
In the present embodiment, the
ゲート制御部30は、選択部20により選択された遷移波形により半導体スイッチ51のゲート電圧を制御してターンオフさせるユニットであり、選択回路31,32、半導体スイッチ33,34、及び抵抗素子35〜37を有する。
The
選択回路31,32は、それぞれ、選択部20から受信する選択信号に応じて半導体スイッチ33,34を制御するスイッチング信号S2及びS3を出力する回路である。選択回路31(32)は、スイッチング端子57、タイミング生成部24、及び選択部20(すなわち、Dフリップフロップ23)に接続する3つの入力IN1,IN2,SEL(以下において、これらの表記IN1,IN2,SELを入力端子及びその入力端子に入力される信号の両方に適用する)を有し、これらの入力を介してスイッチング端子57からスイッチング信号S1、タイミング生成部24から第1タイミング信号S01と第2タイミング信号S02、及び選択部20から選択信号を受信する。
The
図2に、選択回路31の構成の一例を示す。選択回路31は、NAND回路31a,31b,31c及びNOT回路31dを有する。NAND回路31aは、入力IN1とNOT回路31dを介して入力SELとに接続され、入力IN1と入力SELの論理否定との否定論理積を出力する。NAND回路31bは、入力IN2と入力SELとに接続され、それらの否定論理積を出力する。NAND回路31cは、NAND回路31a,31bに接続され、それぞれの出力の否定論理積(OUT)を出力する。NOT回路31dは、入力SELとNAND回路31aとの間に接続され、入力SELの論理否定をNAND回路31aに入力する。このように構成された選択回路31において、入力SELが「0」の場合に入力IN1が出力され、入力SELが「1」の場合に入力IN2が出力される。選択回路32も、選択回路31と同様に構成される。
FIG. 2 shows an example of the configuration of the
従って、選択回路31(32)は、入力SELに入力される選択信号が「0」の場合に入力IN1から入力されるスイッチング信号S1を、選択信号が「1」の場合に入力IN2から入力される第1タイミング信号S01(第2タイミング信号S02)を、スイッチング信号S2(S3)として出力する。これにより、ゲート制御部30は、選択部20により選択された非アクティブゲート制御用の遷移波形1を指示する選択信号「0」、又はアクティブゲート制御用の遷移波形2を指示する選択信号「1」に応じて、半導体スイッチ51のターンオフ遷移期間中にアクティブゲート制御を行うか否かを切り換え可能とする。
Therefore, the selection circuit 31 (32) inputs the switching signal S1 input from the input IN1 when the selection signal input to the input SEL is “0”, and is input from the input IN2 when the selection signal is “1”. The first timing signal S01 (second timing signal S02) is output as the switching signal S2 (S3). As a result, the
半導体スイッチ33,34は、それぞれ、スイッチング信号S2,S3を受けて抵抗素子35,36を基準電位VL(半導体スイッチ51のソース電位)に接続するスイッチング素子である。
The semiconductor switches 33 and 34 are switching elements that receive the switching signals S2 and S3 and connect the
抵抗素子35〜37は、半導体スイッチ51のゲートGに接続して、ゲート電圧の変化速度を変更するための可変ゲート抵抗(単に、ゲート抵抗とも呼ぶ)Rgとして機能する。抵抗素子37は、半導体スイッチ51のゲートG及び不図示の回路素子を介して上アーム側の高電位側の基準電位(不図示)に一端を接続し、抵抗素子35,36は、一端を抵抗素子37の他端に、他端をそれぞれ半導体スイッチ33,34を介して基準電位VLに接続する。
The
例えば、選択回路31,32によりそれぞれオン信号「1」のスイッチング信号S2,S3が出力されると、半導体スイッチ33,34がともにオンされることで、抵抗素子35,36が抵抗素子37と基準電位VLとの間に並列に接続される。それにより、半導体スイッチ51のゲートGに合成抵抗値の小さいゲート抵抗Rgが接続されて、ゲート電圧が急速に遷移することとなる。一方、選択回路31,32によりそれぞれオン信号「1」のスイッチング信号S2及びオフ信号「0」のスイッチング信号S3が出力されると、半導体スイッチ33がオンされ、半導体スイッチ34がオフされることで、抵抗素子35のみが抵抗素子37と基準電位VLとの間に接続される。それにより、半導体スイッチ51のゲートGに合成抵抗値の大きいゲート抵抗Rgが接続されて、ゲート電圧が緩やかに遷移することとなる。
For example, when the switching signals S2 and S3 of the on signal "1" are output by the
上述のとおり構成されたゲート制御部30において、選択部20により選択された遷移波形に応じて半導体スイッチ51のゲートGと基準電位VLとの間に接続するゲート抵抗Rgの大きさが変更される。本実施形態では、半導体スイッチ51のゲートGと基準電位VLとの間に並列に接続可能な2つの抵抗素子35,36のうちの接続される抵抗の組み合わせを切り換えることで、半導体スイッチ51のゲートGに接続するゲート抵抗Rgの大きさを変更する。それにより、半導体スイッチ51のゲート電圧の遷移を制御する。
In the
例えば、ゲート制御部30は、選択部20から非アクティブゲート制御用の遷移波形1を選択する選択信号「0」を受けると、選択回路31,32はそれぞれ入力IN1に入力されるスイッチング信号S1をスイッチング信号S2,S3として出力する。それにより、スイッチング信号S1の立ち上がりに応じて半導体スイッチ33,34がともにオンされて小さいゲート抵抗Rgに変更されることで、ゲート電圧を急速に遷移させ、半導体スイッチ51を高速にスイッチングすることができる。
For example, when the
一方、ゲート制御部30は、選択部20からアクティブゲート制御用の遷移波形2を選択する選択信号「1」を受けると、選択回路31,32はそれぞれの入力IN2に入力される第1タイミング信号S01及び第2タイミング信号S02をスイッチング信号S2,S3として出力する。それにより、第1タイミング信号S01及び第2タイミング信号S02の立ち上がりに応じて半導体スイッチ33,34がともにオンされ、立ち上がり(すなわち、オン状態の終了)から予め定められた第1遅延時間経過するまで小さいゲート抵抗Rgに変更されることで、ゲート電圧を急速に遷移させ、半導体スイッチ51を高速にスイッチングすることができる。また、第1遅延時間経過後に、第2タイミング信号S02の立下りに応じて半導体スイッチ34がオフされ、さらに第2遅延時間経過するまで大きいゲート抵抗Rgに変更されることで、ゲート電圧を緩やかに遷移させ、半導体スイッチ51に加わるサージ電圧を抑えることができる。また、第2遅延時間経過後、第2タイミング信号S02の立ち上がりに応じて半導体スイッチ34がオンされ、小さいゲート抵抗Rgに変更されることで、ゲート電圧を急速に遷移させ、半導体スイッチ51のターンオフ動作を早急に終了させることができる。
On the other hand, when the
図3に、本実施形態に係るゲート駆動装置40による半導体スイッチ51に対するアクティブゲート制御のフローを示す。
FIG. 3 shows a flow of active gate control for the
ステップS10では、ゲート駆動装置40によるアクティブゲート制御の制御パラメータを初期設定する。制御パラメータは、例えば、選択部20において、電圧Vonの検出値と比較するリファレンス(すなわち、閾値Von_th)及びタイミング生成部24により生成される第2タイミング信号S02における第1及び第2遅延時間を含む。
In step S10, the control parameters of the active gate control by the
リファレンスは、オン電圧とオン状態からターンオフするまでの半導体スイッチ51に加わるサージ電圧との間の相関関係に基づいて定めることができる。相関関係は、半導体スイッチ51のゲート電圧を制御してターンオフさせる際に、ターンオフ前のオン状態においてオン電圧を検出し、オン状態から半導体スイッチ51がターンオフするまでのDS間電圧Vdsを測定してサージ電圧(例えば、ピーク電圧)を検出し、これを様々なゲート電圧に対して実行してオン電圧とサージ電圧との検出結果を複数収集することで得られる。相関関係は、例えば、一次関数を用いて表すことができる。そこで、半導体スイッチ51に対して許容できる電圧(例えば、許容電圧Vds_th=1200V)を超えるサージ電圧が生じ得るオン電圧の下限をリファレンスとして定める。
The reference can be determined based on the correlation between the on-voltage and the surge voltage applied to the
第1及び第2遅延時間は、半導体スイッチ51においてサージ電圧が発生し得る期間(サージ期間と呼ぶ)に基づいて定めることができる。サージ期間は、例えば、半導体スイッチ51のゲート電圧を制御してターンオフさせる際に、オン状態から半導体スイッチ51がターンオフするまでのDS間電圧Vdsを測定してサージ電圧の遷移波形を検出し、半導体スイッチ51に対して許容できる電圧を超える期間或いはピーク電圧に対して一定割合を超える期間を検出し、これを様々なゲート電圧の遷移波形に対して実行して複数収集することで得られる。DS間電圧Vdsの立ち上がり速度を考慮して、サージ期間の始期より前の時刻t1より第1遅延時間(例えば、約30ナノ秒)を定め、またゲート抵抗Rgを変更して観測した終期より後の時刻t2より第2遅延時間(例えば、約60ナノ秒)を定めることができる。なお、第1及び第2遅延時間を設定することは、ゲート電圧の遷移波形を設定することに等しい。
The first and second delay times can be determined based on the period during which a surge voltage can be generated in the semiconductor switch 51 (referred to as a surge period). During the surge period, for example, when the gate voltage of the
なお、ゲート駆動装置40の制御パラメータの初期設定は、ゲート駆動装置40を半導体装置100に組み込み、半導体装置100を稼働した状態において実行してもよい。
The initial setting of the control parameters of the
初期設定が完了すると、ゲート駆動装置40は半導体装置100に組み込まれ、半導体スイッチ51のゲートに接続される。なお、ゲート駆動装置40を半導体装置100に組み込んだ後、ゲート駆動装置40の制御パラメータの調整をしてもよい。
When the initial setting is completed, the
半導体装置100を稼働すると、制御装置から半導体スイッチ51を制御するためのスイッチング信号S1が入力され、この信号に従ってゲート駆動装置40は半導体スイッチ51をスイッチング動作することで、例えば誘導性の負荷に電流が供給される。半導体スイッチ51のスイッチング動作、特に半導体スイッチ51がオン状態からオフ状態に遷移するターンオフ動作において、ゲート駆動装置40によるゲート制御が実行される。
When the
ステップS11では、検出部10により、オン状態の半導体スイッチ51に流れる電流量に応じて変化する検出値、すなわちオン電圧に基づく値を検出する。検出部10は、検出値の検出結果を選択部20に送信する。
In step S11, the
ステップS12では、選択部20により、ステップS11で検出された検出値に応じて、オン状態から半導体スイッチ51がターンオフするまでのゲート電圧の遷移波形を選択する。選択部20は、検出値をリファレンスと比較し、その比較結果に応じて遷移波形を選択する。ここで、検出値がリファレンスより小さい場合、サージ電圧が発生しないと判断できるので、非アクティブゲート制御用の遷移波形1を選択し、検出値がリファレンスを超える場合、許容範囲を超えるサージ電圧が発生し得ると判断できるので、選択部20はアクティブゲート制御用の遷移波形2を選択する。選択部20は、遷移波形1を選択する選択信号「0」又は遷移波形2を選択する選択信号「1」をゲート制御部30に送信する。
In step S12, the
ステップS13では、ゲート制御部30により、遷移波形1及び2のうち選択された遷移波形により半導体スイッチ51のゲート電圧を制御して半導体スイッチ51をターンオフさせる。
In step S13, the
半導体装置100は、スイッチング信号S1に同期して、半導体スイッチ51がオン状態からオフ状態にターンオフされる都度(スイッチング信号S1が立ち上がる毎に)、ステップS11〜S13を繰り返す。
The
図4は、非アクティブゲート制御時におけるスイッチング信号S1〜S3、スイッチング信号S1が指示する半導体スイッチ51の動作状態、ゲート抵抗Rg、DS間電圧Vdsの時間遷移の一例を示す。この例では、半導体スイッチ51のオン状態の間のDS間電圧Vds(すなわち、オン電圧)が、閾値Von_thを超えない。
FIG. 4 shows an example of the switching signals S1 to S3 during inactive gate control, the operating state of the
この場合において、時刻t0で、検出部10はオン電圧を検出し(ステップS11)、選択部20はオン電圧の検出値をリファレンス(すなわち、閾値Von_th)と比較する(ステップS12)。ここで、選択部20は、検出値がリファレンスより小さいことから、非アクティブゲート制御用の遷移波形1を選択して、選択信号「0」をゲート制御部30に送信する。ゲート制御部30は、選択された遷移波形により半導体スイッチ51のゲート電圧を制御してターンオフさせる(ステップS13)。ここで、ゲート制御部30は、選択部20から選択信号「0」を受けて非アクティブゲート制御用の遷移波形1により半導体スイッチ51を制御する。
In this case, at time t 0 , the
遷移波形1による非アクティブゲート制御において、ゲート制御部30は、スイッチング端子57を介して外部から入力されるスイッチング信号S1をスイッチング信号S2,S3として用いて、半導体スイッチ33,34を制御する。ここで、スイッチング信号S1が立ち上がる時刻t0にて、半導体スイッチ51のターンオフ動作が開始するとともに、小さいゲート抵抗Rgに変更される。抵抗素子35〜37の切り換え接続によるゲート抵抗Rgの変更の詳細は、先述のとおりである。小さいゲート抵抗Rgによりゲート電圧が急速に遷移し、それによりDS間電圧Vdsが急速に立ち上がり且つ飽和する。
In the inactive gate control by the
上述の例では、オン電圧が閾値Von_thを超えないことで、オン状態から半導体スイッチ51がターンオフするまでにDS間電圧Vdsは許容電圧Vds_thを超えない、すなわちサージ電圧は発生しないと判断される。斯かる場合、非アクティブゲート制御用の遷移波形1により半導体スイッチ51を制御することで、つまり、小さいゲート抵抗Rgに変更してゲート電圧を急速に遷移させることで、半導体スイッチ51を高速にスイッチングして、スイッチング損失を抑制することができる。
In the above example, since the on-voltage does not exceed the threshold value Von_th, it is determined that the DS-to-DS voltage Vds does not exceed the permissible voltage Vds_th from the on state to the turn-off of the
図5は、アクティブゲート制御時における、スイッチング信号S1〜S3、半導体スイッチ51の動作状態、ゲート抵抗Rg、DS間電圧Vdsの時間遷移の一例を示す。この例では、半導体スイッチ51のオン状態のDS間電圧Vds(すなわち、オン電圧)が増加し、時刻tmにて閾値Von_thを超える。
FIG. 5 shows an example of the time transition of the switching signals S1 to S3, the operating state of the
この場合において、時刻t0(又はDS間電圧Vdsが閾値Von_thを超える時刻tm)で、検出部10はオン電圧を検出し(ステップS11)、選択部20はオン電圧の検出値をリファレンス(すなわち、閾値Von_th)と比較する(ステップS12)。ここで、選択部20は、検出値がリファレンスより大きいことで、アクティブゲート制御用の遷移波形2を選択して、選択信号「1」をゲート制御部30に送信する。ゲート制御部30は、選択された遷移波形により半導体スイッチ51のゲート電圧を制御してターンオフさせる(ステップS13)。ここで、ゲート制御部30は、選択部20から選択信号「1」を受けてアクティブゲート制御用の遷移波形2により半導体スイッチ51を制御する。
In this case, at time t 0 (or time tm when the DS-to-DS voltage Vds exceeds the threshold value Von_th), the
遷移波形2によるアクティブゲート制御において、ゲート制御部30は、タイミング生成部24により生成される第1タイミング信号S01及び第2タイミング信号S02をスイッチング信号S2,S3として用いて、半導体スイッチ33,34を制御する。ここで、スイッチング信号S2,S3(第1タイミング信号S01及び第2タイミング信号S02)がともに立ち上がる時刻t0にて、半導体スイッチ51のターンオフ動作が開始するとともに、小さいゲート抵抗Rgに変更される。抵抗素子35〜37の切り換え接続によるゲート抵抗Rgの変更の詳細は、先述のとおりである。オン状態の終了から予め定められた第1遅延時間経過するまで小さいゲート抵抗Rgによりゲート電圧が急速に遷移し、それによりDS間電圧Vdsは急速に立ち上がる。
In the active gate control by the transition waveform 2, the
第1遅延時間経過後、スイッチング信号S3(第2タイミング信号S02)が立ち下がる時刻t1にて、大きいゲート抵抗Rgに変更される。抵抗素子35〜37の切り換え接続によるゲート抵抗Rgの変更の詳細は、先述のとおりである。図中、本実施形態のアクティブゲート制御を実行した場合のDS間電圧Vdsを実線を用いて示し、ゲート制御を実行しなかった場合(常時、小さいゲート抵抗Rgを使用した場合)のDS間電圧Vdsを点線を用いて示している。点線で示す波形から分かるように、オン電圧の検出値が閾値Von_thより大きい場合に常時小さいゲート抵抗Rgを使用すると、DS間電圧Vdsのオーバーシュートおよびその後の発振波形の振幅が大きくなり、DS間電圧Vdsが許容電圧Vds_thを超えてしまう、すなわちサージ電圧が発生することが分かる。これに対し、実線で示す波形では、第1遅延時間の経過後、第2遅延時間が経過するまで大きいゲート抵抗Rgによりゲート電圧が緩やかに遷移するので、半導体スイッチ51に加わるサージ電圧が抑えられることが分かる。
After the lapse of the first delay time, the gate resistance Rg is changed to a large gate resistance Rg at the time t1 when the switching signal S3 (second timing signal S02) falls. The details of changing the gate resistance Rg by the switching connection of the
第2遅延時間経過後、スイッチング信号S3(第2タイミング信号S02)が再度立ち上がる時刻t2にて、小さいゲート抵抗Rgに変更される。抵抗素子35〜37の切り換え接続によるゲート抵抗Rgの変更の詳細は、先述のとおりである。小さいゲート抵抗Rgによりゲート電圧が急速に遷移し、それによりDS間電圧Vdsは急速に飽和して、半導体スイッチ51のターンオフ動作が終了する。
After the lapse of the second delay time, the switching signal S3 (second timing signal S02) is changed to a smaller gate resistance Rg at the time t2 when the switching signal S3 (second timing signal S02) rises again. The details of changing the gate resistance Rg by the switching connection of the
上述の例では、オン電圧の検出値が閾値Von_thを超えることで、オン状態から半導体スイッチ51がターンオフするまでにDS間電圧Vdsは許容電圧Vds_thを超える、すなわちサージ電圧が発生すると判断される。斯かる場合、アクティブゲート制御用の遷移波形2により半導体スイッチ51を制御することで、つまり、第1遅延時間が経過するまで小さいゲート抵抗Rgに変更してゲート電圧を急速に遷移させることで半導体スイッチ51を高速にスイッチングし、さらに第2遅延時間が経過するまで大きいゲート抵抗Rgに変更してゲート電圧を緩やかに遷移させることでサージ電圧を抑え、さらに第2遅延時間が経過した後、再度小さいゲート抵抗Rgに変更してゲート電圧を急速に遷移させることで半導体スイッチ51のターンオフ動作を急速に終了させることができる。従って、半導体スイッチ51がターンオフする前のオン状態の間にオン電圧を検出し、この検出結果に応じてターンオフ動作時に予め定められた第1及び第2遅延時間でゲート抵抗を変更することで、サージ電圧を抑えることができる。
In the above example, when the detected value of the on-voltage exceeds the threshold value Von_th, it is determined that the DS-to-DS voltage Vds exceeds the permissible voltage Vds_th from the on state to the turn-off of the
なお、本実施形態に係るゲート駆動装置40では、選択部20により非アクティブゲート制御用の遷移波形1及びアクティブゲート制御用の遷移波形2の2つの遷移波形からいずれかを選択することとしたが、これに代えて、遷移速度の異なる(例えば、遷移の速い及び遅い)2つのアクティブゲート制御用の遷移波形からいずれかを選択することとしてもよい。
In the
なお、本実施形態に係るゲート駆動装置40では、ターンオフ動作の開始から第1遅延時間が経過するまで小さいゲート抵抗に変更し、その後第2遅延時間が経過するまで大きいゲート抵抗に変更するアクティブゲート制御を採用したが、これに代えて、オン状態の間に選択された遷移波形に応じて、半導体スイッチ51のターンオフ遷移期間中にアクティブゲート制御を行うか否かを決定してもよい。例えば、ゲート駆動装置40は、検出部10によりターンオフ動作中にDS間電圧Vdsをモニタし、選択部20によりDS間電圧Vdsが予め定められた閾値を超えるか否かを判断し、超える場合にそのタイミングでゲート駆動装置40によりゲート抵抗Rgを変更してもよい。
In the
なお、本実施形態に係るゲート駆動装置40では、半導体スイッチ51のゲートGに接続するゲート抵抗Rgを変更することでゲート電圧の遷移波形を変更することとしたが、これに代えて、選択された遷移波形に対応する電流源を用いてゲートGから電荷を引き抜く、ゲート抵抗Rgを選択された遷移波形に応じて異なる電位を有する基準電位に接続するなどにより、ゲートGの電荷変動速度を変更することとしてもよい。
In the
また、ゲート抵抗Rgを構成する複数の抵抗を切り替えるのではなく、複数の電流源を切り替えるようにしてもよいし、複数の駆動能力が異なるトランジスタをゲート駆動回路が備えてこれらのトランジスタを切り替えるようにしてもよい。 Further, instead of switching a plurality of resistors constituting the gate resistor Rg, a plurality of current sources may be switched, or a plurality of transistors having different drive capacities may be provided in the gate drive circuit to switch between these transistors. It may be.
また、上記のうちのいくつかの方式を組み合わせてもよい。 Further, some of the above methods may be combined.
なお、本実施形態では、オン状態の半導体スイッチ51に流れる電流量に応じて変化する検出値として、半導体スイッチ51のオン電圧Vonに基づく値を採用したが、電流量に応じて変化する量であれば任意の量を採用してよい。例えば、半導体スイッチ51に流れる電流又はこれから分流した電流の値を採用してもよい。
In the present embodiment, a value based on the on-voltage Von of the
なお、本実施形態に係るゲート駆動装置40及びこれを備える半導体装置100は、例えば、パワーコンディショナ(PCS)、インバータ、スマートグリッド等の電力装置である外部システムに組み込むことができる。
The
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 Although the present invention has been described above using the embodiments, the technical scope of the present invention is not limited to the scope described in the above embodiments. It will be apparent to those skilled in the art that various changes or improvements can be made to the above embodiments. It is clear from the description of the claims that such modified or improved forms may also be included in the technical scope of the present invention.
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。 The order of execution of operations, procedures, steps, steps, etc. in the devices, systems, programs, and methods shown in the claims, specification, and drawings is particularly "before" and "prior to". It should be noted that it can be realized in any order unless the output of the previous process is used in the subsequent process. Even if the scope of claims, the specification, and the operation flow in the drawings are explained using "first", "next", etc. for convenience, it means that it is essential to carry out in this order. It's not a thing.
10…検出部、20…選択部、21…比較回路、22…基準電圧源、23…Dフリップフロップ、24…タイミング生成部、30…ゲート制御部、31a〜31c…NOR回路、31d…NOT回路、31,32…選択回路、33,34…半導体スイッチ、35〜37…抵抗素子、40…ゲート駆動装置、51…半導体スイッチ、52…ダイオード、57…スイッチング端子、58…ドレイン端子、59…ソース端子、100…半導体装置、S1〜S3…スイッチング信号、S01,S02…タイミング信号。 10 ... Detection unit, 20 ... Selection unit, 21 ... Comparison circuit, 22 ... Reference voltage source, 23 ... D flip-flop, 24 ... Timing generation unit, 30 ... Gate control unit, 31a to 31c ... NOR circuit, 31d ... NOT circuit , 31, 32 ... Selection circuit, 33, 34 ... Semiconductor switch, 35-37 ... Resistance element, 40 ... Gate drive device, 51 ... Semiconductor switch, 52 ... Diode, 57 ... Switching terminal, 58 ... Drain terminal, 59 ... Source Terminal, 100 ... semiconductor device, S1 to S3 ... switching signal, S01, S02 ... timing signal.
Claims (11)
前記検出値に応じて、前記半導体スイッチが前記オン状態からターンオフするまでの前記半導体スイッチのゲート電圧の遷移波形を選択する選択部と、
前記選択された遷移波形により前記半導体スイッチのゲート電圧を制御してターンオフさせるゲート制御部と、
を備え、
前記ゲート制御部は、前記半導体スイッチのゲートと基準電位との間に並列に接続可能な複数の抵抗を有し、
前記ゲート制御部は、
前記オン状態から予め定められた第1遅延時間経過するまで、より小さな合成抵抗となるように前記複数の抵抗のうちの接続される抵抗の組み合わせを切り換え、
前記第1遅延時間経過後第2遅延時間が経過するまで、より大きな合成抵抗となるように前記複数の抵抗のうちの接続される抵抗の組み合わせを切り換え、
前記第2遅延時間経過後に前記抵抗を切り換え、より小さな合成抵抗となるように前記複数の抵抗のうちの接続される抵抗の組み合わせを切り換え、
前記ゲート制御部は、
外部入力されるスイッチング信号の立ち上がりと立ち下がりに同期した立ち上がりと立ち下がりを有する第1タイミング信号と、前記スイッチング信号の立ち上がりに同期して立ち上がり、前記第1遅延時間後に立下り、さらに前記第2遅延時間経過後に再度立ち上がり、前記スイッチング信号の立ち下がりに同期して立ち下がる第2タイミング信号とを受信することによって、前記接続される抵抗の組み合わせの切り換えを行う
ゲート駆動装置。 A detector that detects a detection value that changes according to the amount of current flowing through the semiconductor switch in the on state,
A selection unit that selects the transition waveform of the gate voltage of the semiconductor switch from the on state to the turn-off of the semiconductor switch according to the detected value.
A gate control unit that controls the gate voltage of the semiconductor switch according to the selected transition waveform to turn it off.
With
The gate control unit has a plurality of resistors that can be connected in parallel between the gate of the semiconductor switch and the reference potential.
The gate control unit
From the on state to the elapse of the predetermined first delay time, the combination of the connected resistors among the plurality of resistors is switched so as to have a smaller combined resistance.
After the first delay time elapses until the second delay time elapses, the combination of the connected resistors among the plurality of resistors is switched so as to have a larger combined resistance.
After the lapse of the second delay time, the resistance is switched, and the combination of the connected resistors among the plurality of resistors is switched so as to have a smaller combined resistance .
The gate control unit
A first timing signal having a rising edge and a falling edge synchronized with the rising and falling edges of an externally input switching signal, a rising edge synchronized with the rising edge of the switching signal, a falling edge after the first delay time, and further the second A gate drive device that switches the combination of connected resistors by receiving a second timing signal that rises again after the lapse of a delay time and falls in synchronization with the fall of the switching signal.
請求項1から5のいずれか一項に記載のゲート駆動装置と、
を備える半導体装置。 Semiconductor switch and
The gate drive device according to any one of claims 1 to 5.
A semiconductor device equipped with.
前記検出値に応じて、前記半導体スイッチが前記オン状態からターンオフするまでの前記半導体スイッチのゲート電圧の遷移波形を選択する段階と、
前記選択された遷移波形により前記半導体スイッチのゲート電圧を制御してターンオフさせる段階と、
を備え、
前記ゲート電圧を制御する段階では、
前記オン状態から予め定められた第1遅延時間経過するまで、より小さな合成抵抗となるように、前記半導体スイッチのゲートと基準電位との間に並列に接続可能な複数の抵抗のうちの接続される抵抗の組み合わせを切り換え、
前記第1遅延時間経過後第2遅延時間が経過するまで、より大きな合成抵抗となるように前記複数の抵抗のうちの接続される抵抗の組み合わせを切り換え、
前記第2遅延時間経過後に前記抵抗を切り換え、より小さな合成抵抗となるように前記複数の抵抗のうちの接続される抵抗の組み合わせを切り換え、
前記ゲート電圧を制御する段階では、
外部入力されるスイッチング信号の立ち上がりと立ち下がりに同期した立ち上がりと立ち下がりを有する第1タイミング信号と、前記スイッチング信号の立ち上がりに同期して立ち上がり、前記第1遅延時間後に立下り、さらに前記第2遅延時間経過後に再度立ち上がり、前記スイッチング信号の立ち下がりに同期して立ち下がる第2タイミング信号とを受信することによって、前記接続される抵抗の組み合わせの切り換えを行う
ゲート駆動方法。 The stage of detecting the detection value that changes according to the amount of current flowing through the semiconductor switch in the on state, and
A step of selecting a transition waveform of the gate voltage of the semiconductor switch from the on state to the turn-off of the semiconductor switch according to the detected value, and
The step of controlling the gate voltage of the semiconductor switch by the selected transition waveform to turn it off, and
With
At the stage of controlling the gate voltage,
A plurality of resistors that can be connected in parallel between the gate of the semiconductor switch and the reference potential are connected so as to have a smaller combined resistance from the on state to the elapse of a predetermined first delay time. Switch the combination of resistors
After the first delay time elapses until the second delay time elapses, the combination of the connected resistors among the plurality of resistors is switched so as to have a larger combined resistance.
After the lapse of the second delay time, the resistance is switched, and the combination of the connected resistors among the plurality of resistors is switched so as to have a smaller combined resistance .
At the stage of controlling the gate voltage,
A first timing signal having a rising edge and a falling edge synchronized with the rising and falling edges of an externally input switching signal, a rising edge synchronized with the rising edge of the switching signal, a falling edge after the first delay time, and further the second A gate drive method for switching a combination of connected resistors by receiving a second timing signal that rises again after the lapse of a delay time and falls in synchronization with the fall of the switching signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017047902A JP6883450B2 (en) | 2017-03-13 | 2017-03-13 | Gate drive device, gate drive method, and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017047902A JP6883450B2 (en) | 2017-03-13 | 2017-03-13 | Gate drive device, gate drive method, and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018153007A JP2018153007A (en) | 2018-09-27 |
JP6883450B2 true JP6883450B2 (en) | 2021-06-09 |
Family
ID=63680658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017047902A Active JP6883450B2 (en) | 2017-03-13 | 2017-03-13 | Gate drive device, gate drive method, and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6883450B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7087913B2 (en) * | 2018-10-25 | 2022-06-21 | 株式会社デンソー | Switch drive circuit |
JP7251335B2 (en) * | 2019-06-10 | 2023-04-04 | 富士電機株式会社 | GATE DRIVE DEVICE, SWITCHING DEVICE, AND GATE DRIVE METHOD |
JP7388009B2 (en) | 2019-06-14 | 2023-11-29 | 株式会社デンソー | Switch drive circuit |
JP7427925B2 (en) | 2019-11-18 | 2024-02-06 | 株式会社デンソー | Gate potential control device |
JP2023057791A (en) | 2021-10-12 | 2023-04-24 | 株式会社デンソー | Gate drive device |
JP7387816B1 (en) | 2022-06-20 | 2023-11-28 | 東芝エレベータ株式会社 | Drive circuit and power converter |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001346376A (en) * | 2000-06-01 | 2001-12-14 | Fuji Electric Co Ltd | Method of driving gate of power semiconductor device |
JP4502177B2 (en) * | 2003-10-14 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | Output circuit |
JP4586450B2 (en) * | 2004-07-30 | 2010-11-24 | 東京電力株式会社 | Power switching circuit, power converter, and driving method for power semiconductor switching element |
JP2010283973A (en) * | 2009-06-04 | 2010-12-16 | Denso Corp | Driving device for power-switching element |
JP5849735B2 (en) * | 2012-01-31 | 2016-02-03 | 株式会社デンソー | Driving device for driven switching element |
JP5915551B2 (en) * | 2013-01-21 | 2016-05-11 | 株式会社デンソー | Drive circuit for switching element to be driven |
JP5920316B2 (en) * | 2013-11-07 | 2016-05-18 | 株式会社デンソー | Driving device for switching element |
US9601985B2 (en) * | 2014-04-30 | 2017-03-21 | Nxp Usa, Inc. | Segmented driver for a transistor device |
-
2017
- 2017-03-13 JP JP2017047902A patent/JP6883450B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018153007A (en) | 2018-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6883450B2 (en) | Gate drive device, gate drive method, and semiconductor device | |
EP3108580B1 (en) | Multi-stage gate turn-off with dynamic timing | |
JP5186095B2 (en) | Gate drive circuit | |
JP6351736B2 (en) | Short-circuit protection circuit for self-extinguishing semiconductor devices | |
JP6582764B2 (en) | Semiconductor device driving apparatus | |
JP5993749B2 (en) | Gate drive circuit of semiconductor device and power conversion device using the same | |
JPH1032976A (en) | Drive circuit of self-quenching-type semiconductor device | |
JP6930361B2 (en) | Switch drive circuit | |
JP2021013259A (en) | Gate drive device and power conversion device | |
US9627971B2 (en) | Gate driver initiated zero voltage switch turn on | |
JP4786305B2 (en) | Inverter | |
JP2018186691A (en) | Device of driving semiconductor element | |
US20150124502A1 (en) | Driving apparatus for driving switching elements of power conversion circuit | |
CN112821730A (en) | Novel driving topology and driving method and crosstalk suppression method thereof | |
WO2018230196A1 (en) | Drive device and power conversion device | |
JP2019110431A (en) | Semiconductor device and power module | |
JP5298557B2 (en) | Voltage-driven semiconductor device gate drive device | |
CN107735950B (en) | System including multi-chip power module and method for controlling operation of multi-chip power module | |
WO2018092697A1 (en) | Device and method for controlling switching of at least one semiconductor power switch | |
JP5313796B2 (en) | Power semiconductor drive circuit and drive method | |
JP6004988B2 (en) | Gate control device for power semiconductor device | |
JP2017228912A (en) | Semiconductor device | |
Li et al. | Dynamic Gate Drive for SiC Power MOSFETs with Sub-nanosecond Timings | |
JP2020202552A (en) | Hybrid drive circuit | |
Mueller | Design and analysis of a low-inductive power-semiconductor module with SiC T-MOSFET and Si IGBT in parallel operation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201109 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210219 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210219 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210319 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210510 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6883450 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |