JP6883450B2

JP6883450B2 - Gate drive device, gate drive method, and semiconductor device

Info

Publication number: JP6883450B2
Application number: JP2017047902A
Authority: JP
Inventors: 逸人仲野; 明久分部; 宝広南澤
Original assignee: Fuji Electric Co Ltd; Tokyo Electron Device Ltd
Current assignee: Fuji Electric Co Ltd; Tokyo Electron Device Ltd
Priority date: 2017-03-13
Filing date: 2017-03-13
Publication date: 2021-06-09
Anticipated expiration: 2037-03-13
Also published as: JP2018153007A

Description

本発明は、ゲート駆動装置、ゲート駆動方法、及び半導体装置に関する。 The present invention relates to a gate drive device, a gate drive method, and a semiconductor device.

近年、シリコンカーバイド化合物半導体（ＳｉＣ）素子、窒化ガリウム化合物半導体（ＧａＮ）素子等の次世代半導体素子を搭載したパワー半導体モジュール（半導体装置とも呼ぶ）の開発が進められている。ＳｉＣ素子及びＧａＮ素子は、従来のシリコン半導体（Ｓｉ）素子に対して絶縁破壊電界強度が高いことから高耐圧であり、また不純物濃度をより高く、活性層をより薄くすることができることから高効率且つ高速スイッチング動作が可能な小型の半導体装置を実現することができる。一例としてこのような次世代半導体素子を用いる場合などにおいて高速スイッチング動作を行うと、ターンオフ動作において半導体素子に接続する配線の配線インダクタンス等によりサージ電圧が発生するおそれがある。 In recent years, development of a power semiconductor module (also referred to as a semiconductor device) equipped with a next-generation semiconductor element such as a silicon carbide compound semiconductor (SiC) element or a gallium nitride compound semiconductor (GaN) element has been promoted. The SiC element and the GaN element have a high breakdown voltage because they have a higher dielectric breakdown electric field strength than the conventional silicon semiconductor (Si) element, and also have a higher impurity concentration and a thinner active layer, so that they are highly efficient. Moreover, it is possible to realize a small semiconductor device capable of high-speed switching operation. As an example, when a high-speed switching operation is performed when such a next-generation semiconductor element is used, a surge voltage may be generated due to the wiring inductance of the wiring connected to the semiconductor element in the turn-off operation.

サージ電圧の発生を回避するために、例えばスイッチング時に半導体素子のゲートと基準電位との間に接続する抵抗を高速で切り換えることによってゲート電圧の遷移波形を変える、アクティブゲート制御を適用することができる。例えば特許文献１には、半導体素子（ここでは、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）とする）のコレクタ電圧がターンオフ期間中にある設定電圧以上になった時にゲート抵抗をより大きくすることで、跳ね上がり電圧（すなわち、サージ電圧）を抑制する電力変換装置が開示されている。
特開２００９−５４６３９号公報 In order to avoid the generation of surge voltage, for example, active gate control that changes the transition waveform of the gate voltage by switching the resistance connected between the gate of the semiconductor element and the reference potential at high speed at the time of switching can be applied. .. For example, in Patent Document 1, when the collector voltage of a semiconductor element (here, an insulated gate bipolar transistor (IGBT)) becomes equal to or higher than a set voltage during the turn-off period, the gate resistance is increased to increase the jump voltage. A power conversion device that suppresses (that is, surge voltage) is disclosed.
JP-A-2009-54639

しかしながら、特許文献１におけるアクティブゲート制御においては、毎回ターンオフ期間中にゲート抵抗を切り換えるのでゲート電圧の切り換えが常に遅延する。この結果、サージ電圧が問題とならない領域では、ゲート電圧の変化の遅延に伴うスイッチング速度の低下に起因するスイッチング損失の増大が問題となる。 However, in the active gate control in Patent Document 1, since the gate resistance is switched during each turn-off period, the switching of the gate voltage is always delayed. As a result, in a region where the surge voltage is not a problem, an increase in switching loss due to a decrease in the switching speed due to a delay in changing the gate voltage becomes a problem.

（項目１）
ゲート駆動装置は、オン状態の半導体スイッチに流れる電流量に応じて変化する検出値を検出する検出部を備えてよい。
ゲート駆動装置は、検出値に応じて、半導体スイッチがオン状態からターンオフするまでの半導体スイッチのゲート電圧の遷移波形を選択する選択部を備えてよい。
ゲート駆動装置は、選択された遷移波形により半導体スイッチのゲート電圧を制御してターンオフさせるゲート制御部を備えてよい。 (Item 1)
The gate drive device may include a detection unit that detects a detection value that changes according to the amount of current flowing through the semiconductor switch in the on state.
The gate drive device may include a selection unit that selects a transition waveform of the gate voltage of the semiconductor switch from the on state to the turn-off of the semiconductor switch according to the detected value.
The gate drive device may include a gate control unit that controls the gate voltage of the semiconductor switch to turn off according to the selected transition waveform.

（項目２）
検出値は、半導体スイッチのオン電圧に基づく値であってよい。 (Item 2)
The detected value may be a value based on the on-voltage of the semiconductor switch.

（項目３）
ゲート制御部は、選択された遷移波形に応じて、半導体スイッチのターンオフ遷移期間中にアクティブゲート制御を行うか否かを決定してよい。 (Item 3)
The gate control unit may determine whether or not to perform active gate control during the turn-off transition period of the semiconductor switch according to the selected transition waveform.

（項目４）
ゲート制御部は、選択された遷移波形に応じて半導体スイッチのゲートと基準電位との間に接続する抵抗を切り換えてよい。 (Item 4)
The gate control unit may switch the resistance connected between the gate of the semiconductor switch and the reference potential according to the selected transition waveform.

（項目５）
ゲート制御部は、半導体スイッチのゲートと基準電位との間に並列に接続可能な複数の抵抗を有し、選択された遷移波形に応じて複数の抵抗のうちの接続される抵抗の組み合わせを切り換えてよい。 (Item 5)
The gate control unit has a plurality of resistors that can be connected in parallel between the gate of the semiconductor switch and the reference potential, and switches the combination of the connected resistors among the plurality of resistors according to the selected transition waveform. It's okay.

（項目６）
ゲート制御部は、オン状態から予め定められた遅延時間経過後に抵抗を切り換えてよい。 (Item 6)
The gate control unit may switch the resistance after a predetermined delay time has elapsed from the on state.

（項目７）
選択部は、オン状態の半導体スイッチに流れる電流量に応じて変化する検出値とオン状態からターンオフするまでに半導体スイッチに加わるサージ電圧との相関関係に基づいて、検出値に応じた遷移波形を選択してよい。 (Item 7)
The selection unit creates a transition waveform according to the detected value based on the correlation between the detected value that changes according to the amount of current flowing through the semiconductor switch in the on state and the surge voltage applied to the semiconductor switch from the on state to the turn-off. You may choose.

（項目８）
選択部は、検出値を相関関係に基づいて定められる閾値と比較し、その比較結果に応じて遷移波形を選択してよい。 (Item 8)
The selection unit may compare the detected value with the threshold value determined based on the correlation, and select the transition waveform according to the comparison result.

（項目９）
半導体装置は、半導体スイッチを備えてよい。
半導体装置は、項目１から８のいずれか一項に記載のゲート駆動装置を備えてよい。 (Item 9)
The semiconductor device may include a semiconductor switch.
The semiconductor device may include the gate drive device according to any one of items 1 to 8.

（項目１０）
ゲート駆動方法は、オン状態の半導体スイッチに流れる電流量に応じて変化する検出値を検出する段階を備えてよい。
ゲート駆動方法は、検出値に応じて、半導体スイッチがオン状態からターンオフするまでの半導体スイッチのゲート電圧の遷移波形を選択する段階を備えてよい。
ゲート駆動方法は、選択された遷移波形により半導体スイッチのゲート電圧を制御してターンオフさせる段階を備えてよい。 (Item 10)
The gate driving method may include a step of detecting a detection value that changes according to the amount of current flowing through the semiconductor switch in the on state.
The gate driving method may include a step of selecting a transition waveform of the gate voltage of the semiconductor switch from the on state to the turn-off of the semiconductor switch according to the detected value.
The gate drive method may include a step of controlling the gate voltage of the semiconductor switch according to the selected transition waveform to turn it off.

（項目１１）
検出値は、半導体スイッチのオン電圧に基づく値であってよい。 (Item 11)
The detected value may be a value based on the on-voltage of the semiconductor switch.

（項目１２）
制御する段階では、選択された遷移波形に応じて、半導体スイッチのターンオフ遷移期間中にアクティブゲート制御を行うか否かを決定してよい。 (Item 12)
At the control stage, it may be determined whether or not active gate control is performed during the turn-off transition period of the semiconductor switch according to the selected transition waveform.

（項目１３）
制御する段階では、選択された遷移波形に応じて半導体スイッチのゲートと基準電位との間に接続する抵抗を切り換えてよい。 (Item 13)
At the control stage, the resistance connected between the gate of the semiconductor switch and the reference potential may be switched according to the selected transition waveform.

（項目１４）
制御する段階では、選択された遷移波形に応じて、半導体スイッチのゲートと基準電位との間に並列に接続可能な複数の抵抗のうちの接続される抵抗の組み合わせを切り換えてよい。 (Item 14)
At the control stage, the combination of the connected resistors among the plurality of resistors that can be connected in parallel between the gate of the semiconductor switch and the reference potential may be switched according to the selected transition waveform.

（項目１５）
制御する段階では、オン状態から予め定められた遅延時間経過後に抵抗を切り換えてよい。 (Item 15)
In the control stage, the resistance may be switched after a predetermined delay time has elapsed from the on state.

（項目１６）
選択する段階では、オン状態の半導体スイッチに流れる電流量に応じて変化する検出値とオン状態からターンオフするまでに半導体スイッチに加わるサージ電圧との相関関係に基づいて、検出値に応じた遷移波形を選択してよい。 (Item 16)
At the selection stage, the transition waveform according to the detected value is based on the correlation between the detected value that changes according to the amount of current flowing through the semiconductor switch in the on state and the surge voltage applied to the semiconductor switch from the on state to the turn-off. May be selected.

（項目１７）
選択する段階では、検出値を相関関係に基づいて定められる閾値と比較し、その比較結果に応じて遷移波形を選択してよい。 (Item 17)
At the selection stage, the detected value may be compared with a threshold value determined based on the correlation, and the transition waveform may be selected according to the comparison result.

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 The outline of the above invention does not list all the features of the present invention. Sub-combinations of these feature groups can also be inventions.

半導体スイッチに流れる電流量に応じて半導体スイッチがオン状態からターンオフするまでのゲート電圧の遷移波形を選択するので、サージ電圧の対策を行いつつスイッチング損失も抑制することができる。 Since the transition waveform of the gate voltage from the on state to the turn-off of the semiconductor switch is selected according to the amount of current flowing through the semiconductor switch, switching loss can be suppressed while taking measures against surge voltage.

本実施形態に係るゲート駆動装置及びこれを含んで構成される半導体装置の回路構成を示す。The circuit configuration of the gate drive device according to the present embodiment and the semiconductor device including the gate drive device is shown. 選択回路の回路構成の一例を示す。An example of the circuit configuration of the selection circuit is shown. 本実施形態に係るアクティブゲート制御のフローを示す。The flow of active gate control according to this embodiment is shown. 非アクティブゲート制御時におけるスイッチング信号、半導体スイッチの動作状態、ゲート抵抗、ＤＳ間電圧の時間遷移を示すタイミングチャートの一例を示す。An example of a timing chart showing a switching signal at the time of inactive gate control, an operating state of a semiconductor switch, a gate resistance, and a time transition of a voltage between DSs is shown. アクティブゲート制御時におけるスイッチング信号、半導体スイッチの動作状態、ゲート抵抗、ＤＳ間電圧の時間遷移を示すタイミングチャートの一例を示す。An example of a timing chart showing a switching signal at the time of active gate control, an operating state of a semiconductor switch, a gate resistance, and a time transition of a voltage between DSs is shown.

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the inventions that fall within the scope of the claims. Also, not all combinations of features described in the embodiments are essential to the means of solving the invention.

図１は、本実施形態に係るゲート駆動装置４０を含んで構成される半導体装置１００の回路構成を示す。半導体装置１００は、半導体スイッチ５１、ダイオード５２、及びゲート駆動装置４０を備える。なお、これらの素子及び装置は、外部からスイッチング信号Ｓ１を入力するためのスイッチング端子５７、電流を通電するためのドレイン端子５８及びソース端子５９の間に接続されている。 FIG. 1 shows a circuit configuration of a semiconductor device 100 including a gate drive device 40 according to the present embodiment. The semiconductor device 100 includes a semiconductor switch 51, a diode 52, and a gate drive device 40. These elements and devices are connected between a switching terminal 57 for inputting a switching signal S1 from the outside, a drain terminal 58 for energizing a current, and a source terminal 59.

なお、半導体装置１００において、半導体スイッチ５１、ダイオード５２、及びゲート駆動装置４０より下側アームを構成し、これに接続する上側アームをさらに設けてインバータ装置等に搭載される半導体モジュールを構成してもよい。上側アームは、ドレイン端子５８にソースを接続する半導体スイッチ、半導体スイッチに逆並列に接続するダイオード、及び半導体スイッチのゲートに接続するゲート駆動装置を備えてよい。 In the semiconductor device 100, a semiconductor switch 51, a diode 52, and an arm lower than the gate drive device 40 are configured, and an upper arm connected to the arm is further provided to form a semiconductor module mounted on an inverter device or the like. May be good. The upper arm may include a semiconductor switch that connects the source to the drain terminal 58, a diode that connects to the semiconductor switch in antiparallel, and a gate drive that connects to the gate of the semiconductor switch.

半導体スイッチ５１は、ＳｉＣ等の化合物半導体からなるスイッチング素子であり、一例として、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。これに代えて、半導体スイッチ５１は、Ｓｉ半導体等のＩＶ族半導体で実現されてもよく、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等を採用したものであってもよい。本実施形態では、一例として、ＭＯＳＦＥＴを採用する。半導体スイッチ５１は、ゲート電極（単にゲートとも呼ぶ）Ｇ、ドレイン電極（単にドレインとも呼ぶ）Ｄ、及びソース電極（単にソースとも呼ぶ）Ｓを有し、それぞれ後述するゲート駆動装置４０、ドレイン端子５８、及びソース端子５９に接続されている。 The semiconductor switch 51 is a switching element made of a compound semiconductor such as SiC, and is, for example, a metal oxide semiconductor field effect transistor (MOSFET). Instead, the semiconductor switch 51 may be realized by a group IV semiconductor such as a Si semiconductor, or may employ an insulated gate bipolar transistor (IGBT) or the like. In this embodiment, MOSFET is adopted as an example. The semiconductor switch 51 has a gate electrode (also simply referred to as a gate) G, a drain electrode (also simply referred to as a drain) D, and a source electrode (simply also referred to as a source) S, which are the gate drive device 40 and the drain terminal 58, which will be described later, respectively. , And is connected to the source terminal 59.

ダイオード５２は、ＳｉＣ等の化合物半導体からなる整流素子であり、一例として、ショットキーバリアダイオード（ＳＢＤ）を採用することができる。これに代えて、ダイオード５２は、Ｓｉ半導体等のＩＶ族半導体で実現されてもよい。ダイオード５２は、アノード電極及びカソード電極を有し、それぞれ半導体スイッチ５１のソースＳ及びドレインＤに接続される。それにより、半導体スイッチ５１及びダイオード５２が逆並列に接続されてスイッチング装置を構成する。なお、通常、ＭＯＳＦＥＴは寄生ダイオードを含むため、半導体スイッチ５１がＭＯＳＦＥＴである場合は、必ずしも、ダイオード５２を新たに設けなくてもよい。 The diode 52 is a rectifying element made of a compound semiconductor such as SiC, and a Schottky barrier diode (SBD) can be adopted as an example. Instead of this, the diode 52 may be realized by a group IV semiconductor such as a Si semiconductor. The diode 52 has an anode electrode and a cathode electrode, and is connected to the source S and the drain D of the semiconductor switch 51, respectively. As a result, the semiconductor switch 51 and the diode 52 are connected in antiparallel to form a switching device. Since the MOSFET usually includes a parasitic diode, when the semiconductor switch 51 is a MOSFET, it is not always necessary to newly provide the diode 52.

ゲート駆動装置４０は、スイッチング端子５７に入力されるスイッチング信号に応じてゲートを駆動することにより半導体スイッチ５１をスイッチングさせるとともに、アクティブゲート制御によりサージ電圧の発生を抑制することができる装置である。ゲート駆動装置４０は、検出部１０、選択部２０、タイミング生成部２４、及びゲート制御部３０を備える。なお、ゲート駆動装置４０は、一例として、スイッチング端子５７がパルス幅変調器（不図示）に接続され、パルス幅変調器からのＰＷＭ制御に応じたスイッチング信号Ｓ１がスイッチング端子５７に入力される。 The gate drive device 40 is a device capable of switching the semiconductor switch 51 by driving the gate in response to a switching signal input to the switching terminal 57 and suppressing the generation of surge voltage by active gate control. The gate drive device 40 includes a detection unit 10, a selection unit 20, a timing generation unit 24, and a gate control unit 30. As an example, in the gate drive device 40, a switching terminal 57 is connected to a pulse width modulator (not shown), and a switching signal S1 corresponding to PWM control from the pulse width modulator is input to the switching terminal 57.

検出部１０は、オン状態の半導体スイッチ５１に流れる電流量に応じて変化する検出値を検出するユニットである。ＭＯＳＦＥＴ，ＩＧＢＴ等の半導体スイッチ５１は、ゲート電圧が変化しなければ、流れる電流が大きくなるにつれてオン電圧（すなわち、半導体スイッチ５１のオン時のドレイン−ソース間電圧）が大きくなる性質を有する。そこで、本実施形態では、電流量に応じて変化する検出値として、半導体スイッチ５１のオン電圧Ｖｏｎに基づく値（例えば、オン電圧Ｖｏｎ、オン電圧Ｖｏｎの分圧値など）を採用する。ここで、オン電圧は、電流と異なり抵抗に通電して検出する必要がないため、ほぼ損失を生じることなく検出することができる。 The detection unit 10 is a unit that detects a detection value that changes according to the amount of current flowing through the semiconductor switch 51 in the on state. A semiconductor switch 51 such as a MOSFET or an IGBT has a property that the on-voltage (that is, the drain-source voltage when the semiconductor switch 51 is turned on) increases as the flowing current increases unless the gate voltage changes. Therefore, in the present embodiment, a value based on the on-voltage Von of the semiconductor switch 51 (for example, an on-voltage Von, a divided value of the on-voltage Von, etc.) is adopted as a detected value that changes according to the amount of current. Here, unlike the current, the on-voltage does not need to be detected by energizing the resistor, so that the on-voltage can be detected with almost no loss.

サージ電圧は、半導体スイッチ５１がオン状態からオフ状態に変化したことで半導体スイッチ５１を流れる電流が急速に減少することに伴い、半導体スイッチ５１に接続された配線のインダクタンスに電流変化に応じた電圧が生じることにより発生する。ここで、発明者は、後述するように、ターンオフ前に半導体スイッチ５１に流れていた電流の大きさとサージ電圧とに相関があるという知見を得た。この知見に対して、上記のように、半導体スイッチ５１のオン電圧によりオン状態の半導体スイッチ５１に流れる電流量をスケールすることができ、オン電圧が大きいほど電流量が大きくなることから、半導体スイッチ５１のオン電圧が高いほどサージ電圧が生じる可能性が高いと言える。従って、サージ電圧との相関のあるオン電圧を検出して、オン電圧に応じて動的にアクティブゲート制御適用の有無を切り替えることにより、半導体スイッチ５１にサージ電圧が発生するのを回避しつつ、スイッチング損失の抑制を計ることが可能となる。 The surge voltage is a voltage corresponding to the current change in the inductance of the wiring connected to the semiconductor switch 51 as the current flowing through the semiconductor switch 51 rapidly decreases as the semiconductor switch 51 changes from the on state to the off state. Is generated by the occurrence of. Here, as will be described later, the inventor has obtained the finding that there is a correlation between the magnitude of the current flowing through the semiconductor switch 51 before the turn-off and the surge voltage. Based on this finding, as described above, the amount of current flowing through the on-state semiconductor switch 51 can be scaled by the on-voltage of the semiconductor switch 51, and the larger the on-voltage, the larger the current amount. It can be said that the higher the on-voltage of 51, the higher the possibility that a surge voltage will occur. Therefore, by detecting the on-voltage that correlates with the surge voltage and dynamically switching whether or not the active gate control is applied according to the on-voltage, it is possible to avoid the surge voltage from being generated in the semiconductor switch 51. It is possible to suppress switching loss.

検出部１０は、半導体スイッチ５１のドレインＤ及びソースＳに接続され、それらの間の電位差（ＤＳ間電圧）Ｖｄｓを検出することで、半導体スイッチ５１がオン状態にあるときにはオン電圧Ｖｏｎを検出する。得られた検出値は、選択部２０に送信される。 The detection unit 10 is connected to the drain D and the source S of the semiconductor switch 51, and detects the potential difference (voltage between DS) Vds between them to detect the on-voltage Von when the semiconductor switch 51 is in the on state. .. The obtained detection value is transmitted to the selection unit 20.

選択部２０は、検出部１０から送信される検出値に応じて、オン状態から半導体スイッチ５１がターンオフするまでのゲート電圧の遷移波形を選択するユニットである。遷移波形は、一例として、非アクティブゲート制御用の遷移波形１及びアクティブゲート制御用の遷移波形２の２つの遷移波形を選択肢として含む。選択部２０は、比較回路２１、基準電圧源２２、及びＤフリップフロップ２３を有する。 The selection unit 20 is a unit that selects the transition waveform of the gate voltage from the on state to the turn-off of the semiconductor switch 51 according to the detection value transmitted from the detection unit 10. As an example, the transition waveform includes two transition waveforms, a transition waveform 1 for inactive gate control and a transition waveform 2 for active gate control, as options. The selection unit 20 includes a comparison circuit 21, a reference voltage source 22, and a D flip-flop 23.

比較回路２１は、検出部１０及び基準電圧源２２に接続され、検出部１０から受信するオン電圧Ｖｏｎの検出値と基準電圧源２２から入力されるリファレンス（閾値の一例である）とを比較して、その比較結果よりゲート電圧の遷移波形を選択する選択信号を出力する。例えば、比較回路２１は、２つの遷移波形１及び２のいずれかを指定する選択信号を出力することができ、オン電圧Ｖｏｎの検出値がリファレンス電位より小さい場合に遷移波形１を選択する選択信号「０」（Ｌ（ロー）レベル）を出力し、大きい場合に遷移波形２を選択する選択信号「１」（Ｈ（ハイ）レベル）を出力する。選択信号は、Ｄフリップフロップ２３に送信される。 The comparison circuit 21 is connected to the detection unit 10 and the reference voltage source 22, and compares the detected value of the on-voltage Von received from the detection unit 10 with the reference (an example of the threshold value) input from the reference voltage source 22. Then, a selection signal for selecting the transition waveform of the gate voltage is output from the comparison result. For example, the comparison circuit 21 can output a selection signal that specifies either of the two transition waveforms 1 and 2, and selects the transition waveform 1 when the detected value of the on-voltage Von is smaller than the reference potential. "0" (L (low) level) is output, and when it is large, the selection signal "1" (H (high) level) for selecting the transition waveform 2 is output. The selection signal is transmitted to the D flip-flop 23.

基準電圧源２２は、比較回路２１によりオン電圧Ｖｏｎの検出値と比較するためのリファレンスとして、基準電圧を出力する定電圧源である。ここで、オフされる前に半導体スイッチ５１に流れる電流の大きさによって発生するサージ電圧の大きさが変わる、すなわち、オフされる前の半導体スイッチ５１に流れている電流量とオン状態からターンオフするまでの半導体スイッチ５１に加わるサージ電圧との間に相関があることが本出願の発明者の実験により見出されている。上記のとおり、オン状態の半導体スイッチ５１に流れる電流量はオン電圧により見積もることができることから、遷移波形を選択するためのオン電圧の基準値、すなわちリファレンスとなる基準電圧値を、オン電圧とオン状態からターンオフするまでに半導体スイッチ５１に加わるサージ電圧との相関関係に基づいて定めることとする。 The reference voltage source 22 is a constant voltage source that outputs a reference voltage as a reference for comparison with the detected value of the on-voltage Von by the comparison circuit 21. Here, the magnitude of the surge voltage generated changes depending on the magnitude of the current flowing through the semiconductor switch 51 before being turned off, that is, the amount of current flowing through the semiconductor switch 51 before being turned off and the on state are turned off. It has been found by the inventor's experiment of the present application that there is a correlation with the surge voltage applied to the semiconductor switch 51 up to. As described above, since the amount of current flowing through the semiconductor switch 51 in the ON state can be estimated from the ON voltage, the reference value of the ON voltage for selecting the transition waveform, that is, the reference voltage value as a reference is set to the ON voltage and ON. It is determined based on the correlation with the surge voltage applied to the semiconductor switch 51 from the state to the turn-off.

ゲート駆動装置４０は、上述のとおり定められるリファレンスを用いて検出値を比較し、その比較結果に応じて遷移波形を選択することで、検出値がリファレンスを超えて許容範囲を超えるサージ電圧が発生することが予想される場合にゲート電圧の遷移を緩やかにする遷移波形２を選択してサージ電圧を抑え、検出値がリファレンスを超えずサージ電圧が発生しない又は発生する可能性が小さいと予想される場合にゲート電圧をより急速に遷移させる遷移波形１を選択して高速でターンオフさせてスイッチング損失を抑制することができる。 The gate drive device 40 compares the detected values using the reference defined as described above, and selects a transition waveform according to the comparison result, so that a surge voltage is generated in which the detected value exceeds the reference and exceeds the permissible range. It is expected that the transition waveform 2 that slows down the transition of the gate voltage is selected to suppress the surge voltage, and the detected value does not exceed the reference and the surge voltage does not occur or is unlikely to occur. In this case, the transition waveform 1 that makes the gate voltage transition more rapidly can be selected and turned off at high speed to suppress the switching loss.

Ｄフリップフロップ２３は、スイッチング端子５７を介して外部入力されるスイッチング信号Ｓ１（Ｃ）の立ち上がりによりトリガされて比較回路２１が出力する選択信号（Ｄ）をラッチし、ラッチした選択信号（Ｑ）を出力する。それにより、後述するゲート制御部３０により、スイッチング信号Ｓ１により規定されるタイミング（すなわち、ターンオフ動作の開始時）で選択信号を取り込んで、遷移波形を切り換えることができる。ここで、スイッチング信号Ｓ１は、「０」が半導体スイッチ５１のオンを指示し、「１」が半導体スイッチ５１のオフを指示する信号である。なお、オンが継続している状態におけるＤＳ間電圧（すなわち、オン電圧）の変化は通常緩やかであることから、ターンオフ動作の開始時に限らず、ターンオフ動作の開始前、例えば、オン電圧の検出値がリファレンスを超えた時（選択信号が「１」に変更された時）の選択信号に従って遷移波形を切り換えてもよい。 The D flip-flop 23 latches the selection signal (D) output by the comparison circuit 21 triggered by the rising edge of the switching signal S1 (C) externally input via the switching terminal 57, and the latched selection signal (Q). Is output. As a result, the gate control unit 30 described later can capture the selection signal at the timing defined by the switching signal S1 (that is, at the start of the turn-off operation) to switch the transition waveform. Here, in the switching signal S1, "0" is a signal instructing the semiconductor switch 51 to be turned on, and "1" is a signal instructing the semiconductor switch 51 to be turned off. Since the change in the DS voltage (that is, the on voltage) is usually gradual in the state where the on is continued, the detection value of the on voltage is not limited to the start of the turn-off operation but before the start of the turn-off operation, for example. The transition waveform may be switched according to the selection signal when the value exceeds the reference (when the selection signal is changed to "1").

タイミング生成部２４は、スイッチング端子５７を介して外部入力されるスイッチング信号Ｓ１を基にして、ゲート電圧にアクティブゲート制御用の遷移波形２を生成させるための第１タイミング信号Ｓ０１及び第２タイミング信号Ｓ０２を生成するユニットである。ゲート駆動装置４０においては、第１タイミング信号Ｓ０１は、一例としてスイッチング信号Ｓ１に等しい、すなわちスイッチング信号Ｓ１の立ち上がりと立ち下がりに同期した立ち上がりと立ち下がりを有する信号である。第２タイミング信号Ｓ０２は、一例としてスイッチング信号Ｓ１の立ち上がりに同期して立ち上がり、予め定められた第１遅延時間後に立下り、さらに第２遅延時間経過後に再度立ち上がり、スイッチング信号Ｓ１の立ち下がりに同期して立ち下がる信号である。第１タイミング信号Ｓ０１及び第２タイミング信号Ｓ０２は、ゲート制御部３０に送信される。 The timing generation unit 24 has a first timing signal S01 and a second timing signal for generating a transition waveform 2 for active gate control in the gate voltage based on the switching signal S1 externally input via the switching terminal 57. This is a unit that generates S02. In the gate drive device 40, the first timing signal S01 is, for example, a signal equal to the switching signal S1, that is, having a rising edge and a falling edge synchronized with the rising and falling edges of the switching signal S1. As an example, the second timing signal S02 rises in synchronization with the rising edge of the switching signal S1, falls after a predetermined first delay time, rises again after the lapse of the second delay time, and synchronizes with the falling edge of the switching signal S1. It is a signal that goes down. The first timing signal S01 and the second timing signal S02 are transmitted to the gate control unit 30.

なお、本実施形態では、選択部２０は、ゲート電圧の遷移波形として２つの遷移波形１及び２のうちからいずれかを選択するよう構成したが、異なる基準電圧源２２にそれぞれ接続される複数の比較回路２１を用いて、オン電圧Ｖｏｎの検出値を異なるリファレンスとそれぞれ比較することで、オン電圧Ｖｏｎの検出値に応じて３以上の遷移波形の中からいずれかを選択するよう構成してもよい。これに対応して、３以上の遷移波形をそれぞれ生成するタイミング生成部２４をさらに設けてもよい。また、ゲート駆動装置４０は、オン電圧Ｖｏｎの検出値に応じて連続的に遷移波形を変えるようにゲート制御部３０を制御してもよい。 In the present embodiment, the selection unit 20 is configured to select one of the two transition waveforms 1 and 2 as the transition waveform of the gate voltage, but a plurality of connected to different reference voltage sources 22 respectively. Even if the comparison circuit 21 is used to compare the detected value of the on-voltage Von with different references, one of three or more transition waveforms can be selected according to the detected value of the on-voltage Von. Good. Correspondingly, a timing generation unit 24 for generating three or more transition waveforms may be further provided. Further, the gate driving device 40 may control the gate control unit 30 so as to continuously change the transition waveform according to the detected value of the on-voltage Von.

ゲート制御部３０は、選択部２０により選択された遷移波形により半導体スイッチ５１のゲート電圧を制御してターンオフさせるユニットであり、選択回路３１，３２、半導体スイッチ３３，３４、及び抵抗素子３５〜３７を有する。 The gate control unit 30 is a unit that controls the gate voltage of the semiconductor switch 51 according to the transition waveform selected by the selection unit 20 to turn off, and the selection circuits 31, 32, the semiconductor switches 33, 34, and the resistance elements 35 to 37. Has.

選択回路３１，３２は、それぞれ、選択部２０から受信する選択信号に応じて半導体スイッチ３３，３４を制御するスイッチング信号Ｓ２及びＳ３を出力する回路である。選択回路３１（３２）は、スイッチング端子５７、タイミング生成部２４、及び選択部２０（すなわち、Ｄフリップフロップ２３）に接続する３つの入力ＩＮ１，ＩＮ２，ＳＥＬ（以下において、これらの表記ＩＮ１，ＩＮ２，ＳＥＬを入力端子及びその入力端子に入力される信号の両方に適用する）を有し、これらの入力を介してスイッチング端子５７からスイッチング信号Ｓ１、タイミング生成部２４から第１タイミング信号Ｓ０１と第２タイミング信号Ｓ０２、及び選択部２０から選択信号を受信する。 The selection circuits 31 and 32 are circuits that output switching signals S2 and S3 that control the semiconductor switches 33 and 34 according to the selection signal received from the selection unit 20, respectively. The selection circuit 31 (32) has three inputs IN1, IN2, SEL (hereinafter, these notations IN1, IN2) connected to the switching terminal 57, the timing generation unit 24, and the selection unit 20 (that is, the D flip flop 23). , SEL is applied to both the input terminal and the signal input to the input terminal), and the switching signal S1 from the switching terminal 57 and the first timing signal S01 and the first timing signal S01 from the timing generator 24 via these inputs. 2 The selection signal is received from the timing signal S02 and the selection unit 20.

図２に、選択回路３１の構成の一例を示す。選択回路３１は、ＮＡＮＤ回路３１ａ，３１ｂ，３１ｃ及びＮＯＴ回路３１ｄを有する。ＮＡＮＤ回路３１ａは、入力ＩＮ１とＮＯＴ回路３１ｄを介して入力ＳＥＬとに接続され、入力ＩＮ１と入力ＳＥＬの論理否定との否定論理積を出力する。ＮＡＮＤ回路３１ｂは、入力ＩＮ２と入力ＳＥＬとに接続され、それらの否定論理積を出力する。ＮＡＮＤ回路３１ｃは、ＮＡＮＤ回路３１ａ，３１ｂに接続され、それぞれの出力の否定論理積（ＯＵＴ）を出力する。ＮＯＴ回路３１ｄは、入力ＳＥＬとＮＡＮＤ回路３１ａとの間に接続され、入力ＳＥＬの論理否定をＮＡＮＤ回路３１ａに入力する。このように構成された選択回路３１において、入力ＳＥＬが「０」の場合に入力ＩＮ１が出力され、入力ＳＥＬが「１」の場合に入力ＩＮ２が出力される。選択回路３２も、選択回路３１と同様に構成される。 FIG. 2 shows an example of the configuration of the selection circuit 31. The selection circuit 31 includes NAND circuits 31a, 31b, 31c and NOT circuit 31d. The NAND circuit 31a is connected to the input SEL via the input IN1 and the NOT circuit 31d, and outputs the negative logical product of the input IN1 and the logical negation of the input SEL. The NAND circuit 31b is connected to the input IN2 and the input SEL, and outputs the negative logical product thereof. The NAND circuit 31c is connected to the NAND circuits 31a and 31b and outputs the negative logical product (OUT) of each output. The NOT circuit 31d is connected between the input SEL and the NAND circuit 31a, and the logical negation of the input SEL is input to the NAND circuit 31a. In the selection circuit 31 configured in this way, the input IN1 is output when the input SEL is “0”, and the input IN2 is output when the input SEL is “1”. The selection circuit 32 is also configured in the same manner as the selection circuit 31.

従って、選択回路３１（３２）は、入力ＳＥＬに入力される選択信号が「０」の場合に入力ＩＮ１から入力されるスイッチング信号Ｓ１を、選択信号が「１」の場合に入力ＩＮ２から入力される第１タイミング信号Ｓ０１（第２タイミング信号Ｓ０２）を、スイッチング信号Ｓ２（Ｓ３）として出力する。これにより、ゲート制御部３０は、選択部２０により選択された非アクティブゲート制御用の遷移波形１を指示する選択信号「０」、又はアクティブゲート制御用の遷移波形２を指示する選択信号「１」に応じて、半導体スイッチ５１のターンオフ遷移期間中にアクティブゲート制御を行うか否かを切り換え可能とする。 Therefore, the selection circuit 31 (32) inputs the switching signal S1 input from the input IN1 when the selection signal input to the input SEL is “0”, and is input from the input IN2 when the selection signal is “1”. The first timing signal S01 (second timing signal S02) is output as the switching signal S2 (S3). As a result, the gate control unit 30 indicates the selection signal “0” that indicates the transition waveform 1 for inactive gate control selected by the selection unit 20, or the selection signal “1” that indicates the transition waveform 2 for active gate control. It is possible to switch whether or not to perform active gate control during the turn-off transition period of the semiconductor switch 51.

半導体スイッチ３３，３４は、それぞれ、スイッチング信号Ｓ２，Ｓ３を受けて抵抗素子３５，３６を基準電位ＶＬ（半導体スイッチ５１のソース電位）に接続するスイッチング素子である。 The semiconductor switches 33 and 34 are switching elements that receive the switching signals S2 and S3 and connect the resistance elements 35 and 36 to the reference potential VL (source potential of the semiconductor switch 51), respectively.

抵抗素子３５〜３７は、半導体スイッチ５１のゲートＧに接続して、ゲート電圧の変化速度を変更するための可変ゲート抵抗（単に、ゲート抵抗とも呼ぶ）Ｒｇとして機能する。抵抗素子３７は、半導体スイッチ５１のゲートＧ及び不図示の回路素子を介して上アーム側の高電位側の基準電位（不図示）に一端を接続し、抵抗素子３５，３６は、一端を抵抗素子３７の他端に、他端をそれぞれ半導体スイッチ３３，３４を介して基準電位ＶＬに接続する。 The resistance elements 35 to 37 are connected to the gate G of the semiconductor switch 51 and function as a variable gate resistance (simply also referred to as a gate resistance) Rg for changing the rate of change of the gate voltage. One end of the resistance element 37 is connected to a reference potential (not shown) on the high potential side on the upper arm side via a gate G of the semiconductor switch 51 and a circuit element (not shown), and the resistance elements 35 and 36 resist one end. The other end of the element 37 is connected to the reference potential VL via the semiconductor switches 33 and 34, respectively.

例えば、選択回路３１，３２によりそれぞれオン信号「１」のスイッチング信号Ｓ２，Ｓ３が出力されると、半導体スイッチ３３，３４がともにオンされることで、抵抗素子３５，３６が抵抗素子３７と基準電位ＶＬとの間に並列に接続される。それにより、半導体スイッチ５１のゲートＧに合成抵抗値の小さいゲート抵抗Ｒｇが接続されて、ゲート電圧が急速に遷移することとなる。一方、選択回路３１，３２によりそれぞれオン信号「１」のスイッチング信号Ｓ２及びオフ信号「０」のスイッチング信号Ｓ３が出力されると、半導体スイッチ３３がオンされ、半導体スイッチ３４がオフされることで、抵抗素子３５のみが抵抗素子３７と基準電位ＶＬとの間に接続される。それにより、半導体スイッチ５１のゲートＧに合成抵抗値の大きいゲート抵抗Ｒｇが接続されて、ゲート電圧が緩やかに遷移することとなる。 For example, when the switching signals S2 and S3 of the on signal "1" are output by the selection circuits 31 and 32, the semiconductor switches 33 and 34 are both turned on, so that the resistance elements 35 and 36 are referred to as the resistance elements 37. It is connected in parallel with the potential VL. As a result, the gate resistor Rg having a small combined resistance value is connected to the gate G of the semiconductor switch 51, and the gate voltage rapidly transitions. On the other hand, when the switching signal S2 of the on signal "1" and the switching signal S3 of the off signal "0" are output by the selection circuits 31 and 32, the semiconductor switch 33 is turned on and the semiconductor switch 34 is turned off. , Only the resistance element 35 is connected between the resistance element 37 and the reference potential VL. As a result, the gate resistor Rg having a large combined resistance value is connected to the gate G of the semiconductor switch 51, and the gate voltage gradually transitions.

上述のとおり構成されたゲート制御部３０において、選択部２０により選択された遷移波形に応じて半導体スイッチ５１のゲートＧと基準電位ＶＬとの間に接続するゲート抵抗Ｒｇの大きさが変更される。本実施形態では、半導体スイッチ５１のゲートＧと基準電位ＶＬとの間に並列に接続可能な２つの抵抗素子３５，３６のうちの接続される抵抗の組み合わせを切り換えることで、半導体スイッチ５１のゲートＧに接続するゲート抵抗Ｒｇの大きさを変更する。それにより、半導体スイッチ５１のゲート電圧の遷移を制御する。 In the gate control unit 30 configured as described above, the size of the gate resistance Rg connected between the gate G of the semiconductor switch 51 and the reference potential VL is changed according to the transition waveform selected by the selection unit 20. .. In the present embodiment, the gate of the semiconductor switch 51 is gated by switching the combination of the connected resistors among the two resistance elements 35 and 36 that can be connected in parallel between the gate G of the semiconductor switch 51 and the reference potential VL. The size of the gate resistor Rg connected to G is changed. Thereby, the transition of the gate voltage of the semiconductor switch 51 is controlled.

例えば、ゲート制御部３０は、選択部２０から非アクティブゲート制御用の遷移波形１を選択する選択信号「０」を受けると、選択回路３１，３２はそれぞれ入力ＩＮ１に入力されるスイッチング信号Ｓ１をスイッチング信号Ｓ２，Ｓ３として出力する。それにより、スイッチング信号Ｓ１の立ち上がりに応じて半導体スイッチ３３，３４がともにオンされて小さいゲート抵抗Ｒｇに変更されることで、ゲート電圧を急速に遷移させ、半導体スイッチ５１を高速にスイッチングすることができる。 For example, when the gate control unit 30 receives the selection signal “0” for selecting the transition waveform 1 for inactive gate control from the selection unit 20, the selection circuits 31 and 32 receive the switching signal S1 input to the input IN1, respectively. It is output as switching signals S2 and S3. As a result, the semiconductor switches 33 and 34 are both turned on in response to the rise of the switching signal S1 and changed to a small gate resistance Rg, so that the gate voltage can be rapidly changed and the semiconductor switch 51 can be switched at high speed. it can.

一方、ゲート制御部３０は、選択部２０からアクティブゲート制御用の遷移波形２を選択する選択信号「１」を受けると、選択回路３１，３２はそれぞれの入力ＩＮ２に入力される第１タイミング信号Ｓ０１及び第２タイミング信号Ｓ０２をスイッチング信号Ｓ２，Ｓ３として出力する。それにより、第１タイミング信号Ｓ０１及び第２タイミング信号Ｓ０２の立ち上がりに応じて半導体スイッチ３３，３４がともにオンされ、立ち上がり（すなわち、オン状態の終了）から予め定められた第１遅延時間経過するまで小さいゲート抵抗Ｒｇに変更されることで、ゲート電圧を急速に遷移させ、半導体スイッチ５１を高速にスイッチングすることができる。また、第１遅延時間経過後に、第２タイミング信号Ｓ０２の立下りに応じて半導体スイッチ３４がオフされ、さらに第２遅延時間経過するまで大きいゲート抵抗Ｒｇに変更されることで、ゲート電圧を緩やかに遷移させ、半導体スイッチ５１に加わるサージ電圧を抑えることができる。また、第２遅延時間経過後、第２タイミング信号Ｓ０２の立ち上がりに応じて半導体スイッチ３４がオンされ、小さいゲート抵抗Ｒｇに変更されることで、ゲート電圧を急速に遷移させ、半導体スイッチ５１のターンオフ動作を早急に終了させることができる。 On the other hand, when the gate control unit 30 receives the selection signal "1" for selecting the transition waveform 2 for active gate control from the selection unit 20, the selection circuits 31 and 32 receive the first timing signal input to the respective input IN2. The S01 and the second timing signal S02 are output as switching signals S2 and S3. As a result, both the semiconductor switches 33 and 34 are turned on in response to the rising edge of the first timing signal S01 and the second timing signal S02, and from the rising edge (that is, the end of the on state) to the elapse of the predetermined first delay time. By changing to a small gate resistance Rg, the gate voltage can be rapidly changed and the semiconductor switch 51 can be switched at high speed. Further, after the lapse of the first delay time, the semiconductor switch 34 is turned off in response to the falling edge of the second timing signal S02, and the gate voltage is gradually reduced by changing to a large gate resistance Rg until the second delay time elapses. The surge voltage applied to the semiconductor switch 51 can be suppressed. Further, after the lapse of the second delay time, the semiconductor switch 34 is turned on in response to the rise of the second timing signal S02 and is changed to a small gate resistance Rg, so that the gate voltage is rapidly changed and the semiconductor switch 51 is turned off. The operation can be terminated immediately.

図３に、本実施形態に係るゲート駆動装置４０による半導体スイッチ５１に対するアクティブゲート制御のフローを示す。 FIG. 3 shows a flow of active gate control for the semiconductor switch 51 by the gate drive device 40 according to the present embodiment.

ステップＳ１０では、ゲート駆動装置４０によるアクティブゲート制御の制御パラメータを初期設定する。制御パラメータは、例えば、選択部２０において、電圧Ｖｏｎの検出値と比較するリファレンス（すなわち、閾値Ｖｏｎ＿ｔｈ）及びタイミング生成部２４により生成される第２タイミング信号Ｓ０２における第１及び第２遅延時間を含む。 In step S10, the control parameters of the active gate control by the gate drive device 40 are initially set. The control parameters include, for example, a reference (that is, threshold value Von_th) to be compared with the detected value of the voltage Von in the selection unit 20, and first and second delay times in the second timing signal S02 generated by the timing generation unit 24. ..

リファレンスは、オン電圧とオン状態からターンオフするまでの半導体スイッチ５１に加わるサージ電圧との間の相関関係に基づいて定めることができる。相関関係は、半導体スイッチ５１のゲート電圧を制御してターンオフさせる際に、ターンオフ前のオン状態においてオン電圧を検出し、オン状態から半導体スイッチ５１がターンオフするまでのＤＳ間電圧Ｖｄｓを測定してサージ電圧（例えば、ピーク電圧）を検出し、これを様々なゲート電圧に対して実行してオン電圧とサージ電圧との検出結果を複数収集することで得られる。相関関係は、例えば、一次関数を用いて表すことができる。そこで、半導体スイッチ５１に対して許容できる電圧（例えば、許容電圧Ｖｄｓ＿ｔｈ＝１２００Ｖ）を超えるサージ電圧が生じ得るオン電圧の下限をリファレンスとして定める。 The reference can be determined based on the correlation between the on-voltage and the surge voltage applied to the semiconductor switch 51 from the on-state to the turn-off. The correlation is that when the gate voltage of the semiconductor switch 51 is controlled to turn off, the on voltage is detected in the on state before the turn-off, and the DS voltage Vds from the on state to the turn-off of the semiconductor switch 51 is measured. It is obtained by detecting a surge voltage (for example, a peak voltage), executing this for various gate voltages, and collecting a plurality of detection results of an on-voltage and a surge voltage. Correlation can be expressed using, for example, a linear function. Therefore, the lower limit of the on-voltage at which a surge voltage exceeding the allowable voltage for the semiconductor switch 51 (for example, the allowable voltage Vds_th = 1200V) can be generated is defined as a reference.

第１及び第２遅延時間は、半導体スイッチ５１においてサージ電圧が発生し得る期間（サージ期間と呼ぶ）に基づいて定めることができる。サージ期間は、例えば、半導体スイッチ５１のゲート電圧を制御してターンオフさせる際に、オン状態から半導体スイッチ５１がターンオフするまでのＤＳ間電圧Ｖｄｓを測定してサージ電圧の遷移波形を検出し、半導体スイッチ５１に対して許容できる電圧を超える期間或いはピーク電圧に対して一定割合を超える期間を検出し、これを様々なゲート電圧の遷移波形に対して実行して複数収集することで得られる。ＤＳ間電圧Ｖｄｓの立ち上がり速度を考慮して、サージ期間の始期より前の時刻ｔ１より第１遅延時間（例えば、約３０ナノ秒）を定め、またゲート抵抗Ｒｇを変更して観測した終期より後の時刻ｔ２より第２遅延時間（例えば、約６０ナノ秒）を定めることができる。なお、第１及び第２遅延時間を設定することは、ゲート電圧の遷移波形を設定することに等しい。 The first and second delay times can be determined based on the period during which a surge voltage can be generated in the semiconductor switch 51 (referred to as a surge period). During the surge period, for example, when the gate voltage of the semiconductor switch 51 is controlled to turn off, the DS-to-DS voltage Vds from the on state to the turn-off of the semiconductor switch 51 is measured to detect the transition waveform of the surge voltage, and the semiconductor is used. It is obtained by detecting a period exceeding the allowable voltage for the switch 51 or a period exceeding a certain ratio with respect to the peak voltage, executing this for transition waveforms of various gate voltages, and collecting a plurality of them. Considering the rising speed of the DS voltage Vds, the first delay time (for example, about 30 nanoseconds) is set from the time t1 before the start of the surge period, and after the end observed by changing the gate resistance Rg. The second delay time (for example, about 60 nanoseconds) can be determined from the time t2 of. Setting the first and second delay times is equivalent to setting the transition waveform of the gate voltage.

なお、ゲート駆動装置４０の制御パラメータの初期設定は、ゲート駆動装置４０を半導体装置１００に組み込み、半導体装置１００を稼働した状態において実行してもよい。 The initial setting of the control parameters of the gate drive device 40 may be executed in a state where the gate drive device 40 is incorporated in the semiconductor device 100 and the semiconductor device 100 is in operation.

初期設定が完了すると、ゲート駆動装置４０は半導体装置１００に組み込まれ、半導体スイッチ５１のゲートに接続される。なお、ゲート駆動装置４０を半導体装置１００に組み込んだ後、ゲート駆動装置４０の制御パラメータの調整をしてもよい。 When the initial setting is completed, the gate driving device 40 is incorporated in the semiconductor device 100 and connected to the gate of the semiconductor switch 51. After incorporating the gate drive device 40 into the semiconductor device 100, the control parameters of the gate drive device 40 may be adjusted.

半導体装置１００を稼働すると、制御装置から半導体スイッチ５１を制御するためのスイッチング信号Ｓ１が入力され、この信号に従ってゲート駆動装置４０は半導体スイッチ５１をスイッチング動作することで、例えば誘導性の負荷に電流が供給される。半導体スイッチ５１のスイッチング動作、特に半導体スイッチ５１がオン状態からオフ状態に遷移するターンオフ動作において、ゲート駆動装置４０によるゲート制御が実行される。 When the semiconductor device 100 is operated, a switching signal S1 for controlling the semiconductor switch 51 is input from the control device, and the gate drive device 40 switches the semiconductor switch 51 according to this signal, so that, for example, a current is applied to an inductive load. Is supplied. The gate control by the gate drive device 40 is executed in the switching operation of the semiconductor switch 51, particularly in the turn-off operation in which the semiconductor switch 51 transitions from the on state to the off state.

ステップＳ１１では、検出部１０により、オン状態の半導体スイッチ５１に流れる電流量に応じて変化する検出値、すなわちオン電圧に基づく値を検出する。検出部１０は、検出値の検出結果を選択部２０に送信する。 In step S11, the detection unit 10 detects a detection value that changes according to the amount of current flowing through the semiconductor switch 51 in the on state, that is, a value based on the on voltage. The detection unit 10 transmits the detection result of the detected value to the selection unit 20.

ステップＳ１２では、選択部２０により、ステップＳ１１で検出された検出値に応じて、オン状態から半導体スイッチ５１がターンオフするまでのゲート電圧の遷移波形を選択する。選択部２０は、検出値をリファレンスと比較し、その比較結果に応じて遷移波形を選択する。ここで、検出値がリファレンスより小さい場合、サージ電圧が発生しないと判断できるので、非アクティブゲート制御用の遷移波形１を選択し、検出値がリファレンスを超える場合、許容範囲を超えるサージ電圧が発生し得ると判断できるので、選択部２０はアクティブゲート制御用の遷移波形２を選択する。選択部２０は、遷移波形１を選択する選択信号「０」又は遷移波形２を選択する選択信号「１」をゲート制御部３０に送信する。 In step S12, the selection unit 20 selects the transition waveform of the gate voltage from the on state to the turn-off of the semiconductor switch 51 according to the detected value detected in step S11. The selection unit 20 compares the detected value with the reference and selects the transition waveform according to the comparison result. Here, if the detected value is smaller than the reference, it can be determined that no surge voltage is generated. Therefore, the transition waveform 1 for inactive gate control is selected, and if the detected value exceeds the reference, a surge voltage exceeding the allowable range is generated. Since it can be determined that this is possible, the selection unit 20 selects the transition waveform 2 for active gate control. The selection unit 20 transmits a selection signal “0” for selecting the transition waveform 1 or a selection signal “1” for selecting the transition waveform 2 to the gate control unit 30.

ステップＳ１３では、ゲート制御部３０により、遷移波形１及び２のうち選択された遷移波形により半導体スイッチ５１のゲート電圧を制御して半導体スイッチ５１をターンオフさせる。 In step S13, the gate control unit 30 controls the gate voltage of the semiconductor switch 51 according to the transition waveform selected from the transition waveforms 1 and 2, and turns off the semiconductor switch 51.

半導体装置１００は、スイッチング信号Ｓ１に同期して、半導体スイッチ５１がオン状態からオフ状態にターンオフされる都度（スイッチング信号Ｓ１が立ち上がる毎に）、ステップＳ１１〜Ｓ１３を繰り返す。 The semiconductor device 100 repeats steps S11 to S13 each time the semiconductor switch 51 is turned off from the on state to the off state (every time the switching signal S1 rises) in synchronization with the switching signal S1.

図４は、非アクティブゲート制御時におけるスイッチング信号Ｓ１〜Ｓ３、スイッチング信号Ｓ１が指示する半導体スイッチ５１の動作状態、ゲート抵抗Ｒｇ、ＤＳ間電圧Ｖｄｓの時間遷移の一例を示す。この例では、半導体スイッチ５１のオン状態の間のＤＳ間電圧Ｖｄｓ（すなわち、オン電圧）が、閾値Ｖｏｎ＿ｔｈを超えない。 FIG. 4 shows an example of the switching signals S1 to S3 during inactive gate control, the operating state of the semiconductor switch 51 indicated by the switching signal S1, the gate resistance Rg, and the time transition of the DS-to-DS voltage Vds. In this example, the DS-to-DS voltage Vds (that is, the on-voltage) during the ON state of the semiconductor switch 51 does not exceed the threshold value Von_th.

この場合において、時刻ｔ_０で、検出部１０はオン電圧を検出し（ステップＳ１１）、選択部２０はオン電圧の検出値をリファレンス（すなわち、閾値Ｖｏｎ＿ｔｈ）と比較する（ステップＳ１２）。ここで、選択部２０は、検出値がリファレンスより小さいことから、非アクティブゲート制御用の遷移波形１を選択して、選択信号「０」をゲート制御部３０に送信する。ゲート制御部３０は、選択された遷移波形により半導体スイッチ５１のゲート電圧を制御してターンオフさせる（ステップＳ１３）。ここで、ゲート制御部３０は、選択部２０から選択信号「０」を受けて非アクティブゲート制御用の遷移波形１により半導体スイッチ５１を制御する。 In this case, at time t ₀ , the detection unit 10 detects the on-voltage (step S11), and the selection unit 20 compares the detected value of the on-voltage with the reference (that is, the threshold value Von_th) (step S12). Here, since the detected value is smaller than the reference, the selection unit 20 selects the transition waveform 1 for inactive gate control and transmits the selection signal “0” to the gate control unit 30. The gate control unit 30 controls the gate voltage of the semiconductor switch 51 according to the selected transition waveform to turn it off (step S13). Here, the gate control unit 30 receives the selection signal “0” from the selection unit 20 and controls the semiconductor switch 51 by the transition waveform 1 for inactive gate control.

遷移波形１による非アクティブゲート制御において、ゲート制御部３０は、スイッチング端子５７を介して外部から入力されるスイッチング信号Ｓ１をスイッチング信号Ｓ２，Ｓ３として用いて、半導体スイッチ３３，３４を制御する。ここで、スイッチング信号Ｓ１が立ち上がる時刻ｔ_０にて、半導体スイッチ５１のターンオフ動作が開始するとともに、小さいゲート抵抗Ｒｇに変更される。抵抗素子３５〜３７の切り換え接続によるゲート抵抗Ｒｇの変更の詳細は、先述のとおりである。小さいゲート抵抗Ｒｇによりゲート電圧が急速に遷移し、それによりＤＳ間電圧Ｖｄｓが急速に立ち上がり且つ飽和する。 In the inactive gate control by the transition waveform 1, the gate control unit 30 controls the semiconductor switches 33 and 34 by using the switching signal S1 input from the outside via the switching terminal 57 as the switching signals S2 and S3. Here, at time t ₀ when the switching signal S1 rises, with turn-off operation of the semiconductor switch 51 is started, is changed to a small gate resistance Rg. The details of changing the gate resistance Rg by the switching connection of the resistance elements 35 to 37 are as described above. The small gate resistance Rg causes a rapid transition of the gate voltage, which causes the DS-to-DS voltage Vds to rise and saturate rapidly.

上述の例では、オン電圧が閾値Ｖｏｎ＿ｔｈを超えないことで、オン状態から半導体スイッチ５１がターンオフするまでにＤＳ間電圧Ｖｄｓは許容電圧Ｖｄｓ＿ｔｈを超えない、すなわちサージ電圧は発生しないと判断される。斯かる場合、非アクティブゲート制御用の遷移波形１により半導体スイッチ５１を制御することで、つまり、小さいゲート抵抗Ｒｇに変更してゲート電圧を急速に遷移させることで、半導体スイッチ５１を高速にスイッチングして、スイッチング損失を抑制することができる。 In the above example, since the on-voltage does not exceed the threshold value Von_th, it is determined that the DS-to-DS voltage Vds does not exceed the permissible voltage Vds_th from the on state to the turn-off of the semiconductor switch 51, that is, no surge voltage is generated. In such a case, the semiconductor switch 51 is switched at high speed by controlling the semiconductor switch 51 by the transition waveform 1 for inactive gate control, that is, by changing to a small gate resistance Rg and rapidly transitioning the gate voltage. Therefore, the switching loss can be suppressed.

図５は、アクティブゲート制御時における、スイッチング信号Ｓ１〜Ｓ３、半導体スイッチ５１の動作状態、ゲート抵抗Ｒｇ、ＤＳ間電圧Ｖｄｓの時間遷移の一例を示す。この例では、半導体スイッチ５１のオン状態のＤＳ間電圧Ｖｄｓ（すなわち、オン電圧）が増加し、時刻ｔｍにて閾値Ｖｏｎ＿ｔｈを超える。 FIG. 5 shows an example of the time transition of the switching signals S1 to S3, the operating state of the semiconductor switch 51, the gate resistance Rg, and the DS-to-DS voltage Vds during active gate control. In this example, the DS-to-DS voltage Vds (that is, the on-voltage) in the ON state of the semiconductor switch 51 increases and exceeds the threshold value Von_th at the time tm.

この場合において、時刻ｔ_０（又はＤＳ間電圧Ｖｄｓが閾値Ｖｏｎ＿ｔｈを超える時刻ｔｍ）で、検出部１０はオン電圧を検出し（ステップＳ１１）、選択部２０はオン電圧の検出値をリファレンス（すなわち、閾値Ｖｏｎ＿ｔｈ）と比較する（ステップＳ１２）。ここで、選択部２０は、検出値がリファレンスより大きいことで、アクティブゲート制御用の遷移波形２を選択して、選択信号「１」をゲート制御部３０に送信する。ゲート制御部３０は、選択された遷移波形により半導体スイッチ５１のゲート電圧を制御してターンオフさせる（ステップＳ１３）。ここで、ゲート制御部３０は、選択部２０から選択信号「１」を受けてアクティブゲート制御用の遷移波形２により半導体スイッチ５１を制御する。 In this case, at time t ₀ (or time tm when the DS-to-DS voltage Vds exceeds the threshold value Von_th), the detection unit 10 detects the on-voltage (step S11), and the selection unit 20 refers to the detected value of the on-voltage (that is,). , Threshold Von_th) (step S12). Here, the selection unit 20 selects the transition waveform 2 for active gate control because the detected value is larger than the reference, and transmits the selection signal “1” to the gate control unit 30. The gate control unit 30 controls the gate voltage of the semiconductor switch 51 according to the selected transition waveform to turn it off (step S13). Here, the gate control unit 30 receives the selection signal “1” from the selection unit 20 and controls the semiconductor switch 51 by the transition waveform 2 for active gate control.

遷移波形２によるアクティブゲート制御において、ゲート制御部３０は、タイミング生成部２４により生成される第１タイミング信号Ｓ０１及び第２タイミング信号Ｓ０２をスイッチング信号Ｓ２，Ｓ３として用いて、半導体スイッチ３３，３４を制御する。ここで、スイッチング信号Ｓ２，Ｓ３（第１タイミング信号Ｓ０１及び第２タイミング信号Ｓ０２）がともに立ち上がる時刻ｔ０にて、半導体スイッチ５１のターンオフ動作が開始するとともに、小さいゲート抵抗Ｒｇに変更される。抵抗素子３５〜３７の切り換え接続によるゲート抵抗Ｒｇの変更の詳細は、先述のとおりである。オン状態の終了から予め定められた第１遅延時間経過するまで小さいゲート抵抗Ｒｇによりゲート電圧が急速に遷移し、それによりＤＳ間電圧Ｖｄｓは急速に立ち上がる。 In the active gate control by the transition waveform 2, the gate control unit 30 uses the first timing signal S01 and the second timing signal S02 generated by the timing generation unit 24 as the switching signals S2 and S3 to use the semiconductor switches 33 and 34. Control. Here, at the time t0 when the switching signals S2 and S3 (first timing signal S01 and second timing signal S02) both rise, the turn-off operation of the semiconductor switch 51 starts and the gate resistance is changed to a small Rg. The details of changing the gate resistance Rg by the switching connection of the resistance elements 35 to 37 are as described above. From the end of the on state to the elapse of a predetermined first delay time, the gate voltage rapidly transitions due to the small gate resistance Rg, whereby the DS-to-DS voltage Vds rises rapidly.

第１遅延時間経過後、スイッチング信号Ｓ３（第２タイミング信号Ｓ０２）が立ち下がる時刻ｔ１にて、大きいゲート抵抗Ｒｇに変更される。抵抗素子３５〜３７の切り換え接続によるゲート抵抗Ｒｇの変更の詳細は、先述のとおりである。図中、本実施形態のアクティブゲート制御を実行した場合のＤＳ間電圧Ｖｄｓを実線を用いて示し、ゲート制御を実行しなかった場合（常時、小さいゲート抵抗Ｒｇを使用した場合）のＤＳ間電圧Ｖｄｓを点線を用いて示している。点線で示す波形から分かるように、オン電圧の検出値が閾値Ｖｏｎ＿ｔｈより大きい場合に常時小さいゲート抵抗Ｒｇを使用すると、ＤＳ間電圧Ｖｄｓのオーバーシュートおよびその後の発振波形の振幅が大きくなり、ＤＳ間電圧Ｖｄｓが許容電圧Ｖｄｓ＿ｔｈを超えてしまう、すなわちサージ電圧が発生することが分かる。これに対し、実線で示す波形では、第１遅延時間の経過後、第２遅延時間が経過するまで大きいゲート抵抗Ｒｇによりゲート電圧が緩やかに遷移するので、半導体スイッチ５１に加わるサージ電圧が抑えられることが分かる。 After the lapse of the first delay time, the gate resistance Rg is changed to a large gate resistance Rg at the time t1 when the switching signal S3 (second timing signal S02) falls. The details of changing the gate resistance Rg by the switching connection of the resistance elements 35 to 37 are as described above. In the figure, the DS-to-DS voltage Vds when the active gate control of the present embodiment is executed is shown by a solid line, and the DS-to-DS voltage when the gate control is not executed (when a small gate resistor Rg is always used). Vds are shown using dotted lines. As can be seen from the waveform shown by the dotted line, if the always small gate resistance Rg is used when the detected value of the on-voltage is larger than the threshold value Von_th, the overshoot of the DS voltage Vds and the amplitude of the subsequent oscillation waveform become large, and the DS interval becomes large. It can be seen that the voltage Vds exceeds the allowable voltage Vds_th, that is, a surge voltage is generated. On the other hand, in the waveform shown by the solid line, after the first delay time elapses, the gate voltage gradually transitions due to the large gate resistance Rg until the second delay time elapses, so that the surge voltage applied to the semiconductor switch 51 can be suppressed. You can see that.

第２遅延時間経過後、スイッチング信号Ｓ３（第２タイミング信号Ｓ０２）が再度立ち上がる時刻ｔ２にて、小さいゲート抵抗Ｒｇに変更される。抵抗素子３５〜３７の切り換え接続によるゲート抵抗Ｒｇの変更の詳細は、先述のとおりである。小さいゲート抵抗Ｒｇによりゲート電圧が急速に遷移し、それによりＤＳ間電圧Ｖｄｓは急速に飽和して、半導体スイッチ５１のターンオフ動作が終了する。 After the lapse of the second delay time, the switching signal S3 (second timing signal S02) is changed to a smaller gate resistance Rg at the time t2 when the switching signal S3 (second timing signal S02) rises again. The details of changing the gate resistance Rg by the switching connection of the resistance elements 35 to 37 are as described above. The small gate resistance Rg causes a rapid transition of the gate voltage, whereby the DS voltage Vds is rapidly saturated, and the turn-off operation of the semiconductor switch 51 ends.

上述の例では、オン電圧の検出値が閾値Ｖｏｎ＿ｔｈを超えることで、オン状態から半導体スイッチ５１がターンオフするまでにＤＳ間電圧Ｖｄｓは許容電圧Ｖｄｓ＿ｔｈを超える、すなわちサージ電圧が発生すると判断される。斯かる場合、アクティブゲート制御用の遷移波形２により半導体スイッチ５１を制御することで、つまり、第１遅延時間が経過するまで小さいゲート抵抗Ｒｇに変更してゲート電圧を急速に遷移させることで半導体スイッチ５１を高速にスイッチングし、さらに第２遅延時間が経過するまで大きいゲート抵抗Ｒｇに変更してゲート電圧を緩やかに遷移させることでサージ電圧を抑え、さらに第２遅延時間が経過した後、再度小さいゲート抵抗Ｒｇに変更してゲート電圧を急速に遷移させることで半導体スイッチ５１のターンオフ動作を急速に終了させることができる。従って、半導体スイッチ５１がターンオフする前のオン状態の間にオン電圧を検出し、この検出結果に応じてターンオフ動作時に予め定められた第１及び第２遅延時間でゲート抵抗を変更することで、サージ電圧を抑えることができる。 In the above example, when the detected value of the on-voltage exceeds the threshold value Von_th, it is determined that the DS-to-DS voltage Vds exceeds the permissible voltage Vds_th from the on state to the turn-off of the semiconductor switch 51, that is, a surge voltage is generated. In such a case, the semiconductor switch 51 is controlled by the transition waveform 2 for active gate control, that is, the gate voltage is rapidly changed by changing to a small gate resistance Rg until the first delay time elapses. The surge voltage is suppressed by switching the switch 51 at high speed, changing to a large gate resistance Rg until the second delay time elapses, and gradually transitioning the gate voltage, and then again after the second delay time elapses. The turn-off operation of the semiconductor switch 51 can be rapidly terminated by changing to a small gate resistance Rg and rapidly transitioning the gate voltage. Therefore, the on-voltage is detected during the on-state before the semiconductor switch 51 is turned off, and the gate resistance is changed at the predetermined first and second delay times during the turn-off operation according to the detection result. The surge voltage can be suppressed.

なお、本実施形態に係るゲート駆動装置４０では、選択部２０により非アクティブゲート制御用の遷移波形１及びアクティブゲート制御用の遷移波形２の２つの遷移波形からいずれかを選択することとしたが、これに代えて、遷移速度の異なる（例えば、遷移の速い及び遅い）２つのアクティブゲート制御用の遷移波形からいずれかを選択することとしてもよい。 In the gate drive device 40 according to the present embodiment, the selection unit 20 selects one of two transition waveforms, a transition waveform 1 for inactive gate control and a transition waveform 2 for active gate control. Alternatively, one may be selected from two transition waveforms for active gate control having different transition speeds (for example, fast transition and slow transition).

なお、本実施形態に係るゲート駆動装置４０では、ターンオフ動作の開始から第１遅延時間が経過するまで小さいゲート抵抗に変更し、その後第２遅延時間が経過するまで大きいゲート抵抗に変更するアクティブゲート制御を採用したが、これに代えて、オン状態の間に選択された遷移波形に応じて、半導体スイッチ５１のターンオフ遷移期間中にアクティブゲート制御を行うか否かを決定してもよい。例えば、ゲート駆動装置４０は、検出部１０によりターンオフ動作中にＤＳ間電圧Ｖｄｓをモニタし、選択部２０によりＤＳ間電圧Ｖｄｓが予め定められた閾値を超えるか否かを判断し、超える場合にそのタイミングでゲート駆動装置４０によりゲート抵抗Ｒｇを変更してもよい。 In the gate drive device 40 according to the present embodiment, the active gate is changed to a smaller gate resistance from the start of the turn-off operation until the first delay time elapses, and then changes to a larger gate resistance until the second delay time elapses. Although control is adopted, instead of this, it may be determined whether or not to perform active gate control during the turn-off transition period of the semiconductor switch 51 according to the transition waveform selected during the on state. For example, the gate drive device 40 monitors the DS-to-DS voltage Vds during the turn-off operation by the detection unit 10, determines whether or not the DS-to-DS voltage Vds exceeds a predetermined threshold value by the selection unit 20, and when the DS-to-DS voltage Vds exceeds a predetermined threshold value. The gate resistance Rg may be changed by the gate driving device 40 at that timing.

なお、本実施形態に係るゲート駆動装置４０では、半導体スイッチ５１のゲートＧに接続するゲート抵抗Ｒｇを変更することでゲート電圧の遷移波形を変更することとしたが、これに代えて、選択された遷移波形に対応する電流源を用いてゲートＧから電荷を引き抜く、ゲート抵抗Ｒｇを選択された遷移波形に応じて異なる電位を有する基準電位に接続するなどにより、ゲートＧの電荷変動速度を変更することとしてもよい。 In the gate drive device 40 according to the present embodiment, the transition waveform of the gate voltage is changed by changing the gate resistance Rg connected to the gate G of the semiconductor switch 51, but instead of this, it is selected. The charge fluctuation rate of the gate G is changed by extracting the charge from the gate G using the current source corresponding to the transition waveform, connecting the gate resistance Rg to a reference potential having a different potential according to the selected transition waveform, and the like. You may do it.

また、ゲート抵抗Ｒｇを構成する複数の抵抗を切り替えるのではなく、複数の電流源を切り替えるようにしてもよいし、複数の駆動能力が異なるトランジスタをゲート駆動回路が備えてこれらのトランジスタを切り替えるようにしてもよい。 Further, instead of switching a plurality of resistors constituting the gate resistor Rg, a plurality of current sources may be switched, or a plurality of transistors having different drive capacities may be provided in the gate drive circuit to switch between these transistors. It may be.

また、上記のうちのいくつかの方式を組み合わせてもよい。 Further, some of the above methods may be combined.

なお、本実施形態では、オン状態の半導体スイッチ５１に流れる電流量に応じて変化する検出値として、半導体スイッチ５１のオン電圧Ｖｏｎに基づく値を採用したが、電流量に応じて変化する量であれば任意の量を採用してよい。例えば、半導体スイッチ５１に流れる電流又はこれから分流した電流の値を採用してもよい。 In the present embodiment, a value based on the on-voltage Von of the semiconductor switch 51 is adopted as a detection value that changes according to the amount of current flowing through the semiconductor switch 51 in the on state, but the amount changes according to the amount of current. If there is, any amount may be adopted. For example, the value of the current flowing through the semiconductor switch 51 or the current diverted from the current may be adopted.

なお、本実施形態に係るゲート駆動装置４０及びこれを備える半導体装置１００は、例えば、パワーコンディショナ（ＰＣＳ）、インバータ、スマートグリッド等の電力装置である外部システムに組み込むことができる。 The gate drive device 40 and the semiconductor device 100 including the gate drive device 40 according to the present embodiment can be incorporated into an external system that is a power device such as a power conditioner (PCS), an inverter, or a smart grid.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 Although the present invention has been described above using the embodiments, the technical scope of the present invention is not limited to the scope described in the above embodiments. It will be apparent to those skilled in the art that various changes or improvements can be made to the above embodiments. It is clear from the description of the claims that such modified or improved forms may also be included in the technical scope of the present invention.

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。 The order of execution of operations, procedures, steps, steps, etc. in the devices, systems, programs, and methods shown in the claims, specification, and drawings is particularly "before" and "prior to". It should be noted that it can be realized in any order unless the output of the previous process is used in the subsequent process. Even if the scope of claims, the specification, and the operation flow in the drawings are explained using "first", "next", etc. for convenience, it means that it is essential to carry out in this order. It's not a thing.

１０…検出部、２０…選択部、２１…比較回路、２２…基準電圧源、２３…Ｄフリップフロップ、２４…タイミング生成部、３０…ゲート制御部、３１ａ〜３１ｃ…ＮＯＲ回路、３１ｄ…ＮＯＴ回路、３１，３２…選択回路、３３，３４…半導体スイッチ、３５〜３７…抵抗素子、４０…ゲート駆動装置、５１…半導体スイッチ、５２…ダイオード、５７…スイッチング端子、５８…ドレイン端子、５９…ソース端子、１００…半導体装置、Ｓ１〜Ｓ３…スイッチング信号、Ｓ０１，Ｓ０２…タイミング信号。 10 ... Detection unit, 20 ... Selection unit, 21 ... Comparison circuit, 22 ... Reference voltage source, 23 ... D flip-flop, 24 ... Timing generation unit, 30 ... Gate control unit, 31a to 31c ... NOR circuit, 31d ... NOT circuit , 31, 32 ... Selection circuit, 33, 34 ... Semiconductor switch, 35-37 ... Resistance element, 40 ... Gate drive device, 51 ... Semiconductor switch, 52 ... Diode, 57 ... Switching terminal, 58 ... Drain terminal, 59 ... Source Terminal, 100 ... semiconductor device, S1 to S3 ... switching signal, S01, S02 ... timing signal.

Claims

A detector that detects a detection value that changes according to the amount of current flowing through the semiconductor switch in the on state,
A selection unit that selects the transition waveform of the gate voltage of the semiconductor switch from the on state to the turn-off of the semiconductor switch according to the detected value.
A gate control unit that controls the gate voltage of the semiconductor switch according to the selected transition waveform to turn it off.
With
The gate control unit has a plurality of resistors that can be connected in parallel between the gate of the semiconductor switch and the reference potential.
The gate control unit
From the on state to the elapse of the predetermined first delay time, the combination of the connected resistors among the plurality of resistors is switched so as to have a smaller combined resistance.
After the first delay time elapses until the second delay time elapses, the combination of the connected resistors among the plurality of resistors is switched so as to have a larger combined resistance.
After the lapse of the second delay time, the resistance is switched, and the combination of the connected resistors among the plurality of resistors is switched so as to have a smaller combined resistance .
The gate control unit
A first timing signal having a rising edge and a falling edge synchronized with the rising and falling edges of an externally input switching signal, a rising edge synchronized with the rising edge of the switching signal, a falling edge after the first delay time, and further the second A gate drive device that switches the combination of connected resistors by receiving a second timing signal that rises again after the lapse of a delay time and falls in synchronization with the fall of the switching signal.

The gate drive device according to claim 1, wherein the detected value is a value based on the on-voltage of the semiconductor switch.

The gate drive device according to claim 1 or 2, wherein the gate control unit determines to perform active gate control during the turn-off transition period of the semiconductor switch according to the selected transition waveform.

The selection unit determines the detected value based on the correlation between the detected value that changes according to the amount of current flowing through the semiconductor switch in the on state and the surge voltage applied to the semiconductor switch from the on state to the turn-off. The gate drive device according to any one of claims 1 to 3, wherein the transition waveform corresponding to the transition waveform is selected.

The gate driving device according to claim 4, wherein the selection unit compares the detected value with a threshold value determined based on the correlation, and selects the transition waveform according to the comparison result.

Semiconductor switch and
The gate drive device according to any one of claims 1 to 5.
A semiconductor device equipped with.

The stage of detecting the detection value that changes according to the amount of current flowing through the semiconductor switch in the on state, and
A step of selecting a transition waveform of the gate voltage of the semiconductor switch from the on state to the turn-off of the semiconductor switch according to the detected value, and
The step of controlling the gate voltage of the semiconductor switch by the selected transition waveform to turn it off, and
With
At the stage of controlling the gate voltage,
A plurality of resistors that can be connected in parallel between the gate of the semiconductor switch and the reference potential are connected so as to have a smaller combined resistance from the on state to the elapse of a predetermined first delay time. Switch the combination of resistors
After the first delay time elapses until the second delay time elapses, the combination of the connected resistors among the plurality of resistors is switched so as to have a larger combined resistance.
After the lapse of the second delay time, the resistance is switched, and the combination of the connected resistors among the plurality of resistors is switched so as to have a smaller combined resistance .
At the stage of controlling the gate voltage,
A first timing signal having a rising edge and a falling edge synchronized with the rising and falling edges of an externally input switching signal, a rising edge synchronized with the rising edge of the switching signal, a falling edge after the first delay time, and further the second A gate drive method for switching a combination of connected resistors by receiving a second timing signal that rises again after the lapse of a delay time and falls in synchronization with the fall of the switching signal.

The gate driving method according to claim 7, wherein the detected value is a value based on the on-voltage of the semiconductor switch.

The gate driving method according to claim 7 or 8, wherein at the control stage, it is determined to perform active gate control during the turn-off transition period of the semiconductor switch according to the selected transition waveform.

In the selection stage, the detected value is based on the correlation between the detected value that changes according to the amount of current flowing through the semiconductor switch in the on state and the surge voltage applied to the semiconductor switch from the on state to the turn-off. The gate driving method according to any one of claims 7 to 9, wherein the transition waveform according to the above is selected.

The gate driving method according to claim 10, wherein in the selection step, the detected value is compared with a threshold value determined based on the correlation, and the transition waveform is selected according to the comparison result.