JP5915551B2 - Drive circuit for switching element to be driven - Google Patents

Drive circuit for switching element to be driven Download PDF

Info

Publication number
JP5915551B2
JP5915551B2 JP2013008757A JP2013008757A JP5915551B2 JP 5915551 B2 JP5915551 B2 JP 5915551B2 JP 2013008757 A JP2013008757 A JP 2013008757A JP 2013008757 A JP2013008757 A JP 2013008757A JP 5915551 B2 JP5915551 B2 JP 5915551B2
Authority
JP
Japan
Prior art keywords
switching element
temperature
input
voltage
output terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013008757A
Other languages
Japanese (ja)
Other versions
JP2014140280A (en
Inventor
智貴 鈴木
智貴 鈴木
哲也 出羽
哲也 出羽
陽介 朝子
陽介 朝子
丈泰 小松
丈泰 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013008757A priority Critical patent/JP5915551B2/en
Publication of JP2014140280A publication Critical patent/JP2014140280A/en
Application granted granted Critical
Publication of JP5915551B2 publication Critical patent/JP5915551B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、過電流保護機能を備える駆動対象スイッチング素子の駆動回路に関する。   The present invention relates to a drive circuit for a drive target switching element having an overcurrent protection function.

この種の駆動回路としては、例えば下記特許文献1に見られるように、半導体スイッチング素子(IGBT)の入出力端子間に流れる電流(コレクタ電流)が閾値電流を超えた場合、ゲート電圧の低下によってコレクタ電流を強制的に制限することで、スイッチング素子を過電流から保護する過電流保護機能を備えるものが知られている。   As this type of drive circuit, for example, as seen in Patent Document 1 below, when the current (collector current) flowing between the input and output terminals of the semiconductor switching element (IGBT) exceeds a threshold current, the gate voltage is reduced. A device having an overcurrent protection function for protecting a switching element from an overcurrent by forcibly limiting a collector current is known.

特開平6−209519号公報JP-A-6-209519

ここで、本発明者らは、スイッチング素子の入出力端子間の印加電圧(コレクタ及びエミッタ間電圧)に基づき、上記閾値電流を設定することを考えた。閾値電流の設定にあたり、コレクタ及びエミッタ間電圧をパラメータとして用いるのは、コレクタ電流を制限する場合におけるコレクタ及びエミッタ間電圧が高いほど、コレクタ電流を制限する場合に生じるサージ電圧が大きくなることによる。ここで、スイッチング素子の信頼性を維持する観点から、閾値電流を設定する場合のコレクタ及びエミッタ間電圧として、例えば、スイッチング素子の使用時に想定されるコレクタ及びエミッタ間電圧の最大値を用いることが考えられる。   Here, the present inventors considered setting the threshold current based on the applied voltage (collector-emitter voltage) between the input and output terminals of the switching element. In setting the threshold current, the collector-emitter voltage is used as a parameter because the higher the collector-emitter voltage when limiting the collector current, the greater the surge voltage generated when limiting the collector current. Here, from the viewpoint of maintaining the reliability of the switching element, for example, the maximum value of the collector-emitter voltage assumed when the switching element is used is used as the collector-emitter voltage when setting the threshold current. Conceivable.

ただし、こうした設定手法を採用すると、実際のコレクタ及びエミッタ間電圧が閾値電流の設定の際に想定した値よりも低い場合、実際のコレクタ電流がスイッチング素子の信頼性を維持可能なコレクタ電流の上限値未満であるにもかかわらず、過電流保護機能を動作させることとなる。すなわち、スイッチング素子に流通可能なコレクタ電流の上限値が制約され、スイッチング素子の使用可能な条件が制約される懸念がある。   However, when such a setting method is adopted, if the actual collector-emitter voltage is lower than the value assumed when setting the threshold current, the upper limit of the collector current at which the actual collector current can maintain the reliability of the switching element. In spite of being less than the value, the overcurrent protection function is activated. That is, there is a concern that the upper limit value of the collector current that can flow through the switching element is restricted, and the conditions under which the switching element can be used are restricted.

本発明は、上記課題を解決するためになされたものであり、その目的は、駆動対象スイッチング素子の入出力端子間に流通可能な電流の上限値が制約されることを好適に回避できる駆動対象スイッチング素子の駆動回路を提供することにある。   The present invention has been made in order to solve the above-described problems, and the object thereof is a driving target that can preferably avoid the restriction of the upper limit value of the current that can flow between the input / output terminals of the driving target switching element. It is to provide a driving circuit for a switching element.

上記課題を解決すべく、請求項1記載の発明は、駆動対象スイッチング素子(S*#)の入出力端子間に流れる電流を検出する電流検出手段(56)と、前記電流検出手段によって検出された電流が閾値電流を超えたことを条件として、前記駆動対象スイッチング素子の開閉制御端子の電荷を放電させることで前記入出力端子間に流れる電流を強制的に制限する電流制限手段(50,58,60,71)と、前記入出力端子間の印加電圧が高いほど、前記電流制限手段によって強制的に制限する場合に生じるサージ電圧の抑制度合いが大きくなるように該電流制限手段による強制的な制限手法を変更する処理を行う処理手段と、を備えることを特徴とする。   In order to solve the above-mentioned problem, the invention according to claim 1 is detected by the current detection means (56) for detecting the current flowing between the input / output terminals of the drive target switching element (S * #) and the current detection means. Current limiting means (50, 58) forcibly limiting the current flowing between the input / output terminals by discharging the charge of the switching control terminal of the switching element to be driven on condition that the current exceeds the threshold current. , 60, 71) and the higher the applied voltage between the input and output terminals, the higher the applied voltage by the current limiting means, the greater the degree of suppression of the surge voltage that occurs when the current limiting means forcibly limits it. And a processing means for performing a process of changing the restriction method.

上記発明では、処理手段を備えることで、スイッチング素子の入出力端子間の印加電圧に応じた上記入出力端子間に流れる電流の制限手法が採用される。このため、駆動対象スイッチング素子の入出力端子間に流通可能な電流の上限値が制約されることを好適に回避できる。   In the said invention, the process means is provided, The restriction | limiting method of the electric current which flows between the said input / output terminals according to the applied voltage between the input / output terminals of a switching element is employ | adopted. For this reason, it can avoid suitably that the upper limit of the electric current which can be circulated between the input-output terminals of a drive object switching element is restricted.

第1の実施形態にかかる制御システムの構成図。The block diagram of the control system concerning 1st Embodiment. 同実施形態にかかるドライブユニットの構成図。The block diagram of the drive unit concerning the embodiment. 昇圧コンバータの出力電圧の推移の一例を示すタイムチャート。The time chart which shows an example of transition of the output voltage of a boost converter. 第1の実施形態にかかるソフト遮断処理の手順を示すフローチャート。The flowchart which shows the procedure of the software interruption | blocking process concerning 1st Embodiment. 同実施形態にかかるソフト遮断処理の一例を示すタイムチャート。The time chart which shows an example of the soft interruption | blocking process concerning the embodiment. 第2の実施形態にかかるドライブユニットの構成図。The block diagram of the drive unit concerning 2nd Embodiment. 同実施形態にかかるソフト遮断処理の手順を示すフローチャート。The flowchart which shows the procedure of the soft interruption | blocking process concerning the embodiment. 第3の実施形態にかかるドライブユニットの構成図。The block diagram of the drive unit concerning 3rd Embodiment. 同実施形態にかかるソフト遮断処理の手順を示すフローチャート。The flowchart which shows the procedure of the soft interruption | blocking process concerning the embodiment. 第4の実施形態にかかるドライブユニットの構成図。The block diagram of the drive unit concerning 4th Embodiment. 同実施形態にかかるソフト遮断処理の手順を示すフローチャート。The flowchart which shows the procedure of the soft interruption | blocking process concerning the embodiment. 同実施形態にかかるソフト遮断処理の一例を示すタイムチャート。The time chart which shows an example of the soft interruption | blocking process concerning the embodiment. 第5の実施形態にかかるドライブユニットの構成図。The block diagram of the drive unit concerning 5th Embodiment. 同実施形態にかかるソフト遮断処理の手順を示すフローチャート。The flowchart which shows the procedure of the soft interruption | blocking process concerning the embodiment. 第6の実施形態にかかるドライブユニットの構成図。The block diagram of the drive unit concerning 6th Embodiment. 同実施形態にかかるソフト遮断処理の手順を示すフローチャート。The flowchart which shows the procedure of the soft interruption | blocking process concerning the embodiment. その他の実施形態にかかるソフト遮断用経路の抵抗値の選択手法を示す図。The figure which shows the selection method of the resistance value of the path | route for soft interruption | blocking concerning other embodiment. その他の実施形態にかかる閾値電圧の選択手法を示す図。The figure which shows the selection method of the threshold voltage concerning other embodiment.

(第1の実施形態)
以下、本発明にかかる駆動対象スイッチング素子の駆動回路を車載主機として回転機を備える車両に適用した第1の実施形態について、図面を参照しつつ説明する。
(First embodiment)
DESCRIPTION OF EMBODIMENTS Hereinafter, a first embodiment in which a drive circuit of a drive target switching element according to the present invention is applied to a vehicle including a rotating machine as an in-vehicle main machine will be described with reference to the drawings.

図1に示すように、モータジェネレータ10は、車載主機であり、図示しない駆動輪に連結されている。モータジェネレータ10は、インバータIV及び直流電源としての昇圧コンバータCVを介して高電圧バッテリ12に接続されている。ここで、昇圧コンバータCVは、コンデンサCと、コンデンサCに並列接続された一対のスイッチング素子Scp,Scnと、一対のスイッチング素子Scp,Scnの接続点と高電圧バッテリ12の正極とを接続するリアクトルLとを備えている。詳しくは、昇圧コンバータCVは、スイッチング素子Scp,Scnのオン操作(閉操作)又はオフ操作(開操作)によって、高電圧バッテリ12の電圧(例えば288V)を所定の電圧(例えば「650V」)を上限として昇圧する機能を有する。   As shown in FIG. 1, the motor generator 10 is an in-vehicle main machine and is connected to drive wheels (not shown). The motor generator 10 is connected to the high voltage battery 12 via an inverter IV and a boost converter CV as a DC power source. Here, boost converter CV includes a capacitor C, a pair of switching elements Scp and Scn connected in parallel to capacitor C, and a reactor that connects a connection point of the pair of switching elements Scp and Scn and the positive electrode of high-voltage battery 12. L. Specifically, the boost converter CV changes the voltage (for example, 288V) of the high voltage battery 12 to a predetermined voltage (for example, “650V”) by turning on (closing) or turning off (opening) the switching elements Scp, Scn. It has a function of boosting as an upper limit.

一方、インバータIVは、昇圧コンバータCVに並列接続された高電位側スイッチング素子S*p(*=u,v,w)及び低電位側スイッチング素子S*nの直列接続体を備えている。詳しくは、インバータIVは、スイッチング素子Sup,Sunの直列接続体と、スイッチング素子Svp,Svnの直列接続体と、スイッチング素子Swp,Swnの直列接続体とを備えており、これら各直列接続体の接続点は、モータジェネレータ10のU,V,W相にそれぞれ接続されている。なお、本実施形態において、インバータIVを構成するスイッチング素子S*#(#=p,n)が「駆動対象スイッチング素子」に相当する。   On the other hand, the inverter IV includes a series connection body of a high potential side switching element S * p (* = u, v, w) and a low potential side switching element S * n connected in parallel to the boost converter CV. Specifically, the inverter IV includes a series connection body of the switching elements Sup and Sun, a series connection body of the switching elements Svp and Svn, and a series connection body of the switching elements Swp and Swn. The connection points are connected to the U, V, and W phases of the motor generator 10, respectively. In the present embodiment, the switching element S * # (# = p, n) constituting the inverter IV corresponds to a “driving element switching element”.

ちなみに、本実施形態では、上記スイッチング素子S¥#(¥=u,v,w,c)として、電圧制御形のものが用いられ、より具体的には、IGBTが用いられている。そして、スイッチング素子S¥#には、フリーホイールダイオードD¥#が逆並列に接続されている。   Incidentally, in the present embodiment, a voltage control type is used as the switching element S ¥ # (¥ = u, v, w, c), and more specifically, an IGBT is used. A free wheel diode D ¥ # is connected in reverse parallel to the switching element S ¥ #.

制御装置14は、低電圧バッテリ16を電源し、モータジェネレータ10の制御量(トルク)をその指令値(トルク指令値)に制御すべく、インバータIVや昇圧コンバータCVを操作する。詳しくは、制御装置14は、昇圧コンバータCVのスイッチング素子Scp,Scnをオンオフ操作すべく、操作信号gcp、gcnをドライブユニットDUに対して出力し、また、インバータIVのスイッチング素子Sup,Sun,Svp,Svn,Swp,Swnをオンオフ操作すべく、操作信号gup,gun,gvp,gvn,gwp,gwnをドライブユニットDUに対して出力する。ここで、高電位側の操作信号g¥pと、対応する低電位側の操作信号g¥nとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子S¥pと、対応する低電位側のスイッチング素子S¥nとは、交互にオン状態とされる。   Control device 14 powers low-voltage battery 16 and operates inverter IV and boost converter CV to control the control amount (torque) of motor generator 10 to its command value (torque command value). Specifically, the control device 14 outputs operation signals gcp and gcn to the drive unit DU so as to turn on and off the switching elements Scp and Scn of the boost converter CV, and the switching elements Sup, Sun, Svp, Operation signals gup, gun, gvp, gvn, gwp, and gwn are output to the drive unit DU to turn on / off Svn, Swp, and Swn. Here, the high-potential side operation signal g ¥ p and the corresponding low-potential side operation signal g ¥ n are complementary to each other. In other words, the high-potential side switching element S ¥ p and the corresponding low-potential side switching element S ¥ n are alternately turned on.

なお、昇圧コンバータCVの出力電圧(インバータIVの入力電圧)は、トルク指令値が高いほど高くされる傾向にある。また、高電圧バッテリ12を備える高電圧システムと低電圧バッテリ16を備える低電圧システムとは、互いに絶縁されており、これらの間の信号の授受は、例えばフォトカプラ等の絶縁素子を備えるインターフェース18を介して行われる。   Note that the output voltage of boost converter CV (input voltage of inverter IV) tends to be higher as the torque command value is higher. Further, the high voltage system including the high voltage battery 12 and the low voltage system including the low voltage battery 16 are insulated from each other, and transmission / reception of signals between them is an interface 18 including an insulating element such as a photocoupler. Is done through.

続いて、図2を用いて、インバータIVの備えるドライブユニットDUの構成について説明する。   Next, the configuration of the drive unit DU included in the inverter IV will be described with reference to FIG.

図示されるように、ドライブユニットDUは、1チップ化された半導体集積回路であるドライブIC20、所定の端子電圧VH(例えば15V)を有する定電圧電源22、及び定電流駆動回路24等を備えている。定電流駆動回路24は、抵抗体26,28、オペアンプ30、定電流電源32及びPチャネルMOSFET(以下、充電用スイッチング素子34)を備えている。   As shown in the figure, the drive unit DU includes a drive IC 20 which is a one-chip semiconductor integrated circuit, a constant voltage power supply 22 having a predetermined terminal voltage VH (for example, 15 V), a constant current drive circuit 24, and the like. . The constant current drive circuit 24 includes resistors 26 and 28, an operational amplifier 30, a constant current power source 32, and a P-channel MOSFET (hereinafter, charging switching element 34).

詳しくは、抵抗体26の一端は、定電圧電源22に接続され、他端は、ドライブIC20の第1の端子T1、充電用スイッチング素子34及びドライブIC20の第2の端子T2を介してスイッチング素子S*#の開閉制御端子(ゲート)に接続されている。また、抵抗体26及び定電圧電源22の接続点は、ドライブIC20の第3の端子T3、抵抗体28及び定電流電源32を介してスイッチング素子S*#の出力端子(エミッタ)に接続されている。さらに、抵抗体28及び定電流電源32の接続点は、オペアンプ30の非反転入力端子に接続され、オペアンプ30の反転入力端子は、第1の端子T1及び充電用スイッチング素子34の接続点に接続されている。こうした構成によれば、オペアンプ30にイネーブル信号が入力される期間において、第1の端子T1及び充電用スイッチング素子34の接続点の電位を抵抗体28及び定電流電源32の接続点の電位に保持することができ、ゲートの充電電流を一定値とすることができる。すなわち、スイッチング素子S*#のゲートの充電処理を定電流制御にて行うことができる。   Specifically, one end of the resistor 26 is connected to the constant voltage power source 22, and the other end is connected to the switching element via the first terminal T 1 of the drive IC 20, the charging switching element 34, and the second terminal T 2 of the drive IC 20. It is connected to the open / close control terminal (gate) of S * #. The connection point between the resistor 26 and the constant voltage power supply 22 is connected to the output terminal (emitter) of the switching element S * # via the third terminal T3 of the drive IC 20, the resistor 28, and the constant current power supply 32. Yes. Further, the connection point of the resistor 28 and the constant current power supply 32 is connected to the non-inverting input terminal of the operational amplifier 30, and the inverting input terminal of the operational amplifier 30 is connected to the connection point of the first terminal T 1 and the charging switching element 34. Has been. According to such a configuration, the potential at the connection point between the first terminal T1 and the charging switching element 34 is held at the potential at the connection point between the resistor 28 and the constant current power supply 32 during the period in which the enable signal is input to the operational amplifier 30. The charging current of the gate can be set to a constant value. That is, the charging process of the gate of the switching element S * # can be performed by constant current control.

スイッチング素子S*#のゲートは、放電用抵抗体38、ドライブIC20の第5の端子T5及びNチャネルMOSFET(以下、放電用スイッチング素子40)を介してエミッタに接続されている。ここで、本実施形態において、ゲートから、放電用抵抗体38、第5の端子T5及び放電用スイッチング素子40を介してエミッタに至るまでの経路が、スイッチング素子S*#のオフ状態への通常時の切り替えに用いられる「通常時放電経路Ldis」を構成する。ここで、通常時とは、オン操作指令又はオフ操作指令に基づき後述する充電処理又は放電処理が行われる時のことである。   The gate of the switching element S * # is connected to the emitter via the discharging resistor 38, the fifth terminal T5 of the drive IC 20 and an N-channel MOSFET (hereinafter, discharging switching element 40). Here, in the present embodiment, the path from the gate to the emitter through the discharge resistor 38, the fifth terminal T5, and the discharge switching element 40 is normally set to the OFF state of the switching element S * #. A “normal-time discharge path Ldis” used for time switching is configured. Here, the normal time is when a charging process or a discharging process, which will be described later, is performed based on an ON operation command or an OFF operation command.

スイッチング素子S*#のゲートは、また、ドライブIC20の第6の端子T6を介してクランプ回路42に接続されている。クランプ回路42は、NチャネルMOSFET(以下、クランプ用スイッチング素子44)、オペアンプ46(高速オペアンプ)及び電源48を備えている。詳しくは、第6の端子T6は、クランプ用スイッチング素子44を介してエミッタに接続されている。また、第6の端子T6及びクランプ用スイッチング素子44の接続点は、オペアンプ46の非反転入力端子に接続されている。オペアンプ46の反転入力端子は、電源48の正極側に接続され、電源48の負極側は、エミッタに接続されている。なお、電源48の端子電圧(以下、クランプ電圧)は、例えば、スイッチング素子S*#の信頼性が短時間で過度に低下するような電流が流れない程度の電圧(例えば12.5V)にスイッチング素子S*#の開閉制御端子の印加電圧(ゲート電圧)を制限する値に設定されている。本実施形態において、クランプ電圧は、具体的には、スイッチング素子S*#のミラー電圧以上の電圧であってかつゲート電圧Vgeの上限電圧(定電圧電源22の端子電圧VH)未満の電圧に設定されている。   The gate of the switching element S * # is also connected to the clamp circuit 42 via the sixth terminal T6 of the drive IC 20. The clamp circuit 42 includes an N-channel MOSFET (hereinafter, clamp switching element 44), an operational amplifier 46 (high-speed operational amplifier), and a power supply 48. Specifically, the sixth terminal T6 is connected to the emitter via the clamping switching element 44. The connection point between the sixth terminal T6 and the clamping switching element 44 is connected to the non-inverting input terminal of the operational amplifier 46. The inverting input terminal of the operational amplifier 46 is connected to the positive side of the power source 48, and the negative side of the power source 48 is connected to the emitter. Note that the terminal voltage of the power supply 48 (hereinafter referred to as a clamp voltage) is switched to a voltage (for example, 12.5 V) at which current does not flow so that the reliability of the switching element S * # is excessively reduced in a short time. It is set to a value that limits the applied voltage (gate voltage) at the switching control terminal of the element S * #. In the present embodiment, the clamp voltage is specifically set to a voltage equal to or higher than the mirror voltage of the switching element S * # and lower than the upper limit voltage of the gate voltage Vge (terminal voltage VH of the constant voltage power supply 22). Has been.

スイッチング素子S*#のゲートは、さらに、ドライブIC20の第7の端子T7を介してソフト遮断回路50が接続されている。ソフト遮断回路50は、第1のソフト遮断用抵抗体52a、第2のソフト遮断用抵抗体52b、第1のソフト遮断用スイッチング素子54a及び第2のソフト遮断用スイッチング素子54bを備えている。詳しくは、第1のソフト遮断用抵抗体52aの一端は、第7の端子T7に接続され、他端は、第1のソフト遮断用スイッチング素子54aを介してエミッタに接続されている。また、第2のソフト遮断用抵抗体52bの一端は、第7の端子T7に接続され、他端は、第2のソフト遮断用スイッチング素子54bを介してエミッタに接続されている。本実施形態では、第1,第2のソフト遮断用抵抗体52a,52bとして、NチャネルMOSFETが用いられている。   The gate of the switching element S * # is further connected to the soft cutoff circuit 50 via the seventh terminal T7 of the drive IC 20. The soft cutoff circuit 50 includes a first soft cutoff resistor 52a, a second soft cutoff resistor 52b, a first soft cutoff switching element 54a, and a second soft cutoff switching element 54b. Specifically, one end of the first soft cutoff resistor 52a is connected to the seventh terminal T7, and the other end is connected to the emitter via the first soft cutoff switching element 54a. One end of the second soft cutoff resistor 52b is connected to the seventh terminal T7, and the other end is connected to the emitter via the second soft cutoff switching element 54b. In the present embodiment, N-channel MOSFETs are used as the first and second soft cutoff resistors 52a and 52b.

ちなみに、本実施形態において、ゲートから、第7の端子T7及びソフト遮断回路50を介してエミッタに至るまでの経路が「ソフト遮断用経路Lcut」を構成する。   Incidentally, in the present embodiment, the path from the gate to the emitter via the seventh terminal T7 and the soft cutoff circuit 50 constitutes the “soft cutoff path Lcut”.

スイッチング素子S*#は、その入力端子(コレクタ)及びエミッタ間に流れる電流(以下、コレクタ電流Ice)と相関を有する微少電流(例えば、コレクタ電流Iceの「1/10000」)を出力するセンス端子Stを備えている。センス端子Stは、抵抗体(センス抵抗56)を介してエミッタに接続されている。これにより、センス端子Stから出力される微少電流によってセンス抵抗56に電圧降下が生じるため、センス抵抗56のうちセンス端子St側の電位(以下、センス電圧Vse)を、コレクタ電流と相関を有する電気的な状態量とすることができる。なお、本実施形態において、センス抵抗56が「電流検出手段」を構成する。また本実施形態では、センス抵抗56の両端のうちセンス端子St側の電位がエミッタの電位よりも高い場合のセンス電圧Vseを正と定義する。   The switching element S * # is a sense terminal that outputs a minute current (for example, “1/10000” of the collector current Ice) having a correlation with a current flowing between the input terminal (collector) and the emitter (hereinafter referred to as a collector current Ice). St is provided. The sense terminal St is connected to the emitter via a resistor (sense resistor 56). As a result, a voltage drop is generated in the sense resistor 56 due to a small current output from the sense terminal St. Therefore, the potential on the sense terminal St side of the sense resistor 56 (hereinafter referred to as the sense voltage Vse) is correlated with the collector current. State quantity. In this embodiment, the sense resistor 56 constitutes “current detection means”. In the present embodiment, the sense voltage Vse when the potential on the sense terminal St side of both ends of the sense resistor 56 is higher than the potential of the emitter is defined as positive.

センス電圧Vseは、ドライブIC20の第8の端子T8を介してドライブIC20に備えられるコンパレータ58の非反転入力端子に入力される。コンパレータ58の反転入力端子には、電源60の端子電圧(以下、閾値電圧Vth)が入力される。コンパレータ58の出力信号Sigは、駆動制御部36に入力される。ここで、閾値電圧Vthは、例えば、スイッチング素子S*#の信頼性が維持できなくなるコレクタ電流Iceが流れる場合のセンス電圧Vseの下限値に設定されている。なお、本実施形態において、閾値電圧Vthが「閾値電流」に相当する。   The sense voltage Vse is input to the non-inverting input terminal of the comparator 58 provided in the drive IC 20 via the eighth terminal T8 of the drive IC 20. A terminal voltage of the power supply 60 (hereinafter, threshold voltage Vth) is input to the inverting input terminal of the comparator 58. The output signal Sig of the comparator 58 is input to the drive control unit 36. Here, the threshold voltage Vth is set to, for example, the lower limit value of the sense voltage Vse when the collector current Ice flows in which the reliability of the switching element S * # cannot be maintained. In the present embodiment, the threshold voltage Vth corresponds to “threshold current”.

スイッチング素子S*#付近には、スイッチング素子S*#の温度(以下、素子温度)を検出するための感温ダイオードSD*#が設けられている。感温ダイオードSD*#の端子間電圧は、ドライブIC20の第9,第10の端子T9,T10を介してドライブIC20に備えられる温度検出部62に取り込まれる。温度検出部62は、上記端子間電圧に基づき算出される素子温度を駆動制御部36に対して出力する。なお、本実施形態において、感温ダイオードSD*#及び温度検出部62が「温度検出手段」を構成する。   A temperature sensitive diode SD * # for detecting the temperature of the switching element S * # (hereinafter, element temperature) is provided in the vicinity of the switching element S * #. The voltage between the terminals of the temperature sensitive diode SD * # is taken into the temperature detection unit 62 provided in the drive IC 20 via the ninth and tenth terminals T9 and T10 of the drive IC 20. The temperature detector 62 outputs the element temperature calculated based on the voltage between the terminals to the drive controller 36. In the present embodiment, the temperature sensitive diode SD * # and the temperature detection unit 62 constitute a “temperature detection means”.

コレクタ及びエミッタ間電圧は、ドライブIC20の第11の端子T11を介してドライブIC20に備えられる電圧検出部64によって検出される。電圧検出部64は、検出されたコレクタ及びエミッタ間電圧Vceを駆動制御部36に対して出力する。なお、本実施形態において、電圧検出部64が「電圧検出手段」を構成する。   The collector-emitter voltage is detected by the voltage detection unit 64 provided in the drive IC 20 via the eleventh terminal T11 of the drive IC 20. The voltage detection unit 64 outputs the detected collector-emitter voltage Vce to the drive control unit 36. In the present embodiment, the voltage detector 64 constitutes a “voltage detector”.

上記充電用スイッチング素子34及び放電用スイッチング素子40は、駆動制御部36によって操作される。駆動制御部36は、ドライブIC20の第12の端子T12を介して入力される上記操作信号g*#に基づき、充電用スイッチング素子34と放電用スイッチング素子40とを交互にオンオフ操作することでスイッチング素子S*#を駆動する。詳しくは、操作信号g*#がオン操作指令となることで、放電用スイッチング素子40をオフ操作し、また、オペアンプ30にイネーブル信号を出力することで、充電用スイッチング素子34をオン操作する充電処理を行う。これにより、スイッチング素子S*#がオン状態(閉状態)に切り替えられる。一方、操作信号g*#がオフ操作指令となることで、放電用スイッチング素子40をオン操作に切り替え、また、上記イネーブル信号の出力を停止させることで、充電用スイッチング素子34をオフ操作に切り替える放電処理を行う。これにより、スイッチング素子S*#がオフ状態(開状態)に切り替えられる。   The charging switching element 34 and the discharging switching element 40 are operated by the drive control unit 36. The drive control unit 36 performs switching by alternately turning on and off the charging switching element 34 and the discharging switching element 40 based on the operation signal g * # input via the twelfth terminal T12 of the drive IC 20. Drive element S * #. Specifically, when the operation signal g * # is an ON operation command, the discharge switching element 40 is turned OFF, and the charge switching element 34 is turned ON by outputting an enable signal to the operational amplifier 30. Process. Thereby, switching element S * # is switched to an ON state (closed state). On the other hand, when the operation signal g * # is an off operation command, the discharging switching element 40 is switched to an on operation, and by stopping the output of the enable signal, the charging switching element 34 is switched to an off operation. Discharge treatment is performed. Thereby, switching element S * # is switched to an OFF state (open state).

駆動制御部36は、さらに、第2の端子T2を介して入力されるゲート電圧Vgeや、第8の端子T8を介して入力されるセンス電圧Vse等に基づき、過電流保護処理を行う。この処理は、クランプ処理と、ソフト遮断処理とを含む処理である。   The drive control unit 36 further performs an overcurrent protection process based on the gate voltage Vge input through the second terminal T2, the sense voltage Vse input through the eighth terminal T8, and the like. This process is a process including a clamp process and a soft shut-off process.

まず、クランプ処理について説明すると、この処理は、操作信号g*#がオン操作指令とされて充電処理が行われる状況下、ゲート電圧Vgeが定電圧電源22の端子電圧VHに到達する以前において、クランプフィルタ時間(例えば1.6μsec)に渡ってオペアンプ46にイネーブル信号を出力することでクランプ用スイッチング素子44をオン操作する処理である。この処理によれば、例えば、上下アーム短絡が生じる場合において、後述するソフト遮断処理によってスイッチング素子S*#がオフ状態に切り替えられるまでにスイッチング素子S*#に流れるコレクタ電流Iceを制限することができる。   First, the clamp process will be described. This process is performed before the gate voltage Vge reaches the terminal voltage VH of the constant voltage power supply 22 under the situation where the operation signal g * # is an ON operation command and the charging process is performed. This is a process of turning on the clamp switching element 44 by outputting an enable signal to the operational amplifier 46 over a clamp filter time (for example, 1.6 μsec). According to this process, for example, when the upper and lower arms are short-circuited, the collector current Ice flowing through the switching element S * # can be limited until the switching element S * # is switched to the OFF state by the soft cutoff process described later. it can.

続いて、ソフト遮断処理について説明する。この処理は、コンパレータ58の出力信号の論理が「H」となる期間が規定時間Tα継続されたと判断された場合、充電用スイッチング素子34及び放電用スイッチング素子40をオフ操作してかつ、第1のソフト遮断用スイッチング素子54a又は第2のソフト遮断用スイッチング素子54bをオン操作する処理である。ソフト遮断処理の実行により、スイッチング素子S*#が強制的にオフ状態とされ、コレクタ電流の流通が遮断される。なお、本実施形態において、ソフト遮断回路50、コンパレータ58及び電源60が「電流制限手段」を構成する。   Next, the soft shutoff process will be described. In this process, when it is determined that the period in which the logic of the output signal of the comparator 58 is “H” has continued for the specified time Tα, the charging switching element 34 and the discharging switching element 40 are turned off, and the first This is a process of turning on the soft cutoff switching element 54a or the second soft cutoff switching element 54b. By executing the soft shut-off process, the switching element S * # is forcibly turned off and the flow of the collector current is shut off. In the present embodiment, the soft cutoff circuit 50, the comparator 58, and the power source 60 constitute “current limiting means”.

ここで、第1,第2のソフト遮断用抵抗体52a,52bは、ゲート電荷の放電経路の抵抗値を高抵抗とするための部材である。これは、コレクタ電流Iceが過大である状況下にあっては、スイッチング素子S*#をオン状態からオフ状態へと切り替える速度、換言すればコレクタ及びエミッタ間の遮断速度を大きくすると、サージ電圧が過大となるおそれがあることに鑑みたものである。本実施形態では、第1のソフト遮断用抵抗体52aの抵抗値Raは、第2のソフト遮断用抵抗体52bの抵抗値Rbよりも高く設定され、第2のソフト遮断用抵抗体52bの抵抗値Rbは、放電用抵抗体38の抵抗値Rdisよりも高く設定されている。   Here, the first and second soft cutoff resistors 52a and 52b are members for increasing the resistance value of the discharge path of the gate charge. This is because, under a situation where the collector current Ice is excessive, if the speed at which the switching element S * # is switched from the on state to the off state, in other words, the cutoff speed between the collector and the emitter is increased, the surge voltage is increased. This is in view of the possibility of being excessive. In the present embodiment, the resistance value Ra of the first soft-blocking resistor 52a is set higher than the resistance value Rb of the second soft-blocking resistor 52b, and the resistance of the second soft-blocking resistor 52b The value Rb is set higher than the resistance value Rdis of the discharging resistor 38.

続いて、上記ソフト遮断処理について更に説明する。   Subsequently, the soft blocking process will be further described.

本実施形態では、電圧検出部64によって検出されたコレクタ及びエミッタ間電圧Vceが高いほど、ソフト遮断処理によってコレクタ電流を強制的に遮断する場合に生じるサージ電圧の抑制度合いが大きくなるように上記強制的な遮断手法を変更する。具体的には、コレクタ及びエミッタ間電圧Vceが高いほど、ソフト遮断用経路Lcutの抵抗値を増大させる。本発明者らは、インバータIVの入力電圧が高いほどコレクタ電流を遮断する場合に生じるサージ電圧が大きくなること、及びインバータIVの入力電圧がモータジェネレータ10の出力すべきトルクに応じて都度変化することに鑑みて上記抵抗値を増大させる手法を採用した。なお、図3には、インバータIVの入力電圧が都度変化することの一例を示した。   In the present embodiment, the higher the collector-emitter voltage Vce detected by the voltage detector 64, the greater the degree of suppression of the surge voltage generated when the collector current is forcibly cut off by the soft cut-off process. Change the blocking method. Specifically, as the collector-emitter voltage Vce is higher, the resistance value of the soft cutoff path Lcut is increased. The inventors of the present invention increase the surge voltage generated when the collector current is cut off as the input voltage of the inverter IV is higher, and the input voltage of the inverter IV changes each time depending on the torque to be output from the motor generator 10. In view of this, a method of increasing the resistance value was adopted. FIG. 3 shows an example in which the input voltage of the inverter IV changes each time.

図4に、本実施形態にかかるソフト遮断処理の手順を示す。この処理は、駆動制御部36によって例えば所定周期で繰り返し実行される。なお、本実施形態にかかる駆動制御部36は、ハードウェアであるため、図4に示す処理は、実際にはロジック回路によって実行される。   FIG. 4 shows the procedure of the soft shutoff process according to this embodiment. This process is repeatedly executed by the drive control unit 36 at a predetermined cycle, for example. Since the drive control unit 36 according to the present embodiment is hardware, the process shown in FIG. 4 is actually executed by a logic circuit.

この一連の処理では、まずステップS10において、操作信号g*#がオフ操作指令であるか否かを判断する。この処理は、スイッチング素子S*#がオフ状態とされる期間におけるコレクタ及びエミッタ間電圧Vce(インバータIVの入力電圧)が検出可能な状況であるか否かを判断するための処理である。   In this series of processing, first, in step S10, it is determined whether or not the operation signal g * # is an off operation command. This process is a process for determining whether or not the collector-emitter voltage Vce (input voltage of the inverter IV) can be detected during the period in which the switching element S * # is turned off.

ステップS10において肯定判断された場合には、ステップS12に進み、コレクタ及びエミッタ間電圧Vceが規定電圧Vα以下であるか否かを判断する。この処理は、ソフト遮断処理によってコレクタ電流を遮断する場合に生じるサージ電圧が大きくなる状況であるか否かを判断するための処理である。ここで、オフ操作指令がなされる期間におけるコレクタ及びエミッタ間電圧Vceを用いるのは、インバータIVの入力電圧が高いほど、ソフト遮断処理によってスイッチング素子S*#をオフ状態に切り替える場合に生じるサージ電圧が大きくなることに基づく。   If an affirmative determination is made in step S10, the process proceeds to step S12, in which it is determined whether or not the collector-emitter voltage Vce is equal to or less than the specified voltage Vα. This process is a process for determining whether or not the surge voltage generated when the collector current is cut off by the soft cut-off process is increased. Here, the collector-emitter voltage Vce during the period in which the off operation command is issued is used because the higher the input voltage of the inverter IV, the surge voltage generated when the switching element S * # is switched to the off state by the soft shutoff process. Is based on growing.

ステップS12において肯定判断された場合には、コレクタ電流を遮断する場合に生じるサージ電圧が大きくならないと判断し、ステップS14に進む。ステップS14では、ソフト遮断処理で用いるソフト遮断用スイッチング素子として、第2のソフト遮断用スイッチング素子54bを選択する。これにより、その後ソフト遮断処理が行われる場合において、ゲート電荷の放電速度を高くすることができる。   If an affirmative determination is made in step S12, it is determined that the surge voltage generated when the collector current is cut off does not increase, and the process proceeds to step S14. In step S14, the second soft cutoff switching element 54b is selected as the soft cutoff switching element used in the soft cutoff processing. As a result, the gate charge discharge rate can be increased when the soft shutoff process is performed thereafter.

一方、上記ステップS12において否定判断された場合には、サージ電圧が大きくなるおそれがあると判断し、ステップS16に進む。ステップS16では、ソフト遮断処理で用いるソフト遮断用スイッチング素子として、第1のソフト遮断用スイッチング素子54aを選択する。これにより、その後ソフト遮断処理が行われる場合において、ゲート電荷の放電速度を低くすることができる。   On the other hand, if a negative determination is made in step S12, it is determined that the surge voltage may increase, and the process proceeds to step S16. In step S16, the first soft cutoff switching element 54a is selected as the soft cutoff switching element used in the soft cutoff processing. As a result, when the soft shutoff process is performed thereafter, the discharge rate of the gate charge can be lowered.

上記ステップS14、S16の処理が完了した場合や、上記ステップS10において否定判断された場合には、ステップS18に進み、コンパレータ58の出力信号Sigの論理が規定時間Tα継続して「H」となったか否かを判断する。ステップS18において肯定判断された場合には、ステップS20に進み、第1,第2のソフト遮断用スイッチング素子54a,54bのうち上記ステップS14又はS16の処理で選択された方をオン操作に切り替える。また、充電用スイッチング素子34、放電用スイッチング素子40及びクランプ用スイッチング素子44をオフ操作に切り替える。   When the processes of steps S14 and S16 are completed, or when a negative determination is made in step S10, the process proceeds to step S18, and the logic of the output signal Sig of the comparator 58 continues to be “H” for a specified time Tα. It is determined whether or not. If an affirmative determination is made in step S18, the process proceeds to step S20, and one of the first and second soft cutoff switching elements 54a and 54b selected in the process of step S14 or S16 is switched to the on operation. Further, the charging switching element 34, the discharging switching element 40, and the clamping switching element 44 are switched to the off operation.

続くステップS22では、フェール信号FLを出力する処理を行う。フェール信号FLは、先の図2に示すドライブIC20の第13の端子T13を介して低電圧システム(制御装置14)に出力される。このフェール信号FLにより、インバータIVや昇圧コンバータCVのシャットダウンが行われる。   In a succeeding step S22, processing for outputting a fail signal FL is performed. The fail signal FL is output to the low voltage system (control device 14) via the thirteenth terminal T13 of the drive IC 20 shown in FIG. The fail signal FL shuts down the inverter IV and the boost converter CV.

なお、上記ステップS18において否定判断された場合や、ステップS22の処理が完了した場合には、この一連の処理を一旦終了する。   If a negative determination is made in step S18, or if the process of step S22 is completed, this series of processes is temporarily terminated.

次に、図5を用いて、本実施形態にかかるソフト遮断処理の効果について説明する。ここで、図5は、ゲート電圧Vge、コレクタ及びエミッタ間電圧Vce、センス電圧Vse、並びにコレクタ電流Iceの推移を示す。   Next, the effect of the soft blocking process according to the present embodiment will be described with reference to FIG. Here, FIG. 5 shows transitions of the gate voltage Vge, the collector-emitter voltage Vce, the sense voltage Vse, and the collector current Ice.

図示される例では、時刻t1においてセンス電圧Vseが閾値電圧Vthを超え、その後時刻t2においてソフト遮断処理によってコレクタ電流Iceの遮断が開始される。ここで、図5のコレクタ及びエミッタ間電圧Vceについて、第2のソフト遮断用スイッチング素子54bを選択してソフト遮断処理を行う場合の波形を実線にて示し、第1のソフト遮断用スイッチング素子54aを選択してソフト遮断処理を行う場合の波形を破線にて示した。ソフト遮断用経路Lcutの抵抗値Rcutを増大させることにより、サージ電圧を所定値ΔV低減することができる。なお、図中、第1のソフト遮断用スイッチング素子54aを選択してソフト遮断処理を行う場合のコレクタ電流Iceの推移を一点鎖線にて示した。   In the illustrated example, the sense voltage Vse exceeds the threshold voltage Vth at time t1, and then the collector current Ice is started to be cut off by the soft cut-off process at time t2. Here, with respect to the collector-emitter voltage Vce of FIG. 5, the waveform in the case of performing the soft cutoff processing by selecting the second soft cutoff switching element 54b is shown by a solid line, and the first soft cutoff switching element 54a is shown. The waveform when soft cutoff processing is performed by selecting is shown by a broken line. By increasing the resistance value Rcut of the soft cutoff path Lcut, the surge voltage can be reduced by a predetermined value ΔV. In the figure, the transition of the collector current Ice when the first soft cutoff switching element 54a is selected and the soft cutoff processing is performed is indicated by a one-dot chain line.

以上詳述した本実施形態によれば、以下の効果が得られるようになる。   According to the embodiment described in detail above, the following effects can be obtained.

(1)オフ操作指令がなされる期間におけるコレクタ及びエミッタ間電圧Vceが規定電圧Vα以下であると判断された場合、第2のソフト遮断用スイッチング素子54bを選択してソフト遮断処理を行った。一方、コレクタ及びエミッタ間電圧Vceが規定電圧Vαを超えたと判断された場合、第1のソフト遮断用スイッチング素子54aを選択してソフト遮断処理を行った。こうした処理によれば、インバータIVの入力電圧に応じてスイッチング素子S*#の保護方式を変更することができるため、ソフト遮断処理によってスイッチング素子S*#がオフ状態に切り替えられる場合のサージ電圧の増大を抑制しつつ、スイッチング素子S*#に流通可能なコレクタ電流の上限値が制約されることを好適に回避できる。したがって、スイッチング素子S*#の使用可能な条件が制約されることを回避できる。   (1) When it is determined that the collector-emitter voltage Vce during the period in which the off operation command is issued is equal to or lower than the specified voltage Vα, the second soft cutoff switching element 54b is selected and the soft cutoff processing is performed. On the other hand, when it is determined that the collector-emitter voltage Vce exceeds the specified voltage Vα, the first soft cutoff switching element 54a is selected to perform the soft cutoff processing. According to such a process, since the protection method of the switching element S * # can be changed according to the input voltage of the inverter IV, the surge voltage in the case where the switching element S * # is switched to the OFF state by the soft cutoff process. While suppressing the increase, it is possible to preferably avoid the restriction of the upper limit value of the collector current that can flow through the switching element S * #. Therefore, it is possible to avoid that the usable condition of the switching element S * # is restricted.

(2)インバータIVの入力側に昇圧コンバータCVが接続された制御システムを採用した。こうしたシステムにおいては、トルク指令値に応じてインバータIVの入力電圧が都度変化し得る。このため、ソフト遮断用経路Lcutの抵抗値をコレクタ及びエミッタ間電圧Vceに応じて変更する本実施形態の利用価値が高い。   (2) A control system in which a boost converter CV is connected to the input side of the inverter IV is adopted. In such a system, the input voltage of the inverter IV can change each time according to the torque command value. For this reason, the utility value of this embodiment which changes the resistance value of the soft interruption | blocking path | route Lcut according to the collector-emitter voltage Vce is high.

(第2の実施形態)
以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
(Second Embodiment)
Hereinafter, the second embodiment will be described with reference to the drawings with a focus on differences from the first embodiment.

本実施形態では、ソフト遮断処理で用いるソフト遮断用スイッチング素子の選択手法を変更する。   In the present embodiment, the selection method of the switching element for soft cutoff used in the soft cutoff process is changed.

図6に、本実施形態にかかるドライブユニットDUの構成を示す。なお、図6において、先の図2に示した部材と同一の部材については、便宜上、同一の符号を付している。   FIG. 6 shows a configuration of the drive unit DU according to the present embodiment. In FIG. 6, the same members as those shown in FIG. 2 are given the same reference numerals for the sake of convenience.

図示されるように、ドライブIC20は、更に、メモリ66を備えている。メモリ66は、コレクタ及びエミッタ間電圧Vceが高いほど素子温度の想定値(以下、閾値温度Sth)が高くなるように、コレクタ及びエミッタ間電圧Vceと関係付けられて閾値温度Sthが記憶された「温度記憶手段」を構成する。ここで、メモリ66に閾値温度Sthが記憶されているのは、後述するソフト遮断処理で用いるためである。   As illustrated, the drive IC 20 further includes a memory 66. The memory 66 stores the threshold temperature Sth in relation to the collector-emitter voltage Vce so that the assumed element temperature (hereinafter, threshold temperature Sth) increases as the collector-emitter voltage Vce increases. Temperature storage means ". Here, the reason why the threshold temperature Sth is stored in the memory 66 is to use it in the soft shut-off process described later.

なお、閾値温度Sthは、例えば、上記充電処理及び放電処理によってスイッチング素子S*#が駆動される場合における素子温度の最大値とすればよい。また、本実施形態では、メモリ66として、電力供給なしで情報を保持可能な手段を用いており、具体的には、不揮発性メモリ(例えば、EEPROM(登録商標)や、フラッシュメモリ)を用いている。   The threshold temperature Sth may be the maximum value of the element temperature when the switching element S * # is driven by the above charging process and discharging process, for example. In the present embodiment, as the memory 66, a means capable of holding information without supplying power is used. Specifically, a nonvolatile memory (for example, EEPROM (registered trademark) or flash memory) is used. Yes.

図7に、本実施形態にかかるソフト遮断処理の手順を示す。この処理は、駆動制御部36によって例えば所定周期で繰り返し実行される。なお、図7において、先の図4に示した処理と同一の処理については、便宜上、同一のステップ番号を付している。また、本実施形態にかかる駆動制御部36は、ハードウェアであるため、図7に示す処理は、実際にはロジック回路によって実行される。   FIG. 7 shows the procedure of the soft shutoff process according to this embodiment. This process is repeatedly executed by the drive control unit 36 at a predetermined cycle, for example. In FIG. 7, the same steps as those shown in FIG. 4 are given the same step numbers for the sake of convenience. Further, since the drive control unit 36 according to the present embodiment is hardware, the processing shown in FIG. 7 is actually executed by a logic circuit.

この一連の処理では、ステップS12において肯定判断された場合には、ステップS24に進み、メモリ66に記憶された閾値温度Sthの中からコレクタ及びエミッタ間電圧Vceに応じた閾値温度Sthを選択する。具体的には、コレクタ及びエミッタ間電圧Vceが高いほど、高い閾値温度Sthを選択する。これは、インバータIVの入力電圧が高いほど、素子温度が高くなるためである。なお、閾値温度Sthは、例えば、閾値温度Sthと、コレクタ及びエミッタ間電圧Vceとが関係付けられたマップから選択すればよい。また、本実施形態において、本ステップの処理が「温度選択手段」を構成する。   In this series of processes, if an affirmative determination is made in step S12, the process proceeds to step S24, and the threshold temperature Sth corresponding to the collector-emitter voltage Vce is selected from the threshold temperatures Sth stored in the memory 66. Specifically, a higher threshold temperature Sth is selected as the collector-emitter voltage Vce is higher. This is because the element temperature increases as the input voltage of the inverter IV increases. Note that the threshold temperature Sth may be selected from, for example, a map in which the threshold temperature Sth and the collector-emitter voltage Vce are related. In the present embodiment, the process of this step constitutes “temperature selection means”.

続くステップS26では、素子温度Sdが閾値温度Sth以下であるか否かを判断する。この処理は、ソフト遮断処理で用いるソフト遮断用スイッチング素子として、第2のソフト遮断用スイッチング素子54bを選択することを許可するための処理である。この処理は、スイッチング素子S*#の信頼性が低下することを回避するための処理である。   In a succeeding step S26, it is determined whether or not the element temperature Sd is equal to or lower than the threshold temperature Sth. This process is a process for permitting the selection of the second soft cutoff switching element 54b as the soft cutoff switching element used in the soft cutoff process. This process is a process for avoiding a decrease in the reliability of the switching element S * #.

つまり、例えば、感温ダイオードSD*#や温度検出部62等に何らかの異常が生じることで、検出されたコレクタ及びエミッタ間電圧Vceが実際のコレクタ及びエミッタ間電圧よりも低くなり得る。この場合、ソフト遮断処理によってコレクタ電流が遮断される場合にサージ電圧が大きくなることはないと判断される。そして、ソフト遮断用スイッチング素子として、第1,第2のソフト遮断用スイッチング素子54a,54bのうちゲート電荷の放電速度が高い方である第2のソフト遮断用スイッチング素子54bが選択される。ここで、ソフト遮断処理によって第2のソフト遮断用スイッチング素子54bがオン操作されると、実際のコレクタ及びエミッタ間電圧が高い状況下においてゲート電荷の放電速度が高くされることから、サージ電圧が想定した値よりも大きくなり得る。この場合、サージ電圧がスイッチング素子S*#の信頼性を維持可能な上限値を超え、スイッチング素子S*#の信頼性が低下するおそれがある。こうした事態に対処すべく、ステップS24、S26の処理を設けた。なお、本実施形態において、ステップS26の処理が「許可手段」を構成する。   That is, for example, when some abnormality occurs in the temperature sensitive diode SD * #, the temperature detection unit 62, or the like, the detected collector-emitter voltage Vce can be lower than the actual collector-emitter voltage. In this case, it is determined that the surge voltage does not increase when the collector current is cut off by the soft cut-off process. As the soft cutoff switching element, the second soft cutoff switching element 54b having the higher gate charge discharge rate is selected from the first and second soft cutoff switching elements 54a and 54b. Here, when the second soft cutoff switching element 54b is turned on by the soft cutoff process, the discharge rate of the gate charge is increased under a situation where the actual collector-emitter voltage is high, and thus a surge voltage is assumed. Can be greater than In this case, the surge voltage exceeds the upper limit value that can maintain the reliability of the switching element S * #, and the reliability of the switching element S * # may be reduced. In order to cope with such a situation, processing of steps S24 and S26 is provided. In the present embodiment, the processing in step S26 constitutes “permission means”.

ステップS26において肯定判断された場合には、第2のソフト遮断用スイッチング素子54bを用いること(放電速度の上昇)を許可し、ステップS14に進む。一方、上記ステップS26において否定判断された場合には、第2のソフト遮断用スイッチング素子54bを用いることを禁止する。このため、ステップS16において、第1のソフト遮断用スイッチング素子54aを選択する。   If an affirmative determination is made in step S26, use of the second soft cutoff switching element 54b (increase in discharge speed) is permitted, and the process proceeds to step S14. On the other hand, if a negative determination is made in step S26, the use of the second soft cutoff switching element 54b is prohibited. Therefore, in step S16, the first soft cutoff switching element 54a is selected.

なお、上記ステップS18において否定判断された場合や、ステップS22の処理が完了した場合には、この一連の処理を一旦終了する。   If a negative determination is made in step S18, or if the process of step S22 is completed, this series of processes is temporarily terminated.

以上説明した本実施形態によれば、上記第1の実施形態で得られる効果に加えて、以下の効果が得られる。   According to the present embodiment described above, the following effects can be obtained in addition to the effects obtained in the first embodiment.

(3)コレクタ及びエミッタ間電圧Vceが規定電圧Vα以下であってかつ、素子温度Sdが閾値温度Sth以下であると判断された場合、ソフト遮断処理で用いるソフト遮断用スイッチング素子S*#として、第2のソフト遮断用スイッチング素子54bを選択した。このため、検出されたコレクタ及びエミッタ間電圧Vceが実際のコレクタ及びエミッタ間電圧よりも低い場合であっても、ソフト遮断処理が行われる場合にサージ電圧が大きくなることを回避できる。これにより、スイッチング素子S*#の信頼性が低下することを回避できる。   (3) When it is determined that the collector-emitter voltage Vce is equal to or lower than the specified voltage Vα and the element temperature Sd is equal to or lower than the threshold temperature Sth, as the soft cutoff switching element S * # used in the soft cutoff processing, The second soft cutoff switching element 54b was selected. For this reason, even when the detected collector-emitter voltage Vce is lower than the actual collector-emitter voltage, it is possible to avoid an increase in surge voltage when the soft cutoff process is performed. Thereby, it can avoid that the reliability of switching element S * # falls.

(第3の実施形態)
以下、第3の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
(Third embodiment)
Hereinafter, the third embodiment will be described with reference to the drawings with a focus on differences from the first embodiment.

本実施形態では、ソフト遮断用経路Lcutの抵抗値の変更手法を変更する。   In this embodiment, the method for changing the resistance value of the soft cutoff path Lcut is changed.

図8に、本実施形態にかかるドライブユニットDUの構成を示す。なお、図8において、先の図2に示した部材と同一の部材については、便宜上、同一の符号を付している。   FIG. 8 shows a configuration of the drive unit DU according to the present embodiment. In FIG. 8, the same members as those shown in FIG. 2 are given the same reference numerals for the sake of convenience.

図示されるように、本実施形態にかかるソフト遮断回路50は、ソフト遮断用抵抗体68と、NチャネルMOSFET(以下、ソフト遮断用スイッチング素子70)とを備えている。詳しくは、ソフト遮断用抵抗体68の一端は、第7の端子T7に接続され、他端は、ソフト遮断用スイッチング素子70を介してエミッタに接続されている。ここで、ソフト遮断用抵抗体68の抵抗値Rcは、放電用抵抗体38の抵抗値Rdisよりも高く設定されている。なお、本実施形態において、ソフト遮断用スイッチング素子70が「抵抗値変更手段」を構成する。   As illustrated, the soft cutoff circuit 50 according to the present embodiment includes a soft cutoff resistor 68 and an N-channel MOSFET (hereinafter, a soft cutoff switching element 70). Specifically, one end of the soft cutoff resistor 68 is connected to the seventh terminal T7, and the other end is connected to the emitter via the soft cutoff switching element 70. Here, the resistance value Rc of the soft blocking resistor 68 is set higher than the resistance value Rdis of the discharging resistor 38. In the present embodiment, the soft cutoff switching element 70 constitutes “resistance value changing means”.

また、本実施形態において、ドライブIC20は、上記第1の実施形態で説明したメモリ66を備えている。ここで、本実施形態において、メモリ66には、コレクタ及びエミッタ間電圧Vceが高いほどソフト遮断用経路Lcutの抵抗値Rcutが高くなるように、コレクタ及びエミッタ間電圧Vceと関係付けられて上記抵抗値Rcutが記憶されている。なお、本実施形態において、メモリ66が「抵抗値記憶手段」を構成する。   In the present embodiment, the drive IC 20 includes the memory 66 described in the first embodiment. Here, in the present embodiment, the memory 66 has the above resistance in relation to the collector-emitter voltage Vce so that the resistance value Rcut of the soft cutoff path Lcut increases as the collector-emitter voltage Vce increases. The value Rcut is stored. In the present embodiment, the memory 66 constitutes “resistance value storage means”.

図9に、本実施形態にかかるソフト遮断処理の手順を示す。この処理は、駆動制御部36によって例えば所定周期で繰り返し実行される。なお、図9において、先の図4に示した処理と同一の処理については、便宜上、同一のステップ番号を付している。また、本実施形態にかかる駆動制御部36は、ハードウェアであるため、図9に示す処理は、実際にはロジック回路によって実行される。   FIG. 9 shows the procedure of the soft shutoff process according to this embodiment. This process is repeatedly executed by the drive control unit 36 at a predetermined cycle, for example. In FIG. 9, the same steps as those shown in FIG. 4 are given the same step numbers for the sake of convenience. Further, since the drive control unit 36 according to the present embodiment is hardware, the processing shown in FIG. 9 is actually executed by a logic circuit.

この一連の処理では、ステップS10において肯定判断された場合には、ステップS28に進み、メモリ66に記憶されたソフト遮断用経路の抵抗値Rcutの中からコレクタ及びエミッタ間電圧Vceに応じた抵抗値Rcutを選択する。具体的には、コレクタ及びエミッタ間電圧Vceが高いほど、高い上記抵抗値Rcutを選択する。なお、ソフト遮断用経路の抵抗値Rcutは、例えば、上記抵抗値Rcutと、エミッタ及びエミッタ間電圧Vceとが関係付けられたマップから選択すればよい。また、本実施形態において、本ステップの処理が「抵抗値選択手段」を構成する。   In this series of processes, when an affirmative determination is made in step S10, the process proceeds to step S28, and the resistance value corresponding to the collector-emitter voltage Vce is selected from the resistance value Rcut of the soft cutoff path stored in the memory 66. Select Rcut. Specifically, the higher the resistance value Rcut is selected as the collector-emitter voltage Vce is higher. Note that the resistance value Rcut of the soft cutoff path may be selected from, for example, a map in which the resistance value Rcut is related to the emitter-emitter voltage Vce. In this embodiment, the process of this step constitutes “resistance value selection means”.

ステップS28の処理が完了した場合や、上記ステップS10において否定判断された場合には、ステップS18に進む。そして、ステップS18において肯定判断された場合には、ステップS30に進む。ステップS30では、ソフト遮断用経路Lcutの実際の抵抗値を上記ステップS28において選択された抵抗値Rcutにすべく、ソフト遮断用スイッチング素子70のゲート電圧を操作することでソフト遮断用スイッチング素子70のオン抵抗ΔRonを調整する。この調整手法は、ソフト遮断用抵抗体68の抵抗値Rc及び上記オン抵抗ΔRonの加算値がソフト遮断用経路の抵抗値Rcutとなることに鑑みた手法である。ここでは、コレクタ及びエミッタ間電圧Vceが高いほど、上記オン抵抗ΔRonが高くなるようにソフト遮断用スイッチング素子70のゲート電圧を操作する。ちなみに、本ステップの処理において、ソフト遮断用スイッチング素子70のゲート電圧は、飽和領域でソフト遮断用スイッチング素子70を駆動させる電圧に設定される。ここで、飽和領域とは、ソフト遮断用スイッチング素子70のドレイン及びソース間電圧の大きさにかかわらずドレイン電流が一定となる領域である。   When the process of step S28 is completed or when a negative determination is made in step S10, the process proceeds to step S18. If an affirmative determination is made in step S18, the process proceeds to step S30. In step S30, the gate voltage of the soft cutoff switching element 70 is manipulated so that the actual resistance value of the soft cutoff path Lcut becomes the resistance value Rcut selected in step S28. The on-resistance ΔRon is adjusted. This adjustment method is a method in consideration of the addition value of the resistance value Rc of the soft cutoff resistor 68 and the on-resistance ΔRon becomes the resistance value Rcut of the soft cutoff path. Here, the gate voltage of the soft cutoff switching element 70 is manipulated so that the on-resistance ΔRon increases as the collector-emitter voltage Vce increases. Incidentally, in the process of this step, the gate voltage of the soft cutoff switching element 70 is set to a voltage for driving the soft cutoff switching element 70 in the saturation region. Here, the saturation region is a region where the drain current is constant regardless of the magnitude of the drain-source voltage of the soft cutoff switching element 70.

ステップS30の処理が完了した場合、ステップS22に進む。   When the process of step S30 is completed, the process proceeds to step S22.

なお、上記ステップS18において否定判断された場合や、ステップS22の処理が完了した場合には、この一連の処理を一旦終了する。   If a negative determination is made in step S18, or if the process of step S22 is completed, this series of processes is temporarily terminated.

以上説明した本実施形態によれば、上記第1の実施形態で得られる効果に加えて、以下の効果が得られる。   According to the present embodiment described above, the following effects can be obtained in addition to the effects obtained in the first embodiment.

(4)メモリ66に記憶されたソフト遮断用経路の抵抗値Rcutを用い、コレクタ及びエミッタ間電圧Vceに応じたソフト遮断用経路の抵抗値Rcutを選択した。そして、ソフト遮断用経路Lcutの実際の抵抗値を上記選択された抵抗値Rcutとすべくソフト遮断用スイッチング素子70のゲート電圧を操作した。メモリ66を備えることで、コレクタ及びエミッタ間電圧Vceに応じて上記抵抗値Rcutを連続的に設定することができる。このため、ソフト遮断処理によってスイッチング素子S*#がオフ状態に切り替えられる場合のサージ電圧の増大を好適に抑制しつつ、スイッチング素子S*#に流通可能なコレクタ電流の上限値が制約されることをより好適に回避できる。   (4) Using the resistance value Rcut of the soft cutoff path stored in the memory 66, the resistance value Rcut of the soft cutoff path corresponding to the collector-emitter voltage Vce was selected. Then, the gate voltage of the soft cutoff switching element 70 is manipulated so that the actual resistance value of the soft cutoff path Lcut becomes the selected resistance value Rcut. By providing the memory 66, the resistance value Rcut can be set continuously according to the collector-emitter voltage Vce. For this reason, the upper limit value of the collector current that can be circulated to the switching element S * # is restricted while suitably suppressing an increase in surge voltage when the switching element S * # is switched to the OFF state by the soft cutoff process. Can be avoided more suitably.

(第4の実施形態)
以下、第4の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
(Fourth embodiment)
Hereinafter, the fourth embodiment will be described with reference to the drawings with a focus on differences from the first embodiment.

本実施形態では、コレクタ電流を強制的に遮断する場合に生じるサージ電圧の抑制度合いが大きくなるように上記強制的な遮断手法を変更する構成として、ソフト遮断用経路Lcutの抵抗値を変更する構成に代えて、閾値電圧Vthを変更する構成を採用する。   In the present embodiment, the configuration in which the resistance value of the soft cutoff path Lcut is changed as a configuration in which the forced cutoff method is changed so that the degree of suppression of the surge voltage generated when the collector current is forcibly cut off is increased. Instead, a configuration in which the threshold voltage Vth is changed is adopted.

図10に、本実施形態にかかるドライブユニットDUの構成を示す。なお、図10において、先の図2に示した部材と同一の部材については、便宜上、同一の符号を付している。   FIG. 10 shows the configuration of the drive unit DU according to the present embodiment. In FIG. 10, the same members as those shown in FIG. 2 are given the same reference numerals for the sake of convenience.

図示されるように、ドライブIC20は、ソフト遮断回路50として、上記第3の実施形態の図8に示した回路を備えている。ただし、本実施形態では、ソフト遮断用スイッチング素子70がオン操作される場合のソフト遮断用スイッチング素子70のゲート電圧として、ソフト遮断用スイッチング素子70のドレイン及びソース間電圧の上昇に伴ってドレイン電流が増大する非飽和領域でソフト遮断用スイッチング素子70を駆動させる電圧が設定される。この場合、ソフト遮断用スイッチング素子70がオン操作されるときのソフト遮断用スイッチング素子70のオン抵抗は略0とされる。   As shown in the figure, the drive IC 20 includes the circuit shown in FIG. 8 of the third embodiment as the soft cutoff circuit 50. However, in this embodiment, as the gate voltage of the soft cutoff switching element 70 when the soft cutoff switching element 70 is turned on, the drain current is increased as the voltage between the drain and the source of the soft cutoff switching element 70 increases. A voltage for driving the soft cutoff switching element 70 is set in the non-saturation region where the increase of the current is increased. In this case, the ON resistance of the soft cutoff switching element 70 when the soft cutoff switching element 70 is turned on is substantially zero.

また、ドライブIC20は、閾値電圧Vthを生成するための部材として、電源60に代えて、閾値電圧生成回路71を備えている。閾値電圧生成回路71は、電源72、第1〜第4の抵抗体74a〜74d、及び一対のNチャネルMOSFET(以下、第1のスイッチ76a,第2のスイッチ76b)を備えている。詳しくは、電源72の正極は、第1の抵抗体74a、第2の抵抗体74b及び第1のスイッチ76aの直列接続体を介してエミッタに接続されている。また、電源72の正極は、第3の抵抗体74c、第4の抵抗体74d及び第2のスイッチ76bの直列接続体を介してエミッタに接続されている。   Further, the drive IC 20 includes a threshold voltage generation circuit 71 instead of the power supply 60 as a member for generating the threshold voltage Vth. The threshold voltage generation circuit 71 includes a power source 72, first to fourth resistors 74a to 74d, and a pair of N-channel MOSFETs (hereinafter, a first switch 76a and a second switch 76b). Specifically, the positive electrode of the power source 72 is connected to the emitter via a series connection body of a first resistor 74a, a second resistor 74b, and a first switch 76a. The positive electrode of the power source 72 is connected to the emitter via a serial connection body of a third resistor 74c, a fourth resistor 74d, and a second switch 76b.

第1の抵抗体74a及び第2の抵抗体74bの接続点と、第3の抵抗体74c及び第4の抵抗体74dの接続点とは、コンパレータ58の反転入力端子に接続されている。また、第1のスイッチ76a及び第2のスイッチ76bは、駆動制御部36によって操作される。   A connection point between the first resistor 74 a and the second resistor 74 b and a connection point between the third resistor 74 c and the fourth resistor 74 d are connected to the inverting input terminal of the comparator 58. Further, the first switch 76 a and the second switch 76 b are operated by the drive control unit 36.

ここで、本実施形態では、第2の抵抗体74bの抵抗値R1が第4の抵抗体74dの抵抗値R2よりも低く設定されている。このため、第1のスイッチ76aをオン操作してかつ第2のスイッチ76bをオフ操作する場合の閾値電圧(以下、第1の閾値電圧V1)は、第1のスイッチ76aをオフ操作してかつ第2のスイッチ76bをオン操作する場合の閾値電圧(以下、第2の閾値電圧V2)よりも高くなる。   Here, in the present embodiment, the resistance value R1 of the second resistor 74b is set lower than the resistance value R2 of the fourth resistor 74d. Therefore, the threshold voltage (hereinafter referred to as the first threshold voltage V1) when the first switch 76a is turned on and the second switch 76b is turned off is the same as when the first switch 76a is turned off and It becomes higher than the threshold voltage (hereinafter referred to as the second threshold voltage V2) when the second switch 76b is turned on.

図11に、本実施形態にかかるソフト遮断処理の手順を示す。この処理は、駆動制御部36によって例えば所定周期で繰り返し実行される。なお、図11において、先の図4に示した処理と同一の処理については、便宜上、同一のステップ番号を付している。また、本実施形態にかかる駆動制御部36は、ハードウェアであるため、図11に示す処理は、実際にはロジック回路によって実行される。   FIG. 11 shows the procedure of the soft shutoff process according to the present embodiment. This process is repeatedly executed by the drive control unit 36 at a predetermined cycle, for example. In FIG. 11, the same steps as those shown in FIG. 4 are given the same step numbers for the sake of convenience. Further, since the drive control unit 36 according to the present embodiment is hardware, the processing shown in FIG. 11 is actually executed by a logic circuit.

この一連の処理では、ステップS12において肯定判断された場合、ステップS32に進み、閾値電圧Vthとして第1の閾値電圧V1を選択すべく、第1のスイッチ76aをオン操作してかつ第2のスイッチ76bをオフ操作する。   In this series of processes, when an affirmative determination is made in step S12, the process proceeds to step S32, in which the first switch 76a is turned on and the second switch is selected to select the first threshold voltage V1 as the threshold voltage Vth. 76b is turned off.

一方、上記ステップS12において否定判断された場合には、ステップS34に進み、閾値電圧Vthとして第2の閾値電圧V2を選択すべく、第1のスイッチ76aをオフ操作してかつ第2のスイッチ76bをオン操作する。   On the other hand, if a negative determination is made in step S12, the process proceeds to step S34, in which the first switch 76a is turned off and the second switch 76b is selected to select the second threshold voltage V2 as the threshold voltage Vth. Turn on the.

ステップS32、S34の処理が完了した場合や、上記ステップS10において否定判断された場合には、ステップS18に進む。そして、ステップS18において肯定判断された場合には、過電流が流れていると判断し、ステップS36に進む。ステップS36では、ソフト遮断用スイッチング素子70をオン操作する。その後、ステップS22に進む。   When the processes of steps S32 and S34 are completed, or when a negative determination is made in step S10, the process proceeds to step S18. If an affirmative determination is made in step S18, it is determined that an overcurrent is flowing, and the process proceeds to step S36. In step S36, the soft cutoff switching element 70 is turned on. Thereafter, the process proceeds to step S22.

なお、上記ステップS18において否定判断された場合や、ステップS22の処理が完了した場合には、この一連の処理を一旦終了する。   If a negative determination is made in step S18, or if the process of step S22 is completed, this series of processes is temporarily terminated.

次に、図12に、本実施形態にかかるソフト遮断処理の一例を示す。ここで、図12は、スイッチング素子S*#がオフ状態に切り替えられる場合のコレクタ電流Iceと、コレクタ及びエミッタ間電圧Vceとの推移である。   Next, FIG. 12 shows an example of the soft blocking process according to the present embodiment. Here, FIG. 12 is a transition of the collector current Ice and the collector-emitter voltage Vce when the switching element S * # is switched to the off state.

図示されるように、コレクタ及びエミッタ間電圧Vceに応じて閾値電圧Vthを変更することができる。このため、ソフト遮断処理が行われる場合のサージ電圧の増大を抑制しつつ、スイッチング素子S*#に流通可能なコレクタ電流の上限値が制限されることを回避できる。   As shown in the figure, the threshold voltage Vth can be changed according to the collector-emitter voltage Vce. For this reason, it is possible to avoid limiting the upper limit value of the collector current that can flow to the switching element S * #, while suppressing an increase in surge voltage when the soft cutoff process is performed.

以上説明した本実施形態によれば、上記第1の実施形態で得られる効果に加えて、以下の効果が得られる。   According to the present embodiment described above, the following effects can be obtained in addition to the effects obtained in the first embodiment.

(5)オフ操作指令がなされる期間において、閾値電圧Vthを変更すべく第1のスイッチ76a及び第2のスイッチ76bを操作した。本実施形態では、第1のスイッチ76a及び第2のスイッチ76bのうちいずれか1つがオン操作され、閾値電圧Vthとして第1,第2の閾値電圧V1,V2の2つを想定した。ここで、何らかの理由によって第1のスイッチ76a及び第2のスイッチ76bの双方がオン操作されたり、オフ操作されたりすると、閾値電圧Vthが当初想定した値よりも低くなったり、高くなったりする。閾値電圧Vthが当初想定した値よりも低くなる場合、スイッチング素子S*#に過電流が流れていないにもかかわらずソフト遮断処理が実行されることで、スイッチング素子S*#の使用条件が大きく制約される懸念がある。一方、閾値電圧Vthが当初想定した値よりも高くなる場合、実際には過電流が流れているにもかかわらずソフト遮断処理が実行されず、スイッチング素子S*#の信頼性が低下するおそれがある。   (5) The first switch 76a and the second switch 76b were operated to change the threshold voltage Vth during the period in which the off operation command was issued. In the present embodiment, one of the first switch 76a and the second switch 76b is turned on, and the first and second threshold voltages V1 and V2 are assumed as the threshold voltage Vth. Here, if both the first switch 76a and the second switch 76b are turned on or turned off for some reason, the threshold voltage Vth becomes lower or higher than the initially assumed value. When the threshold voltage Vth is lower than the initially assumed value, the use condition of the switching element S * # is increased by executing the soft shutoff process even though no overcurrent flows through the switching element S * #. There are limited concerns. On the other hand, if the threshold voltage Vth is higher than the initially assumed value, the soft shutoff process is not executed even though an overcurrent actually flows, and the reliability of the switching element S * # may be reduced. is there.

ここで、オフ操作指令がなされる期間においては、コレクタ電流が流れていない。このため、オフ操作指令がなされる期間において閾値電圧Vthを変更する本実施形態によれば、スイッチング素子S*#の使用条件が大きく制約されたり、スイッチング素子S*#の信頼性が低下したりすることを回避できる。   Here, the collector current does not flow during the period when the OFF operation command is issued. For this reason, according to the present embodiment in which the threshold voltage Vth is changed in the period in which the off operation command is issued, the use condition of the switching element S * # is greatly restricted, or the reliability of the switching element S * # is reduced. Can be avoided.

(第5の実施形態)
以下、第5の実施形態について、先の第4の実施形態との相違点を中心に図面を参照しつつ説明する。
(Fifth embodiment)
Hereinafter, the fifth embodiment will be described with reference to the drawings with a focus on differences from the fourth embodiment.

本実施形態では、閾値電圧Vthの選択手法を変更する。   In this embodiment, the method for selecting the threshold voltage Vth is changed.

図13に、本実施形態にかかるドライブユニットDUの構成を示す。なお、図13において、先の図10に示した部材と同一の部材については、便宜上、同一の符号を付している。   FIG. 13 shows a configuration of the drive unit DU according to the present embodiment. In FIG. 13, the same members as those shown in FIG. 10 are given the same reference numerals for the sake of convenience.

図示されるように、ドライブIC20は、上記第2の実施形態で説明した閾値温度Sthが記憶されたメモリ66を備えている。   As illustrated, the drive IC 20 includes a memory 66 in which the threshold temperature Sth described in the second embodiment is stored.

図14に、本実施形態にかかるソフト遮断処理の手順を示す。この処理は、駆動制御部36によって例えば所定周期で繰り返し実行される。なお、図14において、先の図7,図11に示した処理と同一の処理については、便宜上、同一のステップ番号を付している。また、本実施形態にかかる駆動制御部36は、ハードウェアであるため、図14に示す処理は、実際にはロジック回路によって実行される。   FIG. 14 shows the procedure of the soft shutoff process according to this embodiment. This process is repeatedly executed by the drive control unit 36 at a predetermined cycle, for example. In FIG. 14, the same steps as those shown in FIGS. 7 and 11 are given the same step numbers for the sake of convenience. Further, since the drive control unit 36 according to the present embodiment is hardware, the processing shown in FIG. 14 is actually executed by a logic circuit.

この一連の処理では、ステップS12において肯定判断された場合、ステップS24に進み、コレクタ及びエミッタ間電圧Vceに応じて閾値温度Sthを選択する。その後、ステップS26において、素子温度Sdが閾値温度Sth以下であるか否かを判断する。   In this series of processes, when an affirmative determination is made in step S12, the process proceeds to step S24, and the threshold temperature Sth is selected according to the collector-emitter voltage Vce. Thereafter, in step S26, it is determined whether or not the element temperature Sd is equal to or lower than the threshold temperature Sth.

ステップS26において肯定判断された場合には、閾値電圧Vthを第1の閾値電圧V1とすること(閾値電圧Vthの増大)を許可し、ステップS32に進む。一方、ステップS26において否定判断された場合には、閾値電圧Vthを第1の閾値電圧V1とすることを禁止し、ステップS34に進む。   If an affirmative determination is made in step S26, the threshold voltage Vth is allowed to be the first threshold voltage V1 (increase in the threshold voltage Vth), and the process proceeds to step S32. On the other hand, if a negative determination is made in step S26, the threshold voltage Vth is prohibited from being set to the first threshold voltage V1, and the process proceeds to step S34.

なお、上記ステップS18において否定判断された場合や、ステップS22の処理が完了した場合には、この一連の処理を一旦終了する。   If a negative determination is made in step S18, or if the process of step S22 is completed, this series of processes is temporarily terminated.

以上説明した本実施形態によれば、上記第5の実施形態の効果に加えて、上記第2の実施形態の(3)の効果と同様の効果を得ることができる。   According to this embodiment described above, in addition to the effect of the fifth embodiment, the same effect as the effect (3) of the second embodiment can be obtained.

(第6の実施形態)
以下、第6の実施形態について、先の第4の実施形態との相違点を中心に図面を参照しつつ説明する。
(Sixth embodiment)
Hereinafter, the sixth embodiment will be described with reference to the drawings with a focus on differences from the fourth embodiment.

本実施形態では、閾値電圧Vthの選択手法を変更する。   In this embodiment, the method for selecting the threshold voltage Vth is changed.

図15に、本実施形態にかかるドライブユニットDUの構成を示す。なお、図15において、先の図10に示した部材と同一の部材については、便宜上、同一の符号を付している。   FIG. 15 shows a configuration of the drive unit DU according to the present embodiment. In FIG. 15, the same members as those shown in FIG. 10 are given the same reference numerals for the sake of convenience.

図示されるように、ドライブIC20は、上記第5の実施形態で説明したメモリ66を備えている。ここで、本実施形態において、メモリ66には、コレクタ及びエミッタ間電圧Vceが高いほど閾値電圧Vthが連続的に低くなるように、コレクタ及びエミッタ間電圧Vceと関係付けられて閾値電圧Vthが記憶されている。なお、本実施形態において、メモリ66が「閾値記憶手段」を構成する。   As illustrated, the drive IC 20 includes the memory 66 described in the fifth embodiment. In this embodiment, the memory 66 stores the threshold voltage Vth in relation to the collector-emitter voltage Vce so that the threshold voltage Vth continuously decreases as the collector-emitter voltage Vce increases. Has been. In the present embodiment, the memory 66 constitutes “threshold storage means”.

また、本実施形態では、コンパレータ58の反転入力端子には、駆動制御部36から出力される閾値電圧Vthが入力される。   In the present embodiment, the threshold voltage Vth output from the drive control unit 36 is input to the inverting input terminal of the comparator 58.

図16に、本実施形態にかかるソフト遮断処理の手順を示す。この処理は、駆動制御部36によって例えば所定周期で繰り返し実行される。なお、図16において、先の図11に示した処理と同一の処理については、便宜上、同一のステップ番号を付している。また、本実施形態にかかる駆動制御部36は、ハードウェアであるため、図16に示す処理は、実際にはロジック回路によって実行される。   FIG. 16 shows the procedure of the soft blocking process according to the present embodiment. This process is repeatedly executed by the drive control unit 36 at a predetermined cycle, for example. In FIG. 16, the same steps as those shown in FIG. 11 are given the same step numbers for the sake of convenience. Since the drive control unit 36 according to the present embodiment is hardware, the processing shown in FIG. 16 is actually executed by a logic circuit.

この一連の処理では、ステップS10において肯定判断された場合、ステップS38に進む。ステップS38では、閾値電圧Vthとして、メモリ66に記憶された閾値電圧Vthの中からコレクタ及びエミッタ間電圧Vceに応じた閾値電圧Vthを選択する。具体的には、コレクタ及びエミッタ間電圧Vceが高いほど、低い閾値電圧Vthを選択する。そして、ステップS40では、上記ステップS38の処理で選択された閾値電圧Vthをコンパレータ58に対して出力する。   In this series of processes, if an affirmative determination is made in step S10, the process proceeds to step S38. In step S38, the threshold voltage Vth corresponding to the collector-emitter voltage Vce is selected from the threshold voltages Vth stored in the memory 66 as the threshold voltage Vth. Specifically, the lower threshold voltage Vth is selected as the collector-emitter voltage Vce is higher. In step S40, the threshold voltage Vth selected in the process of step S38 is output to the comparator 58.

なお、上記ステップS18において否定判断された場合や、ステップS22の処理が完了した場合には、この一連の処理を一旦終了する。   If a negative determination is made in step S18, or if the process of step S22 is completed, this series of processes is temporarily terminated.

以上説明した本実施形態によれば、上記第4の実施形態で得られる効果に加えて、上記第3の実施形態の(4)の効果と同様の効果を得ることができる。   According to the present embodiment described above, in addition to the effect obtained in the fourth embodiment, the same effect as the effect (4) in the third embodiment can be obtained.

(その他の実施形態)
なお、上記各実施形態は、以下のように変更して実施してもよい。
(Other embodiments)
Each of the above embodiments may be modified as follows.

・「処理手段」としては、ソフト遮断用経路Lcutの抵抗値を増大させることでゲート電荷の放電速度を低くするものに限らない。例えば、先の図8において、第7の端子T7及びソフト遮断用抵抗体68の接続点にスイッチング素子を介して電源を接続し、このスイッチング素子をオン操作して上記接続点に電荷を供給することで、ゲート電荷の放電速度を低くするものであってもよい。これは、上記接続点に電源から電荷を供給することで、ゲート電荷の放電が妨げられることを利用したものである。なお、この場合、ソフト遮断用スイッチング素子70をオン操作する場合のこの素子のゲート電圧は、非飽和領域でソフト遮断用スイッチング素子70を駆動させる電圧に設定すればよい。   The “processing means” is not limited to the one that decreases the discharge rate of the gate charge by increasing the resistance value of the soft cutoff path Lcut. For example, in FIG. 8, a power source is connected to a connection point between the seventh terminal T7 and the soft cutoff resistor 68 via a switching element, and the switching element is turned on to supply electric charges to the connection point. Thus, the gate charge discharge rate may be lowered. This utilizes the fact that the gate charge is prevented from being discharged by supplying a charge from the power source to the connection point. In this case, the gate voltage of the device for turning on the soft cutoff switching element 70 may be set to a voltage for driving the soft cutoff switching element 70 in the non-saturated region.

・「記憶手段」としては、電力供給なしで情報を保持可能な手段に限らない、例えば、記憶手段に対して常時電力供給可能な構成をドライブユニットDUに備えることを条件として、電力の供給によって情報を保持可能な手段(例えば、揮発性メモリ)であってもよい。   The “storage unit” is not limited to a unit capable of holding information without power supply. For example, the information is obtained by supplying power on the condition that the drive unit DU has a configuration capable of always supplying power to the storage unit. (For example, a volatile memory) may be used.

・「抵抗値変更手段」としては、上記第3の実施形態に例示したものに限らない。例えば、ソフト遮断回路50として、互いに相違する抵抗値を有してかつ3つ以上のソフト遮断用抵抗体と、これらソフト遮断用抵抗体のそれぞれ及びエミッタ間に各別に接続されたソフト遮断用スイッチング素子を備える回路を採用する場合、これらソフト遮断用スイッチング素子が「抵抗値変更手段」を構成する。ここでは、コレクタ及びエミッタ間電圧Vceが高いほど、抵抗値の大きいソフト遮断用抵抗体に接続されたソフト遮断用スイッチング素子のみをオン状態とすればよい。すなわち、この場合、ソフト遮断用経路Lcutの抵抗値Rcutを3段階以上に変更することができる。なお、この場合における上記抵抗値Rcutの選択手法を図17に例示した。   -"Resistance value change means" is not restricted to what was illustrated to the said 3rd Embodiment. For example, as the soft cutoff circuit 50, there are three or more soft cutoff resistors having different resistance values, and the soft cutoff switching connected between each of the soft cutoff resistors and the emitters. When a circuit including an element is employed, these soft cutoff switching elements constitute “resistance value changing means”. Here, as the collector-emitter voltage Vce is higher, only the soft-blocking switching element connected to the soft-blocking resistor having a large resistance value needs to be turned on. That is, in this case, the resistance value Rcut of the soft cutoff path Lcut can be changed in three or more stages. In addition, the selection method of the said resistance value Rcut in this case was illustrated in FIG.

・閾値電圧Vthの選択手法としては、上記第6の実施形態に例示したものに限らない。例えば、図18に例示するように、エミッタ間電圧Vceが高いほど、閾値電圧Vthを段階的に低くする構成であってもよい。なお、図18では、閾値電圧Vthを4段階で選択する手法である。   The method for selecting the threshold voltage Vth is not limited to the method exemplified in the sixth embodiment. For example, as illustrated in FIG. 18, the threshold voltage Vth may be decreased stepwise as the emitter-to-emitter voltage Vce is higher. In FIG. 18, the threshold voltage Vth is selected in four stages.

・「電流制限手段」としては、コレクタ電流の流通を遮断するものに限らない。例えば、ゲート電圧Vgeを定電圧電源22の端子電圧VH未満であってかつスレッショルド電圧以上の電圧まで低下させることでコレクタ電流を低下させるものであってもよい。   -The "current limiting means" is not limited to one that interrupts the flow of collector current. For example, the collector current may be lowered by lowering the gate voltage Vge to a voltage lower than the terminal voltage VH of the constant voltage power supply 22 and higher than the threshold voltage.

・「電流検出手段」としては、センス端子Stの出力電流をセンス電圧Vseとして検出するセンス抵抗56を備えるものに限らない。例えば、センス端子Stからエミッタまでの電気経路を流れる電流を検出可能であるなら、ホール素子を備えるもの等、他の電流検出手段であってもよい。なお、この場合、センス端子及びエミッタ間が短絡されないように上記電気経路にある程度の抵抗を持たせることが望ましい。   The “current detection means” is not limited to the one provided with the sense resistor 56 that detects the output current of the sense terminal St as the sense voltage Vse. For example, as long as the current flowing through the electrical path from the sense terminal St to the emitter can be detected, other current detection means such as one equipped with a Hall element may be used. In this case, it is desirable to provide a certain resistance to the electrical path so that the sense terminal and the emitter are not short-circuited.

・「電圧検出手段」としては、電圧検出部64を備えるものに限らない。例えば、昇圧コンバータCVを構成するコンデンサCの端子間電圧を検出するセンサを備えるものであってもよい。   The “voltage detection means” is not limited to the one provided with the voltage detection unit 64. For example, a sensor that detects a voltage across terminals of the capacitor C that constitutes the boost converter CV may be provided.

・「温度検出手段」としては、感温ダイオードに限らず、例えばサーミスタであってもよい。   The “temperature detection means” is not limited to the temperature sensitive diode, and may be a thermistor, for example.

・「駆動対象スイッチング素子」としては、IGBTに限らず、例えばMOSFETであってもよい。   The “driven switching element” is not limited to the IGBT, but may be a MOSFET, for example.

・本発明の適用対象としては、車載主機を駆動するためのインバータに備えられる駆動対象スイッチング素子に限らず、例えば、空調用の圧縮機を駆動するためのインバータに備えられる駆動対象スイッチング素子であってもよい。   -The application target of the present invention is not limited to the drive target switching element provided in the inverter for driving the in-vehicle main engine, but is, for example, the drive target switching element provided in the inverter for driving the compressor for air conditioning. May be.

50…ソフト遮断回路、58…コンパレータ、60…電源、S*#…スイッチング素子。   50 ... Soft cutoff circuit, 58 ... Comparator, 60 ... Power supply, S * # ... Switching element.

Claims (12)

駆動対象スイッチング素子(S*#)の入出力端子間に流れる電流を検出する電流検出手段(56)と、
前記電流検出手段によって検出された電流が閾値電流を超えたことを条件として、前記駆動対象スイッチング素子の開閉制御端子の電荷を放電させることで前記入出力端子間に流れる電流を強制的に制限する電流制限手段(50,58,60,71)と、
前記入出力端子間の印加電圧が高いほど、前記電流制限手段によって強制的に制限する場合に生じるサージ電圧の抑制度合いが大きくなるように該電流制限手段による強制的な制限手法を変更する処理を行う処理手段と、
を備えることを特徴とする駆動対象スイッチング素子の駆動回路。
Current detection means (56) for detecting a current flowing between the input / output terminals of the drive target switching element (S * #);
The current flowing between the input and output terminals is forcibly limited by discharging the charge of the switching control terminal of the switching element to be driven on condition that the current detected by the current detection means exceeds a threshold current. Current limiting means (50, 58, 60, 71);
A process of changing the forcible limiting method by the current limiting means so that the higher the applied voltage between the input and output terminals, the greater the degree of suppression of surge voltage that occurs when the current limiting means forcibly limits the surge voltage. Processing means to perform;
A drive circuit for a drive target switching element.
前記処理手段は、前記変更する処理として、前記入出力端子間の印加電圧が高いほど、前記電流制限手段による前記開閉制御端子の電荷の放電速度を低くする処理を行うことを特徴とする請求項1記載の駆動対象スイッチング素子の駆動回路。   The processing means, as the changing process, performs a process of lowering a discharge rate of charges of the switching control terminal by the current limiting means as the applied voltage between the input and output terminals is higher. The drive circuit of the drive target switching element according to 1. 前記開閉制御端子に接続されてかつ、前記駆動対象スイッチング素子のオフ状態への通常時の切り替えに用いられる通常時放電経路(Ldis)と、
前記通常時放電経路に設けられてかつ、該通常時放電経路を開閉する放電用スイッチング素子(40)と、
前記開閉制御端子に接続されてかつ、前記通常時放電経路の抵抗値よりも高い抵抗値を有するソフト遮断用経路(Lcut)と、
前記ソフト遮断用経路に設けられてかつ、該ソフト遮断用経路を開閉するソフト遮断用スイッチング素子(54a,54b,70)と、
を更に備え、
前記電流制限手段は、前記放電用スイッチング素子を開操作してかつ、前記ソフト遮断用スイッチング素子を閉操作することで前記入出力端子間に流れる電流を強制的に制限し、
前記処理手段は、前記入出力端子間の印加電圧が高いほど、前記ソフト遮断用経路の抵抗値を増大させることで前記電荷の放電速度を低くすることを特徴とする請求項2記載の駆動対象スイッチング素子の駆動回路。
A normal-time discharge path (Ldis) connected to the open / close control terminal and used for normal switching to the OFF state of the drive target switching element;
A discharge switching element (40) provided in the normal-time discharge path and opening and closing the normal-time discharge path;
A soft cutoff path (Lcut) connected to the open / close control terminal and having a resistance value higher than the resistance value of the normal-time discharge path;
A soft shut-off switching element (54a, 54b, 70) provided in the soft shut-off path and opening and closing the soft shut-off path;
Further comprising
The current limiting means forcibly limits the current flowing between the input and output terminals by opening the discharge switching element and closing the soft cutoff switching element,
3. The drive target according to claim 2, wherein the processing means lowers the discharge rate of the charge by increasing the resistance value of the soft cutoff path as the applied voltage between the input and output terminals is higher. Switching element drive circuit.
前記ソフト遮断用経路の抵抗値を連続的に又は3段階以上に変更すべく操作される抵抗値変更手段(70)と、
前記入出力端子間の印加電圧が高いほど前記ソフト遮断用経路の抵抗値が高くなるように、該入出力端子間の印加電圧と関係付けられて該ソフト遮断用経路の抵抗値が記憶された抵抗値記憶手段(66)と、
前記入出力端子間の印加電圧を検出する電圧検出手段(64)と、
を更に備え、
前記処理手段は、
前記抵抗値記憶手段に記憶された前記ソフト遮断用経路の抵抗値の中から前記電圧検出手段によって検出された前記印加電圧に応じた抵抗値を選択する抵抗値選択手段を備え、
前記ソフト遮断用経路の抵抗値を前記抵抗値選択手段によって選択された抵抗値にすべく、前記抵抗値変更手段を操作することを特徴とする請求項3記載の駆動対象スイッチング素子の駆動回路。
Resistance value changing means (70) operated to change the resistance value of the soft shut-off path continuously or in three or more stages;
The resistance value of the soft cutoff path was stored in relation to the applied voltage between the input and output terminals so that the higher the applied voltage between the input and output terminals, the higher the resistance value of the soft cutoff path. Resistance value storage means (66);
Voltage detection means (64) for detecting an applied voltage between the input and output terminals;
Further comprising
The processing means includes
Comprising resistance value selection means for selecting a resistance value corresponding to the applied voltage detected by the voltage detection means from among the resistance values of the soft cutoff path stored in the resistance value storage means;
4. The drive circuit for a drive target switching element according to claim 3, wherein the resistance value changing unit is operated so that the resistance value of the soft cutoff path is set to the resistance value selected by the resistance value selecting unit.
前記抵抗値変更手段は、
前記ソフト遮断用スイッチング素子(70)を備え、
該ソフト遮断用スイッチング素子の操作によって該ソフト遮断用スイッチング素子のオン抵抗を増大させることで前記ソフト遮断用経路の抵抗値を増大させることを特徴とする請求項4記載の駆動対象スイッチング素子の駆動回路。
The resistance value changing means includes
Comprising the soft shut-off switching element (70),
5. The drive of a drive target switching element according to claim 4, wherein the resistance value of the soft cutoff path is increased by increasing the on-resistance of the soft cutoff switching element by operating the soft cutoff switching element. circuit.
前記入出力端子間の印加電圧が高いほど前記駆動対象スイッチングの温度が高くなるように、該入出力端子間の印加電圧と関係付けられて該駆動対象スイッチング素子の温度が記憶された温度記憶手段(66)と、
前記入出力端子間の印加電圧を検出する電圧検出手段(64)と、
前記温度記憶手段に記憶された温度の中から前記電圧検出手段によって検出された前記印加電圧に応じた温度を選択する温度選択手段と、
前記スイッチング素子の温度を検出する温度検出手段(SD*#,62)と、
前記温度検出手段によって検出された温度が前記温度選択手段によって選択された温度以下となることを条件として、前記処理手段による前記放電速度の上昇を許可する許可手段と、
を更に備えることを特徴とする請求項2〜5のいずれか1項に記載の駆動対象スイッチング素子の駆動回路。
Temperature storage means for storing the temperature of the switching element to be driven in relation to the applied voltage between the input and output terminals so that the temperature of the switching to be driven becomes higher as the applied voltage between the input and output terminals is higher (66)
Voltage detection means (64) for detecting an applied voltage between the input and output terminals;
Temperature selection means for selecting a temperature according to the applied voltage detected by the voltage detection means from among the temperatures stored in the temperature storage means;
Temperature detecting means (SD * #, 62) for detecting the temperature of the switching element;
Permission means for allowing the processing means to increase the discharge rate on condition that the temperature detected by the temperature detection means is equal to or lower than the temperature selected by the temperature selection means;
The drive circuit of the drive target switching element according to claim 2, further comprising:
前記処理手段は、前記変更する処理として、前記入出力端子間の印加電圧が高いほど、前記閾値電流を低く設定する処理を行うことを特徴とする請求項1記載の駆動対象スイッチング素子の駆動回路。   2. The drive circuit of the drive target switching element according to claim 1, wherein the processing unit performs the process of setting the threshold current to be lower as the applied voltage between the input and output terminals is higher as the process of changing. . 前記入出力端子間の印加電圧が高いほど前記閾値電流が低くなるように、該入出力端子間の印加電圧と関係付けられて該閾値電流が記憶された閾値記憶手段(66)と、
前記入出力端子間の印加電圧を検出する電圧検出手段(64)と、
を更に備え、
前記処理手段は、前記電流制限手段で用いられる前記閾値電流として、前記閾値記憶手段に記憶された前記閾値電流の中から前記電圧検出手段によって検出された前記印加電圧に応じた閾値電流を選択することを特徴とする請求項7記載の駆動対象スイッチング素子の駆動回路。
Threshold storage means (66) in which the threshold current is stored in relation to the applied voltage between the input / output terminals so that the threshold current decreases as the applied voltage between the input / output terminals increases;
Voltage detection means (64) for detecting an applied voltage between the input and output terminals;
Further comprising
The processing means selects a threshold current corresponding to the applied voltage detected by the voltage detection means from the threshold currents stored in the threshold storage means as the threshold current used in the current limiting means. The drive circuit of the drive target switching element according to claim 7.
前記入出力端子間の印加電圧が高いほど前記駆動対象スイッチングの温度が高くなるように、該入出力端子間の印加電圧と関係付けられて該駆動対象スイッチング素子の温度が記憶された温度記憶手段(66)と、
前記入出力端子間の印加電圧を検出する電圧検出手段(64)と、
前記温度記憶手段に記憶された温度の中から前記電圧検出手段によって検出された前記印加電圧に応じた温度を選択する温度選択手段と、
前記スイッチング素子の温度を検出する温度検出手段(SD*#,62)と、
前記温度検出手段によって検出された温度が前記温度選択手段によって選択された温度以下となることを条件として、前記処理手段による前記閾値電流の増大を許可する許可手段と、
を更に備えることを特徴とする請求項7又は8記載の駆動対象スイッチング素子の駆動回路。
Temperature storage means for storing the temperature of the switching element to be driven in relation to the applied voltage between the input and output terminals so that the temperature of the switching to be driven becomes higher as the applied voltage between the input and output terminals is higher (66)
Voltage detection means (64) for detecting an applied voltage between the input and output terminals;
Temperature selection means for selecting a temperature according to the applied voltage detected by the voltage detection means from among the temperatures stored in the temperature storage means;
Temperature detecting means (SD * #, 62) for detecting the temperature of the switching element;
Permission means for permitting the processing means to increase the threshold current on condition that the temperature detected by the temperature detection means is equal to or lower than the temperature selected by the temperature selection means;
The drive circuit of the drive target switching element according to claim 7 or 8, further comprising:
前記駆動対象スイッチング素子は、インバータを構成してかつ、昇圧コンバータ(CV)に並列接続された高電位側スイッチング素子(S*p)及び低電位側スイッチング素子(S*n)の直列接続体であることを特徴とする請求項1〜9のいずれか1項に記載の駆動対象スイッチング素子の駆動回路。   The drive target switching element is a series connection body of a high-potential side switching element (S * p) and a low-potential side switching element (S * n) that constitutes an inverter and is connected in parallel to a boost converter (CV). The drive circuit of the drive target switching element according to claim 1, wherein the drive circuit is a drive target switching element. 前記処理手段は、前記駆動対象スイッチング素子がオフ状態とされる期間において前記制限手法を変更することを特徴とする請求項1〜10のいずれか1項に記載の駆動対象スイッチング素子の駆動回路。   11. The drive circuit for a drive target switching element according to claim 1, wherein the processing unit changes the restriction method during a period in which the drive target switching element is in an OFF state. 前記電流制限手段は、前記入出力端子間に流れる電流の強制的な制限として、該入出力端子間に流れる電流の流通を強制的に遮断することを特徴とする請求項1〜11のいずれか1項に記載の駆動対象スイッチング素子の駆動回路。   The said current limiting means forcibly interrupts the flow of the current flowing between the input / output terminals as a forced limitation of the current flowing between the input / output terminals. 2. A drive circuit for a drive target switching element according to item 1.
JP2013008757A 2013-01-21 2013-01-21 Drive circuit for switching element to be driven Active JP5915551B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013008757A JP5915551B2 (en) 2013-01-21 2013-01-21 Drive circuit for switching element to be driven

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013008757A JP5915551B2 (en) 2013-01-21 2013-01-21 Drive circuit for switching element to be driven

Publications (2)

Publication Number Publication Date
JP2014140280A JP2014140280A (en) 2014-07-31
JP5915551B2 true JP5915551B2 (en) 2016-05-11

Family

ID=51416697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013008757A Active JP5915551B2 (en) 2013-01-21 2013-01-21 Drive circuit for switching element to be driven

Country Status (1)

Country Link
JP (1) JP5915551B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6414440B2 (en) * 2014-10-24 2018-10-31 株式会社デンソー Driving device for switching element
JP6061983B2 (en) * 2015-05-19 2017-01-18 三菱電機株式会社 Discharge device
JP6883450B2 (en) * 2017-03-13 2021-06-09 富士電機株式会社 Gate drive device, gate drive method, and semiconductor device
US11274645B2 (en) * 2019-10-15 2022-03-15 Semiconductor Components Industries, Llc Circuit and method for a kickback-limited soft shutdown of a coil
JP7359020B2 (en) * 2020-02-13 2023-10-11 株式会社デンソー Power converter control circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002199700A (en) * 2000-12-25 2002-07-12 Meidensha Corp Semiconductor power conversion device
JP5925434B2 (en) * 2011-05-13 2016-05-25 東洋電機製造株式会社 Gate drive circuit
JP5452551B2 (en) * 2011-07-25 2014-03-26 日立オートモティブシステムズ株式会社 Power conversion device and power conversion system

Also Published As

Publication number Publication date
JP2014140280A (en) 2014-07-31

Similar Documents

Publication Publication Date Title
JP5644830B2 (en) Drive circuit for switching element to be driven
JP5716711B2 (en) Switching element drive circuit
JP5712986B2 (en) Drive circuit for switching element to be driven
JP5500192B2 (en) Switching element drive circuit
JP5776721B2 (en) Drive circuit for switching element to be driven
US8841870B2 (en) Driver for switching element and control system for rotary machine using the same
JP5915551B2 (en) Drive circuit for switching element to be driven
JP5692156B2 (en) Driving device for switching element
JP2012217321A (en) Driver circuit of switching element
JP5846152B2 (en) Drive circuit for switching element to be driven
JP2012178951A (en) Switching element and driving circuit
WO2015053052A1 (en) Semiconductor control device, switching device, inverter, and control system
JP6011442B2 (en) Drive circuit for switching element to be driven
JP5621605B2 (en) Switching element drive circuit
JP5724397B2 (en) Switching element drive circuit
JP5790472B2 (en) Switching element drive circuit
US8829951B2 (en) Drive circuit for switching element
JP2019088084A (en) Determination device
JP5939095B2 (en) Switching element drive circuit
JP5664350B2 (en) Switching element drive circuit
JP6102586B2 (en) Drive circuit for switching element to be driven
JP5776585B2 (en) Driving device for switching element
JP5751221B2 (en) Driving device for driven switching element
JP5500107B2 (en) Switching element drive circuit
JP2012135145A (en) Driving circuit for switching element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160321

R151 Written notification of patent or utility model registration

Ref document number: 5915551

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250