JP5776585B2 - Driving device for switching element - Google Patents

Driving device for switching element Download PDF

Info

Publication number
JP5776585B2
JP5776585B2 JP2012037569A JP2012037569A JP5776585B2 JP 5776585 B2 JP5776585 B2 JP 5776585B2 JP 2012037569 A JP2012037569 A JP 2012037569A JP 2012037569 A JP2012037569 A JP 2012037569A JP 5776585 B2 JP5776585 B2 JP 5776585B2
Authority
JP
Japan
Prior art keywords
switching element
charging
temperature
abnormality
upper limit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012037569A
Other languages
Japanese (ja)
Other versions
JP2013176176A (en
Inventor
駿 宮内
駿 宮内
純一 福田
純一 福田
正敏 田口
正敏 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012037569A priority Critical patent/JP5776585B2/en
Publication of JP2013176176A publication Critical patent/JP2013176176A/en
Application granted granted Critical
Publication of JP5776585B2 publication Critical patent/JP5776585B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本発明は、電圧制御形のスイッチング素子を駆動対象スイッチング素子とするスイッチング素子の駆動装置に関する。   The present invention relates to a switching element driving apparatus in which a voltage-controlled switching element is a driving target switching element.

従来、下記特許文献1に見られるように、半導体スイッチング素子(IGBT)の駆動状態をオン状態及びオフ状態のうち一方の状態から他方の状態に切り替えるに際し、他方の状態とするためのゲート電荷の充電速度の設定を切り替える技術(いわゆるアクティブゲートコントロール)が知られている。この技術について、スイッチング素子をオフ状態とするためのゲート電荷の充電を主にして説明すると、スイッチング素子のゲートには、一対の充電経路が接続されている。これら充電経路のそれぞれには、抵抗体が備えられ、これら抵抗体の抵抗値は、互いに相違している。そして、上記充電経路のそれぞれには、充電経路を開閉するトランジスタが備えられている。   Conventionally, as can be seen in Patent Document 1 below, when the driving state of a semiconductor switching element (IGBT) is switched from one state to the other state between an on state and an off state, the gate charge for making the other state A technique (so-called active gate control) for switching the setting of the charging speed is known. This technique will be described mainly with respect to the charge of the gate charge for turning off the switching element. A pair of charging paths is connected to the gate of the switching element. Each of these charging paths is provided with a resistor, and the resistance values of these resistors are different from each other. Each of the charging paths is provided with a transistor for opening and closing the charging path.

こうした構成において、まず、スイッチング素子に対するオフ操作指令を入力として、抵抗値の低い方の抵抗体と同じ充電経路に備えられたトランジスタがオン操作されることで、充電速度の設定を高速度としてゲート電荷が充電される。その後、上記トランジスタがオフ操作されてかつ、抵抗値の高い方の抵抗体と同じ充電経路に備えられたトランジスタがオン操作されることで、充電速度の設定を低速度としてゲート電荷が充電される。   In such a configuration, first, an off operation command for the switching element is input, and a transistor provided in the same charging path as the resistor having the lower resistance value is turned on, thereby setting the charging speed to a high speed gate. Charge is charged. After that, the transistor is turned off, and the transistor provided in the same charging path as the resistor having the higher resistance value is turned on, so that the gate charge is charged with the charging speed set to a low speed. .

上記技術によれば、スイッチング素子の駆動状態がオン状態及びオフ状態のうち一方の状態から他方の状態に切り替えられる場合に生じるサージ電圧の増大を抑制し、また、スイッチング損失の低減を図ることができる。   According to the above technique, it is possible to suppress an increase in surge voltage that occurs when the driving state of the switching element is switched from one state to the other state between the on state and the off state, and to reduce switching loss. it can.

特許第3339311号公報Japanese Patent No. 3339311

ところで、上記トランジスタ等、ゲート電荷の充電速度の設定を切り替える機能に異常が生じると、充電速度が適切なものからずれることで、サージ電圧の増大を抑制できなかったり、スイッチング損失を低減できなかったりするおそれがある。   By the way, if an abnormality occurs in the function of switching the setting of the charge rate of the gate charge such as the above transistor, the charge rate is deviated from an appropriate one, so that the surge voltage cannot be suppressed or the switching loss cannot be reduced. There is a risk.

本発明は、上記課題を解決するためになされたものであり、その目的は、充電速度の設定を切り替える機能に異常が生じたことを検出することのできるスイッチング素子の駆動装置を提供することにある。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a driving device for a switching element capable of detecting that an abnormality has occurred in a function for switching setting of a charging speed. is there.

以下、上記課題を解決するための手段、及びその作用効果について記載する。   Hereinafter, means for solving the above-described problems and the operation and effects thereof will be described.

発明は、電圧制御形のスイッチング素子である駆動対象スイッチング素子(S*#)をオン状態又はオフ状態とするための電荷を前記駆動対象スイッチング素子の開閉制御端子に充電する充電手段を備え、前記充電手段は、前記開閉制御端子に接続された充電経路(Lda,Ldb)と、前記充電経路に設けられてかつ、該充電経路を開閉すべくオンオフ操作される開閉素子(30a,30b)とを備え、前記開閉素子の操作状態の変更によって前記電荷の充電速度の設定を高速度及び低速度のいずれかに切り替える充電速度設定手段と、前記駆動対象スイッチング素子の温度が規定温度からずれることに基づき、前記充電手段に異常が生じていない場合における前記充電速度よりも実際の前記充電速度が低くなる異常、又は前記充電手段に異常が生じていない場合における前記充電速度よりも実際の前記充電速度が高くなる異常が前記充電手段に生じている旨判断する異常判断手段とを備えることを特徴とする。 The present invention comprises a charging means for charging an opening / closing control terminal of the drive target switching element with a charge for turning on or off the drive target switching element (S * #) which is a voltage control type switching element, The charging means includes a charging path (Lda, Ldb) connected to the opening / closing control terminal, and an opening / closing element (30a, 30b) provided in the charging path and operated on and off to open and close the charging path. A charge speed setting means for switching the charge charge speed setting to either a high speed or a low speed by changing the operating state of the switching element, and the temperature of the switching element to be driven is deviated from a specified temperature. On the basis of an abnormality in which the actual charging speed is lower than the charging speed when no abnormality has occurred in the charging means, or the charging means Abnormal abnormality increases the actual the charge rate than the charge rate when the non occurs, characterized in that it comprises an abnormality determining means for determining that has occurred in the charging unit.

充電速度の設定を切り替える機能に異常が生じると、開閉素子の操作状態に応じて定まる電荷の充電速度が、駆動対象スイッチング素子のスイッチング損失を低減するための適切な充電速度からずれることがある。この場合、スイッチング損失が変化することで、駆動対象スイッチング素子の実際の温度が上記異常が生じないときの温度からずれることとなる。この点に着目すると、駆動対象スイッチング素子の温度は、充電速度の設定を切り替える機能の異常の有無を判断するためのパラメータとなる。ここで、上記発明では、異常判断手段を備えることで、充電速度の設定を切り替える機能に異常が生じたことを検出することができる。   If an abnormality occurs in the function of switching the setting of the charging speed, the charge speed determined according to the operation state of the switching element may deviate from an appropriate charging speed for reducing the switching loss of the drive target switching element. In this case, when the switching loss changes, the actual temperature of the driving target switching element deviates from the temperature at which the abnormality does not occur. Focusing on this point, the temperature of the drive target switching element is a parameter for determining whether or not there is an abnormality in the function of switching the setting of the charging speed. Here, in the said invention, it can detect that abnormality has arisen in the function which switches the setting of charging speed by providing an abnormality determination means.

なお、駆動対象スイッチング素子の駆動状態をオン状態及びオフ状態のうち一方から他方とするための電荷とは、正の電荷に限らず、負の電荷のこともある。このため、負の電荷を開閉制御端子に充電するとは、正の電荷を開閉制御端子から放電することを意味する。   Note that the charge for changing the drive state of the drive target switching element from one of the on state and the off state to the other is not limited to a positive charge but may be a negative charge. For this reason, charging a negative charge to the switching control terminal means discharging a positive charge from the switching control terminal.

第1の実施形態にかかるシステム構成図。1 is a system configuration diagram according to a first embodiment. FIG. 同実施形態にかかるドライブユニットの構成図。The block diagram of the drive unit concerning the embodiment. 同実施形態にかかる放電処理の概要を示す図。The figure which shows the outline | summary of the discharge process concerning the embodiment. 同実施形態にかかる異常判断処理の手順を示す流れ図。The flowchart which shows the procedure of the abnormality determination process concerning the embodiment. 同実施形態にかかるフェールセーフ処理の手順を示す流れ図。The flowchart which shows the procedure of the fail safe process concerning the embodiment. 同実施形態にかかる規定温度を設定する検査工程の概要を示す図。The figure which shows the outline | summary of the test | inspection process which sets the regulation temperature concerning the embodiment. 第2の実施形態にかかる異常判断処理の手順を示す流れ図。The flowchart which shows the procedure of the abnormality determination process concerning 2nd Embodiment. 同実施形態にかかるセンス電圧の取得タイミングを示す図。The figure which shows the acquisition timing of the sense voltage concerning the embodiment. 第3の実施形態にかかる異常判断処理の手順を示す流れ図。The flowchart which shows the procedure of the abnormality determination process concerning 3rd Embodiment.

(第1の実施形態)
以下、本発明にかかるスイッチング素子の駆動装置を車載主機として回転機のみを備えた電動車両に適用した第1の実施形態について、図面を参照しつつ説明する。
(First embodiment)
Hereinafter, a first embodiment in which a driving device for a switching element according to the present invention is applied to an electric vehicle including only a rotating machine as an in-vehicle main machine will be described with reference to the drawings.

図1に、本実施形態にかかるシステムの全体構成を示す。   FIG. 1 shows an overall configuration of a system according to the present embodiment.

モータジェネレータ10は、車載主機であり、図示しない駆動輪に機械的に連結されている。モータジェネレータ10は、インバータIV及び直流電源としてのコンバータCVを介して高電圧バッテリ12に接続されている。ここで、コンバータCVは、コンデンサCと、コンデンサCに並列接続された一対のスイッチング素子Scp,Scnと、一対のスイッチング素子Scp,Scnの接続点と高電圧バッテリ12の正極とを接続するリアクトルLとを備えている。詳しくは、コンバータCVは、スイッチング素子Scp,Scnのオンオフ操作によって、高電圧バッテリ12の電圧(例えば「288V」)を所定の電圧(例えば「666V」)を上限として昇圧する機能を有する。   The motor generator 10 is an in-vehicle main machine and is mechanically coupled to drive wheels (not shown). The motor generator 10 is connected to the high voltage battery 12 via an inverter IV and a converter CV as a DC power source. Here, converter CV includes capacitor C, a pair of switching elements Scp and Scn connected in parallel to capacitor C, and a reactor L that connects a connection point between the pair of switching elements Scp and Scn and the positive electrode of high-voltage battery 12. And. Specifically, the converter CV has a function of boosting the voltage of the high voltage battery 12 (for example, “288V”) up to a predetermined voltage (for example, “666V”) by turning on / off the switching elements Scp, Scn.

一方、インバータIVは、スイッチング素子Sup,Sunの直列接続体と、スイッチング素子Svp,Svnの直列接続体と、スイッチング素子Swp,Swnの直列接続体とを備えている。これら各直列接続体の接続点は、モータジェネレータ10のU,V,W相にそれぞれ接続されている。   On the other hand, the inverter IV includes a serial connection body of switching elements Sup and Sun, a serial connection body of switching elements Svp and Svn, and a serial connection body of switching elements Swp and Swn. Connection points of these series connection bodies are respectively connected to the U, V, and W phases of the motor generator 10.

なお、本実施形態では、スイッチング素子S*#(*=c,u,v,w;#=p,n)として、絶縁ゲートバイポーラトランジスタ(IGBT)が用いられている。また、これらスイッチング素子S*#にはそれぞれ、フリーホイールダイオードD*#が逆並列に接続されている。   In the present embodiment, an insulated gate bipolar transistor (IGBT) is used as the switching element S * # (* = c, u, v, w; # = p, n). In addition, a free wheel diode D * # is connected in antiparallel to each of the switching elements S * #.

制御装置14は、低電圧バッテリ16を電源とし、モータジェネレータ10の制御量(例えばトルク)を所望に制御する通常制御を行うべく、インバータIVやコンバータCVを操作する。詳しくは、制御装置14は、操作信号gcp、gcnをドライブユニットDUに出力することで、コンバータCVのスイッチング素子Scp,Scnを操作する。また、制御装置14は、周知の正弦波PWM制御等によって生成された操作信号gup,gun,gvp,gvn,gwp,gwnをドライブユニットDUに出力することで、インバータIVのスイッチング素子Sup,Sun,Svp,Svn,Swp,Swnを操作する。ここで、高電位側の操作信号g*pと、対応する低電位側の操作信号g*nとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子S*pと、対応する低電位側のスイッチング素子S*nとは、交互にオン状態とされる。   The control device 14 operates the inverter IV and the converter CV in order to perform normal control for controlling the control amount (for example, torque) of the motor generator 10 as desired using the low voltage battery 16 as a power source. Specifically, control device 14 operates switching elements Scp and Scn of converter CV by outputting operation signals gcp and gcn to drive unit DU. Further, the control device 14 outputs the operation signals gup, gun, gvp, gvn, gwp, gwn generated by the well-known sine wave PWM control or the like to the drive unit DU, thereby switching the switching elements Sup, Sun, Svp of the inverter IV. , Svn, Swp, Swn. Here, the high-potential side operation signal g * p and the corresponding low-potential side operation signal g * n are complementary to each other. In other words, the high-potential side switching element S * p and the corresponding low-potential side switching element S * n are alternately turned on.

ちなみに、モータジェネレータ10の通常制御とは、例えば、モータジェネレータ10の出力トルクを指示すべくユーザの操作対象とされる操作部材(例えばアクセルペダル)の操作に応じてモータジェネレータ10の出力トルクを調節可能とする制御のことをいう。   Incidentally, the normal control of the motor generator 10 is, for example, adjusting the output torque of the motor generator 10 according to the operation of an operation member (for example, an accelerator pedal) that is a user's operation target to indicate the output torque of the motor generator 10. This refers to the control that is possible.

インターフェース18は、高電圧バッテリ12を備える高電圧システムと低電圧バッテリ16を備える低電圧システムとの間を絶縁しつつ、これらの間の信号の授受を行うための機器である。本実施形態では、インターフェース18として、光絶縁素子(フォトカプラ)が用いられている。   The interface 18 is a device for exchanging signals between the high voltage system including the high voltage battery 12 and the low voltage system including the low voltage battery 16 while insulating the interface. In the present embodiment, an optical insulating element (photocoupler) is used as the interface 18.

なお、制御装置14には、記憶手段としてのメモリ14a(不揮発性メモリ)が備えられている。また、コンバータCV、インバータIV及び制御装置14は、パワーコントロールユニットを構成している。   The control device 14 includes a memory 14a (nonvolatile memory) as storage means. The converter CV, the inverter IV, and the control device 14 constitute a power control unit.

次に、図2を用いて本実施形態にかかる上記ドライブユニットDUの構成を説明する。   Next, the configuration of the drive unit DU according to the present embodiment will be described with reference to FIG.

図示されるように、ドライブユニットDUは、1チップ化された半導体集積回路であるドライブIC20を備えている。ドライブIC20の端子T1には、充電用抵抗体22を介してスイッチング素子S*#の開閉制御端子(ゲート)に電圧を印加するための定電圧電源24が接続されている。   As shown in the figure, the drive unit DU includes a drive IC 20 that is a one-chip semiconductor integrated circuit. A constant voltage power supply 24 for applying a voltage to the switching control terminal (gate) of the switching element S * # is connected to the terminal T1 of the drive IC 20 via the charging resistor 22.

また、上記端子T1には、PチャネルMOSFET(充電用スイッチング素子26)を介してドライブIC20の端子T2に接続されている。端子T2は、スイッチング素子S*#のゲートに接続されている。   The terminal T1 is connected to a terminal T2 of the drive IC 20 through a P-channel MOSFET (charging switching element 26). Terminal T2 is connected to the gate of switching element S * #.

スイッチング素子S*#のゲートは、第1の放電用抵抗体28aを介してドライブIC20の端子T3に接続されており、端子T3は、NチャネルMOSFET(第1の放電用スイッチング素子30a)を介してドライブIC20の端子T4に接続されている。また、スイッチング素子S*#のゲートは、第2の放電用抵抗体28bを介してドライブIC20の端子T5に接続されており、端子T5は、NチャネルMOSFET(第2の放電用スイッチング素子30b)を介して端子T4に接続されている。そして、端子T4は、スイッチング素子S*#のエミッタに接続されている。   The gate of the switching element S * # is connected to the terminal T3 of the drive IC 20 via the first discharging resistor 28a, and the terminal T3 is connected to the N-channel MOSFET (first discharging switching element 30a). And connected to a terminal T4 of the drive IC 20. The gate of the switching element S * # is connected to the terminal T5 of the drive IC 20 via the second discharging resistor 28b, and the terminal T5 is an N-channel MOSFET (second discharging switching element 30b). To the terminal T4. The terminal T4 is connected to the emitter of the switching element S * #.

ちなみに、第1の放電用抵抗体28a及び第2の放電用抵抗体28bの抵抗値Ra,Rbは、互いに同一であってもよいし、相違していてもよい。   Incidentally, the resistance values Ra and Rb of the first discharge resistor 28a and the second discharge resistor 28b may be the same or different from each other.

上記スイッチング素子S*#は、コレクタ電流と相関を有する微少電流を出力するセンス端子Stを備えている。センス端子Stは、抵抗体(センス抵抗32)を介してスイッチング素子S*#のエミッタに接続されている。これにより、センス端子Stから出力される微少電流によってセンス抵抗32に電圧降下が生じるため、センス抵抗32のうちセンス端子St側の電位(以下、センス電圧Vse)を、コレクタ電流と相関を有する電気的な状態量とすることができる。なお、センス電圧Vseは、ドライブIC20の端子T6を介してドライブIC20内の駆動制御部34に入力される。   The switching element S * # includes a sense terminal St that outputs a minute current having a correlation with a collector current. The sense terminal St is connected to the emitter of the switching element S * # via a resistor (sense resistor 32). As a result, a voltage drop occurs in the sense resistor 32 due to a minute current output from the sense terminal St. Therefore, the potential on the sense terminal St side of the sense resistor 32 (hereinafter, sense voltage Vse) is correlated with the collector current. State quantity. The sense voltage Vse is input to the drive control unit 34 in the drive IC 20 via the terminal T6 of the drive IC 20.

ちなみに、本実施形態では、センス抵抗32の両端のうちセンス端子St側の電位がエミッタの電位よりも高い場合のセンス電圧Vseを正と定義する。また、エミッタの電位を「0」とする。   Incidentally, in the present embodiment, the sense voltage Vse when the potential on the sense terminal St side among the both ends of the sense resistor 32 is higher than the potential of the emitter is defined as positive. The emitter potential is set to “0”.

端子T6は、コンパレータ38の非反転入力端子に接続されている。コンパレータ38の反転入力端子には、定電圧電源40の端子電圧が抵抗体42,44によって分圧された電圧(以下、基準電圧Vref)が印加されている。   The terminal T6 is connected to the non-inverting input terminal of the comparator 38. A voltage obtained by dividing the terminal voltage of the constant voltage power supply 40 by the resistors 42 and 44 (hereinafter referred to as a reference voltage Vref) is applied to the inverting input terminal of the comparator 38.

スイッチング素子S*#付近には、スイッチング素子S*#の温度(以下、素子温度)を検出するための感温ダイオードSD*#が設けられている。感温ダイオードSD*#は、ドライブIC20に対して外付けされた定電圧電源46からの電荷が定電流源48を介して供給されるものである。感温ダイオードSD*#のカソードは、エミッタに接続され、アノードは、ドライブIC20の端子T7に接続されている。こうした構成によれば、感温ダイオードSD*#は、スイッチング素子S*#の温度に応じた出力電圧を出力する。なお、感温ダイオードSD*#の出力電圧は、端子T7を介して駆動制御部34に入力される。駆動制御部34は、感温ダイオードSD*#の出力電圧に基づき、素子温度TDを検出する。   A temperature sensitive diode SD * # for detecting the temperature of the switching element S * # (hereinafter, element temperature) is provided in the vicinity of the switching element S * #. The temperature sensitive diode SD * # is supplied with a charge from a constant voltage power supply 46 externally attached to the drive IC 20 via a constant current source 48. The cathode of the temperature sensitive diode SD * # is connected to the emitter, and the anode is connected to the terminal T7 of the drive IC 20. According to such a configuration, the temperature sensitive diode SD * # outputs an output voltage corresponding to the temperature of the switching element S * #. The output voltage of the temperature sensitive diode SD * # is input to the drive control unit 34 via the terminal T7. The drive control unit 34 detects the element temperature TD based on the output voltage of the temperature sensitive diode SD * #.

駆動制御部34は、ドライブIC20の端子T8及びインターフェース18を介して低電圧システム(制御装置14)にセンス電圧Vse及び素子温度TDに関する情報を出力する。   The drive control unit 34 outputs information on the sense voltage Vse and the element temperature TD to the low voltage system (control device 14) via the terminal T8 of the drive IC 20 and the interface 18.

スイッチング素子S*#のゲートは、さらに、ソフト遮断用抵抗体50、ドライブIC20の端子T9及びNチャネルMOSFET(ソフト遮断用スイッチング素子52)を介して端子T4に接続されている。   The gate of the switching element S * # is further connected to the terminal T4 via the soft cutoff resistor 50, the terminal T9 of the drive IC 20 and the N-channel MOSFET (soft cutoff switching element 52).

駆動制御部34は、過電流保護処理と、ゲート電荷の充放電処理とを行う。   The drive control unit 34 performs overcurrent protection processing and gate charge charging / discharging processing.

まず、過電流保護処理について説明する。   First, the overcurrent protection process will be described.

この処理は、センス電圧Vseが所定時間に渡って閾値電圧Vth以上になると判断された場合、スイッチング素子S*#を強制的にオフ状態とすべくソフト遮断用スイッチング素子52をオン操作する処理である。ここで、閾値電圧Vthは、スイッチング素子S*#の信頼性を維持可能なコレクタ電流の上限値に対応するセンス電圧に設定されている。   In this process, when it is determined that the sense voltage Vse is equal to or higher than the threshold voltage Vth over a predetermined time, the soft-blocking switching element 52 is turned on to forcibly turn off the switching element S * #. is there. Here, the threshold voltage Vth is set to a sense voltage corresponding to the upper limit value of the collector current capable of maintaining the reliability of the switching element S * #.

この処理によれば、スイッチング素子S*#を大電流が流れる時間が所定時間継続される場合、ソフト遮断用スイッチング素子52がオン状態とされてゲート電荷が放電される。これにより、スイッチング素子S*#が強制的にオフ状態とされる。ここで、ソフト遮断用抵抗体50は、ゲート電荷の放電経路の抵抗値を高抵抗とするためのものである。より具体的には、ソフト遮断用抵抗体50の抵抗値は、第1の放電用抵抗体28aの抵抗値や第2の放電用抵抗体28bの抵抗値よりも高く設定されている。これは、コレクタ電流が過大である状況下にあっては、スイッチング素子S*#をオン状態からオフ状態へと切り替える速度、換言すればコレクタ及びエミッタ間の遮断速度を大きくすると、サージ電圧が過大となるおそれがあることに鑑みたものである。   According to this process, when the time during which a large current flows through the switching element S * # is continued for a predetermined time, the soft cutoff switching element 52 is turned on and the gate charge is discharged. Thereby, switching element S * # is forcibly turned off. Here, the soft-blocking resistor 50 is for increasing the resistance value of the discharge path of the gate charge. More specifically, the resistance value of the soft blocking resistor 50 is set higher than the resistance value of the first discharging resistor 28a and the resistance value of the second discharging resistor 28b. This is because, under a situation where the collector current is excessive, if the switching element S * # is switched from the ON state to the OFF state, in other words, if the cutoff speed between the collector and the emitter is increased, the surge voltage becomes excessive. This is because there is a possibility of becoming.

なお、過電流保護処理が行われた場合、フェール信号FLを出力する処理、及び充電用スイッチング素子26、第1の放電用スイッチング素子30a及び第2の放電用スイッチング素子30bの駆動を停止させる処理も併せて行われる。上記フェール信号FLは、ドライブIC20の端子T10及びインターフェース18を介して低電圧システムに出力される。そして、このフェール信号FLによって、インバータIV及びコンバータCVのスイッチング素子S*#を強制的にオフ操作するシャットダウン処理が行われる。   When overcurrent protection processing is performed, processing for outputting a fail signal FL and processing for stopping driving of the charging switching element 26, the first discharging switching element 30a, and the second discharging switching element 30b. Is also performed. The fail signal FL is output to the low voltage system via the terminal T10 of the drive IC 20 and the interface 18. Then, a shutdown process for forcibly turning off the switching element S * # of the inverter IV and the converter CV is performed by the fail signal FL.

次に、ゲート電荷の充放電処理について説明する。   Next, the charge / discharge process of gate charge will be described.

まず、ゲートの充電処理について説明すると、本実施形態では、充電処理を定電流制御によって行う。詳しくは、定電流制御は、ドライブIC20の端子T11を介して入力される操作信号g*#がオン操作指令とされることで、充電用抵抗体22の電圧降下量をその目標値(例えば1V)とすべく、充電用スイッチング素子26のゲート電圧を操作するものである。これにより、スイッチング素子S*#のゲートの充電電流を一定値に制御することで、スイッチング素子S*#がオン状態とされる場合に生じるサージ電圧を抑制する。なお、充電処理が行われる期間においては、第1,第2の放電用スイッチング素子30a,30bがオフ操作される。   First, the gate charging process will be described. In the present embodiment, the charging process is performed by constant current control. Specifically, in the constant current control, when the operation signal g * # input via the terminal T11 of the drive IC 20 is an ON operation command, the voltage drop amount of the charging resistor 22 is set to the target value (for example, 1V). ), The gate voltage of the charging switching element 26 is manipulated. Thus, the surge voltage generated when the switching element S * # is turned on is suppressed by controlling the charging current of the gate of the switching element S * # to a constant value. During the period when the charging process is performed, the first and second discharging switching elements 30a and 30b are turned off.

次に、ゲートの放電処理について説明すると、本実施形態では、ゲート電荷の放電(負の電荷の充電)が開始されてから完了されるまでの期間の途中においてスイッチング素子S*#のゲートに接続される放電経路(負の電荷の充電経路)の抵抗値を低いものから高いものへと切り替えるアクティブゲートコントロールを行う。すなわち、ゲート電荷の放電速度の設定を高速度から低速度に切り替える制御を行う。この制御は、スイッチング素子S*#がオフ状態からオン状態に切り替えられる場合のサージ電圧やスイッチング損失の増大を抑制するための制御である。   Next, the gate discharge process will be described. In this embodiment, the gate charge discharge (negative charge charge) is connected to the gate of the switching element S * # during the period from the start to the completion of the discharge. Active gate control is performed to switch the resistance value of the discharge path (charge path of negative charge) from low to high. That is, control is performed to switch the setting of the discharge rate of the gate charge from a high rate to a low rate. This control is for suppressing an increase in surge voltage and switching loss when the switching element S * # is switched from the off state to the on state.

詳しくは、操作信号g*#がオフ操作指令とされることで、第1の放電用スイッチング素子30a及び第2の放電用スイッチング素子30bの双方をオン操作し、ゲート電荷の放電速度の設定を高速度とする。これにより、第1の放電用抵抗体28a及び第1の放電用スイッチング素子30aを介してスイッチング素子S*#のゲート及びエミッタを接続する第1の放電経路Ldaと、第2の放電用抵抗体28b及び第2の放電用スイッチング素子30bを介してゲート及びエミッタを接続する第2の放電経路Ldbとによってゲート電荷が放電される。その後、これらスイッチング素子30a,30bのうち第2の放電用スイッチング素子30bをオフ操作に切り替えることで、放電速度の設定を低速度に切り替える。これにより、第1の放電経路Ldaによってゲート電荷が放電される。なお、放電処理が行われる期間においては、充電用スイッチング素子26はオフ操作される。   Specifically, when the operation signal g * # is an off operation command, both the first discharge switching element 30a and the second discharge switching element 30b are turned on, and the discharge rate of the gate charge is set. High speed. Thus, the first discharge path Lda connecting the gate and emitter of the switching element S * # via the first discharge resistor 28a and the first discharge switching element 30a, and the second discharge resistor The gate charge is discharged by the second discharge path Ldb connecting the gate and the emitter via 28b and the second discharge switching element 30b. After that, by switching the second discharge switching element 30b of these switching elements 30a and 30b to the off operation, the setting of the discharge speed is switched to a low speed. As a result, the gate charge is discharged through the first discharge path Lda. Note that the charging switching element 26 is turned off during the period in which the discharging process is performed.

ここで、本実施形態では、図3に示すように、放電速度の設定を高速度から低速度に切り替えるタイミングを、センス電圧Vseに基づき把握する。詳しくは、図3は、ゲート電圧Vge、コレクタ電流Ic、センス電圧Vse及びコレクタ・エミッタ間電圧Vceの推移を示す。   Here, in the present embodiment, as shown in FIG. 3, the timing for switching the setting of the discharge speed from the high speed to the low speed is grasped based on the sense voltage Vse. Specifically, FIG. 3 shows changes in the gate voltage Vge, the collector current Ic, the sense voltage Vse, and the collector-emitter voltage Vce.

図示されるように、時刻t1において操作信号g*#がオフ操作指令に切り替えられてゲート電荷の放電が開始された後、センス電圧Vseが基準電圧Vrefを下から上に跨ぐタイミング(時刻t2)を放電速度の設定を切り替えるタイミングとして把握する。ここで、上記タイミングの把握にセンス電圧Vseを用いることができるのは、スイッチング素子S*#がオン状態からオフ状態に移行される期間内の時刻t2近傍においてセンス電圧Vseが大きく上昇する現象が生じるためである。詳しくは、こうした現象が生じる状況下、スイッチング素子S*#がオン状態からオフ状態に切り替えられる場合におけるサージ電圧を低減しつつ、スイッチング損失を低減可能な放電速度の設定の切り替えタイミングと、センス電圧Vseが基準電圧Vrefを下から上に跨ぐタイミングとを関係付けることが可能であるためである。ここでは、オフ操作指令に切り替えられてから上記切り替えタイミングまでの時間が短いほど、サージ電圧の低減効果が大きくなってかつ、スイッチング損失の低減効果が小さくなる傾向にある。   As shown in the figure, after the operation signal g * # is switched to the OFF operation command at the time t1 and the discharge of the gate charge is started, the sense voltage Vse crosses the reference voltage Vref from the bottom to the top (time t2). Is grasped as the timing for switching the setting of the discharge speed. Here, the sense voltage Vse can be used for grasping the timing because the sense voltage Vse greatly increases in the vicinity of time t2 within the period in which the switching element S * # is shifted from the on state to the off state. This is because it occurs. Specifically, under the circumstances where such a phenomenon occurs, the switching speed of the discharge speed setting that can reduce the switching loss while reducing the surge voltage when the switching element S * # is switched from the on state to the off state, and the sense voltage This is because it is possible to relate the timing at which Vse crosses the reference voltage Vref from the bottom to the top. Here, as the time from the switching to the OFF operation command to the switching timing is shorter, the surge voltage reducing effect tends to increase and the switching loss reducing effect tends to decrease.

なお、その後、センス電圧Vseが基準電圧Vrefを上から下に跨ぐ時刻t3において、ゲート電荷の放電速度の設定が再び高速度とされる。また、センス電圧Vseが大きく上昇する現象は、スイッチング素子S*#のコレクタやエミッタとゲートとの間の寄生容量等を介してセンス電圧Vseにサージ電圧が重畳することで生じると考えられる。   After that, at time t3 when the sense voltage Vse crosses the reference voltage Vref from the top to the bottom, the setting of the gate charge discharge rate is again made high. In addition, it is considered that the phenomenon that the sense voltage Vse greatly increases occurs when a surge voltage is superimposed on the sense voltage Vse via a parasitic capacitance between the collector or emitter and gate of the switching element S * #.

次に、制御装置14によって実行される異常判断処理について説明する。   Next, the abnormality determination process executed by the control device 14 will be described.

この処理は、感温ダイオードSD*#の出力電圧に基づき検出された素子温度TDを用いて、アクティブゲートコントロール機能(第1の放電用抵抗体28a,第2の放電用抵抗体28b,第1の放電用スイッチング素子30a、第2の放電用スイッチング素子30b、第1の放電経路Lda、第2の放電経路Ldb)に異常が生じているか否かを判断する処理である。   This process is performed using an active gate control function (first discharge resistor 28a, second discharge resistor 28b, first discharge current) using the element temperature TD detected based on the output voltage of the temperature sensitive diode SD * #. The discharge switching element 30a, the second discharge switching element 30b, the first discharge path Lda, and the second discharge path Ldb) determine whether or not an abnormality has occurred.

なお、本実施形態では、充電処理に関わる機能(充電用抵抗体22、充電用スイッチング素子26)に異常が生じていないことを条件として上記異常判断処理が実行される。ここで、充電処理に関わる機能の異常判断手法としては、例えば、オン操作指令がなされる期間において、センス電圧Vseが「0」であると判断された場合、充電用抵抗体22又は充電用スイッチング素子26にオープン故障が生じている旨判断すればよい。一方、オン操作指令がなされる期間において、センス電圧Vseが上昇するにもかかわらず充電用抵抗体22に電圧降下が生じないと判断された場合、充電用抵抗体22にショート故障が生じている旨判断すればよい。他方、オフ操作指令がなされる期間において、充電用抵抗体22に電圧降下が生じると判断された場合、充電用スイッチング素子26にショート故障が生じている旨判断すればよい。   In the present embodiment, the abnormality determination process is executed on the condition that no abnormality has occurred in the functions related to the charging process (charging resistor 22 and charging switching element 26). Here, as a function abnormality determination method related to the charging process, for example, when the sense voltage Vse is determined to be “0” in the period when the ON operation command is issued, the charging resistor 22 or the charging switching is performed. It may be determined that an open failure has occurred in the element 26. On the other hand, when it is determined that no voltage drop occurs in the charging resistor 22 in spite of the increase in the sense voltage Vse during the period when the ON operation command is issued, a short-circuit failure has occurred in the charging resistor 22. You may judge that. On the other hand, if it is determined that a voltage drop occurs in the charging resistor 22 during the period in which the OFF operation command is issued, it may be determined that a short circuit failure has occurred in the charging switching element 26.

図4に、制御装置14によって実行される異常判断処理の手順を示す。なお、この処理は、各スイッチング素子S*#のそれぞれについて実行される。   FIG. 4 shows a procedure of abnormality determination processing executed by the control device 14. This process is executed for each switching element S * #.

この一連の処理では、まずステップS10において、操作信号g*#がオン操作指令であるか否かを判断する。   In this series of processes, first, in step S10, it is determined whether or not the operation signal g * # is an ON operation command.

ステップS10において肯定判断された場合には、ステップS12に進み、オン操作指令がなされる期間において、駆動制御部34から出力された素子温度TDが上限温度Tαを上回るか否かを判断する。ここで、上限温度Tαは、スイッチング素子S*#の信頼性を維持可能な素子温度の上限値(以下、許容温度Tlimit)未満の温度に設定されている。特に、上限温度Tαは、アクティブゲートコントロール機能に異常が生じていない状況下、コレクタ電流をパワーコントロールユニットの通常使用時(モータジェネレータ10の通常制御時)に取り得る上限値(最大電流Imax)とした場合に素子温度が取り得る上限値(固定値)に設定されている。そして、上限温度Tαは、スイッチング素子S*#のそれぞれについて各別に設定されている。この処理は、第1の放電用抵抗体28a、第1の放電用スイッチング素子30a、第2の放電用抵抗体28b、第2の放電用スイッチング素子30b、第1の放電経路Lda又は第2の放電経路Ldbにオープン故障が生じているか否かを判断するための処理である。すなわち、アクティブゲートコントロール機能に異常が生じていない場合における放電速度よりも実際の放電速度が低くなる異常が生じているか否かを判断するための処理である。   If an affirmative determination is made in step S10, the process proceeds to step S12, and it is determined whether or not the element temperature TD output from the drive control unit 34 exceeds the upper limit temperature Tα in the period when the on operation command is issued. Here, the upper limit temperature Tα is set to a temperature lower than the upper limit value of the element temperature (hereinafter, allowable temperature Tlimit) that can maintain the reliability of the switching element S * #. In particular, the upper limit temperature Tα is an upper limit value (maximum current Imax) that can be obtained during normal use of the power control unit (during normal control of the motor generator 10) in a situation where no abnormality has occurred in the active gate control function. In this case, the upper limit (fixed value) that the element temperature can take is set. The upper limit temperature Tα is set separately for each of the switching elements S * #. This process includes the first discharge resistor 28a, the first discharge switching element 30a, the second discharge resistor 28b, the second discharge switching element 30b, the first discharge path Lda, or the second discharge This is a process for determining whether or not an open failure has occurred in the discharge path Ldb. That is, it is a process for determining whether or not an abnormality has occurred where the actual discharge rate is lower than the discharge rate when no abnormality has occurred in the active gate control function.

つまり、上記オープン故障が生じると、放電速度の設定が高速度とされる期間においてゲート電荷の放電経路が第1の放電経路Lda又は第2の放電経路Ldbとなり、ゲート電荷の放電経路の抵抗値が上記オープン故障が生じていない場合の放電経路の抵抗値よりも高くなる。放電経路の抵抗値が高くなると、スイッチング損失が増大することでスイッチング素子S*#の発熱量が増大し、素子温度が上昇する。こうした点に着目して、本ステップの処理を設ける。   That is, when the open failure occurs, the gate charge discharge path becomes the first discharge path Lda or the second discharge path Ldb in a period in which the discharge speed is set to a high speed, and the resistance value of the gate charge discharge path Becomes higher than the resistance value of the discharge path when the open failure does not occur. When the resistance value of the discharge path increases, the switching loss increases, so that the amount of heat generated by the switching element S * # increases and the element temperature rises. Paying attention to these points, the processing of this step is provided.

なお、上限温度Tαは、メモリ14aに記憶されている。この上限温度Tαの設定及び記憶手法に関しては、後に詳述する。   The upper limit temperature Tα is stored in the memory 14a. The setting and storage method of the upper limit temperature Tα will be described in detail later.

ステップS12において肯定判断された場合には、ステップS14に進み、第1の放電用抵抗体28a、第1の放電用スイッチング素子30a、第2の放電用抵抗体28b、第2の放電用スイッチング素子30b、第1の放電経路Lda又は第2の放電経路Ldbにオープン故障が生じている旨判断する。   If an affirmative determination is made in step S12, the process proceeds to step S14, and the first discharge resistor 28a, the first discharge switching element 30a, the second discharge resistor 28b, and the second discharge switching element. 30b, it is determined that an open failure has occurred in the first discharge path Lda or the second discharge path Ldb.

続くステップS16では、異常判断フラグFの値を「1」とする。ここで、異常判断フラグFは、「1」によって上記オープン故障が生じていることを示し、「0」によって上記オープン故障が生じていないことを示す。この処理は、制御装置14におけるフェールセーフ処理の実行部に対して上記オープン故障が生じたことを通知するための処理である。   In the subsequent step S16, the value of the abnormality determination flag F is set to “1”. Here, the abnormality determination flag F indicates that the open failure has occurred by “1”, and indicates that the open failure has not occurred by “0”. This process is a process for notifying the execution unit of the fail safe process in the control device 14 that the open failure has occurred.

なお、上記ステップS10、S12において否定判断された場合や、ステップS16の処理が完了した場合には、この一連の処理を一旦終了する。   If a negative determination is made in steps S10 and S12 described above, or if the process in step S16 is completed, the series of processes is temporarily terminated.

続いて、制御装置14によって実行されるフェールセーフ処理について説明する。図5は、フェールセーフ処理の手順を示す図である。   Next, the fail safe process executed by the control device 14 will be described. FIG. 5 is a diagram illustrating a procedure of fail-safe processing.

この一連の処理では、まずステップS18において、異常判断フラグFの値が「1」であるか否かを判断する。なお、この処理と併せて、異常が生じている旨をユーザに報知する報知処理を行う。   In this series of processing, first, in step S18, it is determined whether or not the value of the abnormality determination flag F is “1”. In addition to this process, a notification process for notifying the user that an abnormality has occurred is performed.

ステップS18において肯定判断された場合には、ステップS20に進み、素子温度TDが許容温度Tlimitを上回るか否かを判断する。この処理は、スイッチング素子S*#の信頼性が過度に低下することを回避するための処理である。   If an affirmative determination is made in step S18, the process proceeds to step S20 to determine whether or not the element temperature TD exceeds the allowable temperature Tlimit. This process is a process for avoiding an excessive decrease in the reliability of the switching element S * #.

つまり、第1の放電用抵抗体28a、第1の放電用スイッチング素子30a、第2の放電用抵抗体28b、第2の放電用スイッチング素子30b、第1の放電経路Lda又は第2の放電経路Ldbにオープン故障が生じ、放電速度が低下した状態で放電処理が行われると、スイッチング損失が増大することとなる。スイッチング損失が増大すると、スイッチング素子S*#の発熱量が増大し、スイッチング素子S*#の信頼性が過度に低下するおそれがある。こうした事態を回避する観点から、上記ステップS18において肯定判断された場合に、全てのスイッチング素子S*#の駆動を直ぐに停止させることも考えられる。しかしながら、例えば、車両の走行時においてスイッチング素子S*#の駆動を停止させると、ドライバビリティが低下したり、リンプホームを適切に行うことができなかったりする等の不都合が生じるおそれがある。こうした不都合を回避すべく、本ステップにおいてスイッチング素子S*#の信頼性が過度に低下しないと判断される間は、放電処理の継続を許可してスイッチング素子S*#の駆動の継続を許可する。   That is, the first discharge resistor 28a, the first discharge switching element 30a, the second discharge resistor 28b, the second discharge switching element 30b, the first discharge path Lda, or the second discharge path. If an open failure occurs in Ldb and the discharge process is performed in a state where the discharge rate is reduced, the switching loss increases. When the switching loss increases, the amount of heat generated by the switching element S * # increases, and the reliability of the switching element S * # may be excessively reduced. From the viewpoint of avoiding such a situation, when an affirmative determination is made in step S18, it is conceivable to immediately stop driving of all the switching elements S * #. However, for example, if the driving of the switching element S * # is stopped while the vehicle is traveling, there is a risk that inconveniences such as drivability may be reduced and limp home may not be performed properly. In order to avoid such inconvenience, while it is determined in this step that the reliability of the switching element S * # is not excessively lowered, the continuation of the discharge process is permitted and the continuation of the driving of the switching element S * # is permitted. .

ステップS20において否定判断された場合には、ステップS21に進み、スイッチング素子S*#の駆動の継続を許可する。   If a negative determination is made in step S20, the process proceeds to step S21, and the continuation of driving of the switching element S * # is permitted.

一方、上記ステップS20において肯定判断された場合には、スイッチング素子S*#の信頼性が過度に低下するおそれがあると判断し、ステップS22に進む。ステップS22では、上記シャットダウン処理を行う。   On the other hand, if an affirmative determination is made in step S20, it is determined that the reliability of the switching element S * # may be excessively reduced, and the process proceeds to step S22. In step S22, the shutdown process is performed.

なお、ステップS21、S22の処理が完了した場合には、この一連の処理を一旦終了する。   In addition, when the process of step S21, S22 is completed, this series of processes is once complete | finished.

次に、上限温度Tαの設定手法、及びメモリ14aへの上限温度Tαの記憶手法について詳しく説明する。本実施形態では、パワーコントロールユニットの工場出荷前の検査工程において、コレクタ電流を最大電流Imaxとした場合に素子温度が取り得る上限値を上限温度Tαとしてメモリ14aに記憶させる。   Next, a method for setting the upper limit temperature Tα and a method for storing the upper limit temperature Tα in the memory 14a will be described in detail. In the present embodiment, the upper limit value that the element temperature can take when the collector current is set to the maximum current Imax is stored in the memory 14a as the upper limit temperature Tα in the inspection process of the power control unit before shipment from the factory.

図6は、パワーコントロールユニットの検査工程のうち上限温度Tαの設定及び記憶に関わる工程を示すフローチャートである。   FIG. 6 is a flowchart showing the steps involved in setting and storing the upper limit temperature Tα in the inspection process of the power control unit.

まずステップS100では、スイッチング素子S*#のそれぞれに対して最大電流Imaxを流通させる。ここでは、例えば、コンバータCV及びインバータIVのそれぞれに対応した最大電流Imaxを、スイッチング素子Scp,Scn及びスイッチング素子S¥p,S¥n(¥=u,v、w)のそれぞれに流通させればよい。より具体的には、例えば、インバータIVのスイッチング素子S¥p,S¥nに対しては、正弦波PWM制御によって最大電流Imaxを流通させればよい。   First, in step S100, the maximum current Imax is circulated through each of the switching elements S * #. Here, for example, the maximum current Imax corresponding to each of the converter CV and the inverter IV is distributed to each of the switching elements Scp, Scn and the switching elements S ¥ p, S ¥ n (¥ = u, v, w). That's fine. More specifically, for example, the maximum current Imax may be circulated by the sine wave PWM control for the switching elements S ¥ p, S ¥ n of the inverter IV.

続くステップS102では、スイッチング素子S*#のそれぞれについて、最大電流Imaxを流通させた場合における素子温度TDの最大値を上限温度Tαとして検出する。   In the subsequent step S102, the maximum value of the element temperature TD when the maximum current Imax is circulated is detected as the upper limit temperature Tα for each of the switching elements S * #.

続くステップS104では、スイッチング素子S*#のそれぞれについての上限温度Tαをメモリ14aに記憶させる。   In the subsequent step S104, the upper limit temperature Tα for each of the switching elements S * # is stored in the memory 14a.

以上詳述した本実施形態によれば、以下の効果が得られるようになる。   According to the embodiment described in detail above, the following effects can be obtained.

(1)上限温度Tαを、許容温度Tlimit未満の温度であってかつ、アクティブゲートコントロール機能に異常が生じていない状況下において、コレクタ電流を最大電流Imaxとした場合に素子温度が取り得る上限値に設定した。このため、スイッチング素子S*#の信頼性が大きく低下する以前に上記異常を検出するための閾値を設定することができる。さらに、上記設定によれば、上限温度Tαが固定値とされるため、異常判断処理の簡素化を図ることもできる。   (1) The upper limit value that the element temperature can take when the upper limit temperature Tα is lower than the allowable temperature Tlimit and the collector current is set to the maximum current Imax in a situation where no abnormality occurs in the active gate control function. Set to. For this reason, it is possible to set a threshold value for detecting the abnormality before the reliability of the switching element S * # is greatly reduced. Further, according to the above setting, the upper limit temperature Tα is set to a fixed value, so that the abnormality determination process can be simplified.

(2)オン操作指令がなされる期間において素子温度TDが上限温度Tαを上回ると判断された場合、第1の放電用抵抗体28a、第1の放電用スイッチング素子30a、第2の放電用抵抗体28b、第2の放電用スイッチング素子30b、第1の放電経路Lda又は第2の放電経路Ldbにオープン故障が生じている旨判断した。すなわち、アクティブゲートコントロール機能に異常が生じたことを適切に検出することができる。   (2) When it is determined that the element temperature TD exceeds the upper limit temperature Tα during the period in which the ON operation command is issued, the first discharge resistor 28a, the first discharge switching element 30a, and the second discharge resistor It was determined that an open failure occurred in the body 28b, the second discharge switching element 30b, the first discharge path Lda, or the second discharge path Ldb. That is, it is possible to appropriately detect that an abnormality has occurred in the active gate control function.

(3)異常判断処理によって上記オープン故障が生じている旨判断された場合、素子温度TDが許容温度Tlimitに到達すると判断されるまでスイッチング素子S*#の駆動の継続を許可した。これにより、車両のリンプホームを適切に行うことなどができる。   (3) When it is determined by the abnormality determination process that the open failure has occurred, the switching element S * # is allowed to continue to be driven until it is determined that the element temperature TD reaches the allowable temperature Tlimit. Thereby, the limp home of a vehicle can be performed appropriately.

(4)パワーコントロールユニットの工場出荷前の検査工程において、このユニットに実装されるスイッチング素子S*#のそれぞれについての上限温度Tαをメモリ14aに記憶させた。そして、メモリ14aに記憶された上限温度Tαを異常判断処理に用いた。スイッチング素子S*#の個体差や、インバータIV及びコンバータCVにおけるスイッチング素子S*#の配置箇所によって、コレクタ電流に対する素子温度が相違することがある。このため、上述した検査工程における上限温度Tαの設定手法によれば、スイッチング素子S*#の個体差や配置箇所を反映した上限温度Tαをスイッチング素子S*#のそれぞれについて各別に設定することができる。これにより、アクティブゲートコントロール機能の異常検出精度を高めることができる。   (4) In the inspection process before the factory shipment of the power control unit, the upper limit temperature Tα for each of the switching elements S * # mounted in the unit is stored in the memory 14a. The upper limit temperature Tα stored in the memory 14a is used for the abnormality determination process. The element temperature with respect to the collector current may differ depending on the individual difference of the switching element S * # and the arrangement location of the switching element S * # in the inverter IV and the converter CV. For this reason, according to the setting method of the upper limit temperature Tα in the above-described inspection process, the upper limit temperature Tα reflecting individual differences and arrangement locations of the switching elements S * # can be set individually for each of the switching elements S * #. it can. Thereby, the abnormality detection accuracy of the active gate control function can be increased.

(第2の実施形態)
以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
(Second Embodiment)
Hereinafter, the second embodiment will be described with reference to the drawings with a focus on differences from the first embodiment.

本実施形態では、パワーコントロールユニットの工場出荷前の検査工程において、スイッチング素子S*#のそれぞれに流すコレクタ電流を様々な値に設定する。そして、各コレクタ電流に対して素子温度が取り得る上限値を上限温度THとして検出し、検出された上限温度THをセンス電圧と関係付けてメモリ14aに記憶させる。そして、異常判断処理に用いる上限温度THをセンス電圧Vseが高いほど高く設定する。こうした設定は、第1の放電用抵抗体28a等のオープン故障の検出精度を高めるための設定である。   In the present embodiment, in the inspection process of the power control unit before shipment from the factory, the collector current that flows through each of the switching elements S * # is set to various values. Then, an upper limit value that the element temperature can take for each collector current is detected as the upper limit temperature TH, and the detected upper limit temperature TH is associated with the sense voltage and stored in the memory 14a. Then, the upper limit temperature TH used for the abnormality determination process is set higher as the sense voltage Vse is higher. Such a setting is a setting for increasing the detection accuracy of the open failure of the first discharging resistor 28a and the like.

つまり、コレクタ電流が大きいほど、素子温度が高くなる傾向にある。すなわち、センス電圧Vseが高いほど、上記オープン故障が生じているか否かを判断するための上限温度が高くなる。こうした点に鑑み、センス電圧Vseが高いほど上限温度を高く設定することで、例えば、コレクタ電流が小さい場合における上限温度THの設定精度を高めることができ、上記オープン故障の検出精度を高めることができる。   That is, the device temperature tends to increase as the collector current increases. That is, the higher the sense voltage Vse, the higher the upper limit temperature for determining whether or not the open failure has occurred. In view of these points, by setting the upper limit temperature higher as the sense voltage Vse is higher, for example, the setting accuracy of the upper limit temperature TH when the collector current is small can be increased, and the detection accuracy of the open fault can be increased. it can.

図7に、制御装置14によって実行される本実施形態にかかる異常判断処理の手順を示す。なお、図7において、先の図4と同一の処理については、便宜上、同一のステップ番号を付している。   FIG. 7 shows a procedure of abnormality determination processing according to the present embodiment that is executed by the control device 14. In FIG. 7, the same steps as those in FIG. 4 are given the same step numbers for the sake of convenience.

この一連の処理では、ステップS10において肯定判断された場合、ステップS24に進み、操作信号g*#がオン操作指令に切り替えられてから(第1,第2の放電用スイッチング素子30a,30bの双方のオン操作が開始されてから)規定時間TA経過するまで待機する。この処理は、第1の放電用抵抗体28a等のオープン故障の検出精度の低下を回避するための処理である。   In this series of processes, when an affirmative determination is made in step S10, the process proceeds to step S24, and the operation signal g * # is switched to the on operation command (both the first and second discharge switching elements 30a and 30b). Wait until the specified time TA has elapsed). This process is a process for avoiding a decrease in detection accuracy of the open failure of the first discharging resistor 28a and the like.

つまり、第1,第2の放電用スイッチング素子30a,30bがオン操作された直後は、コレクタ電流(センス電圧)が安定していない。こうした状況下における素子温度TDに基づき後述するステップS26において上限温度THを設定すると、実際に検出されたセンス電圧に対する上限温度THの関係が、検査工程において定められたセンス電圧に対する上限温度THの関係からずれるおそれがある。この場合、第1の放電用抵抗体28a等にオープン故障が生じていないにもかかわらず、上記オープン故障が生じた旨誤判断されるおそれがある。こうした事態を回避すべく、図8に示すように、オン操作指令がなされる期間(時刻t1〜t3)であってかつ、オン操作指令に切り替えられてから規定時間TA経過したタイミング以降の期間(時刻t2〜t3)の任意のタイミングにおけるセンス電圧Vseを上限温度THの設定に用いる。   That is, the collector current (sense voltage) is not stable immediately after the first and second discharge switching elements 30a and 30b are turned on. When the upper limit temperature TH is set in step S26 to be described later based on the element temperature TD under such circumstances, the relationship between the upper limit temperature TH and the actually detected sense voltage is the relationship between the upper limit temperature TH and the sense voltage determined in the inspection process. There is a risk of dislodging. In this case, there is a possibility that it is erroneously determined that the open failure has occurred even though the open failure has not occurred in the first discharge resistor 28a and the like. In order to avoid such a situation, as shown in FIG. 8, it is a period (time t1 to t3) in which an ON operation command is issued, and a period after a timing when a predetermined time TA has elapsed since switching to the ON operation command ( The sense voltage Vse at an arbitrary timing between times t2 and t3) is used for setting the upper limit temperature TH.

なお、本ステップの処理は、同図に示すように、オン操作指令への切り替えによって第1、第2の放電用スイッチング素子30a,30bがオン操作された直後において、センス電圧Vseが大きく上昇する現象に起因する上記オープン故障の検出精度の低下を回避するための処理でもある。   In the process of this step, as shown in the figure, the sense voltage Vse greatly increases immediately after the first and second discharge switching elements 30a and 30b are turned on by switching to the on operation command. This is also a process for avoiding a drop in the detection accuracy of the open failure due to the phenomenon.

直列接続された一対の高電位側のスイッチング素子S*p及び低電位側のスイッチング素子S*nのうち一方がオン状態とされる場合、他方と逆並列に接続されたフリーホイールダイオードにリカバリ電流が流れる。このリカバリ電流に起因して、フリーホイールダイオード及びこれに並列接続されたスイッチング素子にサージ電圧が生じる。そして、このサージ電圧が、オン状態とされるスイッチング素子S*#のコレクタやエミッタとゲートとの間の寄生容量等を介してセンス電圧Vseに重畳する。このようにして、スイッチング素子S*#がオン操作される場合にも、センス電圧Vseが大きく上昇する現象が生じると考えられる。   When one of the pair of switching elements S * p on the high potential side and switching element S * n on the low potential side connected in series is turned on, the recovery current is connected to the free wheel diode connected in antiparallel with the other. Flows. Due to this recovery current, a surge voltage is generated in the free wheel diode and the switching element connected in parallel thereto. This surge voltage is superimposed on the sense voltage Vse via the parasitic capacitance between the collector and emitter and gate of the switching element S * # to be turned on. In this way, it is considered that a phenomenon that the sense voltage Vse greatly increases occurs even when the switching element S * # is turned on.

ここで、第1、第2の放電用スイッチング素子30a,30bがオン操作された直後におけるセンス電圧Vseに基づき上限温度THを設定すると、センス電圧Vseが大きく上昇する現象に起因して、上限温度THが高く設定されることがある。この場合、第1の放電用抵抗体28a等にオープン故障が生じているにもかかわらず、過大に設定された上限温度THよりも実際の素子温度TDが低いと判断されることで、上記オープン故障が生じていない旨誤判断されるおそれがある。   Here, when the upper limit temperature TH is set based on the sense voltage Vse immediately after the first and second discharge switching elements 30a and 30b are turned on, the upper limit temperature is caused by the phenomenon that the sense voltage Vse increases greatly. TH may be set high. In this case, it is determined that the actual element temperature TD is lower than the excessively set upper limit temperature TH in spite of the occurrence of an open failure in the first discharge resistor 28a and the like. There is a risk of misjudgment that no failure has occurred.

ちなみに、上記センス電圧Vseが大きく上昇する現象によって過電流保護処理におけるソフト遮断機能が誤作動するおそれもある。こうした誤作動を回避すべく、例えば、操作信号g*#がオン操作指令に切り替えられてからセンス電圧Vseが大きく上昇する現象が解消されるまで過電流保護処理に用いられるセンス電圧Vseを無効とする処理を行うことが望ましい。なお、この処理については、本実施形態の特徴である異常判断処理と直接関係しないため、詳しい記載を省略する。   Incidentally, there is a possibility that the soft shut-off function in the overcurrent protection process may malfunction due to the phenomenon that the sense voltage Vse greatly increases. In order to avoid such a malfunction, for example, the sense voltage Vse used for the overcurrent protection process is disabled until the phenomenon that the sense voltage Vse increases significantly after the operation signal g * # is switched to the on operation command is eliminated. It is desirable to perform processing. Since this process is not directly related to the abnormality determination process that is a feature of the present embodiment, detailed description thereof is omitted.

続くステップS26では、センス電圧Vseが高いほど、上限温度THを高く設定する処理を行う。なお、本実施形態では、上限温度THを設定するためのセンス電圧Vseの上限値を上記閾値電圧Vthとして、センス電圧Vse及び上限温度THの関係がメモリ14aに記憶されている。ここでは、センス電圧Vseが閾値電圧Vthとされる場合に対応する上限温度Tmaxが上記許容温度Tlimit未満の温度として設定されている。   In the subsequent step S26, a process for setting the upper limit temperature TH higher as the sense voltage Vse is higher is performed. In the present embodiment, the relationship between the sense voltage Vse and the upper limit temperature TH is stored in the memory 14a with the upper limit value of the sense voltage Vse for setting the upper limit temperature TH as the threshold voltage Vth. Here, the upper limit temperature Tmax corresponding to the case where the sense voltage Vse is set to the threshold voltage Vth is set as a temperature lower than the allowable temperature Tlimit.

続くステップS28では、オン操作指令がなされる期間であってかつオン操作指令に切り替えられてから上記規定時間TA経過するタイミング以降の期間において、素子温度TDが上限温度THを上回るか否かを判断する。そして、ステップS28において肯定判断された場合には、ステップS14に進む。   In the subsequent step S28, it is determined whether or not the element temperature TD exceeds the upper limit temperature TH in a period in which the on operation command is issued and in a period after the timing when the specified time TA elapses after switching to the on operation command. To do. If a positive determination is made in step S28, the process proceeds to step S14.

なお、上記ステップS10、S28において否定判断された場合や、ステップS16の処理が完了した場合には、この一連の処理を一旦終了する。   If a negative determination is made in steps S10 and S28 described above, or if the process of step S16 is completed, the series of processes is temporarily terminated.

このように、本実施形態では、オン操作指令がなされる期間であってかつ、オン操作指令に切り替えられてから規定時間TA経過したタイミング以降の期間におけるセンス電圧Vseを上限温度THに用いた。これにより、オン操作指令への切り替え直後においてコレクタ電流が安定していなかったり、センス電圧が大きく上昇したりすることに起因して第1の放電用抵抗体28a等のオープン故障の検出精度が低下することを回避できる。さらに、センス電圧Vseが高いほど上限温度THを高く設定するため、上記オープン故障の検出精度を高めることができる。   As described above, in the present embodiment, the sense voltage Vse in the period in which the on-operation command is issued and after the timing when the specified time TA has elapsed since switching to the on-operation command is used as the upper limit temperature TH. As a result, the detection accuracy of the open failure of the first discharge resistor 28a and the like is reduced due to the collector current not being stabilized immediately after switching to the ON operation command or the sense voltage being greatly increased. Can be avoided. Furthermore, since the upper limit temperature TH is set higher as the sense voltage Vse is higher, the detection accuracy of the open failure can be increased.

(第3の実施形態)
以下、第3の実施形態について、先の第2の実施形態との相違点を中心に図面を参照しつつ説明する。
(Third embodiment)
Hereinafter, the third embodiment will be described with reference to the drawings with a focus on differences from the second embodiment.

本実施形態では、パワーコントロールユニットの工場出荷前の検査工程において、スイッチング素子S*#のそれぞれに流すコレクタ電流を様々な値に設定する。そして、各コレクタ電流に対して素子温度が取り得る下限値を下限温度TLとして検出し、検出された下限温度TLをセンス電圧と関係付けてメモリ14aに記憶させる。そして、異常判断処理として、下限温度TLを用いて第1の放電用抵抗体28a又は第2の放電用抵抗体28bにショート故障が生じているか否かを判断する処理を行う。すなわち、アクティブゲートコントロール機能に異常が生じていない場合における放電速度よりも実際の放電速度が高くなる異常が生じているか否かを判断する処理を行う。この判断手法は、以下の原理を利用したものである。   In the present embodiment, in the inspection process of the power control unit before shipment from the factory, the collector current that flows through each of the switching elements S * # is set to various values. Then, the lower limit value that the element temperature can take for each collector current is detected as the lower limit temperature TL, and the detected lower limit temperature TL is associated with the sense voltage and stored in the memory 14a. Then, as abnormality determination processing, processing is performed to determine whether or not a short failure has occurred in the first discharging resistor 28a or the second discharging resistor 28b using the lower limit temperature TL. That is, processing is performed to determine whether or not an abnormality has occurred in which the actual discharge rate is higher than the discharge rate when no abnormality has occurred in the active gate control function. This determination method uses the following principle.

アクティブゲートコントロール機能に異常が生じていない場合には通常、所定のコレクタ電流に対して素子温度が所定の温度範囲内となる。これに対し、上記ショート故障が生じると、第1の放電経路Lda又は第2の放電経路Ldbの抵抗値の低下によってスイッチング損失が低下し、スイッチング素子S*#の発熱量が低下する。そして、発熱量が低下すると、素子温度が上記温度範囲の下限値を下回ることとなる。   When no abnormality occurs in the active gate control function, the element temperature is usually within a predetermined temperature range with respect to a predetermined collector current. On the other hand, when the short circuit failure occurs, the switching loss decreases due to the decrease in the resistance value of the first discharge path Lda or the second discharge path Ldb, and the heat generation amount of the switching element S * # decreases. And if calorific value falls, element temperature will fall below the lower limit of the above-mentioned temperature range.

図9に、本実施形態にかかる異常判断処理の手順を示す。なお、図9において、先の図7と同一の処理については、便宜上、同一のステップ番号を付している。   FIG. 9 shows the procedure of abnormality determination processing according to this embodiment. In FIG. 9, the same steps as those in FIG. 7 are given the same step numbers for the sake of convenience.

この一連の処理では、ステップS24において肯定判断された場合、ステップS30に進み、センス電圧Vseが高いほど、上限温度TH及び下限温度TLを高く設定する処理を行う。   In this series of processes, when an affirmative determination is made in step S24, the process proceeds to step S30, and a process of setting the upper limit temperature TH and the lower limit temperature TL higher as the sense voltage Vse is higher is performed.

続くステップS28において肯定判断された場合には、ステップS14に進む。一方、上記ステップS28において否定判断された場合には、ステップS32に進み、オン操作指令がなされる期間であってかつオン操作指令に切り替えられてから上記規定時間TA経過するタイミング以降の期間に渡って、素子温度TDが継続して下限温度TLを下回るか否かを判断する。この処理は、第1の放電用抵抗体28a又は第2の放電用抵抗体28bにショート故障が生じているか否かを判断するための処理である。   If an affirmative determination is made in the subsequent step S28, the process proceeds to step S14. On the other hand, if a negative determination is made in step S28, the process proceeds to step S32, and is a period in which the on-operation command is issued and over a period after the timing when the specified time TA elapses after switching to the on-operation command. Thus, it is determined whether the element temperature TD continues and falls below the lower limit temperature TL. This process is a process for determining whether or not a short failure has occurred in the first discharge resistor 28a or the second discharge resistor 28b.

ステップS32において肯定判断された場合には、ステップS34に進み、第1の放電用抵抗体28a又は第2の放電用抵抗体28bにショート故障が生じている旨判断する。そしてその後、ステップS16に進む。   If an affirmative determination is made in step S32, the process proceeds to step S34 to determine that a short fault has occurred in the first discharge resistor 28a or the second discharge resistor 28b. Then, the process proceeds to step S16.

なお、上記ステップS10、S32において否定判断された場合や、ステップS16の処理が完了した場合には、この一連の処理を一旦終了する。   If a negative determination is made in steps S10 and S32, or if the process of step S16 is completed, the series of processes is temporarily terminated.

このように、本実施形態では、上記態様の異常判断処理を行うことで、上記第2の実施形態で得られる効果に加えて、第1の放電用抵抗体28a等にショート故障が生じたことも検出することができる。   As described above, in the present embodiment, by performing the abnormality determination process of the above aspect, in addition to the effects obtained in the second embodiment, a short failure has occurred in the first discharge resistor 28a and the like. Can also be detected.

(その他の実施形態)
なお、上記各実施形態は、以下のように変更して実施してもよい。
(Other embodiments)
Each of the above embodiments may be modified as follows.

・規定温度(上限温度Tα,TH、下限温度TL)の設定手法としては、検査工程における設定手法に限らない。例えば、量産されるスイッチング素子においてコレクタ電流に対する素子温度の特性が中央特性となるスイッチング素子を用いて、予め実験等により規定温度を設定する手法を採用してもよい。この場合、例えば、スイッチング素子S*#のそれぞれについて共通の規定温度が設定されることとなる。   The setting method for the specified temperatures (upper temperature Tα, TH, lower limit temperature TL) is not limited to the setting method in the inspection process. For example, in a mass-produced switching element, a technique may be adopted in which a specified temperature is set in advance by experiments or the like using a switching element whose element temperature characteristic is a central characteristic with respect to the collector current. In this case, for example, a common specified temperature is set for each of the switching elements S * #.

また、例えば、モータジェネレータ10の通常制御時において規定温度を設定する手法を採用してもよい。具体的には例えば、上記第2の実施形態において、まず、工場出荷前の検査工程にて上記中央特性となるスイッチング素子を用いて設定された上限温度を初期値としてメモリ14aに記憶させる。そしてその後、上記通常制御時にスイッチング素子S*#がオン操作された場合の素子温度をセンス電圧と関係づけてメモリ14aに記憶させ、上限温度を更新させる手法が挙げられる。こうした手法によれば、上記初期値が定められた際のパワーコントロールユニットの周囲の環境(例えば雰囲気温度)と、車両の実際の使用環境とが大きく相違する場合、車両の使用環境が素子温度に及ぼす影響を反映して上限温度の設定が可能になると考えられる。   Further, for example, a method of setting a specified temperature during normal control of the motor generator 10 may be employed. Specifically, for example, in the second embodiment, first, the upper limit temperature set by using the switching element having the central characteristic in the inspection process before factory shipment is stored in the memory 14a as an initial value. After that, there is a method in which the element temperature when the switching element S * # is turned on during the normal control is stored in the memory 14a in association with the sense voltage, and the upper limit temperature is updated. According to such a method, when the environment around the power control unit when the initial value is determined (for example, the ambient temperature) and the actual use environment of the vehicle are greatly different, the use environment of the vehicle becomes the element temperature. It is thought that the upper limit temperature can be set reflecting the effect.

・上記第1の実施形態では、異常判断処理の実行主体を制御装置14としたがこれに限らない。例えば、駆動制御部34を実行主体としてもよい。以下、この場合における異常判断処理等の一例について説明する。   In the first embodiment described above, the execution subject of the abnormality determination process is the control device 14, but is not limited thereto. For example, the drive control unit 34 may be the execution subject. Hereinafter, an example of abnormality determination processing in this case will be described.

スイッチング素子S*#のそれぞれに対応する駆動制御部34には、記憶手段としてのメモリ(不揮発性メモリ)が備えられ、例えば上記第1の実施形態で説明した上限温度Tαが、検査工程においてメモリに記憶される。   The drive control unit 34 corresponding to each of the switching elements S * # includes a memory (nonvolatile memory) as a storage unit. For example, the upper limit temperature Tα described in the first embodiment is stored in the memory in the inspection process. Is remembered.

こうした構成において、駆動制御部34によって第1の放電用抵抗体28a等にオープン故障が生じた旨判断された場合、その旨を制御装置14に通知すべくフェール信号FLが出力される。ちなみに、上記過電流保護処理が行われる場合に出力されるフェール信号FLと、上記オープン故障が生じた旨判断された場合に出力されるフェール信号FLとを相違させることが望ましい。具体的には例えば、フェール信号FLとしてパルスを用い、パルスの周波数を変更することでフェール信号FLを相違させればよい。これにより、制御装置14において、スイッチング素子S*#に大電流が流れている異常と、上記オープン故障とを適切に判別することができる。   In such a configuration, when the drive control unit 34 determines that an open failure has occurred in the first discharge resistor 28a and the like, the fail signal FL is output to notify the control device 14 of the fact. Incidentally, it is desirable to make the fail signal FL output when the overcurrent protection processing is performed different from the fail signal FL output when it is determined that the open failure has occurred. Specifically, for example, a pulse is used as the fail signal FL, and the fail signal FL may be made different by changing the frequency of the pulse. Thereby, in the control apparatus 14, it is possible to appropriately discriminate between an abnormality in which a large current flows through the switching element S * # and the open failure.

・放電速度の設定の切り替え手法としては、上記第1の実施形態に例示したものに限らない。例えば、以下の手法を採用してもよい。   The method for switching the setting of the discharge speed is not limited to that exemplified in the first embodiment. For example, the following method may be employed.

第1の放電用抵抗体28aの抵抗値Raを第2の放電用抵抗体28bの抵抗値Rbよりも低く設定する。こうした構成において、第1の放電用スイッチング素子30aをオン操作してかつ、第2の放電用スイッチング素子30bをオフ操作し、放電速度の設定を高速度とする。これにより、第1の放電経路Ldaによってゲート電荷が放電される。その後、第1の放電用スイッチング素子30aをオフ操作に切り替えてかつ、第2の放電用スイッチング素子30bをオン操作に切り替えることで、放電速度の設定を低速度に切り替える。これにより、第2の放電経路Ldbによってゲート電荷が放電される。   The resistance value Ra of the first discharging resistor 28a is set lower than the resistance value Rb of the second discharging resistor 28b. In such a configuration, the first discharge switching element 30a is turned on and the second discharge switching element 30b is turned off, so that the discharge speed is set to a high speed. As a result, the gate charge is discharged through the first discharge path Lda. After that, the first discharge switching element 30a is switched to the off operation and the second discharge switching element 30b is switched to the on operation, thereby switching the discharge speed setting to a low speed. As a result, the gate charge is discharged through the second discharge path Ldb.

こうした構成に対しても、上記異常判断処理を適用することができる。具体的には例えば、上記第3の実施形態において、素子温度TDが下限温度TLを下回ると判断された場合、第1の放電用抵抗体28a又は第2の放電用抵抗体28bにショート故障が生じている旨判断すればよい。   The above abnormality determination process can also be applied to such a configuration. Specifically, for example, in the third embodiment, when it is determined that the element temperature TD is lower than the lower limit temperature TL, there is a short circuit failure in the first discharge resistor 28a or the second discharge resistor 28b. It can be determined that it has occurred.

・上記各実施形態では、放電処理のみにおいてアクティブゲートコントロールを行ったがこれに限らない。例えば、放電処理と併せて充電処理において、又は充電処理のみにおいてアクティブゲートコントロールを行ってもよい。この場合、定電流制御を行う回路構成に代えて、例えば、定電圧電源24とスイッチング素子S*#のゲートとを一対の充電経路(正の電荷の充電経路)で接続してかつ、これら充電経路のそれぞれに、開閉素子(例えばMOSFET)と抵抗体とを備えた回路構成を採用すればよい。   In each of the above embodiments, active gate control is performed only in the discharge process, but the present invention is not limited to this. For example, active gate control may be performed in the charging process together with the discharging process or only in the charging process. In this case, instead of the circuit configuration for performing constant current control, for example, the constant voltage power supply 24 and the gate of the switching element S * # are connected by a pair of charging paths (positive charge charging paths) and the charging is performed. What is necessary is just to employ | adopt the circuit structure provided with the switching element (for example, MOSFET) and the resistor in each of the path | routes.

こうした構成において、これら開閉素子のうち一方のみをオン操作することで、ゲート電荷(正の電荷)の充電速度の設定を低速度とする。その後、双方の開閉素子をオン操作することで、充電速度の設定を高速度に変更する。   In such a configuration, only one of these switching elements is turned on to set the gate charge (positive charge) charge speed to a low speed. Thereafter, the charging speed setting is changed to a high speed by turning on both opening and closing elements.

こうした構成を採用する場合であっても、充電処理におけるアクティブゲートコントロール機能の異常判断処理を行うことができる。詳しくは、充電処理のみにおいてアクティブゲートコントロールが行われる場合について説明すると、例えば、オン操作指令がなされる期間における素子温度TDが上限温度を上回ると判断された場合、充電処理の後半にオン操作に切り替えられる開閉素子、この開閉素子が備えられた充電経路、又はこの充電経路に備えられた抵抗体にオープン故障(充電処理におけるアクティブゲートコントロール機能に異常が生じていない場合の充電速度よりも実際の充電速度が低くなる異常)が生じている旨判断すればよい。   Even when such a configuration is adopted, it is possible to perform an abnormality determination process for the active gate control function in the charging process. Specifically, the case where the active gate control is performed only in the charging process will be described. For example, when it is determined that the element temperature TD exceeds the upper limit temperature in the period when the ON operation command is issued, the ON operation is performed in the latter half of the charging process. Open / close failure in switching element, charging path provided with this switching element, or resistor provided in this charging path (actual speed rather than charging speed when there is no abnormality in active gate control function in charging process) What is necessary is just to judge that the abnormality which the charging speed becomes low has occurred.

また、充電処理及び放電処理の双方においてアクティブゲートコントロールが行われる場合について説明すると、例えば上記第1の実施形態において、アクティブゲートコントロール機能に異常が生じていない場合の充電速度よりも実際の充電速度が低くなる異常が生じたときの素子温度、及び上記異常が生じていない場合の放電速度よりも実際の放電速度が低くなる異常が生じたときの素子温度のうち低い方を上記上限温度として設定すればよい。   Further, the case where active gate control is performed in both the charging process and the discharging process will be described. For example, in the first embodiment, the actual charging speed is higher than the charging speed when no abnormality occurs in the active gate control function. The upper limit temperature is set to the lower one of the element temperature when the abnormality occurs when the abnormality becomes low and the element temperature when the abnormality occurs when the actual discharge rate is lower than the discharge rate when the abnormality does not occur. do it.

・上記第3の実施形態において、アクティブゲートコントロール機能に異常が生じていない場合の放電速度よりも実際の放電速度が高くなる異常の有無のみを判断する制御ロジックを採用してもよい。   In the third embodiment, a control logic that determines only the presence or absence of an abnormality in which the actual discharge rate is higher than the discharge rate when no abnormality has occurred in the active gate control function may be employed.

・放電速度の設定の切り替えタイミングを把握する手法としては、上記第1の実施形態に例示したものに限らない。例えば、センス電圧Vseの変化速度(上昇速度)が規定速度を超えるタイミングを上記切り替えタイミングとして把握する手法を採用してもよい。   The method for grasping the switching timing of the discharge speed setting is not limited to the method exemplified in the first embodiment. For example, a method of grasping, as the switching timing, a timing at which the change speed (rise speed) of the sense voltage Vse exceeds a specified speed may be employed.

また、放電速度の設定の切り替えタイミングの把握手法としては、センス電圧に基づくものに限らない。例えば、コレクタ・エミッタ間電圧Vceに基づき上記切り替えタイミングを把握する手法を採用してもよい。この場合、具体的には例えば、上記第1の実施形態において、オフ操作指令に切り替えられた後、コレクタ・エミッタ間電圧Vceが所定電圧を下から上に跨ぐタイミングを上記切り替えタイミングとして把握すればよい。   Further, the method for grasping the switching timing of the discharge speed setting is not limited to the one based on the sense voltage. For example, a method of grasping the switching timing based on the collector-emitter voltage Vce may be employed. In this case, specifically, for example, in the first embodiment, after switching to the OFF operation command, the timing at which the collector-emitter voltage Vce crosses a predetermined voltage from the bottom to the top is grasped as the switching timing. Good.

さらに、例えば、ゲート電圧又はオフ操作指令を用いて上記切り替えタイミングを把握する手法を採用してもよい。この場合、具体的には例えば、放電処理によってゲート電圧Vgeの低下が開始されるタイミング又はオフ操作指令が入力されるタイミング(例えば、先の図3の時刻t1)から所定時間経過後のタイミングを上記切り替えタイミングとして把握する手法を採用すればよい。   Furthermore, for example, a method of grasping the switching timing using a gate voltage or an off operation command may be employed. In this case, specifically, for example, the timing at which the gate voltage Vge starts to decrease due to the discharge process or the timing after the predetermined time has elapsed from the timing at which the OFF operation command is input (for example, the time t1 in FIG. 3). What is necessary is just to employ | adopt the method grasped | ascertained as the said switching timing.

・上記各実施形態では、ゲート電荷の放電が開始されてから完了されるまでの期間の途中において放電速度の設定を切り替えるアクティブゲートコントロールを採用したがこれに限らない。例えば、上記期間の途中で放電速度の設定を切り替えずに、オン操作指令がなされる期間におけるコレクタ電流Ic(センス電圧Vse)に基づき、放電速度の設定を低速度及び高速度のいずれかに固定して放電処理を行う制御ロジックを採用してもよい。なお、上記制御ロジックについて詳しく説明すると、オン操作指令がなされる期間においてコレクタ電流Icが規定電流(>0)以上であると判断された場合に放電速度の設定を低速度に切り替えてかつ、放電処理において放電速度を低速度に固定する。一方、オン操作指令がなされる期間においてコレクタ電流Icが規定電流未満であると判断された場合に放電速度の設定を高速度に切り替えてかつ、放電処理において放電速度を高速度に固定する。この制御は、オン操作指令がなされる期間におけるコレクタ電流が小さいと、次回オフ操作される場合に高速度としてもコレクタ・エミッタ間電圧がその許容上限値以下になると考えられることによるものである。   In each of the above embodiments, the active gate control that switches the setting of the discharge rate in the middle of the period from the start to the completion of the discharge of the gate charge is adopted, but the present invention is not limited thereto. For example, without changing the discharge speed setting in the middle of the above period, the discharge speed setting is fixed to either the low speed or the high speed based on the collector current Ic (sense voltage Vse) during the period when the ON operation command is issued. Then, a control logic for performing a discharge process may be employed. The above control logic will be described in detail. When it is determined that the collector current Ic is equal to or higher than the specified current (> 0) during the period when the ON operation command is issued, the discharge speed setting is switched to a low speed and the discharge current is set. The discharge rate is fixed at a low rate in the process. On the other hand, when it is determined that the collector current Ic is less than the specified current during the period when the ON operation command is issued, the setting of the discharge speed is switched to a high speed, and the discharge speed is fixed at a high speed in the discharge process. This control is due to the fact that if the collector current during the period when the on operation command is issued is small, the collector-emitter voltage will be less than or equal to the allowable upper limit value even when the speed is turned off next time even if the speed is high.

・上記各実施形態では、センス端子Stがセンス抵抗32を介してスイッチング素子S*#のエミッタに接続される回路構成を採用したがこれに限らない。例えば、エミッタに代えて、エミッタと同じ電位を有する部材(例えば電源)に接続してもよい。この場合、この電源の電位は、実際のエミッタの電位に応じて可変設定されることとなる。   In each of the above embodiments, the circuit configuration in which the sense terminal St is connected to the emitter of the switching element S * # via the sense resistor 32 is adopted, but the present invention is not limited to this. For example, instead of the emitter, it may be connected to a member (for example, a power source) having the same potential as the emitter. In this case, the potential of the power source is variably set according to the actual potential of the emitter.

・放電速度の設定を高速度及び低速度のいずれかに切り替えるための回路構成としては、上記第1の実施形態に例示したものに限らない。例えば、ゲートとエミッタとを接続する1つの放電経路と、この放電経路に設けられた複数の抵抗体と、これら抵抗体の一部の両端を短絡する短絡経路と、短絡経路を開閉すべくオンオフ操作される開閉素子(例えばMOSFET)とを備えた回路構成を採用してもよい。この場合、放電速度の設定を高速度としたい初期に限って上記開閉素子をオン操作する。そしてその後、開閉素子をオフ操作することで放電速度の設定を低速度に切り替えることができる。   The circuit configuration for switching the setting of the discharge speed to either the high speed or the low speed is not limited to the one exemplified in the first embodiment. For example, one discharge path connecting the gate and the emitter, a plurality of resistors provided in the discharge path, a short-circuit path short-circuiting both ends of these resistors, and on / off to open and close the short-circuit path You may employ | adopt the circuit structure provided with the switching element (for example, MOSFET) operated. In this case, the opening / closing element is turned on only in the initial stage when it is desired to set the discharge speed to a high speed. Thereafter, the discharge speed can be set to a low speed by turning off the open / close element.

また、上記回路構成として、例えば、以下(A),(B)で説明するものを採用してもよい。   Further, as the above circuit configuration, for example, those described in (A) and (B) below may be adopted.

(A)エミッタ又はエミッタよりも低電位となる箇所と、ゲートとの接続を切り替え可能な開閉素子(例えばMOSFET)をゲートに接続された放電経路に備える。こうした構成において、放電速度の設定を高速度としたい放電処理の初期に限って、ゲートとエミッタとを接続する代わりに、ゲートをエミッタよりも低電位となる箇所に接続すべく開閉素子を操作する。そしてその後、ゲートをエミッタに接続すべく開閉素子の操作状態を変更することによって放電速度の設定が低速度に切り替えられる。こうした構成の場合、アクティブゲートコントロールに異常が生じていない場合における放電速度よりも実際の放電速度が低くなる異常とは、例えば、ゲートとエミッタとが上記開閉素子によって常時接続される異常のことである。   (A) A discharge path connected to the gate is provided with an emitter or a switching element (for example, a MOSFET) that can switch the connection between the emitter and a portion having a lower potential than the emitter. In such a configuration, the opening / closing element is operated to connect the gate to a location where the potential is lower than that of the emitter, instead of connecting the gate and the emitter, only in the initial stage of the discharge process where the discharge rate is to be set to a high speed. . Then, the discharge speed setting is switched to a low speed by changing the operating state of the switching element to connect the gate to the emitter. In such a configuration, an abnormality in which the actual discharge rate is lower than the discharge rate when no abnormality has occurred in the active gate control is, for example, an abnormality in which the gate and the emitter are always connected by the switching element. is there.

(B)ゲートに接続された放電経路に第1の開閉素子(例えばMOSFET)と抵抗体とを備えてかつ、ゲートに第2の開閉素子(例えばMOSFET)を介して電源を接続する。こうした構成において、放電処理の開始とともに第1の開閉素子をオン操作してかつ、放電速度の設定を高速度としたい放電処理の初期に限って第2の開閉素子をオフ操作する。そしてその後、第2の開閉素子をオン操作する。こうした操作によれば、電源から放電経路の抵抗体へと電流が流れ、ゲートから抵抗体へと流れる電流が低下する。これにより、ゲート電荷の放電が妨げられ、ゲート電荷の放電速度の設定が高速度から低速度に切り替えられる。こうした構成の場合、アクティブゲートコントロールに異常が生じていない場合における放電速度よりも実際の放電速度が高くなる異常とは、例えば、上記第2の開閉素子のオープン故障のことである。   (B) A first switching element (for example, MOSFET) and a resistor are provided in a discharge path connected to the gate, and a power source is connected to the gate via a second switching element (for example, MOSFET). In such a configuration, the first opening / closing element is turned on at the start of the discharging process, and the second opening / closing element is turned off only in the initial stage of the discharging process where it is desired to set the discharge speed to a high speed. Thereafter, the second opening / closing element is turned on. According to such an operation, a current flows from the power source to the resistor in the discharge path, and a current flowing from the gate to the resistor decreases. Thereby, the discharge of the gate charge is prevented, and the setting of the discharge rate of the gate charge is switched from the high speed to the low speed. In such a configuration, the abnormality in which the actual discharge rate is higher than the discharge rate when no abnormality has occurred in the active gate control is, for example, an open failure of the second switching element.

・上記第1の実施形態において、コンバータCVが駆動されない場合や、高電圧バッテリ12にインバータIVが直接接続される構成が採用される場合、高電圧バッテリ12が直流電源とされる。   In the first embodiment, when the converter CV is not driven or when a configuration in which the inverter IV is directly connected to the high voltage battery 12 is employed, the high voltage battery 12 is used as a DC power source.

・駆動対象スイッチング素子としては、IGBTに限らず、例えばMOSFETであってもよい。   The driving target switching element is not limited to the IGBT but may be a MOSFET, for example.

・本願発明が適用される車両としては、車載主機として回転機のみを備えた電動車両に限らない。例えば、車載主機として、回転機に加えて内燃機関を備えたハイブリッド車両に本願発明を適用してもよい。この場合、例えば、先の図5のステップS18において肯定判断された場合、フェールセーフ処理として、シャットダウン処理を行ってかつ、車両の走行動力源を内燃機関のみとする処理を行ってもよい。   -The vehicle to which the present invention is applied is not limited to an electric vehicle having only a rotating machine as an in-vehicle main unit. For example, the present invention may be applied to a hybrid vehicle including an internal combustion engine in addition to a rotating machine as an in-vehicle main machine. In this case, for example, when an affirmative determination is made in step S18 of FIG. 5, a shutdown process may be performed as a fail-safe process, and a process in which the driving power source of the vehicle is only the internal combustion engine may be performed.

・本願発明の適用対象としては、車両に搭載される電力変換回路に限らない。また、本願発明の適用対象としては、コンバータやインバータ等の電力変換回路に限らない。   -The application object of this invention is not restricted to the power converter circuit mounted in a vehicle. The application object of the present invention is not limited to a power conversion circuit such as a converter or an inverter.

14a…メモリ、28a…第1の放電用抵抗体、28b…第2の放電用抵抗体、30a…第1の放電用スイッチング素子、30b…第2の放電用スイッチング素子、Lda…第1の放電経路、Ldb…第2の放電経路。   14a ... Memory, 28a ... First discharge resistor, 28b ... Second discharge resistor, 30a ... First discharge switching element, 30b ... Second discharge switching element, Lda ... First discharge Path, Ldb ... second discharge path.

Claims (10)

電圧制御形のスイッチング素子である駆動対象スイッチング素子(S*#)をオン状態又はオフ状態とするための電荷を前記駆動対象スイッチング素子の開閉制御端子に充電する充電手段を備え、
前記駆動対象スイッチング素子は、その入出力端子間を流れる電流と相関を有する微少電流を出力するセンス端子(St)を備え、
前記駆動対象スイッチング素子の出力端子又はこの端子と同じ電位を有する部材と、前記センス端子とは、センス抵抗(32)を介して接続され、
前記充電手段は、
前記開閉制御端子に接続された充電経路(Lda,Ldb)と、
前記充電経路に設けられてかつ、該充電経路を開閉すべくオンオフ操作される開閉素子(30a,30b)とを備え、
前記センス抵抗の両端の電位差であるセンス電圧に基づき、前記開閉素子の操作状態の変更によって前記電荷の充電速度の設定を高速度及び低速度のいずれかに切り替える充電速度設定手段と、
前記駆動対象スイッチング素子の温度が上限温度を上回ることに基づき、前記充電手段に異常が生じていない場合における前記充電速度よりも実際の前記充電速度が低くなる異常が前記充電手段に生じている旨判断する異常判断手段と
前記駆動対象スイッチング素子がオン操作される期間であってかつ、前記オン操作が開始されてから規定時間経過したタイミング以降の期間における前記センス電圧が高いほど前記上限温度を高く設定する温度設定手段とを備えることを特徴とするスイッチング素子の駆動装置。
Charging means for charging the open / close control terminal of the drive target switching element with a charge for turning on or off the drive target switching element (S * #) which is a voltage-controlled switching element;
The drive target switching element includes a sense terminal (St) that outputs a minute current having a correlation with a current flowing between the input and output terminals.
The output terminal of the driving target switching element or a member having the same potential as this terminal and the sense terminal are connected via a sense resistor (32),
The charging means includes
A charging path (Lda, Ldb) connected to the open / close control terminal;
An opening / closing element (30a, 30b) provided in the charging path and operated to be turned on and off to open and close the charging path;
Based on a sense voltage that is a potential difference between both ends of the sense resistor, a charging speed setting unit that switches a setting of a charging speed of the charge to either a high speed or a low speed by changing an operation state of the switching element;
Based on Rukoto temperature exceeded the upper limit temperature of the driven switching element, anomalies actual the charge rate than the charge rate when the abnormality in the charging device has not occurred is low occurs on the charging means An abnormality judging means for judging that the
Temperature setting means for setting the upper limit temperature to be higher as the sense voltage is higher during a period in which the switching element to be driven is turned on, and after a period of time after the specified time has elapsed since the start of the on operation. A drive device for a switching element, comprising:
前記駆動対象スイッチング素子は、直流電源(CV,12)の正極側に接続された高電位側スイッチング素子(S*p)と、前記直流電源の負極側に接続された低電位側スイッチング素子(S*n)とを備え、
前記高電位側スイッチング素子と前記低電位側スイッチング素子とは直列接続され、
前記高電位側スイッチング素子及び前記低電位側スイッチング素子のそれぞれには、フリーホイールダイオード(D*#)が逆並列に接続されていることを特徴とする請求項記載のスイッチング素子の駆動装置。
The driving target switching element includes a high potential side switching element (S * p) connected to the positive side of the DC power source (CV, 12) and a low potential side switching element (S) connected to the negative side of the DC power source. * N)
The high potential side switching element and the low potential side switching element are connected in series,
The high potential side switching element and the each of the low-potential side switching element, freewheel diode (D * #) drives the switching element according to claim 1, wherein the are connected in antiparallel.
前記上限温度を記憶する記憶手段を更に備え、
前記記憶手段には、前記上限温度として、当該駆動装置の出荷前の検査工程において前記駆動対象スイッチング素子の入出力端子間に電流を流した場合の該駆動対象スイッチング素子の温度が記憶され、
前記異常判断手段は、前記駆動対象スイッチング素子の温度が、前記記憶手段に記憶された前記上限温度を上回ることに基づき、前記充電速度が低くなる異常が前記充電手段に生じている旨判断することを特徴とする請求項1又は2記載のスイッチング素子の駆動装置。
A storage means for storing the upper limit temperature;
The storage means stores, as the upper limit temperature, the temperature of the drive target switching element when a current is passed between the input / output terminals of the drive target switching element in an inspection process before shipment of the drive device,
Said abnormality determination means determines that the temperature of the switching element to be driven, based on Rukoto exceeded the upper limit temperature stored in the storage means, the charge rate is lower abnormality occurs in said charging means drive of the switching element according to claim 1 or 2, characterized in that.
前記異常判断手段は、前記駆動対象スイッチング素子の温度が、前記上限温度よりも低い下限温度を下回ることに基づき、前記充電手段に異常が生じていない場合における前記充電速度よりも実際の前記充電速度が高くなる異常が前記充電手段に生じている旨判断し
前記温度設定手段は、前記駆動対象スイッチング素子がオン操作される期間であってかつ、前記オン操作が開始されてから前記規定時間経過したタイミング以降の期間における前記センス電圧が高いほど、前記下限温度を高く設定することを特徴とする請求項1〜3のいずれか1項に記載のスイッチング素子の駆動装置。
The abnormality determination means is based on the fact that the temperature of the driving switching element is lower than a lower limit temperature lower than the upper limit temperature, and the actual charging speed is higher than the charging speed when no abnormality occurs in the charging means. Is determined that an abnormality occurs in the charging means ,
The temperature setting means is a period during which the drive target switching element is turned on, and the lower the lower limit temperature, the higher the sense voltage in a period after the specified time has elapsed since the start of the on operation. set high for that drive the switching element according to any one of claims 1 to 3, characterized in.
前記下限温度を記憶する記憶手段を更に備え、A storage means for storing the lower limit temperature;
前記記憶手段には、前記下限温度として、当該駆動装置の出荷前の検査工程において前記駆動対象スイッチング素子の入出力端子間に電流を流した場合の該駆動対象スイッチング素子の温度が記憶され、The storage means stores, as the lower limit temperature, the temperature of the drive target switching element when a current is passed between the input / output terminals of the drive target switching element in an inspection process before shipment of the drive device,
前記異常判断手段は、前記駆動対象スイッチング素子の温度が、前記記憶手段に記憶された前記下限温度を下回ることに基づき、前記充電速度が高くなる異常が前記充電手段に生じている旨判断することを特徴とする請求項4記載のスイッチング素子の駆動装置。The abnormality determining means determines that an abnormality that increases the charging speed is occurring in the charging means based on a temperature of the driving target switching element being lower than the lower limit temperature stored in the storage means. The switching element driving device according to claim 4.
前記異常判断手段によって前記異常が前記充電手段に生じている旨判断された場合、その旨の情報を通知する通知手段と、
前記通知手段によって前記異常が生じている旨の情報が通知された場合、所定のフェールセーフ処理を行うフェールセーフ手段とを更に備えることを特徴とする請求項1〜のいずれか1項に記載のスイッチング素子の駆動装置。
When it is determined by the abnormality determination means that the abnormality has occurred in the charging means, notification means for notifying information to that effect;
If information indicating that the abnormality is caused by the notification unit is notified, according to any one of claims 1 to 5, further comprising a fail-safe means for performing a predetermined fail-safe processing Switching element drive device.
電圧制御形のスイッチング素子である駆動対象スイッチング素子(S*#)をオン状態又はオフ状態とするための電荷を前記駆動対象スイッチング素子の開閉制御端子に充電する充電手段を備え、
前記充電手段は、
前記開閉制御端子に接続された充電経路(Lda,Ldb)と、
前記充電経路に設けられてかつ、該充電経路を開閉すべくオンオフ操作される開閉素子(30a,30b)とを備え、
前記開閉素子の操作状態の変更によって前記電荷の充電速度の設定を高速度及び低速度のいずれかに切り替える充電速度設定手段と、
前記駆動対象スイッチング素子の温度が上限温度を上回ることに基づき、前記充電手段に異常が生じていない場合における前記充電速度よりも実際の前記充電速度が低くなる異常が前記充電手段に生じている旨判断する異常判断手段と、
前記異常判断手段によって前記充電速度が低くなる異常が前記充電手段に生じている旨判断された場合、その旨の情報を通知する通知手段と、
前記通知手段によって前記充電速度が低くなる異常が生じている旨の情報が通知された場合、所定のフェールセーフ処理を行うフェールセーフ手段とを備え、
前記上限温度よりも高い温度であってかつ、前記駆動対象スイッチング素子の信頼性を維持可能な該駆動対象スイッチング素子の温度の上限値を許容温度と定義し、
前記フェールセーフ手段は、前記低くなる異常が生じている旨の情報が前記通知手段によって通知された場合、前記フェールセーフ処理として、前記駆動対象スイッチング素子の温度が前記許容温度に到達すると判断されるまで前記駆動対象スイッチング素子の駆動の継続を許可する処理を行うことを特徴とするスイッチング素子の駆動装置。
Charging means for charging the open / close control terminal of the drive target switching element with a charge for turning on or off the drive target switching element (S * #) which is a voltage-controlled switching element;
The charging means includes
A charging path (Lda, Ldb) connected to the open / close control terminal;
An opening / closing element (30a, 30b) provided in the charging path and operated to be turned on and off to open and close the charging path;
Charging speed setting means for switching the setting of the charge speed of the charge to either a high speed or a low speed by changing the operation state of the switching element;
Based on the fact that the temperature of the drive target switching element exceeds the upper limit temperature, the charging means has an abnormality in which the actual charging speed is lower than the charging speed when no abnormality has occurred in the charging means. An abnormality judging means for judging;
When it is determined by the abnormality determining means that an abnormality that causes the charging speed to be low has occurred in the charging means, notification means for notifying information to that effect;
A fail-safe means for performing a predetermined fail-safe process when the notification means informs that there is an abnormality in which the charging speed is low;
An upper limit value of the temperature of the drive target switching element that is higher than the upper limit temperature and can maintain the reliability of the drive target switching element is defined as an allowable temperature,
The fail-safe means determines that the temperature of the drive target switching element reaches the allowable temperature as the fail-safe process when information indicating that the lowering abnormality has occurred is notified by the notification means. The switching element driving device is characterized by performing a process for permitting the driving target switching element to continue to be driven.
前記フェールセーフ手段は、前記駆動対象スイッチング素子の温度が前記許容温度に到達したと判断された場合、前記フェールセーフ処理として、前記駆動対象スイッチング素子を強制的にオフ操作するシャットダウン処理を行うことを特徴とする請求項記載のスイッチング素子の駆動装置。 When it is determined that the temperature of the drive target switching element has reached the allowable temperature, the fail safe means performs a shutdown process for forcibly turning off the drive target switching element as the fail safe process. 8. The driving device for a switching element according to claim 7, wherein: 前記上限温度は、前記異常が前記充電手段に生じていない状況下において、前記駆動対象スイッチング素子の入出力端子間を流れる電流が当該駆動装置の通常使用時に取り得る上限値となる場合に前記駆動対象スイッチング素子の温度が取り得る上限値に設定されていることを特徴とする請求項7又は8記載のスイッチング素子の駆動装置。 The upper limit temperature is determined when the current flowing between the input / output terminals of the switching element to be driven is an upper limit value that can be taken during normal use of the driving device in a situation where the abnormality does not occur in the charging unit. 9. The switching element driving device according to claim 7 , wherein the temperature of the target switching element is set to an upper limit value that can be taken. 前記上限温度を記憶する記憶手段を更に備え、A storage means for storing the upper limit temperature;
前記記憶手段には、前記上限温度として、当該駆動装置の出荷前の検査工程において前記駆動対象スイッチング素子の入出力端子間に電流を流した場合の該駆動対象スイッチング素子の温度が記憶され、The storage means stores, as the upper limit temperature, the temperature of the drive target switching element when a current is passed between the input / output terminals of the drive target switching element in an inspection process before shipment of the drive device,
前記異常判断手段は、前記駆動対象スイッチング素子の温度が、前記記憶手段に記憶された前記上限温度を上回ることに基づき、前記充電速度が低くなる異常が前記充電手段に生じている旨判断することを特徴とする請求項7〜9のいずれか1項に記載のスイッチング素子の駆動装置。The abnormality determining means determines that an abnormality that causes the charging speed to be lowered is occurring in the charging means based on the temperature of the driving switching element exceeding the upper limit temperature stored in the storage means. The driving device for a switching element according to any one of claims 7 to 9.
JP2012037569A 2012-02-23 2012-02-23 Driving device for switching element Active JP5776585B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012037569A JP5776585B2 (en) 2012-02-23 2012-02-23 Driving device for switching element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012037569A JP5776585B2 (en) 2012-02-23 2012-02-23 Driving device for switching element

Publications (2)

Publication Number Publication Date
JP2013176176A JP2013176176A (en) 2013-09-05
JP5776585B2 true JP5776585B2 (en) 2015-09-09

Family

ID=49268596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012037569A Active JP5776585B2 (en) 2012-02-23 2012-02-23 Driving device for switching element

Country Status (1)

Country Link
JP (1) JP5776585B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6430295B2 (en) * 2015-03-05 2018-11-28 三菱電機株式会社 Intelligent power module evaluation method
EP3336956B1 (en) * 2016-12-14 2023-08-30 Robert Bosch GmbH Method for monitoring a discharge device of a battery
JP2019110619A (en) * 2017-12-15 2019-07-04 トヨタ自動車株式会社 Switching circuit
JP7172912B2 (en) * 2019-08-08 2022-11-16 株式会社デンソー Drive circuit and drive device for switch

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5321024B2 (en) * 2008-12-08 2013-10-23 日産自動車株式会社 Switching element abnormality detection device
JP2010154595A (en) * 2008-12-24 2010-07-08 Denso Corp Power conversion device
JP2011010480A (en) * 2009-06-26 2011-01-13 Denso Corp Power converter
JP5544873B2 (en) * 2009-12-25 2014-07-09 株式会社デンソー Driving device for switching element
JP5136608B2 (en) * 2010-07-29 2013-02-06 株式会社デンソー Driving device for switching element

Also Published As

Publication number Publication date
JP2013176176A (en) 2013-09-05

Similar Documents

Publication Publication Date Title
JP5776721B2 (en) Drive circuit for switching element to be driven
JP5500192B2 (en) Switching element drive circuit
US8841870B2 (en) Driver for switching element and control system for rotary machine using the same
US8884660B2 (en) Driver for switching element and control system for machine using the same
JP5338850B2 (en) Switching element drive circuit
JP2012217321A (en) Driver circuit of switching element
JP5146555B2 (en) Switching element drive circuit
JP5500191B2 (en) Driving device for switching element
JP5803950B2 (en) Driving device for switching element
JP5692156B2 (en) Driving device for switching element
US8829836B2 (en) Driver for switching element and control system for rotary machine using the same
JP5544873B2 (en) Driving device for switching element
JP5206198B2 (en) Driving circuit for power conversion circuit
JP6011442B2 (en) Drive circuit for switching element to be driven
JP5776585B2 (en) Driving device for switching element
JP5621605B2 (en) Switching element drive circuit
JP5223758B2 (en) Driving circuit for power conversion circuit
JP5747843B2 (en) Driving device for switching element
JP5648601B2 (en) Capacitor discharge circuit
JP2013158169A (en) Driver of driven switching element
JP6104496B2 (en) Switching element drive circuit
JP5811028B2 (en) Switching element drive circuit
JP5751221B2 (en) Driving device for driven switching element
JP5786392B2 (en) Switching element drive circuit
JP2015023728A (en) Electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150622

R151 Written notification of patent or utility model registration

Ref document number: 5776585

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250