JP6881995B2 - Mounting device - Google Patents
Mounting device Download PDFInfo
- Publication number
- JP6881995B2 JP6881995B2 JP2017022275A JP2017022275A JP6881995B2 JP 6881995 B2 JP6881995 B2 JP 6881995B2 JP 2017022275 A JP2017022275 A JP 2017022275A JP 2017022275 A JP2017022275 A JP 2017022275A JP 6881995 B2 JP6881995 B2 JP 6881995B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mounting
- unit
- board
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 262
- 239000004065 semiconductor Substances 0.000 claims description 117
- 238000011084 recovery Methods 0.000 claims description 25
- 238000010030 laminating Methods 0.000 description 3
- 238000005336 cracking Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Supply And Installment Of Electrical Components (AREA)
- Wire Bonding (AREA)
Description
本発明はバンプを有する半導体チップを基板にフリップチップ実装する実装装置に関する。より詳しくは、基板に複数の半導体チップを積層実装する実装装置に関する。 The present invention relates to a mounting device for flip-chip mounting a semiconductor chip having bumps on a substrate. More specifically, the present invention relates to a mounting device for laminating and mounting a plurality of semiconductor chips on a substrate.
フリップチップ実装は、ボンディングワイヤを用いないことからチップサイズに近いパッケージ化が可能であり、電子部品の小型化に適した実装方法として適用範囲を広めている。 Since the flip chip mounting does not use a bonding wire, it can be packaged close to the chip size, and its application range is widened as a mounting method suitable for miniaturization of electronic components.
フリップチップ実装は、図10(a)に示すようにバンプBを有する半導体チップCを基板Wに加熱圧着することで、溶融させたバンプBを基板Wの電極Eと接合させ、半導体チップCを基板Wに実装(図10(b))するものである。フリップチップ実装は、図11に一例を示すような実装装置100によって行なわれる。
In the flip chip mounting, as shown in FIG. 10A, the semiconductor chip C having the bump B is heat-bonded to the substrate W to bond the molten bump B to the electrode E of the substrate W, and the semiconductor chip C is bonded. It is mounted on the substrate W (FIG. 10 (b)). Flip chip mounting is performed by a
実装装置100では、基板供給部400が供給した基板Wをステージ810が保持し、ボンディングヘッド840が、吸着保持した半導体チップCを加熱圧着して実装するものである。半導体チップCは、1つずつチップ供給部500からボンディングヘッド840の先端部に供給される。通常、半導体チップCは1枚の基板Wの複数個所に実装され、複数個所への実装が完了後に基板Wは基板回収部600に運ばれる。ここで、ボンディングヘッド840は加熱圧着を行なうための剛性が必要であることから、基板Wの複数個所に半導体チップCを実装するのに際しては、ボンディングヘッド840は固定状態で、ステージ810の移動により位置決めを行うのが一般的である。
In the
ところで、フリップチップ実装の生産性向上を狙って、図12の実装装置200のように、1台の実装装置に複数のボンディングヘッド(ボンディングヘッド841およびボンディングヘッド842)を備えた構成も公知となっている(例えば特許文献1)。
By the way, with the aim of improving the productivity of flip-chip mounting, a configuration in which a plurality of bonding heads (bonding
実装装置200のような構成においては、一方のボンディングヘッドが加熱圧着を行なっている間に、他方のボンディングヘッドは次の半導体チップCを吸着保持可能な温度まで冷却することが出来るので、何れかのボンディングヘッドが常に熱圧着を行なうことが出来るという長所がある。更に、基板供給部400、チップ供給部500、基板回収部600およびステージ810を共有しているので、装置コストアップ分を上回る生産性向上効果が得られる。
In a configuration such as the
電子部品の高密度実装化に伴い、フリップチップ実装で、貫通電極等を有する半導体チップCを基板W上に積層する三次元実装に対する要望が高まっている。三次元実装では、図13(a)のように基板W上に実装するベース半導体チップCBとベース半導体チップCBの上に実装するトップ半導体チップCTの種類が異なる場合もあるが、同一仕様の半導体チップCを積層実装する場合や、図13(b)のように同一仕様のトップ半導体チップCTをベース半導体チップCB上に積層実装する場合もある。 With the high-density mounting of electronic components, there is an increasing demand for three-dimensional mounting in which a semiconductor chip C having a through electrode or the like is laminated on a substrate W by flip-chip mounting. In three-dimensional mounting, as shown in FIG. 13A, the types of the base semiconductor chip CB mounted on the substrate W and the top semiconductor chip CT mounted on the base semiconductor chip CB may be different, but semiconductors having the same specifications are used. In some cases, the chip C is laminated and mounted, or as shown in FIG. 13B, the top semiconductor chip CT having the same specifications may be laminated and mounted on the base semiconductor chip CB.
ここで、トップ半導体チップCTを仕様の異なるベース半導体チップCB上に実装する場合は、半導体チップ供給の効率化の観点から、基板Wの所定個所全てにベース半導体チップCBを実装した基板Wを基板回収部600で基板マガジンラックMに回収後、同基板マガジンラックMから基板供給部400が基板Wをステージ810に供給してトップ半導体チップCTを実装するプロセスが用いられる。一方において、同一仕様の半導体チップC(トップ半導体チップCT)を積層実装する場合は、実装精度確保の観点から、ステージ810を固定した状態で、同一ヘッドが必要段数の半導体チップC(トップ半導体チップCT)を熱圧着することが好ましい。
Here, when the top semiconductor chip CT is mounted on the base semiconductor chip CB having different specifications, the substrate W on which the base semiconductor chip CB is mounted is mounted on all the predetermined parts of the substrate W from the viewpoint of improving the efficiency of semiconductor chip supply. After the
このため、図12のような実装装置200では、複数のボンディングヘッドが固定されていれば、同一仕様の半導体チップを複数積層する場合、一方のボンディングヘッドが吸着面冷却から熱圧着動作に至る一連の動作を複数回繰り返し行なっている間、他方のボンディングヘッドは待機状態となってしまう。すなわち、ボンディングヘッド831とボンディングヘッド832があるにも係らず基板W1枚を対象とするため、同一仕様の半導体チップを複数段積層実装する用途において、実装装置200のような構成では装置コストアップ分に見合う生産性向上効果が得られない。
Therefore, in the
一方、トップ半導体チップCTが異なる仕様のベース半導体チップCB上に実装する場合には、複数のボンディングヘッド間の機差が実装品質に悪影響を及ぼすことがある。すなわち、ベース半導体チップCBを熱圧着したボンディングヘッドと、トップ半導体チップCTを熱圧着するボンディングヘッドが異なると、接合不良や何れかの半導体チップに割れが生じることがある。 On the other hand, when the top semiconductor chip CT is mounted on the base semiconductor chip CB having different specifications, the difference between the plurality of bonding heads may adversely affect the mounting quality. That is, if the bonding head that thermocompression-bonds the base semiconductor chip CB and the bonding head that thermocompression-bonds the top semiconductor chip CT are different, bonding failure or cracking may occur in any of the semiconductor chips.
本発明は上記課題に鑑みてなされたものであり、基板に複数種類の半導体チップを積層実装するのに際して、実装品質を確保して生産性を向上できる実装装置を提供するものである。 The present invention has been made in view of the above problems, and provides a mounting device capable of ensuring mounting quality and improving productivity when laminating and mounting a plurality of types of semiconductor chips on a substrate.
上記の課題を解決するために、請求項1に記載の発明は、
基板を供給する基板供給部と、半導体チップを供給するチップ供給部と、
前記基板供給部が供給した基板を識別する基板識別部と、
前記基板を保持するステージと、前記半導体チップを加熱圧着するボンディングヘッドの組み合わせからなる実装部と、前記実装部で半導体チップを実装した基板を回収する基板回収部と、前記基板を搬送する基板搬送手段と、前記基板搬送手段を制御する搬送制御部とを備えた実装装置であって、
前記実装部が複数個所に配置され、前記搬送制御部は、前記基板識別部が識別した基板毎の基板識別情報を記憶する機能と、複数個所の実装部の何れで半導体チップの実装を行なったかを、前記基板識別情報に関連付けて記憶する機能を有し、
前記半導体チップを実装後の基板を用いて別の半導体チップを前記半導体チップ上に積層して実装する際、前記基板識別情報に基づいて、前記基板を複数個所の何れの実装部に搬送するかを前記搬送制御部が判定して選択する実装装置である。
In order to solve the above problems, the invention according to
A board supply unit that supplies substrates, a chip supply unit that supplies semiconductor chips,
A substrate identification unit that identifies the substrate supplied by the substrate supply unit, and a substrate identification unit.
A mounting unit composed of a combination of a stage for holding the substrate and a bonding head for heat-bonding the semiconductor chip, a substrate collecting unit for collecting the substrate on which the semiconductor chip is mounted in the mounting unit, and a substrate transport for transporting the substrate. A mounting device including means and a transfer control unit that controls the substrate transfer means.
The mounting units are arranged at a plurality of locations, and the transport control unit has a function of storing substrate identification information for each substrate identified by the substrate identification unit, and which of the plurality of mounting units mounts the semiconductor chip. Has a function of being associated with the substrate identification information and stored.
When mounting by stacking different semiconductor chips on the semiconductor chip with the substrate after mounting the semiconductor chip, based on the substrate identification information, to convey the substrate in any of the mounting portion of the double multiple locations This is a mounting device that the transport control unit determines and selects.
請求項2に記載の発明は、請求項1に記載の実装装置であって、
複数個所の実装部個々に、前記ステージの他に、予備ステージを備えた実装装置置である。
The invention according to
A mounting device is provided with a spare stage in addition to the stage for each mounting unit at a plurality of locations.
請求項3に記載の発明は、請求項1または請求項2に記載の実装装置であって、
同一の実装部から前記基板回収部への基板の搬送が連続しないよう、前記基板搬送手段を前記搬送制御部が制御する実装装置である。
The invention according to
This is a mounting device in which the transfer control unit controls the substrate transfer means so that the transfer of the substrate from the same mounting unit to the substrate recovery unit is not continuous.
本発明により、基板に複数種類の半導体チップを積層実装するのに際して、実装品質を確保して生産性を向上できる実装装置が提供できる。 INDUSTRIAL APPLICABILITY According to the present invention, it is possible to provide a mounting device capable of ensuring mounting quality and improving productivity when laminating and mounting a plurality of types of semiconductor chips on a substrate.
本発明の実施形態について、図面を用いて説明する。
図1は本発明に係る実装装置の一例を示す図である。図1の実装装置1は、図10(a)のような、バンプBを有する半導体チップCを基板Wに加熱圧着することで、溶融させたバンプBを基板Wの電極Eに接合させて、図10(b)のように半導体チップCを基板Wに実装させるものである。また、実装装置1は図13(a)のように、ベース半導体チップCBが実装された基板Wにトップ半導体チップCTを実装させることもできる。
Embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram showing an example of a mounting device according to the present invention. The
実装装置1は、架台2、フレーム3、基板供給部4、チップ供給部5、基板収納部6、基板搬送手段7、実装部8(8Aおよび8B)、基板識別部9および搬送制御部10(図2)を備えている。
The mounting
架台2はフレーム3を支持しており、架台2およびフレーム3は実装装置1の主な構造体であり、チップ供給部5、基板搬送手段7、実装部8および基板識別部9を支持している。
The
基板供給部4は、基板Wが収納された基板用マガジンラックMから基板Wを1枚ずつ順次取り出して供給する機能を有するものである。
The
チップ供給部5は、ダイシングされたウェハ等から半導体チップCをピックアップして、実装部8(8Aまたは8B)のボンディングヘッド84(84Aまたは84B)の先端部に受け渡す機能を有するものである。
The
基板回収部6は、基板Wを基板用マガジンラックMに収納する機能を有するものである。また、基板搬送手段7は、基板Wを基板供給部4から実装部8(8Aまたは8B)に搬送する機能と、基板Wを実装部8(8Aまたは8B)から基板回収部6に搬送する機能を有するものである。図1の実装装置1では、基板搬送手段7は、基板供給部4から基板回収部6に至る搬送手段70、搬送手段70と実装部8Aの間で基板を搬送する搬送手段7A、搬送手段70と実装部8Bの間で基板を搬送する搬送手段7Bから成る構成としているが、これに限定されるものではなく、基板Wを基板供給部4、実装部8(8Aまたは8B)および基板回収部6の間で移動させる機能を有していればよい。
The
実装部8は、ステージ81(ステージ81A、ステージ81B)、ボンディングツール83(ボンディングツール83A、ボンディングツール83B)、ボンディングヘッド84(ボンディングヘッド84A、ボンディングヘッド84B)を基本構成要素とする。本発明で対象とするのは、複数の実装部8を備えた実装装置であり、図1の実装装置1では、2箇所に実装部8Aおよび実装部8Bを配置した構成を示している。以下の説明では、実装部8Aと実装部8Bに特有の動作を説明する場合は、AおよびBを付記するが、共通する機能の説明に際しては実装部8のように記す。これは、実装部8Aおよび実装部8Bを構成する各要素についても同様である。
The mounting
ステージ81は基板Wを吸着保持するとともに、基板Wを面内方向で移動させ、半導体チップCを実装すべき位置を変更する機能を有している。ボンディングツール83は、ボンディングヘッドを基板Wに垂直な方向に移動し、加圧する機能を有している。ボンディングヘッド84は、半導体チップCを吸着保持する機能を有し、ボンディングツール83を下降させることで、半導体チップCをステージ81上の基板Wに加圧することが出来る。更に、ボンディングヘッド84はヒータを内蔵しており、保持した半導体チップCを加熱することが出来る。すなわち、ボンディングヘッド84は半導体チップCを加熱圧着する機能を有している。また、実装部8は予備ステージ82を備えていても良い。予備ステージ82は基板Wを予備加熱する機能を有していることが望ましく、予備加熱した基板Wは熱圧着時の時間を(予備加熱なしに比べて)短縮できるメリットがある。
The stage 81 has a function of sucking and holding the substrate W and moving the substrate W in the in-plane direction to change the position where the semiconductor chip C should be mounted. The bonding tool 83 has a function of moving the bonding head in a direction perpendicular to the substrate W and pressurizing the bonding head. The bonding head 84 has a function of sucking and holding the semiconductor chip C, and by lowering the bonding tool 83, the semiconductor chip C can be pressed against the substrate W on the stage 81. Further, the bonding head 84 has a built-in heater and can heat the held semiconductor chip C. That is, the bonding head 84 has a function of heat-bonding the semiconductor chip C. Further, the mounting
基板識別部9は、画像認識等で基板を識別する機能を有するもので、一例として基板に付与された基板識別情報であるロットナンバー等を読み取るバーコードリーダーが該当するが、これに限定されるものではない。
The
搬送制御部10は、基板供給部4、基板回収部6および基板搬送手段7等を制御して、基板Wの移動を管理するものである。搬送制御部10は、実質的には、CPU、ROM、RAM、HDD等がバスで接続された構成であってもよく、あるいはワンチップLSI等からなる構成であってもよい。搬送制御部10は、基板供給部4、基板回収部6および基板搬送手段7等を制御するために種々のプログラムやデータが収納されている。
The
搬送制御部10は、基板供給部4、基板回収部6、基板搬送手段7(搬送手段70、搬送手段7A、搬送手段7B)、実装部8A、実装部8B、基板識別部9に接続されている。
The
搬送制御部10は、基板供給部4と基板搬送手段7を制御することで基板Wを基板用マガジンラックMから1枚ずつ基板搬送手段に受け渡すことが出来、基板回収部6と基板搬送手段7を制御することで、基板Wを基板搬送手段7から1枚ずつ基板用マガジンラックMに収納することが出来る。
By controlling the
搬送制御部10は、基板Wに半導体チップCを熱圧着するのに際して、実装部8Aか実装部8Bの何れかを選択する機能を有し、この選択結果に基づき基板搬送手段7を制御して、基板を実装部8Aか実装部8Bの何れかに搬送する。
The
搬送制御部10は、基板識別部9が読み込んだ、基板Wを識別する情報(以後は基板識別情報と記す)を記憶する機能を有する。また、基板W毎に、半導体チップCを実装したのが、実装部8Aと実装部8Bの何れであるかを関連付けて記憶する機能も有している。
The
以下では、図3から図5用いて、本発明に係る実装装置1で、順次供給される基板Wに半導体チップCを実装する際の、基板Wの搬送について説明する。ここで、図3から図5の各図は、実装装置1を上面(基板Wの面に対して垂直上方)からみた概略図である。また、基板Wに関して「1枚目の基板」、「2枚目の基板」というような表記(および図中のシャープ後の番数)をするが、ここでいう何枚目というのは、基板供給部4側の基板用マガジンラックMから順次供給する際の順番を記したものである。
Hereinafter, the transfer of the substrate W when the semiconductor chip C is mounted on the sequentially supplied substrate W in the mounting
図3(a)は、実装装置1による実装作業が開始される前の状態を示しており、基板供給部4側の基板用マガジンラックMに(半導体チップCを実装していない)基板Wが満載された状態で、基板回収部6側の基板用マガジンラックMは空の状態である。また、実装部8Aおよび実装部8Bの何れにも基板Wは配置されていない。
FIG. 3A shows a state before the mounting work by the mounting
図3(a)の状態から、実装装置1の搬送制御部10は、基板供給部6および基板搬送手段7を制御して、1枚目の基板Wを実装部8Aのステージ81Aに配置する(図3(b))。この際、基板識別部9は基板Wを識別する基板識別情報を読取り、この基板Wの搬送先である実装部8Aを基板識別情報に関連付けて記憶する。また、搬送制御部10は、ステージ81A上に基板Wが存在することを認識する。なお、本実施形態において、1枚目の基板Wを実装部8A側に搬送したが、図3(a)のように実装部8Aおよび実装部8Bの何れにも基板Wがない状態からの開始であれば、1枚目の基板Wを実装部8B側に搬送してもよく、この場合は図3(b)から図5(i)の説明での実装部8Aと実装部8Bを読み替えればよい。
From the state of FIG. 3A, the
図3(b)のように基板Wを搬送した後の状態を示したのが図3(c)である。図3(c)の状態では、実装部8Aは1枚目の基板Wへの半導体チップCの実装を開始できる。また、図3(c)の状態において、基板供給部4側の基板用マガジンラックMでは2枚目の基板Wが供給できる状態になっている。
FIG. 3 (c) shows the state after the substrate W is conveyed as shown in FIG. 3 (b). In the state of FIG. 3C, the mounting
図3(c)の状態から実装部8Aが1枚目の基板Wに半導体チップCの実装を行なっている一方で、基板供給部4および基板搬送手段7は稼働可能な状態である。ここで、搬送制御部10は、実装部8A側に基板Wが存在していることを認識しているので、基板供給部6および基板搬送手段7を制御して、2枚目の基板Wを(基板Wが存在しない)実装部8Bのステージ81Bに配置する(図4(d))。この際、基板識別部9は2枚目の基板Wを識別する基板識別情報を読取り、この基板Wの搬送先である実装部8Bを基板識別情報に関連付けて記憶する。
From the state of FIG. 3C, the mounting
図4(d)のように基板Wを搬送した後の状態を示したのが図4(e)である。図4(e)の状態において、実装部8Aは1枚目の基板Wに半導体チップCの実装を行なっており、実装部8Bは2枚目の基板Wへの半導体チップCの実装を開始できる。また、基板供給部4側の基板用マガジンラックMでは3枚目の基板Wが供給できる状態になっている。
FIG. 4 (e) shows the state after the substrate W is conveyed as shown in FIG. 4 (d). In the state of FIG. 4 (e), the mounting
図4(e)の状態で、実装部8Aが基板Wの実装が完了すると、搬送制御部10は実装部8Aからの信号により、実装ステージ81Aから基板Wを移載可能であることを認識する。また、実装部8Bで基板Wへの半導体チップCの実装を行なっていても、基板搬送手段7および基板回収部6は稼働可能な状態なので、搬送制御部10は搬送手段7および基板回収部6を制御して、実装部8Aで実装が完了した(1枚目の)基板Wを基板回収部6側の基板用マガジンラックMに収納する(図4(f)の丸数字1)。この段階で搬送制御部10はステージ81A上に基板Wが存在しないことを認識している。この後、搬送制御部10は、ステージ81Bに基板Wが存在していることも認識しているので、基板供給部4および基板搬送手段7を制御して、3枚目の基板Wを実装部8Aのステージ81Aに配置する(図4(f)の丸数字2)。この際、基板識別部9は3枚目の基板Wを識別する基板識別情報を読取り、この基板Wの搬送先である実装部8Aを基板識別情報に関連付けて記憶する。
In the state of FIG. 4E, when the mounting
図4(f)のように基板Wを搬送した後の状態を示したのが図5(g)である。図5(g)の状態において、実装部8Bは2枚目の基板Wに半導体チップCの実装を行なっており、実装部8Aは3枚目の基板Wへの半導体チップCの実装を開始できる。また、基板供給部4側の基板用マガジンラックMでは4枚目の基板Wが供給できる状態になっている。
FIG. 5 (g) shows the state after the substrate W is conveyed as shown in FIG. 4 (f). In the state of FIG. 5 (g), the mounting
図5(g)の状態で、実装部8Bが基板Wの実装が完了すると、搬送制御部10は実装部8Bからの信号に基づいて、実装ステージ81Bから基板Wを移載可能であることを認識する。また、実装部8Aで基板Wへの半導体チップCの実装を行なっていても、基板搬送手段7および基板回収部6は稼働可能な状態なので、搬送制御部10は搬送手段7および基板回収部6を制御して、実装部8Bで実装が完了した(2枚目の)基板Wを基板回収部6側の基板用マガジンラックMに収納する(図5(h)の丸数字1)。この段階で搬送制御部10はステージ81B上に基板Wが存在しないことを認識している。この後、搬送制御部10は、ステージ81Aに基板Wが存在していることも認識しているので、基板供給部4および基板搬送手段7を制御して、4枚目の基板Wを実装部8Bのステージ81Bに配置する(図5(h)の丸数字2)。この際、基板識別部9は4枚目の基板Wを識別する基板識別情報を読取り、この基板Wの搬送先である実装部8Bを基板識別情報に関連付けて記憶する。
In the state of FIG. 5 (g), when the mounting
図5(h)のように基板Wを搬送した後の状態を示したのが図5(i)である。図5(h)の状態において、実装部8Aは3枚目の基板Wに半導体チップCの実装を行なっており、実装部8Bは4枚目の基板Wへの半導体チップCの実装を開始できる。また、基板供給部4側の基板用マガジンラックMでは5枚目の基板Wが供給できる状態になっている。
FIG. 5 (i) shows the state after the substrate W is conveyed as shown in FIG. 5 (h). In the state of FIG. 5 (h), the mounting
図5(h)の状態は、基板回収部6側の基板用マガジンラックMに収納された基板Wが存在することを除き、図4(e)の状態と同じである。したがって、この後、搬送制御部10は、図4(f)から図5(h)の動作を繰り返すことになる。
The state of FIG. 5 (h) is the same as the state of FIG. 4 (e) except that the substrate W housed in the magazine rack M for the substrate on the
以上、図3から図5を用いて、実装装置1が基板Wに半導体チップCを実装する際の基板Wの配置変化について説明したが、これを基板搬送動作に着目して簡略的に示したのが図6である(図7、図8および図9も同様に基板搬送動作を簡略的に示す)。図3(b)の基板搬送動作は図6のステップ1、図4(d)の基板搬送動作は図6のステップ2、図4(f)の基板搬送動作は図6のステップ3およびステップ4、図5(h)の基板搬送動作は図6のステップ5およびステップ6に相当する。なお、図6のステップ7およびステップ8は、ステップ3およびステップ4と同じ内容であり、以後はステップ5およびステップ6と同じ基板搬送動作が続く。すなわち、ステップ3からステップ6が繰り返されるよう、搬送制御部10は図6の右端に記した基板搬送手段動作パターンにおいて、パターン2A、パターン1A、パターン2B、パターン1Bの順を繰り返すような制御を行なう。
As described above, the change in the arrangement of the substrate W when the mounting
ところで、図3から図5および図6では、基板供給部4は半導体チップCを実装していない基板Wを供給している。このため、供給される基板Wは実装部8Aと実装部8Bの空いている方に搬送すればよい。しかし、実装部8Aまたは実装部8Bで半導体チップCを実装した基板Wの半導体チップ上に別の半導体チップCを積層するような実装を行なう場合においては、基板W毎に実装部8Aと実装部8Bの何れかを誤ると実装品質不良が生じることがある。すなわち、実装部8Aと実装部8Bは同一仕様で精密加工したとしても、ステージ81面に対するボンディングヘッド84の角度や、ステージ81面の平坦性等に調整困難な差異を生じ、この差異が積層実装において半導体チップ割れや接合不良等を誘起することがある。このため、積層実装を行なう際は、同一の実装部で行なうことが望ましい。
By the way, in FIGS. 3 to 5 and 6, the
そこで、ベース半導体チップCBが実装された状態の基板Wにトップ半導体チップCTを実装して図13のようにする例について、図7を用いて説明する。 Therefore, an example in which the top semiconductor chip CT is mounted on the substrate W in which the base semiconductor chip CB is mounted as shown in FIG. 13 will be described with reference to FIG. 7.
図7において、(基板)Wの後の括弧内に記されている白丸および黒丸はベース半導体チップCBを実装した実装部を区別するために便宜上記したものであり、白丸は実装部8Aでベース半導体チップCBの実装を行なった基板Wで、黒丸は実装部8Bでベース半導体チップCBの実装を行なった基板Wである。また、白丸および黒丸に続いて記されている数値は、基板マガジンラックMから取り出した順番を記してある。すなわち、白丸のn(n=1、2、・・)は、基板マガジンラックMから基板供給部4によって供給される、ベース半導体チップCBを実装部8Aで実装した基板Wのn枚目を表しており、黒丸のn(n=1、2、・・)も同様である。
In FIG. 7, the white circles and black circles in parentheses after the (board) W are for convenience to distinguish the mounting portions on which the base semiconductor chip CB is mounted, and the white circles are based on the mounting
ここで、ベース半導体チップCBを実装部8Aで実装したか、実装部8Bで実装したかは、搬送制御部10が基板識別情報と関連付けて記憶している。そのため、基板識別部9が各基板Wの基板識別情報を読取ることで、搬送制御部10は各々の基板Wを実装部8Aと実装部8Bの何れに搬送するかを判定して選択し、基板搬送手段7を制御する。具体的には、図7に示すように、ベース半導体チップCBを実装部8Aで実装した基板Wは実装部8Aに搬送し、ベース半導体チップCBを実装部8B実装した基板Wは実装部8B搬送する。
Here, whether the base semiconductor chip CB is mounted by the mounting
なお、基板Wにベース半導体チップCBを実装するに際しては、前述のように、図6のパターン2A、パターン1A、パターン2B、パターン1Bの順番を繰り返すため、基板回収部6側の基板マガジンラックMには、実装部8Aで実装を行なった基板Wと実装部8Bで実装を行なった基板Wが交互に収納される。このため、実装部8Aで実装を行なった基板Wと実装部8Bで実装を行なった基板Wが交互に収納された基板マガジンラックMを基板供給部4側に配置して、トップ半導体チップCTを実装するのに際しては、基板マガジンラックMから供給される最初の基板Wが、実装部8Aと実装部8Bの何れで実装されたものかを判定すれば、後は実質的にベース半導体基板CBを実装するのと同じ基板搬送動作となる。実際に、図7の例では、基板マガジンラックMから供給される最初の基板Wがベース半導体チップCBを実装部8Aで実装したものであることから、基板搬送動作は図6に示したものと同じである。
When mounting the base semiconductor chip CB on the substrate W, as described above, the order of pattern 2A,
しかし、基板Wにベース半導体チップCBを実装するに際して、何らかのトラブルにより、実装部8Aで実装を行なった基板Wと実装部8Bで実装を行なった基板Wが交互に収納されず、実装部8Aまたは実装部8Aで実装を行なった基板Wが連続して、基板マガジンラックMに収納されてしまうことがある。このような基板マガジンラックMが、基板供給部4側に配置された場合における基板搬送動作例を示したのが図8である。
However, when mounting the base semiconductor chip CB on the board W, due to some trouble, the board W mounted by the mounting
図8では、ベース半導体チップCBを実装部8Bで実装した基板Wの1枚目と2枚目が連続した場合を示している。
FIG. 8 shows a case where the first and second substrates W on which the base semiconductor chip CB is mounted by the mounting
図8のステップ3において、本来ならば基板供給部4で供給準備態勢にあるのは、実装部8Aで(ベース半導体チップCBの)実装を行なった基板Wであるべきなのに、実装部8Bで実装を行なった基板Wとなっている。この段階では、実装部8Bのステージ81Bに配置された基板Wへのトップ半導体チップCTの実装を行なっており、搬送制御部10は基板Wを基板回収部6に搬送可能な状態ではないことを認識している。一方において、基板識別部9が読込んだ基板識別記号から、搬送制御部10は基板供給部4が供給した基板Wを実装部8B側に搬送すべきと判断している。そこで、図1の実装装置1のように、予備ステージ82(82A、82B)を備えている場合においては、図8のステップ4のように、基板Wを基板識別部9から実装部8Bのステージ82Bに配置する。ここで、予備ステージ82(82A、82B)はステージ81(81A、81B)に隣接しており、基板Wを加熱保温する機能を有していてることが望ましい。予備ステージ82がステージ81に隣接していれば、ステージ81から基板Wを移動させた後の、次に実装を基板Wを配置するまでの時間を短縮できる。また、予備ステージ82が加熱保温機能を有していれば、半導体チップCを実装する前のステージ81による基板W加熱を短縮することができる。
In
図8のステップ4で、基板Wを予備ステージ82Bに配置した後は、ステージ81B上でトップ半導体チップCTの実装が完了した段階で、ステージ81Bに配置された基板Wを基板回収部6に向け搬送する(図8のステップ5)。その後、予備ステージ82Bに配置された基板Wをステージ81Bに移載する(図8のステップ6)。
After arranging the substrate W on the
その後は、実装部8Bのステージ81B上の基板Wにトップ半導体チップCTを実装する一方で、基板供給部4が供給した基板Wを基板識別部9の読取り結果に基づき、搬送制御部10により搬送先が判定して選択される。基板供給部4が供給する基板Wがベース半導体チップCBを実装部8Aで実装したものであるならば、基板Wは基板識別手段9から実装部8Aのステージ81Aに搬送する(図8のステップ7)。以後、実装部8Aで実装を行なった基板Wと実装部8Bで実装を行なった基板Wが交互に供給されるのであれば、基板搬送手段の動作パターンは、パターン2B、パターン1B、パターン2A、パターン1Aの繰り返しとなる。
After that, while the top semiconductor chip CT is mounted on the substrate W on the
ところで、図8のステップ4で予備ステージ82Bに基板Wを配置した段階で、ステージ81B上の基板Wの実装完了までの待ち時間が長く、(基板識別部9で識別した)次の基板Wがベース半導体チップCBを実装部8Aで実装したものであるならば、図9のステップ5のように、基板識別部9から実装部8Aのステージ81Aへの基板搬送を先行させてもよい。
By the way, at the stage where the substrate W is arranged on the
このような動作を行なった後は、図9のステップ6からステップ9のような基板搬送動作となる。このため、実装部8Aで実装を行なった基板Wと実装部8Bで実装を行なった基板Wが交互に供給されるのであれば、図9のパターン1A、パターン2B、パターン4B、パターン2A、パターン3Bの繰り返しとなり、予備ステージ82Bを利用する状況が続く。ただし、ベース半導体チップCBの実装を実装部8Aで行なった基板Wが2枚連続で供給された場合は、予備ステージ82Bを用いない状態に戻るようにすることも可能である。
After performing such an operation, the substrate transfer operation as in
以上、図1の実装装置1のように予備ステージ82(82A、82B)を備えた例について説明したが、予備ステージ82(82A、82B)がない場合も本発明は有効である。予備ステージ82がない場合は、図8(および図9)のステップ3において、ステージ81Bで実装を行なっている基板Wを基板回収部6に搬送するまで、次の基板Wを基板識別部9で待機させることになる。このため、予備ステージ82がない場合は、次に配置すべき基板Wの搬送に要する時間および予備加熱時間を短縮することは出来ない。ただし、予備ステージ82のない構成であったとしても、基板識別部9で読み込んだ基板識別情報に基づいて基板Wの搬送先を判定すれば、ベース半導体チップCBとトップ半導体チップCTの実装を同じ実装部で行なうので、実装不良の発生を抑制できる。
Although the example provided with the spare stage 82 (82A, 82B) as in the mounting
また、本実施形態の実装装置1では、実装部8が2箇所(実装部8Aと実装部8B)配置されたものとしたが、実装部8が3箇所以上配置されたものであっても、各実装部8は独立して実装作業が行なえ、ベース半導体チップCBにトップ半導体チップCTを実装する際にも、実装不良を抑制できるような基板振り分けを行なうことができるので、生産性を更に向上させながら実装品質を維持することが可能となる。
Further, in the mounting
なお、本実施形態においては、ベース半導体チップCBとトップ半導体チップCTの実装を同じ実装部で行なうことがよいという前提としているが、本発明はこれに限定されるものではなく、異なる実装部での組み合わせが好ましい場合においても、基板識別情報に基づき何れの実装部に搬送するかを選択する機能は有効である。 In the present embodiment, it is premised that the base semiconductor chip CB and the top semiconductor chip CT are mounted in the same mounting unit, but the present invention is not limited to this, and different mounting units are used. Even when the combination of the above is preferable, the function of selecting which mounting portion to carry to based on the board identification information is effective.
1 実装装置
2 架台
3 フレーム
4 基板供給部
5 チップ供給部
6 基板回収部
7 基板搬送手段
8、8A、8B 実装部
9 基板識別部
10 搬送制御部
81、81A、81B ステージ
82、82A、82B 予備ステージ
83、83A、83B ボンディングツール
84、84A、84B ボンディングヘッド
C 半導体チップ
M 基板用マガジンラック
W 基板
1 Mounting
Claims (3)
半導体チップを供給するチップ供給部と、
前記基板供給部が供給した基板を識別する基板識別部と、
前記基板を保持するステージと、前記半導体チップを加熱圧着するボンディングヘッドの組み合わせからなる実装部と、
前記実装部で半導体チップを実装した基板を回収する基板回収部と、
前記基板を搬送する基板搬送手段と、
前記基板搬送手段を制御する搬送制御部とを備えた実装装置であって、
前記実装部が複数個所に配置され、
前記搬送制御部は、前記基板識別部が識別した基板毎の基板識別情報を記憶する機能と、複数個所の実装部の何れで半導体チップの実装を行なったかを、前記基板識別情報に関連付けて記憶する機能を有し、
前記半導体チップを実装後の基板を用いて別の半導体チップを前記半導体チップ上に積層して実装する際、前記基板識別情報に基づいて、前記基板を複数個所の何れの実装部に搬送するかを前記搬送制御部が判定して選択する実装装置。 The board supply unit that supplies the board and
The chip supply unit that supplies semiconductor chips and
A substrate identification unit that identifies the substrate supplied by the substrate supply unit, and a substrate identification unit.
A mounting portion including a combination of a stage for holding the substrate and a bonding head for heat-bonding the semiconductor chip.
A substrate recovery unit that collects a substrate on which a semiconductor chip is mounted in the mounting unit,
A substrate transporting means for transporting the substrate and
A mounting device including a transfer control unit that controls the substrate transfer means.
The mounting parts are arranged in a plurality of places,
The transfer control unit stores the function of storing the board identification information for each board identified by the board identification unit and which of the mounting units at a plurality of locations mounts the semiconductor chip in association with the board identification information. Has the function of
When mounting by stacking different semiconductor chips on the semiconductor chip with the substrate after mounting the semiconductor chip, based on the substrate identification information, to convey the substrate in any of the mounting portion of the double multiple locations A mounting device in which the transport control unit determines and selects whether or not.
複数個所の実装部個々に、前記ステージの他に、予備ステージを備えた実装装置。 The mounting device according to claim 1.
A mounting device provided with a spare stage in addition to the above-mentioned stage for each mounting unit at a plurality of locations.
同一の実装部から前記基板回収部への基板の搬送が連続しないよう、前記基板搬送手段を前記搬送制御部が制御する実装装置。 The mounting device according to claim 1 or 2.
A mounting device in which the transfer control unit controls the substrate transfer means so that the transfer of the substrate from the same mounting unit to the substrate recovery unit is not continuous.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017022275A JP6881995B2 (en) | 2017-02-09 | 2017-02-09 | Mounting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017022275A JP6881995B2 (en) | 2017-02-09 | 2017-02-09 | Mounting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018129436A JP2018129436A (en) | 2018-08-16 |
JP6881995B2 true JP6881995B2 (en) | 2021-06-02 |
Family
ID=63174473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017022275A Active JP6881995B2 (en) | 2017-02-09 | 2017-02-09 | Mounting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6881995B2 (en) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3275743B2 (en) * | 1996-12-02 | 2002-04-22 | 松下電器産業株式会社 | Chip mounting equipment |
JP5661527B2 (en) * | 2011-03-29 | 2015-01-28 | 富士機械製造株式会社 | Production management apparatus and production management method for component mounting line |
JP5408183B2 (en) * | 2011-04-28 | 2014-02-05 | パナソニック株式会社 | ACF sticking apparatus, component mounting system, ACF sticking method and component mounting method |
JP5753031B2 (en) * | 2011-09-02 | 2015-07-22 | 富士機械製造株式会社 | Production management apparatus and production management method for component mounting line |
JP2014017313A (en) * | 2012-07-06 | 2014-01-30 | Panasonic Corp | Component mounting apparatus |
WO2014068664A1 (en) * | 2012-10-30 | 2014-05-08 | 富士機械製造株式会社 | System for monitoring production on component mounting line |
JP6439138B2 (en) * | 2014-10-27 | 2018-12-19 | パナソニックIpマネジメント株式会社 | Electronic component mounting system |
-
2017
- 2017-02-09 JP JP2017022275A patent/JP6881995B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018129436A (en) | 2018-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101624004B1 (en) | Mounting apparatus and mounting method | |
TW201234505A (en) | Tool Management Method of Die Bonder and Die Bonder | |
JP4386007B2 (en) | Component mounting apparatus and component mounting method | |
JP4650216B2 (en) | Component mounting apparatus and component mounting method | |
KR102168070B1 (en) | Semiconductor manufacturing apparatus and merhod for the same | |
US20160365267A1 (en) | Bonding apparatus and bonding method | |
JP2007129130A (en) | Apparatus and method of mounting electronic component | |
WO2022004171A1 (en) | Article manufacturing device, article manufacturing method, program, and recording medium | |
WO2004019670A1 (en) | Circuit substrate management method, tag chip mounting method, and electronic circuit manufacturing system | |
JP6881995B2 (en) | Mounting device | |
JP4651581B2 (en) | Component mounting method | |
KR102708943B1 (en) | Bonding device | |
JP2001196328A (en) | Method of splitting csp substrate | |
JP4412328B2 (en) | Work storage device | |
CN106455473B (en) | Tray conveying device and mounting device | |
JP6413081B2 (en) | Component supply method and component supply device | |
JP4591484B2 (en) | Electronic component mounting method | |
JP3592924B2 (en) | IC chip supply method, supply device, and strip-shaped tape-like support used therein | |
JP6710234B2 (en) | Conveyor and manufacturing system | |
JP2007129131A (en) | Component mounter and method of manufacturing stack component | |
JP4386009B2 (en) | Component mounting apparatus and component mounting method | |
WO2024023926A1 (en) | Surface mounter and surface mounting method | |
JP6397562B2 (en) | Reader | |
JP6457400B2 (en) | Mounting apparatus and mounting method | |
JP7129944B2 (en) | semiconductor equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210421 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210506 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6881995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |