JP6879505B2 - デバッグシステム - Google Patents

デバッグシステム Download PDF

Info

Publication number
JP6879505B2
JP6879505B2 JP2017076556A JP2017076556A JP6879505B2 JP 6879505 B2 JP6879505 B2 JP 6879505B2 JP 2017076556 A JP2017076556 A JP 2017076556A JP 2017076556 A JP2017076556 A JP 2017076556A JP 6879505 B2 JP6879505 B2 JP 6879505B2
Authority
JP
Japan
Prior art keywords
game machine
machine control
relay device
unit
debugging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017076556A
Other languages
English (en)
Other versions
JP2018175149A (ja
Inventor
坂本 博之
博之 坂本
登志章 菊地
登志章 菊地
裕司 高橋
裕司 高橋
Original Assignee
株式会社ジャパン・アイディー
株式会社ピーエーネット技術研究所
株式会社ナック企画
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパン・アイディー, 株式会社ピーエーネット技術研究所, 株式会社ナック企画 filed Critical 株式会社ジャパン・アイディー
Priority to JP2017076556A priority Critical patent/JP6879505B2/ja
Publication of JP2018175149A publication Critical patent/JP2018175149A/ja
Application granted granted Critical
Publication of JP6879505B2 publication Critical patent/JP6879505B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、遊技機制御用マイクロコンピュータが遊技機制御を行うために用いるプログラムやデータに含まれるバグを除去するデバッグ作業を効率良く行えるデバッグシステムに関する。
遊技機開発において、試作機による実射試験は、欠かすことのできない重要なステップである。実射試験の目的は、それまでの開発過程で見過ごされてきた不具合がないことを確認すること、及び、出玉の特性が法律で規定されている要件を満たし、かつ、商品として企画した通りの性能を有していることを確認することである。
遊技機の動作は偶然に左右される要素があるため、実射試験は比較的長時間行う必要がある。実際には、遊技機が複数台ある場合、遊技機の動作は、確率的に独立していると考えることができるので、試験の延べ時間を確保するために、複数台を同時に稼働させてその結果を集計する方法が一般的である。
そこで、遊技機からのデータ収集を効率良く行うために、遊技制御装置からの制御コマンドに基づいて演出制御および表示制御を行う演出制御装置にデバッグ装置が搭載されているときに限って、遊技制御装置からの制御コマンドに検査用コマンドを含ませることを可能にした遊技機が提案されている(例えば、特許文献1を参照)。このような遊技機によれば、デバッグ装置を演出制御装置に搭載して行う検査のときには、検査用コマンドを用いた検査データを収集できるが、デバッグ装置を搭載せずに市場に流通させた遊技機では、検査用コマンドが使われることは無いので、検査用コマンドを含ませた遊技機制御用のプログラムで実射試験を効率良く行えるのである。
特開2013−063129号公報
しかしながら、実際の遊技機開発作業では、問題が発見されたり、仕様が変更されたりする度に、遊技機制御用プログラムを修正し、更新された遊技機制御用プログラムによって実射試験を行う必要があるものの、特許文献1に記載された遊技機によるデバッグ作業では、遊技機制御用プログラムの更新を効率良く行う事はできない。すなわち、遊技機制御用プログラムを更新するためには、従前通り、実射試験に供している多数の試作機から制御用ROM(遊技機制御用マイクロコンピュータ)を取り外し、プログラムを書き換えた制御用ROMを再び試作機に取り付けなければならない。これは、大変手間のかかる作業のため、非効率的である。しかも、複数の機種の実射試験を同時に行っている場合、更新された制御用ROMを取り付ける機種を間違えることで、遊技機が異常動作を起こし、試作機を損壊してしまう危険性もある。このように、遊技機制御用マイクロコンピュータが遊技機制御に用いる遊技機制御用プログラムやデータを更新する作業は、慎重を要すると共に手間のかかる作業であり、これを改善することで、デバッグ作業の効率化を果たすことができる。
本発明は上記事情に鑑みてなされたものであり、遊技機制御用マイクロコンピュータが遊技機制御を行うために用いるプログラムやデータに含まれるバグを除去するデバッグ作業を効率良く行えるデバッグシステムの提供を目的とする。
上記の課題を解決するために、請求項1に係る発明は、遊技機の主たる制御を行う主制御基板に設けられるワンチップ構造の遊技機制御用マイクロコンピュータと、該遊技機制御用マイクロコンピュータが遊技機制御を行うために用いる遊技機制御用のプログラムやデータに含まれるバグを除去するデバッグ作業に利用するデバッグ装置と、前記遊技機制御用マイクロコンピュータと前記デバッグ装置との間に接続される中継装置と、からなるデバッグシステムであって、前記中継装置は、少なくとも、前記デバッグ装置から供給される前記遊技機制御用のプログラムやデータを記憶する記憶手段と、前記遊技機制御用マイクロコンピュータの外部バスインターフェースに対応した外部バスインターフェースと、を備え、前記遊技機制御用マイクロコンピュータは、少なくとも、前記遊技機制御用のプログラムやデータを記憶するROM部と、該ROM部から前記遊技機制御用のプログラムやデータを読み出して実行するCPU部と、該CPU部が前記中継装置の前記記憶手段へアクセス可能なアドレスが定義された外部バスインターフェースと、を備え、前記遊技機制御用マイクロコンピュータの前記CPU部が、前記遊技機制御用のプログラムやデータの読み出し先を前記ROM部から前記中継装置の前記記憶手段に変更し、前記デバッグ装置から前記中継装置の前記記憶手段に記憶された前記遊技機制御用のプログラムやデータを、前記遊技機制御用マイクロコンピュータの前記CPU部が読み出して実行することにより、前記遊技機制御用のプログラムやデータを更新できるようにしたことを特徴とする。
また、請求項2に係る発明は、前記請求項1に記載のデバッグシステムにおいて、前記遊技機制御用マイクロコンピュータの前記CPU部は、リセット信号を契機として、前記記憶手段に記憶された前記遊技機制御用のプログラムやデータを読み出すようにしたことを特徴とする。
また、請求項3に係る発明は、前記請求項1に記載のデバッグシステムにおいて、前記遊技機制御用マイクロコンピュータの前記CPU部は、前記中継装置からの割込み信号を契機として、前記記憶手段に記憶された前記遊技機制御用のプログラムやデータを読み出すようにしたことを特徴とする。
また、請求項4に係る発明は、前記請求項1〜請求項3の何れか1項に記載のデバッグシステムにおいて、前記中継装置は、1つの前記遊技機における前記遊技機制御用マイクロコンピュータと1対1で接続し、前記デバッグ装置は、複数の前記中継装置と接続可能とし、前記デバッグ装置から複数の前記中継装置へ前記遊技機制御用のプログラムやデータを書き込むことで、該当する前記中継装置と接続された各遊技機の前記遊技機制御用マイクロコンピュータに実行させる前記遊技機制御用のプログラムやデータをまとめて更新するようにしたことを特徴とする。
また、請求項5に係る発明は、前記請求項4に記載のデバッグシステムにおいて、前記中継装置には、自機の識別番号を設定可能な識別番号設定手段を設け、前記デバッグ装置は、前記中継装置の前記識別番号設定手段に設定されている前記識別番号によって、当該中継装置が接続されている前記遊技機を識別するようにしたことを特徴とする。
また、請求項6に係る発明は、前記請求項5に記載のデバッグシステムにおいて、前記デバッグ装置は、1又は複数の前記遊技機を括ってグループ識別情報を設定して、当該グループの各遊技機に対応する前記中継装置へ前記グループ識別情報を送信し、前記デバッグ装置より前記グループ識別情報を受信した前記中継装置は、受信した前記グループ識別情報をグループ識別情報記憶手段に記憶するようにしたことを特徴とする。
また、請求項7に係る発明は、前記請求項6に記載のデバッグシステムにおいて、前記中継装置は、前記グループ識別情報記憶手段に記憶されている前記グループ識別情報に応じたグループ識別表示を行う表示手段を備えることを特徴とする。
本発明に係るデバッグシステムによれば、バグ取り等で更新した遊技機制御用のプログラムやデータ(遊技機制御用プログラム等)を中継装置の記憶手段に記憶させることで、遊技機制御用マイクロコンピュータのCPU部は、中継装置の記憶部に記憶された遊技機制御用のプログラムやデータを読み出して実行できるので、遊技機制御用マイクロコンピュータ自体を交換すること無く、更新された遊技機制御用プログラム等による実射試験を効率良く行うことが可能となる。
本発明に係るデバッグシステムをぱちんこ式遊技機の開発に適用した概略構成図である。 遊技機制御用マイクロコンピュータおよび中継装置の実施形態を示す機能ブロック図である。
以下、本発明に係るデバッグシステムの実施形態を、添付図面に基づいて詳細に説明する。
図1に例示するデバッグシステム1は、実射試験に用いる多数の遊技機10(例えば、第1遊技機10A、第2遊技機10B、第3遊技機10C、…)と、デバッグ作業に利用するデバッグ装置としてのデバッグ制御用PC20と、各遊技機10に対応して設けられる中継装置30(例えば、第1中継装置30A、第2中継装置30B、第3中継装置30C、…)と、これらの中継装置30とデバッグ制御用PC20とを接続するネットワーク40を含む。なお、ネットワーク40で用いる通信プロトコルは任意のもので構わない。また、各中継装置30とデバッグ制御用PC20との接続は、有線であっても、無線であっても構わない。
図1に例示した遊技機10は、遊技球を用いた弾球遊技を行えるぱちんこ式遊技機である。遊技機10における主な遊技進行の制御等を担う主制御基板100には、遊技機制御用マイクロコンピュータ110が搭載され、各種の遊技機能装置を制御する。この遊技機制御用マイクロコンピュータ110は、例えばコネクタ付ケーブル200を介して中継装置30と接続され、この中継装置30の機能により、遊技機10の実射試験で得られたデータ(例えば、発射数、アウト数、払出数、抽出乱数値など)を取得してデバッグ制御用PC20へ送信したり、デバッグ制御用PC20からの指令に基づくコマンド等を遊技機制御用マイクロコンピュータ110へ送信したりする。
遊技機制御用マイクロコンピュータ110の内部には、遊技機制御用プログラムおよび該遊技機制御用プログラムが参照するデータ(以下、遊技機制御用プログラム等という)が固定的に記憶されており、遊技機制御用プログラム等に基づいて遊技機制御用マイクロコンピュータ110が行う遊技動作の一例は、次のようなものになる。
遊技機10の遊技盤面に設けられた遊技球センサからの入力信号を監視し、遊技球の入賞を検知すると、入賞口の種別に応じて予め定められている払出数分の遊技球を払い出す。遊技球が入賞した入賞口が始動口であった場合、特別図柄装置における図柄変動などの演出をするとともに、大当たりか否かの判定を行う。大当たりの判定は、遊技球が始動口へ入賞したのを検知したタイミングで取得した乱数値が、予め定めておいた特定の値と一致するか否かで行う。すなわち、始動口への入賞時に取得した乱数値が特定の値と一致した場合に、これを大当たりと判定するのである。なお、この処理をぱちんこ式遊技機の内部抽選と呼ぶ。
内部抽選の確率は、乱数の取り得る値の範囲と、大当たりと判定する乱数値の個数で決まる。例えば、乱数の取り得る値の範囲が、0〜199であり、7という値1個だけを大当たりの乱数値と定めておいた場合には、大当たりの確率は1/200となる。
上記のようにして大当たりと判定された場合、役物装置のソレノイドを駆動して大入賞口を開放し、大入賞口へ遊技球が入賞できる大当たり遊技動作を行う。そして、遊技球センサにより、大入賞口への遊技球の入賞を検知すると、入賞の都度、予め定められている払出数分の遊技球を払い出す。大入賞口に所定個数以上の遊技球が入賞したことを検知すると、大入賞口をいったん閉じるが、大入賞口の開放が、所定の回数に達しない場合、再び大入賞口を開放する。なお、大当たり時に何回大入賞口を開放するかは、大当たりの確率とともに、遊技機の仕様として適宜に定められている。
一方、回胴式遊技機の場合、遊技機制御用マイクロコンピュータ110に書き込まれている遊技機制御用プログラム等による遊技動作の一例は、次のようなものになる。
メダル投入口から遊技メダルが投入されると、これを遊技メダル投入センサによって検知する。1回の遊技で投入できる最大枚数よりも多くの遊技メダルが投入された場合、超過した遊技メダルは内部に貯留され、その貯留枚数を更新する。なお、遊技メダルが投入されるのではなく、投入ボタンが操作された場合、それは貯留された遊技メダルが投入されたものとみなし、貯留数を減じて、投入数を加算する。
回胴回転装置のスタートレバーが操作されたのを検知すると、スタートレバー操作を検知したタイミングで乱数を取得し、その乱数の値によって、回胴が停止したときに、どの図柄を揃えてもよいか決定する。この処理を回胴式遊技機の内部抽選と呼ぶ。ここで、ある図柄について揃えてもよいと決定した場合、その図柄について「フラグを立てる」と表現する。次いで、ステッピングモータのパルスを出力することにより、回胴回転装置を制御する。
そして、停止ボタンが操作されたことを検知すると、回胴回転装置によって回転していた回胴を停止させるのであるが、このとき、回転している回胴の停止位置近くの図柄が、フラグの立った図柄である場合は、その図柄が停止位置に揃って止まるように回胴回転装置を制御し、フラグの立った図柄が停止位置近くにない場合は、特定の図柄が停止位置に揃わないように回胴回転装置を制御する。つまり、回胴式遊技機で図柄が揃うのは、回胴式遊技機の内部抽選によって特定の図柄についてフラグが立ち、かつ、遊技者が停止ボタンをその図柄が停止位置に差し掛かったタイミングで操作した場合に限られる。
停止位置に図柄が揃った場合、揃った図柄に応じた枚数の遊技メダルを、払出装置から払い出すか、又は、貯留数をその分増加させる。
このように、ぱちんこ式遊技機および回胴式遊技機の何れにおいても、遊技機制御用マイクロコンピュータ110に書き込まれている遊技機制御用プログラム等によって、遊技状態の遷移の制御、及び、各遊技状態における遊技メダル等の投入と払い出しの制御を全て行っている。したがって、遊技機の開発段階で、遊技機制御用プログラム等のデバッグ作業は重要であり、デバッグ作業を効率良く行えるデバッグシステム1が望まれる。
また、デバッグ作業においては、複数の機種を同時に実射試験してデータ収集している場合や、同一機種でも異なるプログラムで実射試験を行っている場合もあるので、試作機をグループ分けして管理すれば、作業効率を高めることができる。図1においては、第1遊技機10Aと第2遊技機10Bをグループ番号01(グループID:01)、第3遊技機10Cをグループ番号02(グループID:02)、…として、デバッグ制御用PC20が管理している。
次に、デバッグシステム1における遊技機制御用マイクロコンピュータ110および中継装置30の詳細機能を説明する。図2は、遊技機制御用マイクロコンピュータ110および中継装置30の概略構成である。
遊技機制御用マイクロコンピュータ110は、デバッグ作業に適した構造を備えるカスタムチップであり、出荷品に搭載する量産チップではないが、量産チップと同様、その内部には、少なくとも、CPU部111、ROM部112、RAM部113、内部バス114、外部バスインターフェース115、通信制御部116、チップID記憶部117を備えたワンチップ構造である。量産チップである通常の遊技機制御用マイクロコンピュータ110においては、CPU部111が、ROM部112に記憶されている遊技機制御用プログラムと参照用のデータに基づいて、ぱちんこ遊技を進行する制御を行う。また、RAM部113は、遊技進行に伴ってCPU部111が抽出した乱数値などの一時的な記憶情報を書き込むワークメモリとして用いられる。
外部バスインターフェース115は、遊技機制御用マイクロコンピュータ110の外部と通信を行うためのインターフェースであり、主制御基板100に搭載されている各回路や他の制御基板等との送受信を可能にする。しかして、遊技機制御用マイクロコンピュータ100で用いる外部バスインターフェース115には、CPU部111が外部(後に詳述)へアクセス可能なアドレスを定義してあり、少なくとも、CPU部111がROM部112へアクセスするのと同様に、CPU部111がチップ外の該当アドレスから遊技機制御用プログラム等を読み出すことができる。
通信制御部116は、遊技機制御用マイクロコンピュータ110のセキュリティ管理を担うもので、適正な認証条件を満たした外部装置に対してのみ、チップID記憶部117に記憶されている当該遊技機制御用マイクロコンピュータ110に付されたチップIDや、ROM部112に記憶された遊技機制御用プログラム等の読み出しを可能にする。
一方、中継装置30は、少なくとも、CPU部31、メモリ部32、内部バス33、外部バスインターフェース34、通信制御部35、識別番号設定部36、グループID記憶部37、表示部38を備えている。中継装置30の通信制御部35は、ネットワーク40を介してデバッグ制御用PC20と接続され、デバッグ制御用PC20からの指令や遊技機制御用プログラム等を受信し、デバッグ制御用PC20から求められた収集データ(遊技機10の実射試験で収集されたデータ)を遊技機制御用マイクロコンピュータ110より取得してデバッグ制御用PC20へ送信する。また、デバッグ制御用PC20から供給される遊技機制御用プログラム等は、記憶手段としてのメモリ部32に記憶される。
中継装置30の外部バスインターフェース34は、遊技機制御用マイクロコンピュータ110の外部バスインターフェース115と対応したインターフェースを備え、コネクタ付ケーブル200を介して遊技機制御用マイクロコンピュータ110と接続される。しかして、遊技機制御用マイクロコンピュータ110の外部バスインターフェース115に定義されたアドレスは、中継装置30のメモリ部32のアドレスに対応させてある。したがって、遊技機制御用マイクロコンピュータ110のCPU部111は、内部バス114、外部バスインターフェース115、中継装置30の外部バスインターフェース34、内部バス33の経路で、メモリ部32に記憶されている遊技機制御用プログラム等を読み込むことが可能となる。
すなわち、バグ取りなどで更新した遊技機制御用プログラム等を中継装置30のメモリ部32に記憶させておけば、遊技機制御用マイクロコンピュータ110のCPU部111が、中継装置30のメモリ部32から更新した遊技機制御用プログラム等を読み出して実行するので、更新した遊技機制御用プログラム等を遊技機制御用マイクロコンピュータ110に実行させた遊技機10による実射試験を行うことが可能となる。よって、プログラム等を更新する度に、わざわざ主制御基板100から遊技機制御用マイクロコンピュータ110を取り外して、更新プログラムを書き込んだ別の遊技機制御用マイクロコンピュータ110を取り付ける作業が不要となり、非常に効率良くデバッグ作業を行うことができる。
また、中継装置30のCPU部31は、必要に応じて、外部バスインターフェース34が遊技機制御用マイクロコンピュータ110の外部バスインターフェース115に対してデータを出力するのを停止する(外部バスインターフェース34を遊技機制御用マイクロコンピュータ110に対して閉じる)ことができる。このように、中継装置30において、外部バスインターフェース34を遊技機制御用マイクロコンピュータ110に対して閉じると、遊技機制御用マイクロコンピュータ110のCPU部111は、中継装置30のメモリ部32から遊技機制御用プログラム等を読み出せなくなる。したがって、中継装置30のメモリ部32に格納した遊技機制御用プログラム等を遊技機制御用マイクロコンピュータ110のCPU部111が読み込むことを許可するか、読み込むことを許否するかを、中継装置30側でコントロールすることができる。
なお、遊技機制御用マイクロコンピュータ110内部のROM部112およびRAM部113と混同しないように、CPU部111から見た中継装置30内のメモリ部32のアドレスを、ROM部112およびRAM部113のアドレスとは異なるアドレスとして外部バスインターフェース115に定義しておく必要がある。また、メモリ部32にROM領域とRAM領域を分けてアドレスを定義しておき、メモリ部32のROM領域をROM部112に対応する遊技機制御用プログラム等の記憶領域に、メモリ部32のRAM領域をRAM部113に対応するワークメモリ領域に、夫々割り当てるようにしても良い。かくすれば、遊技機制御用マイクロコンピュータ110のCPU部111は、遊技進行に伴って抽出した乱数値などの一時的な記憶情報をメモリ部32に書き込んでゆくので、中継装置30は、これらの情報を遊技機制御用マイクロコンピュータ110のRAM部113からわざわざ読み込む必要がなく、自身のメモリ部32から直接読み込んでデバッグ制御用PC20へ送信できる。
上述したデバッグシステム1において、更新した遊技機制御用プログラム等を遊技機制御用マイクロコンピュータ110のCPU部111に読み込ませるタイミングは特に限定されない。例えば、デバッグ制御用PC20から中継装置30に対して遊技機制御用プログラム等が送信され、これをメモリ部32に格納したタイミングで、遊技機制御用マイクロコンピュータ110のCPU部111に読み込ませるようにしても良いし、実射試験のデータ収集が所定条件を達成したタイミング(例えば、中継装置30が収集データをデバッグ制御用PC20へ送信したタイミング)で行わせるようにしても良い。
また、更新した遊技機制御用プログラム等を遊技機制御用マイクロコンピュータ110のCPU部111に読み込ませるための手法も特に限定されるものではない。例えば、遊技機制御用マイクロコンピュータ110のリセット時に、中継装置30のメモリ部32のアドレスへジャンプするプログラムをROM部112に記憶させておき、遊技機制御用マイクロコンピュータ110のCPU部111に対してリセットをかければ、更新した遊技機制御用プログラム等を遊技機制御用マイクロコンピュータ110のCPU部111に読み込ませることができる。また、割込み処理としてメモリ部32のアドレスへジャンプするプログラムをROM部112に記憶させておき、中継装置30の外部バスインターフェース34から遊技機制御用マイクロコンピュータ110のCPU部111に対して割込み信号を送出することで、更新した遊技機制御用プログラム等を遊技機制御用マイクロコンピュータ110のCPU部111に読み込ませることができる。
ここで、遊技機制御用マイクロコンピュータ110のリセットによって、中継装置30のメモリ部32に格納した遊技機制御用プログラム等を遊技機制御用マイクロコンピュータ110のCPU部111に読み込ませて実行開始させる具体的手法について説明する。
遊技機制御用マイクロコンピュータ110のROM部112には、リセット時にCPU部111がROM部112からプログラムを読み出すべく設定されたアドレスがあり、ROM部112の該当アドレスには、メモリ部32の先頭アドレス(遊技機制御用プログラム等の開始行)へジャンプする命令を書き込んでおく。すなわち、CPU部111は、リセット時にROM部112から遊技機制御用プログラム等を読み出すことは無く、必ず、中継装置30のメモリ部32から遊技機制御用プログラム等を読み出すのである。このため、中継装置30が遊技機制御用マイクロコンピュータ110に接続されていないか、中継装置30の外部バスインターフェース34が遊技機制御用マイクロコンピュータ110の外部バスインターフェース115に対して閉じているときは、CPU部111がメモリ部32から遊技機制御用プログラム等の開始行を適正に読み込めず、中継装置30の非接続による不正命令を読み込むことになって、不正命令受信によるリセットがかかる。このリセットによって、CPU部111は再び中継装置30のメモリ部32を読み出そうとするが、読み出せずにリセットが繰り返され、遊技機制御用マイクロコンピュータ110が正常に起動することはない。
上記構造の遊技機制御用マイクロコンピュータ110を備える遊技機10において、遊技機制御用マイクロコンピュータ110が中継装置30のメモリ部32に格納された遊技機制御用プログラム等を実行して実射試験を行っているとき、中継装置30がデバッグ制御用PC20からのダウンロード開始コマンドを受信すると、まず、中継装置30のCPU部31が外部バスインターフェース34を遊技機制御用マイクロコンピュータ110の外部バスインターフェース115に対して閉じ、外部バスインターフェース34から遊技機制御用マイクロコンピュータ110に対してデータ出力するのを停止する。
これにより、遊技機制御用マイクロコンピュータ110のCPU部111は、中継装置30のメモリ部32から遊技機制御用プログラム等を読み出せなくなり、不正命令受信によるリセットが繰り返されるようになる。と同時に、遊技機制御用マイクロコンピュータ110のCPU部111からメモリ部32へのアクセスがなくなることで、メモリ部32の内容を書き換える準備が整う。
そして、遊技機制御用マイクロコンピュータ110が不正命令リセットのループを繰り返している間に、中継装置30は、デバッグ制御用PC20から新しい遊技機制御用プログラム等をダウンロードし、メモリ部32に格納する。ダウンロードが完了したら、中継装置30の外部バスインターフェース34を遊技機制御用マイクロコンピュータ110の外部バスインターフェース115に対して開く。これにより、遊技機制御用マイクロコンピュータ110のCPU部111は、中継装置30のメモリ部32から新しい遊技機制御用プログラム等を読み出せるようになるので、次にリセットがかかったタイミングで新しい遊技機制御用プログラム等を用いた実射試験が速やかに再開される。なお、中継装置30から遊技機制御用マイクロコンピュータ110をリセットする信号を用意しておき、新しい遊技機制御用プログラム等のダウンロードが完了したタイミングで、遊技機制御用マイクロコンピュータ110の主制御基板に対してリセットをかけるようにしても良い。
次に、遊技機制御用マイクロコンピュータ110へ割込みをかけることによって、中継装置30のメモリ部32に格納した遊技機制御用プログラム等を遊技機制御用マイクロコンピュータ110のCPU部111に読み込ませて実行開始させる具体的手法について説明する。
遊技機制御用マイクロコンピュータ110のROM部112には、遊技機制御用プログラム等が書き込まれており、通常は、CPU部111がROM部112からプログラムを読み出して遊技機制御を行う。但し、ROM部112に書き込まれている遊技機制御プログラム等は、実射試験開始時に作成した古いプログラムである。また、ROM部112には、割込み信号を受けたときの割込み処理として中継装置30のメモリ部32の先頭アドレス(遊技機制御用プログラム等の開始行)へジャンプする命令を書き込んでおく。すなわち、CPU部111は、割込み信号を受信すると、この割り込み処理として、必ず、中継装置30のメモリ部32から遊技機制御用プログラム等を読み出すのである。
上記構造の遊技機制御用マイクロコンピュータ110において、CPU部111が中継装置30のメモリ部32に格納された遊技機制御用プログラム等を実行して実射試験を行っているとき、中継装置30がデバッグ制御用PC20からのダウンロード開始コマンドを受信すると、まず、中継装置30の外部バスインターフェース34から遊技機制御用マイクロコンピュータ110に対してデータ出力するのを停止する。
これにより、遊技機制御用マイクロコンピュータ110のCPU部111は、中継装置30のメモリ部32から遊技機制御用プログラム等を読み出せなくなり、不正命令受信によるリセットが生じ、CPU部111がROM部112から古いプログラムを読み出して遊技機制御を行うようになる。これと同時に、遊技機制御用マイクロコンピュータ110のCPU部111からメモリ部32へのアクセスがなくなることで、メモリ部32の内容を書き換える準備が整う。
そして、遊技機制御用マイクロコンピュータ110が古いプログラムで遊技制御を実行している間に、中継装置30は、デバッグ制御用PC20から新しい遊技機制御用プログラム等をダウンロードし、メモリ部32に格納する。ダウンロードが完了したら、中継装置30の外部バスインターフェース34を遊技機制御用マイクロコンピュータ110の外部バスインターフェース115に対して開く。そして、中継装置30から遊技機制御用マイクロコンピュータ110へ割込み信号を出力すると、CPU部111は中継装置30のメモリ部32から新しい遊技機制御用プログラム等を読み出して実行開始するので、新しい遊技機制御用プログラム等を用いた実射試験が速やかに再開される。
なお、中継装置30のメモリ部32に格納された最新の遊技機制御用プログラム等を遊技機制御用マイクロコンピュータ110に実行させて実射試験を行っている間に、意図しないリセットが発生したとき、遊技機制御用マイクロコンピュータ110のCPU部111はROM部112から古いプログラムを読み出して再起動してしまうため、実射試験が中断されてしまう。そこで、CPU部111からリセット状態を示す信号(リセットモニタ信号)を出力させる構成としておき、リセットモニタ信号が外部バスインターフェース115を介して中継装置30へ入力されるようにすれば、CPU部111のリセット状態を検知した中継装置30が、速やかに遊技機制御用マイクロコンピュータ110へ割込み信号を出力することで、再び中継装置30のメモリ部32に格納された最新の遊技機制御用プログラム等を遊技機制御用マイクロコンピュータ110に実行させるように調整することが可能となる。
上述したように、遊技機10の遊技機制御用マイクロコンピュータ110に新しい遊技機制御用プログラム等を実行させる機能を備えた中継装置30は、各遊技機10と1対1で接続されると共に、デバッグ制御用PC20と接続される。したがって、デバッグ制御用PC20から複数の中継装置30へ同時に遊技機制御用プログラム等の書き換えを指示することで、該当する中継装置30と接続された各遊技機10の遊技機制御用マイクロコンピュータ110に実行させる遊技機制御用プログラム等をまとめて更新することが可能となり、更なるデバッグ作業の効率化を期せる。
また、各中継装置30には識別番号設定部36を設けてあり、この識別番号設定部36によって自機の識別番号を設定することができる。この識別番号設定部36は、人為的操作によって任意の番号に設定できるものである。各中継装置30に対して設定された識別番号はデバッグ制御用PC20に送信され、デバッグ制御用PC20では、中継装置30の識別番号と、この中継装置30が接続されている遊技機10の固有情報(試作機の番号や機種など)とを紐付けて管理することで、各中継装置30へ送信する遊技機制御用プログラム等を適切に判断できる。なお、1台のデバッグ制御用PC20が管理している中継装置30の中に、識別番号が重複しているものがあれば、ウォーニング表示などで警告し、該当する中継装置30の識別番号設定部36による識別番号の再設定を作業者に促すようにしても良い。
ただし、中継装置30に設定した識別番号は、中継装置30の電源を落としたり、リセットされたりした後にも、同じ設定値として継続利用できる必要がある。かくするために、例えば、中継装置30に設ける識別番号設定部37は、設定内容を保持できるロータリースイッチやディップスイッチ等で構成し、中継装置30の起動時に識別番号設定部37の設定内容を読み込むことで自機の識別番号を特定できるようにしても良いし、入力された識別番号を不揮発性のメモリ、或いは電池や蓄電コンデンサ等でバックアップされたメモリに記憶しておくようにしても良い。
前述したように、デバッグ制御用PC20は、複数の遊技機10を一括りのグループとして管理することで、効率良くデバッグ作業を行うことが可能となる。そこで、各遊技機10に1対1で接続されている中継装置30に設定された識別番号を用いて、デバッグ制御用PC20によるグループ管理を行うものとする。
例えば、同一機種の試作機である複数台の遊技機10に対応する中継装置30の識別番号を選定して、一つのグループを形成する。グループ管理を行うことができれば、プログラム更新対象の中継装置30を逐一指定しなくても、グループを指定して遊技機制御用プログラム等の送信を一斉に行うことが可能となる。実射試験においては、全ての遊技機が同一機種の場合だけでなく、異なる複数の機種を同時に試験したり、同一の機種であっても大当り確率の異なるバージョンを同時に試験したりする場合があるので、同じ遊技機制御用プログラムを適用できる遊技機群をグループとして括り、遊技機制御用プログラム等の更新操作を行うときには、該当するグループを操作対象とすることで、遊技機制御用プログラム等の更新操作を簡便にすると共に、操作ミスを低減させることができる。
グループ管理を可能にするために、デバッグ制御用PC20は、グループ識別情報としてのグループIDを各グループに設定し、該当するグループの各中継装置30に対して自機が属するグループのグループIDを送信する。なお、グループIDは数値であってもよいし、数値と記号の組合せであってもよい。そして、デバッグ制御用PC20からグループIDを受信した中継装置30は、グループ識別情報記憶手段としてのグループID記憶部37にグループIDを記憶し、記憶したグループIDに対応した表示を表示部38に対して行う。なお、グループID記憶部37の機能は、メモリ部32によって実現するようにしても構わない。
表示部38は、グループIDに対応した表示を行うことができれば、どのような表示機能のものでも構わない。例えば、数桁の番号数値からなるグループIDをそのまま表示する場合には、数桁のセグメント表示器でも良いし、低画素の液晶表示器を用いることもできる。また、グループIDを特定の色彩に対応させておく場合には、それらの色彩表示を行える多色発光パネルやカラー液晶表示パネル等を表示部38として用いることができる。なお、グループIDを色彩に対応させる場合、各グループIDに対応させた色彩が視認困難な類似色とならないように注意しておく必要がある。
このように、各中継装置30に設けた表示部38によってグループIDを確認することができれば、デバッグ制御用PC20で設定したグループ割り当てを、各遊技機10に接続された中継装置30の表示部38で実際に確認できるので、異なる機種が同一のグループに含まれるような作業ミスを効率的に回避できるという利点がある。特に、実射試験に供される遊技機10とデバッグ制御用PC20とが別の部屋にあったり、同一の部屋にあっても少し離れていたりして、各遊技機10の外観とデバッグ制御用PC20のグループ設定画面とを同時に目視することができない場合、各遊技機10の外観と各中継装置30における表示部38のグループ表示とからグループ分けの適否を確認できるメリットは非常に大きい。
以上、本発明に係るデバッグシステムの実施形態を添付図面に基づいて説明したが、本発明は、この実施形態に限定されるものではなく、特許請求の範囲に記載の構成を変更しない範囲で、公知既存の等価な技術手段を転用することにより実施しても構わない。
1 デバッグシステム
10 遊技機
100 主制御基板
110 遊技機制御用マイクロコンピュータ
111 CPU部
112 ROM部
113 RAM部
115 外部バスインターフェース
200 コネクタ付ケーブル
20 デバッグ制御用PC
30 中継装置
32 メモリ部
34 外部バスインターフェース
35 通信制御部
40 ネットワーク

Claims (7)

  1. 遊技機の主たる制御を行う主制御基板に設けられるワンチップ構造の遊技機制御用マイクロコンピュータと、該遊技機制御用マイクロコンピュータが遊技機制御を行うために用いる遊技機制御用のプログラムやデータに含まれるバグを除去するデバッグ作業に利用するデバッグ装置と、前記遊技機制御用マイクロコンピュータと前記デバッグ装置との間に接続される中継装置と、からなるデバッグシステムであって、
    前記中継装置は、少なくとも、前記デバッグ装置から供給される前記遊技機制御用のプログラムやデータを記憶する記憶手段と、前記遊技機制御用マイクロコンピュータの外部バスインターフェースに対応した外部バスインターフェースと、を備え、
    前記遊技機制御用マイクロコンピュータは、少なくとも、前記遊技機制御用のプログラムやデータを記憶するROM部と、該ROM部から前記遊技機制御用のプログラムやデータを読み出して実行するCPU部と、該CPU部が前記中継装置の前記記憶手段へアクセス可能なアドレスが定義された外部バスインターフェースと、を備え、
    前記遊技機制御用マイクロコンピュータの前記CPU部が、前記遊技機制御用のプログラムやデータの読み出し先を前記ROM部から前記中継装置の前記記憶手段に変更し、前記デバッグ装置から前記中継装置の前記記憶手段に記憶された前記遊技機制御用のプログラムやデータを、前記遊技機制御用マイクロコンピュータの前記CPU部が読み出して実行することにより、前記遊技機制御用のプログラムやデータを更新できるようにしたことを特徴とするデバッグシステム。
  2. 前記遊技機制御用マイクロコンピュータの前記CPU部は、リセット信号を契機として、前記記憶手段に記憶された前記遊技機制御用のプログラムやデータを読み出すようにしたことを特徴とする請求項1に記載のデバッグシステム。
  3. 前記遊技機制御用マイクロコンピュータの前記CPU部は、前記中継装置からの割込み信号を契機として、前記記憶手段に記憶された前記遊技機制御用のプログラムやデータを読み出すようにしたことを特徴とする請求項1に記載のデバッグシステム。
  4. 前記中継装置は、1つの前記遊技機における前記遊技機制御用マイクロコンピュータと1対1で接続し、
    前記デバッグ装置は、複数の前記中継装置と接続可能とし、
    前記デバッグ装置から複数の前記中継装置へ前記遊技機制御用のプログラムやデータを書き込むことで、該当する前記中継装置と接続された各遊技機の前記遊技機制御用マイクロコンピュータに実行させる前記遊技機制御用のプログラムやデータをまとめて更新するようにしたことを特徴とする請求項1〜請求項3の何れか1項に記載のデバッグシステム。
  5. 前記中継装置には、自機の識別番号を設定可能な識別番号設定手段を設け、
    前記デバッグ装置は、前記中継装置の前記識別番号設定手段に設定されている前記識別番号によって、当該中継装置が接続されている前記遊技機を識別するようにしたことを特徴とする請求項4に記載のデバッグシステム。
  6. 前記デバッグ装置は、1又は複数の前記遊技機を括ってグループ識別情報を設定して、当該グループの各遊技機に対応する前記中継装置へ前記グループ識別情報を送信し、
    前記デバッグ装置より前記グループ識別情報を受信した前記中継装置は、受信した前記グループ識別情報をグループ識別情報記憶手段に記憶するようにしたことを特徴とする請求項5に記載のデバッグシステム。
  7. 前記中継装置は、前記グループ識別情報記憶手段に記憶されている前記グループ識別情報に応じたグループ識別表示を行う表示手段を備えることを特徴とする請求項6に記載のデバッグシステム。
JP2017076556A 2017-04-07 2017-04-07 デバッグシステム Active JP6879505B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017076556A JP6879505B2 (ja) 2017-04-07 2017-04-07 デバッグシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017076556A JP6879505B2 (ja) 2017-04-07 2017-04-07 デバッグシステム

Publications (2)

Publication Number Publication Date
JP2018175149A JP2018175149A (ja) 2018-11-15
JP6879505B2 true JP6879505B2 (ja) 2021-06-02

Family

ID=64280080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017076556A Active JP6879505B2 (ja) 2017-04-07 2017-04-07 デバッグシステム

Country Status (1)

Country Link
JP (1) JP6879505B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7217956B2 (ja) * 2019-11-07 2023-02-06 株式会社ユニバーサルエンターテインメント 遊技機
JP7217952B2 (ja) * 2019-11-07 2023-02-06 株式会社ユニバーサルエンターテインメント 遊技機
JP7217951B2 (ja) * 2019-11-07 2023-02-06 株式会社ユニバーサルエンターテインメント 遊技機
JP7217957B2 (ja) * 2019-11-07 2023-02-06 株式会社ユニバーサルエンターテインメント 遊技機

Also Published As

Publication number Publication date
JP2018175149A (ja) 2018-11-15

Similar Documents

Publication Publication Date Title
JP6879505B2 (ja) デバッグシステム
US7618317B2 (en) Method for developing gaming programs compatible with a computerized gaming operating system and apparatus
US7988559B2 (en) Computerized gaming system, method and apparatus
US20110179409A1 (en) Computerized gaming system, method and apparatus
EP1366453A1 (en) Computerized gaming system, method and apparatus
JP2008194113A (ja) 遊技機
JP6879506B2 (ja) デバッグシステム
JP2018089100A (ja) 遊技機制御用マイクロコンピュータ
JP2016077819A (ja) 遊技機
JP2017035130A (ja) 遊技機
JP2014213033A (ja) ぱちんこ遊技機
JP4361176B2 (ja) 遊技機
JP2012228564A (ja) 遊技機
JP5380656B2 (ja) 遊技システム
JP2003144658A (ja) 弾球遊技機
JP6052905B2 (ja) ぱちんこ遊技機
JP7340356B2 (ja) 遊技機
JP2014213034A (ja) ぱちんこ遊技機
JP6395143B2 (ja) 遊技機、遊技機のリサイクル方法及びデータ書込装置
JP2011078650A5 (ja)
JP3736974B2 (ja) 遊技機の制御装置
JP7214570B2 (ja) 遊技機
JP7200043B2 (ja) 遊技機
JP2005304702A (ja) 遊技機評価システム
JP7114524B2 (ja) 遊技機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210421

R150 Certificate of patent or registration of utility model

Ref document number: 6879505

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250