JP6873001B2 - 無線通信機能を備えた半導体記憶装置及び書き込み制御方法 - Google Patents
無線通信機能を備えた半導体記憶装置及び書き込み制御方法 Download PDFInfo
- Publication number
- JP6873001B2 JP6873001B2 JP2017146567A JP2017146567A JP6873001B2 JP 6873001 B2 JP6873001 B2 JP 6873001B2 JP 2017146567 A JP2017146567 A JP 2017146567A JP 2017146567 A JP2017146567 A JP 2017146567A JP 6873001 B2 JP6873001 B2 JP 6873001B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- write
- write data
- error
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims description 84
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 238000000034 method Methods 0.000 title claims description 25
- 238000001514 detection method Methods 0.000 claims description 72
- 238000012545 processing Methods 0.000 claims description 61
- 230000006870 function Effects 0.000 claims description 11
- 238000012546 transfer Methods 0.000 claims description 5
- 238000012790 confirmation Methods 0.000 description 58
- 230000004044 response Effects 0.000 description 22
- 238000010276 construction Methods 0.000 description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 14
- 238000004364 calculation method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000013500 data storage Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000013598 vector Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1028—Power efficiency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/17—Embedded application
- G06F2212/178—Electronic token or RFID
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7202—Allocation control and policies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Security & Cryptography (AREA)
- Signal Processing (AREA)
- Detection And Correction Of Errors (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
(第1の実施の形態)
図1は、第1の実施の形態の半導体記憶装置の一例を示す図である。
図2は、書き込み制御方法の一例の流れを示すフローチャートである。
なお、図1の例では、事前エラー確認領域11aと事後エラー確認領域11bは、それぞれ1つであるが、それぞれ複数あってもよい。
図3は、第2の実施の形態の無線通信システムの一例を示す図である。
無線通信システムは、リーダライタ20、半導体記憶装置21、表示装置22を有する。
図3の例では、半導体記憶装置21と表示装置22には、電池が搭載されていない。半導体記憶装置21はアンテナ21aを介して受信した無線信号から内部電圧を生成し、その内部電圧によって、自身の通信、不揮発性メモリに対する読み書き、表示装置22の制御や表示装置22への電力供給などを行う。
図4は、リーダライタの一例を示す図である。
リーダライタ20は、ユーザインタフェース31、復調回路32、発振回路33、変調回路34、制御回路35を有する。
発振回路33は、復調回路32、変調回路34及び制御回路35を動作させるためのクロック信号CLKRWを生成する。
制御回路35は、メモリ回路35a、パケット解読回路35b、CRC計算回路35c、ハンドルレジスタ35d、再送制御回路35e、パケット構築回路35fを有する。
パケット構築回路35fは、情報DATUMIから、CRC値の計算に用いられる情報を抽出し、その情報をCRC計算回路35cに送り、CRC計算回路35cからCRC値CRCWを受ける。また、パケット構築回路35fは、情報DATUMIから、半導体記憶装置21の不揮発性メモリへの書き込み要求が発生していることを検出すると、情報DATUMIに含まれるアドレス情報に基づいて、書き込み先アドレスを以下のように指定する。
図5には、EPCglobalで規格化されたメモリ書き込みコマンド(BlockWrite)のパケットDATWRの例が示されている。
図6は、第2の実施の形態の半導体記憶装置の一例を示す図である。
半導体記憶装置21は、復調回路41、変調回路42、電圧生成回路43、発振回路44、出力制御回路45、コマンド検出部46、状態制御部47、メモリ制御部48を有する。さらに、半導体記憶装置21は、書き込みデータバッファ49、読み出しデータバッファ50、不揮発性メモリ51、アプリケーション制御部52を有する。
変調回路42は返信データMODINを変調して、アンテナ21aに供給する。
発振回路44は、内部電圧VDDに基づいて、クロック信号CMDCLKやクロック信号MODCLKを生成する。クロック信号CMDCLKは、コマンド検出部46、メモリ制御部48に供給され、クロック信号MODCLKは、出力制御回路45に供給される。
コマンド検出部46は、状態信号STATE、信号MEMBUSY、受信データDEMOUTを受け、これらの信号やデータに基づいて各種コマンド制御を行う。コマンド検出部46は、たとえば、受信データDEMOUTとして、図5に示したようなパケットDATWRと同様のパケットを受ける。コマンド検出部46は、図5に示したようなパケットDATWRに含まれる情報を、“OpeCode”、“MemBank”、“WordPtr”、“WordCount”、“DataWrite”、“Handle”、“CRC”の順で検出する。そして、コマンド検出部46は、“OpeCode”の値を示す情報CMDMEMを出力する。また、コマンド検出部46は、“MemBank”と“WordPtr”の値を示す情報CMDADRを出力し、“WordCount”の値を示す情報CMDLENを出力し、“Handle”の値を示す情報CMDHNDを出力する。さらに、コマンド検出部46は、“DataWrite”の内容を示す情報CMDDATを出力する。
制御信号生成部48aは、情報CMDMEM,CMDLEN,CMDHND、信号NOERR,ISERR,AREANBFを受ける。制御信号生成部48aは、情報CMDMEM,CMDLEN,CMDHND、信号NOERR,ISERR,AREANBFに基づいて、ライトイネーブル信号MEMWEやクロック信号MEMCLKなどの、制御信号を生成する。
制御信号生成部48aは、書き込み先アドレスが事後エラー確認領域51bの範囲内である旨の信号AREANBFを受けると、情報CMDLENに基づく期間、ライトイネーブル信号MEMWEをアサートし、クロック信号MEMCLKを出力する。一方、制御信号生成部48aは、書き込み先アドレスが事前エラー確認領域51aの範囲内である旨の信号AREANBFを受けると、信号NOERRがアサートされた後に、ライトイネーブル信号MEMWEをアサートし、クロック信号MEMCLKを出力する。
データ制御部48cは、不揮発性メモリ51への書き込み時、信号AREANBFがLレベルである場合、書き込みデータバッファ49から供給されるデータを選択し、書き込みデータMEMDIとして出力する。信号AREANBFがHレベルである場合、データ制御部48cは、情報CMDDATを選択し、書き込みデータMEMDIとして出力する。
書き込みデータバッファ49は、情報CMDDATを一時的に記憶する揮発性の記憶回路である。ただし、信号AREANBFがHレベルの場合には、書き込みデータバッファ49は無効化され、情報CMDDATを記憶しない。
不揮発性メモリ51は、たとえば、フラッシュメモリ、EEPROM、FeRAM、MRAMなどである。不揮発性メモリ51は、アドレスで区別される事前エラー確認領域51aと事後エラー確認領域51bを有する。
アドレス制御部48bは、情報CMDADRから、特定のアドレスに対するコマンドを受信したことを判定すると、アプリケーション動作を実行させるために、信号AREAAPPをアサートする。
図8は、書き込み動作処理の一例を示すタイミングチャートである。図8では、書き込みデータが書き込みデータバッファ49を介さずに不揮発性メモリ51に書き込まれる際の動作例が示されている。
図8に示した処理と同様に、図9においても、情報CMDMEM,CMDADR,CMDLEN,CMDDAT,CMDHNDが順に、検出した内容を示す値となる。
以上、実施の形態に基づき、本発明の無線通信機能を備えた半導体記憶装置及び書き込み制御方法の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
(付記1) 第1の領域と第2の領域とを有する不揮発性メモリと、
揮発性の記憶回路と、
第1の書き込みデータと、前記第1の領域の範囲内の書き込み先を示す第1のアドレスと、前記第1の書き込みデータの誤り検出に用いられる第1の誤り検出情報とを含む第1のデータ、または、前記第1の書き込みデータよりもデータ量が大きい第2の書き込みデータと、前記第2の領域の範囲内の書き込み先を示す第2のアドレスとを含む第2のデータ、を受信する無線通信処理部と、
前記第1のアドレスまたは前記第2のアドレスに基づいて前記無線通信処理部が前記第1のデータと前記第2のデータの何れを受信したか判定し、前記無線通信処理部が前記第1のデータを受信した場合、前記第1の書き込みデータを前記記憶回路に記憶し、前記第1の誤り検出情報に基づいて、前記第1の書き込みデータの誤りの有無を検出し、前記誤りがない場合に、前記第1の書き込みデータを前記記憶回路から読み出し、前記第1のアドレスに基づいて前記第1の領域に記憶し、前記無線通信処理部が前記第2のデータを受信した場合、前記第2の書き込みデータを、前記記憶回路を介さずに前記第2のアドレスに基づいて前記第2の領域に記憶する、制御部と、
を有する無線通信機能を備えた半導体記憶装置。
前記制御部は、前記第2の書き込みデータを前記第2の領域に記憶した後、前記第2の誤り検出情報に基づいて、前記第2の書き込みデータの誤りの有無を検出する、
付記1に記載の半導体記憶装置。
(付記5) 前記無線通信処理部は、前記第1のデータまたは前記第2のデータを含む無線信号から前記制御部を動作させる内部電圧を生成する、付記1乃至4の何れか1つに記載の半導体記憶装置。
制御部は、前記第1のアドレスまたは前記第2のアドレスに基づいて前記無線通信処理部が前記第1のデータと前記第2のデータの何れを受信したか判定し、
前記制御部は、前記無線通信処理部が前記第1のデータを受信した場合、前記第1の書き込みデータを揮発性の記憶回路に記憶し、前記第1の誤り検出情報に基づいて、前記第1の書き込みデータの誤りの有無を検出し、前記誤りがない場合に、前記第1の書き込みデータを前記記憶回路から読み出し、前記第1のアドレスに基づいて前記第1の領域に記憶し、
前記制御部は、前記無線通信処理部が前記第2のデータを受信した場合、前記第2の書き込みデータを、前記記憶回路を介さずに前記第2のアドレスに基づいて前記第2の領域に記憶する、
書き込み制御方法。
前記制御部は、前記第2の書き込みデータを前記第2の領域に記憶した後、前記第2の誤り検出情報に基づいて、前記第2の書き込みデータの誤りの有無を検出する、
付記6に記載の書き込み制御方法。
(付記10) 前記無線通信処理部は、前記第1のデータまたは前記第2のデータを含む無線信号から前記制御部を動作させる内部電圧を生成する、付記6乃至9の何れか1つに記載の書き込み制御方法。
前記第1のデータまたは前記第2のデータを前記半導体記憶装置に送信するリーダライタと、
を有する無線通信システム。
付記11に記載の無線通信システム。
前記半導体記憶装置は、前記第1の書き込みデータである前記表示装置の設定情報と、前記第2の書き込みデータである画像データを、前記表示装置に供給する、
付記11乃至13の何れか1つに記載の無線通信システム。
11 不揮発性メモリ
11a 事前エラー確認領域
11b 事後エラー確認領域
12 揮発性バッファ
13 無線通信処理部
13a アンテナ
14 制御部
15a,15b 受信データ
ADa,ADb アドレス
CRCa,CRCb 誤り検出情報
DATAa,DATAb 書き込みデータ
SIZEa,SIZEb サイズ
SIZEc 記憶容量
WCND 情報
Claims (6)
- 第1の領域と第2の領域とを有する不揮発性メモリと、
揮発性の記憶回路と、
第1の書き込みデータと、前記第1の領域の範囲内の書き込み先を示す第1のアドレスと、前記第1の書き込みデータの誤り検出に用いられる第1の誤り検出情報とを含む第1のデータ、または、前記第1の書き込みデータよりもデータ量が大きい第2の書き込みデータと、前記第2の領域の範囲内の書き込み先を示す第2のアドレスとを含む第2のデータ、を受信する無線通信処理部と、
前記第1のアドレスまたは前記第2のアドレスに基づいて前記無線通信処理部が前記第1のデータと前記第2のデータの何れを受信したか判定し、前記無線通信処理部が前記第1のデータを受信した場合、前記第1の書き込みデータを前記記憶回路に記憶し、前記第1の誤り検出情報に基づいて、前記第1の書き込みデータの誤りの有無を検出し、前記誤りがない場合に、前記第1の書き込みデータを前記記憶回路から読み出し、前記第1のアドレスに基づいて前記第1の領域に記憶し、前記無線通信処理部が前記第2のデータを受信した場合、前記第2の書き込みデータを、前記記憶回路を介さずに前記第2のアドレスに基づいて前記第2の領域に記憶する、制御部と、
を有する無線通信機能を備えた半導体記憶装置。 - 前記第2のデータは、前記第2の書き込みデータの誤り検出に用いられる第2の誤り検出情報を含み、
前記制御部は、前記第2の書き込みデータを前記第2の領域に記憶した後、前記第2の誤り検出情報に基づいて、前記第2の書き込みデータの誤りの有無を検出する、
請求項1に記載の半導体記憶装置。 - 前記第1の書き込みデータの第1のデータ量は、前記記憶回路の記憶容量以下であり、前記第2の書き込みデータの第2のデータ量は、前記記憶容量よりも大きい、請求項1または2に記載の半導体記憶装置。
- 前記第2の書き込みデータは画像データである、請求項1乃至3の何れか一項に記載の半導体記憶装置。
- 前記無線通信処理部は、前記第1のデータまたは前記第2のデータを含む無線信号から前記制御部を動作させる内部電圧を生成する、請求項1乃至4の何れか一項に記載の半導体記憶装置。
- 無線通信処理部は、第1の書き込みデータと、不揮発性メモリの第1の領域の範囲内の書き込み先を示す第1のアドレスと、前記第1の書き込みデータの誤り検出に用いられる第1の誤り検出情報とを含む第1のデータ、または、前記第1の書き込みデータよりもデータ量が大きい第2の書き込みデータと、前記不揮発性メモリの第2の領域の範囲内の書き込み先を示す第2のアドレスとを含む第2のデータ、を受信し、
制御部は、前記第1のアドレスまたは前記第2のアドレスに基づいて前記無線通信処理部が前記第1のデータと前記第2のデータの何れを受信したか判定し、
前記制御部は、前記無線通信処理部が前記第1のデータを受信した場合、前記第1の書き込みデータを揮発性の記憶回路に記憶し、前記第1の誤り検出情報に基づいて、前記第1の書き込みデータの誤りの有無を検出し、前記誤りがない場合に、前記第1の書き込みデータを前記記憶回路から読み出し、前記第1のアドレスに基づいて前記第1の領域に記憶し、
前記制御部は、前記無線通信処理部が前記第2のデータを受信した場合、前記第2の書き込みデータを、前記記憶回路を介さずに前記第2のアドレスに基づいて前記第2の領域に記憶する、
書き込み制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017146567A JP6873001B2 (ja) | 2017-07-28 | 2017-07-28 | 無線通信機能を備えた半導体記憶装置及び書き込み制御方法 |
US16/038,676 US10740225B2 (en) | 2017-07-28 | 2018-07-18 | Semiconductor memory having radio communication function and write control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017146567A JP6873001B2 (ja) | 2017-07-28 | 2017-07-28 | 無線通信機能を備えた半導体記憶装置及び書き込み制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019028667A JP2019028667A (ja) | 2019-02-21 |
JP6873001B2 true JP6873001B2 (ja) | 2021-05-19 |
Family
ID=65038503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017146567A Active JP6873001B2 (ja) | 2017-07-28 | 2017-07-28 | 無線通信機能を備えた半導体記憶装置及び書き込み制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10740225B2 (ja) |
JP (1) | JP6873001B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019121195A (ja) * | 2018-01-05 | 2019-07-22 | 東芝メモリ株式会社 | メモリシステム及びプロセッサシステム |
US11409595B2 (en) * | 2019-01-17 | 2022-08-09 | Micron Technology, Inc. | Channel modulation for a memory device |
TWI742534B (zh) | 2019-02-20 | 2021-10-11 | 日商旭化成股份有限公司 | 硬化物、硬化物改質體及硬化方法 |
JP2020140385A (ja) * | 2019-02-27 | 2020-09-03 | キオクシア株式会社 | 記憶装置及びその制御方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001339327A (ja) * | 2000-05-29 | 2001-12-07 | Sony Corp | 情報授受装置および情報授受方法および情報担持装置および情報担持方法 |
US6922754B2 (en) * | 2002-12-09 | 2005-07-26 | Infabric Technologies, Inc. | Data-aware data flow manager |
JP2007272635A (ja) * | 2006-03-31 | 2007-10-18 | Toshiba Corp | メモリシステム及びコントローラ |
JP2008040945A (ja) * | 2006-08-09 | 2008-02-21 | Matsushita Electric Ind Co Ltd | メモリカード装置 |
JP2008164794A (ja) * | 2006-12-27 | 2008-07-17 | Semiconductor Energy Lab Co Ltd | 表示装置及び表示システム |
JP5088606B2 (ja) * | 2007-03-27 | 2012-12-05 | セイコーエプソン株式会社 | 無線通信システム |
JP5271816B2 (ja) | 2009-06-10 | 2013-08-21 | 株式会社日立製作所 | Icタグへのデータ書き込みシステム及び方法 |
WO2012132263A1 (ja) * | 2011-03-28 | 2012-10-04 | パナソニック株式会社 | 中継器、中継器の制御方法、およびプログラム |
US9858165B2 (en) * | 2012-09-10 | 2018-01-02 | Kpit Cummins Infosystems, Ltd. | Method and apparatus for designing vision based software applications |
JP6180863B2 (ja) | 2013-09-18 | 2017-08-16 | 株式会社東芝 | Icカード、携帯可能電子装置、及び、icカード処理装置 |
JP6502157B2 (ja) | 2015-04-24 | 2019-04-17 | マクセルホールディングス株式会社 | Rfidタグ、およびrfidタグシステム |
-
2017
- 2017-07-28 JP JP2017146567A patent/JP6873001B2/ja active Active
-
2018
- 2018-07-18 US US16/038,676 patent/US10740225B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10740225B2 (en) | 2020-08-11 |
US20190034328A1 (en) | 2019-01-31 |
JP2019028667A (ja) | 2019-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6873001B2 (ja) | 無線通信機能を備えた半導体記憶装置及び書き込み制御方法 | |
US8615702B2 (en) | Method and apparatus for correcting errors in memory device | |
US8555144B2 (en) | Memory system, memory system controller, and a data processing method in a host apparatus | |
US7849382B2 (en) | Memory control circuit, nonvolatile storage apparatus, and memory control method | |
US20210011629A1 (en) | Memory device | |
US9785382B2 (en) | Method and apparatus for read retry sequence for boot ROM | |
US20050088285A1 (en) | Mobile communication terminal with RFID function and RFID programming method in the same | |
JPH09330273A (ja) | メモリカードおよびメモリカードにおける誤り訂正方法 | |
US10917119B2 (en) | Data storage system and associated data storing method for reducing data error rate | |
JP4921757B2 (ja) | Icタグ、icタグシステム及びそのコマンドの実行方法 | |
KR20200060758A (ko) | 메모리 어드레싱 방법 및 관련 컨트롤러, 메모리 장치 및 호스트 | |
US20080263429A1 (en) | Method and Device for Correcting Code Data Error | |
JP2006023957A (ja) | 半導体集積回路及び情報処理装置 | |
EP0952525A1 (en) | Ic card | |
KR100273614B1 (ko) | 아이씨 카드 | |
JP6908844B2 (ja) | 無線通信機能を備えた半導体記憶装置及びアプリケーション制御方法 | |
JP2008310596A (ja) | 携帯可能電子装置および携帯可能電子装置の制御方法 | |
US8587434B2 (en) | Near-field communication apparatus and associated method | |
CN110119247B (zh) | 非易失性存储器 | |
US10297304B1 (en) | Memory device and operating method thereof | |
US10055141B2 (en) | Storage device, liquid container, and host device | |
JP4868979B2 (ja) | 携帯可能電子装置およびicカード | |
JPH09326193A (ja) | Icメモリカード | |
JP2007199896A (ja) | 近接通信用データ処理装置 | |
JPH02202655A (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200401 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200401 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200401 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20200708 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210406 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210420 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6873001 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |