JP2019028667A - 無線通信機能を備えた半導体記憶装置及び書き込み制御方法 - Google Patents

無線通信機能を備えた半導体記憶装置及び書き込み制御方法 Download PDF

Info

Publication number
JP2019028667A
JP2019028667A JP2017146567A JP2017146567A JP2019028667A JP 2019028667 A JP2019028667 A JP 2019028667A JP 2017146567 A JP2017146567 A JP 2017146567A JP 2017146567 A JP2017146567 A JP 2017146567A JP 2019028667 A JP2019028667 A JP 2019028667A
Authority
JP
Japan
Prior art keywords
data
write data
write
address
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017146567A
Other languages
English (en)
Other versions
JP6873001B2 (ja
Inventor
佐藤　貴彦
Takahiko Sato
貴彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2017146567A priority Critical patent/JP6873001B2/ja
Priority to US16/038,676 priority patent/US10740225B2/en
Publication of JP2019028667A publication Critical patent/JP2019028667A/ja
Application granted granted Critical
Publication of JP6873001B2 publication Critical patent/JP6873001B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/17—Embedded application
    • G06F2212/178—Electronic token or RFID
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

【課題】消費電力を削減する。【解決手段】無線通信処理部１３は、書き込みデータＤＡＴＡａと、不揮発性メモリ１１の第１の領域の範囲内のアドレスＡＤａと、誤り検出情報ＣＲＣａとを含む受信データ１５ａ、または、書き込みデータＤＡＴＡａよりもデータ量が大きい書き込みデータＤＡＴＡｂと、不揮発性メモリ１１の第２の領域の範囲内のアドレスＡＤｂとを含む受信データ１５ｂを受信する。無線通信処理部１３が、受信データ１５ａを受信した場合、制御部１４は、書き込みデータＤＡＴＡａを揮発性バッファ１２に記憶し、書き込みデータＤＡＴＡａに誤りがない場合、書き込みデータＤＡＴＡａを揮発性バッファ１２から読み出し、第１の領域に記憶し、無線通信処理部１３が、受信データ１５ｂを受信した場合、制御部１４は、書き込みデータＤＡＴＡｂを、揮発性バッファ１２を介さずに第２の領域に記憶する。【選択図】図１

Description

本発明は、無線通信機能を備えた半導体記憶装置及び書き込み制御方法に関する。
近年、ＲＦ（Radio Frequency）タグなど、無線通信機能を備えた半導体記憶装置が増えている。ＵＨＦ（Ultra-High Frequency）帯で無線通信を行うＲＦタグは、ＥＰＣｇｌｏｂａｌ（登録商標）によって標準化が進められており、商品タグなどに用いられている。また、電子ペーパなどの画像表示装置を接続したＲＦタグも知られている。
従来、ＲＦタグが受信したデータは不揮発性メモリに書き込まれる前に、一時的に揮発性の記憶回路（以下揮発性バッファという）に保持され、そのデータに誤りが検出されなかった場合に、不揮発性メモリに書き込まれていた。たとえば、ＥＰＣｇｌｏｂａｌの規格におけるメモリ書き込みのためのパケットには、コマンドやデータの他に誤り検出のために、ＣＲＣ（Cyclic Redundancy Check）値が含まれる。ＲＦタグ内の制御回路は、揮発性バッファに保持されたデータに対して、ＣＲＣ値を用いて誤り検出を行い、誤りを検出した場合には、再送要求を行い、誤りを検出しない場合には、揮発性バッファに保持されたデータを不揮発性メモリに書き込む。
特開２０１０−２８６９３５号公報 特開２０１５−６０４０９号公報
しかしながら、無線通信機能を備えた半導体記憶装置が、設定情報などの比較的データ量が小さなデータの他に、画像データなどの比較的データ量が大きなデータを受信する場合、揮発性バッファは大きい方のデータ量に対応した記憶容量になる。そして、データ量の大きなデータの揮発性バッファへの書き込みや、揮発性バッファからの読み出しが行われるため、消費電力が増大するという問題があった。
１つの側面では、本発明は、消費電力を削減することを目的とする。
１つの実施態様では、第１の領域と第２の領域とを有する不揮発性メモリと、揮発性の記憶回路と、第１の書き込みデータと、前記第１の領域の範囲内の書き込み先を示す第１のアドレスと、前記第１の書き込みデータの誤り検出に用いられる第１の誤り検出情報とを含む第１のデータ、または、前記第１の書き込みデータよりもデータ量が大きい第２の書き込みデータと、前記第２の領域の範囲内の書き込み先を示す第２のアドレスとを含む第２のデータ、を受信する無線通信処理部と、前記第１のアドレスまたは前記第２のアドレスに基づいて前記無線通信処理部が前記第１のデータと前記第２のデータの何れを受信したか判定し、前記無線通信処理部が前記第１のデータを受信した場合、前記第１の書き込みデータを前記記憶回路に記憶し、前記第１の誤り検出情報に基づいて、前記第１の書き込みデータの誤りの有無を検出し、前記誤りがない場合に、前記第１の書き込みデータを前記記憶回路から読み出し、前記第１のアドレスに基づいて前記第１の領域に記憶し、前記無線通信処理部が前記第２のデータを受信した場合、前記第２の書き込みデータを、前記記憶回路を介さずに前記第２のアドレスに基づいて前記第２の領域に記憶する、制御部と、を有する無線通信機能を備えた半導体記憶装置が提供される。
また、１つの態様では、書き込み制御方法が提供される。
１つの側面では、消費電力の削減が可能となる。
第１の実施の形態の半導体記憶装置の一例を示す図である。 書き込み制御方法の一例の流れを示すフローチャートである。 第２の実施の形態の無線通信システムの一例を示す図である。 リーダライタの一例を示す図である。 書き込みコマンドを送信する場合に構築されるパケットの一例を示す図である。 第２の実施の形態の半導体記憶装置の一例を示す図である。 メモリ制御部とアプリケーション制御部との間でのデータの送受信を説明する図である。 書き込み動作処理の一例を示すタイミングチャートである。 比較例の書き込み動作処理を示すタイミングチャートである。 半導体記憶装置の受信電力と、リーダライタと半導体記憶装置との間の距離との関係の一例を示す図である。
以下、発明を実施するための形態を、図面を参照しつつ説明する。
（第１の実施の形態）
図１は、第１の実施の形態の半導体記憶装置の一例を示す図である。
半導体記憶装置１０は、たとえば、図示しないリーダライタとの間で無線通信を行うＲＦタグである。半導体記憶装置１０は、不揮発性メモリ１１、揮発性バッファ１２、無線通信処理部１３、制御部１４を有する。
不揮発性メモリ１１は、事前エラー確認領域１１ａと事後エラー確認領域１１ｂを有する。不揮発性メモリ１１は、たとえば、フラッシュメモリ、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、ＭＲＡＭ（Magnetoresistive Random Access Memory）などである。
揮発性バッファ１２は、誤り検出を行うためにデータを一時的に記憶する揮発性の記憶回路である。揮発性バッファ１２は、たとえば、ＳＲＡＭ（Static Random Access Memory）などである。
無線通信処理部１３は、アンテナ１３ａを介して、外部の通信装置（たとえば、リーダライタ）との間でデータの送受信を行う。無線通信処理部１３は、たとえば、図１に示すような、受信データ１５ａまたは受信データ１５ｂを受信する。
受信データ１５ａ，１５ｂは、不揮発性メモリ１１への書き込みの際に無線通信処理部１３が受信するデータ（パケット）であり、コマンドの種類を示す（ここでは書き込みコマンドであることを示す）情報ＷＣＮＤを含む。さらに、図１の例では、受信データ１５ａは、事前エラー確認領域１１ａの範囲内の書き込み先を示すアドレスＡＤａ、書き込みデータＤＡＴＡａのサイズＳＩＺＥａ、書き込みデータＤＡＴＡａ及びその誤り検出に用いられる誤り検出情報ＣＲＣａを含む。一方、図１の例では、受信データ１５ｂは、事後エラー確認領域１１ｂの範囲内の書き込み先を示すアドレスＡＤｂ、書き込みデータＤＡＴＡｂのサイズＳＩＺＥｂ、書き込みデータＤＡＴＡｂ及びその誤り検出に用いられる誤り検出情報ＣＲＣｂを含む。
無線通信処理部１３は、受信データ１５ａを、情報ＷＣＮＤ、アドレスＡＤａ、サイズＳＩＺＥａ、書き込みデータＤＡＴＡａ、誤り検出情報ＣＲＣａの順で受信する。また、無線通信処理部１３は、受信データ１５ｂを、情報ＷＣＮＤ、アドレスＡＤｂ、サイズＳＩＺＥｂ、書き込みデータＤＡＴＡｂ、誤り検出情報ＣＲＣｂの順で受信する。
書き込みデータＤＡＴＡｂは、書き込みデータＤＡＴＡａと比べてサイズ（データ量）が大きなデータである。たとえば、書き込みデータＤＡＴＡｂは、画像データなどであり、書き込みデータＤＡＴＡａよりは、不揮発性メモリ１１に誤り（通信エラーによるビット反転など）を含んだまま記憶されることが許容される。書き込みデータＤＡＴＡａは、書き込みデータＤＡＴＡｂよりも重要度が高いデータであり、たとえば、半導体記憶装置１０または、半導体記憶装置１０に接続する図示しない装置（表示装置など）における、設定情報などである。
また、書き込みデータＤＡＴＡａのサイズＳＩＺＥａは、揮発性バッファ１２の記憶容量ＳＩＺＥｃ以下であり、書き込みデータＤＡＴＡｂのサイズＳＩＺＥｂは、記憶容量ＳＩＺＥｃよりも大きくてもよい。
なお、無線通信処理部１３は、半導体記憶装置１０がパッシブ方式のＲＦタグの場合には、受信データ１５ａ，１５ｂを含む無線信号から、制御部１４などを動作させるための内部電圧を生成する。
制御部１４は、無線通信処理部１３が、受信データ１５ａを受信した場合と、受信データ１５ｂを受信した場合とで、異なる処理を行う。制御部１４は、たとえば、アドレスＡＤａ，ＡＤｂによって、受信データ１５ａと受信データ１５ｂのどちらを受信したのか（どの処理を行うのか）を判別できる。
無線通信処理部１３が受信データ１５ａを受信した場合、制御部１４は、書き込みデータＤＡＴＡａを揮発性バッファ１２に記憶し、誤り検出情報ＣＲＣａに基づいて、書き込みデータＤＡＴＡａの誤りの有無を検出する。そして、制御部１４は、書き込みデータＤＡＴＡａの誤りがない場合に、書き込みデータＤＡＴＡａを揮発性バッファ１２から読み出し、アドレスＡＤａに基づいて不揮発性メモリ１１の事前エラー確認領域１１ａに記憶する。
一方、無線通信処理部１３が受信データ１５ｂを受信した場合、制御部１４は、書き込みデータＤＡＴＡｂを、揮発性バッファ１２を介さずにアドレスＡＤｂに基づいて不揮発性メモリ１１の事後エラー確認領域１１ｂに記憶する。なお、制御部１４は、書き込みデータＤＡＴＡｂについては、不揮発性メモリ１１の事後エラー確認領域１１ｂへの書き込み後に、誤り検出情報ＣＲＣｂに基づいて誤りの有無を検出する。
また、制御部１４は、書き込みデータＤＡＴＡａまたは書き込みデータＤＡＴＡｂに誤りが検出された場合には、無線通信処理部１３に受信データ１５ａ，１５ｂの送信元に対し、誤りが検出された旨を示すエラー応答を行わせる。また、制御部１４は、書き込みデータＤＡＴＡａまたは書き込みデータＤＡＴＡｂに誤りが検出されない場合には、無線通信処理部１３に受信データ１５ａ，１５ｂの送信元に対し、誤りが検出されなかった旨を示す正常応答を行わせる。なお、エラー応答に対して、たとえば、受信データ１５ａ，１５ｂの送信元は、再度同じ受信データ１５ａ，１５ｂを送信する。
以下、第１の実施の形態の半導体記憶装置１０による書き込み制御方法の流れを説明する。
図２は、書き込み制御方法の一例の流れを示すフローチャートである。
無線通信処理部１３が書き込みコマンドであることを示す情報ＷＣＮＤを受信すると（ステップＳ１）、制御部１４は、書き込み先のアドレスを受信し、そのアドレスが事後エラー確認領域１１ｂの範囲内であるか否かを判定する（ステップＳ２）。アドレスが事後エラー確認領域１１ｂの範囲内である場合、無線通信処理部１３が書き込みデータを受信したとき（ステップＳ３）、制御部１４は、その書き込みデータを不揮発性メモリ１１の事後エラー確認領域１１ｂに書き込む（ステップＳ４）。たとえば、無線通信処理部１３が、図１のアドレスＡＤｂを受信した場合、書き込みデータＤＡＴＡｂは、揮発性バッファ１２を介さずに、事後エラー確認領域１１ｂに書き込まれる。
その後、無線通信処理部１３による書き込みデータの受信が完了していない場合（ステップＳ５：ＮＯ）、ステップＳ３からの処理が繰り返される。書き込みデータの受信が完了した場合（ステップＳ５：ＹＥＳ）、制御部１４は、無線通信処理部１３が受信した誤り検出情報（たとえば、図１の誤り検出情報ＣＲＣｂ）に基づいて誤りの有無を判定する（ステップＳ６）。誤りがある場合、制御部１４は、無線通信処理部１３にエラー応答を行わせ（ステップＳ７）、誤りがない場合、制御部１４は、無線通信処理部１３に正常応答を行わせ（ステップＳ８）、書き込み処理を終了する。
一方、アドレスが事後エラー確認領域１１ｂの範囲内ではない場合、無線通信処理部１３が書き込みデータを受信したとき（ステップＳ９）、制御部１４は、その書き込みデータを揮発性バッファ１２に保持（一時的に記憶）する（ステップＳ１０）。たとえば、無線通信処理部１３が、図１のアドレスＡＤａを受信した場合、書き込みデータＤＡＴＡａは、揮発性バッファ１２に保持される。
その後、無線通信処理部１３による書き込みデータの受信が完了していない場合（ステップＳ１１：ＮＯ）、ステップＳ９からの処理が繰り返される。書き込みデータの受信が完了した場合（ステップＳ１１：ＹＥＳ）、制御部１４は、無線通信処理部１３が受信した誤り検出情報（たとえば、図１の誤り検出情報ＣＲＣａ）に基づいて誤りの有無を判定する（ステップＳ１２）。誤りがない場合、制御部１４は、揮発性バッファ１２に保持した書き込みデータを読み出して、不揮発性メモリ１１の事前エラー確認領域１１ａに書き込み（ステップＳ１３）、その後、無線通信処理部１３に正常応答を行わせる（ステップＳ８）。誤りがある場合、制御部１４は、無線通信処理部１３にエラー応答を行わせ（ステップＳ１４）、書き込み処理を終了する。
このような半導体記憶装置１０によれば、書き込みデータＤＡＴＡａに対してデータ量が大きい書き込みデータＤＡＴＡｂは、揮発性バッファ１２を介さずに、不揮発性メモリ１１の事後エラー確認領域１１ｂに記憶される。このため、画像データなどの比較的大きなデータ量の書き込みデータＤＡＴＡｂによる揮発性バッファ１２の読み書きが発生しないため、消費電力を削減できる。
半導体記憶装置１０がパッシブ方式のＲＦタグの場合には、消費電力を削減できることにより、より少ない電力供給で半導体記憶装置１０の動作が可能となるため、電力供給元となるリーダライタと半導体記憶装置１０との間の通信距離を延ばすことができる。
また、半導体記憶装置１０が、電池を内蔵するアクティブ方式のＲＦタグの場合には、消費電力を削減できることにより、電池交換の頻度が下がり、保守の利便性や保守コストの削減が期待できる。
また、第１の実施の形態の半導体記憶装置１０では、揮発性バッファ１２は、データ量が大きい書き込みデータＤＡＴＡｂを保持しなくてもよくなるため、揮発性バッファ１２の大きさを抑制でき、揮発性バッファ１２のコストを削減できる。このため、第１の実施の形態の半導体記憶装置１０は、無線端末（ＲＦタグなど）の小型化、低コスト化が求められているＩｏＴ（Internet of Things）技術に好適である。
また、書き込みデータＤＡＴＡａは、誤りがないことが確認された後に、不揮発性メモリ１１の事前エラー確認領域１１ａに記憶される。このため、画像データなどよりも重要度が高いデータ（設定情報など）を書き込みデータＤＡＴＡａとすることで、重要度が高いデータが誤った状態で不揮発性メモリ１１に書き込まれることを防止できる。書き込みデータＤＡＴＡａを直接不揮発性メモリ１１に書き込んでから誤り検出を行う場合、誤りが検出されたときに、再送によりその誤りが訂正される前に誤った書き込みデータＤＡＴＡａが使用される可能性がある。これに対し、第１の実施の形態の半導体記憶装置１０では、誤った状態の書き込みＤＡＴＡａが不揮発性メモリ１１に書き込まれることが防止されるため、誤りが訂正される前に重要度が高いデータが使用されてしまうことを防止できる。
また、書き込みデータＤＡＴＡｂを小さいデータ量で何度も分けて送受信する場合、情報ＷＣＮＤやアドレスＡＤｂなどによるオーバーヘッドが生じ、データ転送量が増えるが、上記の半導体記憶装置１０によれば、このオーバーヘッドを抑制できる。受信データ１５ｂに含まれる書き込みデータＤＡＴＡｂのサイズＳＩＺＥｂを、揮発性バッファ１２の記憶容量ＳＩＺＥｃよりも大きくできるためである。これにより、データ転送量を減らすことができ、メモリ書き込み時間も短縮できるため、消費電力をさらに削減できる。
なお、通信エラーにより、アドレスＡＤｂが、事前エラー確認領域１１ａの範囲内を示す値に変わる場合、書き込みデータＤＡＴＡｂは、揮発性バッファ１２からあふれるため、誤り検出情報ＣＲＣｂを用いた誤り検出時に、誤りが検出される。このため、事前エラー確認領域１１ａに、書き込みデータＤＡＴＡｂが誤って書き込まれることはない。このように、重要度が高いデータが書き込まれる事前エラー確認領域１１ａを保護できる。
また、逆にアドレスＡＤａが、通信エラーにより、事後エラー確認領域１１ｂの範囲内を示す値に変わる場合、書き込みデータＤＡＴＡａは、事後エラー確認領域１１ｂに書き込まれる。しかし、書き込み後に、ステップＳ６の処理で誤りが検出されるため、エラー応答が発行され、再度同じ受信データ１５ａを受信し、エラーがなければ、書き込みデータＤＡＴＡａを事前エラー確認領域１１ａに書き込める。
ところで、不揮発性メモリ１１の一部の領域を、揮発性バッファ１２の代わりに用いることも考えられるが、その場合、誤り検出後に、その一部の領域からデータを読み出し別の領域に書き込むという処理が発生する。このため、消費電流が増加する。また、揮発性バッファ１２の代わりに用いた不揮発性メモリ１１の一部の領域が大きくなると、最終的にデータを保存する領域が小さくなってしまう。
また、不揮発性メモリ１１を事前エラー確認領域１１ａと事後エラー確認領域１１ｂに分ける代わりに、１つのデータ保存領域と、インデックス領域とに分ける方法も考えられる。この場合、インデックス領域には、揮発性バッファ１２を介してデータが書き込まれたデータ保存領域のアドレスと、揮発性バッファ１２を介さずにデータが書き込まれるデータ保存領域のアドレスとを管理するテーブルなどが設けられることになる。このため、データ保存領域が小さくなってしまう可能性がある。
第１の実施の形態の半導体記憶装置１０によれば、これらの問題は発生しない。
なお、図１の例では、事前エラー確認領域１１ａと事後エラー確認領域１１ｂは、それぞれ１つであるが、それぞれ複数あってもよい。
（第２の実施の形態）
図３は、第２の実施の形態の無線通信システムの一例を示す図である。
無線通信システムは、リーダライタ２０、半導体記憶装置２１、表示装置２２を有する。
リーダライタ２０には電池２０ａによって電力が供給される。リーダライタ２０は、アンテナ２０ｂを介して、半導体記憶装置２１に、各種コマンドやデータなどを発信するとともに、半導体記憶装置２１からの応答を受信する。
半導体記憶装置２１は、アンテナ２１ａを介して、各種コマンドやデータなどを含む無線信号を受信するとともに、応答をリーダライタ２０に返信する。また、半導体記憶装置２１は、表示装置２２に対して画像データや各種設定情報などの送信を行うとともに、表示装置２２からの応答を受信する。
表示装置２２は、たとえば、電子ペーパなどであり、半導体記憶装置２１から送信される画像データを表示する。
図３の例では、半導体記憶装置２１と表示装置２２には、電池が搭載されていない。半導体記憶装置２１はアンテナ２１ａを介して受信した無線信号から内部電圧を生成し、その内部電圧によって、自身の通信、不揮発性メモリに対する読み書き、表示装置２２の制御や表示装置２２への電力供給などを行う。
（リーダライタ２０の一例）
図４は、リーダライタの一例を示す図である。
リーダライタ２０は、ユーザインタフェース３１、復調回路３２、発振回路３３、変調回路３４、制御回路３５を有する。
ユーザインタフェース３１は、たとえば、タッチパネルなどであり、ユーザによりコマンドの種類やデータの他、半導体記憶装置２１の不揮発性メモリにアクセスするためのアドレス情報などの入力を受け付ける。そして、ユーザインタフェース３１は、それらを情報ＤＡＴＵＩＩとして制御回路３５に供給する。なお、ユーザインタフェース３１は、制御回路３５からパケット解読結果ＤＡＴＵＩＯを受け、表示するなどしてパケット解読結果ＤＡＴＵＩＯをユーザに提示してもよい。
復調回路３２は、アンテナ２０ｂを介して受信した信号を復調し、情報ＤＡＴＲＤとして制御回路３５に送る。
発振回路３３は、復調回路３２、変調回路３４及び制御回路３５を動作させるためのクロック信号ＣＬＫＲＷを生成する。
変調回路３４は、制御回路３５が生成したパケットＤＡＴＷＲを変調して、信号ＤＡＴＲＦとしてアンテナ２０ｂに送る。
制御回路３５は、メモリ回路３５ａ、パケット解読回路３５ｂ、ＣＲＣ計算回路３５ｃ、ハンドルレジスタ３５ｄ、再送制御回路３５ｅ、パケット構築回路３５ｆを有する。
メモリ回路３５ａは、情報ＤＡＴＵＩＩや、パケット解読回路３５ｂが出力するパケット解読結果ＤＡＴＵＭＯを一時的に記憶する。情報ＤＡＴＵＩＩの少なくとも一部は、情報ＤＡＴＵＭＩとしてメモリ回路３５ａから読み出され、パケット構築回路３５ｆに供給される。また、パケット解読結果ＤＡＴＵＭＯの少なくとも一部が、パケット解読結果ＤＡＴＵＩＯとしてメモリ回路３５ａから読み出され、ユーザインタフェース３１に供給されてもよい。
パケット解読回路３５ｂは、情報ＤＡＴＲＤから、ＣＲＣ値の計算に用いられる情報を抽出し、その情報をＣＲＣ計算回路３５ｃに送り、ＣＲＣ計算回路３５ｃからＣＲＣ値ＣＲＣＲを受ける。また、パケット解読回路３５ｂは、ＣＲＣ値ＣＲＣＲが、情報ＤＡＴＲＤに含まれるＣＲＣ値と異なる場合には、誤りが生じていることを示すエラー信号ＥＲＲを再送制御回路３５ｅに通知する。また、リーダライタ２０が半導体記憶装置２１のハンドル値を取得するためのコマンドを送信する場合、そのコマンドに対する半導体記憶装置２１の応答により得られる情報ＤＡＴＲＤには、ハンドル値ＨＮＤＬＲが含まれる。パケット解読回路３５ｂは、上記誤りが生じていない場合に、情報ＤＡＴＲＤに含まれるハンドル値ＨＮＤＬＲをハンドルレジスタ３５ｄに記録する。なお、ハンドル値ＨＮＤＬＲは、半導体記憶装置２１を識別するための情報である。
ＣＲＣ計算回路３５ｃは、パケット解読回路３５ｂやパケット構築回路３５ｆから送られてくる情報に基づいて、ＣＲＣ値ＣＲＣＲ，ＣＲＣＷを計算する。そして、ＣＲＣ計算回路３５ｃは、ＣＲＣ値ＣＲＣＲをパケット解読回路３５ｂに送り、ＣＲＣ値ＣＲＣＷをパケット構築回路３５ｆに送る。
ハンドルレジスタ３５ｄは、ハンドル値ＨＮＤＬＲを保持する。ハンドルレジスタ３５ｄは、複数の半導体記憶装置（ＲＦタグ）のハンドル値を保持してもよい。また、コマンドの送信先の半導体記憶装置のハンドル値ＨＮＤＬＷ（送信先が図３のように１つの場合にはハンドル値ＨＮＤＬＷ＝ＨＮＤＬＲ）が、ハンドルレジスタ３５ｄからパケット構築回路３５ｆに読み出される。
再送制御回路３５ｅは、エラー信号ＥＲＲを受けると、再送要求ＲＥＱＲＥＴをパケット構築回路３５ｆに通知する。
パケット構築回路３５ｆは、情報ＤＡＴＵＭＩから、ＣＲＣ値の計算に用いられる情報を抽出し、その情報をＣＲＣ計算回路３５ｃに送り、ＣＲＣ計算回路３５ｃからＣＲＣ値ＣＲＣＷを受ける。また、パケット構築回路３５ｆは、情報ＤＡＴＵＭＩから、半導体記憶装置２１の不揮発性メモリへの書き込み要求が発生していることを検出すると、情報ＤＡＴＵＭＩに含まれるアドレス情報に基づいて、書き込み先アドレスを以下のように指定する。
パケット構築回路３５ｆは、情報ＤＡＴＵＭＩに基づいて、書き込みデータを２種類に分類して管理する。２種類の書き込みデータとは、たとえば、表示装置２２の設定情報（電圧設定や画像サイズ設定などのための情報）などのデータと、それより重要度が低い（誤りに対する許容度が高い）表示装置２２で表示される画像データなどの比較的データ量の大きなデータである。
そして、パケット構築回路３５ｆは、アドレス情報に基づいて、設定情報などのデータに対しては、不揮発性メモリの事前エラー確認領域の範囲内のアドレスを書き込み先に指定する。また、パケット構築回路３５ｆは、画像データなどのデータに対しては、不揮発性メモリの事後エラー確認領域の範囲内のアドレスを書き込み先に指定する。
パケット構築回路３５ｆは、ハンドル値ＨＮＤＬＷと、ＣＲＣ値ＣＲＣＷと、アドレス及び書き込みデータ、書き込みデータのサイズなどを含むパケットＤＡＴＷＲを構築し、パケットＤＡＴＷＲを出力する。
なお、後述のように事前エラー確認領域への書き込みデータは、一旦、半導体記憶装置２１の書き込みデータバッファ（第１の実施の形態の揮発性バッファ１２に相当）に記憶される。そのため、パケット構築回路３５ｆのデータサイズ制御部３５ｆ１は、事前エラー確認領域への書き込みデータについては、書き込みデータバッファの記憶容量を超える場合には分割してパケットＤＡＴＷＲを構築する。一方、後述のように事後エラー確認領域への書き込みデータは、書き込みバッファを介さずに不揮発性メモリに書き込まれる。そのため、パケット構築回路３５ｆのデータサイズ制御部３５ｆ１は、事後エラー確認領域への書き込みデータについては、書き込みデータバッファの記憶容量を超えるサイズを許容してパケットＤＡＴＷＲを構築する。
なお、パケット構築回路３５ｆは、構築したパケットＤＡＴＷＲを一時的に保持するバッファ３５ｆ２を有し、再送要求ＲＥＱＲＥＴを受けた場合に、保持しているパケットＤＡＴＷＲを再度出力する。
図５は、書き込みコマンドを送信する場合に構築されるパケットの一例を示す図である。
図５には、ＥＰＣｇｌｏｂａｌで規格化されたメモリ書き込みコマンド（ＢｌｏｃｋＷｒｉｔｅ）のパケットＤＡＴＷＲの例が示されている。
パケットＤＡＴＷＲは、まず、書き込みコマンドであることを示す８ビットの“ＯｐｅＣｏｄｅ”（１１０００１１１）を含む。さらにパケットＤＡＴＷＲは、書き込み先である半導体記憶装置２１の不揮発性メモリのバンクアドレスを示す２ビットの“ＭｅｍＢａｎｋ”、書き込み開始アドレスを示す“ＷｏｒｄＰｔｒ”を含む。“ＷｏｒｄＰｔｒ”は、ＥＢＶ（Extensible bit vectors）により指定される。さらにパケットＤＡＴＷＲは、書き込みワード数を示す８ビットの“ＷｏｒｄＣｏｕｎｔ”、書き込みデータを示すワード数×１６ビットの“ＤａｔａＷｒｉｔｅ”、ハンドル値を示す１６ビットの“Ｈａｎｄｌｅ”、ＣＲＣ値を示す１６ビットの“ＣＲＣ”を含む。
なお、図５に示すようなパケットＤＡＴＷＲにおいて、“ＷｏｒｄＰｔｒ”が１６ビットの場合、書き込みデータを除くデータ量は６６ビットである。画像データなどのサイズの大きなデータを、小さく分割してパケットＤＡＴＷＲを構築し、半導体記憶装置２１に転送する場合、この６６ビットによるオーバーヘッドが増加し、実質的な転送データ量が増加する。これにより通信時間が長くなり、消費電力も増加する。
第２の実施の形態の半導体記憶装置２１は、後述のように、画像データなどのサイズの大きなデータは、書き込みデータバッファを介さずに不揮発性メモリに記憶される。そのため、リーダライタ２０は、上記のように、書き込みデータバッファの記憶容量を超えるデータ量の書き込みデータを１つのパケットＤＡＴＷＲに含めることができる。これにより、転送データ量を抑えられ、通信時間やメモリ書き込み時間も短縮できるため、消費電力を削減できる。
（半導体記憶装置２１の一例）
図６は、第２の実施の形態の半導体記憶装置の一例を示す図である。
半導体記憶装置２１は、復調回路４１、変調回路４２、電圧生成回路４３、発振回路４４、出力制御回路４５、コマンド検出部４６、状態制御部４７、メモリ制御部４８を有する。さらに、半導体記憶装置２１は、書き込みデータバッファ４９、読み出しデータバッファ５０、不揮発性メモリ５１、アプリケーション制御部５２を有する。
復調回路４１、変調回路４２、電圧生成回路４３、発振回路４４、出力制御回路４５は、第１の実施の形態の半導体記憶装置１０の無線通信処理部１３の機能を実現するための一例の回路要素群である。コマンド検出部４６、状態制御部４７、メモリ制御部４８は、第１の実施の形態の半導体記憶装置１０の制御部１４の機能を実現するための一例の回路要素群である。
復調回路４１は、アンテナ２１ａを介して受信した無線信号を復調し、受信データＤＥＭＯＵＴを出力する。
変調回路４２は返信データＭＯＤＩＮを変調して、アンテナ２１ａに供給する。
電圧生成回路４３は、受信した無線信号を整流することにより内部電圧ＶＤＤを生成する。
発振回路４４は、内部電圧ＶＤＤに基づいて、クロック信号ＣＭＤＣＬＫやクロック信号ＭＯＤＣＬＫを生成する。クロック信号ＣＭＤＣＬＫは、コマンド検出部４６、メモリ制御部４８に供給され、クロック信号ＭＯＤＣＬＫは、出力制御回路４５に供給される。
出力制御回路４５は、たとえば、コマンド検出部４６から送られる応答データＣＭＤＤＯ（ＣＲＣ値やハンドル値など）や、読み出しデータバッファ５０から読み出された読み出しデータＭＥＭＲＰＬを含む返信データＭＯＤＩＮを生成し、出力する。
なお、図示を省略しているが内部電圧ＶＤＤは、発振回路４４以外にも、内部電圧ＶＤＤに基づいて動作する半導体記憶装置２１の各部に供給される。
コマンド検出部４６は、状態信号ＳＴＡＴＥ、信号ＭＥＭＢＵＳＹ、受信データＤＥＭＯＵＴを受け、これらの信号やデータに基づいて各種コマンド制御を行う。コマンド検出部４６は、たとえば、受信データＤＥＭＯＵＴとして、図５に示したようなパケットＤＡＴＷＲと同様のパケットを受ける。コマンド検出部４６は、図５に示したようなパケットＤＡＴＷＲに含まれる情報を、“ＯｐｅＣｏｄｅ”、“ＭｅｍＢａｎｋ”、“ＷｏｒｄＰｔｒ”、“ＷｏｒｄＣｏｕｎｔ”、“ＤａｔａＷｒｉｔｅ”、“Ｈａｎｄｌｅ”、“ＣＲＣ”の順で検出する。そして、コマンド検出部４６は、“ＯｐｅＣｏｄｅ”の値を示す情報ＣＭＤＭＥＭを出力する。また、コマンド検出部４６は、“ＭｅｍＢａｎｋ”と“ＷｏｒｄＰｔｒ”の値を示す情報ＣＭＤＡＤＲを出力し、“ＷｏｒｄＣｏｕｎｔ”の値を示す情報ＣＭＤＬＥＮを出力し、“Ｈａｎｄｌｅ”の値を示す情報ＣＭＤＨＮＤを出力する。さらに、コマンド検出部４６は、“ＤａｔａＷｒｉｔｅ”の内容を示す情報ＣＭＤＤＡＴを出力する。
なお、不揮発性メモリ５１がビジー状態であることを示す信号ＭＥＭＢＵＳＹがアサートされている場合には、コマンド検出部４６は、他のコマンドに関する上記の情報の出力を停止する。
また、図６の例ではコマンド検出部４６は、ＣＲＣ計算部４６ａとエラー検出部４６ｂを有する。ＣＲＣ計算部４６ａは、受信データＤＥＭＯＵＴのうち“ＣＲＣ”を除くデータを用いてＣＲＣ値を算出する。エラー検出部４６ｂは、受信データＤＥＭＯＵＴに含まれるＣＲＣ値である情報ＣＭＤＣＲＣと、ＣＲＣ計算部４６ａが計算したＣＲＣ値とを比較して誤りの有無を検出する。そして、エラー検出部４６ｂは、誤りがある場合には、信号ＩＳＥＲＲをアサートし、誤りがない場合には、信号ＮＯＥＲＲをアサートする。
なお、詳細な図示を省略しているが、ＣＲＣ計算部４６ａは、読み出しデータバッファ５０に記憶される不揮発性メモリ５１からの読み出しデータを含む応答データを用いてＣＲＣ値を生成し、コマンド検出部４６は、そのＣＲＣ値を含む応答データＣＭＤＤＯを出力する。
状態制御部４７は、信号ＭＥＭＳＴＡＴ，ＮＯＥＲＲ，ＩＳＥＲＲに基づいて、状態信号ＳＴＡＴＥを出力する。たとえば、信号ＩＳＥＲＲがアサートされている場合には、状態制御部４７は、コマンド検出部４６に対して、エラー応答を示す応答データＣＭＤＤＯを生成させる旨の状態信号ＳＴＡＴＥを出力する。信号ＮＯＥＲＲがアサートされている場合には、状態制御部４７は、コマンド検出部４６に対して、正常応答を示す応答データＣＭＤＤＯを生成させる旨の状態信号ＳＴＡＴＥを出力する。また、信号ＭＥＭＳＴＡＴにより、不揮発性メモリ５１からのデータ読み出しの終了が通知された場合、状態制御部４７は、コマンド検出部４６に対して、読み出しデータの後に応答データとしてハンドル値とＣＲＣ値を付加する処理を実施させる旨の状態信号ＳＴＡＴＥを出力する。
メモリ制御部４８は、制御信号生成部４８ａ、アドレス制御部４８ｂ、データ制御部４８ｃを有する。
制御信号生成部４８ａは、情報ＣＭＤＭＥＭ，ＣＭＤＬＥＮ，ＣＭＤＨＮＤ、信号ＮＯＥＲＲ，ＩＳＥＲＲ，ＡＲＥＡＮＢＦを受ける。制御信号生成部４８ａは、情報ＣＭＤＭＥＭ，ＣＭＤＬＥＮ，ＣＭＤＨＮＤ、信号ＮＯＥＲＲ，ＩＳＥＲＲ，ＡＲＥＡＮＢＦに基づいて、ライトイネーブル信号ＭＥＭＷＥやクロック信号ＭＥＭＣＬＫなどの、制御信号を生成する。
なお、信号ＡＲＥＡＮＢＦは、アドレス制御部４８ｂが出力する信号であり、書き込み先アドレスが、不揮発性メモリ５１の事前エラー確認領域５１ａの範囲内であるか、事後エラー確認領域５１ｂの範囲内であるかを示す。
情報ＣＭＤＭＥＭが書き込みコマンドを示し、情報ＣＭＤＨＮＤが自身の半導体記憶装置２１のハンドル値を示す場合、制御信号生成部４８ａは、以下の動作を行う。
制御信号生成部４８ａは、書き込み先アドレスが事後エラー確認領域５１ｂの範囲内である旨の信号ＡＲＥＡＮＢＦを受けると、情報ＣＭＤＬＥＮに基づく期間、ライトイネーブル信号ＭＥＭＷＥをアサートし、クロック信号ＭＥＭＣＬＫを出力する。一方、制御信号生成部４８ａは、書き込み先アドレスが事前エラー確認領域５１ａの範囲内である旨の信号ＡＲＥＡＮＢＦを受けると、信号ＮＯＥＲＲがアサートされた後に、ライトイネーブル信号ＭＥＭＷＥをアサートし、クロック信号ＭＥＭＣＬＫを出力する。
なお、制御信号生成部４８ａは、たとえば、ライトイネーブル信号ＭＥＭＷＥがアサートされている間に、不揮発性メモリ５１がビジー状態であることを示す信号ＭＥＭＢＵＳＹをアサートする。
アドレス制御部４８ｂは、情報ＣＭＤＡＤＲを受け、情報ＣＭＤＡＤＲに基づいて、メモリアドレスＭＥＭＡＤＲを生成し、不揮発性メモリ５１に供給する。また、アドレス制御部４８ｂは、情報ＣＭＤＡＤＲで示されるアドレスが、事前エラー確認領域５１ａの範囲内であるか、事後エラー確認領域５１ｂの範囲内であるかを示す信号ＡＲＥＡＮＢＦを出力する。以下では、信号ＡＲＥＡＮＢＦ（の論理レベル）は、情報ＣＭＤＡＤＲで示されるアドレスが、事前エラー確認領域５１ａの範囲内である場合、Ｌ（Low）レベル、事後エラー確認領域５１ｂの範囲内である場合、Ｈ（High）レベルになるものとする。
また、アドレス制御部４８ｂは、書き込みデータバッファ４９のアドレスＤＢＦＡＤＲを指定する機能も有する。
データ制御部４８ｃは、不揮発性メモリ５１への書き込み時、信号ＡＲＥＡＮＢＦがＬレベルである場合、書き込みデータバッファ４９から供給されるデータを選択し、書き込みデータＭＥＭＤＩとして出力する。信号ＡＲＥＡＮＢＦがＨレベルである場合、データ制御部４８ｃは、情報ＣＭＤＤＡＴを選択し、書き込みデータＭＥＭＤＩとして出力する。
また、データ制御部４８ｃは、情報ＣＭＤＤＡＴが、不揮発性メモリ５１への書き込み単位のビット数となったことを検出し、制御信号生成部４８ａに通知する機能も有する。また、データ制御部４８ｃは、制御信号生成部４８ａによる制御により、不揮発性メモリ５１からの読み出し時に、読み出しデータＭＥＭＤＯを、読み出しデータバッファ５０に供給する。
また、メモリ制御部４８は、アプリケーション制御部５２との間で各種情報や画像データの送受信を行うが、後述する。
書き込みデータバッファ４９は、情報ＣＭＤＤＡＴを一時的に記憶する揮発性の記憶回路である。ただし、信号ＡＲＥＡＮＢＦがＨレベルの場合には、書き込みデータバッファ４９は無効化され、情報ＣＭＤＤＡＴを記憶しない。
読み出しデータバッファ５０は、データ制御部４８ｃによって読み出された読み出しデータＭＥＭＤＯを一時的に記憶する揮発性の記憶回路である。
不揮発性メモリ５１は、たとえば、フラッシュメモリ、ＥＥＰＲＯＭ、ＦｅＲＡＭ、ＭＲＡＭなどである。不揮発性メモリ５１は、アドレスで区別される事前エラー確認領域５１ａと事後エラー確認領域５１ｂを有する。
事前エラー確認領域５１ａには、書き込みデータバッファ４９を介した書き込みデータＭＥＭＤＩが記憶される。事後エラー確認領域５１ｂには、情報ＣＭＤＤＡＴが、書き込みデータバッファ４９を介さずに、書き込みデータＭＥＭＤＩとして記憶される。事後エラー確認領域５１ｂには、画像データなど比較的サイズの大きなデータが格納されるため、図６の例では、事後エラー確認領域５１ｂは、事前エラー確認領域５１ａよりも広い領域となっている。
アプリケーション制御部５２は、メモリ制御部４８から受けた各種情報や画像データに基づいて、チップセレクト信号、クロック信号、データを出力する。これらの信号やデータは、端子ＸＣＳ，ＳＣＫ，ＤＯを介して、表示装置２２に供給される。また、アプリケーション制御部５２は、端子ＤＩを介して、表示装置２２が出力するデータを受ける。
図７は、メモリ制御部とアプリケーション制御部との間でのデータの送受信を説明する図である。
アドレス制御部４８ｂは、情報ＣＭＤＡＤＲから、特定のアドレスに対するコマンドを受信したことを判定すると、アプリケーション動作を実行させるために、信号ＡＲＥＡＡＰＰをアサートする。
制御信号生成部４８ａは、信号ＡＲＥＡＡＰＰがアサートされると、情報ＣＭＤＭＥＭから判別されるコマンドが、表示装置２２にデータ（画像データや設定情報など）を供給するコマンドの場合、そのデータの長さを示す情報ＡＰＰＬＥＮを出力する。また、制御信号生成部４８ａは、情報ＣＭＤＭＥＭから判別されるコマンドが、表示装置２２からパラメータなどのデータを読み出すコマンドの場合、表示装置２２からの読み出しを有効にする信号ＡＰＰＤＩＥＮをアサートする。
表示装置２２からの読み出しデータＡＰＰＲＰＬは、たとえば、図７に示すように、アプリケーション制御部５２を介して書き込みデータバッファ４９に供給され、その後、不揮発性メモリ５１に書き込まれる。なお、読み出しデータＡＰＰＲＰＬは、アプリケーション制御部５２を介して読み出しデータバッファ５０に供給され、その後、リーダライタ２０に送信されてもよい。
なお、情報ＡＰＰＬＥＮは、情報ＣＭＤＤＡＴに含まれており、たとえば、不揮発性メモリ５１に書き込まれた後に、信号ＡＲＥＡＡＰＰがアサートされたときに、読み出されて用いられる。図７では、情報ＡＰＰＬＥＮの読み出しパスについては図示が省略されている。なお、情報ＡＰＰＬＥＮは、不揮発性メモリ５１に書き込まれる前に、情報ＣＭＤＤＡＴから抽出されてもよい。
情報ＣＭＤＭＥＭから判別されるコマンドが、表示装置２２に画像を表示させるコマンドの場合、データ制御部４８ｃは、読み出しデータＭＥＭＤＯのうち、画像データを含むアプリケーションデータＡＰＰＤＡＴを、アプリケーション制御部５２に供給する。
なお、データ制御部４８ｃは、制御信号生成部４８ａによる制御に基づいて、情報ＣＭＤＤＡＴを、不揮発性メモリ５１に書き込まずに、アプリケーションデータＡＰＰＤＡＴとして、アプリケーション制御部５２に供給してもよい。
（書き込み動作処理例）
図８は、書き込み動作処理の一例を示すタイミングチャートである。図８では、書き込みデータが書き込みデータバッファ４９を介さずに不揮発性メモリ５１に書き込まれる際の動作例が示されている。
図８において、“ＡＮＴ”は、受信データＤＥＭＯＵＴと、返信データＭＯＤＩＮを示している。なお、受信データＤＥＭＯＵＴは、たとえば、図５に示したようなパケットＤＡＴＷＲと同じである。ただし、図８では、図５に示したようなパケットＤＡＴＷＲに含まれる“ＯｐｅＣｏｄｅ”は、“ＯＰ”と図示されており、“ＭｅｍＢａｎｋ”と“ＷｏｒｄＰｔｒ”は、まとめて“ＡＤＲ”と図示されている。また、図５の“ＷｏｒｄＣｏｕｎｔ”は、図８では、“ＬＥＮＧＴＨ”と図示されている。
コマンド検出部４６は、“ＯＰ”、“ＡＤＲ”、“ＬＥＮＧＴＨ”、“ＤａｔａＷｒｉｔｅ”、“Ｈａｎｄｌｅ”、“ＣＲＣ”を順に検出する。これにより、図８に示すように、情報ＣＭＤＭＥＭ，ＣＭＤＡＤＲ，ＣＭＤＬＥＮ，ＣＭＤＤＡＴ，ＣＭＤＨＮＤが順に、検出した内容を示す値となる。
図８の例では、“ＡＤＲ”の検出後に、信号ＡＲＥＡＮＢＦがＨレベルに立ち上がっている（タイミングｔ１）。“ＡＤＲ”で示されるアドレスが、事後エラー確認領域５１ｂの範囲内であるためである。これにより、書き込みデータバッファ４９は無効化され、“ＤａｔａＷｒｉｔｅ”を記憶しない。メモリ制御部４８は、シリアルデータとして受信される“ＤａｔａＷｒｉｔｅ”が、不揮発性メモリ５１への書き込み単位のビット数となった時点で、ライトイネーブル信号ＭＥＭＷＥを、Ｌレベルにすることでアサートする（タイミングｔ２）。また、このとき、メモリ制御部４８は、信号ＭＥＭＢＵＳＹを、Ｈレベルにすることでアサートする。
さらに、メモリ制御部４８は、クロック信号ＭＥＭＣＬＫを出力する（タイミングｔ３）。これにより、“ＡＤＲ”に基づいて生成されるメモリアドレスＭＥＭＡＤＲで指定される位置（事後エラー確認領域５１ｂの範囲内）に、“ＤａｔａＷｒｉｔｅ”で示される書き込みデータＭＥＭＤＩが書き込まれる。図８では、“ＬＥＮＧＴＨ”＝４の例が示されており、“ＡＤＲ”で指定されるアドレスを書き込み開始アドレスとして、メモリアドレスＭＥＭＡＤＲがカウントアップ制御されながら、４アドレス分の書き込みデータＭＥＭＤＩが書き込まれている。
不揮発性メモリ５１への書き込みが終了すると、メモリ制御部４８は、ライトイネーブル信号ＭＥＭＷＥをＨレベルにし、信号ＭＥＭＢＵＳＹをＬレベルにする（タイミングｔ４）。また、メモリ制御部４８は、信号ＡＲＥＡＮＢＦをＬレベルにする（タイミングｔ５）。
さらに、コマンド検出部４６が、検出した“ＣＲＣ”に基づいた誤り検出処理によって、誤りがないことを検出した場合、信号ＮＯＥＲＲが一定期間、Ｈレベルに立ち上がる（タイミングｔ６）。そして、出力制御回路４５によって生成された返信データＭＯＤＩＮが変調回路４２で変調され、アンテナ２１ａを介して送信される（タイミングｔ７）。返信データＭＯＤＩＮには、“Ｈｅａｄｅｒ”、“Ｈａｎｄｌｅ”、“ＣＲＣ”が含まれる。
上記のように、“ＡＤＲ”で示されるアドレスが、事後エラー確認領域５１ｂの範囲内である場合には、“ＤａｔａＷｒｉｔｅ”が、書き込みデータバッファ４９を介さずに、不揮発性メモリ５１に書き込まれる。
なお、コマンド検出部４６が、検出した“ＣＲＣ”に基づいた誤り検出処理によって、誤りがあることを検出した場合、信号ＮＯＥＲＲに代わって信号ＩＳＥＲＲが一定期間、Ｈレベルに立ち上がる。この場合、“ＡＤＲ”で指定されたアドレスから“ＬＥＮＧＴＨ”で指定される長さの領域には誤ったデータが書き込まれていることになる。しかし、エラー応答により同じデータが再送されるため、その領域のデータは修正される。なお、事後エラー確認領域５１ｂに画像データが書き込まれる場合、半導体記憶装置２１は、表示装置２２にその画像データを表示させ、ユーザにエラーの有無を提示してもよい。そして、エラーが生じている場合には、ユーザの入力に基づいて、半導体記憶装置２１が、エラー応答を行ってもよい。
また、通信エラーが“ＡＤＲ”で指定されたアドレスに発生しており、そのアドレスが、事前エラー確認領域５１ａの範囲内に変わっている場合には、“ＤａｔａＷｒｉｔｅ”は、書き込みデータバッファ４９に記憶される。しかし、事後エラー確認領域５１ｂの範囲に書き込まれる予定の“ＤａｔａＷｒｉｔｅ”のデータ量は、書き込みデータバッファ４９の記憶容量より大きいため、“ＤａｔａＷｒｉｔｅ”は、書き込みデータバッファ４９からあふれる。そのため、“ＣＲＣ”に基づいた誤り検出処理によって、誤りがあることが検出され、事前エラー確認領域５１ａに“ＤａｔａＷｒｉｔｅ”は書き込まれない。
以下、比較例として、上記と同様の“ＬＥＮＧＴＨ”をもつ“ＤａｔａＷｒｉｔｅ”を、書き込みデータバッファ４９に一時的に記憶した後に、不揮発性メモリ５１に書き込む場合の動作例を示す。
図９は、比較例の書き込み動作処理を示すタイミングチャートである。
図８に示した処理と同様に、図９においても、情報ＣＭＤＭＥＭ，ＣＭＤＡＤＲ，ＣＭＤＬＥＮ，ＣＭＤＤＡＴ，ＣＭＤＨＮＤが順に、検出した内容を示す値となる。
しかし、図９の例では、タイミングｔ１０から、シリアルデータとして受信される“ＤａｔａＷｒｉｔｅ”の書き込みデータバッファ４９への書き込みが開始する。書き込みデータバッファ４９のアドレスＤＢＦＡＤＲがカウントアップ制御されながら、４アドレス分の“ＤａｔａＷｒｉｔｅ”が書き込みデータバッファ４９に書き込まれる。
そして、コマンド検出部４６が、検出した“ＣＲＣ”に基づいた誤り検出処理によって、誤りがないことを検出した場合、信号ＮＯＥＲＲがＨレベルに立ち上がる（タイミングｔ１１）。そして、信号ＮＯＥＲＲがＨレベルである間に、メモリ制御部４８は、ライトイネーブル信号ＭＥＭＷＥをＬレベルにし、信号ＭＥＭＢＵＳＹを、Ｈレベルにする（タイミングｔ１２）。
さらに、メモリ制御部４８は、クロック信号ＭＥＭＣＬＫを出力する（タイミングｔ１３）。これにより、“ＡＤＲ”に基づいて生成されるメモリアドレスＭＥＭＡＤＲで指定される不揮発性メモリ５１の領域に、“ＤａｔａＷｒｉｔｅ”で示される書き込みデータＭＥＭＤＩが書き込まれる。
不揮発性メモリ５１への書き込みが終了すると、メモリ制御部４８は、ライトイネーブル信号ＭＥＭＷＥをＨレベルにし、信号ＭＥＭＢＵＳＹをＬレベルにする（タイミングｔ１４）。また、コマンド検出部４６が、信号ＮＯＥＲＲをＬレベルにすると（タイミングｔ１５）、出力制御回路４５によって生成された返信データＭＯＤＩＮが変調回路４２で変調され、アンテナ２１ａを介して送信される。
上記の比較例の書き込み動作では、“ＤａｔａＷｒｉｔｅ”が、書き込みデータバッファ４９に一時的に記憶され、誤りがないことが確認された後に、不揮発性メモリ５１に書き込まれる。このため、“ＤａｔａＷｒｉｔｅ”が、画像データのように比較的大きなデータ量である場合、書き込みデータバッファ４９のサイズも大きくなる。そして、大きなデータ量の“ＤａｔａＷｒｉｔｅ”の書き込みデータバッファ４９への書き込みや、書き込みデータバッファ４９からの読み出しが行われるため、消費電力が増大する。
これに対して、図８に示したように、“ＡＤＲ”で示されるアドレスが、事後エラー確認領域５１ｂの範囲内である場合には、“ＤａｔａＷｒｉｔｅ”が、書き込みデータバッファ４９を介さずに、不揮発性メモリ５１に書き込まれる。この場合、“ＤａｔａＷｒｉｔｅ”のデータ量が大きくても、書き込みデータバッファ４９の読み書きが発生しないため、消費電力を削減できる。
また、書き込みデータバッファ４９のサイズを超える“ＤａｔａＷｒｉｔｅ”を１つのパケットＤＡＴＷＲに含めることができる。このため、図５に示した“ＯｐｅＣｏｄｅ”などによるオーバーヘッドが少なくなり転送データ量を抑えられ、通信時間やメモリ書き込み時間が短くなり、消費電力をさらに削減できる。
消費電力を削減できることにより、より少ない電力供給で半導体記憶装置２１の動作が可能となるため、電力供給元となるリーダライタ２０との間における通信距離を延ばすことができる。
図１０は、半導体記憶装置の受信電力と、リーダライタと半導体記憶装置との間の距離との関係の一例を示す図である。横軸は、リーダライタ２０と半導体記憶装置２１との間の距離を示し、縦軸は半導体記憶装置２１の受信電力を示す。
距離が０のときの受信電力Ｐ０は、リーダライタ２０の出力電力と等しい。距離が長くなるほど、受信電力は小さくなっていく。たとえば、半導体記憶装置２１と表示装置２２の動作に最低でも受信電力Ｐ１を用いる場合には、通信距離は距離Ｌ１よりも長くできない。一方、受信電力Ｐ２で半導体記憶装置２１と表示装置２２が動作できれば、通信距離を距離Ｌ２まで伸ばすことができる。
なお、“ＡＤＲ”で示されるアドレスが、事前エラー確認領域５１ａの範囲内である場合には、図９に示したような書き込み動作が行われる。すなわち、“ＤａｔａＷｒｉｔｅ”は、一時的に書き込みデータバッファ４９に記憶され、誤りがないことが確認された後に、不揮発性メモリ５１に書き込まれる。このため、画像データなどよりも重要度が高いデータ（設定情報など）については、事前エラー確認領域５１ａの範囲内のアドレスを指定することで、重要度が高いデータが誤った状態で不揮発性メモリ５１に書き込まれることを防止できる。
また、画像データのように大きな揮発性バッファ１２の読み書きが発生しないため、揮発性バッファ１２の大きさを抑制でき、揮発性バッファ１２のコストを削減できる。
以上、実施の形態に基づき、本発明の無線通信機能を備えた半導体記憶装置及び書き込み制御方法の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
以上説明した複数の実施の形態に関し、さらに以下の付記を開示する。
（付記１） 第１の領域と第２の領域とを有する不揮発性メモリと、
揮発性の記憶回路と、
第１の書き込みデータと、前記第１の領域の範囲内の書き込み先を示す第１のアドレスと、前記第１の書き込みデータの誤り検出に用いられる第１の誤り検出情報とを含む第１のデータ、または、前記第１の書き込みデータよりもデータ量が大きい第２の書き込みデータと、前記第２の領域の範囲内の書き込み先を示す第２のアドレスとを含む第２のデータ、を受信する無線通信処理部と、
前記第１のアドレスまたは前記第２のアドレスに基づいて前記無線通信処理部が前記第１のデータと前記第２のデータの何れを受信したか判定し、前記無線通信処理部が前記第１のデータを受信した場合、前記第１の書き込みデータを前記記憶回路に記憶し、前記第１の誤り検出情報に基づいて、前記第１の書き込みデータの誤りの有無を検出し、前記誤りがない場合に、前記第１の書き込みデータを前記記憶回路から読み出し、前記第１のアドレスに基づいて前記第１の領域に記憶し、前記無線通信処理部が前記第２のデータを受信した場合、前記第２の書き込みデータを、前記記憶回路を介さずに前記第２のアドレスに基づいて前記第２の領域に記憶する、制御部と、
を有する無線通信機能を備えた半導体記憶装置。
（付記２） 前記第２のデータは、前記第２の書き込みデータの誤り検出に用いられる第２の誤り検出情報を含み、
前記制御部は、前記第２の書き込みデータを前記第２の領域に記憶した後、前記第２の誤り検出情報に基づいて、前記第２の書き込みデータの誤りの有無を検出する、
付記１に記載の半導体記憶装置。
（付記３） 前記第１の書き込みデータの第１のデータ量は、前記記憶回路の記憶容量以下であり、前記第２の書き込みデータの第２のデータ量は、前記記憶容量よりも大きい、付記１または２に記載の半導体記憶装置。
（付記４） 前記第２の書き込みデータは画像データである、付記１乃至３の何れか１つに記載の半導体記憶装置。
（付記５） 前記無線通信処理部は、前記第１のデータまたは前記第２のデータを含む無線信号から前記制御部を動作させる内部電圧を生成する、付記１乃至４の何れか１つに記載の半導体記憶装置。
（付記６） 無線通信処理部は、第１の書き込みデータと、不揮発性メモリの第１の領域の範囲内の書き込み先を示す第１のアドレスと、前記第１の書き込みデータの誤り検出に用いられる第１の誤り検出情報とを含む第１のデータ、または、前記第１の書き込みデータよりもデータ量が大きい第２の書き込みデータと、前記不揮発性メモリの第２の領域の範囲内の書き込み先を示す第２のアドレスとを含む第２のデータ、を受信し、
制御部は、前記第１のアドレスまたは前記第２のアドレスに基づいて前記無線通信処理部が前記第１のデータと前記第２のデータの何れを受信したか判定し、
前記制御部は、前記無線通信処理部が前記第１のデータを受信した場合、前記第１の書き込みデータを揮発性の記憶回路に記憶し、前記第１の誤り検出情報に基づいて、前記第１の書き込みデータの誤りの有無を検出し、前記誤りがない場合に、前記第１の書き込みデータを前記記憶回路から読み出し、前記第１のアドレスに基づいて前記第１の領域に記憶し、
前記制御部は、前記無線通信処理部が前記第２のデータを受信した場合、前記第２の書き込みデータを、前記記憶回路を介さずに前記第２のアドレスに基づいて前記第２の領域に記憶する、
書き込み制御方法。
（付記７） 前記第２のデータは、前記第２の書き込みデータの誤り検出に用いられる第２の誤り検出情報を含み、
前記制御部は、前記第２の書き込みデータを前記第２の領域に記憶した後、前記第２の誤り検出情報に基づいて、前記第２の書き込みデータの誤りの有無を検出する、
付記６に記載の書き込み制御方法。
（付記８） 前記第１の書き込みデータの第１のデータ量は、前記記憶回路の記憶容量以下であり、前記第２の書き込みデータの第２のデータ量は、前記記憶容量よりも大きい、付記６または７に記載の書き込み制御方法。
（付記９） 前記第２の書き込みデータは画像データである、付記６乃至８の何れか１つに記載の書き込み制御方法。
（付記１０） 前記無線通信処理部は、前記第１のデータまたは前記第２のデータを含む無線信号から前記制御部を動作させる内部電圧を生成する、付記６乃至９の何れか１つに記載の書き込み制御方法。
（付記１１） 第１の領域と第２の領域とを有する不揮発性メモリと、揮発性の記憶回路と、第１の書き込みデータと、前記第１の領域の範囲内の書き込み先を示す第１のアドレスと、前記第１の書き込みデータの誤り検出に用いられる第１の誤り検出情報とを含む第１のデータ、または、前記第１の書き込みデータよりもデータ量が大きい第２の書き込みデータと、前記第２の領域の範囲内の書き込み先を示す第２のアドレスとを含む第２のデータ、を受信する無線通信処理部と、前記第１のアドレスまたは前記第２のアドレスに基づいて前記無線通信処理部が前記第１のデータと前記第２のデータの何れを受信したか判定し、前記無線通信処理部が前記第１のデータを受信した場合、前記第１の書き込みデータを前記記憶回路に記憶し、前記第１の誤り検出情報に基づいて、前記第１の書き込みデータの誤りの有無を検出し、前記誤りがない場合に、前記第１の書き込みデータを前記記憶回路から読み出し、前記第１のアドレスに基づいて前記第１の領域に記憶し、前記無線通信処理部が前記第２のデータを受信した場合、前記第２の書き込みデータを、前記記憶回路を介さずに前記第２のアドレスに基づいて前記第２の領域に記憶する、制御部と、を有する半導体記憶装置と、
前記第１のデータまたは前記第２のデータを前記半導体記憶装置に送信するリーダライタと、
を有する無線通信システム。
（付記１２） 前記リーダライタは、前記不揮発性メモリに書き込むデータを、前記第１の書き込みデータと前記第２の書き込みデータに分け、前記第１の書き込みデータに対して前記第１のアドレスを指定し、前記第２の書き込みデータに対して前記第２のアドレスを指定して、前記第１のデータ及び前記第２のデータを生成する、
付記１１に記載の無線通信システム。
（付記１３） 前記リーダライタは、前記第１のデータに含める前記第１の書き込みデータの第１のデータ量を、前記記憶回路の記憶容量以下にし、前記第２のデータに含める前記第２の書き込みデータの第２のデータ量を、前記記憶容量よりも大きくする、付記１１または１２に記載の無線通信システム。
（付記１４） 前記半導体記憶装置に接続された表示装置を更に有し、
前記半導体記憶装置は、前記第１の書き込みデータである前記表示装置の設定情報と、前記第２の書き込みデータである画像データを、前記表示装置に供給する、
付記１１乃至１３の何れか１つに記載の無線通信システム。
１０ 半導体記憶装置
１１ 不揮発性メモリ
１１ａ 事前エラー確認領域
１１ｂ 事後エラー確認領域
１２ 揮発性バッファ
１３ 無線通信処理部
１３ａ アンテナ
１４ 制御部
１５ａ，１５ｂ 受信データ
ＡＤａ，ＡＤｂ アドレス
ＣＲＣａ，ＣＲＣｂ 誤り検出情報
ＤＡＴＡａ，ＤＡＴＡｂ 書き込みデータ
ＳＩＺＥａ，ＳＩＺＥｂ サイズ
ＳＩＺＥｃ 記憶容量
ＷＣＮＤ 情報

Claims (6)

  1. 第１の領域と第２の領域とを有する不揮発性メモリと、
    揮発性の記憶回路と、
    第１の書き込みデータと、前記第１の領域の範囲内の書き込み先を示す第１のアドレスと、前記第１の書き込みデータの誤り検出に用いられる第１の誤り検出情報とを含む第１のデータ、または、前記第１の書き込みデータよりもデータ量が大きい第２の書き込みデータと、前記第２の領域の範囲内の書き込み先を示す第２のアドレスとを含む第２のデータ、を受信する無線通信処理部と、
    前記第１のアドレスまたは前記第２のアドレスに基づいて前記無線通信処理部が前記第１のデータと前記第２のデータの何れを受信したか判定し、前記無線通信処理部が前記第１のデータを受信した場合、前記第１の書き込みデータを前記記憶回路に記憶し、前記第１の誤り検出情報に基づいて、前記第１の書き込みデータの誤りの有無を検出し、前記誤りがない場合に、前記第１の書き込みデータを前記記憶回路から読み出し、前記第１のアドレスに基づいて前記第１の領域に記憶し、前記無線通信処理部が前記第２のデータを受信した場合、前記第２の書き込みデータを、前記記憶回路を介さずに前記第２のアドレスに基づいて前記第２の領域に記憶する、制御部と、
    を有する無線通信機能を備えた半導体記憶装置。
  2. 前記第２のデータは、前記第２の書き込みデータの誤り検出に用いられる第２の誤り検出情報を含み、
    前記制御部は、前記第２の書き込みデータを前記第２の領域に記憶した後、前記第２の誤り検出情報に基づいて、前記第２の書き込みデータの誤りの有無を検出する、
    請求項１に記載の半導体記憶装置。
  3. 前記第１の書き込みデータの第１のデータ量は、前記記憶回路の記憶容量以下であり、前記第２の書き込みデータの第２のデータ量は、前記記憶容量よりも大きい、請求項１または２に記載の半導体記憶装置。
  4. 前記第２の書き込みデータは画像データである、請求項１乃至３の何れか一項に記載の半導体記憶装置。
  5. 前記無線通信処理部は、前記第１のデータまたは前記第２のデータを含む無線信号から前記制御部を動作させる内部電圧を生成する、請求項１乃至４の何れか一項に記載の半導体記憶装置。
  6. 無線通信処理部は、第１の書き込みデータと、不揮発性メモリの第１の領域の範囲内の書き込み先を示す第１のアドレスと、前記第１の書き込みデータの誤り検出に用いられる第１の誤り検出情報とを含む第１のデータ、または、前記第１の書き込みデータよりもデータ量が大きい第２の書き込みデータと、前記不揮発性メモリの第２の領域の範囲内の書き込み先を示す第２のアドレスとを含む第２のデータ、を受信し、
    制御部は、前記第１のアドレスまたは前記第２のアドレスに基づいて前記無線通信処理部が前記第１のデータと前記第２のデータの何れを受信したか判定し、
    前記制御部は、前記無線通信処理部が前記第１のデータを受信した場合、前記第１の書き込みデータを揮発性の記憶回路に記憶し、前記第１の誤り検出情報に基づいて、前記第１の書き込みデータの誤りの有無を検出し、前記誤りがない場合に、前記第１の書き込みデータを前記記憶回路から読み出し、前記第１のアドレスに基づいて前記第１の領域に記憶し、
    前記制御部は、前記無線通信処理部が前記第２のデータを受信した場合、前記第２の書き込みデータを、前記記憶回路を介さずに前記第２のアドレスに基づいて前記第２の領域に記憶する、
    書き込み制御方法。
JP2017146567A 2017-07-28 2017-07-28 無線通信機能を備えた半導体記憶装置及び書き込み制御方法 Active JP6873001B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017146567A JP6873001B2 (ja) 2017-07-28 2017-07-28 無線通信機能を備えた半導体記憶装置及び書き込み制御方法
US16/038,676 US10740225B2 (en) 2017-07-28 2018-07-18 Semiconductor memory having radio communication function and write control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017146567A JP6873001B2 (ja) 2017-07-28 2017-07-28 無線通信機能を備えた半導体記憶装置及び書き込み制御方法

Publications (2)

Publication Number Publication Date
JP2019028667A true JP2019028667A (ja) 2019-02-21
JP6873001B2 JP6873001B2 (ja) 2021-05-19

Family

ID=65038503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017146567A Active JP6873001B2 (ja) 2017-07-28 2017-07-28 無線通信機能を備えた半導体記憶装置及び書き込み制御方法

Country Status (2)

Country Link
US (1) US10740225B2 (ja)
JP (1) JP6873001B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020171136A1 (ja) 2019-02-20 2020-08-27 旭化成株式会社 硬化物、硬化物変性体及び硬化方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019121195A (ja) * 2018-01-05 2019-07-22 東芝メモリ株式会社 メモリシステム及びプロセッサシステム
JP2020140385A (ja) * 2019-02-27 2020-09-03 キオクシア株式会社 記憶装置及びその制御方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339327A (ja) * 2000-05-29 2001-12-07 Sony Corp 情報授受装置および情報授受方法および情報担持装置および情報担持方法
JP2007272635A (ja) * 2006-03-31 2007-10-18 Toshiba Corp メモリシステム及びコントローラ
JP2008040945A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd メモリカード装置
JP2008164794A (ja) * 2006-12-27 2008-07-17 Semiconductor Energy Lab Co Ltd 表示装置及び表示システム
US20080238658A1 (en) * 2007-03-27 2008-10-02 Seiko Epson Corporation Radio communication system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6922754B2 (en) * 2002-12-09 2005-07-26 Infabric Technologies, Inc. Data-aware data flow manager
JP5271816B2 (ja) 2009-06-10 2013-08-21 株式会社日立製作所 Ｉｃタグへのデータ書き込みシステム及び方法
CN103283192A (zh) * 2011-03-28 2013-09-04 松下电器产业株式会社 中继器、中继器的控制方法以及程序
US9858165B2 (en) * 2012-09-10 2018-01-02 Kpit Cummins Infosystems, Ltd. Method and apparatus for designing vision based software applications
JP6180863B2 (ja) 2013-09-18 2017-08-16 株式会社東芝 Ｉｃカード、携帯可能電子装置、及び、ｉｃカード処理装置
JP6502157B2 (ja) 2015-04-24 2019-04-17 マクセルホールディングス株式会社 Ｒｆｉｄタグ、およびｒｆｉｄタグシステム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339327A (ja) * 2000-05-29 2001-12-07 Sony Corp 情報授受装置および情報授受方法および情報担持装置および情報担持方法
JP2007272635A (ja) * 2006-03-31 2007-10-18 Toshiba Corp メモリシステム及びコントローラ
JP2008040945A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd メモリカード装置
JP2008164794A (ja) * 2006-12-27 2008-07-17 Semiconductor Energy Lab Co Ltd 表示装置及び表示システム
US20080238658A1 (en) * 2007-03-27 2008-10-02 Seiko Epson Corporation Radio communication system
JP2008242697A (ja) * 2007-03-27 2008-10-09 Seiko Epson Corp 無線通信システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020171136A1 (ja) 2019-02-20 2020-08-27 旭化成株式会社 硬化物、硬化物変性体及び硬化方法

Also Published As

Publication number Publication date
US20190034328A1 (en) 2019-01-31
JP6873001B2 (ja) 2021-05-19
US10740225B2 (en) 2020-08-11

Similar Documents

Publication Publication Date Title
US10860258B2 (en) Control circuit, memory device including the same, and method
US8555144B2 (en) Memory system, memory system controller, and a data processing method in a host apparatus
JP4817836B2 (ja) カードおよびホスト機器
US20050088285A1 (en) Mobile communication terminal with RFID function and RFID programming method in the same
US9785382B2 (en) Method and apparatus for read retry sequence for boot ROM
JP6873001B2 (ja) 無線通信機能を備えた半導体記憶装置及び書き込み制御方法
JP4921757B2 (ja) Ｉｃタグ、ｉｃタグシステム及びそのコマンドの実行方法
US10917119B2 (en) Data storage system and associated data storing method for reducing data error rate
US9214986B2 (en) Non-volatile memory for NFC router
EP0952525A1 (en) Ic card
KR100273614B1 (ko) 아이씨 카드
JP2000218044A (ja) 携帯用電子ゲーム機器
JP6908844B2 (ja) 無線通信機能を備えた半導体記憶装置及びアプリケーション制御方法
CN107808685B (zh) 用于非接触卡类芯片的编程失败自检测电路及自检测方法
US9196369B2 (en) Communication device and communication method
US10055141B2 (en) Storage device, liquid container, and host device
JP7157020B2 (ja) Ｒｆｉｄタグ
JPH09326193A (ja) Ｉｃメモリカード
JP2017072932A (ja) Ｉｃカード、ｉｃモジュール、及びプログラム
US20050134594A1 (en) System and method for controlling display of mobile terminal
CN104809487A (zh) 电子器件及对电子器件进行访问的方法
JP2012089152A (ja) 通信媒体及び通信媒体処理装置
JP2007199896A (ja) 近接通信用データ処理装置
JPH05250522A (ja) データ記憶システムのデータ書込方式
JP2012018649A (ja) 非接触式ｉｃカード、非接触式携帯可能電子装置及び通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200401

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200401

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200401

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20200708

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210420

R150 Certificate of patent or registration of utility model

Ref document number: 6873001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250