JP6857195B2 - 電池および電池を形成する方法 - Google Patents

電池および電池を形成する方法 Download PDF

Info

Publication number
JP6857195B2
JP6857195B2 JP2018560769A JP2018560769A JP6857195B2 JP 6857195 B2 JP6857195 B2 JP 6857195B2 JP 2018560769 A JP2018560769 A JP 2018560769A JP 2018560769 A JP2018560769 A JP 2018560769A JP 6857195 B2 JP6857195 B2 JP 6857195B2
Authority
JP
Japan
Prior art keywords
cathode
anode
substrate
forming
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018560769A
Other languages
English (en)
Other versions
JP2019520669A (ja
Inventor
ウェブ、バックネル
アンドリー、ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2019520669A publication Critical patent/JP2019520669A/ja
Application granted granted Critical
Publication of JP6857195B2 publication Critical patent/JP6857195B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00Electrodes
    • H01M4/02Electrodes composed of, or comprising, active material
    • H01M4/62Selection of inactive substances as ingredients for active masses, e.g. binders, fillers
    • H01M4/624Electric conductive fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M6/00Primary cells; Manufacture thereof
    • H01M6/40Printed batteries, e.g. thin film batteries
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00Electrodes
    • H01M4/02Electrodes composed of, or comprising, active material
    • H01M2004/021Physical characteristics, e.g. porosity, surface area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2220/00Batteries for particular applications
    • H01M2220/30Batteries in portable systems, e.g. mobile phone, laptop
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Secondary Cells (AREA)
  • Sealing Battery Cases Or Jackets (AREA)
  • Primary Cells (AREA)
  • Battery Electrode And Active Subsutance (AREA)
  • Cell Electrode Carriers And Collectors (AREA)
  • Connection Of Batteries Or Terminals (AREA)

Description

本発明は、一般的には電池に関し、より一般的には、金属保護膜およびシリコン貫通ビア電気的接触を含む電気的接触を有するマイクロ電池に関する。
例えば1mAh以下程度の電荷容量を有する小型薄型電源の需要が増えつつある。この大きさの機能電池が比較的容易に製造されることができるとはいえ、当該の小さい物理的寸法および薄型が、そのような電池を完全かつ気密に封止することを困難にする。一定の電池化学作用、特にリチウムに基づくものは、水分にさらされることができない。湿式化学電池は、水および他の電解質を保持するために封止される。
現存の商業的解決策は、かしめ封止をもつ円筒対称の金属缶型パッケージか、数ミリメートルの非常に広い封止幅をもつ屈曲性ポリマー・パッケージかである。一定の長寿命リチウム・イオン電池は、完全な気密性を確保するためにガラス金属封止を利用する。しかしながら、100μm幅以下の良質な封止を作成するためのパッケージング・オプションはほとんど存在しない。
アノード構造体、カソード構造体および導電性保護膜を含む電池ならびにそれを形成する方法を提供する。
電池は、アノード構造体、カソード構造体および導電性保護膜を含む。アノード構造体は、アノード基板、アノード基板に形成されるアノード、およびアノードと接触しているアノード導電性ライナを含む。カソード構造体は、カソード基板、カソード基板に形成されるカソード、およびカソードと接触しているカソード導電性ライナを含む。導電性保護膜は、アノード構造体およびカソード構造体によって形成される空洞を封止するためにアノード構造体およびカソード構造体にわたって形成される。アノード基板およびカソード基板の少なくとも一方は、それぞれのアノード導電性ライナまたはカソード導電性ライナと接触している貫通ビアによって貫通される。
電池を形成する方法は、アノード基板を形成すること、およびカソード基板を形成することを含む。アノード基板およびカソード基板の少なくとも一方に、それぞれの基板を貫通する貫通ビアが形成される。アノード構造体にアノード導電性ライナが形成される。アノード導電性ライナにアノードが形成される。カソード基板にカソード導電性ライナが形成される。カソード導電性ライナにカソードが形成される。アノード基板およびカソード基板が組み立てられて電池構造体を形成する。アノード基板およびカソード基板によって形成される空洞を封止するために、アノード基板およびカソード基板にわたって導電性保護膜が形成される。
これらおよび他の特徴および効果は、添付図面と関連して読まれることになるその例示的な実施形態の以下の詳細な説明から明らかになるであろう。
本開示は、以下の図を参照しつつ好ましい実施形態の以下の説明において詳細を提供することになる。
本原理に従うマイクロ電池構造体の切欠図である。 本原理に従うカソード構造体の形成におけるステップの図である。 本原理に従うカソード構造体の形成におけるステップの図である。 本原理に従うカソード構造体の形成におけるステップの図である。 本原理に従うカソード構造体の形成におけるステップの図である。 本原理に従うカソード構造体の形成におけるステップの図である。 本原理に従うカソード構造体の形成におけるステップの図である。 本原理に従うカソード構造体の形成におけるステップの図である。 本原理に従うアノード構造体の形成におけるステップの図である。 本原理に従うアノード構造体の形成におけるステップの図である。 本原理に従うアノード構造体の形成におけるステップの図である。 本原理に従うアノード構造体の形成におけるステップの図である。 本原理に従うアノード構造体の形成におけるステップの図である。 本原理に従う垂直電池壁の形成の図である。 本原理に従うマイクロ電池構造体の組立におけるステップの図である。 本原理に従うマイクロ電池構造体の組立におけるステップの図である。 本原理に従うマイクロ電池構造体の組立におけるステップの図である。 本原理に従うマイクロ電池構造体の組立におけるステップの図である。 本原理に従うカソード構造体を形成するための方法のブロック/フロー図である。 本原理に従うアノード構造体を形成するための方法のブロック/フロー図である。 本原理に従うマイクロ電池構造体を組み立てるための方法のブロック/フロー図である。 本原理に従うカソード構造体の上視図である。
本発明の実施形態は、空気および水分にさらすことから電池部品を封止するための金属皮膜を使用するマイクロ電池を提供する。これを達成するために、装置の側面からよりもむしろ上部および下部から電気的接触がなされることができるように、アノードおよびカソードの背後を貫いて電気ビアが形成される。これは、金属皮膜を通じてカソードにアノードを短絡させるリスクのない電気的アクセスを提供する。
ここで図1を参照すると、本実施形態に従ってマイクロ電池構造体100が図示される。マイクロ電池構造体100は、カソード構造体102、壁104およびアノード構造体106に基づく三点構成を含む。代替の二点実施形態において、壁104はカソード構造体102またはアノード構造体106と一体に形成されてもよい。カソード構造体102、壁104およびアノード構造体106は接着点108によって互いに結合される。
カソード112が壁104間の空間を充填し、かつカソード構造体102に接続する。同様に、アノード114がアノード構造体106に接続する。電解質含浸スペーサ116が、カソード112がアノード114に触れるのを防止し、かつ電気化学反応が起こるための空間を提供する。マイクロ電池構造体100は金属ケース110内に封止される。
アノード構造体106と壁104との間か壁104とカソード構造体102との間かの接合のために、接着剤108の代わりに金属性のはんだ接合が使用されてもよいことが理解されるべきである。そのような金属接合は、導電性金属がそれぞれの構造体と金属ケース110との間の電気的接続を形成するので、そのそれぞれの構造体のビアの必要性を不要にする。金属接合に適する金属は、例えば、インジウム、またはインジウム、スズ、鉛、ビスマス、カドミウム、銀、金もしくは以上の組合せを含む低融点はんだを含んでもよい。インジウム、鉛スズ共晶はんだまたは金が使用されてもよいことが特に企図される。特定の一実施形態において、カソード構造体102に壁104を接合するために接着剤が使用されてもよいこと、および壁104にアノード構造体106を接合するために金属接合が使用されてもよいことが企図される。
カソード構造体102およびアノード構造体106にビア118が形成される。ビア118は、導電性ライニング120および絶縁性充填材122を含む。ビア118は、金属ケース110と接触しなければならないことのないカソード112への電気的アクセスを提供する。ビア118は、金属ケース110がアノード電極の一部である設計の場合、アノード114と金属ケース110との間の電気的接続を確保し、また電気的アクセスを許容するために金属ケース110の間隙が設けられる場合、金属ケース110がケースから電気的に分離されるオプションを許容する。
一実施形態において、アノード構造体106の直径は壁104の直径より小さく、それもまたカソード構造体102の直径より小さい。各部分はそれによって、その下の部分から材料のふちが露出したようにしておく。これは、金属ケース110が、そのための材料が上から蒸着されて、接着剤108の保護膜となることを確実にする。コンフォーマル金属蒸着であれば、これは必要とされなくてもよく、そのため実施形態によっては、同じであるそれぞれの部分の直径を有することになる。
ここで図2を参照すると、カソード構造体102の形成におけるステップが図示される。基板202にウェル204が形成される。基板202を形成するためにシリコンが使用されてもよいことが特に企図されるが、しかしその代わりに任意の適切な材料が使用されてもよいことが理解されるべきである。基板のために半導体または導体材料が使用される場合、基板は絶縁性誘電体(図7、704)で被覆される。ウェル・パターンを画定するためにフォトリソグラフィが使用されてもよく、そして基板202にウェル204をエッチングするために深掘り反応性イオン・エッチング(DRIE)が使用されてもよい。
エッチングされることになる表面にフォトレジストを塗布し、フォトレジストを放射のパターンに露光し、次いでレジスト現像液を活用してフォトレジストにパターンを現像することによって、フォトリソグラフィ・パターンが生成される。一旦フォトレジストのパターニングが完了されると、フォトレジストによって覆われた部分が保護される一方、露出した領域は、保護されていない領域を除去する選択エッチング工程を使用して除去される。本明細書で使用される場合、材料除去工程に関する用語「選択」は、第1の材料に対する材料除去率が、材料除去工程が適用されている構造体の少なくとも別の材料に対する除去率より大きいことを示す。
反応性イオン・エッチング(RIE)は、エッチングの間、エッチングされることになる表面が無線周波給電電極に置かれるプラズマ・エッチングの一形態である。その上、RIEの間、エッチングされることになる表面は、表面に向けてプラズマから引き出されるエッチング種を加速する電位を帯びており、表面に垂直な方向に化学エッチング反応が起こっている。本発明のこの時点で使用されることができる異方性エッチングの他の例は、イオン・ビーム・エッチング、プラズマ・エッチングまたはレーザ・アブレーションを含む。DRIEは、垂直エッチング・プロファイルをもつ高アスペクト比構造を形成するために使用されてもよいプラズマ・エッチングの一形態である。DRIEのためにボッシュ工程が使用されてもよいことが特に企図されるが、他の実施形態も企図される。
ここで図3を参照すると、カソード構造体102の形成におけるステップが図示される。ウェル204におよび基板202の表面にライナ302が形成される。ライナ302がチタンまたは窒化チタンから形成されてもよいことが特に企図されるが、タンタルまたはタングステンなどの他の導電性ライナ材料が使用されてもよいことが企図される。ライナ302は約300nm〜約1,000nmの例証的な厚さを有してもよく、かつ化学蒸着(CVD)などのコンフォーマル蒸着工程を使用して形成される。
CVDは、室温超過(例えば、約25°Cから約900°C)で気体反応物間の化学反応の結果として蒸着種が形成される蒸着工程である。反応の固体生成物は、固体生成物の膜、皮膜または層が形成されることになる表面に蒸着される。CVD工程の変形は常圧CVD(APCVD)、減圧CVD(LPCVD)、プラズマ強化CVD(PECVD)および有機金属CVD(MOCVD)を含むが、これらに限定されず、その組合せも利用されてもよい。
ここで図4を参照すると、カソード構造体102の形成におけるステップが図示される。例えば、結合ポリマーからウェル204に充填材402が形成される。充填材402は、例えば、基板202の表面を別の表面に結合してウェル204へ結合ポリマーを圧入し、次いでその他の表面を剥離することによって形成される。充填材402が絶縁材料を使用して形成されてもよいことが特に企図されるが、非絶縁実施形態も企図される。
ここで図5を参照すると、カソード構造体102の形成におけるステップが図示される。ライナ302におよびウェル204にわたって追加金属がコンフォーマルに蒸着される。追加金属は約300nmの厚さを有してもよく、かつチタン・シード層または、代替的に、チタン、銅およびチタンのもしくはチタン、ニッケル、銅およびホールドの多層から形成されてもよい。銅またはニッケルあるいはその両方などのさらなる金属がフォトレジスト・マスクを通して電気めっきによって蒸着されて、電池のためのカソード接触パッドを形成することができる。パッド下でないシード金属は、ハード・マスクとして電気めっき金属を使用してRIEまたはウェット・エッチングで除去されることができる。
電気めっき工程は、シード金属の薄層を蒸着すること、およびシード金属をフォトレジストでマスキングして、金属が必要とされる領域だけが露出したようにすることを含む。次いで露出した金属領域へ金属がめっきされて、露出したシード金属のない領域へは広がらない金属領域を作成する。次いでフォトレジストが剥離され、そしてシード層がウェットもしくはドライ・エッチングを使用してまたはRIEを使用して前もって覆われた領域で除去される。めっき膜はシード層より厚く、そのためシード層がエッチングで最初に消失する。
ここで図6を参照すると、カソード構造体102の形成におけるステップが図示される。基板202が、例えば、ガラスまたはシリコンなどの任意の適切な材料から形成されてもよいハンドラ602に結合される。結合は、例えば、ポリマー結合剤604を使用して形成されるが、任意の適切な結合剤が使用されてもよいことが理解されるべきである。基板202は次いで、例えば、化学機械平坦化などの任意の適切な工程を使用して薄肉基板606に薄化される。
CMPは、装置の上層を徐々に除去するために、例えば、化学または粒状スラリーおよび機械力を使用して行われる。スラリーは、例えば、仕事関数金属層材料を溶解することができないように調製されてもよく、結果としてCMP工程はその層より先に進むことができないことになる。
ここで図7を参照すると、カソード構造体102の形成におけるステップが図示される。例えば、フォトリソグラフィ・パターニングおよびDRIEを使用して薄肉基板606に分離チャンネル702が形成されてカソード基板706を形成する。分離チャンネル702におよびカソード基板706の上面に酸化物層704が形成されてもよい。酸化物層は任意の適切な酸化工程を使用して形成されてもよく、かつ最初にカソード基板706の全表面にわたって形成され、次いでウェル204上方のカソード基板706の表面の領域を露出させるようにパターン化されてもよい。
ここで図8を参照すると、カソード構造体102の形成におけるステップが図示される。カソード基板706の露出した部分がビア充填材402のレベル下方にエッチングされ、そして露出した表面にライナ材料の追加層が形成されてライナ802を形成する。上記したように、ライナ802が、例えば、チタンまたは窒化チタンから形成されてもよいことが特に企図される。
ライナ802が形成された後、例えば、フォトパターン化可能なポリマー熱可塑性接着剤をスピン・オンすることによって、電池空洞周りの接着封止リング804が形成される。接着剤材料は露光、現像および硬化されて接着リング804を形成する。代替実施形態において、接着リング804が、例えば、壁104に適用されてもよいことが留意されるべきである。
ここで図22を参照すると、カソード構造体102の上視図が図示される。この図から見られることができるように、接着剤はカソードの全中心領域周りのリング804を形成し、それによって組み立てられるとき気密封止を形成する。
ここで図9を参照すると、アノード構造体106の形成におけるステップが図示される。この時点までのアノード構造体106の形成は上記図2、図3および図4に従い、基板902へのウェルの形成、ウェルへのライナ904のコンフォーマル蒸着、およびライナ904にわたるウェルへの充填材906の形成を伴う。基板902は次いで、例えば、ポリマー結合剤910を使用してハンドラ908に結合される。ポリマー結合剤は、一実施形態において、ウェルに結合剤を圧入することによって充填材906を形成するために使用されてもよい。
ここで図10を参照すると、アノード構造体106の形成におけるステップが図示される。例えば、フォトリソグラフィ・パターニングおよびRIEを使用して基板902に分離チャンネル1002が形成される。追加エッチングが行われて、ビアのライナ904を露出させ、かつ整列リム1006を形成する。アノード構造体1004が残る。
ここで図11を参照すると、アノード構造体106の形成におけるステップが図示される。追加材料1102がライナ904にコンフォーマルに蒸着され、かつ約300nm〜約1,000nmの厚さを有してもよい。追加材料1102はチタン・シード層または、代替的に、チタン、銅またはニッケルあるいはその組合せ、およびチタンの多層から形成されてもよい。適宜、他の金属が代わりに使用されてもよい。
ここで図12を参照すると、アノード構造体106の形成におけるステップが図示される。シード層として追加材料1102を使用して、アノード1202がめっき形成される。アノード材料が蒸着されることになる開口を作成するようにフォトレジスト・マスクがパターン化されてもよい。例えば、亜鉛または任意の他の適切なアノード材料の層が電気めっき形成され、そしてフォトマスクが除去される。具体的な一実施形態において、シード層1102が、インジウム、ビスマスおよび亜鉛を含む均質固体で電気めっきされてアノード1202を形成してもよい。ビスマスの濃度は約100ppm〜約1,000ppmでもよく、インジウムの濃度は約100ppm〜約1,000ppmでもよく、そして残りが亜鉛でもよい。代替的に、アノード1202は純亜鉛から形成されてもよい。アノードが約1μmと約50μm厚との間の例証的な厚さを有してもよいことが企図されるが、しかし適宜他の厚さが使用されてもよい。また、シード層1102からの余剰材料はRIE工程を使用して除去されてもよい。
ここで図13を参照すると、アノード構造体106の形成におけるステップが図示される。例えば、フォトパターン化可能なポリマー熱可塑性接着剤をスピン・オンすることによって接着封止リング1302が形成される。接着剤材料は露光、現像および硬化されてパッド1302を形成する。代替実施形態において、接着パッド1302が、例えば、壁104に適用されてもよいことが留意されるべきである。
代替実施形態において、接着パッド1302は、シード層1102が任意選択で適所に残されたまま、金属継手(例えば、インジウムから形成される)と置き換えられてもよい。これはアノード106への代替の電気的アクセスを提供することができる。
ここで図14を参照すると、壁104の形成が図示される。例えば、シリコンの基板層が、接着剤1404を使用して、例えば、ガラス製のハンドラ1402に結合される。基板は次いで、RIEなどの方向性エッチングを使用してエッチングされて壁1406を形成する。例えば、CVDを使用して誘電体層1408が形成されて約0.5μmと約1.0μm厚との間の層を形成する。誘電体層1408は、例えば、二酸化シリコンまたは窒化シリコンから形成されてもよい。
ここで図15を参照すると、マイクロ電池構造体100の組立におけるステップが図示される。壁ハンドラ1402は、カソード構造体102の接着層804上方に壁1406を位置決めするために使用される。壁1406はそれによってカソード構造体102に結合される。壁1406は、高圧力または熱あるいはその両方を印加することによってカソード構造体102に封止されてもよい。例証的な一実施形態において、約100mm程度の封止領域のために約0.1MPaと約10MPaとの間の圧力が使用されてもよい。
ここで図16を参照すると、マイクロ電池構造体100の組立におけるステップが図示される。壁1406へ壁ハンドラ1402を保持する接着剤がガラス・ハンドラを通してレーザーで切除され、そして壁ハンドラ1402が除去される。残存するハンドラ接着剤は次いで灰化によって除去されることができる。壁間の空間はカソード材料1602で充填される。一実施形態において、カソード材料1602は二酸化マンガンから形成されてもよいが、しかし任意の適切なカソード材料が代わりに使用されてもよいことが理解されるべきである。カソード材料1602は電気めっき水酸化ニッケルまたは、結合剤の有無にかかわらず二酸化マンガンの混合物であることができる。例えば、塩化亜鉛などの電解質溶液も添加されてもよい。
ここで図17を参照すると、マイクロ電池構造体100の組立におけるステップが図示される。アノード1202にスペーサ116が形成または配置され、そしてアノード・ハンドラ908は、整列リム1006が壁1406と整列するようにアノード構造体1004を位置決めするために使用される。接着パッド1302が壁1406に接触して、壁1406へアノード構造体1004を結合する。
スペーサ116は電解質材料が含浸されてもよい。例証的な実施形態において、電解質材料は、塩化アンモニウム、水酸化カリウムなどの塩水溶液、塩化亜鉛、または酸化亜鉛などの添加物を伴う酢酸亜鉛の1つまたは複数を含んでもよい。スペーサ116は、セルロース、セロハン、ポリ酢酸ビニル(PVA)、PVA/セルロース混合品、ポリエチレン、ポリプロピレン、またはポリエチレンおよびポリプロピレンの混合物から形成される、約10μmと約100μmとの間の例証的な厚さを有する、例えば、可撓性多孔質材料、ゲルまたはシートから形成されてもよい。一実施形態において、スペーサ116は、電解質材料を分配することによって蒸着されてもよい。電解質材料はインク・ジェット、ロボット配置またはスピン・オン工程を使用して蒸着されてもよい。
ここで図18を参照すると、マイクロ電池構造体100の組立におけるステップが図示される。構造体に金属保護膜1802が適用されて、上部ビアおよびライナ904との電気的接触を形成する。金属保護膜1802はそれによってアノード106への電気的アクセスを提供する。カソード・ハンドラ602が除去されて、完全なマイクロ電池構造体100を切り離し、かつカソード・ライナ502を露出させてもよく、それがカソード接点として作用する。上記したように、金属保護膜1802は上から適用されてもよく、または代わりに、例えば、ALD、CVD、LPCVDもしくはスパッタリングを使用してコンフォーマルに適用されてもよい。
金属保護膜がカソード構造体102の下部を除いてあらゆる表面を覆ってもよいことが特に企図されるが、代替実施形態が代わりにアノード構造体106の上部が露出したようにしてもよいことが理解されるべきである。
本発明が所与の例示的なアーキテクチャの観点で記載されることになることが理解されるはずであるが、しかしながら、他のアーキテクチャ、構造、基板材料ならびに工程特徴およびステップが本発明の範囲内で変更されてもよい。
層、領域または基板などの要素が別の要素「に」または「にわたって」あると言及される場合、それが直接その他の要素にあることができ、または介在要素も存在してもよいことも理解されるであろう。逆に、要素が別の要素「に直接」または「にわたって直接」あると言及される場合、介在要素は存在しない。要素が別の要素に「接続」または「連結」されると言及される場合、それがその他の要素に直接接続または連結されることができ、または介在要素が存在してもよいことも理解されるであろう。逆に、要素が別の要素に「直接接続」または「直接連結」されると言及される場合、介在要素は存在しない。
本実施形態は集積回路チップの設計を含んでもよく、それはグラフィカル・コンピュータ・プログラミング言語で作成され、そして(ディスク、テープ、物理ハード・ドライブ、またはストレージ・アクセス・ネットワークにあるものなど仮想ハード・ドライブなどの)コンピュータ記憶媒体に記憶されてもよい。設計者がチップ、またはチップを製造するために使用されるフォトリソグラフィ・マスクを製造しない場合、設計者は、結果的な設計をそのようなエンティティに物理的手段によって(例えば、設計を記憶した記憶媒体のコピーを提供することによって)または電子的に(例えば、インターネットを通じて)、直接的または間接的に伝送してもよい。記憶された設計は次いで、ウエハに形成されることになる当該チップ設計の複数のコピーを典型的に含むフォトリソグラフィ・マスクの製造に適切な形式(例えば、GDSII)へ変換される。フォトリソグラフィ・マスクは、エッチングまたはその他加工されることになるウエハの領域(またはその上の層あるいはその両方)を画定するために活用される。
本明細書に記載される方法が集積回路チップの製造に使用されてもよい。結果的な集積回路チップは、未加工ウエハ形態で(すなわち、複数の未パッケージ化チップを有する単一ウエハとして)、ベア・ダイとして、またはパッケージ化形態で製造者によって流通されることができる。後者の場合、チップは、(マザーボードまたは他の高レベル・キャリアに添付されるリード付きの、プラスチック・キャリアなどの)シングル・チップ・パッケージにまたは(表面相互接続または埋込み相互接続の一方または両方を有するセラミック・キャリアなどの)マルチチップ・パッケージに装着される。いずれの場合も、チップは次いで、(a)マザーボードなどの中間製品か(b)最終製品かの一部として他のチップ、ディスクリート回路要素または他の信号処理装置あるいはその組合せと集積される。最終製品は、玩具および他のローエンド用途からディスプレイ、キーボードまたは他の入力装置および中央処理装置を有する高度コンピュータ製品に及ぶ、集積回路チップを含む任意の製品であることができる。
本原理の「一実施形態」または「実施形態」、ならびにその他の変形への本明細書における言及は、実施形態と関連して記載される特定の特徴、構造、特性などが本原理の少なくとも1つの実施形態に含まれることを意味する。したがって、本明細書を通して様々な場所に出現する句「一実施形態において」または「実施形態において」、ならびに任意の他の変形の出現は、必ずしも全て同じ実施形態に言及しているわけではない。
例えば「A/B」、「AまたはBあるいはその両方」ならびに「AおよびBの少なくとも一方」の場合における以下「/」、「〜または〜あるいはその両方」および「〜の少なくとも一方」のいずれかの使用は、第1の列記した選択肢(A)だけの選択、または第2の列記した選択肢(B)だけの選択、または両選択肢(AおよびB)の選択を包含するものと意図されることが認識されるはずである。さらなる例として、「A、BまたはCあるいはその組合せ」ならびに「A、BおよびCの少なくとも1つ」の場合において、そのような語法は、第1の列記した選択肢(A)だけの選択、または第2の列記した選択肢(B)だけの選択、または第3の列記した選択肢(C)だけの選択、または第1および第2の列記した選択肢(AおよびB)だけの選択、または第1および第3の列記した選択肢(AおよびC)だけの選択、または第2および第3の列記した選択肢(BおよびC)だけの選択、または全ての3つの選択肢(AおよびBおよびC)の選択を包含するものと意図される。これは、当業者によって直ちに明らかなように、列記されるだけの項目に対して拡張されることができる。
ここで図19を参照すると、カソード構造体102を形成する方法が図示される。ブロック1902は、例えば、フォトリソグラフィおよびRIEを使用して基板202にウェル204を形成する。ブロック1904は、ウェル204に導電性ライナ302をコンフォーマルに形成し、そしてブロック1906は、ウェル204を、例えば、ポリマー充填材402で充填する。ポリマー充填材は、基板202を表面に結合してウェル402へポリマー接着剤を圧入することによって形成されてもよい。
ブロック1908は、ウェル204の露出端にわたって導体502の追加層を形成する。この導体502はライナ302と同じ材料から形成されてもよく、または任意の他の適切な導電材料でもよく、完成した装置においてカソード接点を形成する。
ブロック1910は、例えば、接着剤604を使用して基板202をハンドラ602に結合する。基板202はブロック1912でパターン化され、そしてブロック1914は、さらなるエッチングでビアを露出させる。ブロック1916は、露出したビアに追加導体材料802の層を形成し、そしてブロック1918は、接着封止リングを形成する。
ここで図20を参照すると、アノード構造体106を形成する方法が図示される。ブロック2002は、基板902にウェルを形成し、そしてブロック2004は、ウェルに導電性ライナ904を形成する。ブロック2006で、ウェルはポリマー906で充填され、そしてブロック2008で、基板902はハンドラ908に結合される。一実施形態において、ブロック2006および2008が組み合わされてもよく、結合接着剤がウェルへ圧入されてポリマー充填材906を形成する。
ブロック2010は、基板からアノード構造体1004をパターン化して、ビアを露出させる。ブロック2012は、アノード構造体1004およびビアにわたってシード層を形成し、その結果ブロック2014は、例えば、電気めっきおよびフォトリソグラフィ工程を使用してシード層にアノード1202を形成することができる。ブロック2016は、アノード構造体1004に接着パッド1302を形成する。ブロック2018は、次いでアノード1202にスペーサ116を形成し、スペーサ116は構造体材料および電解材料を含んでいる。
ここで図21を参照すると、マイクロ電池構造体100を構築する方法が図示される。ブロック2102は、例えば上記図19に記載されるように、カソード構造体102を形成する。ブロック2104は、例えば上記図20に記載されるように、アノード構造体106を形成する。ブロック2106は、例えば、ハンドラに結合されるシリコン基板から適切な大きさの壁をエッチングすることによって壁104を形成する。
ブロック2108は、接着剤および圧力を使用してカソード構造体102に壁104を結合して結合を形成する。一旦壁104が取り付けられると、ブロック2110で空洞にカソード1602が形成される。ブロック2112は、壁104にアノード構造体106を結合する。ブロック2114は、次いでスタックにわたって金属保護膜1802を形成する。金属保護膜1802はアノード接点を形成し、そして導体502は下部に露出したままにされて、カソード接点を形成する。壁104が最初にアノード構造体106に取り付けられ、そしてカソード102が最後に取り付けられるよう、組立の順序が逆転してもよいことが留意されるべきである。
シリコン貫通ビア電極を備えたマイクロ電池の好ましい実施形態(例示的であり限定的ではないものと意図される)を記載したが、上記教示を考慮して当業者によって変更および変形がなされることができることが留意される。したがって、開示した特定の実施形態において変更がなされてもよく、添付の特許請求の範囲によって概説される本発明の範囲内であることが理解されるはずである。このように、特許法によって必要とされる詳細および特殊性とともに本発明の態様を記載したが、特許証によって特許請求され、かつ保護されることが望まれるものは添付の特許請求の範囲に明らかにされる。

Claims (19)

  1. 電池であって、
    アノード基板と、
    前記アノード基板に形成されるアノードと、
    前記アノードと接触しているアノード導電性ライナとを備える、
    アノード構造体と、
    カソード基板と、
    前記カソード基板に形成されるカソードと、
    前記カソードと接触しているカソード導電性ライナとを備える、
    カソード構造体と、
    前記アノード構造体および前記カソード構造体によって形成される空洞を封止するために前記アノード構造体および前記カソード構造体にわたって形成される導電性保護膜とを備え、前記アノード基板が、前記アノード導電性ライナと接触しているアノード貫通ビアによって貫通され、前記カソード基板が、前記カソード導電性ライナと接触しているカソード貫通ビアによって貫通される、電池。
  2. 前記アノード貫通ビアおよび前記カソード貫通ビアから成る群の1つだけが前記導電性保護膜と電気的接触している、請求項に記載の電池。
  3. 前記貫通ビアが、前記それぞれのビアを封止する絶縁性充填材を備える、請求項1に記載の電池。
  4. 前記絶縁性充填材がポリマー接着剤を含む、請求項に記載の電池。
  5. 前記導電性保護膜が前記アノード構造体の外面を露出したままにする、請求項1に記載の電池。
  6. 前記導電性保護膜が前記カソード構造体の外面を露出したままにする、請求項1に記載の電池。
  7. 前記カソード構造体から前記アノード構造体を切り離す垂直壁をさらに備える、請求項1に記載の電池。
  8. 前記アノード構造体と前記垂直壁との間の接合が金属継手であり、前記垂直壁と前記カソード構造体との間の接合がポリマー接着剤である、請求項に記載の電池。
  9. 前記アノード基板および前記カソード基板は円形であり、露出されるカソード基板のふちが前記アノードと前記カソードとの間の接触点で露出されるように、前記カソード基板が前記アノード基板より大きい直径を有する、請求項1に記載の電池。
  10. 電池を形成する方法であって、
    アノード基板を形成することと、
    カソード基板を形成することと、
    前記アノード基板および前記カソード基板の少なくとも一方に、前記それぞれの基板を貫通する貫通ビアを形成することと、
    前記アノード基板にアノード導電性ライナを形成することと、
    前記アノード導電性ライナにアノードを形成することと、
    前記カソード基板にカソード導電性ライナを形成することと、
    前記カソード導電性ライナにカソードを形成することと、
    前記アノード基板および前記カソード基板を組み立てて電池構造体を形成することと、
    前記アノード基板および前記カソード基板によって形成される空洞を封止するために、前記アノード基板および前記カソード基板にわたって導電性保護膜を形成することとを含む、方法。
  11. 貫通ビアを形成することが、前記アノード基板に、前記アノード導電性ライナと接触しているアノード貫通ビアを形成することと、前記カソード基板に、前記カソード導電性ライナと接触しているカソード貫通ビアを形成することとを含む、請求項1に記載の方法。
  12. 前記導電性保護膜を形成することが、前記導電性保護膜と前記アノード貫通ビアおよび前記カソード貫通ビアから成る群の1つだけとの間の電気的接続を形成することを含む、請求項1に記載の方法。
  13. 前記貫通ビアに絶縁性充填材を形成することをさらに含む、請求項1に記載の方法。
  14. 前記絶縁性充填材がポリマー接着剤を含む、請求項1に記載の方法。
  15. 前記導電性保護膜を形成することが、前記アノードの外面を露出したままにすることを含む、請求項1に記載の方法。
  16. 前記導電性保護膜を形成することが、前記カソードの外面を露出したままにすることを含む、請求項1に記載の方法。
  17. 前記アノード基板および前記カソード基板を組み立てることが、前記カソード基板に垂直壁を位置決めすることと、前記垂直壁に前記アノード基板を位置決めすることとを含む、請求項1に記載の方法。
  18. 前記アノード基板および前記カソード基板を組み立てることが、前記垂直壁に前記アノード基板を金属接合で接続することと、前記カソード基板に前記垂直壁をポリマー接着剤で接続することとを含む、請求項1に記載の方法。
  19. 前記アノード基板および前記カソード基板は円形であり、露出されるカソード基板のふちが組立後の前記アノードと前記カソードとの間の接触点で露出されるように、前記カソード基板が前記アノード基板より大きい直径を有する、請求項1に記載の方法。
JP2018560769A 2016-05-31 2017-05-23 電池および電池を形成する方法 Active JP6857195B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/168,330 US10431828B2 (en) 2016-05-31 2016-05-31 Microbattery with through-silicon via electrodes
US15/168,330 2016-05-31
PCT/IB2017/053041 WO2017208113A1 (en) 2016-05-31 2017-05-23 Microbattery with through-silicon via electrodes

Publications (2)

Publication Number Publication Date
JP2019520669A JP2019520669A (ja) 2019-07-18
JP6857195B2 true JP6857195B2 (ja) 2021-04-14

Family

ID=60420672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018560769A Active JP6857195B2 (ja) 2016-05-31 2017-05-23 電池および電池を形成する方法

Country Status (6)

Country Link
US (2) US10431828B2 (ja)
JP (1) JP6857195B2 (ja)
CN (1) CN109155416B (ja)
DE (1) DE112017000808B4 (ja)
GB (1) GB2565497B (ja)
WO (1) WO2017208113A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10044009B2 (en) 2016-09-08 2018-08-07 Stmicroelectronics (Tours) Sas Encapsulated microbattery having terminal connected to active layer through a via
US10833301B2 (en) * 2019-01-02 2020-11-10 International Business Machines Corporation Through silicon via energy storage devices
US11018056B1 (en) * 2019-11-01 2021-05-25 Micron Technology, Inc. Encapsulated solder TSV insertion interconnect
US10998271B1 (en) 2019-11-01 2021-05-04 Micron Technology, Inc. High density pillar interconnect conversion with stack to substrate connection
US11088114B2 (en) 2019-11-01 2021-08-10 Micron Technology, Inc. High density pillar interconnect conversion with stack to substrate connection

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030020072A1 (en) * 2001-07-25 2003-01-30 Motorola, Inc. Thermal management systems and methods
US9687186B2 (en) * 2005-07-21 2017-06-27 Steadymed Ltd. Drug delivery device
CN100414719C (zh) 2005-10-24 2008-08-27 西北工业大学 微电池及其制作方法
FR2910721B1 (fr) 2006-12-21 2009-03-27 Commissariat Energie Atomique Ensemble collecteur de courant-electrode avec des cavites d'expansion pour accumulateur au lithium sous forme de films minces.
CN101669235B (zh) * 2007-03-30 2013-12-11 密执安州立大学董事会 沉积的微体系结构电池和制造方法
FR2938977B1 (fr) 2008-11-21 2011-04-01 Commissariat Energie Atomique Microbatterie sur substrat a encapsulation monolithique
WO2011094286A2 (en) 2010-01-26 2011-08-04 Cymbet Corporation Battery arrays, constructions and method
WO2011154862A1 (en) 2010-06-06 2011-12-15 Ramot At Tel-Aviv University Ltd Three-dimensional microbattery having a porous silicon anode
CN102097148B (zh) 2010-11-03 2013-03-13 北京理工大学 一种砷化镓基多结同位素微电池
US9917333B2 (en) * 2014-03-31 2018-03-13 Infineon Technologies Ag Lithium ion battery, integrated circuit and method of manufacturing a lithium ion battery

Also Published As

Publication number Publication date
DE112017000808B4 (de) 2021-10-28
US11316164B2 (en) 2022-04-26
CN109155416A (zh) 2019-01-04
US10431828B2 (en) 2019-10-01
GB201819531D0 (en) 2019-01-16
JP2019520669A (ja) 2019-07-18
CN109155416B (zh) 2021-10-15
US20170346097A1 (en) 2017-11-30
GB2565497B (en) 2021-10-06
DE112017000808T5 (de) 2018-12-06
GB2565497A (en) 2019-02-13
WO2017208113A1 (en) 2017-12-07
US20190355991A1 (en) 2019-11-21

Similar Documents

Publication Publication Date Title
JP6857195B2 (ja) 電池および電池を形成する方法
JP5680851B2 (ja) フォトリソグラフィーによるソリッドステートマイクロ電池の製造、シンギュレーション及びパッシベーションの方法及び装置
US11695150B2 (en) Semiconductor structures having a micro-battery and methods for making the same
JP6817230B2 (ja) ハーメチックにシールされたマイクロ電池群を備えたマイクロ電池構造体
WO2020134587A1 (zh) Mems封装结构及其制作方法
TW201119003A (en) Semiconductor device packages and manufacturing method thereof
JP2008509512A (ja) 貫通接続体を備えるマイクロバッテリ及びその製造方法
CN104051337A (zh) 立体堆叠集成电路系统芯片封装的制造方法与测试方法
CN102214624A (zh) 一种具有通孔的半导体结构及其制造方法
TW201110306A (en) 3D multi-wafer stacked semiconductor structure and method for manufacturing the same
CN110870127A (zh) 堆叠式电池结构
CN105621345A (zh) Mems芯片集成的封装结构及封装方法
US20170104224A1 (en) Micro battery, and method for producing a micro battery
US10505160B2 (en) Micro-battery using glass package
CN208655617U (zh) 存储装置及半导体器件
CN208045514U (zh) 光学指纹识别芯片的封装结构
CN103260125A (zh) 芯片封装结构及其制造方法
CN207517687U (zh) 芯片的封装结构
WO2019128398A1 (zh) 影像传感芯片的封装结构及其制作方法
CN102779809B (zh) 晶片封装体及其形成方法
CN205984968U (zh) 半导体芯片的封装结构
CN109087901A (zh) 存储装置、半导体器件及其制造方法
JP2003187763A (ja) 電気化学素子
JP2022098452A (ja) マイクロ電池装置及びその製造方法
US20190010046A1 (en) Packaging structure and packaging method of mems chip and asic chip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210319

R150 Certificate of patent or registration of utility model

Ref document number: 6857195

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150