本発明の実施の形態に係る点灯装置および照明器具について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、実施の形態1に係る照明器具100の回路ブロック図である。照明器具100は、交流電源1に接続された整流回路10を備える。交流電源1は、交流電圧を発生する外部電源である。交流電源1は、例えば、AC(Alternating Current)などの商用電源である。整流回路10は、交流電源1から入力される交流電圧を、直流電圧へと変換する。整流回路10の出力には、定電流回路20が接続される。整流回路10が出力する直流電圧は、定電流回路20へ供給される。
定電流回路20は、整流回路10から直流電圧の供給を受け、定電流を出力する。定電流回路20の出力電流はIinである。また、定電流回路20の出力の両端に印加される電圧はVinである。出力電流Iinは、予め設定されている。出力電流Iinは、外部からの調光信号などにより設定されても良い。定電流回路20の出力には、点灯装置101が接続される。定電流回路20の出力電流Iinは、点灯装置101に供給される。
点灯装置101は、第1直列回路61と第2直列回路62とを備える。第1直列回路61は、定電流回路20の出力と並列に接続される。第2直列回路62は、定電流回路20の出力に対して第1直列回路61と並列に接続される。
第1直列回路61は、第1発光素子部91と、第1発光素子部91と直列に接続された第1インピーダンス制御部40とを備える。第2直列回路62は、第2発光素子部92と、第2発光素子部92と直列に接続された第2インピーダンス制御部50とを備える。
第1発光素子部91の一端は、定電流回路20の高電位側に接続される。第1発光素子部91の他端は、第1インピーダンス制御部40に接続される。第1発光素子部91は、直列に接続された複数の第1発光素子93を備える。第1発光素子部91が備える第1発光素子93の数は1つ以上であれば良い。第1発光素子93はLEDである。第1発光素子部91において、第1発光素子93のアノードは、定電流回路20の高電位側に接続される。第1発光素子93のカソードは、第1インピーダンス制御部40側に接続される。
第1発光素子部91の両端の順電圧をVLED1とする。VLED1は、第1発光素子部91が備える複数の第1発光素子93の各々の順電圧の和である。また、第1発光素子部91を流れる電流をILED1とする。第1発光素子部91は、定電流回路20から電流の供給を受け発光する。
第2発光素子部92の一端は、定電流回路20の高電位側に接続される。第2発光素子部92の他端は、第2インピーダンス制御部50に接続される。第2発光素子部92は、直列に接続された複数の第2発光素子94を備える。第2発光素子94はLEDである。第2発光素子部92が備える第2発光素子94の数は1つ以上であれば良い。第2発光素子部92において、第2発光素子94のアノードは、定電流回路20の高電位側に接続される。第2発光素子94のカソードは、第2インピーダンス制御部50側に接続される。
第2発光素子部92の両端の順電圧をVLED2とする。VLED2は、第2発光素子部92が備える複数の第2発光素子94の各々の順電圧の和である。また、第2発光素子部92を流れる電流をILED2とする。第2発光素子部92は、定電流回路20から電流の供給を受け、発光する。
第1発光素子部91と、第2発光素子部92は異なる色温度の光を発する。つまり、第1発光素子93と第2発光素子94は、色温度の異なる光を発する。第1発光素子93と第2発光素子94は、同シリーズのLEDであり、同じ特性を有する。また、第1発光素子93と第2発光素子94は、順電圧が等しい。また、第1発光素子部91と第2発光素子部92が備えるLEDの数は等しいものとする。従って、本実施の形態では第1発光素子部91と第2発光素子部92の順電圧は等しい。
第1インピーダンス制御部40は、第1トランジスタTr1を備える。第1トランジスタTr1は、pnp型のトランジスタである。第1トランジスタTr1のエミッタは、第1発光素子部91の他端と接続される。第1トランジスタTr1のコレクタは、電流検出回路30に接続される。つまり、第1トランジスタTr1において、エミッタとコレクタとが第1発光素子部91と直列に接続されている。
第1トランジスタTr1のベースには、抵抗R1の一端、抵抗R2の一端およびスイッチ素子Q1のドレインが接続される。抵抗R1の他端には、定電圧源から電圧Vccが供給される。抵抗R2の他端は、定電流回路20の低電位側に接続される。また、第1トランジスタTr1のベースと定電流回路20の低電位側との間には、抵抗R2と並列にコンデンサC1が接続される。
スイッチ素子Q1のソースは定電流回路20の低電位側に接続される。スイッチ素子Q1のゲートは、電流検出回路30が備えるコンパレータcmpの出力と接続される。スイッチ素子Q1はMOSFET(Metal−Oxide−Semiconductor Field−Effect Transistor)である。
第2インピーダンス制御部50は、第2トランジスタTr2を備える。第2トランジスタTr2は、pnp型のトランジスタである。第2トランジスタTr2のエミッタは、第2発光素子部92の他端と接続される。第2トランジスタTr2のコレクタは、定電流回路20の低電位側に接続される。つまり、第2トランジスタTr2において、エミッタとコレクタとが第2発光素子部92と直列に接続されている。
第2トランジスタTr2のベースには、抵抗R3の一端、抵抗R4の一端およびスイッチ素子Q2のドレインが接続される。抵抗R3の他端には、定電圧源から電圧Vccが供給される。抵抗R4の他端は、定電流回路20の低電位側に接続される。また、第2トランジスタTr2のベースと定電流回路20の低電位側との間には、抵抗R4と並列にコンデンサC2が接続される。本実施の形態では、R1=R3、R2=R4であるものとする。R1とR3は異なる値でも良い。また、R2とR4は異なる値でも良い。
スイッチ素子Q2のソースは定電流回路20の低電位側に接続される。スイッチ素子Q2のゲートは、抵抗R5の一端、抵抗R6の一端およびスイッチ素子Q3のドレインと接続される。スイッチ素子Q1はMOSFETである。抵抗R5の他端には電圧Vccが供給される。抵抗R6の他端は、定電流回路20の低電位側に接続される。スイッチ素子Q3のソースは、定電流回路20の低電位側に接続される。スイッチ素子Q3のゲートは、コンパレータcmpの出力と接続される。
電流検出回路30は、電流検出部31と、電流検出部31に接続された電流制御回路32とを備える。電流検出部31は、第1直列回路61に流れる電流を検出する。本実施の形態において電流検出部31は、検出抵抗Rsenseを備える。検出抵抗Rsenseの一端は第1トランジスタTr1のコレクタに接続される。検出抵抗Rsenseの他端は、定電流回路20の低電位側に接続される。本実施の形態では、第1直列回路61は、第1発光素子部91、第1トランジスタTr1および検出抵抗Rsenseから構成される。なお、電流検出部31は、第1直列回路61に流れる電流を検出できれば、別の構成でも良い。
電流制御回路32はコンパレータcmpを備える。コンパレータcmpの一方の入力には、検出抵抗Rsenseの一端が接続される。コンパレータcmpの他方の入力には抵抗R7の一端と可変抵抗VR1の一端が接続される。抵抗R7の他端には電圧Vccが供給される。可変抵抗VR1の他端は、定電流回路20の低電位側に接続される。
電圧Vccが抵抗R7と可変抵抗VR1によって分圧された電圧は、基準電圧Vrefとなる。コンパレータcmpは、基準電圧Vrefと、検出抵抗Rsenseの両端に印加される検出電圧Vsenseとを比較する。コンパレータcmpは、比較結果に応じてLowまたはHighを出力する。
基準電圧Vrefは、第1直列回路61に流す目標電流に応じた指令値である。指令値は、第1直列回路61に流す目標電流を達成した場合に、電流検出部31で検出される電圧である。本実施の形態において、指令値は照明器具100の目標とする調色に応じて設定される。基準電圧Vrefは、可変抵抗VR1の抵抗値に応じて決まる。可変抵抗VR1の抵抗値は、外部から設定される。従って、電流制御回路32は、外部から入力された指令値と検出電圧Vsenseを比較し、比較結果に応じた信号を出力する。
第1発光素子部91と、第1トランジスタTr1のコレクタ−エミッタ間に流れる電流の経路を第1電流経路70とする。また、第2発光素子部92と、第2トランジスタTr2のコレクタ−エミッタ間を流れる電流経路を第2電流経路80とする。また、第1トランジスタTr1のコレクタ−エミッタ間電圧をVce1とする。また、第2トランジスタTr2のコレクタ−エミッタ間電圧をVce2とする。
このとき、第1電流経路70に発生する順電圧の和はVLED1+Vce1+Vsenseである。つまり、第1直列回路61の両端に印加される電圧は、VLED1+Vce1+Vsenseである。また、第2電流経路80に発生する順電圧の和はVLED2+Vce2となる。つまり、第2直列回路62の両端に印加される電圧はVLED2+Vce2となる。ここで、検出電圧VsenseはVLED1、VLED2、Vce1およびVce2と比べて十分に小さい。このため、本実施の形態では、便宜上Vsenseを省略する場合がある。
また、第1トランジスタTr1と第2トランジスタTr2は同じ特性を有する。第1トランジスタTr1と第2トランジスタTr2において、コレクタ−ベース間の順電圧は数百ミリV程度である。このため、コレクタ−ベース間電圧Vbcは、ベース−エミッタ間電圧Vbeに比べて十分小さい。従って、コレクタ−ベース間電圧Vbcは省略できる。つまり、Vbc=0とみなすことができる。従って、本実施の形態では、Vce1は第1トランジスタTr1のベース−エミッタ間電圧Vbe1に等しいものとする。同様に、Vce2は第2トランジスタTr2のベース−エミッタ間電圧Vbe2に等しいものとする。
次に、照明器具100の動作について説明する。電流検出部31において、電流ILED1は、検出抵抗Rsenseによって検出電圧Vsenseに変換される。ここで、Vsense=ILED1×Rsenseである。コンパレータcmpは、検出電圧Vsenseと基準電圧Vrefを比較する。
まず、Vsense>Vrefの場合について説明する。このとき、コンパレータcmpはLow出力となる。このため、スイッチ素子Q1はオフ状態となる。同様に、スイッチ素子Q3はオフ状態となる。このため、スイッチ素子Q2はオン状態となる。スイッチ素子Q3、抵抗R5および抵抗R6は、コンパレータcmpの出力を反転する。ここで、コンパレータcmpの出力とスイッチ素子Q2のゲートとの間に設けられる回路は、コンパレータcmpの出力を反転できれば別の構成でも良い。
スイッチ素子Q1がオフ状態の場合、第1トランジスタTr1のベースには、電圧Vccを抵抗R1と抵抗R2で分圧した電圧が印加される。このため、Vce1=Vcc×(R2/(R1+R2))−Vsenseとなる。また、スイッチ素子Q2はオン状態であるため、第2トランジスタTr2のベースに印加される電圧は、ゼロとなる。このため、Vce2=0となる。以上から、電流制御回路32は、基準電圧Vrefよりも検出電圧Vsenseが大きい場合に第1トランジスタTr1のコレクタ−エミッタ間電圧Vce1を、第2トランジスタTr2のコレクタ−エミッタ間電圧Vce2よりも大きくする。
このとき、第1直列回路61に発生する電圧はVLED1+Vce1+Vsenseであり、第2直列回路62に発生する電圧はVLED2となる。ここで、第1直列回路61と第2直列回路62は並列接続されているため、第1直列回路61と第2直列回路62の両端に印加される電圧は等しい。つまり、VLED1+Vce1+Vsense=VLED2となる。従って、VLED1<VLED2となる。
本実施の形態では、第1トランジスタTr1のコレクタ−エミッタ間電圧Vce1がインピーダンスとして働く。電流制御回路32は、基準電圧Vrefよりも検出電圧Vsenseが大きい場合に第1インピーダンス制御部40のインピーダンスを、第2インピーダンス制御部50のインピーダンスよりも大きくする。このため、第1発光素子部91よりも第2発光素子部92に大きな電圧が印加されることとなる。ここで、定電流回路20の出力電流Iinは一定である為、第1直列回路61と第2直列回路62とに流れる電流の和はIinに等しい。このため、第1直列回路61と第2直列回路62との一方に流れる電流が増えると他方に流れる電流が減ることとなる。従って、Vsense>Vrefの場合は、第1発光素子部91を流れる電流は減少し、第2発光素子部92を流れる電流は増加する。
次に、Vsense<Vrefの場合について説明する。このとき、コンパレータcmpはHigh出力となる。このため、スイッチ素子Q1はオン状態となる。同様に、スイッチ素子Q3はオン状態となる。このため、スイッチ素子Q2はオフ状態となる。
スイッチ素子Q1がオン状態の場合、第1トランジスタTr1のベースに印加される電圧は、ゼロとなる。このため、Vce1=−Vsenseとなる。また、第2トランジスタTr2のベースには、電圧Vccを抵抗R3と抵抗R4で分圧した電圧が印加される。このため、Vce2=Vcc×(R4/(R3+R4))となる。以上から、電流制御回路32は、基準電圧Vrefよりも検出電圧Vsenseが小さい場合に第1トランジスタTr1のコレクタ−エミッタ間電圧Vce1を、第2トランジスタTr2のコレクタ−エミッタ間電圧Vce2よりも小さくする。
このとき、第1直列回路61に発生する電圧はVLED1であり、第2直列回路62に発生する電圧はVLED2+Vce2となる。ここで、VLED1=VLED2+Vce2となる。従って、VLED1>VLED2となる。
本実施の形態では、第2トランジスタTr2のコレクタ−エミッタ間電圧Vce2がインピーダンスとして働く。電流制御回路32は、基準電圧Vrefよりも検出電圧Vsenseが小さい場合に第1インピーダンス制御部40のインピーダンスを、第2インピーダンス制御部50のインピーダンスよりも小さくする。このため、第2発光素子部92よりも第1発光素子部91に大きな電圧が印加されることとなる。従って、Vsense<Vrefの場合は、第2発光素子部92を流れる電流は減少し、第1発光素子部91を流れる電流は増加する。
電流制御回路32は、検出電圧Vsenseと基準電圧Vrefの比較結果に応じて、High出力およびLow出力を切り替える。電流制御回路32は、この動作を繰り返すことで、検出電圧Vsenseと基準電圧Vrefとを一致させる。これにより、Vce1およびVce2が変更され、ILED1とILED2が調整される。本実施の形態では、第1発光素子93と第2発光素子94は色温度が異なる。従って、ILED1とILED2を調整することで、調色が可能となる。ILED1を目標電流に一致させることで、照明器具100が発する光を目標とする色温度に設定できる。
次に、基準電圧Vrefの値に応じた点灯装置101の動作を説明する。図2は、基準電圧Vrefの変化を説明する図である。基準電圧Vrefの値は、点灯装置101の動作モードによって、3つの領域T1〜T3に分けることができる。領域T1では、Vref=0である。このとき、検出電圧Vsenseは常に基準電圧Vrefよりも大きくなる。従って、第2電流経路80のみに電流が流れる。
領域T3では、Vref≧Iin×Rsenseである。ここで、Iin×Rsenseは、第1電流経路70にのみ電流が流れる場合の検出電圧Vsenseである。つまり、領域T3では、常に検出電圧Vsenseが基準電圧Vrefよりも小さい。このとき、第1電流経路70にのみに電流が流れる。領域T2では、0<Vref<Iin×Rsenseである。このとき、第1電流経路70および第2電流経路80の両方に電流が流れる。
図3は、第1発光素子部91のV−I特性を示す図である。領域T1では、第1発光素子部91に電流が流れない。このため、ILED1=0となる。領域T2において、順電圧VLED1の上昇に伴い、ILED1は上昇する。ここで、VLED1=V0のとき、第1発光素子部91に電流が流れ始める。また、VLED1=V1のとき、ILED1=linとなる。領域T3において、出力電流Iinの全てが第1発光素子部91を流れる。
図4は、第2発光素子部92のV−I特性を示す図である。領域T3では、第2発光素子部92に電流が流れない。このため、ILED2=0となる。領域T2において、順電圧VLED2の上昇に伴い、ILED2は上昇する。ここで、VLED2=V0のとき、第2発光素子部92に電流が流れ始める。また、VLED2=V1のとき、ILED2=linとなる。領域T1において、出力電流Iinの全てが第2発光素子部92を流れる。
ここでV1は、定電流回路20の出力電流Iinのすべてが第1直列回路61を流れる場合に第1発光素子部91に印加される電圧である。また、V1は、出力電流Iinのすべてが第2直列回路62を流れる場合に第2発光素子部92に印加される電圧でもある。さらに、V0は出力電流Iinのすべてが第2直列回路62を流れる場合に第1発光素子部91に印加される電圧である。また、V0は出力電流Iinのすべてが第1直列回路61を流れる場合に第2発光素子部92に印加される電圧でもある。
図5は、第1トランジスタTr1と第2トランジスタTr2のコレクタ−エミッタ間電圧および第1発光素子部91と第2発光素子部92に印加される電圧を示す図である。領域T1において、常にVsense>Vrefとなる。このとき、コンパレータcmpは常にLow出力となる。このとき、Vce1=Vcc×(R2/(R1+R2))−Vsenseである。また、Vce2=0である。さらに、VLED1+Vce1+Vsense=VLED2+Vce2となるため、VLED1+Vcc×(R2/(R1+R2))=VLED2となる。つまり、VLED2はVLED1よりもVcc×(R2/(R1+R2))だけ大きい。また、領域T1において、出力電流Iinは第2発光素子部にのみ流れる。このため、VLED2=V1である。また、VLED1=V0である。
領域T2において、Vref=Vsenseとなるように、コンパレータcmpはHigh出力およびLow出力の切替え動作を繰り返す。ここで、コンパレータcmpの出力のHigh出力とLow出力との割合をオンデューティーDonとする。このとき、Vce1=(R2/(R1+R2))×(1−Don)−Vsenseであり、Vce2=Vcc×(R3/R3+R4))×Donである。
このため、VLED1+Vcc×(R2/(R1+R2))×(1−Don)=VLED2+Vcc×(R3/(R3+R4))×Donが成り立つ。領域T2において、オンデューティーDonは、基準電圧Vrefが大きい程大きくなる。従って、基準電圧Vrefの上昇に伴い、Vce1が低下しVce2が上昇する。このため、基準電圧Vrefの上昇に伴い、VLED1が上昇しVLED2が低下する。
領域T3において、常にVsense<Vrefとなる。このとき、コンパレータcmpは常にHigh出力となる。このとき、Vce1=−Vsenseである。また、Vce2=Vcc×(R4/(R3+R4))である。さらに、VLED1+Vce1+Vsense=VLED2+Vce2となるため、VLED1=VLED2+Vcc×(R4/(R3+R4))となる。つまり、VLED1はVLED2よりもVcc×(R4/(R3+R4))だけ大きい。また、領域T3において、出力電流Iinは第1発光素子部にのみ流れる。このため、VLED1=V1である。また、VLED2=V0である。
図6は、第1発光素子部91と第2発光素子部92に流れる電流を示す図である。領域T1において、第2発光素子部92にのみ電流が流れる。このため、ILED1=Iinである。領域T2において、図5で示されるように、基準電圧Vrefの上昇に伴い、VLED1が上昇し、VLED2が低下する。このため、基準電圧Vrefの上昇に伴い、ILED1が上昇しILED2が低下する。本実施の形態では、出力電流Iinは一定である。このため、第1発光素子部91と第2発光素子部92の一方に流れる電流が増えると他方に流れる電流が減る。領域T3において、第1発光素子部91にのみ電流が流れる。このため、ILED2=Iinである。
次に、第1発光素子部91と第2発光素子部92の一方にのみ電流を流すための条件を説明する。図5に示されるように第1発光素子部91および第2発光素子部92の両端に印加される電圧は、V0からV1まで変化する。また、第1発光素子部91と第2発光素子部92とを流れる電流の比率によらず、第1直列回路61および第2直列回路62の両端に印加される電圧は一定値Vinとなる。
このとき、第1トランジスタTr1および第2トランジスタTr2のコレクタ−エミッタ間に、電圧V1−V0を印加できる必要がある。つまり、第1トランジスタTr1のコレクタ−エミッタ間電圧Vce1の最大値と第2トランジスタTr2のコレクタ−エミッタ間電圧Vce2の最大値は、V1とV0との差分よりも大きい必要がある。このとき、第1トランジスタTr1および第2トランジスタTr2のコレクタ−エミッタ間電圧の最大値Vmax=Vcc×(R2/(R1+R2))−(Vsense)=Vcc×(R4/(R3+R4))>V1−V0が成り立つ。
この条件を満たすことで、一方の発光素子部にのみ電流を流すことができる。つまり、第1発光素子部91と第2発光素子部92に流れる電流比が100%〜0%の範囲で、調色が可能となる。この条件を満たすように、第1トランジスタTr1と第2トランジスタTr2は選定される。また、第1発光素子部91と第2発光素子部92において、LEDの順電圧の和が、この条件を満たすように、LEDの直列数またはLEDの特性を調整しても良い。
また、本実施の形態では、Vsense>Vrefの場合に第1トランジスタTr1はオフ状態である。また、Vsense<Vrefの場合に第2トランジスタTr2はオフ状態である。これにより、第1電流経路70と第2電流経路80から構成される並列回路において、一方の経路をオフし、他方の経路にのみ電流を流すことが可能となる。この変形例として、Vsense>Vrefの場合に第1トランジスタTr1はオフしなくても良い。また、Vsense<Vrefの場合に第2トランジスタTr2はオフしなくても良い。
以上から、本実施の形態では、出力電流Iinを一定に保ちつつ、第1発光素子部91と第2発光素子部92に流れる電流比を変更できる。従って、調色の際に明るさの変化を抑制できる。また、電流比が100%〜0%の範囲で、調色できる。
また、第1発光素子部91と第2発光素子部92の順電圧が大きく異なると、第1トランジスタTr1と第2トランジスタTr2における損失が大きくなることがある。本実施の形態では第1発光素子部91と第2発光素子部92の順電圧が等しい。このため、第1トランジスタTr1と第2トランジスタTr2における損失を抑制できる。
この変形例として、第1発光素子部91と第2発光素子部92の順電圧は異なっていても良い。つまり、第1発光素子93と第2発光素子94は、異なるシリーズのLEDであり、順電圧が異なるものとしても良い。また、第1発光素子部91と、第2発光素子部92のLEDの直列数は異なっていても良い。このとき、第1発光素子部91の順電圧VLED1と第2発光素子部92の順電圧VLED2は近い値であることが望ましい。
本実施の形態では、第1インピーダンス制御部40および第2インピーダンス制御部50において、コンパレータcmpの出力信号に応じて、第1トランジスタTr1および第2トランジスタTr2のベース−エミッタ間電圧Vbe1、Vbe2を変更している。これにより、第1インピーダンス制御部40および第2インピーダンス制御部50のインピーダンスが変更され、ILED1およびILED2が指令値に合わせて調節される。ここで、第1インピーダンス制御部40および第2インピーダンス制御部50として、電流制御回路32の出力信号に応じて、ILED1およびILED2が指令値に一致するようにインピーダンスが変更されるあらゆる回路を採用できる。
また、本実施の形態において電流制御回路32は、コンパレータcmpの比較結果に応じて、第1インピーダンス制御部40と第2インピーダンス制御部50のインピーダンスを変更する。これに限らず、電流制御回路32は、第1インピーダンス制御部40と第2インピーダンス制御部50のインピーダンスを検出電圧Vsenseに応じて変更するあらゆる回路を採用できる。
図7は、実施の形態1の変形例に係る電流制御回路232の回路図である。本変形例では、指令値である基準電圧Vrefの生成方法が実施の形態1と異なる。電流制御回路232において、コンパレータcmpの他方の入力には抵抗R7の一端、抵抗R8の一端およびスイッチ素子Q4のドレインが接続される。スイッチ素子Q4はMOSFETである。実施の形態1と同様に、抵抗R7の他端には電圧Vccが供給される。抵抗R8の他端は、接地用端子とスイッチ素子Q4のソースに接続される。スイッチ素子Q4は抵抗R8と並列に接続されている。スイッチ素子Q4のゲートには外部からPWM(Pulse Width Modulation)信号が入力される。
PWM信号はスイッチ素子Q4のオンオフを制御する。本変形例では、指令値である基準電圧Vrefは、外部から入力されたPWM信号のデューティー比に応じて決まる。スイッチ素子Q4がオンしている間は、基準電圧Vrefはゼロとなる。また、スイッチ素子Q4がオフしている間は、電圧Vccが抵抗R7と抵抗R8によって分圧された電圧が基準電圧Vrefとなる。スイッチ素子Q4に入力されるPWM信号のデューティー比が高いほど、基準電圧Vrefは小さくなる。従って、外部からPWM信号のデューティー比を変更することで、指令値を変更できる。
図8は、実施の形態1の別の変形例に係る電流制御回路332の回路図である。本変形例においても、指令値である基準電圧Vrefの生成方法が実施の形態1と異なる。電流制御回路332において、コンパレータcmpの他方の入力には、コンデンサC3の正極と、抵抗R9の一端が接続される。抵抗R9の他端からはPWM信号が入力される。コンデンサC3の負極は接地用端子に接続される。
電流制御回路332はコンデンサC3と抵抗R9から構成されるCR回路を備える。CR回路はPWM信号を平均化する。このため、PWM信号のデューティー比が高いほど、基準電圧Vrefは大きくなる。本変形例においても、指令値である基準電圧Vrefは、外部から入力されたPWM信号のデューティー比に応じて決まる。従って、外部からPWM信号のデューティー比を変更することで、指令値を変更できる。
また、本実施の形態では、出力電流Iinを一定に保ち、調色を行った。この変形例として、出力電流Iinを調節しつつ、基準電圧Vrefを変更しても良い。このとき、照明器具100において、調光および調色ができる。