JP6838346B2

JP6838346B2 - 積層セラミック電子部品の製造方法およびそれに用いる組立て冶具

Info

Publication number: JP6838346B2
Application number: JP2016205352A
Authority: JP
Inventors: 英樹大塚; 要司板垣
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2016-10-19
Filing date: 2016-10-19
Publication date: 2021-03-03
Anticipated expiration: 2036-10-19
Also published as: JP2018067637A

Description

この発明は、積層セラミック電子部品の製造方法およびそれに用いる組立て冶具に関する。

チップ型の積層セラミック電子部品（例えば、積層セラミックコンデンサ）は、一般に、いわゆる表面実装方式により実装される。表面実装方式では、一対の外部電極それぞれを実装基板上のランドに直接半田付けする。しかしながら、このように実装を行った場合、積層セラミック電子部品と実装基板との間の熱膨張係数差や、実装基板の撓みなどに起因して応力が発生し、積層セラミック電子部品にクラックが生じ得るという問題があった。また、上記した応力などにより、一対の外部電極が電子部品本体から剥離し得るという問題もあった。ここで、チップ型の積層セラミック電子部品に含まれる複数のセラミック層は、一般に、誘電率が比較的高いチタン酸バリウム（ＢａＴｉＯ₃）などの強誘電体材料により形成される。そして、強誘電体材料が有する圧電性および電歪性などにより、電界が加えられた際、積層体に応力や機械的撓みが生じる。このような応力や機械的撓みが一対の外部電極を介して実装基板に振動として伝わると、実装基板全体が音響反射面となり、雑音となる振動音（いわゆる「鳴き」）が生じ得るという問題があった。

上記したような問題の解決を目的として、一対の外部電極それぞれに弾性を有する金属板で形成された端子電極を接合し、当該端子電極を実装基板に半田付けする実装方式が採用されている。これにより、積層セラミック電子部品や実装基板に生じる応力を緩和することができ、上記した振動音が抑制され得る。ここで、一対の外部電極それぞれに端子電極を接合する方法が、例えば、特許文献１および特許文献２などに開示されている。

特許文献１は、端子電極に対して半田付けによって取り付けられる端子板部材が、Ｌ字状をなすように曲げられた金属板から構成されている。端子電極と端子板部材との間に、半田がたとえばクリーム半田の形態で配置される。次いで、端子押さえ部材によって、端子板部材を端子電極に向かって押さえた状態で炉内に入れられることによって、クリーム半田を溶融させ、端子電極と端子板部材との半田付けが達成される。端子押さえ部材として、半田が実現する半田接合部分の面積より小さい面積を有する押圧面を備えるものが用いられる。

特許文献２は、リード枠にあり終端ペーストを投入した終端されていない構成要素の適正な設置に続き、その組み立て部品は、本方法のように焼成される。その時間と条件の焼成は、複数の目的を遂行する。最初に、終端されていないマルチレイヤ・キャパシタ構成要素は、終端とリードの接合を同時に行うことにより、既知のステップを省く。焼成ステップに続き、完全な組み立て部品は、めっきステップでめっきされ、次に型打ちされ検査される。リード枠は、電子構成要素を載せる位置を提供する金属枠に相当する。それらを載せる位置は、構成要素が位置する間の、直立のタブおよび支持部分を含む。

特開２００２−２８０２７４号公報特開２００８−２０５４５５号公報

特許文献１は、一対の押さえ付け部材を用いることにより、一対の端子電極（本願の「第１の外部電極および第２の外部電極」に相当）それぞれに端子板部材（本願の「第１の金属端子および第２の金属端子」に相当）を押さえ付けて接合する。これにより、電子部品本体と第１の金属端子および第２の金属端子との良好な接合強度を得ることができる。しかしながら、個々の第１の金属端子および第２の金属端子それぞれが独立した状態で供給される場合、第１の外部電極に第１の金属端子を押え付けるタイミングと、第２の外部電極に第２の金属端子を押え付けるタイミングとにずれが生じてしまう可能性がある。そもそも、供給の段階において、第１の金属端子および第２の金属端子に位置ずれが生じ得る。これらにより、電子部品本体と第１の金属端子および第２の金属端子との接合位置において位置ずれが生じる可能性がある。その結果、特許文献１は、上記した接合を高精度に行うことが困難になり得る。さらに、上記したように第１の金属端子および第２の金属端子が供給される場合、電子部品本体を効率的に搬送することが難しくなり、生産性が低下し得る。

特許文献２は、複数の第１の金属端子および複数の第２の金属端子をリードフレームに連結された状態で形成し、当該複数の第１の金属端子および第２の金属端子それぞれの間に半田を介して電子部品本体を保持し、これを加熱炉に挿入して電子部品本体と第１の金属端子および第２の金属端子とを接合し、しかる後に複数の第１の金属端子および複数の第２の金属端子それぞれからリードフレームを切除する。すなわち、特許文献２は、第１の外部電極および第２の外部電極それぞれにリードフレームに連結された第１の金属端子および第２の金属端子を押し付けるため、特許文献１と比較して、電子部品本体を効率的に搬送することができ、且つ電子部品本体に位置ずれが生じない。しかしながら、特許文献２は、リードフレームのばね弾性のみによって電子部品本体が保持された状態で半田付けが行われるため、第１の外部電極と第１の金属端子が強く圧着されず、且つ第２の外部電極と第２の金属端子とが強く圧着されない。これにより、信頼性の高い半田付け状態が得られない虞があった。また、特許文献２は、上記した半田付けを行う際に、第１の端子電極に接合される第１の金属端子と、第２の端子電極に接合される第２の金属端子との間の距離がリードフレームにより固定される。これにより、電子部品本体の微妙なサイズ変動によって、接合状態が変化してしまうことが懸念される。さらに、特許文献２は、実際に製品となる部材でないリードフレームの体積が大きいなど無駄が多いため、コストが高くなってしまうという問題もあった。

それゆえに、この発明の目的は、生産性を維持しつつ、複数の電子部品本体それぞれに第１の金属端子および第２の金属端子を高い精度で接合することができる、積層セラミック電子部品の製造方法およびそれに用いる組立て冶具を提供することである。

この発明に係る積層セラミック電子部品の製造方法は、複数のセラミック層と複数の第１の内部電極層と複数の第２の内部電極層とが交互に積層されることにより直方体状に形成され、積層方向において相対する第１の主面および第２の主面と、積層方向に直交する幅方向において相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向において相対する第１の端面および第２の端面とを有する積層体と、積層体の第１の端面に形成されることにより、第１の内部電極層に電気的に接続される第１の外部電極と、積層体の第２の端面に形成されることにより、第２の内部電極層に電気的に接続される第２の外部電極とを含む電子部品本体と、第１の外部電極に電気的に接続される第１の金属端子、および第２の外部電極に電気的に接続される第２の金属端子とを備え、第１の金属端子は、第１の外部電極に接合される接合部と、接合部から実装基板の側へと延在する延長部と、延長部の実装基板の側の端縁から屈曲して長さ方向に沿って延在し、実装基板に接合される実装部とを含み、第２の金属端子は、第２の外部電極に接合される接合部と、接合部から実装基板の側へと延在する延長部と、延長部の実装基板の側の端縁から屈曲して長さ方向に沿って延在し、実装基板に接合される実装部とを含む、積層セラミック電子部品の製造方法であって、電子部品本体を複数個準備する工程と、それぞれが第１の金属端子となる複数の第１の端子部と、複数の第１の端子部を接合部となる部分の上部において一体的に連結する第１の端子連結部とを含む第１の端子フレーム部、およびそれぞれが第２の金属端子となる複数の第２の端子部と、複数の第２の端子部を接合部となる部分の上部において一体的に連結する第２の端子連結部とを含む第２の端子フレーム部を準備する工程と、複数の第１の端子部それぞれの接合部となる部分の内面、および複数の第２の端子部それぞれの接合部となる部分の内面に接合材を塗布する工程と、組立て冶具を用いて、接合材が塗布された複数の第１の端子部の接合部となる部分と、接合材が塗布された複数の第２の端子部の接合部となる部分との間に電子部品本体が位置するように、第１の端子フレーム部、第２の端子フレーム部および複数の電子部品本体を配置する工程と、組立て冶具を用いて、複数の電子部品本体の第１の外部電極それぞれに、接合材が塗布された第１の端子部の接合部となる部分を押さえ付け、且つ複数の電子部品本体の第２の外部電極それぞれに、接合材が塗布された第２の端子部の接合部となる部分を押さえ付けた状態で保持し、この状態を維持したままでリフローを行うことにより、複数の電子部品本体それぞれに第１の端子部および第２の端子部を接合する工程と、複数の電子部品本体それぞれに接合された第１の端子部から第１の端子連結部を切り離し、且つ複数の電子部品本体それぞれに接合された第２の端子部から第２の端子連結部を切り離す工程とを備える。

この発明に係る積層セラミック電子部品の製造方法は、組立て冶具が、電子部品本体を載置することにより、第１の端子部の実装部となる部分および第２の端子部の実装部となる部分それぞれに、電子部品本体を浮いた状態とするための複数の本体浮かせ部を含むベース板と、第１の端子部を電子部品本体の幅方向において挟み込むようにガイドするための複数の第１の端子ガイド部と、電子部品本体の第１の外部電極に対して接合材が塗布された第１の端子部の接合部となる部分を押さえ付けるための複数の第１の端子押さえ部とを含む第１の保持板と、第２の端子部を電子部品本体の幅方向において挟み込むようにガイドするための複数の第２の端子ガイド部と、電子部品本体の第２の外部電極に対して接合材が塗布された第２の端子部の接合部となる部分を押さえ付けるための複数の第２の端子押さえ部とを含む第２の保持板と、電子部品本体の幅方向において第１の端子押さえ部と第２の端子押さえ部との間に配設され、電子部品本体を幅方向において挟み込むようにガイドするための複数の本体ガイド部とを備えることを特徴とする。

好ましくは、本体ガイド部は、第１の端子ガイド部および第２の端子ガイド部の少なくとも１つから電子部品本体の積層方向に沿って延びるように形成される。

好ましくは、本体ガイド部は、ベース板から電子部品本体の積層方向に沿って延びるように形成される。

さらに好ましくは、複数の本体浮かせ部それぞれは、一体的に形成されることにより複数の電子部品本体の幅方向に沿って延在し、且つ複数の本体ガイド部それぞれが本体浮かせ部と一体的に形成される。

この発明に係る積層セラミック電子部品の製造方法に用いる組立て冶具は、複数のセラミック層と複数の第１の内部電極層と複数の第２の内部電極層とが交互に積層されることにより直方体状に形成され、積層方向において相対する第１の主面および第２の主面と、積層方向に直交する幅方向において相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向において相対する第１の端面および第２の端面とを有する積層体と、積層体の第１の端面に形成されることにより、第１の内部電極層に電気的に接続される第１の外部電極と、積層体の第２の端面に形成されることにより、第２の内部電極層に電気的に接続される第２の外部電極とを含む電子部品本体と、第１の外部電極に電気的に接続される第１の金属端子、および第２の外部電極に電気的に接続される第２の金属端子とを備え、第１の金属端子は、第１の外部電極に接合される接合部と、接合部から実装基板の側へと延在する延長部と、延長部の実装基板の側の端縁から屈曲して長さ方向に沿って延在し、実装基板に接合される実装部とを含み、第２の金属端子は、第２の外部電極に接合される接合部と、接合部から実装基板の側へと延在する延長部と、延長部の実装基板の側の端縁から屈曲して長さ方向に沿って延在し、実装基板に接合される実装部とを含む、積層セラミック電子部品を製造するために用いる組立て冶具であって、積層セラミック電子部品の製造方法により、予め準備した複数の電子部品本体と、予め準備した第１の端子フレーム部と、予め準備した第２の端子フレーム部とを用い、第１の端子フレーム部は、それぞれが第１の金属端子となる複数の第１の端子部と、複数の第１の端子部を接合部となる部分の上部において一体的に連結する第１の端子連結部とを含み、且つ第２の端子フレーム部は、それぞれが第２の金属端子となる複数の第２の端子部と、複数の第２の端子部を接合部となる部分の上部において一体的に連結する第２の端子連結部とを含み、電子部品本体を載置することにより、第１の端子部の実装部となる部分および第２の端子部の実装部となる部分それぞれに、電子部品本体を浮いた状態とするための複数の本体浮かせ部を含むベース板と、第１の端子部を電子部品本体の幅方向において挟み込むようにガイドするための複数の第１の端子ガイド部と、電子部品本体の第１の外部電極に対して第１の端子部の接合部となる部分を押さえ付けるための複数の第１の端子押さえ部とを含む第１の保持板と、第２の端子部を電子部品本体の幅方向において挟み込むようにガイドするための複数の第２の端子ガイド部と、電子部品本体の第２の外部電極に対して第２の端子部の接合部となる部分を押さえ付けるための複数の第２の端子押さえ部とを含む第２の保持板と、電子部品本体の幅方向において第１の端子押さえ部と第２の端子押さえ部との間に配設され、電子部品本体を幅方向において挟み込むようにガイドするための複数の本体ガイド部とを備える。

この発明によれば、生産性を維持しつつ、複数の電子部品本体それぞれに第１の金属端子および第２の金属端子を高い精度で接合することができる、積層セラミック電子部品の製造方法およびそれに用いる組立て冶具を提供し得る。

この発明の上述の目的、その他の目的、特徴及び利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法により製造された積層セラミック電子部品を示す外観斜視図である。この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法により製造された積層セラミック電子部品を示す長さ方向に沿った断面図である。この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法において、複数の第１の金属端子および複数の第２の金属端子それぞれの接合部の内面に接合材を塗布する様子を示す概略図である。この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法において用いられる組立て冶具を示す外観斜視図である。この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法において用いられる組立て冶具の部分的な拡大図である。この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法において、初期状態の組立て冶具を示す側面図である。この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法において、本体浮かせ部に電子部品本体を２つ重ねて載置した状態を示す側面図である。この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法において、ベース板に第１の金属板と第２の金属板を載置した状態を示す側面図である。この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法において、電子部品本体に対して第１の金属端子および第２の金属端子を押し付けた状態を示す側面図である。この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法において、第１の端子連結部および第２の金属端子を切り離した状態を示す側面図である。この発明の第２の実施の形態に係る積層セラミック電子部品の製造方法において用いられる組立て冶具の部分的な拡大図である。この発明の第２の実施の形態に係る積層セラミック電子部品の製造方法において、初期状態の組立て冶具を示す側面図である。この発明の第２の実施の形態に係る積層セラミック電子部品の製造方法において、本体浮かせ部に電子部品本体を２つ重ねて載置した状態を示す側面図である。この発明の第２の実施の形態に係る積層セラミック電子部品の製造方法において、ベース板に第１の金属板と第２の金属板を載置した状態を示す側面図である。この発明の第２の実施の形態に係る積層セラミック電子部品の製造方法において、電子部品本体に対して第１の金属端子および第２の金属端子を押し付けた状態を示す側面図である。この発明の第２の実施の形態に係る積層セラミック電子部品の製造方法において、第１の端子連結部および第２の金属端子を切り離した状態を示す側面図である。

１．積層セラミック電子部品
以下、この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法により製造された積層セラミック電子部品について、図１および図２に基づいて説明する。図１は、この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法により製造された積層セラミック電子部品を示す外観斜視図である。図２は、この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法により製造された積層セラミック電子部品を示す長さ方向に沿った断面図（図１のＩＩ−ＩＩ断面図）である。

この実施の形態に係る積層セラミック電子部品１０は、積層方向（図１および図２に示すＴ方向）において２段に重ねられた一方の電子部品本体２０Ａおよび他方の電子部品２０Ｂと、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂそれぞれの第１の外部電極６０ａに接合された第１の金属端子７０ａ、および一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂそれぞれの第２の外部電極６０ｂに接合された第２の金属端子７０ｂとを備える。

（一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂ）
図１および図２に示すように、一方の電子部品本体２０Ａの上側に他方の電子部品本体２０Ｂが積み重ねられる。一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂそれぞれは、略直方体状に形成された積層体３０と、積層体３０の表面に形成された第１の外部電極６０ａおよび第２の外部電極６０ｂとを備える。なお、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂそれぞれは、互いに同じ構造を有する。したがって、同一部分には同じ参照番号を付し、同様となる説明は繰り返さない。

（積層体３０）
積層体３０は、複数のセラミック層４０と、複数の第１の内部電極層５０ａと、複数の第２の内部電極層５０ｂとが交互に積層されることにより直方体状に形成される。すなわち、積層体３０は、積層方向（図１および図２に示すＴ方向）において相対する第１の主面３２ａおよび第２の主面３２ｂと、Ｔ方向に直交する幅方向（図１および図２に示すＷ方向）において相対する第１の側面３４ａおよび第２の側面３４ｂと、Ｔ方向およびＷ方向に直交する長さ方向（図１および図２に示すＬ方向）において相対する第１の端面３６ａおよび第２の端面３６ｂとを含む。以下の説明において、Ｔ方向に沿った寸法を「Ｔ寸法」といい、Ｗ方向に沿った寸法を「Ｗ寸法」といい、Ｌ方向に沿った寸法を「Ｌ寸法」という。

積層体３０は、その角部および稜線部に丸みを形成されることが好ましい。また、積層体３０の表面（すなわち、第１の主面３２ａおよび第２の主面３２ｂ、第１の側面３４ａおよび第２の側面３４ｂ並びに第１の端面３６ａおよび第２の端面３６ｂ）には、その一部または全部に凹凸などが形成されてもよい。

セラミック層４０は、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に挟まれて積層される。セラミック層４０の１層あたりの厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。また、セラミック層４０のセラミック材料としては、例えば、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃またはＣａＺｒＯ₃などの主成分を含む誘電体セラミックを用いることができる。また、これらの主成分に、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。

第１の内部電極層５０ａは、セラミック層４０の界面を平板状に延在し、その端部が積層体３０の第１の端面３６ａに露出する。一方、第２の内部電極層５０ｂは、セラミック層４０を介して第１の内部電極層５０ａと対向するようにセラミック層４０の界面を平板状に延在し、その端部が積層体３０の第２の端面３６ｂに露出する。したがって、第１の内部電極層５０ａは、セラミック層４０を介して第２の内部電極層５０ｂに対向する対向電極部と、当該対向電極部から積層体３０の第１の端面３６ａまでの引出電極部と、積層体３０の第１の端面３６ａに露出した露出電極部とを有する。同様に、第２の内部電極層５０ｂは、セラミック層４０を介して第１の内部電極層５０ａに対向する対向電極部と、当該対向電極部から積層体３０の第２の端面３６ｂまでの引出電極部と、積層体３０の第２の端面３６ｂに露出した露出電極部とを有する。第１の内部電極層５０ａの対向電極部と、第２の内部電極層５０ｂの対向電極部とがセラミック層４０を介して対向することにより、静電容量が発生する。これにより、この実施の形態に係る積層セラミック電子部品の製造方法により製造された積層セラミック電子部品１０は、コンデンサとして機能する。

第１の内部電極層５０ａおよび第２の内部電極層５０ｂそれぞれの１層あたりの厚みは、例えば、０．２μｍ以上２．０μｍ以下程度であることが好ましい。また、第１の内部電極層５０ａおよび第２の内部電極層５０ｂは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属のうち少なくとも１種を含む合金（例えば、Ａｇ−Ｐｄ合金）など、適宜の導電材料により構成することができる。

（第１の外部電極６０ａおよび第２の外部電極６０ｂ）
第１の外部電極６０ａは、積層体３０の第１の端面３６ａに形成されることにより第１の内部電極層５０ａと電気的に接続され、そこから延長されて、第１の主面３２ａ、第２の主面３２ｂ、第１の側面３４ａおよび第２の側面３４ｂそれぞれの一部まで至るように形成される。なお、第１の外部電極６０ａは、積層体３０の第１の端面３６ａにのみ形成されてもよい。一方、第２の外部電極６０ｂは、積層体３０の第２の端面３６ｂに形成されることにより第２の内部電極層５０ｂと電気的に接続され、そこから延長されて、第１の主面３２ａ、第２の主面３２ｂ、第１の側面３４ａおよび第２の側面３４ｂそれぞれの一部まで至るように形成される。なお、第２の外部電極６０ｂは、積層体３０の第２の端面３６ｂにのみ形成されてもよい。

第１の外部電極６０ａは、積層体３０の表面に形成される第１の下地電極層と、第１の下地電極層の表面に形成される第１のめっき層とを有する。同様に、第２の外部電極６０ｂは、積層体３０の表面に形成される第２の下地電極層と、第２の下地電極層５２ｂの表面に形成される第２のめっき層とを有する。

（第１の下地電極層および第２の下地電極層）
第１の下地電極層は、積層体３０の第１の端面３６ａに形成され、そこから延長されて、第１の主面３２ａ、第２の主面３２ｂ、第１の側面３４ａおよび第２の側面３４ｂそれぞれの一部まで至るように形成される。なお、第１の下地電極層は、積層体３０の第１の端面３６ａにのみ形成されてもよい。一方、第２の下地電極層は、積層体３０の第２の端面３６ｂに形成され、そこから延長されて、第１の主面３２ａ、第２の主面３２ｂ、第１の側面３４ａおよび第２の側面３４ｂそれぞれの一部まで至るように形成される。なお、第２の下地電極層は、積層体３０の第２の端面３６ｂにのみ形成されてもよい。

第１の下地電極層および第２の下地電極層それぞれは、焼付け層、樹脂層および薄膜層などから選ばれる少なくとも１つを含む。

焼付け層の厚みは、１０μｍ以上５０μｍ以下であることが好ましい。焼付け層は、ガラスおよび金属を含む。焼付け層のガラスは、例えば、Ｓｉ、Ｐｄ、Ｌｉ、ＮａおよびＫなどから選ばれる少なくとも１つを含む。また、焼付け層の金属は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどから選ばれる少なくとも１つを含む。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体３０に塗布して焼き付けることにより形成される。焼付け層は、第１の内部電極層５０ａおよび第２の内部電極層５０ｂと同時焼成することにより形成されてもよいし、第１の内部電極層５０ａおよび第２の内部電極層５０ｂを焼成した後に焼き付けることにより形成されてもよい。なお、焼付け層は複数層であってもよい。

樹脂層は、焼付け層の表面に形成されてもよいし、焼付け層を形成せずに積層体３０の表面に直接形成されてもよい。樹脂層の厚みは、２０μｍ以上１５０μｍ以下であることが好ましい。樹脂層は、導電性粒子および熱硬化性樹脂を含んでもよい。なお、樹脂層は複数層であってもよい。

薄膜層は、スパッタ法または蒸着法などの薄膜形成法により形成され、金属粒子が堆積した１μｍ以下の層である。

（第１のめっき層および第２のめっき層）
第１のめっき層は、積層体３０の第１の端面３６ａに形成された第１の下地電極層の表面に形成され、そこから延長されて、第１の主面３２ａ、第２の主面３２ｂ、第１の側面３４ａおよび第２の側面３４ｂそれぞれに形成された第１の下地電極層の表面に形成される。なお、第１のめっき層は、積層体３０の第１の端面３６ａにのみ形成された第１の下地電極層の表面に形成されてもよい。一方、第２のめっき層は、積層体３０の第２の端面３６ｂに形成された第２の下地電極層の表面に形成され、そこから延長されて、第１の主面３２ａ、第２の主面３２ｂ、第１の側面３４ａおよび第２の側面３４ｂそれぞれに形成された第２の下地電極層の表面に形成される。なお、第２のめっき層は、積層体３０の第２の端面３６ｂにのみ形成された第２の下地電極層の表面に形成されてもよい。

第１のめっき層および第２のめっき層それぞれは、下層側に半田バリア性能を有するＮｉめっき層が形成され、且つ上層側に半田濡れ性の良好なＳｎめっき層やＡｕめっき層が形成された２層構造であることが好ましい。Ｎｉめっき層を形成することにより、第１の下地電極層および第２の下地電極層が実装の際に半田により侵食されることを防止することができる。また、Ｓｎめっき層やＡｕめっき層を形成することにより、半田の濡れ性が向上し、実装作業を容易に行うことができる。

第１のめっき層および第２のめっき層それぞれは、第１の内部電極層５０ａおよび第２の内部電極層５０ｂが、例えば、Ｎｉから形成された場合、Ｎｉと接合性のよいＣｕにより形成されることが好ましい。

第１のめっき層および第２のめっき層それぞれは、１層のみからなる構造であってもよいし、または３層以上の複数層構造であってもよい。例えば、上層側のＳｎめっき層やＡｕめっき層などは必要に応じて形成されるものであり、めっき層は、下層側のＮｉめっき層などのみから形成されてもよい。また、上層側のＳｎめっき層やＡｕめっき層などが最外層であってもよいし、これらの層上にさらに他のめっき層が形成されてもよい。第１のめっき層および第２のめっき層それぞれの１層あたりの厚みは、１μｍ以上１０μｍ以下であることが好ましい。

第１のめっき層は、第１の下地電極層を形成せずに積層体３０の表面に直接形成されてもよい。このとき、第１のめっき層は、積層体３０の第１の端面３６ａに露出した第１の内部電極層５０ａに直接接続される。同様に、第２のめっき層は、第２の下地電極層を形成せずに積層体３０の表面に直接形成されてもよい。このとき、第２のめっき層は、積層体３０の第２の端面３６ｂに露出した第２の内部電極層５０ｂに直接接続される。このような構造を形成する場合、前処理として、積層体３０の表面に触媒を配設してもよい。

第１のめっき層は、第１の下地電極層を形成せずに積層体３０の表面に直接形成される場合、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｕ、ＢｉおよびＺｎなどから選ばれる少なくとも１つを含む金属または当該金属を含む合金（例えば、Ａｇ−Ｐｄ合金など）のめっきを有することが好ましい。なお、第２のめっき層についても同様であるため、ここでは説明を繰り返さない。このときの第１のめっき層および第２のめっき層は、その単位体積あたりの金属割合が９９％以上であることが好ましい。また、第１のめっき層および第２のめっき層は、ガラスを含まないことが好ましい。そして、このときの第１のめっき層および第２のめっき層それぞれの１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。

（第１の金属端子７０ａおよび第２の金属端子７０ｂ）
第１の金属端子７０ａおよび第２の金属端子７０ｂは、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂを実装基板に実装するために設けられる。第１の金属端子７０ａは、第１の端面３６ａ側の図１および図２において下側の接合材７８により一方の電子部品本体２０Ａに電気的に接続され、且つ第１の端面３６ａ側の同図において上側の接合材７８により他方の電子部品本体２０Ｂに電気的に接続される。同様に、第２の金属端子７０ｂは、第２の端面３６ｂ側の図１および図２において下側の接合材７８により一方の電子部品本体２０Ａに電気的に接続され、且つ第２の端面３６ｂ側の同図において上側の接合材７８により他方の電子部品本体２０Ｂに電気的に接続される。

第１の金属端子７０ａは、Ｔ方向とＷ方向が交わる平面において略矩形状に延在し、且つ一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂそれぞれの第１の外部電極６０ａに電気的に接続される接合部７２と、接合部７２からＴ方向に沿って実装基板の側へと延在する延長部７４と、延長部７４の実装基板の側の端縁から第２の端面３６ｂ側へと屈曲して長さ方向に沿って延在し、且つ実装基板に接合される実装部７６とを含む。同様に、第２の金属端子７０ｂは、Ｔ方向とＷ方向が交わる平面において略矩形状に延在し、且つ一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂそれぞれの第２の外部電極６０ｂに電気的に接続される接合部７２と、接合部７２からＴ方向に沿って実装基板の側へと延在する延長部７４と、延長部７４の実装基板の側の端縁から第１の端面３６ａ側へと屈曲して長さ方向に沿って延在し、且つ実装基板に接合される実装部７６とを含む。

第１の金属端子７０ａおよび第２の金属端子７０ｂそれぞれの接合部７２には、Ｗ方向における両端縁それぞれから一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂの側へと屈曲し、第１の側面３４ａおよび第２の側面３４ｂに対向して延在するリブ部が設けられてもよい。これにより、第１の金属端子７０ａおよび第２の金属端子７０ｂの剛性を向上させることができる。その結果、例えば、積層セラミック電子部品１０に長さ方向に沿って荷重が加えられた場合、第１の金属端子７０ａおよび第２の金属端子７０ｂそれぞれの接合部７２が変形してしまうことを抑制することができる。また、第１の金属端子７０ａの接合部７２と第１の外部電極６０ａとの接合面積を増やすことができ、且つ第２の金属端子７０ｂの接合部７２と第２の外部電極６０ｂとの接合面積を増やすことができるため、第１の金属端子７０ａおよび第２の金属端子７０ｂそれぞれと一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂとの接合はずれを抑制することができる。なお、第１の金属端子７０ａおよび第２の金属端子７０ｂそれぞれの接合部７２のＷ寸法は、例えば、一方の電子部品本体２０Ａおよび他方の電子部品本体２０ＢそれぞれのＷ寸法と同等に形成される。

第１の金属端子７０ａおよび第２の金属端子７０ｂそれぞれの延長部７４は、一方の電子部品本体２０Ａの第２の端面３６ｂ（図１および図２において下側に位置する電子部品本体２０Ａの底面）と、第１の金属端子７０ａおよび第２の金属端子７０ｂそれぞれの延長部７４との間に間隙を形成するように設けられる。すなわち、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂが実装基板から浮いた状態となる。これにより、第１の金属端子７０ａおよび第２の金属端子７０ｂそれぞれが弾性変形可能になるため、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂそれぞれと実装基板との熱膨張係数差により生じる応力、実装基板の撓みにより生じる応力、および電圧が印加されることによりセラミック層４０に生じる機械的撓みなどを吸収することができる。その結果、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂにクラックが発生するという問題や、第１の金属端子７０ａおよび第２の金属端子７０ｂそれぞれが一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂから剥離してしまうという問題を抑制することができる。さらに、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂそれぞれから発生する振動が、第１の外部電極６０ａおよび第２の外部電極６０ｂを介して実装基板に伝達されることを抑制することができるため、雑音の発生を減少させることが可能となる。

第１の金属端子７０ａおよび第２の金属端子７０ｂそれぞれの延長部７４は、例えば、Ｔ方向とＷ方向が交わる平面（すなわち、接合部７２が延在する平面と同一平面）において略矩形状に延在した板状であり、接合部７２から実装面へとＴ方向に沿って延びる。延長部７４のＷ寸法は、接合部７２のＷ寸法と同じに形成されてもよいし、または異なるように形成されてもよい。

第１の金属端子７０ａの実装部７６は、延長部７４の実装基板の側の端縁（図２において下側端縁）から第２の端面３６ｂ側（図２において左側）へと屈曲してＬ方向に沿って延在し、且つ実装基板に接合される。すなわち、第１の金属端子７０ａの実装部７６は、延長部７４と直角になるように形成され、且つ一方の電子部品本体２０Ａの第２の主面３２ｂと平行に対向する。同様に、第２の金属端子７０ｂの実装部７６は、延長部７４の実装基板の側の端縁（図２において下側端縁）から第１の端面３６ａ側（図２において右側）へと屈曲してＬ方向に沿って延在し、且つ実装基板に接合される。すなわち、第２の金属端子７０ｂの実装部７６は、延長部７４と直角になるように形成され、且つ一方の電子部品本体２０Ａの第２の主面３２ｂと平行に対向する。

第１の金属端子７０ａの実装部７６のＬ寸法は、一方の電子部品本体２０Ａの第２の主面３２ｂ（図１および図２において下側に位置する電子部品本体２０Ａの底面）に形成された第１の外部電極６０ａのＬ寸法よりも大きく形成されてもよい。これにより、積層セラミック電子部品１０をマウントする際、下方側（すなわち、第１の金属端子７０ａおよび第２の金属端子７０ｂそれぞれの実装部７６の側）からカメラを用いて画層認識して位置を検出する場合、第１の外部電極６０ａを第１の金属端子７０ａとして誤認識することや、第２の外部電極６０ｂを第２の金属端子７０ｂとして誤認識することを抑制することができる。その結果、画像認識での位置の検出ミスを防止することができる。

第１の金属端子７０ａおよび第２の金属端子７０ｂの実装部７６のＬ寸法（積層体３０の両端面を結ぶ方向の寸法）は、第１の金属端子７０ａおよび第２の金属端子７０ｂの延長部７４のＴ寸法（積層体３０の両主面を結ぶ方向の寸法）より大きく形成されてもよい。また、第１の金属端子７０ａの延長部７４と実装部７６が直角に交わる角部、および第２の金属端子７０ｂの延長部７４と実装部７６が直角に交わる角部には丸みが形成されてもよい。第１の金属端子７０ａおよび第２の金属端子７０ｂそれぞれの厚さは、０．０５ｍｍ以上０．５ｍｍ以下程度であることが好ましい。

第１の金属端子７０ａは、例えば、板状のリードフレームを用いて形成される。第１の金属端子７０ａは、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂそれぞれの第１の外部電極６０ａに接続される第１の主面と、当該第１の主面に相対する第２の主面（すなわち、積層セラミック電子部品１０を第１の端面３６ａ側から見たときに視認できる面）と、当該第１の主面および当該第２の主面を互いに接続して厚みを形成する周囲面とを有する。同様に、第２の金属端子７０ｂは、例えば、板状のリードフレームにより形成される。第１の金属端子７０ｂは、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂそれぞれの第２の外部電極６０ｂに接続される第１の主面と、当該第１の主面に相対する第２の主面（すなわち、積層セラミック電子部品１０を第２の端面３６ｂ側から見たときに視認できる面）と、当該第１の主面および当該第２の主面を互いに接続して厚みを形成する周囲面とを有する。このように形成された板状の第１の金属端子７０ａおよび第２の金属端子７０ｂは、実装面側の端部から屈曲して断面Ｌ字形状に形成されることが好ましい。これにより、積層セラミック電子部品１０は、実装基板の撓みに対する耐性が向上する。

第１の金属端子７０ａおよび第２の金属端子７０ｂそれぞれは、端子本体と、当該端子本体の表面に形成されためっき膜とを含む。

端子本体は、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうちの１種以上を主成分として含む合金からなることが好ましい。具体的には、例えば、端子本体の母材をＦｅ−１８Ｃｒ合金、Ｆｅ−４２Ｎｉ合金またはＣｕ−８Ｓｎ合金とすることができる。

めっき膜は、下層めっき膜と上層めっき膜とを含む。下層めっき膜は端子本体の表面に形成され、上層めっき膜は下層めっき膜の表面に形成される。なお、下層めっき膜および上層めっき膜それぞれは、複数のめっき膜により構成されてもよい。下層めっき膜は、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうちの１種以上を主成分として含む合金からなる。好ましくは、下層めっき膜は、Ｎｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの１種以上を主成分として含む合金からなる。上層めっき膜は、Ｓｎ、Ａｇ、Ａｕまたはこれらの金属のうちの１種以上を主成分として含む合金からなる。好ましくは、上層めっき膜は、ＳｎまたはＳｎを主成分として含む合金からなる。上層めっき膜をＳｎまたはＳｎを主成分として含む合金で形成することにより、第１の金属端子７０ａの第１の外部電極６０ａに対する半田付き性、および第２の金属端子７０ｂの第２の外部電極６０ｂに対する半田付き性を向上させることができる。下層めっき膜の厚さは、０．２μｍ以上５．０μｍ以下程度であることが好ましい。上層めっき膜の厚さは、１．０μｍ以上５．０μｍ以下程度であることが好ましい。

なお、端子本体および下層めっき膜それぞれは、高融点であるＮｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの１種以上を主成分として含む合金により形成することができる。これにより、第１の外部電極６０ａおよび第２の外部電極６０ｂの耐熱性を向上させることができる。

第１の金属端子７０ａおよび第２の金属端子７０ｂそれぞれの延長部７４および実装部７６の周囲面（厚みを形成する部分）には、めっき膜が形成されなくてもよい。これにより、半田などの接合材を用いて実装基板に実装を行う際、第１の金属端子７０ａおよび第２の金属端子７０ｂに半田が濡れ上がることを抑制することができる。したがって、第１の金属端子７０ａおよび第２の金属端子７０ｂと一方の電子部品本体２０Ａとの間に形成された間隙（浮き部分）に半田が濡れ上がることを抑制することができる。すなわち、当該浮き部分に半田が充填されることを防止することができる。これにより、浮き部分の空間を十分に確保することができる。その結果、実装基板に振動が伝達してしまうことを抑制することができ、積層セラミック電子部品１０の鳴き抑制効果を安定して発揮することが可能となる。なお、第１の金属端子７０ａおよび第２の金属端子７０ｂそれぞれの全周囲面において、めっき膜が形成されなくてもよい。

第１の金属端子７０ａおよび第２の金属端子７０ｂそれぞれの延長部７４および実装部７６の周囲面のめっき膜、または全周囲面のめっき膜を除去する場合、例えば、機械的に除去（切削や研磨）することや、レーザートリミングによる除去、めっき剥離剤（例えば、水酸化ナトリウムなど）による除去などの方法を挙げることができる。なお、めっき膜形成前にめっき膜を形成しない部分をレジストにより覆い、めっき膜形成後にレジストを除去するといった方法も考えられる。

（接合材７８）
第１の金属端子７０ａの接合部７２は、一方の電子部品本体２０Ａの第１の外部電極６０ａおよび他方の電子部品本体２０Ｂの第１の外部電極６０ａそれぞれに接合材７８を用いて取り付けられる。同様に、第２の金属端子７０ｂの接合部７２は、一方の電子部品本体２０Ａの第２の外部電極６０ｂおよび他方の電子部品本体２０Ｂの第２の外部電極６０ｂそれぞれに接合材７８を用いて取り付けられる。接合材７８としては、例えば、半田や導電性接着剤などを用いることができる。接合材７８として半田を用いる場合、例えば、Ｓｎ−Ｓｂ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｂｉ系などのＬＦ半田を用いることが好ましい。Ｓｎ−Ｓｂ系半田を用いる場合、Ｓｂ含有率が５％以上１５％以下程度であることが好ましい。また、導電性接着剤を用いる場合、エポキシ樹脂などの熱硬化性樹脂にＡｇなどからなる金属フィラーが添加された接合材を用いることが好ましい。

２．第１の実施の形態に係る製造方法
この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法の一例について、上記した積層セラミック電子部品１０の製造方法を例にして説明する。はじめに、電子部品本体を複数個準備する工程について説明し、その後に電子部品本体に第１の金属端子および第２の金属端子を接合するための工程について説明する。

まず、セラミックグリーンシートおよび内部電極用の導電性ペーストを準備する。セラミックグリーンシートや内部電極用の導電性ペーストには、バインダおよび溶剤が含まれる。バインダや溶剤としては、公知の有機バインダや有機溶剤を用いることができる。

次に、内部電極用の導電性ペーストを用いて、セラミックグリーンシートの表面に内部電極パターンを形成する。当該内部電極パターンの形成は、例えば、スクリーン印刷やグラビア印刷などにより、セラミックグリーンシートの表面に所定のパターンで内部電極用の導電性ペーストを印刷することにより行われる。

さらに、内部電極パターンが形成されていない外層用のセラミックグリーンシートを所定枚数積層し、その表面に内部電極パターンが形成されたセラミックグリーンシートを所定枚数積層し、その表面に内部電極パターンが形成されていない外層用のセラミックグリーンシートを所定枚数積層することにより、積層シートを作製する。

そして、積層シートをＴ方向にプレスすることにより、積層ブロックを作製する。当該プレスの手段としては、静水圧プレスなどを用いることができる。

次に、積層ブロックを所定の寸法にカットすることにより、積層チップを切り出す。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みを付けてもよい。

さらに、積層チップを焼成することにより、積層体を作製する。焼成温度は、セラミックや内部電極の材料にも依るが、９００℃以上１３００℃以下であることが好ましい。

最後に、積層体の端面それぞれに外部電極を形成する。積層体の端面それぞれに外部電極用の導電性ペーストを塗布して焼き付けることにより、外部電極の焼付け層を形成することができる。焼付け温度は、７００℃以上９００℃以下であることが好ましい。必要に応じて、焼付け層の表面にめっき処理を施してもよい。なお、焼付け層を形成せずに積層体の表面に直接めっき電極を形成してもよい。この場合、積層体の表面にめっき処理を施したうえで、内部電極層の積層体から露出した部分に下地めっき膜を形成する。めっき処理を施すにあたっては、電解めっきおよび無電解めっきのどちらを採用してもよい。なお、無電解めっきは、めっき析出速度の向上を目的として、触媒などによる前処理が必要となるため、工程が複雑化するというデメリットがある。したがって、通常は電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。なお、表面導体を形成することもできる。表面導体は、最外層のセラミックグリーンシートの表面に予め表面導体パターンを印刷しておき、積層体と同時焼成することにより形成されてもよいし、焼成後の積層体の主面に表面導体パターンを印刷して焼き付けることにより形成されてもよい。必要に応じて、めっき電極の表面にめっき層を形成してもよい。

上記のようにして、電子部品本体を複数個準備する工程が行われ得る。

つづいて、この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法に含まれる、複数個の電子部品本体それぞれに第１の金属端子および第２の金属端子を接合するための工程の一例について、図３〜１０に基づいて説明する。

まず、第１の端子フレーム部８０ａおよび第２の端子フレーム部８０ｂを準備する。ここで、第１の端子フレーム部８０ａは、複数の第１の金属端子７０ａとなる複数の第１の端子部８２ａと、複数の第１の金属端子８２ａを接合部７２となる部分の上部において一体的に連結する第１の端子連結部８４ａとを含む。このとき、複数の第１の端子部８２ａは、Ｗ方向に沿って並べられ、且つその主面が互いに同じ方向を向くように、第１の端子連結部８４ａによって連結される。同様に、第２の端子フレーム部８０ｂは、複数の第２の金属端子７０ｂとなる複数の第２の端子部８２ｂと、複数の第２の金属端子８２ｂを接合部７２となる部分の上部において一体的に連結する第２の端子連結部８４ｂとを含む。このとき、複数の第２の端子部８２ｂは、Ｗ方向に沿って並べられ、且つその主面が互いに同じ方向を向くように、第２の端子連結部８４ｂによって連結される。上記のようにして、それぞれが第１の金属端子となる複数の第１の端子部と、複数の第１の端子部を接合部となる部分の上部において一体的に連結する第１の端子連結部とを含む第１の端子フレーム部、およびそれぞれが第２の金属端子となる複数の第２の端子部と、複数の第２の端子部を接合部となる部分の上部において一体的に連結する第２の端子連結部とを含む第２の端子フレーム部を準備する工程が行われ得る。

次に、複数の第１の端子部８２ａそれぞれの接合部７２となる部分の内面と、複数の第２の端子部８２ｂそれぞれの接合部７２となる部分の内面とに接合材７８を塗布する。この工程が行われる様子を図３に示す。図３は、この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法において、複数の第１の金属端子および複数の第２の金属端子それぞれの接合部の内面に接合材を塗布する様子を示す概略図である。

具体的には、まず、上記のように準備した第１の端子フレーム部８０ａおよび第２の端子フレーム部８０ｂをリールにより巻き取る。次に、リールに巻き取られた第１の端子フレーム部８０ａおよび第２の端子フレーム部８０ｂを送り出すことにより、複数の第１の端子部８２ａおよび複数の第２の端子部８２ｂそれぞれの接合部７２となる部分の内面に連続的に接合材７８を塗布していく。ここでは、一方の電子部品本体２０Ａおよび他方の電子部品本体２０ＢがＴ方向において２段重ねにされた積層セラミック電子部品１０を製造するために、１つの接合部７２の２箇所に接合材７８を塗布する。上記のようにして、複数の第１の端子部それぞれの接合部となる部分の内面、および複数の第２の端子部それぞれの接合部となる部分の内面に接合材を塗布する工程が行われ得る。

（組立て冶具１００）
以降の工程において用いられる、この実施の形態に係る組立て冶具１００の構造について、図４〜６に基づいて説明する。図４は、この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法において用いられる組立て冶具を示す外観斜視図である。図５は、この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法において用いられる組立て冶具の部分的な拡大図である。図６は、この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法において、初期状態の組立て冶具を示す側面図である。

組立て冶具１００は、上記のように準備した複数の電子部品本体２０、並びに接合材７８が塗布された第１の端子フレーム部８０ａおよび第２の端子フレーム部８０ｂを組み立てることにより、複数の積層セラミック電子部品１０を製造するためのものである。

組立て冶具１００は、ベース板１１０と、ベース板１１０のＬ方向の一方側部分（図４において略手前側部分、図５および図６において右側部分）の僅かに上方に配設される第１の保持板１２０と、ベース板１１０のＬ方向の他方側部分（図４において略奥側部分、図５および図６において左側部分）の僅かに上方に配設される第２の保持板１４０とを備える。第１の保持板１２０および第２のお保持板１４０それぞれは、ベース板１１０に対して所定の距離だけＷ方向に沿って摺動可能である。なお、ここでいうＴ方向、Ｗ方向およびＬ方向とは、組立て冶具１００に後述のように載置される一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂのものである。

（ベース板１１０）
ベース板１１０は、ベース板本体１１２と、ベース板本体１１２に突設された複数の本体浮かせ部１１４とを含む。複数の本体浮かせ部１１４それぞれは、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂを第１の端子部８２ａおよび第２の端子部８２ｂそれぞれの実装部７６となる部分から浮いた状態とするために配設される。複数の本体浮かせ部１１４それぞれは、Ｗ方向から見たとき略矩形状の板状の突部がＷ方向に沿って２つ配設された構造である。２つの突部の間隔は、一方の電子部品本体２０Ａおよび他方の電子部品本体２０ＢのＷ寸法よりも小さい。

（第１の保持板１２０）
第１の保持板１２０は、第１の保持板本体１２２と、第１の保持板本体１２２のＷ方向の端縁に形成された複数の第１の端子ガイド部１２４と、複数の第１の端子ガイド部１２４それぞれの間に形成された第１の端子押さえ部１２６と、複数の第１の端子ガイド部１２４それぞれの先端部分からＴ方向に立ち上がるように形成された本体ガイド部１３０とを含む。

第１の端子ガイド部１２４は、第１の端子部８２ａを位置決めするために設けられる。第１の端子ガイド部１２４は、第１の保持板本体１２２のＷ方向の端縁からＷ方向に沿って延在するように形成される。複数の第１の端子ガイド部１２４は、Ｗ方向に沿って互いに等間隔で並べられる。図５および図６において手前側に記載した第１の端子ガイド部１２４は、同図において奥側に記載した第１の端子ガイド部１２４と協働して、第１の端子部８２ａをＷ方向において挟み込むようにガイドする。なお、図５および図６において手前側に記載した第１の端子ガイド部１２４は、同図において示さない更に手前側に位置する第１の端子ガイド部１２４と協働して、手前側に載置される別の第１の端子部８２ａをＷ方向において挟み込むようにガイドする。また、図５および図６において奥側に記載した第１の端子ガイド部１２４は、同図において示さない更に奥側に位置する第１の端子ガイド部１２４と協働して、奥側に載置される更に別の第１の端子部８２ａをＷ方向において挟み込むようにガイドする。

第１の端子押さえ部１２６は、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂの第１の外部電極６０ａに対して、第１の端子部８２ａの接合部７２となる部分を押さえ付けた状態で保持するために設けられる。第１の端子押さえ部１２６は、第１の保持板本体１２２のＷ方向の端縁から内側へと傾斜しつつ立ち上がる根元部分と、当該根元部分の先端から屈曲して更に内側へと傾斜しつつ垂下する中間部分と、当該中間部分の先端から屈曲して積層方向に沿うように垂下する先端部分とを有する。第１の端子押さえ部１２６は、このような形状を有することにより、Ｗ方向に沿って撓むことが可能となる。

本体ガイド部１３０は、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂを位置決めするために設けられる。本体ガイド部１３０は、第１の端子ガイド部１２４の先端部分からＴ方向に立ち上がるように形成されることにより、Ｗ方向において第１の押さえ部１２６と後述する第２の押さえ部１４６との間に配設される。本体ガイド部１３０のＷ寸法は、第１の端子ガイド部１２４のそれと同じかまたはほぼ同じである。なお、図５および図６において手前側に記載した本体ガイド部１３０は、同図において奥側に記載した本体ガイド部１３０と協働して、一方の電子部品本体２０Ａおよび他方の電子部品本体２０ＢをＷ方向において挟み込むようにガイドする。なお、図５および図６において手前側に記載した本体ガイド部１３０は、同図において示さない更に手前側に位置する本体ガイド部１３０と協働して、手前側に載置される別の一方の電子部品本体２０Ａおよび別の他方の電子部品本体２０ＢをＷ方向において挟み込むようにガイドする。また、図５および図６において奥側に記載した本体ガイド部１３０は、同図において示さない更に奥側に位置する本体ガイド部１３０と協働して、奥側に載置される更に別の一方の電子部品本体２０Ａおよび更に別の他方の電子部品本体２０ＢをＷ方向において挟み込むようにガイドする。

（第２の保持板１４０）
第２の保持板１４０は、第２の保持板本体１４２と、第２の保持板本体１４２のＷ方向の端縁に形成された複数の第２の端子ガイド部１４４と、複数の第２の端子ガイド部１４４それぞれの間に形成された第２の端子押さえ部１４６とを含む。

第２の端子ガイド部１４４は、第２の端子部８２ｂを位置決めするために設けられる。第２の端子ガイド部１４４は、第２の保持板本体１４２のＷ方向の端縁からＷ方向に沿って延在するように形成される。複数の第２の端子ガイド部１４４は、上記した第１の端子ガイド部１２４と同様に配設されるため、ここではその説明を繰り返さない。

第２の端子押さえ部１４６は、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂの第２の外部電極６０ｂに対して、第２の端子部８２ｂの接合部７２となる部分を押さえ付けた状態で保持するために設けられる。第２の端子押さえ部１４６は、上記した第１の端子押さえ部１２６と同様の構造を有するため、ここではその説明を繰り返さない。

組立て冶具１００は、第１の金属端子７０ａおよび第２の金属端子７０ｂそれぞれの端子本体と同じ材料を用いて形成されることが好ましく、且つ同じ材質であることが好ましい。組立て冶具１００は、例えば、Ｆｅ−１８Ｃｒ系合金、Ｃｕ−８Ｓｎ系合金などを用いて形成することができる。なお、この実施の形態に係る組立て冶具１００は、Ｆｅ−１８Ｃｒ系合金を用いて形成される。組立て冶具１００の形成に用いる材料の線膨張係数は、４×１０^-6／℃以上２０×１０^-6／℃以下であることが好ましい。なお、ベース板１１０、第１の保持板１２０および第２の保持板１４０は、互いに同じ材料を用いて形成されてもよいし、またはＦｅ−１８Ｃｒ系合金、Ｃｕ−８Ｓｎ系合金の組み合わせなどから互いに異なる材料を用いて形成されてもよい。

ベース板１１０の厚みは、０．２ｍｍ以上２ｍｍ以下であることが好ましい。また、第１の保持板１２０および第２の保持板１４０それぞれの厚みは、０．１ｍｍ以上０．５ｍｍ以下であることが好ましい。このように、組立て冶具１００の構成部材に比較的薄い金属板を用いることで、組立て冶具１００の熱容量を低減することができる。その結果、リフロー時における温度のバラつきを低減することができるため、安定した接合を行うことが可能となる。

（組立て冶具１００を用いる製造工程）
上記した組立て冶具１００を用いて積層セラミック電子部品１０を製造する工程の一例について、図７〜１０に基づいて説明する。図７は、この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法において、本体浮かせ部に電子部品本体を２つ重ねて載置した状態を示す側面図である。図８は、この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法において、ベース板に第１の金属板と第２の金属板を載置した状態を示す側面図である。図９は、この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法において、電子部品本体に対して第１の金属端子および第２の金属端子を押し付けた状態を示す側面図である。図１０は、この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法において、第１の端子連結部および第２の金属端子を切り離した状態を示す側面図である。

まず、図７に示すように、Ｗ方向において第１の端子押さえ部１２６と第２の端子押さえ部１４６との間に挿入するように、上記のように準備した複数の一方の電子部品本体２０Ａそれぞれを組立て冶具１００の本体浮かせ部１１４に載置する。このとき、第１の外部電極６０ａが第１の保持板１２０の第１の端子押さえ部１２６と対向するようになり、且つ第２の外部電極６０ｂが第２の保持板１４０の第２の端子押さえ部１４６と対向するようになる。なお、この実施の形態では、本体浮かせ部１１４に載置した一方の電子部品本体２０Ａの上側に、他方の電子部品本体２０Ｂを積み重ねる。

次に、図８に示すように、第１の端子フレーム部８０ａをベース板１１０の第１の保持板１２０側の部分に載置し、且つ第２の端子フレーム部８０ｂのベース板１１０の第２の保持板１４０側の部分に載置する。このとき、第１の端子部８２ａは、その接合材７８が塗布された側の主面が一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂそれぞれの第１の端面３６ａと対向し、且つその相対する側の主面が第１の端子押さえ部１２６のＴ方向に延在する先端部分と相対する。同様に、第２の端子部８２ｂは、その接合材７８が塗布された側の主面が一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂそれぞれの第２の端面３６ｂと対向し、且つ相対する側の主面が第２の端子押さえ部１４６のＴ方向に延在する先端部分と相対する。

上記のようにして、組立て冶具を用いて、接合材が塗布された複数の第１の端子部の接合部となる部分と、接合材が塗布された複数の第２の端子部の接合部となる部分との間に電子部品本体が位置するように、第１の端子フレーム部、第２の端子フレーム部および複数の電子部品本体を配置する工程が行われ得る。

さらに、図９に示すように、第１の保持板１２０をＷ方向に沿って内側へと摺動させることにより、第１の端子押さえ部１２６を用いて、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂそれぞれの第１の外部電極６０ａに対して第１の端子部８２ａの接合材７８が塗布された接合部７２となる部分を押さえ付ける。同様に、第２の保持板１４０をＷ方向に沿って内側へと摺動させることにより、第２の端子押さえ部１４６を用いて、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂそれぞれの第２の外部電極６０ｂに対して第２の端子部８２ｂの接合材７８が塗布された接合部７２となる部分を押さえ付ける。

そして、上記したように組立て冶具１００を用いて、複数の電子部品２０並びに第１の端子フレーム部８０ａおよび第２の端子フレーム部８０ｂを保持し、この状態を維持したままでリフローを行うことにより、複数の電子部品２０それぞれに第１の端子部８２ａおよび第２の端子部８２ｂを接合する。

上記のようにして、組立て冶具を用いて、複数の電子部品本体の第１の外部電極それぞれに接合材が塗布された第１の端子部の接合部となる部分を押さえ付け、且つ複数の電子部品本体の第２の外部電極それぞれに接合材が塗布された第２の端子部の接合部となる部分を押さえ付けた状態で保持し、この状態を維持したままでリフローを行うことにより、複数の電子部品本体それぞれに第１の端子部および第２の端子部を接合する工程が行われ得る。

最後に、図１０に示すように、複数の一方の電子部品本体２０Ａおよび複数の他方の電子部品本体２０Ｂと、複数の電子部品本体２０に接合された第１の端子フレーム部８０ａおよび第２の端子フレーム部８０ｂとを組立て冶具１００から取出したうえで、複数の第１の端子部８２ａそれぞれの上部から第１の端子連結部８４ａを折り切るように切り離し、且つ複数の第２の端子部８２ｂそれぞれの上部から第２の端子連結部８４ｂを折り切るように切り離すことにより、複数の積層セラミック電子部品１０が完成する。上記のようにして、複数の電子部品本体それぞれに接合された第１の端子部から第１の端子連結部を切り離し、且つ複数の電子部品本体それぞれに接合された第２の端子部から第２の端子連結部を切り離す工程が行われ得る。

（効果）
この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法は、複数の一方の電子部品本体２０Ａおよび複数の他方の電子部品本体２０Ｂと、複数の第１の端子部８２ａが第１の端子連結部８４ａにより一体的に連結された第１の端子フレーム部８０ａと、複数の第２の端子部８２ｂが第２の端子連結部８４ｂより一体的に連結された第２の端子フレーム部８０ｂとを準備したうえで、組立て冶具１００を用いることにより、複数の一方の電子部品本体２０Ａおよび複数の他方の電子部品本体２０Ｂそれぞれに第１の端子部８２ａおよび第２の端子部８２ｂを接合する。これにより、複数の一方の電子部品本体２０Ａおよび複数の他方の電子部品本体２０Ｂそれぞれが第１の端子部８２ａと第２の端子部８２ｂとによりＷ方向において挟み込まれながら接合されるため、位置決めした状態を精度良く維持しながら接合を行うことが可能となる。それに伴い、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂに微妙なサイズ変動があったとしても、高精度な接合を安定して行うことができる。さらに、第１の端子フレーム部８０ａにおいて複数の第１の端子部８２ａの上部にのみ第１の端子連結部８４ａを設け、且つ第２の端子フレーム部８０ｂにおいて複数の第２の端子部８２ｂの上部にのみ第２の端子連結部８４ｂを設けることにより、最後に行われる切り離しの工程において取り除かれる部分を最小限に抑えることができる。これにより、材料にかかるコストを低減することもできる。また、第１の金属端子７０ａおよび第２の金属端子７０ｂそれぞれの形状についての設計の自由度を向上させることができる。以上の通りであるため、この発明に係る積層セラミック電子部品の製造方法は、生産性を維持しつつ、複数の一方の電子部品本体２０Ａおよび複数の他方の電子部品本体２０Ｂそれぞれに第１の金属端子７０ａおよび第２の金属端子７０ｂを高い精度で接合することができるという効果を奏する。

また、この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法は、複数の本体浮かせ部１１４を含むベース板１１０と、複数の第１の端子ガイド部１２４および複数の第１の端子押さえ部１２６並びに複数の本体ガイド部１３０を含む第１の保持板１２０と、複数の第２の端子ガイド部１４４および複数の第２の端子押さえ部１４６を含む第２の保持板１４０とを備える、組立て冶具１００を用いる工程を備える。複数の本体浮かせ部１１４それぞれに一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂを載置することにより、複数の一方の電子部品本体２０Ａおよび複数の他方の電子部品本体２０ＢのＴ方向における位置を一定に保ちつつ整列させることができる。また、第１の端子ガイド部１２４を用いて第１の金属端子７０ａとなる第１の端子部８２ａをＷ方向において挟み込み、且つ第２の端子ガイド部１４４を用いて第２の金属端子７０ｂとなる第２の端子部８２ｂをＷ方向において挟み込むことにより、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂに対して第１の端子部８２ａおよび第２の端子部８２ｂを精度良く位置決めすることが可能となる。さらに、第１の端子押さえ部１２６と第２の端子押さえ部１４６とでＬ方向において挟み込むことにより、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂに対して第１の金属端子７０ａとなる第１の端子部８２ａおよび第２の金属端子７０ｂとなる第２の端子部８２ｂを押圧しながら当接させることができるため、安定して接合を行うことが可能となる。そして、本体ガイド部１３０を用いて一方の電子部品本体２０Ａおよび他方の電子部品本体２０ＢをＷ方向において挟みこむことにより、第１の端子部８２ａおよび第２の端子部８２ｂに対して一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂを精度良く位置決めすることが可能となる。なお、本体ガイド部１３０は、電子部品本体２０が単数であるときも当該効果を奏するが、この実施の形態のように、複数の電子部品本体２０を積み重ねた場合に一層顕著となる。以上の通りであるため、この発明の第１の実施の形態に係る積層セラミック電子部品の製造方法は、組立て冶具１００が備える各構成の働きにより、複数の一方の電子部品本体２０Ａおよび複数の他方の電子部品本体２０Ｂそれぞれを第１の金属端子７０ａとなる第１の端子部８２ａと第２の金属端子７０ｂとなる第２の端子部８２ｂとによりＷ方向において挟み込みながら接合を行うことができるため、複数の一方の電子部品本体２０Ａおよび複数の他方の電子部品本体２０Ｂと、複数の第１の端子部８２ａおよび複数の第２の端子部８２ｂとの位置決めを精度良く行うことが可能となる。

さらに、この発明の第１の実施の形態に係る本体ガイド部１３０は、第１の端子ガイド部１２４から一方の電子部品本体２０Ａおよび他方の電子部品本体２０ＢのＴ方向に沿って延びるように形成される。これにより、第１の実施の形態のように電子部品本体２０を２段重ねにした場合や、さらに、３段以上積み重ねた場合であっても、精度良く位置決めすることが可能となる。

３．第２の実施の形態に係る製造方法
この発明の第２の実施の形態に係る積層セラミック電子部品の製造方法の一例について、上記した積層セラミック電子部品１０の製造方法を例にして説明する。なお、この実施の形態に係る積層セラミック電子部品の製造方法は、組立て冶具の構造を除いて、上記した第１の実施の形態に係る積層セラミック電子部品の製造方法と同様である。したがって、同一の部分には同じ参照番号を付し、同様となる説明は繰り返さない。

（組立て冶具２００）
この実施の形態に係る組立て冶具２００の構造について、図１１および図１２に基づいて説明する。図１１は、この発明の第２の実施の形態に係る積層セラミック電子部品の製造方法において用いられる組立て冶具の部分的な拡大図である。図１２は、この発明の第２の実施の形態に係る積層セラミック電子部品の製造方法において、初期状態の組立て冶具を示す側面図である。

組立て冶具２００は、ベース板２１０と、ベース板２１０のＬ方向の一方側部分（図１１および図１２において右側部分）の僅かに上方に配設される第１の保持板２２０と、ベース板２１０のＬ方向の他方側部分（図１１および図１２において左側部分）の僅かに上方に配設される第２の保持板２４０とを備える。

（ベース板２１０）
ベース板２１０は、ベース板本体２１２と、ベース板本体２１２に突設された複数の本体浮かせ部２１４と、本体浮かせ部２１４と一体的に形成された複数の本体ガイド部２１６とを含む。

複数の本体浮かせ部２１４それぞれは、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂを第１の端子部８２ａおよび第２の端子部８２ｂそれぞれの実装部７６となる部分から浮いた状態とするために配設される。複数の本体浮かせ部２１４それぞれは、Ｌ方向から見たとき略矩形状の板状の突部がＬ方向に沿って２つ配設された構造である。なお、複数の本体浮かせ部２１４は、一体的に形成されることによりＷ方向に沿って直線状に延在する。

複数の本体ガイド部２１６それぞれは、複数の本体浮かせ部２１４と一体的に形成される。具体的には、複数の本体ガイド部２１６それぞれは、Ｗ方向に沿って延在する複数の本体浮かせ部２１４の上端縁からＷ方向に等間隔でＴ方向に立ち上がるように形成される。また、複数の本体ガイド部２１６それぞれは、Ｗ方向において第１の押さえ部２２６と後述する第２の押さえ部２４６との間に配設される。図１１および図１２において手前側に記載した本体ガイド部２１６は、同図において奥側に記載した本体ガイド部２１６と協働して、一方の電子部品本体２０Ａおよび他方の電子部品本体２０ＢをＷ方向において挟み込むようにガイドする。なお、図１１および図１２において手前側に記載した本体ガイド部２１６は、同図において示さない更に手前側に位置する本体ガイド部２１６と協働して、手前側に載置される別の一方の電子部品本体２０Ａおよび別の他方の電子部品本体２０ＢをＷ方向において挟み込むようにガイドする。また、図１１および図１２において奥側に記載した本体ガイド部２１６は、同図において示さない更に奥側に位置する本体ガイド部２１６と協働して、奥側に載置される更に別の一方の電子部品本体２０Ａおよび更に別の他方の電子部品本体２０ＢをＷ方向において挟み込むようにガイドする。

（第１の保持板２２０）
第１の保持板２２０は、第１の保持板本体２２２と、第１の保持板本体２２２のＷ方向の端縁に形成された複数の第１の端子ガイド部２２４と、複数の第１の端子ガイド部２２４それぞれの間に形成された第１の端子押さえ部２２６とを含む。すなわち、この実施の形態に係る第１の保持板２２０は、上記した第１の実施の形態に係る第１の保持板１２０の本体ガイド部２１６に相当する構成を有しない。なお、複数の第１の端子ガイド部２２４および複数の第１の端子押さえ部２２６の構造は、上記した第１の実施の形態に係る複数の第１の端子ガイド部１２４および複数の第１の端子押さえ部１２６の構造と同じであるため、ここでは同様となる説明を繰り返さない。

（第２の保持板２４０）
第２の保持板２４０は、第２の保持板本体２４２と、第２の保持板本体２４２のＷ方向の端縁に形成された複数の第２の端子ガイド部２４４と、複数の第２の端子ガイド部２４４それぞれの間に形成された第２の端子押さえ部２４６とを含む。複数の第２の端子ガイド部２４４および複数の第２の端子押さえ部２４６の構造は、上記した第１の実施の形態に係る複数の第２の端子ガイド部１４４および複数の第２の端子押さえ部１４６の構造と同じであるため、ここでは同様となる説明を繰り返さない。

（組立て冶具２００を用いる製造工程）
上記した組立て冶具２００を用いて積層セラミック電子部品を製造する工程の一例について、図１３〜１６に記載する。なお、これらの工程は、上記した第１の実施の形態に係る積層セラミック電子部品の製造方法と同様であるため、その説明を繰り返さない。図１３は、この発明の第２の実施の形態に係る積層セラミック電子部品の製造方法において、本体浮かせ部に電子部品本体を２つ重ねて載置した状態を示す側面図である。図１４は、この発明の第２の実施の形態に係る積層セラミック電子部品の製造方法において、ベース板に第１の金属板と第２の金属板を載置した状態を示す側面図である。図１５は、この発明の第２の実施の形態に係る積層セラミック電子部品の製造方法において、電子部品本体に対して第１の金属端子および第２の金属端子を押し付けた状態を示す側面図である。図１６は、この発明の第２の実施の形態に係る積層セラミック電子部品の製造方法において、第１の端子連結部および第２の金属端子を切り離した状態を示す側面図である。

（効果）
この発明の第２の実施の形態に係る本体ガイド部２１６は、ベース板２１０からＴ方向に沿って延びるように形成される。すなわち、この実施の形態では、上記した第１の実施の形態の場合と異なり、本体ガイド部２１６が第１の端子ガイド部２２４および第２の端子ガイド部２４４から独立して設けられる。これにより、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂを基準としてＷ方向における第１の端子部８２ａおよび第２の端子部８２ｂの位置決めを行うことができる。したがって、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂに対して第１の端子部８２ａおよび第２の端子部８２ｂの位置がずれてしまうことを低減することができる。その結果、この実施の形態に係る組立て冶具２００は、一層高い精度で位置決めを行うことが可能となる。

また、この発明の第２の実施の形態に係る複数の本体浮かせ部２１４それぞれは、一体的に形成されることにより複数の一方の電子部品本体２０Ａおよび複数の他方の電子部品本体２０ＢのＷ方向に沿って延在し、且つ複数の本体ガイド部２１６それぞれが本体浮かせ部２１４と一体的に形成される。これにより、本体ガイド部２１６を第１の端子ガイド部２２４および第２の端子ガイド部２４４から独立して設置することが可能となるため、一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂと、第１の端子部８２ａおよび第２の端子部８２ｂとをより精度良く位置決めすることが可能となる。

４．変形例など
上記では、第１の金属端子７０ａの実装部７６は、延長部７４の実装基板の側の端縁（図２において下側端縁）から第２の端面３６ｂ側（図２において左側）へと屈曲してＬ方向に沿って延在し、同様に、第２の金属端子７０ｂの実装部７６は、延長部７４の実装基板の側の端縁（図２において下側端縁）から第１の端面３６ａ側（図２において右側）へと屈曲してＬ方向に沿って延在する場合について説明した。しかしながら、この場合に限定されず、第１の金属端子７０ａの実装部７６は、延長部７４の実装基板の側の端縁から第２の端面３６ｂとは反対の方向（図２において右側）へと屈曲するように形成されてもよいし、同様に、第２の金属端子７０ｂの実装部７６は、延長部７４の実装基板の側の端縁から第１の端面３６ａとは反対の方向（図２において左側）へと屈曲するように形成されてもよい。

上記では、第１の実施の形態に係る本体ガイド部１３０は、第１の端子ガイド部１２４からＴ方向に沿って延びるように形成される場合について説明した。しかしながら、この場合に限定されず、第１の実施の形態に係る本体ガイド部１３０は、第１の端子ガイド部１２４および第２の端子ガイド部１４４の少なくとも１つからＴ方向に沿って延びるように形成されてもよい。

上記では、この発明に係る積層セラミック電子部品の製造方法の一例として、２段重ねにされた一方の電子部品本体２０Ａおよび他方の電子部品本体２０Ｂに対して第１の金属端子７０ａおよび第２の金属端子７０ｂが接合される構造の積層セラミック電子部品１０を製造する場合について説明したが、これに限定されない。すなわち、積層セラミック電子部品１０は、１つの電子部品本体２０に対して第１の金属端子７０ａおよび第２の金属端子７０ｂが接合される構造であってもよいし、３つ以上の電子部品本体２０に対して第１の金属端子７０ａおよび第２の金属端子７０ｂが接合される構造であってもよい。

上記では、この発明に係る積層セラミック電子部品の製造方法の一例として、積層セラミックコンデンサ１０を製造する場合について説明したが、これに限定されない。すなわち、この発明に係る積層セラミック電子部品の製造方法により、例えば、圧電部品、サーミスタおよびインダクタなどを製造してもよい。積層セラミック電子部品として圧電部品を製造する場合、セラミック材料として圧電体セラミックを用いることができる。また、積層セラミック電子部品としてサーミスタを製造する場合、セラミック材料として半導体セラミックを用いることができる。さらに、積層セラミック電子部品としてインダクタを製造する場合、セラミック材料として磁性体セラミックを用いることができる。なお、インダクタを製造する場合、第１の内部電極層５０ａおよび第２の内部電極層５０ｂはコイル状の導体となる。

なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。

１０積層セラミック電子部品
２０Ａ一方の電子部品本体
２０Ｂ他方の電子部品本体
３０積層体
３２ａ第１の主面
３２ｂ第２の主面
３４ａ第１の側面
３４ｂ第２の側面
３６ａ第１の端面
３６ｂ第２の端面
４０セラミック層
５０ａ第１の内部電極層
５０ｂ第２の内部電極層
６０ａ第１の外部電極
６０ｂ第２の外部電極
７０ａ第１の金属端子
７０ｂ第２の金属端子
７２接合部
７４延長部
７６実装部
７８接合材
８０ａ第１の端子フレーム部
８０ｂ第２の端子フレーム部
８２ａ第１の端子部
８２ｂ第２の端子部
８４ａ第１の端子連結部
８４ｂ第２の端子連結部
１００第１の実施の形態に係る組立て冶具
１１０ベース板
１１２ベース板本体
１１４本体浮かせ部
１２０第１の保持板
１２２第１の保持板本体
１２４第１の端子ガイド部
１２６第１の端子押さえ部
１３０本体ガイド部
１４０第２の保持板
１４２第２の保持板本体
１４４第２の端子ガイド部
１４６第２の端子押さえ部
２００第２の実施の形態に係る組立て冶具
２１０ベース板
２１２ベース板本体
２１４本体浮かせ部
２１６本体ガイド部
２２０第１の保持板
２２２第１の保持板本体
２２４第１の端子ガイド部
２２６第１の端子押さえ部
２４０第２の保持板
２４２第２の保持板本体
２４４第２の端子ガイド部
２４６第２の端子押さえ部

Claims

複数のセラミック層と複数の第１の内部電極層と複数の第２の内部電極層とが交互に積層されることにより直方体状に形成され、積層方向において相対する第１の主面および第２の主面と、前記積層方向に直交する幅方向において相対する第１の側面および第２の側面と、前記積層方向および前記幅方向に直交する長さ方向において相対する第１の端面および第２の端面とを有する積層体と、前記積層体の第１の端面に形成されることにより、
前記第１の内部電極層に電気的に接続される第１の外部電極と、前記積層体の第２の端面に形成されることにより、前記第２の内部電極層に電気的に接続される第２の外部電極とを含む電子部品本体と、
前記第１の外部電極に電気的に接続される第１の金属端子、および前記第２の外部電極に電気的に接続される第２の金属端子とを備え、
前記第１の金属端子は、前記第１の外部電極に接合される接合部と、前記接合部から実装基板の側へと延在する延長部と、前記延長部の前記実装基板の側の端縁から屈曲して前記長さ方向に沿って延在し、前記実装基板に接合される実装部とを含み、前記第２の金属端子は、前記第２の外部電極に接合される接合部と、前記接合部から実装基板の側へと延在する延長部と、前記延長部の前記実装基板の側の端縁から屈曲して前記長さ方向に沿って延在し、前記実装基板に接合される実装部とを含む、積層セラミック電子部品の製造方法であって、
前記電子部品本体を複数個準備する工程と、
それぞれが前記第１の金属端子となる複数の第１の端子部と、前記複数の第１の端子部を前記接合部となる部分の上部において一体的に連結する第１の端子連結部とを含む第１の端子フレーム部、およびそれぞれが前記第２の金属端子となる複数の第２の端子部と、
前記複数の第２の端子部を前記接合部となる部分の上部において一体的に連結する第２の端子連結部とを含む第２の端子フレーム部を準備する工程と、
前記複数の第１の端子部それぞれの接合部となる部分の内面、および前記複数の第２の端子部それぞれの接合部となる部分の内面に接合材を塗布する工程と、
組立て冶具を用いて、前記接合材が塗布された前記複数の第１の端子部の接合部となる部分と、前記接合材が塗布された前記複数の第２の端子部の接合部となる部分との間に前記電子部品本体が位置するように、前記第１の端子フレーム部、前記第２の端子フレーム部および前記複数の電子部品本体を配置する工程と、
前記組立て冶具を用いて、前記複数の電子部品本体の前記第１の外部電極それぞれに、
前記接合材が塗布された前記第１の端子部の接合部となる部分を押さえ付け、且つ前記複数の電子部品本体の前記第２の外部電極それぞれに、前記接合材が塗布された前記第２の端子部の接合部となる部分を押さえ付けた状態で保持し、この状態を維持したままでリフローを行うことにより、前記複数の電子部品本体それぞれに前記第１の端子部および前記第２の端子部を接合する工程と、
前記複数の電子部品本体それぞれに接合された前記第１の端子部から前記第１の端子連結部を切り離し、且つ前記複数の電子部品本体それぞれに接合された前記第２の端子部から前記第２の端子連結部を切り離す工程とを備え、
前記組立て冶具は、
前記電子部品本体を載置することにより、前記第１の端子部の実装部となる部分および前記第２の端子部の実装部となる部分それぞれに、前記電子部品本体を浮いた状態とするための複数の本体浮かせ部を含むベース板と、
前記第１の端子部を前記電子部品本体の幅方向において挟み込むようにガイドするための複数の第１の端子ガイド部と、前記電子部品本体の第１の外部電極に対して前記接合材が塗布された前記第１の端子部の接合部となる部分を押さえ付けるための複数の第１の端子押さえ部とを含む第１の保持板と、
前記第２の端子部を前記電子部品本体の幅方向において挟み込むようにガイドするための複数の第２の端子ガイド部と、前記電子部品本体の第２の外部電極に対して前記接合材が塗布された前記第２の端子部の接合部となる部分を押さえ付けるための複数の第２の端子押さえ部とを含む第２の保持板と、
前記電子部品本体の幅方向において前記第１の端子押さえ部と前記第２の端子押さえ部との間に配設され、前記電子部品本体を幅方向において挟み込むようにガイドするための複数の本体ガイド部とを備える、積層セラミック電子部品の製造方法。
前記本体ガイド部は、前記第１の端子ガイド部および前記第２の端子ガイド部の少なくとも１つから前記電子部品本体の積層方向に沿って延びるように形成される、請求項１に記載の積層セラミック電子部品の製造方法。
前記本体ガイド部は、前記ベース板から前記電子部品本体の積層方向に沿って延びるように形成される、請求項１に記載の積層セラミック電子部品の製造方法。
前記複数の本体浮かせ部それぞれは、一体的に形成されることにより前記複数の電子部品本体の幅方向に沿って延在し、且つ前記複数の本体ガイド部それぞれが前記本体浮かせ部と一体的に形成される、請求項３に記載の積層セラミック電子部品の製造方法。
複数のセラミック層と複数の第１の内部電極層と複数の第２の内部電極層とが交互に積層されることにより直方体状に形成され、積層方向において相対する第１の主面および第２の主面と、前記積層方向に直交する幅方向において相対する第１の側面および第２の側面と、前記積層方向および前記幅方向に直交する長さ方向において相対する第１の端面および第２の端面とを有する積層体と、前記積層体の第１の端面に形成されることにより、
前記第１の内部電極層に電気的に接続される第１の外部電極と、前記積層体の第２の端面に形成されることにより、前記第２の内部電極層に電気的に接続される第２の外部電極とを含む電子部品本体と、
前記第１の外部電極に電気的に接続される第１の金属端子、および前記第２の外部電極に電気的に接続される第２の金属端子とを備え、
前記第１の金属端子は、前記第１の外部電極に接合される接合部と、前記接合部から実装基板の側へと延在する延長部と、前記延長部の前記実装基板の側の端縁から屈曲して前記長さ方向に沿って延在し、前記実装基板に接合される実装部とを含み、前記第２の金属端子は、前記第２の外部電極に接合される接合部と、前記接合部から実装基板の側へと延在する延長部と、前記延長部の前記実装基板の側の端縁から屈曲して前記長さ方向に沿って延在し、前記実装基板に接合される実装部とを含む、積層セラミック電子部品を製造するために用いる組立て冶具であって、
前記積層セラミック電子部品の製造方法により、予め準備した前記複数の電子部品本体と、予め準備した第１の端子フレーム部と、予め準備した第２の端子フレーム部とを用い、前記第１の端子フレーム部は、それぞれが前記第１の金属端子となる複数の第１の端子部と、前記複数の第１の端子部を前記接合部となる部分の上部において一体的に連結する第１の端子連結部とを含み、且つ第２の端子フレーム部は、それぞれが前記第２の金属端子となる複数の第２の端子部と、前記複数の第２の端子部を前記接合部となる部分の上部において一体的に連結する第２の端子連結部とを含み、
前記電子部品本体を載置することにより、前記第１の端子部の実装部となる部分および前記第２の端子部の実装部となる部分それぞれに、前記電子部品本体を浮いた状態とするための複数の本体浮かせ部を含むベース板と、
前記第１の端子部を前記電子部品本体の幅方向において挟み込むようにガイドするための複数の第１の端子ガイド部と、前記電子部品本体の第１の外部電極に対して前記第１の端子部の接合部となる部分を押さえ付けるための複数の第１の端子押さえ部とを含む第１の保持板と、
前記第２の端子部を前記電子部品本体の幅方向において挟み込むようにガイドするための複数の第２の端子ガイド部と、前記電子部品本体の第２の外部電極に対して前記第２の端子部の接合部となる部分を押さえ付けるための複数の第２の端子押さえ部とを含む第２の保持板と、
前記電子部品本体の幅方向において前記第１の端子押さえ部と前記第２の端子押さえ部との間に配設され、前記電子部品本体を幅方向において挟み込むようにガイドするための複数の本体ガイド部とを備える、積層セラミック電子部品の製造方法に用いる組立て冶具。