JP6823571B2 - 光回路 - Google Patents

光回路 Download PDF

Info

Publication number
JP6823571B2
JP6823571B2 JP2017170233A JP2017170233A JP6823571B2 JP 6823571 B2 JP6823571 B2 JP 6823571B2 JP 2017170233 A JP2017170233 A JP 2017170233A JP 2017170233 A JP2017170233 A JP 2017170233A JP 6823571 B2 JP6823571 B2 JP 6823571B2
Authority
JP
Japan
Prior art keywords
optical
loss
optical circuit
coupler
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017170233A
Other languages
English (en)
Other versions
JP2019045749A (ja
Inventor
才田 隆志
隆志 才田
真 地蔵堂
真 地蔵堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2017170233A priority Critical patent/JP6823571B2/ja
Publication of JP2019045749A publication Critical patent/JP2019045749A/ja
Application granted granted Critical
Publication of JP6823571B2 publication Critical patent/JP6823571B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Description

本発明は、光通信用の光回路に関する。より詳細には、ウェハレベルでの測定を可能とする光回路に関する。
旺盛な通信需要を背景として、光通信装置の大容量化に向けた検討が精力的に行われている。光通信装置の大容量化の実現においては、電気信号と光信号との間を変換する光インターフェースの高速化とともに、光インターフェースの小型化および経済化が重要である。小型化によって光通信装置一台あたりの光インターフェースの実装可能数を増やすと同時に、大容量化に伴う投資規模を抑制するため光インターフェースの低コスト化も重要である。CMOS製造技術を用いて光回路を実現するシリコンフォトニクスは、光インターフェースの小型化および経済化に資する技術として注目されている。
シリコンフォトニクスを用いた光回路の経済性をより発揮するためには、光回路の作製後に個々の光回路をウェハから切り出してチップ化してから測定するのではなく、ウェハレベルでの光回路の性能・機能の検査を行うことが重要である。シリコンフォトニクスでは、コア材料であるシリコンが高い屈折率(1.55μm帯で約3.7)を有するのに対し、クラッド材料である石英は低い屈折率(1.55μm帯で約1.5)を有する。この屈折率差のため、ウェハから斜め垂直方向に光を取り出すグレーティングカプラを用いることができる。グレーティングカプラは、チップ化する前のウェハ状態でシリコン光回路との間で光を入出力できるため、ウェハレベルの光回路の性能・機能の検査に有用である(非特許文献1)。
グレーティングカプラは、光を入出力する際の光結合特性に、本質的に波長依存性を有する。このため、シリコン基板上に作製された光回路と光ファイバとの間で光を入出力する手段として、波長依存性の極少なく、基板端面で光を入出力する端面接続が多く採用される。通常の使用状態において端面接続によって光ファイバと接続する光回路の場合、チップレベルでの検査を実行するためは、目的の光回路とは別個にグレーティングカプラを配置し、グレーティングカプラからシリコン光回路に光を入力することとなる。
図1は、従来技術の検査用回路を有する光回路の構成を示す図である。図1の(a)は、通常使用状態で動作させる目的の光回路に加えて同等の検査用光回路を持っている構成例を、図1の(b)は、目的の光回路の導波路の途中に挿入された検査用光回路を備えた構成例を示している。図1の(a)および(b)いずれの構成も、光回路等が作製されたシリコン基板面を垂直に見た上面図である。図1の(a)の光回路は、基板9上に、入力光ポート1aと、出力光ポート1bと、入力光ポート1aおよび出力光ポート1bに光学的に接続された光機能回路2aとを備える。例えば、入力光ポート1aへ入射光7が入力され、所定の光信号処理などの機能が実施され、出力光ポート1bから出射する。上述の要素は、通常使用状態で動作させる目的の光回路であって、実際に使用される光回路である。さらに目的の光回路に隣接して、チップレベルでの検査のためのモニタ用光回路を備えている。モニタ用光回路は、グレーティングカプラ3a、3bと、グレーティングカプラ3a、3bに光学的に接続され、光機能回路2aと同等に設計された光機能回路2bとを備える。
図1の(a)のようなモニタ用光回路により、グレーティングカプラ3aにウェハ斜め垂直方向から光を入力し、光機能回路2bを通過した光を、グレーティングカプラ3bでウェハ斜め垂直方向に取り出すことができる。ウェハレベル検査で、モニタ用光回路の光機能回路2bの特性を知ることで、目的の回路の光機能回路2aの特性も推測できる。
A. Mekis, S. Gloeckner, G. Masini, A. Narasimha, T. Pinguet, S. Sahni and P. D. Dobbelaere,"A Grating-Coupler-Enabled CMOS Photonics Platform,"IEEE Journal of Selected Topics in Quantum Electronics,2011年, vol.17,no.3,pp.597-608
しかしながら、従来技術の検査用光回路を有する光回路には、次のような問題があった。第1の問題として、目的の光回路とは別のモニタ用光回路を用いた検査では、目的の光回路の特性値の推定精度に限界があった。図1の(a)の光回路では、目的の光回路である光機能回路2aの特性を、モニタ用光回路である隣接した光機能回路2bの特性を用いて推測する。これは、2つの光機能回路が全く同一の特性を持っていることが前提である。しかしながら、同一設計による光機能回路2aおよび光機能回路2bをウェハ上で隣接して作製したとしても、一般に両者のアナログ的な特性は完全に一致することはない。例えば、同一構成の光回路の損失値を測定すると、回路毎に±1dB程度の誤差があった。モニタ用光回路による、目的の光回路の光機能回路2aの特性推定の精度には限界があった。また、目的の光回路および検査用光回路を備えていれば、チップ面積が大きくなってしまう問題もある。
図1の(b)は、精度を向上させるために目的の光回路の途中に検査用光回路を備えた光回路の構成例である。図1の(a)の目的の光回路に併置したモニタ用光回路に代えて、目的の光回路の入力側および出力側の光導波路の途中に、モニタ用光回路を備えている。すなわち、入力側にはタップカプラ4aおよびグレーティングカプラ5aを、出力側にはタップカプラ4bおよびグレーティングカプラ5bを備えている。
図1の(b)の光回路の構成によって、光機能回路2aの特性を直接測定することが可能となるが、目的の光回路の光導波路途中にモニタ用光回路を挿入している。このため第2の問題として、グレーティングカプラ5a、5bが有する低い光反射減衰量によって、光回路全体の反射減衰量が低下する(つまり反射量は増大する)問題が生じていた。グレーティングカプラ5a、5bは、典型的には15dB程度の光反射減衰量しか実現できない。図1の(b)では、グレーティングカプラ5a、5bによって、生じる反射光8a、8bを模式的に示している。これらの反射光8a、8bは、光回路の入力光ポート1aに戻り、光回路の入力側への反射光となって、光回路全体としての反射減衰量が低下する。このため、光通信で通常求められる光反射減衰量の仕様(例えば30dB程度)を満たせなくなるという問題があった。
本発明はこのような問題に鑑みてなされたものであって、その目的とするところは、光反射減衰量の低下を抑えながらウェハレベル検査が可能な光回路を提供することにある。
本発明はこのような目的を達成するために、請求項1に記載の発明は、基板上の絶縁体上のシリコン層に形成された光回路において、光ファイバと端面接続が可能な1以上の光入出力ポートと、複数の入力を有し、前記1以上の光入出力ポートに入力された光から生じた光を結合する第1の光カプラと、複数の出力を有し、前記第1の光カプラから生じた光を結合する第2の光カプラと、前記第1の光カプラの前記複数の入力の内の少なくとも1つの入力に、一端が光学的に接続され、3dB以上の損失を与える損失付与手段と、前記損失付与手段の他端に光学的に接続され、前記基板の略垂直方向から光を入力可能なグレーティングカプラと、前記第2の光カプラの前記複数の出力の内の少なくとも1つの出力に光学的に接続された光検出手段とを備えたことを特徴とする光回路である。
請求項に記載の発明は、請求項1の光回路であって、前記光検出手段は、前記基板上に形成された光受光器であることを特徴とする。
請求項に記載の発明は、請求項1の光回路であって、前記光検出手段は、少なくとも3dB以上の損失を付与できる第2の損失付与手段と、前記第2の損失付与手段に光学的に接続された第2のグレーティングカプラとを含むことを特徴とする。
請求項に記載の発明は、請求項1乃至いずれかの光回路であって、前記損失付与手段は、イオン添加されたシリコン導波路、または、曲げ半径10μm以下の曲げ導波路のいずれかであることを特徴とする。
請求項に記載の発明は、基板上の絶縁体上のシリコン層に形成された光回路において、光ファイバと端面接続が可能な1以上の光入出力ポートと、複数の入力を有し、前記1以上の光入出力ポートに入力された光から生じた光を結合する第1の光カプラと、複数の出力を有し、前記第1の光カプラから生じた光を結合する第2の光カプラと、前記第1の光カプラの前記複数の入力の内の少なくとも1つの入力に、一端が光学的に接続され、付与する損失量を変えることができる損失付与手段と、前記損失付与手段の他端に光学的に接続され、前記基板の略垂直方向から光を入力可能なグレーティングカプラと、前記第2の光カプラの前記複数の出力の内の少なくとも1つの出力に光学的に接続された光検出手段とを備えたことを特徴とする光回路である
請求項に記載の発明は、請求項の光回路であって、前記損失付与手段は、前記グレーティングカプラから試験光が入力され、前記光検出手段によって前記試験光を検出するときの第1の損失量、または前記光回路の所定の機能で動作させるときの、前記第1の損失量よりも大きい第2の損失量のいずれかに設定されることを特徴とする。
請求項に記載の発明は、請求項またはの光回路であって、前記損失付与手段は、光導波路型マッハツェンダ干渉計またはPN接合型光減衰器のいずれかであることを特徴とする。
以上説明したように、本発明の光回路により、光反射減衰量の低下を抑制しながらウェハレベルの検査が可能な光回路を提供できる。
図1は、従来技術の検査用回路を有する光回路の構成を示す図である。 図2は、本発明の第1の実施形態に係る光回路の構成を表す図である。 図3は、本発明の光回路における損失付与手段の構成を示す図である。 図4は、本発明の光回路における損失付与手段の別構成を示す図である。 図5は、本発明の光回路による光特性評価の一例を示す図である。 図6は、本発明の第2の実施形態に係る光回路の構成を示す図である。 図7は、第2の実施形態の光回路の損失付与手段の構成を示す図である。 図8は、第2の実施形態の光回路の損失付与手段の別構成を示す図である。 図9は、本発明の光回路による光特性評価の別の例を示す図である。 図10は、本発明を適用できる光回路の別の例を示す図である。 図11は、本発明を適用できる光回路のさらに別の例を示す図である。
本発明の光回路は、目的の光回路として通常使用状態で動作させるときに基板端面で光ファイバと結合されることになる光回路(例えば、IQ変調器)に加えて、ウェハレベルで光回路の特性値の測定や機能の検査が可能な検査用光回路を備える。本発明の光回路では、検査の対象である目的の光回路の少なくとも一部を、検査用光回路として共用する。例えば、IQ変調器の2×2光カプラは、検査用光回路の検査用の試験光の入力点または出力点として利用される。2×2光カプラとグレーティングカプラとの間に、損失付与手段を備える。損失付与手段による損失量を考慮して、光検出手段によって被測定光回路であるIQ変調器の特性値を評価する。一方、IQ変調器を目的の光回路として実際に通常使用状態で動作させるときには、損失付与手段はグレーティングカプラで生じる反射光を抑えるよう動作する。損失付与手段によって付与される損失量は3dB以上であることが好ましい。
損失付与手段により付与する損失量を変えることもできる。ウェハレベルでの検査時と、光回路の通常使用状態の動作時との間で、損失付与手段により与える損失量を変化させて、より微小レベルの光信号を扱う測定・検査を実施できる。本発明の光回路により、光反射減衰量の低下を抑制しつつ、ウェハレベル検査が可能な光回路が提供される。以下、図面を参照しながら本発明の実施形態を説明する。
−第1の実施形態−
図2は、本発明の第1の実施形態の光回路の構成を示す図である。図2の光回路100は、通常使用状態で動作させる、目的の光回路としてのIQ変調器17と、検査用光回路とを含み、絶縁体上のシリコン層を含む基板10上に作製されている。通常、基板材料はSiであって、Si基板、絶縁層(SiO2)、Si層がこの順に積層されたSOI(Silicon On Insulator)基板上に、シリコンフォトニクス技術を使って、以下の光回路の構成要素が作製される。
IQ変調器17は、光入出力ポート11aと、光入出力ポート11aに光学的に接続された2×2光カプラ12aと、2×2光カプラ12aの2つの出力にそれぞれ光学的に接続されたマッハツェンダ変調器13a、13bと、マッハツェンダ変調器13a、13bに光学的に接続された2×2光カプラ12bと、2×2光カプラ12bに光学的に接続された光入出力ポート11bを備えている。IQ変調器17は、光回路100において検査の対象となる被測定光回路である。IQ変調器17を通常使用状態で動作させるときには、光回路をチップに切り出した後の光入出力ポート11a、11bの端部(端面)で、それぞれ光ファイバに接続される。図2に示した光回路100は、ウェハ上で複数個が作製される光回路の1つの領域を示しており、別個のチップに切り離されれば、光入出力ポート11a、11bの端部は、基板の端面となる。本発明の光回路100は、目的の光回路として通常使用状態で動作させるときに基板端面で光ファイバと結合される光回路(IQ変調器17)に加えて、ウェハレベルで光回路の特性値の測定や機能の検査が可能な検査用光回路を備える。
図2を再び参照すれば、光回路100は、検査用光回路として、グレーティングカプラ14と、グレーティングカプラに光学的に接続された損失付与手段15と、損失付与手段15に光学的に接続され被測定光回路に含まれた2×2光カプラ12aおよび2×2光カプラ12bと、2×2光カプラ12bに光学的に接続された受光器16とを備えている。本発明の光回路では、検査用光回路は検査の対象となるIQ変調器17の主要な部分を経由しており、検査の対象である目的の光回路の少なくとも一部を、検査用光回路として共用している。具体的には、図2の目的の光回路であるIQ変調器17における2×2光カプラ12aおよび2×2光カプラ12bを、検査用光回路の検査用の試験光の入力点および出力点として利用していることに留意されたい。以下、まず検査用光回路の各構成要素の実現方法について、次に検査用光回路の動作について説明する。
図3は、本発明の光回路における損失付与手段の構成例を示す図である。損失付与手段の簡単な実現例として、N型不純物を添加したインプランテーション領域で構成されたシリコン光導波路21を用いた。図3の(a)は、基板10上に作製されたクラッド層22の内部に構成された光導波路21による損失付与手段15−1を基板面に垂直に見た上面図である。図3の(b)は、B−B´線を通り、導波路コア21の光進行方向に垂直に切った断面図である。図3の(b)において、シリコン基板23上のSiO2のクラッド層22の内部に構成された光導波路21には、N型不純物がインプランテーションされている。不純物添加をしたシリコン導波路により、光反射の発生を抑えながら効果的に損失を付与することができる。図3の損失付与手段15−1の構成ではN型インプランテーション領域で構成されたシリコン光導波路21を備えたものとて説明したが、N型不純物の代わりにP型不純物を添加して、P型インプランテーション領域で構成されたシリコン光導波路21としても良い。
図3の(b)では、SOI基板上に作製された損失付与手段の基板上層部の光導波路近傍のみを描いてある。図3の各図では、損失付与手段15−1は外形を持ったもののように描かれているが、シリコンフォトニクス技術を利用してSOI基板上に作製される図2の光回路100の一部として光回路100と一体に構成できる。さらに、本発明の光回路における損失付与手段は、図3に示したような不純物添加シリコン導波路を利用した形態だけに限定されない。
図4は、本発明の光回路における損失付与手段の別の構成例を示す図である。図4の損失付与手段15−2を、曲げ部分が特定の半径を持つような小曲げの光導波路24によって実現することもできる。小曲げの光導波路24では、曲げ部分の曲げ半径を10μm以内にすることで、光反射の発生を抑えながら効果的に損失を付与することができる。図4でも、損失付与手段15−2は外形を持ったもののように描かれているが、シリコンフォトニクス技術を利用して図2の光回路100の一部として光回路と一体に構成できる。さらに、図3および図4の構成以外の、例えば、光導波路を細幅にする、光導波路の一部を欠落させるなどの別の手段を用いても構わない。
したがって本発明の光回路は、基板上の絶縁体上のシリコン層に形成された光回路100において、光ファイバと端面接続が可能な1以上の光入出力ポート11a、11bと、複数の入力を有し、前記1以上の光入出力ポートに入力された光から生じた光を結合する第1の光カプラ12aと、複数の出力を有し、前記第1の光カプラから生じた光を結合する第2の光カプラ12bと、前記第1の光カプラの前記複数の入力の内の少なくとも1つの入力に、一端が光学的に接続された損失付与手段15と、前記損失付与手段の他端に光学的に接続され、前記基板の略垂直方向から光を入力可能なグレーティングカプラ14と、前記第2の光カプラの前記複数の出力の内の少なくとも1つの出力に光学的に接続された光検出手段16とを備えたものとして実施できる。
図2の本発明の光回路100において、検査用光回路は、検査の対象となる被測定光回路のIQ変調器17の主要な部分を経由しており、かつ、被測定光回路のIQ変調器17の構成要素の一部である光結合手段を利用している。すなわち、第1の実施形態の光回路では、光回路100が目的の光回路としてのIQ変調器17の機能を実現するために元より備えている2つの2×2光カプラ12a、12bを検査用光回路の光結合手段として用いている。これによって、従来技術のように光回路の導波路の途中に専用の検査用光回路を挿入することによる損失増加を生じさせずに、さらに光反射減衰量の低下を抑制しながらウェハレベルの検査が可能となる。光回路内に、複数の入力ポートおよび複数の出力ポートを有する光結合手段が含まれ、これらのポートの中に未使用のものがあれば、この未使用のポートを利用して、本発明の検査用光回路を構成できる。後述するように、被測定光回路の構成要素の一部である光結合手段としては、例えばコヒーレント検波回路に用いられる4×4光カプラを用いても良いし、アレイ導波路格子光フィルタのN×Mスラブカプラ(NおよびMは2以上の整数、一般的には10)を用いても良い。
図2の光回路におけるIQ変調器17に対する検査のため、検査用の試験光がグレーティングカプラ14へ入力され、損失付与手段15を経て、試験光は2×2光カプラ12aからIQ変調器17へ入力される。2組のマッハツェンダ変調器13a、13bはIQ変調器17としての性能・機能を検査確認するための動作状態に設定される。2組のマッハツェンダ変調器13a、13bによって変調動作を受けた検査用の試験光は、さらに2×2光カプラ12bを経て、受光器16によって受光される。本発明の光回路における検査用光回路は、グレーティングカプラ14と被測定回路が備えている光結合手段との間に、損失付与手段15を備えることで、後述するような効果を発揮する。損失付与手段15によってグレーティングカプラ14で生じる反射光を減衰させることで、次により具体的に述べるように光回路全体としての反射減衰量の低下を抑えるよう動作する。
図2の本発明の光回路100の効果を確認するため、損失付与手段15として図3に示した不純物添加シリコン光導波路を用い、損失付与手段15による損失量が使用波長1550nmで10dBとなるように設定した。このように設定することで、ウェハレベル検査時にグレーティングカプラ14から試験光を入力したとき、受光器16では損失付与手段15により10dB減衰された光が検出される。損失付与手段15による損失量10dBを考慮して、被測定光回路であるIQ変調器17の特性値を評価できる。一方、被測定光回路のIQ変調器17を目的の光回路として実際に通常動作させるときには、損失付与手段15はグレーティングカプラ14で生じる反射光を抑えるよう動作する。IQ変調器17の2×2光カプラ12aとグレーティングカプラ14との間を伝搬する光は、損失付与手段15によって一回の通過あたり10dBの損失が付与される。グレーティングカプラ14の光反射減衰量は15dB程度なので、光入出力ポート11bから見たときのグレーティングカプラ14に起因する光反射減衰量は、15(グレーティングカプラ)+2×10(損失付与手段の往復)+6(2×2光カプラによる減衰量)=41dBとなる。光回路全体の光反射減衰量を、光通信で一般的に求められる30dB程度以上とすることができる。
上述の第1の実施形態の光回路では、損失付与手段15による損失量を10dBと設定した。10dBの値は、グレーティングカプラ14に試験光を入力したときに受光器16に導かれる十分な光量を確保しつつ、光回路全体の反射減衰量を30dB以上にできるものである。しかしながら、本発明の光回路の損失付与手段の損失量設定はこの例だけに限定されず、次に述べるように少なくとも3dB以上であれば本発明の効果を発揮することができる。ここで、光回路全体の光反射減衰量の仕様値を27dB以上、被測定光回路の光入出力ポートから見たグレーティングカプラ14までの損失6dB、グレーティングカプラ14での光反射減衰量を15dBとする。このとき上記各値に基づいて、3dBの値は、(27−6−15)/2により算出される。
図5は、本発明の第1の実施形態の光回路による光特性評価の一例を示す図である。ウェハレベルで図2の検査用光回路でIQ変調器17の半波長電圧を測定した結果と、チップ切り分け後に同じ光回路100を光ファイバで結合して半波長電圧を測定した結果を示している。図5のグラフの横軸は、ウェハレベル検査時に、グレーティングカプラ14より光を入力して上述の損失付与手段15による損失量を10dBと設定したときに、受光器16により測定して得られた半波長電圧である。図5のグラフの縦軸は、ウェハレベル検査を完了したウェハをチップに切り分けた後で、光回路100の光入出力ポート11a、11bにそれぞれ光ファイバを接続して測定して得られた半波長電圧である。
半波長電圧は、1つのマッハツェンダ変調器において電気光学位相が180°シフトするための所要電圧を表しており、電気光学変調器等の性能を示すのに使用される値である。本実施形態では、半波長電圧は、各マッハツェンダ変調器が備えている図2には図示していない薄膜ヒータ位相シフタにより位相を変化させて測定された。
図5のグラフより、横軸のウェハレベル検査による半波長電圧と、光ファイバ接続を行って測定した半波長電圧とは、ほぼ一致している。本発明の光回路によるウェハレベル検査によって、電気光学変調器の半波長電圧が±1%の範囲で、精度良く測定できていることがわかる。
上述の第1の実施形態の光回路では、測定対象である被測定光回路としてIQ変調器17を例に説明をしたが、本発明の光回路における検査用光回路はこの例だけに限定されない。被測定光回路としては、例えばコヒーレント検波に用いる光ハイブリッド回路や、アレイ導波路格子光フィルタなど、通常使用状態で動作させる目的の光回路の一部に光結合手段を備え、空きポートを持っている光回路において本発明を適用できる。
−第2の実施形態−
図6は、本発明の第2の実施形態に係る光回路の構成を示す図である。図6の光回路300は、通常使用状態で動作させる、目的の光回路としてのIQ変調器36、および、検査用光回路を含み、絶縁体上のシリコン層を含む基板30上に作製されている。IQ変調器36は、光入出力ポート31aと、光入出力ポート31aに光学的に接続された2×2光カプラ32aと、2×2光カプラ32aの2つの出力にそれぞれ光学的に接続された2つのマッハツェンダ変調器33a、33bと、マッハツェンダ変調器33a、33bに光学的に接続された2×2光カプラ32bと、2×2光カプラ32bに光学的に接続された光入出力ポート31bを備えている。IQ変調器36は、光回路300における検査の対象である被測定光回路である。IQ変調器36を通常使用状態で動作させるときには、光入出力ポート31a、31bの端部(端面)は、それぞれ光ファイバに接続される。図6の光回路300は、ウェハ上で複数個が作製される光回路の1つの領域を示しており、別個のチップに切り離されれば、光入出力ポート31a、31bの端部は、基板30の端面となる。本実施形態の光回路300も、目的の光回路として通常使用状態で動作させるときに基板端面で光ファイバと結合される光回路(IQ変調器36)に加えて、ウェハレベルで光回路の特性値の測定や機能の検査が可能な検査用光回路を備える。
図6の光回路300は、さらに検査用光回路として、グレーティングカプラ34aと、グレーティングカプラに光学的に接続された損失付与手段35aと、損失付与手段35aに光学的に接続され被測定光回路に含まれた2×2光カプラ32a、32bと、2×2光カプラ32bに光学的に接続された第2の損失付与手段35bと、第2のグレーティングカプラ34bとを備えている。本実施形態の光回路300でも、目的の光回路であって検査の対象であるIQ変調器36の少なくとも一部を、検査用光回路として共用している。具体的には、図6のIQ変調器36における2×2光カプラ32aおよび2×2光カプラ32bを、検査用光回路の試験光の入力点および出力点としてそれぞれ利用している。
図2に示した第1の実施形態の光回路100では、図3および図4に示したような光導波路を用いて固定値の損失を与える損失付与手段を利用していた。これに対し図6に示した本実施形態の光回路300では、損失値を変えることができる損失付与手段を利用する。ウェハレベルでの検査時と、光回路の通常使用状態で動作させる時との間で、損失付与手段による損失付与量を変化させ、第1の実施形態と比べてより微小レベルの光信号を測定・検査できる。
図7は、本発明の第2の実施形態の光回路の損失付与手段の構成例を示す図である。図7の損失付与手段35−1は、光入出力ポート25a、25bと、マッハツェンダ干渉計(MZI)26から構成される。MZI26の一方のアーム導波路上には、位相シフタ27をさらに備えている。図7の損失付与手段35−1の構成によれば、位相シフタ27の制御で干渉条件を変えるだけで、簡易な構成により大きいオン−オフ比で損失量を変えることができる損失付与手段を実現できる。すなわち、MZIの簡易な構成で、損失設定値が最小時の損失値をできるだけ小さくし、損失設定値が最大時の損失値を大きくできる。図7の損失付与手段35−1は、シリコンフォトニクス技術を利用して図6の光回路300の一部として光回路300と一体に構成できる。損失値を変えることができる損失付与手段は、図7の光導波路型マッハツェンダ干渉計の構成だけに限られず、他の構成でも実現できる。
図8は、本発明の第2の実施形態の光回路の損失付与手段の別の構成例を示す図である。図8の損失付与手段35−2は、シリコンリブ導波路を備えたPN接合型光減衰器であって、シリコンリブ導波路の中央付近に形成されるPN接合部の空乏層におけるキャリア密度をバイアス電圧またはバイアス電流によって変化させることで、シリコンリブ導波路における損失値を変化させる。キャリアが空乏化すれば、キャリアと光との相互作用がなくなるため、損失は減少する。図8は、PN接合型光減衰器35−2のシリコンリブ導波路41を導波路の長さ方向に垂直に切った断面構造を示している。したがって、図8の断面図の手前のシリコンリブ導波路41から光を入力すると、断面図の奥のシリコンリブ導波路41から、バイアス電圧等に応じた所定の損失量が付与された光が出力される。
光の導波路に垂直な面内でPN接合型光減衰器35−2は、アンダークラッド層40、シリコンリブ導波路41、オーバークラッド層44を備えている。シリコンリブ導波路41は、P型インプランテーション領域42およびN型インプランテーション領域43から構成される。P型インプランテーション領域42およびN型インプランテーション領域43は、メタルビア45a、45bを介して電極46a、46bにそれぞれ電気的に接続されている。図8の断面図では、SOI基板上に作製されたPN接合型光減衰器35−2を、基板最上部近傍のみを描いてある。したがって、アンダークラッド層40の下には図8に示していないSi基板がある。また、損失付与手段35−2の断面は外形を持ったもののように描かれているが、シリコンフォトニクス技術を利用して図6の光回路300の一部として光回路300と一体に構成できる。
PN接合型光減衰器35−2において、2つの電極46a、46b間に順電流が流れるように駆動すると、順電流を増やすにしたがって光損失が増大する。また、2つの電極46a、46b間に逆バイアス電圧を加えるように駆動すると、逆バイアス電圧を増やすにしたがって光損失が低下する。2つの電極46a、46b間のバイアス電圧・電流に応じて、PN接合型光減衰器35−2による損失値を変えることができる。
図6に示した第2の実施形態の光回路300においても、検査用光回路は、検査の対象となる被測定光回路のIQ変調器36の主要な部分を経由しており、かつ、被測定光回路であるIQ変調器36の構成要素の一部である光結合手段を利用している。すなわち本実施形態の光回路では、光回路300がIQ変調器36の機能を実現するために元より備えている2つの2×2光カプラ32a、32bを検査用光回路の光結合手段として用いている。これによって、従来技術のように光回路に検査用光回路を挿入することによる損失増加を生じさせずに、さらに光反射減衰量の低下を抑制しながらウェハレベルの検査が可能となる。後述するように、被測定光回路の構成要素の一部である光結合手段としては、例えばコヒーレント検波回路に用いられる4×4光カプラを用いても良いし、アレイ導波路格子光フィルタのN×Mスラブカプラ(NおよびMは2以上の整数、一般的には10)を用いても良い。
図6のIQ変調器36に対するウェハレベルでの検査のため、グレーティングカプラ34aへ検査用の試験光が入力され、損失付与手段35aを経て、試験光は2×2光カプラ32aからIQ変調器36へ入力される。2組のマッハツェンダ変調器33a、33bは、IQ変調器36としての性能・機能を検査確認するための検査用の動作状態に設定される。2組のマッハツェンダ変調器33a、33bによって変調動作を受けた試験光は、さらに2×2光カプラ32bを経て、第2の損失付与手段35b、さらに第2のグレーティングカプラ34bに到達する。本実施形態の光回路における検査用光回路は、グレーティングカプラ34aと被測定回路が備えている光結合手段32aとの間に、損失付与手段35aを備え、さらにグレーティングカプラ34bと被測定回路が備えている光結合手段32bとの間に、損失付与手段35bを備えることで後述する効果を発揮する。ウェハレベルの検査を実施する時には損失付与手段35a、35bを低損失に設定し、目的の光回路を通常使用状態で動作させる時には高損失に設定することよってグレーティングカプラ34a、34bで生じる反射光を減衰させる。
すなわち損失付与手段35a、35bは、グレーティングカプラ34aから試験光が入力され、光検出手段によって前述の試験光を検出するときの第1の損失量、または光回路の所定の機能で動作させるときの、第1の損失量よりも大きい第2の損失量のいずれかに設定される。損失量の設定は、上述の2つだけに限られず、3以上の異なる設定値を使うこともできる。また、測定項目によって複数の損失値から1つを選択しても良い。本実施形態の光回路は、以下により具体的に述べるように、ウェハレベル検査時の良好な測定精度と、光回路全体としての反射減衰量低下の抑制の両方を実現するよう動作する。
図6の本実施形態の光回路300において、損失付与手段35a、35bとしては図7に示したマッハツェンダ型干渉計による損失付与手段35−1を用いた。2つの損失付与手段35a、35bの損失量をウェハレベル検査時にはそれぞれ1dB程度に、目的の光回路を通常使用状態で動作させる時に時は波長1550nmでそれぞれ15dBとなるように設定した。このように損失値を設定することで、ウェハレベル検査時には損失付与手段35a、35bの損失を小さくして、グレーティングカプラ34aから光を入力したとき、グレーティングカプラ34bで取り出す光量を大きくできる。一方で、目的の光回路を通常使用状態で動作させる時には損失付与手段35a、35bの損失を大きくして、損失付与手段35a、35bの光反射減衰量を30dB以上確保することができる。
上述の第2の実施形態の光回路では、損失付与手段35a、35bによる最大損失量を15dBと設定した。最大損失量としての15dBの値は、図7のシリコン光導波路によるMZIで比較的小さな回路で構成しても十分に再現性良く実現できる値である。しかしながら、本発明の光回路の損失付与手段の損失量の設定はこの例だけに限定されず、次に述べるように少なくとも3dB以上であれば本発明の効果を発揮することができる。ここで、光回路全体の光反射減衰量の仕様値を27dB、被測定光回路の光入出力ポートから見たグレーティングカプラ34a、34bまでの損失を6dB、グレーティングカプラ34a、34bでの光反射減衰量を15dBとする。このとき上記各値に基づいて、損失付与手段の損失最大値3dBの値は、(27−6−15)/2により算出される。
図9は、本発明の第2実施形態の光回路の評価結果を示した図である。図5では実施形態1の光回路におけるIQ変調器の半波長電圧を示したが、図9ではIQ変調器の消光比をウェハレベルで測定した値と、チップ切り分け後に個々の光回路300を光ファイバで結合して測定した値との相関関係を示している。図9のグラフの横軸は、ウェハレベル検査時に、グレーティングカプラ34aより光を入力してグレーティングカプラ34bにより測定した消光比である。図9のグラフの縦軸は、ウェハレベル検査を完了したウェハをチップに切り分けた後で、光回路300の光入出力ポート31a、31bにそれぞれ光ファイバを接続して測定した消光比である。
IQ変調器における消光比測定では、OFF時の光量を精度良く測定する必要がある。図9を参照すれば、消光比が45dBを越える範囲まで、ウェハレベルでの測定値と、光ファイバ接続での測定値とが概ね一致している。消光比が40dB以上の領域で、ウェハレベル検査時の測定値と光ファイバ接続時の測定値との差が大きくなっているのは、この領域では測定される光量自体が微弱となるからである。一般に、光変調器の消光比は30dB以下に抑えられていれば良い。したがって、消光比が40dB以上の領域における測定誤差は、IQ変調器を含む光回路の製造工程における検査時においては実用上問題とならない。
上述のいずれの実施形態でも、光回路に含まれる被測定光回路としてIQ変調器17、36を例に説明をしたが、本発明は別の機能目的の光回路にも適用できる。
図10は、本発明が適用可能なコヒーレント検波に用いる光ハイブリッド回路の構成を示す図である。光ハイブリッド回路500は、コヒーレント検波に用いられ、I信号およびQ信号の検波回路にそれぞれ4×4光カプラ50a、50bを有している。4×4光カプラは空きポートを持っており、空きポートから、グレーティングカプラおよび損失付与回路を経て、試験光を入力することができる。
図11は、本発明が適用可能なアレイ導波路格子光フィルタの構成を示す図である。アレイ導波路格子光フィルタ600は、N×Mスラブカプラ(NおよびMは2以上の整数)を持っており、一般的には10以上のポートを有するカプラと見なすことができる。目的の回路として使用しない空きポートからグレーティングカプラおよび損失付与回路を経て、試験光を入力することができる。光回路内に、複数の入力ポートおよび複数の出力ポートを有する光結合手段が含まれ、これらのポートの中に未使用のものがあれば、この未使用のポートを利用して、本発明の検査用光回路を構成できる。
このように本発明の光回路では、目的の回路に元より備えられた光結合手段の一部を利用して、グレーティングカプラから検査用の試験光を入力することができる。従来技術のように光回路に検査用光回路を挿入することによって生じる損失の増加なしに、さらに光反射減衰量の低下を抑制しながらウェハレベルの検査が可能となる。空きポートを有する光結合手段(光カプラ)を含んでいれば、どのような機能の光回路でも、グレーティングカプラおよび損失付与回路を備えることで、本発明の効果を発揮できる。
また、上述の2つの実施形態では、入出力ポートと光カプラは直結されており、光回路の主要な機能部分(IQ変調器17、36)の全体をほぼすべて含む状態で、検査用光回路を動作させるものとして説明した。しかしながら、光回路の機能が複雑になり、規模が大きくなる場合には、検査用に利用できる空きポートを持つ光カプラは、入出力ポートと直結されておらず、光回路全体の内部側にあるものであっても良い。その場合でも、光入出力ポートに入力された光から生じた光を結合する光カプラを利用して、光回路の一部のブロックに対して、本発明の検査用光回路を適用できる。したがって、図2に示したグレーティングカプラ14から受光器16に至る検査の対象となる光回路が、別個に2組以上あっても良いし、一部が重複して2組以上あっても良い。図6に示したグレーティングカプラ34aからグレーティングカプラ34bの間にある検査の対象となる光回路についても同様である。さらに、検査の対象となる光回路が2組以上ある場合、一部のグレーティングカプラまたは受光器を異なる組の間で共用しても良い。また光回路の入出力ポートは、図2および図6のように入力と出力の2つだけに限られず、3以上の入出力ポートあっても良い。
以上詳細に説明したように、本発明の光回路を用いれば、光反射減衰量の低下を抑制しつつ、ウェハレベル検査が可能な光回路を提供することができる。ウェハレベルでの検査によって、製造工程の早期に不良の光回路を発見し、その後の製造検査工程での歩留まりを上げて、シリコンフォトニクスによる光回路の小型化および経済化を実現できる。
本発明は、光通信に用いられる光回路に利用できる。
1a、1b、11a、11b、25a、25b、31a、31b 入出力ポート
2a、2b 光機能回路
3a、3b、5a、5b、14、34a、34b グレーティングカプラ
4a、4b グレーティングカプラ
9、10、23、30 基板
12a、12b、32a、32b、50a、50b 光カプラ
13a、13b、33a、33b マッハツェンダ変調器
15、15−1,15−2、35a、35b 損失付与手段
17、36 IQ変調器
21 シリコン光導波路
22、40、44 クラッド層
24 小曲げの光導波路
41 シリコンリブ導波路
45a、45b メタルビア
100、300、500、600 光回路

Claims (7)

  1. 基板上の絶縁体上のシリコン層に形成された光回路において、
    光ファイバと端面接続が可能な1以上の光入出力ポートと、
    複数の入力を有し、前記1以上の光入出力ポートに入力された光から生じた光を結合する第1の光カプラと、
    複数の出力を有し、前記第1の光カプラから生じた光を結合する第2の光カプラと、
    前記第1の光カプラの前記複数の入力の内の少なくとも1つの入力に、一端が光学的に接続され、3dB以上の損失を与える損失付与手段と、
    前記損失付与手段の他端に光学的に接続され、前記基板の略垂直方向から光を入力可能なグレーティングカプラと、
    前記第2の光カプラの前記複数の出力の内の少なくとも1つの出力に光学的に接続された光検出手段と
    を備えたことを特徴とする光回路。
  2. 前記光検出手段は、前記基板上に形成された光受光器であることを特徴とする請求項1に記載の光回路。
  3. 前記光検出手段は、
    少なくとも3dB以上の損失を付与できる第2の損失付与手段と、
    前記第2の損失付与手段に光学的に接続された第2のグレーティングカプラと
    を含むことを特徴とする請求項1に記載の光回路。
  4. 前記損失付与手段は、
    イオン添加されたシリコン導波路、または、
    曲げ半径10μm以下の曲げ導波路のいずれかであることを特徴とする請求項1乃至いずれかに記載の光回路。
  5. 基板上の絶縁体上のシリコン層に形成された光回路において、
    光ファイバと端面接続が可能な1以上の光入出力ポートと、
    複数の入力を有し、前記1以上の光入出力ポートに入力された光から生じた光を結合する第1の光カプラと、
    複数の出力を有し、前記第1の光カプラから生じた光を結合する第2の光カプラと、
    前記第1の光カプラの前記複数の入力の内の少なくとも1つの入力に、一端が光学的に接続され、付与する損失量を変えることができる損失付与手段と、
    前記損失付与手段の他端に光学的に接続され、前記基板の略垂直方向から光を入力可能なグレーティングカプラと、
    前記第2の光カプラの前記複数の出力の内の少なくとも1つの出力に光学的に接続された光検出手段と
    を備えたことを特徴とする光回路。
  6. 前記損失付与手段は、
    前記グレーティングカプラから試験光が入力され、前記光検出手段によって前記試験光を検出するときの第1の損失量、または
    前記光回路の所定の機能で動作させるときの、前記第1の損失量よりも大きい第2の損失量
    のいずれかに設定されることを特徴とする請求項に記載の光回路。
  7. 前記損失付与手段は、光導波路型マッハツェンダ干渉計またはPN接合型光減衰器のいずれかであることを特徴とする請求項またはに光回路光回路。
JP2017170233A 2017-09-05 2017-09-05 光回路 Active JP6823571B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017170233A JP6823571B2 (ja) 2017-09-05 2017-09-05 光回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017170233A JP6823571B2 (ja) 2017-09-05 2017-09-05 光回路

Publications (2)

Publication Number Publication Date
JP2019045749A JP2019045749A (ja) 2019-03-22
JP6823571B2 true JP6823571B2 (ja) 2021-02-03

Family

ID=65816482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017170233A Active JP6823571B2 (ja) 2017-09-05 2017-09-05 光回路

Country Status (1)

Country Link
JP (1) JP6823571B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020181076A (ja) * 2019-04-25 2020-11-05 日本電信電話株式会社 調芯用光回路および光調芯方法
JP7143948B2 (ja) * 2019-05-23 2022-09-29 日本電信電話株式会社 光検査回路および光検査方法
JP2022155813A (ja) * 2021-03-31 2022-10-14 住友大阪セメント株式会社 光導波路素子とそれを用いた光変調デバイス並びに光送信装置
WO2024116388A1 (ja) * 2022-12-01 2024-06-06 日本電信電話株式会社 光回路の測定回路、光回路の測定方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000298295A (ja) * 1999-04-15 2000-10-24 Nec Corp 光adm
JP3974792B2 (ja) * 2002-02-07 2007-09-12 富士通株式会社 光導波路デバイス及び光デバイス
KR101153270B1 (ko) * 2010-08-23 2012-07-03 주식회사 아론 실시간 검사가 가능한 평면도파로형 분배기의 다이싱 장치
US9236958B2 (en) * 2012-08-10 2016-01-12 Skorpios Technologies, Inc. Method and system for performing testing of photonic devices
US9519115B2 (en) * 2013-03-25 2016-12-13 Photonics Electronics Technology Research Association Optical circuit
JP2015043018A (ja) * 2013-08-26 2015-03-05 富士通株式会社 光信号処理装置
US9746617B2 (en) * 2015-07-07 2017-08-29 Huawei Technologies Co., Ltd. Optical switches with surface grating couplers and edge couplers
US10359567B2 (en) * 2015-09-21 2019-07-23 Elenion Technologies, Llc Test systems and methods for chips in wafer scale photonic systems

Also Published As

Publication number Publication date
JP2019045749A (ja) 2019-03-22

Similar Documents

Publication Publication Date Title
JP6823571B2 (ja) 光回路
CN107533271B (zh) 相干光混频器回路
JP6198091B2 (ja) 導波路偏光スプリッタ兼偏光回転子
US20190258002A1 (en) Integrated on-chip polarizer
Jeong et al. Novel Optical 90$^{\circ} $ Hybrid Consisting of a Paired Interference Based 2$\,\times\, $4 MMI Coupler, a Phase Shifter and a 2$\,\times\, $2 MMI Coupler
EP0050059B1 (fr) Jonction optique hybride et application à un dispositif interférométrique en anneau
CN103998961A (zh) 用于平面光子电路的垂直光学耦合器
EP2887109A1 (en) Integrated photonic waveguide grating coupler
US10222294B2 (en) Wafer level testing of optical devices
JP2017026988A (ja) 光モジュール、及びこれを用いた光送信機
CN105637396B (zh) 具有用于监控2×1光开关断开状态的集成光电二极管的2×1mmi的设备及方法
Ku et al. Wide-band optical mode converters for coupling between fibers and silicon photonic wires with large misalignment tolerance
US11506496B2 (en) System architecture for integrated photonics optical gyroscopes
CN114114539B (zh) 光子电路制造中的损耗监测
EP2879250A1 (en) Multiport photonic device with asymmetric waveguides
Halir et al. Compact high-performance multimode interference couplers in silicon-on-insulator
CN111856791A (zh) 基于模式滤波器的硅基磁光隔离器及制备方法
CN112154545B (zh) 光检测器
Bernabé et al. Packaging of photonic integrated circuit based high-speed coherent transmitter module
Painchaud et al. Ultra-compact Si-photonic DQPSK demodulator
Miura et al. Novel quick and precise method for evaluating optical characteristics
Naghdi Silicon subwavelength grating structures for wavelength filtering applications
JP6499574B2 (ja) 干渉型光回路およびその制御方法
Stamatiadis et al. The ICT-BOOM project: Photonic routing on a silicon-on-insulator hybrid platform
KR20030016056A (ko) 평면 도파로 소자의 광분포를 이미지화하는 장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210108

R150 Certificate of patent or registration of utility model

Ref document number: 6823571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150