JP6823283B2 - 冷却装置、搭載方法 - Google Patents

冷却装置、搭載方法 Download PDF

Info

Publication number
JP6823283B2
JP6823283B2 JP2016207822A JP2016207822A JP6823283B2 JP 6823283 B2 JP6823283 B2 JP 6823283B2 JP 2016207822 A JP2016207822 A JP 2016207822A JP 2016207822 A JP2016207822 A JP 2016207822A JP 6823283 B2 JP6823283 B2 JP 6823283B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor package
plate portion
heat generating
upper plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016207822A
Other languages
English (en)
Other versions
JP2018073864A (ja
Inventor
佑紀 松本
佑紀 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2016207822A priority Critical patent/JP6823283B2/ja
Publication of JP2018073864A publication Critical patent/JP2018073864A/ja
Application granted granted Critical
Publication of JP6823283B2 publication Critical patent/JP6823283B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体パッケージ、半導体パッケージ取付方法、に関し、特にシリコンチップなどの発熱部材に対する冷却性能を高めることが可能な半導体パッケージ、半導体パッケージ取付け方法に関する。
パッケージ基板にシリコンチップなどを搭載した半導体パッケージが知られている。
例えば、特許文献1には、CPUチップ(シリコンチップ)と、CPUチップが搭載されているパッケージ基板と、CPUチップの上面に配置される蓋体と、CPUチップと蓋体との間に挿入される熱媒介物質(TIM:Termal Interface Material)と、を有する半導体パッケージが記載されている。また、特許文献1の場合、上記構成に加えて、TIMと隣接し、CPUチップと蓋体との間に挿入されて熱を分散する熱分散カバーを有している。特許文献1によると、このような構成により、熱放出能力を高めることが出来る。
また、蓋体の上部には、TIMなどを介してヒートシンクを配置することがある。このようなヒートシンクを用いる際の技術の一つとして、例えば、特許文献2がある。特許文献2には、発熱体に固定される固定部と、放熱凸部を有し固定部に対してスライドする放熱部と、を備えたヒートシンクが記載されている。特許文献2によると、このように固定部に対してスライドする放熱部を備えることで、発熱体の配置に制限が生じることを抑制することが出来る。
特許第4434564号 特開2015−50255号公報
特許文献1に記載のように蓋体を用いる場合、蓋体の厚みに応じて熱抵抗が増大し冷却性能が下がることになる。そのため、冷却性能を高める観点からは、蓋体を用いずに、発熱体であるシリコンチップとヒートシンクとを直接接続する(又は、TIMを介して接続する)ことが望ましい。
一方で、蓋体には、パッケージ基板をマザー基板にはんだ接続する際に、シリコンチップとパッケージ基板との熱膨張率の差により生じるインターポーザ基板の反りを低減させる機能がある。そのため、単純に蓋体を撤去してしまうと、マザー基板への接合時にはんだ接続不良が生じやすくなるおそれがあった。
このように、冷却効率の観点からは蓋体を用いないことが望ましい一方で、はんだ接続不良を防ぐ観点からは蓋体を用いることが望ましかった。つまり、半導体パッケージにおいては、はんだ接続不良を防ぎつつ冷却性能を高めることが難しい、という問題が生じていた。
なお、特許文献2のようにヒートシンクをスライド移動可能としたところで、蓋体は依然として残ることになる。そのため、特許文献2のようなヒートシンクに対する工夫では、上記のような問題を解決することは難しかった。
そこで、本発明の目的は、はんだ接続不良を防ぎつつ冷却性能を高めることが難しい、という問題を解決する半導体パッケージを提供することにある。
かかる目的を達成するため本発明の一形態である半導体パッケージは、
発熱部材と、
前記発熱部材を搭載し、第2の基板に搭載される第1の基板と、
前記第1の基板の変形を防止する補強部材と、
を備え、
前記補強部材は、前記第1の基板に対して着脱可能に構成されている
という構成を採る。
また、本発明の他の形態である半導体パッケージ取付方法は、
第1の基板に、
発熱部材を搭載するとともに、前記第1の基板の変形を防止し前記第1の基板に対して着脱可能に構成されている補強部材を設ける
という構成を採る。
本発明は、以上のように構成されることにより、はんだ接続不良を防ぎつつ冷却性能を高めることが難しい、という問題を解決する半導体パッケージを提供することが可能となる。
本発明の第1の実施形態に係る半導体パッケージの構成の一例を示す図である。 図1で示す半導体パッケージのうち上板部を取り外した際の構成の一例を示す図である。 図1のA−A線で切断した際の半導体パッケージの構成の一例を示すA−A断面図である。 本発明の第1の実施形態に係る半導体パッケージを製造・取り付ける際の動作の一例を示すフローチャートである。 図4で示すステップS002の様子の一例を示すA−A断面図である。 図4で示すステップS003の様子の一例を示すA−A断面図である。 図4で示すステップS004の様子の一例を示すA−A断面図である。 脚部の他の構成の一例を示す図である。 リッド及びインターポーザ基板の他の一例を示すA−A断面図である。 本発明の第2の実施形態に係る半導体パッケージの構成の一例を示す図である。 図10で示すB−B線で切断した際の半導体パッケージの構成の一例を示すB−B断面図である。 上板部を脚部に取り付けた際の半導体パッケージの構成の一例を示すB−B断面図である。 本発明の第3の実施形態における半導体パッケージの構成の一例を示す概略図である。
[第1の実施形態]
本発明の第1の実施形態を図1乃至図9を参照して説明する。図1は、半導体パッケージ1の構成の一例を示す図である。図2は、リッド11のうち上板部111を取り外した際の構成の一例を示す図である。図3は、半導体パッケージ1のA−A断面図である。図4は、半導体パッケージ1を製造・取り付ける際の動作の一例を示すフローチャートである。図5は、半導体パッケージ1をマザー基板3に接合した状態を示すA−A断面図である。図6は、半導体パッケージ1をマザー基板3に接合した後、上板部111を取り外した状態を示すA−A断面図である。図7は、上板部111を取り外した後、ヒートシンク4を設置した状態を示すA−A断面図である。図8は、脚部112の他の構成の一例を示す図である。図9は、リッド11及びインターポーザ基板12の他の一例を示すA−A断面図である。
本発明の第1の実施形態では、はんだ接続によりマザー基板3(第2の基板)などに搭載する半導体パッケージ1について説明する。後述するように、本実施形態における半導体パッケージ1のリッド11は、当該リッド11の少なくとも一部が着脱可能に構成されている。このような構成により、半導体パッケージ1とマザー基板3とを接合する際にリッド11による反りの防止を行いつつ、接合後にリッド11(の少なくとも一部)を取り外して、発熱チップ11を露出させることが可能になる。
図1を参照すると、本実施形態における半導体パッケージ1は、リッド11(補強部材)とインターポーザ基板12(第1の基板)とを有している。また、図2で示すように、インターポーザ基板12上には、発熱チップ13(発熱部材)が搭載されている。つまり、半導体パッケージ1は、リッド11とインターポーザ基板12と発熱チップ13とを有している。
リッド11は、銅やアルミなどの放熱効率が良く剛性を有する部材により構成されている。図1で示すように、リッド11は、上板部111と脚部112とを含んでおり、上板部111と脚部112とでインターポーザ基板12を補強する。換言すると、リッド11は、インターポーザ基板12に設けられることで、インターポーザ基板12をマザー基板3にはんだ接続する際にインターポーザ基板12と発熱チップ13との熱膨張率の差により生じる反り(つまり、インターポーザ基板12の変形)を防止する。図1、図2で示すように、上板部111と脚部112とは、ネジ2により着脱可能に構成されている。
上板部111は、平面視で略矩形に形成された直方体形状の板材である。図2で示すように、上板部111の4隅には、当該上板部111の厚み方向に貫通する、ネジ2挿通用の貫通孔1111がそれぞれ形成されている。
脚部112は、平面視でインターポーザ基板12上に搭載された発熱チップ13を囲う四角形の枠状に形成されている。換言すると、脚部112の形状は、平面視で発熱チップ13が挿通する四角形状の開口部を有する矩形である。また、脚部112の4隅のうち、上板部111に形成されている貫通孔1111に応じた位置には、ネジ2挿通用のネジ孔1121がそれぞれ形成されている。脚部112は、例えば接着剤により、インターポーザ基板12上の所定位置に固定する。
上記のような構成により、上板部111は、脚部112の上に設置した後、貫通孔1111及びネジ孔1121を挿通するネジ2を締めることで、脚部112に固定することが出来る。上板部111を脚部112に固定すると、図1で示すように、発熱チップ1の周囲を覆うことになる(上板部111と脚部112とで蓋体を形成することになる)。一方で、上板部111は、脚部112に固定された状態からネジ2を外すことで、脚部112との固定状態を解除して外すことが出来る。このように、上板部111は、ネジ2を締めたり外したりすることで、脚部112に対して着脱可能なよう構成されている。
インターポーザ基板12は、発熱チップ13を搭載するとともに、後述するマザー基板3に搭載される基板である。図2で示すように、インターポーザ基板12のうちマザー基板3に搭載される側の面上には、例えば、複数のはんだボール121が格子状に形成されている。一方、複数のはんだボール112が形成されている面とは反対側の面上には、発熱チップ13が搭載されるとともに、リッド11のうちの脚部112が固定されている。
発熱チップ13は、シリコンチップなどの発熱部材である。発熱チップ13は、ワイヤボンディングやフリップチップボンディングなどによりインターポーザ基板12に接続されている。
以上のような半導体パッケージ1を図1のA−A線で切断すると、その断面図は、例えば図3で示すようになる。
図3を参照すると、インターポーザ基板12のうちの一方の面上には、発熱チップ13が接続されているとともに、脚部112が固定されている。また、脚部112上には上板部111が設置されている。上述したように、上板部111は、ネジ2により脚部112に対して着脱することが可能である。一方、インターポーザ基板12のうちの発熱チップ13が接続されている側とは反対側の面上には、インターポーザ基板12をマザー基板3に搭載する際に用いるはんだボール121が例えば格子状に複数形成されている。
なお、本実施形態においては、後述するように、上板部111を外した後で、ヒートシンク4(放熱部)と発熱チップ13とを接触させることになる。そのため、図3で示すような上板部111を脚部112に固定した状態においては、上板部111と発熱チップ13との間にグリスなどのTIM(Thermal Interface Material)を設ける必要はないことになる。
半導体パッケージ1は例えば上記のような構成を有している。続いて、上記のような構成の半導体パッケージ1を製造してマザー基板3上に搭載する際の動作の一例について、図4を参照して説明する。
図4を参照すると、インターポーザ基板12に発熱チップ13を接続するとともに、リッド11を設ける(ステップS001)。例えば、インターポーザ基板12上に、ワイヤボンディングなどにより発熱チップ13を接続する。また、インターポーザ基板12上に、例えば接着剤を用いて脚部112を固定する。そして、脚部112の上部に上板部111を設置してネジ2を締める。これにより、上板部111を脚部112に固定する。
ステップS001の結果、半導体パッケージ1は、例えば、図3で示すような状態になる。つまり、図3を参照すると、インターポーザ基板12上に発熱チップ13が接続されているとともに、脚部112が固定されている。また、脚部112に上板部111が固定されている。
続いて、はんだ接続により、インターポーザ基板12をマザー基板3に搭載する(ステップS002)。ステップS002の結果、半導体パッケージ1の状態は、例えば、図5で示すようになる。図5を参照すると、インターポーザ基板12はマザー基板3に搭載されている。
インターポーザ基板12をマザー基板3に搭載した後、ネジ2を外して上板部111を取り外す(ステップS003)。ステップS003の結果、半導体パッケージ1の状態は、例えば、図6で示すようになる。図6を参照すると、上板部111が外れており、発熱チップ113が外部に露出している。
その後、発熱チップ13上にヒートシンク4を設ける(ステップS004)。ステップS003の処理により上板部111が外されているため、ヒートシンク4は上板部111を介さずに発熱チップ13と接することが出来る。
なお、ヒートシンク4と発熱チップ13とは、直接接するよう構成しても構わないし、図7で示すようにグリスなどのTIM41を介して接するよう構成しても構わない。また、脚部112にはネジ孔1121が設けられている。脚部112のネジ孔1121は、ヒートシンク4を設ける際に利用しても構わない。つまり、ネジ孔1121を用いてヒートシンク4をネジ止めするよう構成しても構わない。
以上が、半導体パッケージ1を製造してマザー基板3上に搭載する際の動作の一例である。
このように、本実施形態における半導体パッケージ1は、上板部111と脚部112とから構成されるリッド11を有している。また、上板部111は、ネジ2により脚部112に対して着脱可能に構成されている。このような構成により、上板部111を脚部112に固定した状態で、インターポーザ基板12をマザー基板3にはんだ接続することが出来る。その結果、発熱チップ13とインターポーザ基板12との熱膨張率の差により生じるインターポーザ基板12の反りを低減させた状態で、インターポーザ基板12をマザー基板3にはんだ接続することが可能となる。一方で、インターポーザ基板12をマザー基板3にはんだ接続した後は、容易な方法で上板部111を脚部112から外すことが出来る。これにより、ヒートシンク4と発熱チップ13とは、上板部111を介さずに接することが出来る。その結果、冷却性能を高めることが可能となる。このように、上記のような構成によると、はんだ接続不良を防ぎつつ冷却性能を高めることが可能となる。
なお、本実施形態では、脚部112は、平面視でインターポーザ基板12上に搭載された発熱チップ13を囲う四角形の枠状に形成されているとした。しかしながら、脚部112の形状は上記例示した場合に限定されない。例えば、図8で示すように、脚部112は、4隅に相当する箇所に設けられた四角柱状の形状を有する脚部112Aであっても構わない。この場合、4つの脚部112Aが形成されることになる。また、図8で示すように、平面視でL字状に形成された脚部112Bのような形状であっても構わない。このように、脚部112の形状は、本実施形態で例示した場合に限定されず様々な形状を採ることが出来る。
また、本実施形態においては、平面視、側面視でインターポーザ基板12の方がリッド11よりも大きい場合について例示したが、必ずしもそうでなくても構わない。例えば、図9で示すように、インターポーザ基板12の端部に脚部112が形成されていても構わない。
また、本実施形態における半導体パッケージ1によると、上板部111を介さずにヒートシンク1と発熱チップ13とを接触させることが出来る。そのため、上板部111を含むリッド11は、必ずしも放熱性能の高い部材により構成されていなくても構わない。リッド11は、例えば、放熱性能にかかわらず熱膨張率の低い部材を採用しても構わない。
[第2の実施形態]
続いて、本発明の第2の実施形態を図10乃至図12を参照して説明する。図10は、半導体パッケージ5の構成の一例を示す図である。図11、図12は、半導体パッケージ5のB−B断面図である。
本発明の第2の実施形態では、第1の実施形態で説明したリッド11の代わりにリッド51を有する半導体パッケージ5について説明する。後述するように本実施形態におけるリッド51は、ネジ止めする代わりにスライド移動することで上板部511を脚部512に対して着脱可能なよう構成されている。
図10を参照すると、本実施形態における半導体パッケージ5は、リッド51とインターポーザ基板12と発熱チップ13とを有している。インターポーザ基板12と発熱チップ13の構成は第1の実施形態と同じであるため、その説明は省略する。
リッド51は、銅やアルミなどの放熱効率が良く剛性を有する部材により構成されている。リッド51は、上板部511と脚部512とから構成されている。図10で示すように、脚部512のうちの相対する端部にはそれぞれ溝部5121が設けられている。上板部511は、溝部5121の間を挿通することになる。
上板部511は、平面視で略矩形に形成された直方体形状の板材である。上板部511の厚さは、後述する脚部512に形成された溝部5121の厚みよりも薄くなるよう形成されている。
脚部512は、平面視でインターポーザ基板12上に搭載された発熱チップ13を囲う四角形の枠状に形成されている。換言すると、脚部512の形状は、平面視で発熱チップ13が挿通する四角形状の開口部を有する矩形である。また、脚部512のうち相対する端部には、脚部512の内側に向かって凹部を形成する溝部5121が形成されている。上板部511の相対する端部のうちの一方は一方の溝部5121を挿通し、上板部511の相対する端部のうちの他方は、他方の溝部5121を挿通する。このように脚部512に形成された溝部5121の間を上板部511が挿通することで、上板部511はスライド移動により脚部512に対して着脱することが可能となる。
以上のような半導体パッケージ5を図10のB−B線で切断すると、その断面図は、例えば図11で示すようになる。
図11を参照すると、インターポーザ基板12のうちの一方の面上には、発熱チップ13が接続されているとともに、脚部512が固定されている。また、脚部512の相対する端部には溝部5121が設けられている。溝部5121の間を上板部511が挿通することになる。一方、インターポーザ基板12のうちの発熱チップ13が接続されている側とは反対側の面上には、インターポーザ基板12をマザー基板3に搭載する際に用いるはんだボール121が例えば格子状に複数形成されている。
また、上板部511を溝部5121の間に挿通させた状態の一例を図12に示す。図12を参照すると、溝部5121の間を上板部511が挿通しており、脚部512の上部に上板部511が配置されている。
半導体パッケージ5は例えば上記のような構成を有している。続いて、上記のような構成の半導体パッケージ5を製造してマザー基板3上に搭載する際の動作の一例について説明する。なお、基本的には第1の実施形態と同様のため、図4を参照して説明する。
図4を参照すると、インターポーザ基板12に発熱チップ13を接続するとともに、リッド51を設ける(ステップS001)。例えば、インターポーザ基板12上に、ワイヤボンディングなどにより発熱チップ13を接続する。また、インターポーザ基板12上に、例えば接着剤を用いて脚部512を固定する。そして、脚部512に形成されている溝部5121の間に上板部511を挿通する。これにより、上板部511を脚部512上部に配置する。
ステップS001の結果、半導体パッケージ5は、例えば、図12で示すような状態になる。つまり、図12を参照すると、インターポーザ基板12上に発熱チップ13が接続されているとともに、脚部512が固定されている。また、脚部512上に上板部511が配置されている。
続いて、はんだ接続により、インターポーザ基板12をマザー基板3に搭載する(ステップS002)。
その後、上板部511をスライド移動させて、脚部512から上板部511を外す(ステップS003)。これにより、図11で示すように、発熱チップ113が外部に露出することになる。そして、発熱チップ13上にヒートシンク4を設ける(ステップS004)。ステップS003の処理により上板部511が外されているため、ヒートシンク4は上板部111を介さずに発熱チップ13と接することが出来る。
以上が、半導体パッケージ5を製造してマザー基板3上に搭載する際の動作の一例である。
このように、本実施形態における半導体パッケージ5は、上板部511と脚部512とから構成されるリッド51を有している。また、上板部511は脚部512に形成された溝部5121の間を挿通することで、脚部512上に配置したり外したりすることが出来る。このように上板部511をスライド移動可能なよう構成することでも、第1の実施形態と同様に、インターポーザ基板12をマザー基板3にはんだ接続した後に容易な方法で上板部511を外すことが出来る。その結果、はんだ接続不良を防ぎつつ冷却性能を高めることが可能となる。
なお、第2の実施形態で説明した半導体パッケージ5も、第1の実施形態と同様に様々な変形例を有することが出来る。
[第3の実施形態]
続いて、本発明の第3の実施形態を、図13を参照して説明する。図13は、半導体パッケー6の構成の概略を示している。
図13を参照すると、半導体パッケージ6は、発熱部材61と、第1の基板62と、補強部材63と、を有している。
第1の基板62は、発熱部材61を搭載し、図示しない第2の基板に搭載される。補強部材63は、第1の基板62の変形を防止する。また、補強部材63は、第1の基板に対して着脱可能に構成されている。
このように、本実施形態における半導体パッケージ6は、第1の基板62に対して着脱可能に構成されている補強部材63を有している。このような構成により、補強部材63を第1の基板62に固定した状態で、第1の基板62を第2の基板に搭載することが出来る。一方で、第1の基板62を第2の基板に搭載した後は、補強部材63を第1の基板62から取り外すことが出来る。その結果、ヒートシンク等の放熱部を、補強部材63を介さずに直接発熱部材61に接触させることが可能となる。これにより、はんだ接続不良を防ぎつつ冷却性能を高めることが可能となる。
また、上述した半導体パッケージ6を用いる方法としては、第1の基板に、発熱部材を搭載するとともに、第1の基板の変形を防止し第1の基板に対して着脱可能に構成されている補強部材を設ける、という方法を採る。
このような半導体パッケージ取付方法の発明であっても、上記半導体パッケージ6と同様の作用を有するために、上述した本発明の目的を達成することが出来る。
<付記>
上記実施形態の一部又は全部は、以下の付記のようにも記載されうる。以下、本発明における半導体パッケージなどの概略を説明する。但し、本発明は、以下の構成に限定されない。
[付記1]
発熱部材と、
前記発熱部材を搭載し、第2の基板に搭載される第1の基板と、
前記第1の基板の変形を防止する補強部材と、
を備え、
前記補強部材は、前記第1の基板に対して着脱可能に構成されている
半導体パッケージ。
[付記2]
付記1に記載の半導体パッケージであって、
前記補強部材は、前記第1の基板に固定された脚部と、前記脚部に対して着脱可能な板部と、を有している
半導体パッケージ。
[付記3]
付記2に記載の半導体パッケージであって、
前記板部は前記脚部に対してネジ止めされている
半導体パッケージ。
[付記4]
付記2に記載の半導体パッケージであって、
前記脚部の形状は前記発熱部材が挿通する開口部を有する矩形であり、
前記板部の形状は矩形であり、
前記脚部のうちの相対する端部には、前記板部のうちの相対する端部が挿通する溝部がそれぞれ形成されている
半導体パッケージ。
[付記5]
付記2乃至4のいずれかに記載の半導体パッケージであって、
前記脚部と前記板部とで、前記発熱部材を覆う蓋体を形成する
半導体パッケージ。
[付記6]
第1の基板に、
発熱部材を搭載するとともに、前記第1の基板の変形を防止し前記第1の基板に対して着脱可能に構成されている補強部材を設ける
半導体パッケージ取付方法。
[付記7]
付記6に記載の半導体パッケージ取付方法であって、
第2の基板に前記第1の基板を接合した後、前記補強部材を取り外す
半導体パッケージ取付方法。
[付記8]
付記7に記載の半導体パッケージ取付方法であって、
前記補強部材は、前記第1の基板に固定された脚部と、前記脚部に対して着脱可能な板部と、から構成されており、
前記第2の基板に前記第1の基板を接合した後、前記板部を取り外す
半導体パッケージ取付方法。
[付記9]
付記6乃至8のいずれかに記載の半導体パッケージ取付方法であって、
前記補強部材を取り外した後、前記発熱部材のうちの前記第1の基板と接続された面と異なる面に放熱部を設置する
半導体パッケージ取付方法。
以上、上記各実施形態を参照して本願発明を説明したが、本願発明は、上述した実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明の範囲内で当業者が理解しうる様々な変更をすることが出来る。
1 半導体パッケージ
11 リッド
111 上板部
1111 貫通孔
112 脚部
1121 ネジ孔
12 インターポーザ基板
121 はんだボール
13 発熱チップ
2 ネジ
3 マザー基板
4 ヒートシンク
5 半導体パッケージ
51 リッド
511 上板部
512 脚部
5121 溝部
6 半導体パッケージ
61 発熱部材
62 第1の基板
63 補強部材

Claims (4)

  1. 発熱部材と、
    前記発熱部材を搭載し、第2の基板に搭載される第1の基板と、
    前記第1の基板の変形を防止する補強部材と、
    を備え、
    前記補強部材は、前記第1の基板に対して着脱可能に構成されており、
    前記補強部材は、前記第1の基板に固定された脚部と、前記脚部に対して着脱可能な板部と、を有しており、
    前記脚部の形状は前記発熱部材が挿通する開口部を有する矩形であり、
    前記板部の形状は矩形であり、
    前記脚部のうちの相対する端部には、前記板部のうちの相対する端部が挿通する溝部がそれぞれ形成されている
    半導体パッケージ。
  2. 請求項に記載の半導体パッケージであって、
    前記脚部と前記板部とで、前記発熱部材を覆う蓋体を形成する
    半導体パッケージ。
  3. 第1の基板に、
    発熱部材を搭載するとともに、前記第1の基板の変形を防止し前記第1の基板に対して着脱可能に構成されている補強部材を設け
    第2の基板に前記第1の基板を接合した後、前記補強部材を取り外し、
    前記補強部材は、前記第1の基板に固定された脚部と、前記脚部に対して着脱可能な板部と、から構成されており、
    前記第2の基板に前記第1の基板を接合した後、前記板部を取り外す
    半導体パッケージ取付方法。
  4. 請求項に記載の半導体パッケージ取付方法であって、
    前記補強部材を取り外した後、前記発熱部材のうちの前記第1の基板と接続された面と異なる面に放熱部を設置する
    半導体パッケージ取付方法。
JP2016207822A 2016-10-24 2016-10-24 冷却装置、搭載方法 Active JP6823283B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016207822A JP6823283B2 (ja) 2016-10-24 2016-10-24 冷却装置、搭載方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016207822A JP6823283B2 (ja) 2016-10-24 2016-10-24 冷却装置、搭載方法

Publications (2)

Publication Number Publication Date
JP2018073864A JP2018073864A (ja) 2018-05-10
JP6823283B2 true JP6823283B2 (ja) 2021-02-03

Family

ID=62114442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016207822A Active JP6823283B2 (ja) 2016-10-24 2016-10-24 冷却装置、搭載方法

Country Status (1)

Country Link
JP (1) JP6823283B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196598A (ja) * 1992-12-25 1994-07-15 Oki Electric Ind Co Ltd 半導体チップの実装構造
JPH09139451A (ja) * 1995-11-15 1997-05-27 Hitachi Ltd 放熱フィン付半導体装置およびその実装方法ならびに取り外し方法
JP4687357B2 (ja) * 2005-09-27 2011-05-25 横河電機株式会社 ヒートシンク装置
JP4846019B2 (ja) * 2007-02-27 2011-12-28 富士通株式会社 プリント基板ユニットおよび半導体パッケージ
JP6237006B2 (ja) * 2013-08-30 2017-11-29 富士通株式会社 ヒートシンク及び基板ユニット

Also Published As

Publication number Publication date
JP2018073864A (ja) 2018-05-10

Similar Documents

Publication Publication Date Title
JP5223212B2 (ja) ヒートシンクを備える電子部品の実装構造
US7391613B2 (en) Memory module assembly including a clamp for mounting heat sinks thereon
JP4715231B2 (ja) ヒートシンクの実装構造
US20140239488A1 (en) Electronic component unit and fixing structure
US8567483B2 (en) Heatsink with flexible base and height-adjusted cooling fins
US20070146990A1 (en) Heat dissipating assembly
US8933558B2 (en) Semiconductor package, wiring board unit, and electronic apparatus
JP6370243B2 (ja) 電子回路装置
TWI478298B (zh) 用於晶片封裝的環狀結構及積體電路結構
JP2009117612A (ja) 回路モジュールとその製造方法
JP2009071251A (ja) フリップチップbga基板
JP2008277654A (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP2011035352A (ja) 半導体装置
US20070023177A1 (en) Cooling fin assembly
JP6823283B2 (ja) 冷却装置、搭載方法
US7432591B1 (en) Thermal enhanced plastic ball grid array with heat sink attachment option
JP2011258869A (ja) 放熱板ユニット及び電子回路装置
JP5693395B2 (ja) 半導体装置
JP2007184424A (ja) 半導体装置
JP5669657B2 (ja) 半導体装置
JP2011199213A (ja) パワーモジュール
JP2009076813A (ja) 半導体装置
JP2015088556A (ja) 電子モジュール
JP7047721B2 (ja) 半導体部品の放熱構造
JP2007194535A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201222

R150 Certificate of patent or registration of utility model

Ref document number: 6823283

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150