JP6817552B2 - Ｐｏｌａｒ符号を用いた通信方法および装置 - Google Patents

Ｐｏｌａｒ符号を用いた通信方法および装置 Download PDF

Info

Publication number
JP6817552B2
JP6817552B2 JP2019552289A JP2019552289A JP6817552B2 JP 6817552 B2 JP6817552 B2 JP 6817552B2 JP 2019552289 A JP2019552289 A JP 2019552289A JP 2019552289 A JP2019552289 A JP 2019552289A JP 6817552 B2 JP6817552 B2 JP 6817552B2
Authority
JP
Japan
Prior art keywords
bit
index
frozen
check
indexes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019552289A
Other languages
English (en)
Other versions
JP2020516131A (ja
Inventor
プラカシュ チャキ
プラカシュ チャキ
典史 神谷
典史 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JP2020516131A publication Critical patent/JP2020516131A/ja
Application granted granted Critical
Publication of JP6817552B2 publication Critical patent/JP6817552B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1575—Direct decoding, e.g. by a direct determination of the error locator polynomial from syndromes and subsequent analysis or by matrix operations involving syndromes, e.g. for codes with a small minimum Hamming distance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/098—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit using single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/251—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with block coding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Description

本発明は、ｐｏｌａｒ（ポーラ）符号を使用する通信装置に係り、特に、検査ビット（例えば、パリティ検査（ＰＣ）または巡回冗長検査（ＣＲＣ））連接ｐｏｌａｒ符号に関する。
非特許文献１で導入されたＰｏｌａｒ符号は、２元入力離散無記憶対称（BI-DMS）クラスの通信路において容量達成が証明可能な第一の符号族である。分極は、BI-DMS通信路のＮ個のコピーを２つの極値、つまり、非常に低い誤り確率（非常に高い容量）のビット通信路または非常に高い誤り確率（非常に低い容量）のビット通信路のいずれかに変換する線形変換である。ここで、Ｎはｐｏｌａｒ符号語の長さである。非常に大きいＮに対して（漸近的場合）、低い誤り確率のビット通信路の割合が基礎的なBI-DMS通信路容量に近づくことが確認されている。（Ｎ，Ｋ）ｐｏｌａｒ符号の符号化には、
・比較的低い誤り確率のＮ個のインデックスのうちＫ個のインデックスに情報ビットをを置き、より高い誤り確率の残りのＮ−Ｋ個のインデックスに一定ビットパターン（たとえば全ゼロパターン）を置くこと；および
・結果として得られたベクトルと、分極カーネルと呼ばれる、２ｘ２行列Ｇ２
のｎ回クロネッカ積である生成行列とを乗算すること、
が含まれる。この符号化の結果である符号語が送信される。
受信側の復号器は、受信した値の対数尤度比（ＬＬＲ）を入力として受け取り、復号を実行して推定情報ベクトルを出力する。 非特許文献１で導入された逐次除去（ＳＣ）復号器は、Ｐｏｌａｒ符号の最も基本的な復号器である。それに続いて、ＳＣリスト復号器（ＳＣＬ）およびＣＲＣ支援ＳＣＬ（ＣＡ−ＳＣＬ）復号器が復号性能を向上させるために導入された。ＳＣＬ復号器でパリティ検査連結ｐｏｌａｒ符号（ＰＣ−ＳＣＬ）復号ｐｏｌａｒ符号の別の変形例が非特許文献３に開示されている。ｐｏｌａｒ符号の符号化の前のＰＣあるいはＣＲＣビット位置の選択は、得られる符号の性能に影響する可能性があるために重要な問題である。
非特許文献２は、ＣＲＣ支援ｐｏｌａｒ符号のためのＳＣＬ復号アルゴリズムを導入する。ＳＣＬ復号アルゴリズムでは、各情報ビットが２つのパス、１および０、の両方に復号される。こうして、復号パスは情報ビットが復号される毎に倍増する。復号パス数の増大を抑制するために、生成された全てのパスから所定数の最良パスが選択され、残りのパスが削除される。ＣＲＣビットをｐｏｌａｒ符号と連結して使用することで、ＣＲＣテストに基づく正しいパスが検出される。
非特許文献３はＳＣＬ復号器でＰＣ連結ｐｏｌａｒ符号を構成するための２つの方法を導入する。第１の方法は純ランダム構成と呼ばれ、パリティ検査ビットが符号語の最後に付加されるか、あるいは符号語内にランダムに一様に分散される。第２の方法は発見的構成と呼ばれ、非凍結インデックスがバースト誤り区分のグループに分割される。バースト誤り区分に基づく非凍結インデックスのグループ化は、誤り確率に最も有意な差がある２つの連続するインデックス間に境界線を引くことにより実行される。パリティ検査インデックスはこれらの区分にわたって一様に分散される。
イー．アリカン「通信路分極：対称２元入力無記憶通信路のための容量達成符号を構成する方法（E. Arikan, ″Channel polarization: A method for constructing capacity-achieving codes for symmetric binary-input memoryless channels″）, IEEE Transactions of Information Theory, vol. 55, pp. 3051-3073, July 2009. アイ．タルおよびエー．ヴァーディ「ｐｏｌａｒ符号のリスト復号」（I. Tal and A. Vardy, ″List decoding of polar codes″）, IEEE Transactions of Information Theory, vol. 61, no. 5, pp. 2213-2226, May 2015. ティ．ワン、ディ．クゥおよびティ．ジアン「パリティ検査連接ｐｏｌａｒ符号」（T. Wang, D. Qu and T. Jiang, ″Parity-check-concatenated polar codes″）, IEEE Communication Letters, Vol. 20, Issue 12, December 2016.
ＳＣＬ復号アルゴリズムに従って情報ビットを復号する場合、ＳＣ復号アルゴリズムのような各情報ビットの硬判定を行う代わりに、復号パスは、情報ビットが０および１の両方であると仮定して２つに分離される。パス数がリストサイズ（Ｌ）と呼ばれる所定数を超えると、Ｌ個の最良パスが選択され、残りのパスが削除される。ＳＣＬ復号アルゴリズムにおける２Ｌ個のパスからＬ個の最良復号パスを選択する操作が「リスト枝刈り（list pruning）」あるいは「パス枝刈り（path pruning）」と呼ばれる。各復号パスは、ビット判定がＬＬＲに従っているか否かを反映する「パスメトリック」と呼ばれるメトリックによりスコア付けされる。従来のＳＣＬ復号器は、最良パスメトリックを有するＬ個の復号パスを選択する。
従来のＳＣＬ復号器では、正しい復号パスが非常に良好なパスメトリック値を持たない場合、それは最も有望なＬ個のパスのリストにおいて重要なパスとなり得ないので、リスト枝刈り過程で排除される。このような場合、正しい復号パスはリストに存在しないので、最尤（ＭＬ）復号器であっても復号誤りが生じるだろう。たとえ正しい復号パスが最後のビット復号までリストに残っていたとしても、生き残った復号パスのなかで最良パスメトリック値を持たないならば、最後のステップで復号器出力として選択されない可能性がある。ＣＲＣビットあるいはパリティビットを用いることで、このような問題を解決することができる。
ＣＲＣビットあるいはパリティビットを用いることで、リストから正しい復号パスを検出することができる。たとえば、ＣＲＣあるいはＰＣテストを通過したパスは正しい復号パスであると考えることができる。ｐｏｌａｒ符号化の前にＣＲＣビットあるいはＰＣビットのためにインデックスを適切に選択することは、結果として得られる符号の誤り訂正能力に影響しうるので重要な課題である。
従来のＣＲＣ支援ｐｏｌａｒ符号では、ＣＲＣビットは非凍結集合の最後に配置される。そしてＣＲＣテストが全情報ビットを復号した後で実行される。このようにＣＲＣテストを用いて最後の段階で正しいパスが選択されるが、正しい復号パスはもっと早い段階で既に刈り取られているかもしれない。
本発明の目的は、結果的に得られる符号が良好な誤り訂正性能を達成できるように、ｐｏｌａｒ符号におけるＣＲＣあるいはＰＣビットのための良好なインデックス位置を選択する技術を提供することにある。
本発明の一側面によれば、通信装置が、ｐｏｌａｒ符号の生成行列を用いて入力ベクトルを符号化し符号語を出力する符号器と、凍結ビットインデックスを含む凍結集合と非凍結ビットインデックスを含む非凍結集合とを格納するメモリと、制御部と、を含み、前記制御部が、ａ）前記凍結集合から少なくとも１つの検査ビットインデックスを、前記生成行列の行重みの降順に、かつ前記入力ベクトルのインデックス信頼性の降順に選択し、ｂ）前記非凍結集合から少なくとも１つの非凍結ビットインデックスを選択し、前記少なくとも１つの非凍結ビットインデックスでの情報ビットの少なくとも１つのビットから少なくとも１つの検査ビットを計算し、ｃ）前記少なくとも１つの検査ビットを前記少なくとも１つの検査ビットインデックスに配置する。
本発明の他の側面によれば、通信装置においてｐｏｌａｒ符号の生成行列を用いて入力ベクトルを符号化し符号語を出力する符号器を制御する方法が、ａ）凍結ビットインデックスを含む凍結集合と非凍結ビットインデックスを含む非凍結集合とをメモリに格納し、ｂ）前記凍結集合から少なくとも１つの検査ビットインデックスを、前記生成行列の行重みの降順に、かつ前記入力ベクトルのインデックス信頼性の降順に選択し、ｃ）前記非凍結集合から少なくとも１つの非凍結ビットインデックスを選択し、前記少なくとも１つの非凍結ビットインデックスでの情報ビットの少なくとも１つのビットから少なくとも１つの検査ビットを計算し、ｄ）前記少なくとも１つの検査ビットを前記少なくとも１つの検査ビットインデックスに配置する、ことを含む。
本発明のさらなる側面によれば、通信装置が、逐次除去（Successive Cancellation）復号アルゴリズムまたは逐次除去リスト（Successive Cancellation List）復号アルゴリズムのような逐次除去法に基づく復号アルゴリズムを用いることで受信符号語を復号する復号器と、他の通信装置で採用された検査関数を用いることで復号パスが正しいかどうかを検査する制御部と、を含む。
本発明のさらなる側面によれば、通信システムが、ｐｏｌａｒ符号の生成行列を用いて入力ベクトルを符号化し符号語に符号化する送信器装置と、伝送通信路を通して前記送信器装置から前記符号語を受信する受信器装置と、を含み、前記送信機装置が、凍結ビットインデックスを含む凍結集合と、非凍結ビットインデックスを含む非凍結集合と、を格納するメモリと、制御部と、を有し、前記制御部が、ａ）前記凍結集合から少なくとも１つの検査ビットインデックスを、前記生成行列の行重みの降順に、かつ前記入力ベクトルのインデックス信頼性の降順に選択し、ｂ）前記非凍結集合から少なくとも１つの非凍結ビットインデックスを選択し、前記少なくとも１つの非凍結ビットインデックスでの情報ビットの少なくとも１つのビットから少なくとも１つの検査ビットを計算し、ｃ）前記少なくとも１つの検査ビットを前記少なくとも１つの検査ビットインデックスに配置する、ように構成される。
したがって、本発明は、上記いくつかのステップとその１つ以上のステップの他のステップに対する関係、およびこれらのステップに影響する構成の特徴、要素の組合せおよび部分の配置を採用する装置からなり、これらの全てが以下の詳細な開示に例示され、本発明の範囲が特許請求の範囲に示される。上記目的に加えて、本発明の他の明白な利点は詳細な明細書および図面に反映される。
図１は、符号化動作を一般的に説明するためのｐｏｌａｒ符号の生成行列の一例を用いる符号化動作を例示する模式図である。 図２は、本発明の例示的実施形態による検査ビット構成動作を例示する模式的フローチャートである。 図３は、本発明の例示的実施形態による送信装置の機能的構成を例示する模式図である。 図４は、本例示的実施形態による受信装置の機能的構成を例示する模式図である。 図５は、図３に示す送信装置での凍結集合における検査ビットのためのインデックス集合を決定する動作を例示するフローチャートである。 図６は、図３に示す送信装置でのパリティ検査ビットを計算するために使用されるべき情報ビットインデックス集合を決定する動作を示すフローチャートである。 図７は、図３に示す送信装置における検査機能の第１例を示すブロック図である。 図８は、図３に示す送信装置における検査機能の第２例を示すブロック図である。 図９は、図３に示す送信装置における検査機能の第３例を示すブロック図である。 図１０は、本例示的実施形態の一例による、検査ビットを用いる復号パスおよびパス枝刈りを説明するためにＳＣＬ復号アルゴリズムの復号ツリーの一例を示す図である。 図１１は、本例示的実施形態の一例による、凍結集合メモリおよび非凍結集合メモリに格納されるデータの一例と検査ビット連接ｐｏｌａｒ符号を構成するためのプロセッサにより実行される動作とを例示する図である。 図１２は、本例示的実施形態の一例による、図１１に示す例示的符号のＳＣＬ復号の一例を示す図である。 図１３は、本例示的実施形態の一例による通信装置の構成を例示する図である。
以下、「例示的」という文言は、「一例、事例あるいは例示として」の意味に用いる。「例示的」として記載されたいずれの実施形態も、必ずしも他の実施形態より望ましいあるいは効果的であると解釈される必要はない。
１．例示的実施形態の概要
上述した従来の技術的問題は、本発明の例示的な実施形態の１つ以上の変形例によって解決することができる。本開示では、検査ビット連接ｐｏｌａｒ符号を構築するために、検査ビットの良好な選択のための方法が導入される。本開示を通して、検査ビットは、パリティ検査（ＰＣ）ビットまたは巡回冗長検査（ＣＲＣ）ビットの少なくとも１つとして解釈され得る。
まず、ｐｏｌａｒ符号の符号器は、図１に例示する符号化動作を実行する。 符号長Ｎ＝４の符号化メカニズムを仮定すると、４ビットの各々がU0、U1、U2、およびU3である未符号化の入力ベクトルU、４ｘ４生成行列G、および符号ビットがC0、C1 、C2およびC3である符号化された符号語C 、が示される。 たとえば、入力ベクトルUでインデックスi = 2が選択されると、生成行列Gの行１０が、選択されたインデックスi = 2に対応する。行１０には２つの１が含まれるので、この行の重み、すなわちハミング重みは２である。
検査ビットを構成する概要は図２を参照して説明される。入力ベクトルUのN個のインデックスは、インデックスの信頼性に基づいて、凍結集合と非凍結集合とに分割される（動作Ｓ２１およびＳ２２）。所定数の検査ビットインデックスが、検査ビット集合として、凍結集合から行重み（ハミング重み）および信頼性の降順で選択される（動作Ｓ２３）。 最も高い行重みが同じ複数のインデックスが選択された場合、信頼性が最も高いインデックスが１つ選択される。他方、所定数の検査ビットを計算するために、１つ以上の非凍結インデックスが非凍結集合から選択される（動作Ｓ２４）。 計算された検査ビットは、検査ビット集合の検査ビットインデックスに保存される（動作Ｓ２５）。 例示的な実施形態による方法の詳細については、以下の段落で説明する。
１．１）検査ビット連接ｐｏｌａｒ符号の構築
開示された方法によれば、Ｐ個の検査ビットと連接された（Ｎ，Ｋ）ｐｏｌａｒ符号は以下のステップを通じて構築され得る。
ステップ１） Ｎ個のインデックスは、信頼性の昇順/降順で配置され得る。 たとえば、Ｎ個のインデックスは、復号誤り確率またはＺパラメータの昇順で配置される。この場合、この信頼度順の集合からの最初のＫ個のインデックスは非凍結集合と呼ばれる集合に含められ得る。残りのＮ−Ｋ個のインデックスは、凍結集合と呼ばれる集合に含められ得る。 なお、バタチャリア（Bhattacharyya）パラメータは復号誤り確率のためのメトリックとして使用される。
ステップ２） 検査ビットインデックスは、以下のルールに従って凍結集合から選択され得る。最初に、凍結集合のインデックスは、インデックスの行重みの昇順または降順で配置され得る。選択されたインデックスの行重みは、選択されたインデックスに対応する、ｐｏｌａｒ符号の生成行列における行の重みを意味する。凍結集合において最大の行重みを有するインデックスが１つだけの場合、このインデックスは検査ビットインデックスの集合に含まれる。凍結集合において複数のインデックスが最大の行重みを有する場合、それらの中で信頼性が最も高いインデックス（復号誤り確率またはＺパラメータなど）が検査ビットインデックスの集合に含まれる。
ステップ３） 上記２つのステップ１および２（最初に凍結集合内で最大の行重みを持つインデックスを選択し、続いてそれらから最高の信頼性を持つインデックスを１つ選択する）をＰ回繰り返して、Ｐ個のインデックスからなる検査ビットインデックスの集合を得る。
ステップ４） 続いて、情報ビットが非凍結集合のＫ個のインデックスに置かれる。検査ビットは、非凍結集合からの１つ以上のインデックスを使用して計算され、凍結集合から選択された検査ビットインデックスの集合に含まれるインデックスに置かれ得る。凍結集合の残りのインデックスはゼロビットで埋められる。次に、結果として得られたベクトルはｐｏｌａｒ符号の生成行列と乗算され、最終的な符号語を生成する。この符号語が通信路を通して送信され得る。
１．２）非凍結集合からの検査ビット計算用インデックスの選択
非凍結集合からの１つまたは複数のインデックスを使用して検査ビットを構築することができる。検査ビットを構築する複数の方法には、以下に示す方法があり得る（ただし、これらに限定されるものではない）。
（１）一つの方法として、非凍結集合から１ビットをコピーすることにより検査ビットが決定されうる。 非凍結集合からの前記ビットのインデックスは、次の規則に従って決定され得る。まず、非凍結集合のインデックスは、それらの行重みの昇順あるいは降順で配置されうる。非凍結集合において最も低い行重みを有するインデックスが１つだけの場合、このインデックスのビットが検査ビットインデックスにコピーされ得る。非凍結集合において最も低い行重みを有するインデックスが複数ある場合、それらの中で最も信頼性の低いインデックス（たとえば、復号誤り確率またはＺパラメータが最も高いインデックス）が検査ビットインデックスにコピーされ得る。これらの２つの手順（最初に、非凍結集合において最も低い行重みを有するインデックスを選択し、次に、それらから最も低い信頼性を有するインデックスを１つ選択する）をＰ回繰り返すことで、検査ビットインデックスにコピー可能なＰ個の情報ビットを取得することができる。
（２）別の方法として、前述の規則を使用して選択された少なくとも１つ以上の非凍結ビットのいくつかの検査関数を使用して検査ビットを計算することができる。 たとえば、検査関数はPC関数またはCRC関数である。
（３）別の変形例として、検査ビットは、非凍結集合インデックスの一部または全体にわたる検査関数を使用して計算され得る。たとえば、非凍結集合インデックスはいくつかのグループに分割され得る。各グループの検査関数を使用して検査ビットを生成することができる。
上述した多くの変形の更なる詳細は、図によって補足される以下の実施形態を使用して説明される。
１．３）符号語の復号
受信機の復号器では、上記の方法を使用して送信機により生成された符号語を復号するために、通信路出力のＬＬＲが入力として使用される。復号された出力における凍結インデックスは事前に０に設定される。情報ビットおよび検査ビットを含む残りのビットは、ＳＣまたはＳＣＬ復号アルゴリズム等の方法を使用して順次復号される。ＳＣＬ復号の場合、検査ビットを使用することでリスト枝刈り（list-pruning）をアシストすることができる。
一例として、選択された非凍結集合（図６を参照）における所定ビットが検査ビットとして凍結集合（図５を参照）から選択された検査ビットインデックスにコピーされると仮定すれば、リスト枝刈りのための検査ビット比較は、検査ビットと非凍結集合の所定ビットの両方が復号された直後に実行され得る。ＳＣＬ復号器を使用する場合、非凍結集合の所定ビットと検査ビットの両方を復号した後、それらの復号された値が同じかどうかをチェックすることができる。この等式を満たさないすべての復号パスは、フレーム内のすべてのビットが復号されるＳＣＬ復号の最終段階を待たずに、即座に刈り取られる。
別の例として、x、yおよびzは、x = y + zとして検査ビット方程式に含まれる３つのインデックスであり、ここでyおよびzは情報ビットであり、xは計算された検査ビットであると仮定する。ここで使用される検査関数は２進加算である。ＳＣ復号順で最初にxが現れ、次にyが続き、yの後にzが続くものと仮定する。ビットzまでＳＣＬ復号を実行した後、フレームの全ビットが復号されるまで待たずに、yとzの２進加算がxに等しいかどうかを確認することができる。したがって、検査テストを実行して、すべての復号パスのうちどのパスが関係x = y + zを満たすかを確認することが可能である。この関係を満たさない復号パスは、即座に刈り取られてもよい。したがって、上記検査ビットテストは、リスト枝刈りを、すべてのビットが復号される最後まで待つことなく、それより遙かに早める効果がある。
１．４）効果
上述したように、非凍結集合から行重みが最も低いインデックスを選択し、それらを検査ビット計算に使用することにより（たとえば、それらを凍結集合の行重みが高いインデックスにコピーすることにより）、結果として得られる連接符号の誤り訂正性能を改善することが可能となる。最小のハミング重みを有する符号語の数は、符号の誤り訂正性能に影響する。 最少のハミング重みの符号語の数が少ないほど、符号の誤り訂正性能が向上する。本発明の例示的実施形態では、生成行列内の対応する行の最小のハミング重みを有する１つ以上の非凍結インデックスが選択され、その後、凍結集合から選択された高い行重みを有する検査ビットインデックスと結合される。 したがって、生成行列内の対応する行の最小のハミング重みを有する非凍結インデックスの数を減らすことができる。その結果、誤り訂正性能を向上させることができる。
さらに、検査ビットを使用して、正しい復号パスを検出することによるＳＣＬ復号器の支援が可能となる。すなわち、検査ビットを使用することで、正しい復号パスの刈り取りが回避されるようにＳＣＬ復号器のリストの早期枝刈りが可能となる。また、検査ビットを使用することで、検査テストに合格したパスを選択することにより復号の最後の段階での復号器出力を決定することができる。
２．例示的実施形態
以下、本発明の例示的実施形態について、添付の図面を用いて詳細に説明し、最後に例示的なシナリオで説明する。本明細書で説明する実施形態は、本発明の概念が多種多様なコンテキストで実施され得るという事実を承認し、本発明のいくつかの特定の表現を例示したもの過ぎない。したがって、例示的実施形態は本発明の範囲を限定するものではない。
２．１）システム構成
本発明の例示的実施形態による通信装置は送信装置または受信装置として記載される。 送信装置および受信装置は単一の通信装置に統合されてもよい。
図３に例示するように、送信装置１０１には、メッセージ源１０２、Ｐｏｌａｒ符号の符号化方式の順方向誤り訂正（ＦＥＣ）符号器１０３、前処理部１０４、および変調器１０５を含むデータ送信機能が備えられている。これらは、メモリデバイス（図示せず）に格納されたそれぞれのプログラムを実行するプロセッサ上に実装されてもよい。本実施形態において、前処理部１０４は、凍結集合メモリ１０６、非凍結集合メモリ１０７およびコントローラ１０８を含む。パリティ検査ビットが検査ビットとして使用される場合を例にとると、凍結集合メモリ１０６は最低の信頼性（最高のＺパラメータ）を有するＮ−Ｋ個のインデックスの集合を格納する。非凍結集合メモリ１０７は、最高の信頼性（最低のＺパラメータ）を有するＫ個のインデックスの集合を格納する。コントローラ１０８は、凍結集合メモリ１０６から高い行重みと低いＺパラメータを有する凍結インデックスの部分集合（参照番号１０９で示される）を選択し、非凍結集合メモリ１０７から低い行重みと高いＺパラメータを有する非凍結インデックスの部分集合（参照番号１１０で示される）を選択する。コントローラ１０８は、インデックスの部分集合１１０内のインデックスを用いて検査ビットを計算することができる。コントローラ１０８は次の動作：検査ビットインデックスの選択；検査ビットが計算される元となるインデックスの選択；および検査関数１１１を用いた検査ビットの決定、を実行する。後述するように、検査関数１１１は、検査ビットのコピーイングや計算等の計算操作の一つであり得る。
メッセージ源１０２は、符号化され、そして送信される必要がある情報ビットのいくつかを生成する。前処理ブロック１０４は、検査ビットインデックスの選択のためのルールを採用する。検査ビットインデックスが選択されると、適切な検査関数を使用して検査ビットを計算する。最後に、（メッセージ源１０２から受信した）情報ビットを非凍結インデックスに配置し、検査ビットインデックスに検査ビットを、凍結集合に０をそれぞれ配置することによって構築された入力ベクトルがＦＥＣ符号器１０３に入力として供給される。ＦＥＣ符号器１０３は入力ベクトルをｐｏｌａｒ符号語に符号化する。変調器１０５は符号語を変調し、それを送信用の無線周波数（ＲＦ）ユニット（図示せず）へ送る。
なお、図３はパリティ検査ビットが検査ビットとして使用される例だけを示している。ＣＲＣビットを検査ビットとして使用するために、凍結インデックスの集合１０９は変更されないままであるが、非凍結インデックスの集合１１０は異なる場合があり、これについては図８および図９を参照して後述する。
図４に例示するように、受信装置２０１は、復調器２０２と、送信装置１０１で採用された検査関数を用いて復号パスが正しいかどうかをチェックするための復号器コントローラ２０３と、ＦＥＣ復号器２０４と復号メッセージ処理部２０５と、を含むデータ受信機能を備える。 この機能は、メモリデバイス（図示せず）に格納されたそれぞれのプログラムを実行するプロセッサ上で実装されてもよい。受信ベクトルのＬＬＲはＦＥＣ復号器２０４への入力として供給される。ＦＥＣ復号器２０４は、ＬＬＲベクトルに対して復号アルゴリズムを実行し、復号メッセージを生成する。復号メッセージは、復号器コントローラ２０３が後述する検査ビット計算を実行している間に、復号メッセージ処理部２０５に出力される。
２．２）検査ビットインデックス集合の決定
図５は本発明の例示的実施形態による検査ビットインデックス集合を決定する方法を説明する模式的フローチャートを示す。上述したように、検査ビットの位置は、２段階の選択方法により決定される。選択の第１段階（動作Ｓ３０１）では、凍結集合における最高の行重みを持つ全てのインデックスがリストアップされる。これに第２段階（動作Ｓ３０２）が続き、最も信頼性の高いインデックス（例えば、誤り確率またはＺパラメータの最低値を有するインデックス）が、動作Ｓ３０１によって選択されたインデックスから選択される。これら２つの段階（Ｓ３０１およびＳ３０２）をＰ回繰り返すことで、Ｐ個の別々の検査ビットインデックスを取得することができる。
２．３）検査ビット生成に使用される情報ビットインデックス集合の決定
図６は本発明の例示的な実施形態による、検査ビット生成に使用される情報ビットインデックスの集合を決定する方法を説明する模式図を示す。情報ビットインデックスは、次の２段階プロセスで選択することができる。 第１段階（動作Ｓ４０１）では、非凍結集合における行重みが最も低いすべてのインデックスがリストアップされる。次に、第２段階（動作Ｓ４０２）において、動作Ｓ４０１によって選択されたインデックスから、最も信頼性の低いインデックス（例えば、誤り確率またはＺパラメータの最高値を有するインデックス）が選択される。これら２つの段階（Ｓ４０１およびＳ４０２）がＰ回繰り返されることでＰ個の別々の情報ビットインデックスを取得し得る。検査ビットは、これらの選択された情報ビットを使用して計算され得る。ただし、変形例として、情報ビットの一部または全体を使用して検査ビットを生成することも可能である。
２．４）検査ビットの決定
検査ビットの決定方法には多くの変形例があり得る。そのような変形例のいくつかを図７〜図９を参照して説明する。
＜第１例＞
図７に示す第１例において、（図６のＳ４０１およびＳ４０２の動作で決定された）最も低い行重みおよび最も低い信頼性を有する非凍結集合のインデックスにおけるビットが、（図５のＳ３０１およびＳ３０２で決定された）最高の行重みと最高の信頼性を有する凍結集合のインデックスへコピーされる。このコピーイング操作は、凍結集合内の選択されたインデックスのビットを非凍結集合内の選択された情報ビットで上書きする。コピーイング操作は検査関数の一例である。検査関数は、非凍結集合の選択されたビットから１つ以上の出力検査ビットを生成し、この出力検査ビットを、凍結集合内の最高の行重みと最高の信頼性を有する選択されたインデックスに配置する。
＜第２例＞
図８に示されるように、情報ビットの集合全体（参照番号７０１で示される）は、ＣＲＣ関数への入力として使用され得る。この場合、出力ＣＲＣビット（ＣＲＣビットブロック７０２）は、Ｓ３０１およびＳ３０２によって決定されたインデックスに配置され得る。ＣＲＣビットはすべての情報ビットを使用して計算されるため、正しい復号パスを検出するためのＣＲＣテストは、すべての情報ビットおよびＣＲＣビットを復号した後にのみ実行され得る。
＜第３例＞
図９に示すように、情報ビットの集合全体を区分に分割してもよい（参照番号８０１、８０２、８０３および８０４で示す）。情報ビットのこのような各区分は、ＣＲＣ関数によって使用され、いくつかのＣＲＣビットを生成する。これらのＣＲＣビットは、Ｓ３０１およびＳ３０２によって決定された凍結集合のインデックスに置かれる。この例では、ブロック８０５のＣＲＣビットが情報ビットの区分８０４から計算され、ブロック８０６のＣＲＣビットが情報ビットの区分８０３から計算され、ブロック８０７のＣＲＣビットが情報ビットの区分８０２から計算され、ブロック８０８のＣＲＣビットが情報ビットの区分８０１から計算される。ＣＲＣビットブロック８０５−８０８のシーケンスは変更されてもよい。
２．５）復号パスとパス枝刈り
図１０を参照しながら、「復号パス」という用語を明確にし、本発明でＳＣＬ復号を使用するときに検査ビットを使用して復号パスの集合を枝刈りする方法について説明する。なお、凍結集合、非凍結集合、検査ビットインデックスの集合の計算方法、検査ビット計算の方法、およびパスメトリックを用いた従来のパス枝刈り方法は、図１０に記載されていない。
未符号化ベクトルu = [u0 u1 u2 u3]はｐｏｌａｒ符号の符号器を用いて符号化され送信される。全インデックス集合が{0, 1, 2, 3}、非凍結集合が{2, 3}、検査ビットインデックスの集合が{1}、凍結集合が{0}、と仮定する。検査ビットを計算するために、情報ビットu2がu1にコピーされると仮定すれば、u1 = u2および以下の式となる。
ＳＣＬ復号を使用した復号時に、^u0は凍結ビットであるから事前に０に設定される。^u1は０と１の両方に復号されるので、復号操作は２つのパスに分離される。これら２つのパスは「復号パス」と呼ばれる。したがって、２つの復号パス^u0^u1 = 00 および^u0^u1 = 01が生成される。同様に、^u2も、２つの復号パス^u0^u1 = 00 および^u0^u1 = 01の各々について０と１の両方に復号される。したがって、４つの復号パスが生成される：^u0^u1^u2 = 000, ^u0^u1^u2 = 001, ^u0^u1^u2 = 010 および^u0^u1^u2 = 011。続いて、関係u1 = u2あるいは等価的な^u1 = ^u2を使用して検査テストを実行することで、４つの復号パスのどれが正しい復号パスになり得るかを検証する。検査テストは、検査式^u1 = ^u2で使用されるビット^u1と^u2の両方が利用できるため、^u2の復号直後に実行され得る。復号パス^u0^u1^u2 = 001および ^u0^u1^u2 = 010が^u1 = ^u2の関係を満足しないと、復号パス^u0^u1^u2 = 001および ^u0^u1^u2 = 010は、図１０における破線で示されるように、復号ツリーにおいて削除あるいは中止される。この操作はＳＣＬ復号器におけるリストの枝刈りと呼ばれ得る。
次のステップにおいて、生き残っている２つの復号パス^u0^u1^u2 = 001および^u0^u1^u2 = 011の各々に対して、^u3が０と１の両方に復号される。これにより、４つの復号パス^u0^u1^u2^u3 = 0000、^u0^u1^u2^u3 = 0001、^u0^u1^u2^u3 = 0110および^ u0^u1^u2^u3 = 0111が結果的に得られる。
最終段階では、ＰＣ、ＣＲＣおよび最尤法の少なくとも１つを使用して、すべての生き残りパスから１つの正しい復号パスを選択することができる。 たとえば、ＣＲＣ支援ｐｏｌａｒ符号を使用する場合、ＣＲＣ検査を実行して１つの正しい復号パスを選択することができる。このことは、ＣＲＣテストを満たす復号パスは復号器の出力と見なされ得ることを意味する。他の方法として、最尤の復号パスを選択することにより、最終段階で復号器出力が選択され得る。パリティ検査を実行して、ＳＣＬ復号の最終段階で復号器出力として１つの復号パスを選択することも可能である。
３．例
本発明の例示的実施形態の一例の詳細をＰｏｌａｒ符号の場合で説明する。
図１１に示すように、３個のパリティ検査ビットを有する（１６，８）ｐｏｌａｒ符号が構築され得る。より具体的には、まず、１６個すべてのインデックスが、Ｚパラメータ値に基づいて２つのグループ（非凍結集合と凍結集合）に分割される。この例におけるインデックスのＺパラメータは、Eb/No = 3dBおよびゼロ平均雑音を有する二値入力加法性白色ガウス雑音（BI-AWGN）通信路のための密度発展法（Density Evolution）のガウス近似を用いて評価されてきた。
非凍結集合には、Zパラメータの最小値を有する８つのインデックスが含まれ、残りの８つのインデックスは凍結集合に含まれると仮定される。したがって、この例では、非凍結集合が{7, 9, 10, 11, 12, 13, 14, 15}であり、凍結集合は{0, 1, 2, 3, 4, 5, 6, 8}である。次に、パリティ検査ビットのためのインデックスは以下のように決定される。凍結集合における行重みが最も高いインデックスがリストアップされる。ここで、凍結集合における最も高い行重みは４である。行重み＝４の凍結集合のインデックスは{3, 5, 6}である。{3, 5, 6}の中で、Ｚパラメータの最小値を有するインデックスは６である。そのため、それがパリティ検査インデックスの集合のメンバーとして選択される。次に、行重みが４である残りのインデックス{3, 5}のうち最小のＺパラメータを有するインデックスは５である。そのため、それがパリティ検査インデックスの集合に含まれる。この例では３つのパリティ検査ビットが必要とされるので、残りのインデックス３が最終的にパリティ検査インデックスの集合に含まれる。こうして、パリティ検査インデックスの集合が{3, 5, 6}として取得される。もし２つのパリティ検査インデックスのみが必要であれば、パリティ検査インデックスの集合が{5, 6}として取得される。
次に、パリティ検査ビットの計算に使用されるべき情報ビットの集合は、次のように構築される。最小の行重みを有する非凍結集合のインデックスがリストアップされる。ここでは、非凍結集合の最小行重みは４である。行重み＝４を有する非凍結集合のインデックスは{9, 10, 12}である。{9, 10, 12}の中で、Ｚパラメータの最高値を有するインデックスは９である。 したがって、これが、パリティ検査ビットの計算に使用されるべき情報ビットインデックスの集合のメンバーとして選択される。次に、行重みが４である残りのインデックス{10, 12}のうち、最も高いＺパラメータを有するインデックスは１０である。したがって、それが、パリティ検査ビットの計算に使用されるべき情報ビットインデックスの集合に含まれる。最後に、インデックス＝１２もパリティ検査ビットの計算に使用されるべき情報ビットインデックスの集合に含まれ得る。したがって、パリティ検査ビットを計算するために使用されるべき情報ビットインデックスの集合は、最終的に{9, 10, 12}として取得される。
なお、本発明の他の変形例として、最低の行重みを有するすべての情報ビットインデックスを使用するのではなく、その部分集合を使用することも可能である。本例では、パリティ検査関数に「コピーイング」が使用される。したがって、インデックス{9, 10, 12}の情報ビットがインデックス{3, 5, 6}にコピーされ得る。
パリティ検査機能の他の変形例は本発明において等しく適用可能である。したがって、ｐｏｌａｒ符号の符号器への入力uは、インデックス{0, 1, 2, 4, 8}に０を配置し、インデックス{7, 9, 10, 11, 12, 13, 14, 15}に情報ビットを配置し、次のようにインデックス{9, 10, 12}からインデックス{3, 5, 6}に情報ビットをコピーすることにより構築することができる：
ここで、u6 = u9、u5 = u10、u3 = u12。
最後に、検査ビット連接ｐｏｌａｒ符号の符号語cは、次のようにuにビット反転置換行列Bおよび１６ｘ１６生成行列を乗算することにより構築することができる：
符号語cは通信路を通して送信される。
復号中、復号器出力におけるインデックス{0, 1, 2, 4, 8}のビットは事前に０に設定される。残りのすべてのインデックス{3, 5, 6, 7, 9, 10, 11, 12, 13, 14, 15}はＳＣＬ復号の通常の方法により復号される。インデックス＝９を復号した後、すべての復号パスの間でパリティ検査テストを実行し、どの復号パスがu6 = u9の関係を満たすかを検査する。当該関係を満たさないパスはすべて枝刈りされてもよい。再び、インデックス＝１０を復号した後、パリティ検査テストを実行して、どの復号パスが関係u5 = u10を満たすかを検査する。当該関係を満たさないパスはすべて枝刈りされてもよい。同様に、インデックス＝１２を復号した後にパリティ検査テストを実行して、関係u3 = u12を満たすパスを検出することができる。
図１２を参照して、リストサイズが８のＳＣＬ復号器による復号の例を説明する。復号推定値^u0, ^u1および^u2は凍結集合に属するので０に設定される。 ^u3の復号では、^u3 = 0と^u3 = 1の両方が仮定されるため、２つの復号パス、すなわち^u0^u1^u2^u3 = 0000と^u0^u1^u2^u3 = 0001とが作成される。各復号化パスに沿ったSC復号の原理に従った復号により、復号化推定値^uiに対応する対数尤度比（LLR）値を次式により表すことができる：
ここで、
はｉ番目の副通信路の遷移確率、y0 N-1は長さＮの通信路出力、u0 i-1は既に復号されたビットシーケンスu0〜ui-1である。ビットui に対応する復号器推定値^uiは、次の関係を用いてそのLLRから計算され得る。
復号パスlは、ｉ番目のビットを^ui [l]として復号した後のパスメトリックPMi lを持ち得る。PMi lは、次の関係を用いて計算可能である：
図１２に示すように、^u4と^u5を復号するとき、各復号パスは再び２つに分離する。^u6の復号中、復号パスの個数は１６になり、リストサイズ＝８を超える。したがって、１６個の復号パスから８個の最適な復号パスを選択することが必要である。これは、パスメトリックの最小値を有する８つの復号パスを選択し、パスメトリックの最大値を有する残りの８つの復号パスを削除することで実行可能である。このプロセスがパス枝刈り（path-pruning）と呼ばれる。例を用いて理解を容易にするために、^u6を復号した後のパス枝刈りで生き残ったパスは、実線の矢印を用いて表示されている。同じ手順を用いて、復号パスの総数がリストサイズを超えるごとに、パス枝刈りが実行され得る。^u6と同様の方法で、復号器は^u7を復号することができる。^u8は凍結ビットであるため、残っている全ての復号パスには０ビットが追加され、パスメトリックも上記のルールを用いて更新される。
次に、情報ビット^u9が復号され、それに検査式u6 = u9を用いた検査テストが続く。この式を満たさない全ての復号パスは、破線の矢印で示すように削除され、上記式を満たす復号パスのみが生き残る。同様に、^u10を復号した後に別の検査テストを実行して、関係u5= u10を満たさないパスを削除することができる。さらに、^u12を復号した後で別の検査テストを実行して、関係u3 = u12を満たさないパスを削除することができる。こうして、検査ビットがパス枝刈りのために使用されることで、ＳＣＬ復号器による正しい復号パスの選択を促進する。^u11, ^u13および^u14のような他のビットに対して、復号器は上述したようなパスメトリックを用いて復号パスを枝刈りすることができる。
復号化の最終段階、すなわち最後のビット^u15を復号した後、復号器は復号器出力として１つの復号パスを選択することができる。この１つの復号パスの選択は、パスメトリックの最小値を有する復号パスを選択することにより実行することができる。他の例では、これはパリティ検査やＣＲＣのような検査関数を用いて実行可能でもある。たとえば、復号器の最終出力として選択され得る復号パスは太い矢印の線で示される。
なお、本発明の上述した例示的実施形態および例は、メモリに格納されたプログラムを実行するプロセッサ上で実施されてもよい。
図１３に例示されるように、通信装置９００は、図３に示される少なくとも送信装置１０１を備えることができ、上述したように検査ビットを選択して検査ビット連接ｐｏｌａｒ符号を構築する機能を含む。通信装置９００は、メモリ９０１、プロセッサ９０２、プログラムメモリ９０３、通信インターフェース９０４、および通信に必要な他のユニットを含む。
プログラムメモリ９０３は、図３に示すように、少なくとも前処理部１０４およびＦＥＣ符号器１０３を実装するためのコンピュータ可読プログラムを格納する。プログラムメモリ９０３に格納されたプログラムに従って、プロセッサ９０２は、メモリ９０１内の凍結集合１０６および非凍結集合１０７を用いて、上述したように検査ビットの構築を実行する。
適用可能であれば、本明細書により提供される様々な実施形態は、ハードウェア、ソフトウェアまたはハードウェアとソフトウェアの組み合わせを用いて実装され得る。また、適用可能であれば、本明細書の精神から逸脱することなく、本明細書に記載の様々なハードウェアコンポーネントおよび／またはソフトウェアコンポーネントは、ソフトウェア、ハードウェアおよび／または両方を含む複合コンポーネントに組み合わせることが可能である。適用可能であれば、本明細書に記載の様々なハードウェアコンポーネントおよび／またはソフトウェアコンポーネントは、本発明の精神から逸脱することなく、ソフトウェア、ハードウェア、またはその両方を含むサブコンポーネントに分離することが可能である。さらに、適用可能であれば、ソフトウェアコンポーネントはハードウェアコンポーネントとして実装でき、その逆も可能である。
本明細書の実施形態が記載されたが、これらの実施形態は例示であり本開示を限定するものではない。たとえば、凍結集合は、事前に復号器が認識している任意の固定ビットパターン（すべてゼロのパターンに限定されない）を有することもできる。ｐｏｌａｒ符号化で使用される生成行列は、以下の行列のｎ回のクロネッカ積以外の形式であってもよい。
異なる行列を分極カーネルとして使用することもできる。たとえば、以下の行列を異なる分極カーネルとして使用することができる。
検査ビットは、パリティ検査または巡回冗長検査ビット以外の形式であってもよい。本明細書は、検査ビットを生成するために使用される検査関数の種類を制限しない。たとえば、非凍結集合または凍結集合の一部または全体を使用する、あらゆる種類のパリティ検査関数を使用できる。インデックスの信頼性は、誤り確率またはＺパラメータ以外のメトリックによっても評価され得る。（数４）に示されているビット反転置換行列Ｂは、符号化に使用されてもよいし使用されなくてもよい。
デバイスによって実行されるコンピュータプログラムなどの、本開示によるアプリケーションソフトウェアは、１つまたは複数のコンピュータ可読媒体に格納され得る。また、本明細書で特定されるステップは、１つまたは複数の汎用または特定用途のコンピュータ、および／またはネットワーク化された、および／またはその他のコンピュータシステムを使用して実装することも考えられ得る。適用可能であれば、本明細書で説明するさまざまなステップの順序を変更し、複合ステップに組み合わせ、および／またはサブステップに分解して、本明細書で説明する機能を提供することができる。
また、本開示の実施形態はこれらの実施形態に限定されるべきではなく、本開示の原理に従って当業者によって多数の修正および変形が行われ、以下の特許請求の範囲のような本開示の精神および範囲内に含まれると理解されるべきである。
上記の例示的な実施形態は、ｐｏｌａｒ符号化および復号を採用する通信システムに適用可能である。
101 送信装置
103 FEC符号器
104 前処理部
105 変調器
106 凍結集合メモリ
107 非凍結集合メモリ
108 コントローラ
201 受信装置
202 復調器
203 復号器コントローラ
204 FEC復号器
205 復号メッセージ処理部

Claims (10)

  1. ｐｏｌａｒ符号の生成行列を用いて入力ベクトルを符号化し符号語を出力する符号器と、
    凍結ビットインデックスを含む凍結集合と、非凍結ビットインデックスを含む非凍結集合と、を格納するメモリと、
    制御部と、
    を有し、前記制御部が、
    ａ）前記凍結集合から少なくとも１つの検査ビットインデックスを、前記生成行列の行重みの降順に、かつ前記入力ベクトルのインデックス信頼性の降順に選択し、
    ｂ）前記非凍結集合から少なくとも１つの非凍結ビットインデックスを選択し、前記少なくとも１つの非凍結ビットインデックスでの情報ビットの少なくとも１つのビットから少なくとも１つの検査ビットを計算し、
    ｃ）前記少なくとも１つの検査ビットを前記少なくとも１つの検査ビットインデックスに配置する、
    ことを特徴とする通信装置。
  2. 前記制御部が、前記ａ）における検査ビットインデックスの選択を、
    ａ．１）前記凍結集合から最も高い行重みを有する少なくとも１つのインデックスを選択し、
    ａ．２）前記凍結集合内の前記最も高い行重みを有する複数のインデックスを選択すると、前記複数のインデックスから最も低い復号誤り確率を有する１つのインデックスを選択し、
    ａ．３）前記ａ．１）およびａ．２）を所定回数繰り返し、検査ビット集合に含まれる前記検査ビットインデックスの集合を取得する、
    ことにより実行することを特徴とする請求項１に記載の通信装置。
  3. 前記制御部が、前記ａ．２）における複数のインデックスのうち前記１つのインデックスの選択を、
    前記複数のインデックスの復号誤り確率を比較し、
    最も低い復号誤り確率を有する前記１つのインデックスを選択する、
    ことにより実行することを特徴とする請求項２に記載の通信装置。
  4. 前記制御部が、前記ｂ）における前記少なくとも１つの検査ビットの計算を、
    ｂ．１）前記非凍結集合から最も低い行重みを有する少なくとも１つの非凍結ビットインデックスを選択し、
    ｂ．２）前記非凍結集合から前記最も低い行重みを有する複数の非凍結ビットインデックスを選択すると、前記複数のインデックスから最も高い復号誤り確率を有する１つの非凍結ビットインデックスを選択し、
    ｂ．３）前記ｂ．１）およびｂ．２）を繰り返して複数の非凍結ビットインデックスを取得し、前記少なくとも１つの検査ビットが前記複数の非凍結ビットインデックスでの情報ビットの少なくとも１つのビットから計算される、
    ことにより実行することを特徴とする請求項１−３のいずれか１項に記載の通信装置。
  5. 前記少なくとも１つの検査ビットが少なくとも１つの検査関数を用いて計算されることを特徴とする請求項１−４のいずれか１項に記載の通信装置。
  6. 前記検査関数が巡回冗長検査およびパリティ検査関数のうちの１つであることを特徴とする請求項５に記載の通信装置。
  7. 前記制御部が、前記非凍結集合の一部あるいは全部を選択することにより、前記ｂ）における前記少なくとも１つの検査ビットを計算することを特徴とする請求項１−６のいずれか１項に記載の通信装置。
  8. バタチャリア（Bhattacharyya）パラメータが復号誤り確率のためのメトリックとして使用されることを特徴とする請求項２に記載の通信装置。
  9. 逐次除去（Successive Cancellation）復号アルゴリズムおよび逐次除去リスト（Successive Cancellation List）復号アルゴリズムのうちの一つを用いることで他の通信装置から受信した符号語の復号を実行する復号器を更に有することを特徴とする請求項１−８のいずれか１項に記載の通信装置。
  10. 通信装置においてｐｏｌａｒ符号の生成行列を用いて入力ベクトルを符号化し符号語を出力する符号器を制御する方法であって、
    ａ）凍結ビットインデックスを含む凍結集合と非凍結ビットインデックスを含む非凍結集合とをメモリに格納し、
    ｂ）前記凍結集合から少なくとも１つの検査ビットインデックスを、前記生成行列の行重みの降順に、かつ前記入力ベクトルのインデックス信頼性の降順に選択し、
    ｃ）前記非凍結集合から少なくとも１つの非凍結ビットインデックスを選択し、前記少なくとも１つの非凍結ビットインデックスでの情報ビットの少なくとも１つのビットから少なくとも１つの検査ビットを計算し、
    ｄ）前記少なくとも１つの検査ビットを前記少なくとも１つの検査ビットインデックスに配置する、
    ことを特徴とする方法。
JP2019552289A 2017-03-30 2017-03-30 Ｐｏｌａｒ符号を用いた通信方法および装置 Active JP6817552B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/013306 WO2018179246A1 (en) 2017-03-30 2017-03-30 Check bit concatenated polar codes

Publications (2)

Publication Number Publication Date
JP2020516131A JP2020516131A (ja) 2020-05-28
JP6817552B2 true JP6817552B2 (ja) 2021-01-20

Family

ID=58578967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019552289A Active JP6817552B2 (ja) 2017-03-30 2017-03-30 Ｐｏｌａｒ符号を用いた通信方法および装置

Country Status (4)

Country Link
US (1) US11177834B2 (ja)
EP (1) EP3602794B1 (ja)
JP (1) JP6817552B2 (ja)
WO (1) WO2018179246A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109327226B (zh) * 2017-08-04 2023-10-20 华为技术有限公司 极化码的编译码方法、装置及设备
US11239949B2 (en) * 2018-02-23 2022-02-01 Huawei Technologies Co., Ltd. Apparatus and methods for polar code construction and coding
WO2020075240A1 (en) * 2018-10-10 2020-04-16 Nec Corporation Polar coding with distributed-crc and crc-aided successive cancellation decoding
CN110943745B (zh) * 2019-11-29 2023-03-14 中国电子科技集团公司第三十八研究所 一种提前终止迭代输出结果的极化码bp译码方法及系统
US11206045B1 (en) * 2020-07-23 2021-12-21 Xilinx, Inc. Efficient determination of parity bit location for polar codes
CN112087237B (zh) * 2020-09-15 2024-10-18 Oppo广东移动通信有限公司 数据处理方法、芯片及终端
CN116711219A (zh) * 2021-01-04 2023-09-05 日本电信电话株式会社 解码装置、解码方法、及程序
WO2024192763A1 (en) * 2023-03-23 2024-09-26 Huawei Technologies Co., Ltd. Methods, systems, and apparatus for non-sequential decoding of polar codes
WO2024192945A1 (en) * 2023-03-23 2024-09-26 Huawei Technologies Co., Ltd. Methods, systems, and apparatus for rateless polar coding and incremental redundancy

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103220001B (zh) * 2012-01-20 2016-09-07 华为技术有限公司 与循环冗余校验级联的极性码的译码方法和译码装置
CN106899311B (zh) * 2012-09-24 2023-11-03 华为技术有限公司 混合极性码的生成方法和生成装置
KR101951663B1 (ko) * 2012-12-14 2019-02-25 삼성전자주식회사 Crc 부호와 극 부호에 의한 부호화 방법 및 장치
US11323727B2 (en) * 2017-02-06 2022-05-03 Telefonaktiebolaget Lm Ericsson (Publ) Alteration of successive cancellation order in decoding of polar codes
US10887050B2 (en) * 2017-03-24 2021-01-05 Lg Electronics Inc. Downlink signal reception method and user equipment, and downlink signal transmission method and base station
EP3602796A1 (en) * 2017-04-18 2020-02-05 Huawei Technologies Duesseldorf GmbH Polar coding with dynamic frozen bits

Also Published As

Publication number Publication date
US20200052719A1 (en) 2020-02-13
EP3602794B1 (en) 2021-11-17
US11177834B2 (en) 2021-11-16
EP3602794A1 (en) 2020-02-05
JP2020516131A (ja) 2020-05-28
WO2018179246A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
JP6817552B2 (ja) Ｐｏｌａｒ符号を用いた通信方法および装置
US10673468B2 (en) Concatenated and sliding-window polar coding
US10326478B2 (en) Apparatus and method for encoding and decoding data in twisted polar code
KR100594818B1 (ko) 순차적 복호를 이용한 저밀도 패리티 검사 부호의 복호장치 및 그 방법
Hashemi et al. Partitioned successive-cancellation list decoding of polar codes
JP5199255B2 (ja) 近傍信頼性に依存するスケジューリングを用いたメッセージ・パッシングによる復号方法
CN106888026B (zh) 基于lsc-crc译码的分段极化码编译码方法及系统
CN110999093B (zh) 用于非二进制ldpc码的扩展最小和(ems)解码的校验节点处理的混合架构
CN114157309B (zh) 极化码译码方法、装置及系统
JP2005033705A (ja) 復号装置および復号方法
Trifonov Randomized chained polar subcodes
KR20190126806A (ko) 데이터 프로세싱 방법 및 디바이스
KR20080074858A (ko) 데이터를 복호화 및 부호화하는 방법 및 장치
Chandesris et al. On puncturing strategies for polar codes
KR101327505B1 (ko) 이진 이산 무기억 대칭 채널에서 연속 제거 복호 알고리즘을 이용한 송신기 및 수신기
WO2018223943A1 (en) Method and apparatus for distributing assistant bits in encoding
US11233532B2 (en) Information decoder for polar codes
CN110892644B (zh) 基于距离标准和可靠性标准的极化码特别是多核极化码的构造
TWI713310B (zh) 交插器
JP2020530972A (ja) Ｐｏｌａｒ符号におけるレートマッチング
KR101820371B1 (ko) 오류전파를 고려한 폴라 부호의 설계 방법
KR102535853B1 (ko) Ofdm 색인 변조를 위한 저복잡도의 ldpc 디코딩 장치 및 방법
JP7452694B2 (ja) Ｐｏｌａｒ符号の回帰的復号反復法を用いた通信方法および装置
CN114448448B (zh) 一种基于ca-scl的极化码编译码方法
KR101267756B1 (ko) 가변 부호화율 불규칙 반복 다상 누산 부호화 및 복호화 방법과 이를 위한 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190920

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201208

R150 Certificate of patent or registration of utility model

Ref document number: 6817552

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150