JP2020530972A - Ｐｏｌａｒ符号におけるレートマッチング - Google Patents

Ｐｏｌａｒ符号におけるレートマッチング Download PDF

Info

Publication number
JP2020530972A
JP2020530972A JP2020528543A JP2020528543A JP2020530972A JP 2020530972 A JP2020530972 A JP 2020530972A JP 2020528543 A JP2020528543 A JP 2020528543A JP 2020528543 A JP2020528543 A JP 2020528543A JP 2020530972 A JP2020530972 A JP 2020530972A
Authority
JP
Japan
Prior art keywords
rate matching
index
reliability
sequence
matching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020528543A
Other languages
English (en)
Inventor
プラカシュ チャキ
プラカシュ チャキ
典史 神谷
典史 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JP2020530972A publication Critical patent/JP2020530972A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/155—Shortening or extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)

Abstract

通信装置が、入力ベクトルを符号化してｐｏｌａｒ（ポーラー）符号の符号語を出力する符号化器と、前記入力ベクトルのインデックスの信頼性で順序付けられた信頼性順序系列とレートマッチングのためのインデックス集合とを格納するメモリと、制御部と、を備え、制御部が、前記信頼性順序系列が前記レートマッチング方式を考慮せずに生成されるように、汎用レートマッチング方式および前記メモリに格納された前記信頼性順序系列の少なくとも一つに基づいてインデックスの凍結集合を選択し、前記凍結集合を凍結ビットに設定し、非凍結集合を情報ビットに設定することで前記入力ベクトルを構築し、前記符号化器により出力される符号語のうち、レートマッチングのための前記インデックス集合にそれぞれ対応する符号ビットの送信を省略する。

Description

本発明はｐｏｌａｒ（ポーラー）符号を用いた通信装置に係り、特にｐｏｌａｒ符号におけるレートマッチングに関する。
非特許文献１で導入されたｐｏｌａｒ符号は、２元入力離散無記憶対称（BI-DMS）クラスの通信路において容量達成が証明可能な第一の符号族である。分極は、BI-DMS通信路のＮ個のコピーを２つの極値、つまり、非常に低い誤り確率（非常に高い容量）のビット通信路または非常に高い誤り確率（非常に低い容量）のビット通信路のいずれかに変換する線形変換である。ここで、Ｎはｐｏｌａｒ符号語の長さである。非常に大きいＮに対して（漸近的場合）、低い誤り確率のビット通信路の割合が基礎的なBI-DMS通信路容量に近づくことが確認されている。（Ｎ，Ｋ）ｐｏｌａｒ符号の符号化には、
・比較的低い誤り確率のＮ個のインデックスのうちＫ個のインデックスに情報ビットをを置き、より高い誤り確率の残りのＮ−Ｋ個のインデックスに一定ビットパターン（たとえば全ゼロパターン）を置くこと；および
・結果として得られたベクトルと、ビット反転置換行列Ｂおよび生成行列とを乗算すること、
が含まれ、ここで、生成行列は、分極カーネルと呼ばれる、２ｘ２行列Ｇ２
のｎ回クロネッカ積であってもよい。この符号化の結果である符号語が送信される。
受信側の復号器は、チャネル出力の受信値から対数尤度比（ＬＬＲ）を計算し、このＬＬＲ値を復号器への入力として用い、復号を実行して推定情報ベクトルを出力する。 非特許文献１で紹介された逐次除去（ＳＣ）復号器は、ｐｏｌａｒ符号の最も基本的な復号器である。それに続いて、ＳＣリスト復号器（ＳＣＬ）およびＣＲＣ支援ＳＣＬ（ＣＡ−ＳＣＬ）復号器が復号性能を向上させるために順次導入された（非特許文献２を参照）。非特許文献３は、ｐｏｌａｒ符号化および復号の文脈でガウス近似（ＧＡ）で密度発展法（Density Evolution）を用いる方法を紹介している。
ｐｏｌａｒ符号の長さは２の累乗であるため、チャネル条件に応じてｐｏｌａｒ符号語の符号化レートを変化させ、あるいはトランスポートブロックおよび物理層フレームのレートを一致させるために、レートマッチングが必要である。 任意の所望の符号長および符号レートのｐｏｌａｒ符号語であるレートマッチト（rate-matched）ｐｏｌａｒ符号は、パンクチャリング(puncturing)、ショートニング(shortening；短縮)、または反復(repetition)などの方式を使用することにより構築され得る。 パンクチャリングは、送信前に符号語からビットのいくつかを削除する方法である。これにより、Ｎ−Ｍビットをパンクチャリングすることで長さＮ＝２ｎの符号語から長さＭ（２ｎ−１<Ｍ<２ｎ）の符号語を構築することができる。パンクチャリングされた位置は事前に復号器へ通知されない。また、ショートニングは、１つ以上の符号ビットが既知の値（０など）を持つように、１つ以上の入力ビットを既知の値（０など）に設定する方法である。これらの既知の符号ビットは送信されない。 送信されていない符号ビットは事前に復号器に知られている。
E. Arikan, ″Channel polarization: A method for constructing capacity-achieving codes for symmetric binary-input memoryless channels″, IEEE Transactions of Information Theory, vol. 55, pp. 3051-3073, July 2009. I. Tal and A. Vardy, ″List decoding of ｐｏｌａｒ codes″, IEEE Transactions of Information Theory, vol. 61, no. 5, pp. 2213-2226, May 2015. P. Trifonov, "Efficient design and decoding of polar codes", IEEE Transactions on communications, vol. 60, no. 11, November 2012.
レートマッチングされた（レートマッチト）ｐｏｌａｒ符号において重要な問題は、レートマッチングが適用された後で、系列設計（すなわち、インデックスの信頼性に基づく順序付け）が変更されるかもしれないことである。たとえば、パンクチャリングされた位置は事前に復号器へ知らされていないため、復号器は未送信の符号ビット位置に対応するＬＬＲの初期値を０に設定して復号を開始する。このことは、符号化器への入力ベクトルにおけるインデックスの信頼性に影響を及ぼす。具体的には、インデックスの信頼値（reliability value）および／または信頼性に基づく順序付けは、レートマッチングを考慮せずに計算された値から変化する可能性がある。言い換えれば、レートマッチングされていないｐｏｌａｒ符号用に設計され事前に保存された系列は、レートマッチトｐｏｌａｒ符号の設計には役に立たない可能性がある。レートマッチングされていないｐｏｌａｒ符号の系列がレートマッチトｐｏｌａｒ符号の設計に使用されるならば、結果として得られたレートマッチトｐｏｌａｒ符号には誤り訂正性能の劣化が観測され得る。したがって、レートマッチト（たとえば、パンクチャリングまたはショートニングされた）ｐｏｌａｒ符号を設計するには、信頼性に基づいたインデックスの順序付け（以下、「系列設計」と呼ぶ。）をレートマッチング方式およびパラメータに基づいて生成する必要がある。したがって、系列設計は、レートマッチング方式とは無関係に最初は実行することができない。むしろ、系列設計のためにレートマッチング方式およびパラメータを考慮する必要がある。したがって、レートマッチングパラメータ（パンクチャドビットの数、パンクチャドビットの位置など）が変更された場合、異なる信頼性順序系列が必要となりうる。
一方、レートマッチング方式が最初に決定され、次に系列がレートマッチング方式に基づいて設計される場合、複数の系列はＭの各値に対応して設計される必要がありうる。さらに、複数の系列は、各レートマッチング方式（パンクチャリング、ショートニング、反復など）およびそれらのパターン（自然順序、ビット反転順序など）に対応して設計される必要がありうる。
上述したように、系列設計とレートマッチングとを独立して実行する場合、レートマッチトｐｏｌａｒ符号のパフォーマンスを向上させるために、特定のレートマッチング方式に最適化された新しい信頼性順の系列を構築する必要がある。言い換えれば、レートマッチトｐｏｌａｒ符号は、レートマッチング方式、パターンおよび非送信ビット数に最適化されていない信頼性順序系列を使用して設計されると、誤り訂正性能が低下する可能性がある。したがって、レートマッチトｐｏｌａｒ符号の場合、信頼性順序系列はレートマッチングパターンに基づいて設計する必要がある。
また、信頼性順序系列は、Ｎ−Ｍビットの各値に対して計算する必要があり、計算コストが高い操作であることを理解する必要がある。それ以外の場合、信頼性順序系列は、与えられたレートマッチング方式に対応するＮ−Ｍビットの値の与えられた集合に対して事前に計算され、メモリに格納されるで、より多くのメモリが必要となる。
本発明の目的は、実装の複雑さを軽減してレートマッチトｐｏｌａｒ符号を設計するための技術を提供することである。
本発明によれば、通信装置は、入力ベクトルを符号化してｐｏｌａｒ（ポーラー）符号の符号語を出力する符号化器と、前記入力ベクトルのインデックスの信頼性で順序付けられた信頼性順序系列とレートマッチングのためのインデックス集合とを格納するメモリと、制御部と、を備え、前記制御部が、前記信頼性順序系列が前記レートマッチング方式を考慮せずに生成されるように、汎用レートマッチング方式および前記メモリに格納された前記信頼性順序系列の少なくとも一つに基づいてインデックスの凍結集合を選択し、前記凍結集合を凍結ビットに設定し、非凍結集合を情報ビットに設定することで前記入力ベクトルを構築し、前記符号化器により出力される符号語のうち、レートマッチングのための前記インデックス集合にそれぞれ対応する符号ビットの送信を省略する。
本発明によれば、レートマッチング方法は、入力ベクトルを符号化してｐｏｌａｒ（ポーラー）符号の符号語を出力する符号化器と、前記入力ベクトルのインデックスの信頼性で順序付けられた信頼性順序系列とレートマッチングのためのインデックス集合とを格納するメモリと、を備えた通信装置のためのレートマッチング方法であって、前記信頼性順序系列が前記レートマッチング方式を考慮せずに生成されるように、汎用レートマッチング方式および前記メモリに格納された前記信頼性順序系列の少なくとも一つに基づいてインデックスの凍結集合を選択し、前記凍結集合を凍結ビットに設定し、非凍結集合を情報ビットに設定することで前記入力ベクトルを構築し、前記符号化器により出力される符号語のうち、レートマッチングのための前記インデックス集合にそれぞれ対応する符号ビットの送信を省略する。
本発明によれば、一時的でない記録媒体は、入力ベクトルを符号化してｐｏｌａｒ（ポーラー）符号の符号語を出力する符号化器と、前記入力ベクトルのインデックスの信頼性で順序付けられた信頼性順序系列とレートマッチングのためのインデックス集合とを格納するメモリと、を備えた通信装置を制御するためのプログラムを格納する一時的でない記録媒体であって、前記プログラムが、前記信頼性順序系列が前記レートマッチング方式を考慮せずに生成されるように、汎用レートマッチング方式および前記メモリに格納された前記信頼性順序系列の少なくとも一つに基づいてインデックスの凍結集合を選択し、前記凍結集合を凍結ビットに設定し、非凍結集合を情報ビットに設定することで前記入力ベクトルを構築し、前記符号化器により出力される符号語のうち、レートマッチングのための前記インデックス集合にそれぞれ対応する符号ビットの送信を省略する。
上述したように、本発明によれば、実装の複雑さを軽減してレートマッチトｐｏｌａｒ符号システムを設計することができる。
したがって、本発明は、上記いくつかのステップとその１つ以上のステップの他のステップに対する関係、およびこれらのステップに影響する構成の特徴、要素の組合せおよび部分の配置を採用する装置からなり、これらの全てが以下の詳細な開示に例示され、本発明の範囲が特許請求の範囲に示される。上記目的に加えて、本発明の他の明白な利点は詳細な明細書および図面に反映される。
図１は本発明の一実施形態によるｐｏｌａｒ符号における符号化動作を例示する概略図である。 図２は送信装置におけるレートマッチング方式およびパターンを考慮しない信頼性順序系列設計の動作を例示するフローチャートである。 図３は送信装置におけるパンクチャリング方式およびパターンに基づいて最適化された信頼性順序系列設計の動作を例示するフローチャートである。 図４は送信装置におけるビット反転ショートニング方式およびパターンに基づいて最適化された信頼性順序系列設計の動作を例示するフローチャートである。 図５はビット反転ショートニングの汎用性およびブロックパンクチャリングの非汎用性を示すＢＬＥＲ−ＳＮＲグラフを例示する。 図６は本発明の一実施形態による送信装置の機能的構成を例示する概略図である。 図７Ａは本発明の例示的な実施形態による送信装置における（Ｍ、Ｋ）レートマッチトｐｏｌａｒ符号を構築する動作を例示するフローチャートである。 図７Ｂは本発明の実施形態による凍結集合選択の動作を例示するフローチャートである。 図８は本実施形態による受信装置の機能構成を例示する模式図である。 図９は本発明の実施形態による通信装置の他のアーキテクチャを例示する図である。
以下、「例示的」という言葉は、「例、事例、または実例として役立つ」ことを意味するために本明細書で使用される。 本明細書で「例示的」として説明される実施形態は、他の実施形態よりも好ましいまたは有利であると必ずしも解釈されるべきではない。
１．例示的な実施形態の概要
上述の技術的課題は、本発明の例示的な実施形態の１つまたは複数のバリエーションによって解決することができる。 本開示では、レートマッチングされた（レートマッチト）ｐｏｌａｒ符号システムの設計について説明する。本開示で使用される用語「方式」、「パターン」および「パラメータ」は、以下を含意するものとする：
方式：パンクチャリング、ショートニング、反復など;
パターン：自然順序、ビット反転、疑似ランダムなど；および
パラメータ：Ｍ、Ｋ、Ｋ／Ｍ、ここでＭは送信された符号ビットの数（Ｍは２の累乗ではない。）、Ｋは情報ビットの数である。
なお、ビット反転順序置換（Bit-reversal order permutation）は次のように理解され得る：（ｂｄｂｄ−１・・・ｂ０）が１０進数ｘの２進表現である場合、（ｂｄｂｄ−１・・・ｂ０）により表現された１０進数は、ｘのビット反転（bit-reversal）とみなされ得る。
１．１）汎用レートマッチング方式
（Ｎ，Ｋ）ｐｏｌａｒ符号の符号化の基本手順は次のとおりである：
- すべてのＮ（＝２ｎ）個のインデックスの信頼性に基づく順序付けを保存する；
- 入力ベクトルＵのＮ個のインデックスを、インデックスの信頼性に基づいて凍結集合と非凍結集合に分割する；
- 信頼性の高いＫ個のインデックスに情報ビットを配置し、信頼性の低いＮ−Ｋ個のインデックスに凍結ビット（０など）を配置し、入力ベクトルを構築する；
- 入力ベクトルＵにビット反転置換行列Ｂおよび以下の生成行列を乗算することで符号化する：
この生成行列は、分極カーネルＧ２のｎ回クロネッカ積である。したがって、符号化は次のように記載され得る：
ここで、ｃは生成された符号語、ｕは符号化器への入力である。
しかしながら、（Ｍ，Ｋ）レートマッチトｐｏｌａｒ符号を構築する場合、パンクチャリングまたはショートニングが考慮されると信頼性ベースの順序が変更される可能性があるため、Ｎインデックスの信頼性順序は通常使用することができない。前述したように、この問題に対する従来の解決策は、レートマッチング方式と符号パラメータに基づいて系列を再生成することである。
対照的に、この問題に対する新規の解決策によれば、インデックスの信頼性の順序を大幅に変更しないパンクチャリングまたはショートニング方式を使用して、少なくとも１つの事前計算済み系列でレートマッチトｐｏｌａｒ符号を構築する。このような方式には、レートマッチングを考慮した場合と考慮しない場合の系列設計に大きな変更を生じさせない特徴がある。以下、このような特徴を有する方式を、汎用（universal）レートマッチング方式または汎用的に(universally)利用可能なレートマッチング方式と呼ぶ。
汎用レートマッチング方式は、パンクチャリングまたはショートニング方式を適用した後に系列の再設計をした場合としない場合（すなわち、レートマッチングなしのｐｏｌａｒ符号のために設計された系列を用い、かつ、使用されたレートマッチング方式に基づいて設計された別の系列を用いて）、レートマッチトｐｏｌａｒ符号の誤り訂正性能を比較することにより発見され得る。系列の再設計の有無にかかわらず、レートマッチトｐｏｌａｒ符号の誤り訂正性能が互いに非常に類似しているか、または実質的に重複している場合、適用される方式は汎用レートマッチング方式として使用することができる。言い換えれば、汎用レートマッチング方式により、レートマッチングを考慮しないインデックスの信頼性ベースの順序がレートマッチングに最適化されたものに非常に類似することが可能である。したがって、同じ系列設計がレートマッチングされていないｐｏｌａｒ符号に使用可能であり、またレートマッチトｐｏｌａｒ符号に対しても使用可能となり、その結果、系列の再設計が不要となる。詳細は後述する。
１．２）（Ｍ，Ｋ）レートマッチトｐｏｌａｒ符号の構築
図１に例示するように、本発明によるｐｏｌａｒ符号の符号化手順は、レートマッチングを考慮せずに系列設計が実行され、それによりレートマッチングパラメータの変更ごとの系列設計が不要になる、という特徴を有する。
より詳しくは、（Ｍ，Ｋ）レートマッチトｐｏｌａｒ符号の符号化手順は次の通りである：
Ｓ１０１：レートマッチング方式を考慮することなくNref個のインデックスの信頼性を推定し、各インデックスの信頼性に従ってインデックスをソートし（ここで、Nrefは２ｎ、nは正の整数）、この信頼性ベースで順序付けされたNref個のインデックスをメモリに保存する。
Ｓ１０２：参照系列Nrefから、レートマッチング方式なしと仮定された入力ベクトルのＮ個のインデックスの信頼性ベースの順序を取得する。ここでＮはNrefより長い、短い、または同じ長さである。
Ｓ１０３：汎用レートマッチングパターンと、Ｓ１０２で取得したＮ個のインデックスの信頼性ベースの順序と、を使用して、凍結集合および非凍結集合を選択する。
Ｓ１０４：凍結集合と非凍結集合に基づいて、ｐｏｌａｒ符号の符号化器への入力ベクトルを構築する。
Ｓ１０５：入力ベクトルに生成行列を乗算して符号化し、レートマッチト符号語を出力する。ビット反転置換行列Ｂも乗算されてもよい。
１．３）効果
上述したように、汎用レートマッチング方式を使用することで、凍結および非凍結集合を選択するための、事前に保存された信頼性で順序付けされたインデックス系列（レートマッチングを考慮せずに生成された）を使用し続けることが可能となる。これにより、各レートマッチングパターンおよび方式に対応する、最適化された信頼性で順序付けられたインデックスの系列を設計する問題が解決される。したがって、レートマッチトｐｏｌａｒ符号システムの実装が大幅に簡素化される。
２．汎用性
２．１）信頼性で順序付けされた系列の設計
インデックスの信頼性は、非特許文献３で説明されているガウス近似（ＧＡ）に基づく密度進化（ＤＥ）で計算することができるが、他の方法を排除するものではない。 以下、長さＮの入力ベクトルの各インデックスの信頼性推定がどのように行われるかを（理解が容易になるように、ＮがNrefと同じ場合を仮定して）、次の場合で説明する：レートマッチングを考慮しない場合；およびレートマッチングを考慮する場合（ブロックパンクチャリング、ビット反転ショートニングなど）。
＜レートマッチングを考慮しない系列設計＞
図２に例示するように、入力ベクトルにおけるビットインデックスの信頼値は、レートマッチング方式またはパターンを考慮せずに推定される。各符号ビットインデックスに対応する初期チャネル出力尤度値は、基礎となるチャネル、例えば加法性ホワイトガウスノイズ（ＡＷＧＮ）チャネルのノイズ分散を用いて同じ値に設定されてもよい（動作Ｓ２０１）。 次に、入力ベクトルにおけるインデックスの信頼性は、ＧＡに基づくＤＥを用いて推定され得る（動作Ｓ２０２）。次いで、インデックスは、信頼性に基づいてソートされ、信頼性ベースの系列ＳＥＱ０を得る（動作Ｓ２０３）。
＜ブロックパンクチャリングのための系列設計＞
図３に例示するように、ビットインデックスの信頼値はブロックパンクチャリングで推定される。まず、選択されたパンクチャリング方式で送信されない符号ビットインデックスが選択される（動作Ｓ３０１）。たとえば、ブロックパンクチャリング方式は、最初のＮ−Ｍ個のインデックスのビット反転であるインデックスを持つ符号ビットを選択し、符号化器が次式の形態である場合、これら選択された符号ビットの送信が省略される。
Ｓ３０１で選択された符号ビットインデックスでのＬＬＲ値は、非常に小さい値（たとえば０）に設定され、残りのインデックスの値はＳ２０１のように同じ値に維持される（動作Ｓ３０２）。入力ベクトルにおけるインデックスの信頼性は、ＧＡに基づくＤＥを用いて推定され得る（動作Ｓ４０３）。続いて、入力ベクトルのインデックスは、信頼値に基づいてソートされ、信頼性ベースの系列ＳＥＱ１を得る（動作Ｓ３０４）。ブロックパンクチャリングで信頼性を推定するとき、結果の信頼性ベース系列ＳＥＱ１は、レートマッチングを考慮しない場合に得られた信頼性ベース系列ＳＥＱ０から変更され得る。したがって、新しい信頼性の順序付けが行われない場合、ブロックパンクチャはブロック誤り率（ＢＬＥＲ）性能を低下させる。
＜ビット反転ショートニングによる系列設計＞
図４に例示するように、ビットインデックスの信頼値はビット反転ショートニングにより推定される。まず、選択されたショートニング方式で送信されない符号ビットインデックスが選択される（動作Ｓ４０１）。Ｓ４０１で選択された符号ビットインデックスでのチャネル出力尤度値は非常に大きな値（例えば無限大）に設定され、残りのインデックスでの値はＳ２０１と同じ値に維持される（動作Ｓ４０２）。 次に、入力ベクトルにおけるインデックスの信頼性は、ＧＡに基づくＤＥを使用して推定され得る（動作Ｓ４０３）。 次いで、インデックスは、それらの信頼値に基づいてソートされ、信頼性ベースの系列ＳＥＱ２を得る（動作Ｓ４０４）。 ビット反転ショートニングで信頼性を推定する場合、結果としての信頼性ベースの系列ＳＥＱ２は、レートマッチングを考慮しない場合に取得される信頼性ベースの系列ＳＥＱ０とほぼ同じになり得る。 したがって、ビット反転ショートニングは、汎用レートマッチング方式として使用できる。
２．２）汎用レートマッチング方式の例
上述したように、ビット反転ショートニングは、信頼性ベースの系列が大きく変化せず、そのために特定のレートマッチング方式用に最適化されたインデックスの新たな信頼性順序を必要としないという汎用的な特性を有するので、汎用レートマッチング方式の例であり得る。
ビット反転ショートニングの場合、ブロックパンクチャリングと比較すると、ＢＬＥＲ性能が、図５に例示するように、再設計しても再設計しなくてもほぼ同じである。
ビット反転ショートニングパターンが使用される場合、符号語のＮ−Ｍ個のインデックスの集合は、比較的短いレートマッチトｐｏｌａｒ符号を送信するために、送信が省略され得る。ビット反転ショートニングパターンの一例として、符号語の最後のＮ−Ｍ個のインデックス（すなわち、{N-M+1, …,N-1}）が送信を省略されうる。なお、符号語のすべてのインデックスの集合が{0, 1, …,N-1}である。次式の形態のｐｏｌａｒ符号化器が使用される場合、
最後のＮ−Ｍ個のインデックスのビット反転置換が送信を省略され得る。ビット反転ショートニングパターンの他の例も除外されない。
次に、汎用レートマッチング方式の例としてビット反転ショートニングパターンを取り上げて、本発明の例示的な実施形態を詳細に説明する。
３．例示的な実施形態
以下、本発明の例示的な実施形態を添付の図面とともに詳細に説明する。ここに記載された実施形態は、本発明のいくつかの特定の代表例に過ぎず、本発明の概念は多種多様なコンテキストで実現され得ることを明記しておく。したがって、例示的な実施形態は本発明の範囲を限定するものではない。
３．１）送信装置
送信者デバイス図６に示すように、送信者デバイス６０１には、メッセージ源６０２、ｐｏｌａｒ符号の符号化方式の前方誤り訂正（ＦＥＣ）符号化器６０３、インデックスの少なくとも１つの信頼性順序系列を格納する第１メモリ６０４、ビット反転ショートニングパターンを汎用レートマッチング方式として格納する第２メモリ６０５、および、凍結集合６０７および非凍結集合６０８を選択してＦＥＣ符号化器６０３での符号化のための入力ベクトルを構築するコントローラ６０６が設けられている。コントローラ６０６または別個のコントローラは、第２メモリ６０５に格納されたビット反転ショートニングパターンを参照することにより、符号化器出力からどのビットが省略されるかを制御することができる。本実施形態では、第２メモリ６０５は、汎用レートマッチング方式の一例として、ビット反転ショートニングパターンを記憶する。
コントローラ６０６は、凍結集合メモリ６０７および非凍結集合メモリ６０８を使用して、第１メモリ６０４に格納された少なくとも１つの系列と第２メモリ６０５に格納されたビット反転ショートニングとを使用して、インデックスの凍結集合および非凍結集合を選択または格納する。変調器６０９は、レートマッチトｐｏｌａｒ符号を変調し、それを送信用の無線周波数（ＲＦ）ユニット（図示せず）へ送る。送信装置６０１の機能は、信頼性順序系列およびビット反転ショートニングパターンを生成する機能およびｐｏｌａｒ符号化の機能を含み、メモリ装置（図示せず）に格納されたそれぞれのプログラムを実行するプロセッサ上で実装され得る。
メッセージ源６０２は、符号化され送信される必要のある情報ビットを生成する。 ＦＥＣ符号化器６０３は、次の方程式を用いて入力ベクトルｕを符号化することができる：
ここで、ｃはｐｏｌａｒ符号の符号語、ｕは符号化器への入力ベクトル、ＢはＮｘＮビット反転置換行列、および
は、分極カーネルＧ２のｎ−クロネッカ積である。
第１メモリ６０４は、レートマッチングから結果するインデックスの信頼値の変化を考慮せずに生成されるインデックスの少なくとも１つの信頼性順序系列を格納する。このような信頼性で順序付けられたインデックスの系列は、ＧＡに基づくＤＥのような方法を用いて、インデックスの信頼値を推定する（図７ＡのＳ７０１参照）ことによって生成され得る。次いで、インデックスは、それらの信頼値に従ってソートされ（図７ＡのＳ７０２参照）、そして第１メモリ６０４に格納される。
第２メモリ６０５は、インデックスの信頼性の順序を大きく変更することなく短いｐｏｌａｒ符号を拘置するために使用可能な汎用レートマッチングパターンとしてビット反転ショートニングパターンを格納する。ビット反転ショートニングパターンは、比較的短い長さのレートマッチトｐｏｌａｒ符号を送信するために、送信を省略可能なＮ−Ｍ個のインデックスの集合であり得る。ビット反転ショートニングパターンの一例として、符号語の最後のＮ−Ｍ個のインデックス（すなわち、{N-M+1, …, N-1}）が採用され得る。ここで、符号語は{0, 1, …, N-1}と表記され得る。
ビット反転ショートニングの場合、{N-M+1, …, N-1}の集合のビット反転置換された値は凍結集合６０７に含まれる。凍結集合６０７の残りのインデックスは、第１メモリ６０４に格納された少なくとも１つの信頼性順序系列から選択され得る。
凍結集合６０７がコントローラ６０６によって完全に選択されると、｛０、１、…、Ｎ−１｝の集合差分としての非凍結集合６０８と凍結集合とを選択することができる。次に、コントローラ６０６は、非凍結集合６０８に含まれるインデックスに（メッセージソース６０２から受信した）情報ビットを設定し、凍結集合６０７に含まれるインデックスに凍結ビット（例えば０）を設定して、入力ベクトルを構築することができる。このように設計された入力ベクトルは、入力としてＦＥＣ符号化器６０３に入力され、ＦＥＣ符号化器６０３は入力ベクトルをｐｏｌａｒ符号語に符号化する。コントローラ６０６は、第２メモリ６０５に格納されたビット反転ショートニングパターンを参照して、生成された符号語の最後のＮ−Ｍ個のインデックスの送信を省略し、レートマッチトｐｏｌａｒ符号語を変調器６０９に出力する。図7を参照して、汎用レートマッチング方式を採用したレートマッチトｐｏｌａｒ符号語の構築の概要について説明する。
３．２）レートマッチトｐｏｌａｒ符号の構築
図７Ａおよび７Ｂに例示されるように、（Ｍ，Ｋ）レートマッチトｐｏｌａｒ符号語は、ビット反転ショートニングパターンを用いて構築される。入力ベクトルにおける各インデックスの信頼値は、ＧＡに基づくＤＥを用いて推定される（動作Ｓ７０１）。たとえば、密度進化ブロックに入力として供給されるチャネル出力に対応する初期ＬＬＲ値はすべてノイズ分散に基づいて同じ値に設定され、それにより入力ベクトルＵにおける各インデックス位置の信頼値を推定することが可能となる。望ましくは、Nmaxを２の累乗としてＮ−Ｍax個のインデックスの信頼値が推定される。Nmaxは、Ｎより大きい、小さいあるいは等しい値であり得る（Ｎは２ｎの累乗であり、ｎはlog2 Mの天井関数である。）。
入力ベクトＵにおける各インデックス位置の信頼値が推定されると、入力ベクトルＵのＮ個のインデックスが信頼性の昇順／降順でソートされ、その結果である長さＮの信頼性順序系列が第１メモリに格納される（動作Ｓ７０２）。好ましくは、長さNmaxの信頼性順序系列が参照系列として事前に格納されている。任意の長さＮの信頼性順序系列は、長さNmaxの参照系列から順序付部分集合として取得され得る。
続いて、制御部６０６は、第１メモリ６０４に格納された信頼性順列とビット反転ショートニングから凍結集合６０７を選択する（ステップＳ７０３）。 ビット反転ショートニングパターンは、符号語の最後のＮ−Ｍ個のインデックスの集合であり、これらは、比較的短い長さのレートマッチトｐｏｌａｒ符号を送信するために、送信を省略され得る。ビット反転ショートニングの場合、{N-M+1, …, N-1}の集合のビット反転置換された値は、凍結集合６０７に含まれる。凍結集合６０７の残りのインデックスは、第１メモリ６０４に格納された少なくとも１つの信頼性順序系列から選択されてもよい。より詳しくは、そのような凍結集合の選択は、図７Ｂに例示するように実行される。
図７Ｂにおいて、コントローラ６０６は、送信されていない符号ビットに対応する入力ベクトル内のインデックスを選択し、それらを凍結集合６０７に含める（動作Ｓ７０３−１）。 たとえば、次式の形態の符号化器とともにビット反転ショートニング方式を用いると、
符号語の最後のＮ−Ｍインデックスは送信されず、最後のＮ−Ｍインデックスにビット反転置換を適用することによって得られたインデックスは、既知の値（たとえば、凍結ビット）に設定され、凍結集合に含まれ得る。 前記Ｓ７０３−１で選択されたインデックスの数がＮ−Ｋ未満であれば（動作Ｓ７０３−２； ＹＥＳ）、コントローラ６０６は、第１メモリ６０４でソートされた比較的低い信頼性を有するインデックスから凍結集合６０７の残りのインデックスを選択する（動作Ｓ７０３−３）。例えば、コントローラ６０６は、前記最後のＮ−Ｍ個のインデックスのビット反転順列を凍結集合６０７に含める。凍結集合６０７における残りのインデックスは、第１メモリ６０４に格納された信頼度順系列から選択される。すなわち、第１メモリ６０４に格納された信頼度順系列で最も信頼性の低いインデックスが凍結集合６０７に含められ、凍結集合６０７の不足インデックスを満たす。
図６および図７Ａを参照すると、コントローラ６０６は、メッセージ源６０２によって生成された情報ビットを非凍結集合６０８に入れ、入力ベクトルＵを構築するために凍結集合６０７のインデックスが凍結ビット（例えば、０）で満される（動作Ｓ７０４）。
コントローラ６０６は、得られた入力ベクトルＵをＦＥＣ符号化器６０３に提供し、ＦＥＣ符号化器６０３が入力ベクトルＵを符号化して符号語を出力する。符号化器の出力において、結果として生じる符号語は、汎用レートマッチングパターンのインデックスに対応する符号ビットが送信されないように制御される（動作Ｓ７０５）。
上述した多くの変形例のさらなる詳細は、図によって補足される以下の実施形態を用いて説明される。
３．３）例
ビット反転ショートニングを使用して（１１，８）レートマッチトｐｏｌａｒ符号を設計する方法の一例は以下の通りである。
ステップ１：＜信頼性の順序付け＞
インデックス0,1、…、2n-1（n = log211の天井関数）を信頼性の昇順にソートする。例えば：
{0,1,2,4,8,3,5,6,9,10,12,7,11,13,14,15}
である。
ステップ２：＜凍結集合の選択＞
ステップ２．１：最後のＮ−Ｍ個のインデックス{11,12,13,14,15}のビット反転置換、すなわち{13,3,11,7,15}を凍結集合に含める。
ステップ２．２：凍結集合のサイズがＮ−Ｋ＝１６−８＝８であるから、８−５＝３個分のインデックスをさらに選択する必要がある。これら３個のインデックスは、ステップ１で生成された系列{0,1,2}に従って選択可能である。したがって、凍結集合の合計は{0,1,2,3,7,11,13,15}となる。これらのインデックスは、凍結ビット（０など）に設定される。情報ビットは残りのインデックスに配置される。
ステップ３：＜符号化＞
以下の式で乗算する：
上述したように、汎用レートマッチング方式とパターンを使用すると、レートマッチングを考慮しないインデックスの信頼性順序付けが、レートマッチングに従って最適化されたインデックスの信頼性順序付けと非常に類似するようになる。したがって、レートマッチングのある場合とない場合とで共に同じ系列を使用することができる。また、同じ系列を使用して任意の長さのレートマッチト符号を設計することができる。
３．４）受信装置
図８に示すように、受信装置８０１は、復調器８０２、ＦＥＣ復号器８０３および復号メッセージプロセッサ８０４を含むデータ受信機能を有し、これらはメモリ装置（図示せず。）に格納されたそれぞれのプログラムを実行するプロセッサに実装され得る。長さＭのＬＬＲベクトルは、長さＭの受信ベクトル（すなわちチャネル出力）から構築される。次に、長さＮのＬＬＲベクトルは、非送信ビットに対応するインデックスを非常に高い値（ショートニングの場合）または非常に低い値（パンクチャリングの場合）で満たすことにより、長さＭのＬＬＲベクトルから構築され得る。たとえば、ビット反転ショートニングの場合、最後のＮ−Ｍ個のビットに対するＬＬＲ値は、次式の形態の符号化器を使用すれば、
非常に高い値に設定され得る。この長さＮのＬＬＲベクトルは、ＦＥＣ復号器８０３の復号アルゴリズムへの入力として供給される。ＦＥＣ復号器８０３は、ＬＬＲベクトルに対して復号アルゴリズムを実行して復号されたメッセージを生成し、この復号メッセージが復号メッセージプロセッサ８０４へ出力される。
３．５）他の適用例
本発明の実施形態による通信装置は送信装置または受信装置として記載される。送信装置および受信装置は単一の通信装置に統合されてもよい。
図９に例示するように、通信装置９００は、少なくとも図６に示す送信装置６０１を有することができる。通信装置９００は、信頼性順序系列９０５においてソートされたインデックスの少なくとも１つの系列と少なくとも１つのレートマッチングパターン９０６とを保存するメモリ９０１と、凍結および非凍結集合を選択し上述したｐｏｌａｒ符号語を構築するための符号化を実行することができる少なくとも１つのコントローラからなるプロセッサ９０２と、を有することができる。通信装置９００は、通信に必要なメモリ９０３、通信インタフェース９０４および他のユニットを含む。
プログラムメモリ９０３は、図６に示すように、少なくとも凍結集合６０７および非凍結集合６０８の選択、ＦＥＣ符号化器６０３への入力ベクトルの設計を実装するためのコンピュータ可読プログラムを格納する。 プログラムメモリ９０３に格納されたプログラムに従って、プロセッサ９０２はメモリ９０１内の信頼度順系列９０５および汎用レートマッチングパターン９０６を使用して、凍結および非凍結集合を選択し、ｐｏｌａｒ符号化器への入力ベクトルを構築し、上述した通信インタフェース９０４へレートマッチトｐｏｌａｒ符号語を出力する。
適用可能であれば、本開示によって提供される様々な実施形態は、ハードウェア、ソフトウェア、またはハードウェアとソフトウェアの組み合わせを用いて実装され得る。また、適用可能であれば、本開示の趣旨から逸脱することなく、本明細書に記載の様々なハードウェアコンポーネントおよび／またはソフトウェアコンポーネントをソフトウェア、ハードウェア、および／または両方を含む複合コンポーネントに組み合わせることができる。適用可能であれば、本明細書に記載の様々なハードウェアコンポーネントおよび／またはソフトウェアコンポーネントは、本発明の精神から逸脱することなく、ソフトウェア、ハードウェア、またはその両方を含むサブコンポーネントに分離することができる。さらに、適用可能であれば、ソフトウェアコンポーネントはハードウェアコンポーネントとして実装でき、その逆も可能である。
本明細書の実施形態が記載されたが、これらの実施形態は例示であり本開示を限定するものではない。たとえば、凍結集合は、事前に復号器が認識している任意の固定ビットパターン（すべてゼロのパターンに限定されない）を有することもできる。ｐｏｌａｒ符号化で使用される生成行列は、以下の行列のｎ回のクロネッカ積以外の形式であってもよい。
異なる行列を分極カーネルとして使用することもできる。たとえば、以下の行列を異なる分極カーネルとして使用することができる。
ショートニングには、いくつかの入力ビットを既知の値（ゼロに限定されない）に設定することも含まれ、これらの既知の入力ビットに対応する符号ビットを送信中に省略することが可能となる。復号器は、送信されない符号ビットに対応する初期ＬＬＲ値を非常に高い値に設定することができる。
以下の形態の符号化器
も除外されない。このような符号化器で汎用ショートニング方式が使用される場合、符号語内の非送信符号ビットのインデックスが選択され、符号化器への入力で既知の値（たとえば凍結ビット）に設定される。たとえば、このような符号化器でビット反転ショートニング方式が使用される場合、符号語の最後のＮ−Ｍインデックスのビット反転置換は送信されず、同じインデックスが既知の値（たとえば凍結ビット）に設定される。
他の実施形態では、凍結集合および非凍結集合のうちの一方のみがメモリに格納され、両方ではない可能性がある。たとえば、凍結集合がメモリに格納されている場合、非凍結集合は、符号化器への長さＮの入力ベクトル内の凍結集合以外の残りのインデックスであることが自動的に認識される。
デバイスによって実行されるコンピュータプログラムなどの、本開示によるアプリケーションソフトウェアは、１つまたは複数のコンピュータ可読媒体に格納され得る。また、本明細書で特定されるステップは、１つまたは複数の汎用または特定用途のコンピュータ、および／またはネットワーク化された、および／またはその他のコンピュータシステムを使用して実装することも考えられ得る。適用可能であれば、本明細書で説明するさまざまなステップの順序を変更し、複合ステップに組み合わせ、および／またはサブステップに分解して、本明細書で説明する機能を提供することができる。
また、本開示の実施形態はこれらの実施形態に限定されるべきではなく、本開示の原理に従って当業者によって多数の修正および変形が行われ、以下の特許請求の範囲のような本開示の精神および範囲内に含まれると理解されるべきである。
上記の例示的な実施形態は、ｐｏｌａｒ符号化および復号を採用する通信システムに適用可能である。
６０１ 送信装置
６０２ メッセージ源
６０３ ＦＥＣ符号化器
６０４ 第１メモリ（信頼性順序系列メモリ）
６０５ 第２メモリ（ビット反転ショートニングパターンメモリ）
６０６ コントローラ
６０７ 凍結集合メモリ
６０８ 非凍結集合メモリ
６０９ 変調器
９０１ 受信装置
９０２ 復調器
９０３ 復号器コントローラ
９０３ ＦＥＣ復号器
９０４ 復号メッセージプロセッサ
本発明によれば、通信装置は、入力ベクトルを符号化してｐｏｌａｒ（ポーラー）符号の符号語を出力する符号化器と、前記入力ベクトルのインデックスの信頼性で順序付けられた信頼性順序系列とレートマッチングのためのインデックス集合とを格納するメモリと、制御部と、を備え、前記制御部が、前記信頼性順序系列が前記レートマッチング方式を考慮せずに生成されるように、汎用レートマッチング方式および前記メモリに格納された前記信頼性順序系列の少なくとも一つに基づいてインデックスの凍結集合を選択し、前記凍結集合を凍結ビットに設定し、非凍結集合を情報ビットに設定することで前記入力ベクトルを構築し、前記符号化器により出力される符号語のうち、レートマッチングのための前記インデックス集合にそれぞれ対応する符号ビットの送信を省略する。
本発明によれば、レートマッチング方法は、入力ベクトルを符号化してｐｏｌａｒ（ポーラー）符号の符号語を出力する符号化器と、前記入力ベクトルのインデックスの信頼性で順序付けられた信頼性順序系列とレートマッチングのためのインデックス集合とを格納するメモリと、を備えた通信装置のためのレートマッチング方法であって、前記信頼性順序系列が前記レートマッチング方式を考慮せずに生成されるように、汎用レートマッチング方式および前記メモリに格納された前記信頼性順序系列の少なくとも一つに基づいてインデックスの凍結集合を選択し、前記凍結集合を凍結ビットに設定し、非凍結集合を情報ビットに設定することで前記入力ベクトルを構築し、前記符号化器により出力される符号語のうち、レートマッチングのための前記インデックス集合にそれぞれ対応する符号ビットの送信を省略する。
本発明によれば、プログラムは、入力ベクトルを符号化してｐｏｌａｒ（ポーラー）符号の符号語を出力する符号化器と、前記入力ベクトルのインデックスの信頼性で順序付けられた信頼性順序系列とレートマッチングのためのインデックス集合とを格納するメモリと、を備えた通信装置としてコンピュータを機能させるプログラムであって、前記信頼性順序系列が前記レートマッチング方式を考慮せずに生成されるように、汎用レートマッチング方式および前記メモリに格納された前記信頼性順序系列の少なくとも一つに基づいてインデックスの凍結集合を選択し、前記凍結集合を凍結ビットに設定し、非凍結集合を情報ビットに設定することで前記入力ベクトルを構築し、前記符号化器により出力される符号語のうち、レートマッチングのための前記インデックス集合にそれぞれ対応する符号ビットの送信を省略する、ように前記コンピュータを機能させる。
Ｓ３０１で選択された符号ビットインデックスでのＬＬＲ値は、非常に小さい値（たとえば０）に設定され、残りのインデックスの値はＳ２０１のように同じ値に維持される（動作Ｓ３０２）。入力ベクトルにおけるインデックスの信頼性は、ＧＡに基づくＤＥを用いて推定され得る（動作Ｓ３０３）。続いて、入力ベクトルのインデックスは、信頼値に基づいてソートされ、信頼性ベースの系列ＳＥＱ１を得る（動作Ｓ３０４）。ブロックパンクチャリングで信頼性を推定するとき、結果の信頼性ベース系列ＳＥＱ１は、レートマッチングを考慮しない場合に得られた信頼性ベース系列ＳＥＱ０から変更され得る。したがって、新しい信頼性の順序付けが行われない場合、ブロックパンクチャはブロック誤り率（ＢＬＥＲ）性能を低下させる。
６０１ 送信装置
６０２ メッセージ源
６０３ ＦＥＣ符号化器
６０４ 第１メモリ（信頼性順序系列メモリ）
６０５ 第２メモリ（ビット反転ショートニングパターンメモリ）
６０６ コントローラ
６０７ 凍結集合メモリ
６０８ 非凍結集合メモリ
６０９ 変調器
９０１ 受信装置
９０２ 復調器
９０３ ＦＥＣ復号器
９０４ 復号メッセージプロセッサ

Claims (19)

  1. 入力ベクトルを符号化してｐｏｌａｒ（ポーラー）符号の符号語を出力する符号化器と、
    前記入力ベクトルのインデックスの信頼性で順序付けられた信頼性順序系列とレートマッチングのためのインデックス集合とを格納するメモリと、
    制御部と、
    を備え、前記制御部が、
    前記信頼性順序系列が前記レートマッチング方式を考慮せずに生成されるように、汎用レートマッチング方式および前記メモリに格納された前記信頼性順序系列の少なくとも一つに基づいてインデックスの凍結集合を選択し、
    前記凍結集合を凍結ビットに設定し、非凍結集合を情報ビットに設定することで前記入力ベクトルを構築し、
    前記符号化器により出力される符号語のうち、レートマッチングのための前記インデックス集合にそれぞれ対応する符号ビットの送信を省略する、
    ことを特徴とする通信装置。
  2. 前記メモリは、前記信頼性順序系列の長さより長い、短い、あるいは等しい長さの信頼性順序系列である参照系列を事前に格納し、それらの長さが同じでないとき、前記信頼性順序系列が前記参照系列から導出される、ことを特徴とする請求項１に記載の通信装置。
  3. 前記汎用レートマッチング方式は、以下の条件：
    前記信頼性順序系列がレートマッチングを考慮する場合もしない場合も大きく変化しないこと；および
    レートマッチングされていない非レートマッチトｐｏｌａｒ符号のために生成された系列を用いて符号化されたレートマッチトｐｏｌａｒ符号の誤り訂正性能が前記レートマッチング方式で最適化された系列を用いて生成されたものと非常に類似していること、
    のいずれか一つを満たすレートマッチング方式およびパターンであることを特徴とする請求項１または２に記載の通信装置。
  4. 特定のレートマッチング方式は、前記特定レートマッチング方式に最適化された信頼値に従って得られたｐｏｌａｒ符号の第１誤り訂正性能が、前記特定レートマッチング方式を考慮せずに生成された信頼値に従って得られたｐｏｌａｒ符号の第２誤り訂正性能と実質的に同じであるならば、汎用レートマッチング方式の一つである、ことを特徴とする請求項１または２に記載の通信装置。
  5. 前記汎用レートマッチング方式はビット反転ショートニング方式であることを特徴とする請求項１−４のいずれか１項に記載の通信装置。
  6. 前記ビット反転ショートニング方式は、
    前記符号化器が
    の形式であるときに、前記符号語の最後のＮ−Ｍ個のビットが送信されず、前記最後のＮ−Ｍ個のインデックスのビット反転置換により得られた前記符号化器への入力ベクトルのインデックスが既知の値に設定されること、および
    前記符号化器が
    の形式であるときに、前記最後のＮ−Ｍ個のビットのビット反転置換により得られた符号語のインデックスが送信されず、前記最後のＮ−Ｍ個のインデックスのビット反転置換により得られた前記符号化器への入力ベクトルのインデックスが既知の値に設定されること、
    の少なくとも１つであることを特徴とする請求項５に記載の通信装置。
  7. 前記制御部は、
    前記レートマッチング方式で送信されないＮ−Ｍ個の符号ビットに対応する長さＮの前記入力ベクトルの少なくともＮ−Ｍ個のインデックスを選択し；
    前記選択されたＮ−Ｍ個のインデックスを前記凍結集合に格納する（ここでＮはレートマッチング前の前記ｐｏｌａｒ符号の長さであり、Ｍはレートマッチング後の前記ｐｏｌａｒ符号の長さである）、
    ことにより前記凍結集合を選択する、
    ことを特徴とする請求項１−４のいずれか１項に記載の通信装置。
  8. 前記制御部は、
    前記インプットベクトルから、前記最後のＮ−Ｍ個のインデックスのビット反転置換であるインデックスを選択し；
    前記凍結集合のインデックス数がＮ−Ｋより少ないと判断すると（Ｋは情報ビット数）、前記メモリに格納された前記信頼性順序系列から、前記メモリ内の残りのインデックスより信頼性が低い不足分のインデックスを選択する、
    ことにより前記凍結集合を選択する、
    ことを特徴とする請求項１−４のいずれか１項に記載の通信装置。
  9. 前記制御部は、
    前記凍結集合のインデックス数がＮ−Ｋより少ないと判断すると（Ｋは情報ビット数）、前記メモリに格納された前記信頼性順序系列から、前記メモリ内の残りのインデックスより信頼性が低い不足分のインデックスを選択する、
    ことを特徴とする請求項７または８に記載の通信装置。
  10. 入力ベクトルを符号化してｐｏｌａｒ（ポーラー）符号の符号語を出力する符号化器と、前記入力ベクトルのインデックスの信頼性で順序付けられた信頼性順序系列とレートマッチングのためのインデックス集合とを格納するメモリと、を備えた通信装置のためのレートマッチング方法であって、
    前記信頼性順序系列が前記レートマッチング方式を考慮せずに生成されるように、汎用レートマッチング方式および前記メモリに格納された前記信頼性順序系列の少なくとも一つに基づいてインデックスの凍結集合を選択し、
    前記凍結集合を凍結ビットに設定し、非凍結集合を情報ビットに設定することで前記入力ベクトルを構築し、
    前記符号化器により出力される符号語のうち、レートマッチングのための前記インデックス集合にそれぞれ対応する符号ビットの送信を省略する、
    ことを特徴とするレートマッチング方法。
  11. 前記メモリは、前記信頼性順序系列の長さより長い、短い、あるいは等しい長さの信頼性順序系列である参照系列を事前に格納し、、それらの長さが同じでないとき、前記信頼性順序系列が前記参照系列から導出される、ことを特徴とする請求項１０に記載のレートマッチング方法。
  12. 前記汎用レートマッチング方式は、以下の条件：
    前記信頼性順序系列がレートマッチングを考慮する場合もしない場合も大きく変化しないこと；および
    レートマッチングされていない非レートマッチトｐｏｌａｒ符号のために生成された系列を用いて符号化されたレートマッチトｐｏｌａｒ符号の誤り訂正性能が前記レートマッチング方式で最適化された系列を用いて生成されたものと非常に類似さていること、
    のいずれか一つを満たすレートマッチング方式およびパターンであることを特徴とする請求項１０または１１に記載のレートマッチング方法。
  13. 特定のレートマッチング方式は、前記特定レートマッチング方式に最適化された信頼値に従って得られたｐｏｌａｒ符号の第１誤り訂正性能が、前記特定レートマッチング方式を考慮せずに生成された信頼値に従って得られたｐｏｌａｒ符号の第２誤り訂正性能と実質的に同じであるならば、汎用レートマッチング方式の一つである、ことを特徴とする請求項１０または１１に記載のレートマッチング方法。
  14. 前記汎用レートマッチング方式はビット反転ショートニング方式であることを特徴とする請求項１０−１３のいずれか１項に記載のレートマッチング方法。
  15. 前記ビット反転ショートニング方式は、
    前記符号化器が
    の形式であるときに、前記符号語の最後のＮ−Ｍ個のビットが送信されず、前記最後のＮ−Ｍ個のインデックスのビット反転置換により得られた前記符号化器への入力ベクトルのインデックスが既知の値に設定されること、および
    前記符号化器が
    の形式であるときに、前記最後のＮ−Ｍ個のビットのビット反転置換により得られた符号語のインデックスが送信されず、前記最後のＮ−Ｍ個のインデックスのビット反転置換により得られた前記符号化器への入力ベクトルのインデックスが既知の値に設定されること、
    の少なくとも１つであることを特徴とする請求項１４に記載のレートマッチング方法。
  16. 前記凍結集合は、
    前記レートマッチング方式で送信されないＮ−Ｍ個の符号ビットに対応する長さＮの前記入力ベクトルの少なくともＮ−Ｍ個のインデックスを選択し；
    前記選択されたＮ−Ｍ個のインデックスを前記凍結集合に格納する（ここでＮはレートマッチング前の前記ｐｏｌａｒ符号の長さであり、Ｍはレートマッチング後の前記ｐｏｌａｒ符号の長さである）、
    ことにより選択されることを特徴とする請求項１０−１３のいずれか１項に記載のレートマッチング方法。
  17. 前記凍結集合は、
    前記インプットベクトルから、前記最後のＮ−Ｍ個のインデックスのビット反転置換であるインデックスを選択し；
    前記凍結集合のインデックス数がＮ−Ｋより少ないと判断すると（Ｋは情報ビット数）、前記メモリに格納された前記信頼性順序系列から、前記メモリ内の残りのインデックスより信頼性が低い不足分のインデックスを選択する、
    ことにより選択される、
    ことを特徴とする請求項１０−１３のいずれか１項に記載のレートマッチング方法。
  18. 前記凍結集合は、
    前記凍結集合のインデックス数がＮ−Ｋより少ないと判断すると（Ｋは情報ビット数）、前記メモリに格納された前記信頼性順序系列から、前記メモリ内の残りのインデックスより信頼性が低い不足分のインデックスを選択する、
    ことにより選択される、ことを特徴とする請求項１６または１７に記載のレートマッチング方法。
  19. 入力ベクトルを符号化してｐｏｌａｒ（ポーラー）符号の符号語を出力する符号化器と、前記入力ベクトルのインデックスの信頼性で順序付けられた信頼性順序系列とレートマッチングのためのインデックス集合とを格納するメモリと、を備えた通信装置を制御するためのプログラムを格納する一時的でない記録媒体であって、
    前記プログラムが、
    前記信頼性順序系列が前記レートマッチング方式を考慮せずに生成されるように、汎用レートマッチング方式および前記メモリに格納された前記信頼性順序系列の少なくとも一つに基づいてインデックスの凍結集合を選択し、
    前記凍結集合を凍結ビットに設定し、非凍結集合を情報ビットに設定することで前記入力ベクトルを構築し、
    前記符号化器により出力される符号語のうち、レートマッチングのための前記インデックス集合にそれぞれ対応する符号ビットの送信を省略する、
    一組の命令からなる、
    ことを特徴とする一時的でない記録媒体。
JP2020528543A 2017-08-10 2017-08-10 Ｐｏｌａｒ符号におけるレートマッチング Pending JP2020530972A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/029167 WO2019030908A1 (en) 2017-08-10 2017-08-10 ADAPTATION OF FLOW IN POLAR CODES

Publications (1)

Publication Number Publication Date
JP2020530972A true JP2020530972A (ja) 2020-10-29

Family

ID=59812061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020528543A Pending JP2020530972A (ja) 2017-08-10 2017-08-10 Ｐｏｌａｒ符号におけるレートマッチング

Country Status (3)

Country Link
US (1) US20200373945A1 (ja)
JP (1) JP2020530972A (ja)
WO (1) WO2019030908A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11082067B1 (en) * 2019-10-03 2021-08-03 Xilinx, Inc. System and method for determining bit types for polar encoding and decoding
CN111200444A (zh) * 2020-01-16 2020-05-26 西安电子科技大学 基于可靠性的系统极化码删余方法及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017127973A1 (en) * 2016-01-25 2017-08-03 Qualcomm Incorporated Generation of polar codes with a variable block length utilizing puncturing

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
NEC CORPORATION: "Sequence design evaluation for rate-matched polar codes", 3GPP TSG RAN WG1 NR AD-HOC#2 R1-1710591, JPN6021015615, 27 June 2017 (2017-06-27), ISSN: 0004495474 *
NEC: "Evaluation of Rate-Matching schemes for polar codes", 3GPP TSG RAN WG1 MEETING #89 R1-1707058, JPN6021015611, 15 May 2017 (2017-05-15), ISSN: 0004495472 *
RUNXIN WANG（他１名）: "A Novel Puncturing Scheme for Polar Codes", IEEE COMMUNICATIONS LETTERS, vol. 18, no. 12, JPN6021015617, 24 October 2014 (2014-10-24), pages 2081 - 2084, XP011567208, ISSN: 0004495475, DOI: 10.1109/LCOMM.2014.2364845 *
VALERIO BIOGLIO（他２名）, LOW-COMPLEXITY PUNCTURING AND SHORTENING OF POLAR CODES, JPN6021015613, 19 May 2017 (2017-05-19), ISSN: 0004495473 *

Also Published As

Publication number Publication date
WO2019030908A1 (en) 2019-02-14
US20200373945A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
JP6817452B2 (ja) レートマッチング方法、符号化装置、および通信装置
US11438011B2 (en) Signature-enabled polar encoder and decoder
CN106817195B (zh) 用于极化码的速率匹配的方法和装置
US10651973B2 (en) Method and apparatus for error-correction encoding using a polar code
CN107395319B (zh) 基于打孔的码率兼容极化码编码方法及系统
JP2019530333A (ja) Ｐｏｌａｒ符号を用いてデータを符号化する方法及び装置
CN110495106B (zh) 带有动态冻结比特的极化编码
JP6817552B2 (ja) Ｐｏｌａｒ符号を用いた通信方法および装置
JP7248762B2 (ja) データ処理方法およびデバイス
EP3443677B1 (en) Communication device and communication method using polar codes
JP2020530972A (ja) Ｐｏｌａｒ符号におけるレートマッチング
Chandesris et al. On puncturing strategies for polar codes
CN109194336B (zh) 级联Spinal码的编码和译码方法、系统及装置
JP6734577B2 (ja) ポーラ符号のためのパンクチャリングパターンの設計
Pfister A brief introduction to Polar codes
Mondelli et al. Capacity-achieving rate-compatible polar codes for general channels
CN111771336B (zh) 生成极化码的设备和方法
KR101276845B1 (ko) 복수의 레이어들을 이용하여 ｌｄｐｃ 복호화를 수행하는방법
Frolov et al. A coding technique for Q-frequency S-user gaussian channel
CN108880752B (zh) 一种针对于信息位固定情形的极化码穿刺通信方法
Liang et al. A throughput-efficient rateless scheme of polar codes
Ma Symbol-index-feedback polar coding schemes for low-complexity devices
WO2019109689A1 (zh) 极化码编码、译码方法、装置及设备
CN115412910A (zh) 一种物联网中基于码位重排的智能信道密钥提取方法
CN114430890A (zh) 滑动窗口以及极化码的逐子块式的编码和解码

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210625

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211207