CN110495106B - 带有动态冻结比特的极化编码 - Google Patents

Abstract

本发明涉及编码设备和方法以及解码设备和方法，其中编码设备包括第一编码器FC(31)，用于通过在m个极化编码块(31_1，31_2)中，针对包括冻结比特和非冻结比特的m个FC输入比特序列，生成m个FC输出比特序列，其中m大于或等于2。在所述m个极化编码块的第i个极化编码块中，至少一个冻结比特通过跨编码块间的动态冻结约束基于至少一个非冻结比特。

Description

带有动态冻结比特的极化编码

技术领域

本发明涉及一种编码设备，设置为通过执行m个极化编码步骤，生成m个极化编码输出比特序列，其中m等于或大于2。另外，本发明涉及对应的编码方法。本发明还涉及一种解码设备，设置为通过执行m个极化解码步骤，对极化编码比特流进行解码。另外，本发明涉及对应的解码方法。

背景技术

编码在通信技术中变得越来越重要。随着通信技术在日常生活的若干领域的日益实施，数据和数据传输的安全性至关重要。通信过程中涉及的设备、装置和系统必须能够以快速有效且同时避免编码错误的方式分别实现数据或信息的编码。高性能和高可靠性是期望从编码获得的关键特性。

最近，极化码已被开发为前向纠错(forward error correction，FEC)方案。通过使用极化码，可以获得二进制输入离散无记忆信道的容量。然而，使用极化码编码的传统编码器是非系统的，即编码器的输入序列未出现在编码器的输出端。

系统码是任何纠错码，其中输入数据，即信息比特，嵌入在编码输出端中。因此，输入序列(即分别为输入数据或信息比特)出现在编码器的输出端。系统码具有以下优点：奇偶校验数据或奇偶校验比特分别可以简单地附加到源块，并且如果正确接收，则接收器不需要恢复原始源符号。例如，如果纠错编码与哈希函数结合，用于快速确定所接收的源符号的正确性，或者在擦除中出现错误并且因此接收的符号总是正确的情况下，这是有助益的。此外，为了诸如同步和监测之类的工程目的，期望获得对所接收的源符号的合理的良好估计，而不经历稍后的可能在远程站点执行的冗长的解码过程。

此外，如果期望多级解码，例如，由于改进性能的优点和/或由于方便的不等错误保护(unequal error protection，UEP)的优点，需要系统编码。

此外，如果考虑和需要概率整形(probabilistic shaping，PS)，例如，由于容量增加的优点，同样需要系统编码器。PS的技术在上一次引起了更多关注，特别是因为容量增加的优点。

另外，为了获得加性高斯白噪声(additive white Gaussian noise，AWGN)信道容量，发送符号必须是高斯分布的，这只能在实际系统中近似。对于高阶调制，使用均匀分布的正交幅度调制(quadrature amplitude modulation，QAM)符号导致高达1.53dB的整形损耗。可以证明，通过使用概率整形可以几乎完全消除整形损耗，其中QAM符号遵循近似离散的高斯分布。

极化码被称为具有良好性能的容量实现码。因此，需要允许极化码的有效编码的方法，其可与需要系统编码的其他应用结合，例如，上述具有比特级别的多级解码、PS等的高阶调制。

发明内容

本发明的目的是提供一种改进的编码和解码设备以及改进的编码和解码方法。特别地，本发明的目的是提供一种使用多个极化编码步骤的极化编码设备和方法，以及使用多个极化解码步骤的极化解码设备和方法。这些设备和方法应该特别地与需要系统编码的应用相结合，例如，上述具有比特级别的多级解码、PS等的高阶调制。

通过所附独立权利要求提供的解决方案实现了本发明的目的。本发明的有利实现方式在对应的从属权利要求、说明书和/或所附附图中进一步限定。

本发明的构思是通过使用极化编码以系统方式提供m个输入比特序列的编码，例如具有m个编码步骤的多级编码。根据本发明的构思，m个输入比特序列被依次编码，m大于或等于2(m≥2)。通过本发明的编码，优选地，待编码的数据/信息的比特出现在码字的特定位置。m个输入比特序列中的每一个输入比特序列由极化码编码。用于m个输入比特序列的极化编码的极化码优选为不同的。因此，对于m个输入比特序列中的每一个输入比特序列，使用特定的极化编码块。m个输入比特序列的极化码优选地是共同构建的，并且整个码被设计为包括冻结比特和非冻结比特。待发送的信息被分配在非冻结比特上，并且冻结比特优选地被设置成预定义的值。术语“非冻结比特”和“冻结比特”在极化编码的背景中是公知的。

在本发明的上述构思中，至少在一个极化编码步骤中，至少一个冻结比特基于至少一个非冻结比特。这被称为“动态冻结”。例如，在一个极化编码块中使用的非冻结比特可以用作后面极化编码块的冻结比特。

根据第一方面，一种编码设备，包括：第一编码器(first encoder，FC)，用于通过对包括冻结比特和非冻结比特的m个FC输入比特序列执行m个极化编码步骤，生成m个FC输出比特序列，其中m≥2，并且其中在所述m个极化编码步骤的第i个极化编码步骤中，至少一个冻结比特基于至少一个非冻结比特。

因此，第一方面的编码设备使用相依码。这些相依码更容易被解码，并且解码变得更加鲁棒，因为它们(部分地)基于冗余信息。

“极化编码步骤”表示输入比特序列由诸如FC的专用极化编码块中的单个极化码处理。极化码是在输入比特序列的输入比特集合上执行的，该集合包括至少一个冻结比特和至少一个非冻结比特。

在所述第一方面的实现形式中，在所述第i个极化编码步骤中，第i个FC输入比特序列的至少一个冻结比特基于第j个FC输入比特序列，其中j＜i。

因此，顺序解码变得可能，因为较早解码步骤的结果可以用于例如解码设备的不同极化解码块中的后续解码步骤。

在所述第一方面的另一实现形式中，j＝1和/或j＝i-1。

在所述第一方面的另一实现形式中，所述编码设备包括后编码器(LT)，所述后编码器LT用于通过线性变换将所述m个FC输出比特序列映射到m个系统输出比特序列。

所述线性变换可以有利地用于获得格雷(Gray)码序列(例如，通过标签变换)。

在所述第一方面的另一实现形式中，所述编码设备包括预编码器(precoder，PC)，所述预编码器PC用于将系统输入比特序列映射到所述m个FC输入比特序列。

在所述第一方面的另一实现形式中，所述PC包括所述FC输入比特序列到FC输出比特序列或所述系统输出比特序列的映射的逆处理。

在所述第一方面的另一实现形式中，所述PC用于映射所述系统输入比特序列的比特，使得所述比特出现在所述m个系统输出比特序列中的预定义位置。

所述预定义位置可以使得所述系统输入比特序列的比特以相同的顺序出现在所述系统输出比特序列中。

在所述第一方面的另一实现形式中，所述PC用于映射所述系统输入比特序列，使得所述m个系统输出比特序列包括所述系统输入比特序列的至少一个子序列。

因此，例如，PC输入序列到所述m个系统输出比特序列的完整且系统的映射是可能的。

在所述第一方面的另一实现形式中，所述PC用于映射所述系统输入比特序列的比特，使得奇偶校验比特出现在预定义位置，特别是第m个系统输出比特序列。

这允许有效地实现映射。在根据所述第一方面的前述实现形式的另一实现中，所述编码设备用于通过使用在所述第m个极化编码步骤之前执行的所述m-1个极化编码步骤中编码的m-1个编码信息比特序列，生成所述奇偶校验比特。

在所述第一方面的另一实现形式中，所述编码设备包括整形编码器(shapingencoder，SC)，所述整形编码器SC用于将输入比特序列映射到所述系统输入比特序列，使得所述系统输入比特序列呈非均匀分布。

这提供了概率整形(系统比特序列)的优点，并且因此可以结合极化码，而不存在传统极化编码(例如，非系统编码)的负面影响。

在所述第一方面的另一实现形式中，所述编码设备用于将所述m个极化编码步骤的第一个极化编码步骤的非冻结比特索引集划分为m-1个子集，其中所述m-1个子集中的每一个子集被指定给对应的第i个极化编码步骤，并且其大小等于所述第i个极化编码步骤的冻结比特索引集的大小。

在根据所述第一方面的前述实现形式的另一实现形式中，所述编码设备用于在所述第m个极化编码步骤中通过以下方式生成所述奇偶校验比特：对于每一第i个极化编码步骤，通过将所述第i-1个极化编码步骤中编码的信息比特序列的极化变换指定给对应的第i个比特向量，并且通过在所述对应的第i个比特向量中，将指定给所述第i个极化编码步骤的子集中指示的比特和第i个极化编码步骤的冻结比特集中指示的比特进行组合，生成所述对应的第i个比特向量；以及通过对所有生成的第i个比特向量的组合执行极化变换，计算包括所述奇偶校验比特的所述第m个极化编码步骤的编码比特序列。

在所述第一方面的另一实现形式中，所述编码设备用于在所述第m个极化编码步骤中生成包括奇偶校验比特和编码信息比特的编码比特序列，并且在所述第m个极化编码步骤之前执行的m-1个极化编码步骤中生成m-1个编码比特序列，每个编码比特序列表示对应的编码信息比特序列。

在根据所述第一方面的前述实现形式的另一实现形式中，所述编码设备用于在所述第m个极化编码步骤中生成基于所述FC输入比特序列的编码比特序列。

在根据前述两种实现形式之一的另一实现形式中，所述编码设备用于将所述m个极化编码步骤的第一个极化编码步骤的非冻结比特索引集划分为m个子集，其中第一子集被指定给所述m个极化编码步骤的第一个极化编码步骤，并且其大小等于将要在第m个编码步骤中发送的编码信息比特的数量；并且，在所述第一子集之后的m-1个子集中的每一个子集被指定给对应的第i个极化编码步骤，并且其大小等于所述第i个极化编码步骤的冻结比特索引集的大小。

在根据所述第一方面的前述实现形式的另一实现形式中，所述编码设备用于在所述第m个极化编码步骤中通过以下方式生成所述编码比特序列：对于每一第i个极化编码步骤，通过将第i-1个极化编码步骤中编码的信息比特序列的极化变换指定给对应的第i个比特向量，并且通过在所述对应的第i个比特向量中，将指定给所述第i个极化编码步骤的子集中指示的比特和第i个极化编码步骤的冻结比特集中指示的比特进行组合，生成所述对应的第i个比特向量；通过将在所述第(i-1)个极化编码步骤中编码的每个信息比特序列中的第一子集指示的比特和在第m个极化编码步骤中待编码的信息比特进行组合，并对所述组合的比特执行极化变换，生成另一向量；以及通过对所有生成的第i个比特向量和所述另一向量的组合执行极化变换，计算所述第m个极化编码步骤的编码比特序列。

根据本发明的第二方面，提供了一种编码方法，包括：FC通过对包括冻结比特和非冻结比特的FC输入比特序列执行m个极化编码步骤，生成m个FC输出比特序列，其中M≥2，并且其中在所述m个极化编码步骤的第i个极化编码步骤中，至少一个冻结比特基于至少一个非冻结比特。

根据本发明的第三方面，提供了一种解码设备，包括：处理器，用于依次对极化编码比特流进行解码，包括m个极化解码步骤，其中M≥2，并且其中在所述m个极化解码步骤中的第i个极化解码步骤中，至少一个冻结比特基于至少一个非冻结比特。

极化编码比特流特别是根据所述第一方面本身或根据所述第一方面的实现形式之一的编码设备所提供的比特流。极化编码比特流可以有利地基于所述编码设备所生成的m个FC输出比特序列，并且可以是所述编码设备所输出的系统输出比特序列。

在所述第三方面的一种实现形式中，在所述第i个极化解码步骤中，所述至少一个冻结比特基于第j个极化解码步骤的至少一个非冻结比特，其中j<i。

在所述第三方面的另一实现形式中，j＝1和/或j＝i-1。

根据本发明的第四方面，提供了一种解码方法，包括处理器依次对极化编码比特流进行解码，包括m个极化解码步骤，其中M≥2；并且其中在所述m个极化解码步骤的第i个极化解码步骤中，至少一个冻结比特基于至少一个非冻结比特。

附图说明

结合所附附图，将在下面具体实施例的描述中解释本发明的上述方面和实现形式，其中：

图1示出了根据本发明实施例的编码设备。

图2示出了根据本发明实施例的编码方法的步骤。

图3a示出了用于4-ASK的期望编码设备结构。

图3b示出了根据本发明实施例的编码设备的示例性结构。

图4a示出了根据本发明实施例的编码设备的另一示例性结构。

图4b示出了根据本发明实施例的编码设备的另一示例性结构。

图5示出了根据本发明实施例的解码设备。

图6示出了根据本发明实施例的解码方法的步骤。

具体实施方式

通常，必须注意，本申请中描述的所有布置、设备、模块、组件、模型、元件、单元、实体和装置等均可以通过软件或硬件元件或其任何种类的组合实现。由本申请中描述的各种实体执行的所有步骤以及描述为由各种实体执行的功能旨在表示对应实体适于或用于执行对应的步骤和功能。即使在以下对特定实施例的描述中，由一般实体执行的特定功能或步骤未反映在执行特定步骤或功能的实体的特定详细元件的描述中，本领域技术人员应该清楚可以在各自的硬件或软件元件或其任何种类的组合中实现这些方法和功能。此外，本发明的方法及其各个步骤体现在各种所述装置元件的功能中。

此外，除非明确排除组合，否则本文描述的任何实施例和任何实施例的特征可相互组合。

图1示出了根据本发明实施例的编码设备1。编码设备1包括至少一个第一编码器(FC)11。该至少一个FC 11可以包括分别设置为执行编码的一个或多个处理实体(例如，处理器)。例如，该FC的处理实体可以设置为执行至少一个极化编码步骤。

该设备1的FC 11用于通过对包括冻结比特和非冻结比特的m个FC输入比特序列执行m个极化编码步骤，生成m个FC输出比特序列。因此，m≥2。特别地，FC 11被配置为使得在该m个极化编码步骤的第i个极化编码步骤中，至少一个冻结比特基于至少一个非冻结比特。这里，i可以等于或大于2，并且等于或小于m(即i≤m)。

该编码设备1的FC 11优选地被配置为使得在该第i个极化编码步骤中，第i个FC输入比特序列的至少一个冻结比特基于第j个FC输入比特序列，其中j<i。更优选地，j＝1和/或j＝i-1。

图2示出了根据本发明实施例的编码方法2的步骤。通常，编码方法2的这些步骤对应于编码设备1执行的动作。例如，编码设备1(具体地，FC 11)执行编码方法2的步骤。

编码方法2包括通过对包括冻结比特和非冻结比特的FC输入比特序列执行m个极化编码步骤，生成m个FC输出比特序列的步骤。因此，m≥2。特别地，在该m个极化编码步骤的第i个极化编码步骤21中，至少一个冻结比特基于至少一个非冻结比特。

该方法2优选地包括在该第i个极化编码步骤21中，第i个FC输入比特序列的至少一个冻结比特基于第j个FC输入比特序列，其中j<i。更优选地，j＝1和/或j＝i-1。

m个FC输入比特序列表示待编码的信息序列。对于每个FC输入比特序列，优选地，针对对应的极化编码步骤，使用不同的极化码。

图3a示出了用于4-ASK系统的编码设备1的期望结构。在图3a中，特别提供了两个极化编码步骤作为示例，即这里m＝2。第一个极化编码步骤(即第一个FC输入比特序列的编码步骤)由FC 11的第一极化编码块31_1执行，第二个极化编码步骤(即第二个FC输入比特序列的编码)由优选为同一FC 11的第二极化编码块31_2执行。两个FC输入比特序列均包括冻结比特和非冻结比特。如通常已知的极化编码，非冻结比特分别表示待编码的输入或信息序列的“信息比特”。

当在极化编码块31_1，31_2处分别执行极化编码步骤之后，获得编码比特到和/>到/>然后，图3a的编码设备1还用于应用最低有效位(least significantbit，LSB)格雷标签进行编码，其通过线性变换执行。这在图3a中由后编码器块32表示，也称为线性变换器(linear transformer，LT)。通常，后编码器块32用于通过线性变换将该m个FC输出比特序列映射到m个系统输出比特序列。LSB格雷标签通过线性变换与集合划分(setpartitioning，SP)标签相关。因此，比特/>到/>到/>以及从LSB格雷标签得到的比特/>到/>到/>之间的操作是用于获得LSB格雷标签的标签变换。

图3b示出了根据本发明实施例的编码设备1的示例性结构，其基于图3a中所示的编码设备1的期望结构。在图3b的编码设备1中，在m＝2个极化编码步骤的第二个极化编码步骤中，两个冻结比特基于两个非冻结比特。特别地，第二个FC输入比特序列的两个冻结比特基于第一个FC输入比特序列。

特别地，在第二个极化编码步骤中使用所谓的动态冻结比特，其中动态冻结比特是基于至少一个非冻结比特的冻结比特。这里，在极化编码块31_2处的第二个极化编码步骤中，根据极化编码块31_1处的第一个极化编码步骤中的非冻结比特，“动态地冻结”冻结比特。由于该实现形式以及引入极化编码而产生的依赖性，从编码设备1输出的极化编码比特流的解码更容易且更鲁棒，因为码是部分基于冗余信息的。此外，这还允许有效地执行矩阵求逆，这将在下文进行说明。

因为期望系统比特出现在第一个极化编码步骤中，并且奇偶校验比特出现在第二个极化编码步骤中，所以图3b的编码设备1优选地包括PC 33。该PC 33用于将系统输入比特序列(即整体输入到编码设备1的比特序列)映射到该m个FC输入比特序列。通过预编码器33，非冻结比特的映射被逆转到第一个编码步骤，其对应于矩阵求逆操作。为此，PC 33的映射包括FC输入比特序列分别到FC输出比特序列(由FC 11输出)或系统输出比特序列(由编码设备1整体输出)的映射的逆处理。

通常，PC 33被选择，使得PC 33用于映射系统输入比特序列的比特，使得这些比特出现在m个系统输出比特序列中的预定义位置。优选地，使得PC 33用于映射系统输入比特序列，使得m个系统输出比特序列包括该系统输入比特序列的至少一个子序列。更优选地，使得PC 33用于映射系统输入比特序列的比特，使得奇偶校验比特出现在预定义位置，特别是第m个系统输出比特序列。

根据一个实施例，PC 33的预编码操作是输入序列与矩阵A相乘，矩阵A是矩阵B的逆矩阵，其中矩阵B是描述从每一第m个极化编码步骤的非冻结比特和每一第m个极化编码步骤中的动态冻结比特映射到标签变换后输出中的系统比特位置的矩阵。

图4a示出了根据本发明实施例的编码设备1的另一示例性结构。编码设备1的结构基于图3b所示的上述结构。图4a的编码设备1示例性地用于分别在FC 11的三个极化编码块41_1，41_2，41_3处执行三个极化编码步骤。也就是说，分别编码三个FC输入比特序列，即m＝3。首先，预编码器43对系统输入比特序列执行预编码操作，以便分别在极化编码块41_1，41_2，41_3之前获得三个FC输入比特序列。

根据预编码器43输出的FC输入比特序列，预选择第一编码步骤的非冻结比特的值，并根据第一编码步骤的非冻结比特值，动态地冻结其他极化编码步骤的冻结比特。这在图4a中由方框45示出。

选择动态冻结比特的值，使得每个动态冻结比特等于来自第一级的非冻结比特。第8页通过集合U₁,U_1,m,U_2,m,…详细解释了哪个动态冻结比特采用了哪个非冻结比特的值。

三个极化编码块41_1，41_2，41_3的输出，即三个FC输出比特序列，通过线性变换进一步映射到后编码器块42中的m个系统输出比特序列，后编码器块42也称为线性变换器(LT)。特别地，FC输出比特序列在后编码器块42中被转换为格雷标签。这是通过使用标签变换来完成的。根据本实施例，后编码器块42的标签变换被示例性地定义如下：

最后，符号映射可以由编码设备1的符号映射块44_1到44_4执行。如通常所知，即通过将极化编码块41_1，41_2，41_3的所有编码比特映射到符号来执行符号映射。在图4a中，符号映射块44_1到44_4中的每一个符号映射块将对应的极化编码块41_1，41_2，41_3的所有编码比特映射到符号。

图4b示出了根据本发明实施例的编码设备1的另一示例性结构。编码设备1的结构基于图4a所示的上述结构。

类似于图4a的编码设备1，同样在图4b的编码设备1中，执行三个极化编码步骤，即分别编码三个FC输入比特序列，即m＝3。首先，在块41_1，41_2，41_3中的极化编码步骤之前，再次执行预编码操作。预编码器43对系统输入比特序列到系统输出比特序列的映射进行逆转，其对应于矩阵求逆操作。

由于在该实施例中，系统输入比特序列应出现在系统输出比特序列中，因此仅计算系统输出比特序列的一部分就足够了(其对应于图4b中的至/>)。这对应于仅执行关于框46中所示的输出/>至/>的计算，系统输出序列的其余部分可以取自系统输入比特序列。

最后，符号映射由符号映射块44_1到44_4执行。通过将极化编码块41_1，41_2，41_3的所有编码比特映射到符号来执行符号映射。在图4b中，符号映射块44_1到44_4中的每一个符号映射块将对应的极化编码块41_1，41_2，41_3的所有编码比特映射到符号。

在下文中，将呈现基于前述的两个更具体的实施例。这两个更具体的实施例可由编码设备1和/或经由编码方法2执行。这里，编码设备1包括整形编码器(shaping encoder，SC)，该整形编码器SC用于将输入比特序列映射到系统输入比特序列，使得系统输入比特序列呈非均匀分布。

在第一个更具体的实施例中，系统极化编码被实施为用于概率幅度整形(probabilistic amplitude shaping，PAS)。在具有m个不同极化编码步骤的该PAS方案中，速率R＝(m-1)/m的信道码与系统编码设备1一同使用。根据第一特定实施例，第一个m-1极化编码步骤用于发送系统比特，最后的极化编码步骤用于发送奇偶校验比特b_m。根据第一个更具体的实施例，执行以下步骤用于系统编码。

首先，定义以下集合：

U₁：分别由第一极化编码块31_1，41_1使用或在第一个极化编码步骤21中使用的第一极化码内的非冻结比特的索引集合。

F2,…,F_m：分别对应于第二个，……，第m个极化编码块31_2，41_2，41_3或在第二个，……，第m个极化编码步骤21中使用的第二个，……，第m个极化码内的冻结比特的索引集合。这里，必须注意，第m个极化编码步骤是对应于奇偶校验比特b_m的编码步骤，即，在第m个极化编码步骤21中，只生成奇偶校验比特b_m。

b₁,…,b_m-1：分别用于极化编码步骤1到m-1或用于第一个至第m-1个极化编码步骤21的输入信息序列(进而，即系统比特)。

第二，将集合U₁划分为子集U_1,2,...,U_1,m，使得：

·|U_1,2|＝|F₂|

·…

·|U_1,m|＝|F_m|

根据一个实施例，U₁的实际划分是任意的。

因此，分别将第一个极化编码步骤21或第一编码块31_1的非冻结比特索引集合U₁划分为m-1个子集U_1,2,...,U_1,m，其中m-1个子集U_1,2,...,U_1,m中的每一个分别被指定给对应的第i个极化编码步骤或极化编码块(i＝2,...,m，即2<i<m)。

第三，根据第一个更具体的实施例，示例性地使用以下过程，以根据信息比特b_i生成奇偶校验比特b_m：

假设根据定义的集合选择动态冻结比特，该过程是框46的有效实现方式。输入是系统输入比特序列，输出是系统输出比特序列的奇偶校验比特。通过将该过程的输出与输入序列(对应于系统输出比特序列的系统部分)组合，可以获得整个系统输出序列。

该过程基本上以有效的方式执行‘与逆矩阵相乘(框43)’，接着是最后的极化变换(其对应于块41_3)。注意，通过以依次方式使用极化变换，进行有效的“与逆矩阵相乘”。

这里，子集U_1,j中的比特用于动态地冻结第j个极化编码步骤中的比特，其中2<j<m。

因此，在该第m个极化编码步骤中，通过以下方式生成该奇偶校验比特：对于每一第i个极化编码步骤，通过将第i-1个极化编码步骤中编码的信息比特序列的极化变换指定给对应的第i个比特向量a_i，并且通过在该对应的第i个比特向量a_i中分别将指定给第i个极化编码步骤的子集中指示的比特和在第i个极化编码步骤或比特级别的冻结比特集中指示的比特进行组合，生成该对应的第i个比特向量a_i；以及通过对所有生成的第i个比特向量a_i的组合执行极化变换，计算包括该奇偶校验比特b_m的该第m个极化编码步骤的编码比特序列b_m。

第四，将奇偶校验比特b_m(分别在第m个比特级别或第m个极化编码步骤中生成)附加到系统比特b₁,b₂,...,b_m-1(在第一个至第(m-1)个极化编码步骤中生成)。

在第二个更具体的实施例中，系统极化编码被实施为用于系统编码设备1中的扩展PAS。第二个更具体的实施例的扩展PAS方案是第一个更具体的实施例的修改方案，即，第二个更具体的实施例基于第一个更具体的实施例，并且表示第一个更具体的实施例的修改。扩展PAS方案分别具有m个不同的极化编码块31_1，31_2，41_1，41_2，41_3或m个不同的极化编码步骤21，即扩展PAS方案分别具有m个输入/信息序列。此外，扩展PAS方案具有比率R大于(m-1)/m的信道码。根据第二个具体实施例，第一个m-1极化编码步骤用于发送系统比特，最后的极化编码步骤用于发送奇偶校验比特以及系统比特。根据第二个更具体的实施例，执行以下步骤用于系统编码。

首先，以与第一个更具体的实施例中相同的方式，定义集合U₁，F₂,...,F_m以及b₁,b₂,...,b_m-1。另外，u被定义为包括将通过与生成奇偶校验比特的第m个极化编码步骤相同的极化编码步骤发送的信息比特的序列。

第二，将包括第一极化码内的非冻结比特的索引的集合U₁划分为子集U_1,1,U_1,2,...,U_1,m，使得：

·|U_1,1|＝g(g是序列u的长度)

·|U_1,2|＝|F₂|

·…

·|U_1,m|＝|F_m|

·

特别地，将m个极化编码步骤的第一个极化编码步骤的非冻结比特索引集合U₁划分为m个子集，使得：第一子集U_1,1被指定给m个极化编码步骤的第一个极化编码步骤，其大小等于分别在第m个编码步骤或比特级别发送的编码信息比特的数量；并且，在第一子集U_1,1之后的m-1个子集U_1,2，U_1,m中的每一个子集被指定给对应的第i个极化编码步骤，其大小等于第i个极化编码步骤的冻结比特索引集的大小。

第三，根据第二个更具体的实施例，示例性地使用以下过程，以根据数据/信息比特b_i和u生成奇偶校验比特：

类似于第一个更具体的实施例，该过程是用于扩展PAS的框46的有效实现方式。取代使用块43(与逆矩阵相乘)、m个极化变换以及LT，该过程通过使用m个极化变换和一些线性运算来生成用于扩展PAS的系统输出比特序列的奇偶校验部分。

类似于第一个更具体的实施例，在第二个更具体的实施例中，U_1,j中的比特特别用于动态地冻结第j个极化编码步骤中的比特。

因此，在第m个极化编码步骤中，通过执行以下步骤来生成包括奇偶校验比特和信息比特的编码比特序列b_m。对于每一第i个极化编码步骤，通过将第(i-1)个极化编码步骤中编码的信息比特序列的极化变换指定给对应的第i个比特向量a_i，并且通过在该对应的第i个比特向量a_i中将指定给第i个极化编码步骤的子集中指示的比特和在第i个极化编码步骤的冻结比特集中指示的比特进行组合，生成该对应的第i个比特向量a_i。然后，另一向量c(初始由零组成，即在所述另一向量c启动时)通过以下方式生成：利用第一子集U_1，1的比特，建立所述另一向量c；对于每个i，将所述另一向量c的比特与第(i-1)个极化编码步骤的第(i-1)个信息比特序列的比特进行组合，该第(i-1)个信息比特序列对应于第i个编码步骤的冻结比特集合，以及将要在第m个极化编码步骤中编码的信息比特；并对所述另一向量c执行极化变换。随后，通过对所有生成的第i个比特向量a_i和所述另一向量c的组合执行极化变换，计算第m个极化编码步骤的编码比特序列b_m。

第四，将第m个极化编码步骤的编码比特序列b_m附加或添加到系统比特。

鉴于上述情况，本发明还涉及如图5所示的解码设备5。解码设备5包括至少一个处理器51，该处理器51用于依次对极化编码比特流进行解码，包括m个极化解码步骤，其中m≥2。类似于编码设备1中的编码步骤，同样在m个极化解码步骤的第i个极化解码步骤中，至少一个冻结比特基于至少一个非冻结比特。解码设备5优选地将编码设备1的系统输出比特序列解码为极化编码比特流。

相应地，图6中所示的解码方法6包括至少一个步骤61，处理器51依次对极化编码比特流进行解码，包括m个极化解码步骤，其中m≥2。在该m个极化解码步骤的第i个极化解码步骤中，至少一个冻结比特基于至少一个非冻结比特。

通过本发明，提供了一种有效的编码设备和有效的编码方法，其具有改进的性能，提供容量实现代码，并且可以在不同的应用中使用，例如也可以在需要系统编码的应用中使用。

本文已经结合各种实施例描述了本发明。然而，通过研究附图、公开内容和所附权利要求，本领域技术人员和实践所要求保护的发明的人可以理解和实现所附实施例的其他变型。在权利要求中，词语“包括”不排除其他元件或步骤，并且不定冠词“一”或“一个”不排除多个。一些措施被记载在相互不同的从属权利要求中这一简单事实并不表示这些措施的组合不能够被有效的使用。

Claims (24)

1.一种编码设备，其特征在于，包括：

第一编码器FC，用于：

通过对包括冻结比特和非冻结比特的m个FC输入比特序列执行m个极化编码步骤，生成m个FC输出比特序列，

其中m≥2，并且

其中所述m个极化编码步骤中的一个被表示为第i个极化编码步骤，并且所述m个极化编码步骤中除所述第i个极化编码步骤之外的另一个被指示为第j个极化编码步骤，并且其中所述第j个极化编码步骤在所述第i个极化编码步骤之前执行，

其中所述第i个极化编码步骤对应于第i个FC输入比特序列，

其中所述第j个极化编码步骤对应于第j个FC输入比特序列，并且

其中所述第i个FC输入比特序列的至少一个冻结比特基于所述第j个FC输入比特序列的至少一个未冻结比特。

2.如权利要求1所述的编码设备，其特征在于，其中j=1和/或j=i-1。

3.如权利要求1或2所述的编码设备，其特征在于，包括后编码器LT，所述后编码器LT用于通过线性变换将所述m个FC输出比特序列映射到m个系统输出比特序列。

4.如权利要求1或2所述的编码设备，其特征在于，包括预编码器PC，所述预编码器PC用于将系统输入比特序列映射到所述m个FC输入比特序列。

5.如权利要求4所述的编码设备，其特征在于，其中，所述PC包括所述FC输入比特序列到FC输出比特序列或所述系统输出比特序列的映射的逆处理。

6.如权利要求5所述的编码设备，其特征在于，其中，所述PC用于映射所述系统输入比特序列的比特，使得所述比特出现在m个系统输出比特序列中的预定义位置。

7.如权利要求5所述的编码设备，其特征在于，其中，所述PC用于映射所述系统输入比特序列，使得m个系统输出比特序列包括所述系统输入比特序列的至少一个子序列。

8.如权利要求6或7所述的编码设备，其特征在于，其中，所述PC用于映射所述系统输入比特序列的比特，使得奇偶校验比特出现在预定义位置。

9.如权利要求8所述的编码设备，其特征在于，包括整形编码器SC，所述整形编码器SC用于将输入比特序列映射到所述系统输入比特序列，使得所述系统输入比特序列呈非均匀分布。

10.如权利要求8所述的编码设备，其特征在于，所述预定义位置在所述第m个系统输出位序列中。

11.一种编码方法，其特征在于，包括：

第一编码器FC通过对包括冻结比特和非冻结比特的m个FC输入比特序列执行m个极化编码步骤，生成m个FC输出比特序列，

其中M≥2，并且

其中所述m个极化编码步骤中的一个被表示为第i个极化编码步骤，并且所述m个极化编码步骤中除所述第i个极化编码步骤之外的另一个被指示为第j个极化编码步骤，并且其中所述第j个极化编码步骤在所述第i个极化编码步骤之前执行，

其中所述第i个极化编码步骤对应于第i个FC输入比特序列，

其中所述第j个极化编码步骤对应于第j个FC输入比特序列，并且

其中所述第i个FC输入比特序列的至少一个冻结比特基于所述第j个FC输入比特序列的至少一个未冻结比特。

12.如权利要求11所述的编码方法，其特征在于，其中j=1和/或j=i-1。

13.如权利要求11或12所述的编码方法，其特征在于，包括后编码器LT，所述后编码器LT用于通过线性变换将所述m个FC输出比特序列映射到m个系统输出比特序列。

14.如权利要求11或12所述的编码方法，其特征在于，包括预编码器PC，所述预编码器PC用于将系统输入比特序列映射到所述m个FC输入比特序列。

15.如权利要求14所述的编码方法，其特征在于，其中，所述PC包括所述FC输入比特序列到FC输出比特序列或所述系统输出比特序列的映射的逆处理。

16.如权利要求15所述的编码方法，其特征在于，其中，所述PC用于映射所述系统输入比特序列的比特，使得所述比特出现在m个系统输出比特序列中的预定义位置。

17.如权利要求15所述的编码方法，其特征在于，其中，所述PC用于映射所述系统输入比特序列，使得m个系统输出比特序列包括所述系统输入比特序列的至少一个子序列。

18.如权利要求16或17所述的编码方法，其特征在于，其中，所述PC用于映射所述系统输入比特序列的比特，使得奇偶校验比特出现在预定义位置。

19.如权利要求18所述的编码方法，其特征在于，包括整形编码器SC，所述整形编码器SC用于将输入比特序列映射到所述系统输入比特序列，使得所述系统输入比特序列呈非均匀分布。

20.如权利要求18所述的编码方法，其特征在于，所述预定义位置在所述第m个系统输出位序列中。

21.一种解码设备，包括：

处理器，用于：

依次对极化编码比特流进行解码，包括m个极化解码步骤，

其中M≥2；并且

其中所述m个极化解码步骤中的一个被表示为第i个极化解码步骤，并且所述m个极化解码步骤中除所述第i个极化解码步骤之外的另一个被指示为第j个极化解码步骤，并且其中所述第j个极化解码步骤在所述第i个极化解码步骤之前执行，

其中所述第i个极化解码步骤的至少一个冻结比特基于所述第j个极化解码步骤的至少一个未冻结比特。

22.如权利要求21所述的解码设备，其特征在于，其中j=1和/或j=i-1。

23.一种解码方法，其特征在于，包括：

处理器依次对极化编码比特流进行解码，包括m个极化解码步骤，

其中M≥2；并且

其中所述m个极化解码步骤中的一个被表示为第i个极化解码步骤，并且所述m个极化解码步骤中除所述第i个极化解码步骤之外的另一个被指示为第j个极化解码步骤，并且其中所述第j个极化解码步骤在所述第i个极化解码步骤之前执行，

其中所述第i个极化解码步骤的至少一个冻结比特基于所述第j个极化解码步骤的至少一个未冻结比特。

24.如权利要求23所述的解码方法，其特征在于，其中j=1和/或j=i-1。