JP6734577B2 - ポーラ符号のためのパンクチャリングパターンの設計 - Google Patents

ポーラ符号のためのパンクチャリングパターンの設計 Download PDF

Info

Publication number
JP6734577B2
JP6734577B2 JP2019520907A JP2019520907A JP6734577B2 JP 6734577 B2 JP6734577 B2 JP 6734577B2 JP 2019520907 A JP2019520907 A JP 2019520907A JP 2019520907 A JP2019520907 A JP 2019520907A JP 6734577 B2 JP6734577 B2 JP 6734577B2
Authority
JP
Japan
Prior art keywords
frozen
puncturing
index
bit
communication device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019520907A
Other languages
English (en)
Other versions
JP2019533945A (ja
Inventor
プラカシュ チャキ
プラカシュ チャキ
典史 神谷
典史 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JP2019533945A publication Critical patent/JP2019533945A/ja
Application granted granted Critical
Publication of JP6734577B2 publication Critical patent/JP6734577B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Description

本発明はポーラ符号（Polar Codes）を用いた通信装置に係り、特にポーラ符号のためのパンクチャリング(Puncturing)技術に関する。
ポーラ符号は、２元入力離散無記憶対称（Binary-Input Discrete Memoryless Symmetric: ＢＩ−ＤＭＳ）クラスのチャネルにおいて容量達成できる第一等の符号ファミリーである。非特許文献１に紹介されているように、ポーラ符号の重要な原理はポーラ変換と呼ばれる線形変換に基づく。ポーラ変換は、ＢＩ−ＤＭＳチャネルのＮ個のコピーに対して実行され、これらのＮチャネルコピーを極限チャネル、すなわち完全無雑音ビットチャネル（容量＝１）か完全雑音ビットチャネル（容量＝０）のいずれかへ転換する。非常に大きなＮ（漸近的）に対して、無雑音ビットチャネルの割合が潜在的なＢＩ−ＤＭＳチャネルの容量に近づくことが証明されうる。したがって、情報ビットを無雑音ビット位置に置き、残りのビット位置を既知のビットパターン（オールゼロパターンのような）で満たし、それに続いて符号化を行うことができる。ポーラ符号の符号長は２のｎ乗（ｎ =１，２，．．．）に限られるので、さまざまな長さのポーラ符号を構築することは、多くのアプリケーションにとって重要である。
パンクチャリングメカニズムは、レートおよび長さが可変のポーラ符号語を構築するための例示的な技法である。パンクチャリングは、送信前に符号語から一部のビットを削除することに関する方法である。したがって、符号長Ｎの符号語からＭビットをパンクチャリングすることによって、長さＮ−Ｍのパンクチャド符号語が得られ、それが受信機に送信される。受信機は、デパンクチャリング(Depuncturing)と呼ばれる逆演算を実行し、それによって長さＮのベクトルを構築し、このベクトルを復号器に供給することができる。
非特許文献２はレートコンパチブルなパンクチャド(punctured)ポーラ符号を導入し、そこではＭ個のパンクチャリング位置が以下のステップにより選択される。ｉ）長さＮのオール１ベクトルが構築され、次いで最初のＭビットが０で埋められ、ｉｉ）続いて、このベクトルに対してビット反転置換演算が実行され、ｉｉｉ）最後に、０ビットの位置がパンクチャリングに使用される。パンクチャリングの後、長さＮ−Ｍのパンクチャド符号語が送信される。
非特許文献３は他のパンクチャリング方法を導入し、そこではパンクチャリングビットがゼロになるようにパンクチャリングパターンが設計される。これは、パンクチャド位置に影響を与えるビットチャネルを凍結することによって達成される。具体的には、ポーラ符号の生成行列の右端Ｍ列のインデックスがパンクチャリングされ、それにより最新のＭ個ビットチャネルが凍結される。
E. Arikan, "Channel polarization: A method for constructing capacity-achieving codes for symmetric binary-input memoryless channels", IEEE Transactions of Information Theory, vol. 55, pp. 3051-3073, July 2009.
K. Niu, K. Chen and J.R. Lin, "Beyond Turbo Codes: Rate Compatible punctured Polar Codes", in proceedings of IEEE ICC, Budapest, Hungary Jun 2013, pp. 3423-3427.
R. Wang and R. Liu, "A Novel Puncturing Scheme for Polar Codes", IEEE Communication Letters, VOL. 18, NO. 12, December 2014.
非特許文献２に開示されているパンクチャドポーラ符号によれば、受信機の復号器はパンクチャドビットの値を知らない。したがって、最初の対数尤度比（ＬＬＲ）値はパンクチャドビットでゼロに設定され、次いでＬＬＲベクトルが逐次除去（Successive Cancellation：ＳＣ）または逐次除去リスト（ＳＣＬ）復号器へ入力する。これは、パンクチャド位置での復号誤り確率を増加させる可能性がある。
非特許文献３に開示されているパンクチャリング方式によれば、一定のパンクチャドビットをもつ凍結集合の選択が、生成行列から全ての利用可能な重み１の列の任意の一つを選択することによって、あるいは生成行列の最も右にある列を選択することによって、のみ実行される。言い換えれば、非特許文献３のパンクチャリング方式は、利用可能な重み１の列のうちの選択された１つが、他のすべての利用可能な重み１の列と比較して高い値の復号誤り確率を有することを保証しない。したがって、非特許文献３のパンクチャリング方式では、Ｍ個の最良チャネルインデックス（すなわち、最小の復号誤り確率を有するＭ個のビットチャネル）を凍結する可能性が残るという問題がある。このことは、情報ビットが不良ビットチャネルで送信される可能性があるという深刻な技術的問題である。
本発明の目的は、復号誤り確率を低減しつつ、長さコンパチブルまたはレートコンパチブルなポーラ符号の設計を実現可能なポーラ符号のパンクチャリング技術を提供することにある。
本発明によれば、通信装置は、入力ベクトルを符号化してポーラ符号の符号語を出力する符号化器と、凍結ビットの位置の凍結集合とパンクチャドビットの位置のパンクチャリング集合とを格納するように構成されたメモリと、一組の命令を実行するように構成された少なくとも一つのプロセッサと、からなり、前記一組の命令が、ａ）パンクチャドビットが定数値を有するように前記凍結集合を設定し、ｂ）最小数のインデックスが前記ステップａ）に従って凍結されるようにパンクチャドビットの位置を選択し、ｃ）前記ステップａ）およびｂ）に従って選択された複数のインデックスのうち最も高い復号誤り確率を有するインデックスを凍結し、ｄ）前記ステップｂ）およびｃ）を所定回数反復することでインデクス配列を生成し、ｅ）前記ステップｄ）において得られた配列のビット反転置換を実行して前記パンクチャリング集合におけるパンクチャドビットの位置を生成する、ステップからなる、ことを特徴とする。
本発明によれば、通信システムは、上述した通信装置を有する送信装置と、前記送信装置から受信した符号化された符号語を復号する復号器を有する受信装置と、を有し、パンクチャドビットが前記復号器へ通知される定数値を有する、ことを特徴とする。
本発明によれば、ポーラ符号のためのパンクチャリング方法は、ａ）パンクチャドビットが定数値を有するように凍結集合を設定し、ｂ）最小数のインデックスが前記ステップａ）に従って凍結されるようにパンクチャドビットの位置を選択し、ｃ）前記ステップａ）およびｂ）に従って複数のインデックスのうち最も高い復号誤り確率を有するインデックスを凍結し、ｄ）前記ステップｂ）およびｃ）を所定回数反復することでインデクス配列を生成し、ｅ）前記ステップｄ）において得られた配列のビット反転置換を実行して前記パンクチャリング集合におけるパンクチャドビットの位置を生成する、ステップからなることを特徴とする。
本発明によれば、ポーラ符号のための符号化器を含む送信装置としてコンピュータを機能させるプログラムであって、ａ）パンクチャドビットが定数値を有するように凍結集合を設定し、ｂ）最小数のインデックスが前記ステップａ）に従って凍結されるようにパンクチャドビットの位置を選択し、ｃ）前記ステップａ）およびｂ）に従って複数のインデックスのうち最も高い復号誤り確率を有するインデックスを凍結し、ｄ）前記ステップｂ）およびｃ）を所定回数反復することでインデクス配列を生成し、ｅ）前記ステップｄ）において得られた配列のビット反転置換を実行して前記パンクチャリング集合におけるパンクチャドビットの位置を生成する、命令からなることを特徴とする
上述したように、本発明によるポーラ符号のパンクチャリング技術は、復号誤り確率を低減しつつ、長さコンパチブルまたはレートコンパチブルなポーラ符号の設計を実現することができる。
したがって、本発明は、いくつかのステップ、およびそのようなステップの１つまたは複数のステップの他のステップの各々に対する関係、ならびにそのようなステップに影響を与える構成、要素の組合せおよび部分の配置を実施する装置からなる。これら全ては以下の詳細な開示に例示されており、本発明の範囲は特許請求の範囲に示されている。 上記目的に加えて、本発明の他の効果は詳細な明細書および図面から明白になる。
図１は本発明の一実施形態による送信装置の機能構成を例示する模式図である。 図２は本実施形態による受信装置の機能構成を例示する模式図である。 図３は本実施形態によるパンクチャリング集合を決定する動作を例示するフローチャートである。 図４は本実施形態による凍結集合を決定する動作を例示するフローチャートである。 図５は本実施形態による送信装置における符号化動作を示すフローチャートである。 図６は本実施形態による受信装置における復号動作を示す模式図である。 図７は本実施形態の一例を説明するための、ポーラ符号の生成行列の一例を用いた行列式を例示する模式図である。 図８は本発明の本実施形態によるパンクチャリング集合および凍結集合を決定する第１ステップを説明するための行列を例示する図である。 図９は図８に示す第１ステップに続くパンクチャリング集合を決定する第２ステップＡを説明するための行列を例示する図である。 図１０は図９に示す第２ステップＡに続く凍結集合を決定する第２ステップＢを説明するための行列を例示する図である。 図１１は図１０に示す第２ステップＢに続くパンクチャリング集合を決定する第３ステップＡを説明するための行列を例示する図である。 図１２は図１１に示す第３ステップＡに続く凍結集合を決定する第３ステップＢを説明するための行列を例示する図である。 図１３は図１２に示す第３ステップＢに続くパンクチャリング集合を決定する第４ステップＡを説明するための行列を例示する図である。 図１４は図１３に示す第４ステップＡに続く凍結集合を決定する第４ステップＢを説明するための行列を例示する図である。 図１５は図１４に示す第４ステップＢに続くパンクチャリング集合を決定する第５ステップＡを説明するための行列を例示する図である。 図１６は図１５に示す第５ステップＡに続く凍結集合を決定する第５ステップＢを説明するための行列を例示する図である。 図１７は図１６に示す第５ステップＢに続くパンクチャリング集合を決定する第６ステップＡを説明するための行列を例示する図である。 図１８は図１７に示す第６ステップＢに続く凍結集合を決定する第６ステップＢを説明するための行列を例示する図である。 図１９は本実施形態によるパンクチャリング集合メモリと凍結集合メモリに格納されたデータの例を例示する図である。 図２０は本発明の本実施形態の他の例によるパンクチャリング集合と凍結集合とを決定するための別のアルゴリズムを例示する図である。 図２１は本発明の本実施形態による組織符号化のステップを示す模式図である。 図２２は本発明の本実施形態による組織復号のステップを示す模式図である。 図２３は本発明の本実施形態の第２例によるパンクチャリングパターンを生成するステップを示す模式図である。 図２４は本発明の本実施形態の第２例によるパンクチャリング配列を生成する方法を説明するための行列を例示する図である。
以下、「例示的」という用語は、本明細書において「例、実例、または例示として」の意味で使用される。本明細書で「例示的」として記載した実施形態は、他の実施形態よりも好ましい、あるいは有利であると解釈される必要は必ずしもない。
１．例示的な実施形態の概要
上述した従来の技術的課題は、本発明の例示的な実施形態の１つまたは複数の変形例によって解決することができる。より具体的には、パンクチャリング位置は、それらが最終的に一定値になるように選択される。このことは、Ｎ−Ｋ個のビットチャネルが復号器に事前に知られた一定値で凍結設定されるというポーラ符号の特性を使用することによって達成される。パンクチャリング位置の集合が最初に選択され、次にそれらのパンクチャリング位置に影響するビットチャネルが凍結設定される。
通常、パンクチャリング位置の選択は凍結集合とは関係ない。本発明の例示的実施形態によれば、凍結集合とパンクチャリング集合との間の関係が定義される。より具体的には、パンクチャドビットが一定の値を有するように凍結集合が選択される。パンクチャドビットは一定の値を有するので、受信機の復号器にはこの一定の値が前もって知らされる。従って、パンクチャドビットのためのいかなる復号も必要としない。パンクチャドビットは、最小数のインデックス、比較的高い復号誤り確率を有するインデックスが凍結されるように選択される。より詳細な方法は以下の段落で説明する。
１．１）パンクチャリング集合の二段階選択
パンクチャリング位置を選択する方法では、ポーラ符号用の生成行列に基づいて最適なビットチャネルを選択する二段階選択が行われる。第一段階では、重み１を有する生成行列の列がリストアップされる。この操作はパンクチャドビットを定値化するために１つのビットチャンネルのみが凍結されることを保証する。第二段階では、重み１を有する全ての列インデックスのうち、復号誤り確率の値が最も大きいインデックスがパンクチャリング用に選択される。次に、その選択されたインデックス番号を持つ列と行がそれぞれ削除されるか、またはすべてゼロの列と行に置き換えられる。二段階選択プロセスの各ステップの終わりに、定値化された１つのパンクチャリング位置が得られる。
上述した二段階の選択プロセスをＭ回繰り返すことにより、Ｍ個の定値化されたパンクチャリング位置の配列を得ることが可能であり、以下、これをパンクチャリング配列と呼ぶ。出力符号語内でパンクチャリングの必要があるインデックスを含む最終パンクチャリング集合は、パンクチャリング配列に対してビット反転置換演算を実行することによって取得され得る。Ｍ個のパンクチャリング位置が一定値になるのは、パンクチャリング位置に対応する行インデックス（ビットチャネル）が凍結されているからである。ポーラ符号では、凍結集合インデックスは、復号器に事前に知られている固定値（例えば、０ビット）を含む。したがって、パンクチャリング位置に固定値を含めることができる。すでに述べたように、これはパンクチャドビットに影響を与えるビットチャネル（すなわち生成行列の行インデックス）を凍結集合に含めることによって行われる。この例示的な実施形態では、凍結集合が修正される。以下、詳細を説明する。
１．２）凍結集合
オリジナルのポーラ符号では、凍結集合は分極ビットチャネルの復号誤り確率に基づいて選択される。これは、バタチャリア（Bhattacharyya）パラメータと呼ばれる、復号誤り確率の上限と見なしうるメトリックによって捉えることができる。分極ビットチャネルのバタチャリヤパラメータ（Ｚパラメータとも呼ばれる）を見出す方法の一つが、密度進化(Density Evolution)あるいはそのガウス近似であり得る。オリジナルのポーラ符号で凍結集合を決定するために、Ｎ個のビットチャネル全てを、それらの分極後のＺパラメータ値に従って並べ替えることができる。そして、Ｚパラメータの最高値を有するＮ−Ｋ個のビットチャネルを選択することで凍結集合を生成し得る。これらのＮ−Ｋ個の位置は非常に高い復号誤り確率を有すると考えられるので、これらの位置に情報を置くことはできない。情報の代わりに、一定の値によりそれらの位置を満たすことができる。この一定値は事前に復号器へ通知されうる。情報ビットは、比較的低いＺパラメータ値を有する残りのＫ個の位置に置くことができる。
本実施形態では、凍結集合は、上述した元の凍結集合から修正される。より具体的には、凍結集合は２つの異なる方法を用いた２つの部分として構築される。凍結集合の第１の部分はパンクチャリング法に基づいて構築される。パンクチャドビットを一定値にするために、パンクチャドビットに影響を与えるビットインデックスは凍結集合に含まれる。したがって、凍結集合に含まれると考えられるすべてのＮ−ＫインデックスのうちのＭインデックスが定数値パンクチャドビットを達成するために含まれる。凍結集合のＮ−Ｋ−Ｍ個の残りのインデックスは、Ｚパラメータのより高い値に基づくオリジナルの選択アプローチを使用して選択される。こうして、この例示的な実施形態における凍結集合、およびそれに対応する非凍結集合は、オリジナルのポーラ符号におけるそれとは異なり得る。
上述したように、パンクチャリングパターンの決定には２段階選択法が採用される。次に、２段階選択が最適な方法としてどのように機能するかについて詳細を述べる。
第１段階は、一定値パンクチャドビットの目的を達成するために最小数のビットチャネルが凍結されることを保証する。重要なことは、パンクチャリング方法がビットチャネルを過剰に凍結させないことを保証することである。その理由は、凍結集合は理想的には非常に高いＺパラメータを有するビットチャネルのみを含むべきであるということである。高Ｚパラメータ条件以外の何らかのパラメータ（ここでは、一定のパンクチャドビットを達成するために）に基づいて他の何らかのビットチャネルが凍結集合に含まれるとすれば、Ｚパラメータの値が低いビットチャネルが凍結集合に含まれる可能性がある。それゆえに、パンクチャリング方法により、最小数のビットチャネルの凍結が目的とされる。正確にＭ個のビットチャネルを凍結することでＭ個のパンクチャドビットを一定の値で生成するという目的を達成することを保証することができる。凍結集合の残りのＮ−Ｋ−Ｍ個の元は、それらが最も高いＺパラメータを有するＮ−Ｋ−Ｍ個のビットチャネルであるように選択されうる。したがって、パンクチャリングによって凍結されたビットチャネルを最小に制限するという第１の目的は、選択の第１段階によって保証される。
パンクチャリング方法における選択の第２段階は、パンクチャリング方式により凍結集合に含まれるビットチャネルが可能な限り高いＺ値を有することを保証する。したがって、第２段階は、一定値化したパンクチャドビットを保証するビットチャネルを選択すると同時に、これらの選択されたビットチャネルが可能な限り高い値のＺパラメータを有するようにする役目がある。したがって、選択の第１段階および第２段階の組み合わせは、最適ビットチャネルを凍結することで一定値パンクチャドビットの目的を達成することを保証する。ここで、「最適性」という概念は、第１段階および第２段階の結果として凍結されるビットチャネルが合計Ｚパラメータ値の可能な最高値を示すことに関する概念であり、当該Ｚパラメータは、一定値パンクチャドビットの目的に合致し当該目的を満たす最小数のビットチャネルが凍結されるという制約を満たす。
１．３）効果
上述したように、本実施形態では、パンクチャドビットが一定値となる。したがって、パンクチャドビットの値は事前に復号器に通知される。 パンクチャドビットが復号器に通知されないと、復号器はパンクチャド位置における初期ＬＬＲ値を０に設定する可能性があり、このためにパンクチャド位置における復号誤り確率を増加させる可能性がある。本実施形態によれば、復号器はパンクチャドビットの初期ＬＬＲ値を正または負の無限大に設定し、次いでＳＣまたはＳＣＬ復号を続行することができる。これによりビットエラーレート（BER）が低下しうる。
さらに、改善されたＢＥＲ性能を有する様々な長さ（必ずしも２のべき乗だけではない）のポーラ符号の設計が可能となる。さらに、パンクチャドビットは、それらの値が事前情報として復号器に通知され、それにより復号器が復号誤りなしにパンクチャド位置でビットを復号することが可能になるように選択される。
さらに、凍結集合は、パンクチャドビットが一定値になり、同時に可能な限り高い復号誤り確率を有するインデックスからなることを考慮して選択されることで、符号語のビット誤り率が低下しうる。
２．例示的な実施形態
以下、本発明の例示的な実施形態を添付の図面を用いて詳細に説明し、最後に例示的なシナリオを用いて説明する。本明細書に記載の実施形態は、本発明の概念が多種多様な状況で具体化され得るという事実を示すいくつかの特定の表現の例示に過ぎない。したがって、例示的な実施形態は本発明の範囲を限定するものではない。
２．１）システム構成
本発明の実施形態による通信装置を送信機または受信機として説明する。送信機と受信機は単一の通信装置に統合されてもよい。
図１に例示するように、送信機１０１は、メッセージ源１０２、ポーラ符号化方式の前方誤り訂正（Forward Error Correction：ＦＥＣ）符号化器１０３、パンクチャリング部１０４、および変調器１０５を含むデータ送信機能を備えている。これらの機能は、メモリ装置（図示せず）に格納されたそれぞれのプログラムを実行するプロセッサ上で実現されてもよい。本実施形態において、パンクチャリング部１０４は、凍結集合メモリ１０６およびパンクチャリング集合メモリ１０７を使用して、凍結集合およびパンクチャリング集合の決定動作を実行する。
メッセージ源１０２は、符号化され送信されるべき情報を生成する。ＦＥＣ符号化器１０３は、メッセージ源１０２によって生成された情報を符号化して長さＮの符号語を形成する。パンクチャリング部１０４は、パンクチャリングパターンで指定されたＭ個の位置で、ＦＥＣ符号化器１０３によって生成された符号語をパンクチャリングし、長さＮ−Ｍの短いパンクチャド符号語を得る。変調器１０５はパンクチャド符号語を変調し、それを送信するために無線周波数（ＲＦ）ユニット（図示せず）に送る。
パンクチャリング部１０４は凍結集合の一部を決定して凍結集合メモリ１０６に格納する。例えば、パンクチャリング部１０４は、凍結集合のＭ個の元を決定し、ここでＭはパンクチャリングされるべきビット数であり、次にＺパラメータあるいは等価的な復調誤り確率に基づいて、凍結集合の残りの部分、すなわち凍結集合の残りのＮ−Ｋ−Ｍ個の元を決定する。凍結集合はＦＥＣ符号化器１０３において使用され、パンクチャリング集合は符号語パンクチャリングに使用される。詳細は後述する。
図２に例示するように、受信装置２０１は、復調器２０２、デパンクチャリング部２０３、ＦＥＣ復調器２０４、および復号メッセージ処理部２０５を含むデータ受信機能を備えており、これら機能は、メモリ装置（図示せず）に記憶されているそれぞれのプログラムをプロセッサ上で実行することにより実現することができる。デパンクチャリング部２０３は、サイズＮのＬＬＲベクトルを作成する。パンクチャドビットのＬＬＲは、正または負の無限大に設定することができ、ＦＥＣ復調器２０４への入力として供給される。ＦＥＣ復調器２０４は、ＬＬＲベクトルに対して復号アルゴリズムを実行して復号メッセージを生成し、これが復号メッセージ処理部２０５に出力される。
２．２）パンクチャリング集合の決定
図３は、本発明の例示的実施形態によるパンクチャリング集合決定方法を説明する概略的フローチャートを示す。上述したように、パンクチャリング位置は二段階選択方法によって決定することができる。選択の第１段階（動作Ｓ３０１）において、チェックすべき条件は、選択されたパンクチャリング位置が最小数のビットチャネルを凍結して定値化される（constant-valued）ことである。これは、重み１を有する生成行列の列インデックスを選択することによって行うことができる（動作Ｓ３０２）。
第１選択段階の後に、第２選択段階（動作Ｓ３０３）が開始されてもよい。ここでチェックすべき条件は、選択の第１段階で得られた全てのインデックスのうち、復号誤り確率が最も高いインデックスを選択することである（動作Ｓ３０４、Ｓ３０５）。ここで、バタチャリアパラメータ（またはＺパラメータ）は、復号誤り確率のメトリックと解されうるものであり、インデックス間の比較に使用することができる。そして、選択されたインデックスはパンクチャリング配列に含める（動作Ｓ３０６）。その選択されたインデックスの列と、当該選択されたインデックスの列における値１を有する行と、が削除される（動作Ｓ３０７）。 列の削除はパンクチャリング操作として解釈され、行の削除は凍結操作として解釈される。
動作Ｓ３０７の実行には多くの変形例があり得るが、全ての変形例は本発明の範囲内にあると解釈されるべきである。代替実装例では、選択されたインデックスの列および行を削除するのではなく、すべてゼロの列および行にそれぞれ置き換えることも可能である。
第１段階操作と第２段階操作の組み合わせをＭ回繰り返して、Ｍ個のインデックスを含むパンクチャリング配列を得ることができる。最後に、動作Ｓ３０８に示されるように、出力符号語内でパンクチャリングされるべきインデックスを含むパンクチャリング集合は、Ｓ３０７で得られたパンクチャリング配列のビット反転置換によって得られる。
２．３）凍結集合の決定
図４は、本発明の実施形態による凍結集合決定方法を説明する概略図である。既に説明したように、凍結集合は２つの異なる方法を用いて２つの部分に分けて選択可能である。凍結集合の第１の部分は、パンクチャリング方式に基づいて選択することができる（動作Ｓ４０１）。図３において述べたように、生成行列の列インデックスは動作Ｓ３０５において選択されることができ、そこからパンクチャリング位置を取得することができる。そして、生成行列の（動作Ｓ３０５により取得された）選択インデックス列における値が１の行が選択され凍結集合に含める（動作Ｓ４０２）。一例では、パンクチャリング方式から決定される凍結集合の第１の部分は、動作Ｓ３０１〜Ｓ３０７をＭ回繰り返すことによって取得され得るパンクチャリング配列全体を含む。したがって、パンクチャリング配列に含まれるＭ個のインデックスは、凍結集合のＭ個のインデックスを構成することができる。
凍結集合の残りのＮ−Ｋ−Ｍ個のインデックスは、第２の方法によって決定されてもよい（動作Ｓ４０３）。一例として、まだ凍結されていない全てのＮ−Ｍ個の残りのインデックスは、それらの復号エラー確率または等価的なそれらのＺパラメータに従ってソートされる（動作４０４）。次に、最大の復号誤り確率（または等価的なＺパラメータ）を有するＮ−Ｍ−Ｋ個のインデックスが選択され凍結集合に含める（動作Ｓ４０５）。
２．４）符号語のパンクチャリング
図５を参照して、本発明の例示的な実施形態に従って符号化メカニズムを説明する。まず、変更された凍結集合を図４で説明したように構築し、残りのＫ個のインデックスを非凍結集合に含める（動作Ｓ５０１）。次に、情報ビットをＫ個の非凍結位置に、固定値（例えば０ビット）を凍結インデックス位置に、それぞれ入れることによって、「ｕベクトル」と呼ばれる長さＮのベクトルが構成される（動作Ｓ５０２）。そして、ｕベクトルに対してビット反転置換操作を行う（動作Ｓ５０３）。符号語は、ビット反転置換ベクトルとＮ×Ｎ生成行列とを乗算することによって生成される（動作Ｓ５０４）。最後に、生成された符号語を、動作Ｓ３０８で得られたパンクチャリング集合で指定されたＭ個の位置でパンクチャリングして、長さＮ−Ｍの短い長さのパンクチャド符号語を生成する（動作Ｓ５０５）。
２．５）デパンクチャリング
図６を参照して、本発明の例示的な実施形態に従って復号化メカニズムを説明する。デパンクチャリング部２０３は、パンクチャドビットのＬＬＲ値が正または負の無限大に設定された長さＮのＬＬＲベクトルを構築する（動作Ｓ６０１）。例えば、符号化前に凍結インデックスが０ビットで埋められる場合、パンクチャドビットのＬＬＲは正の無限大に設定されうる。そして、復調器２０４は、この長さＮのＬＬＲベクトルを入力として用い復号を行う（動作Ｓ６０２）。ひとつの例示的実施形態では、復調器２０４は、逐次除去（ＳＣ）復号アルゴリズム、逐次除去リスト（ＳＣＬ）復号アルゴリズム、および巡回冗長検査（Cyclic Redundancy Check：ＣＲＣ）支援リスト復号アルゴリズムのうちの１つを使用することができる。復調器２０４は、復号されたメッセージである長さＮのベクトルを出力することができる。
３．第１例
本発明の実施形態の一例をポーラ符号の場合について詳細に説明する。
３．１）パンクチャリング方法の概要
図７は、本発明の例示的実施形態によるパンクチャリング方法を更に説明するための例示的な式を示す。まず、符号長Ｎの符号化メカニズムと、４ビットがそれぞれＵ０、Ｕ１、Ｕ２およびＵ３である符号化されていない入力ベクトル７０１と、基底行列としての４×４生成行列７０２と、符号ビットがＣ０、Ｃ１、Ｃ２、Ｃ３である符号化された符号語７０３と、を仮定する。４×４生成行列７０２の各列は、それぞれ参照番号７０４、７０５、７０６および７０７として別々に示されている。この例から分かるように、符号語７０３のそれぞれの符号ビットＣ０−Ｃ３は、
Ｃ０＝Ｕ０＋Ｕ１＋Ｕ２＋Ｕ３、
Ｃ１＝Ｕ２＋Ｕ３、
Ｃ２＝Ｕ１＋Ｕ３、および
Ｃ３＝Ｕ３
によって表される。
したがって、符号ビットＣ０をパンクチャリングし、同時にそれを定数値にするためには、４つの入力ビットＵ０、Ｕ１、Ｕ２およびＵ３すべてを凍結する必要がある。したがって、情報ビットを送信することはできない。また、符号ビットＣ１をパンクチャリングし、それを同時に定数値にするためには、２つの入力ビットＵ２およびＵ３を凍結しなければならない。符号ビットＣ２についても同様に、２つの入力ビットＵ１およびＵ３を凍結する必要がある。しかし、符号ビットＣ３については、１つの入力ビットＵ３のみが凍結される必要がある。したがって、符号ビットＣ３は、最小数のインデックスが凍結されるという条件を満たすため、ここではパンクチャリング位置として選択される。これが、図３に示すように、パンクチャリングパターンの選択の第１段階で重み１の列が選択される理由である。この場合、選択の第１段階に適しているのは列７０７だけである。したがって、選択の第２段階を実行する必要はない。次に、列７０７と生成行列７０２の列７０７における値１を有する最後の行がそれぞれパンクチャリングと凍結のために削除される。もう１ビットをパンクチャリングする必要がある場合、列７０５および７０６の両方が重み１を有しているので、選択の第２段階を用いて、復号誤り確率がより高い方を選択する。
３．２）パンクチャリング集合および凍結集合の決定の例
以下、長さＮ＝１６のポーラ符号のための生成行列８０１を基底行列として、図８から図１９を順に参照しながら、パンクチャリング方法の一例をさらに説明する。情報長Ｋとパンクチャリングされる符号ビット数Ｍは、それぞれＫ＝８、Ｍ＝６であるとする。
図８に例示するように、最初に、選択の第１段階を使用して、列８０３が重み１を有する唯一の列であるとして選択される。そのため、列８０３のインデックスがパンクチャリング配列に含まれる。列８０３の値１の位置に対応する行８０２のインデックスは凍結集合に含まれる。
図９に例示するように、図８で説明したパンクチャリング配列内の列８０３の列インデックスを選択した後、列８０３および行８０２は削除されるか、すべてゼロにされる。それに続いて、残りの列から重み１を有する列が、パンクチャリング配列の２番目の元に対する選択の第１段階として、列挙される。ここでは、列８０４、８０５、８０６および８０７が選択の第１段階に適した列に該当する。次に、列８０４、８０５、８０６および８０７のインデックスは、パンクチャリング位置の選択の第２段階において、復号誤り確率（または等価的なＺパラメータ）に従ってソートされてもよい。列８０４、８０５、８０６および８０７の復号誤り確率（または等価的なＺパラメータ）が比較された結果、列８０７のインデックスが、それらの中で最も大きいＺパラメータを有するものとして選択されたと仮定する。
図１０に例示するように、列８０７は全てゼロで埋められる。列８０７の値１の位置に対応する行インデックスは図９に示すように行８０８であるから、行８０８も全てゼロで埋められる。列８０７のインデックスはパンクチャリング配列に含められる。行８０８のインデックスは凍結集合に含められる。
図１１に例示するように、パンクチャリング配列内の第３の元を選択するために、選択の第１段階が再び実行され、列重み１を有する列として列８０４、８０５および８０６が得られる。
図１２に例示するように、列８０４、８０５および８０６のインデックスの復号誤り確率（または等価的なＺパラメータ）を比較した後、列８０６のインデックスが最も大きなＺパラメータを有するものとして選択されたと仮定する。したがって、列８０６はすべてゼロで埋められる。列８０６の値１の位置に対応する行インデックスは行８０９であるので、行８０９も全てゼロで埋められる。列８０６のインデックスはパンクチャリング配列に含められる。 行８０９のインデックスは凍結集合に含められる。
図１３に例示するように、パンクチャリング配列内の第４の元を選択するために、選択の第１段階が再び実行され、列重み１を有する列として列８０４、８０５および８１０が得られる。
図１４に例示されるように、列８０４、８０５および８１０のインデックスの復号誤り確率（または等価的なＺパラメータ）を比較した後、列８１０のインデックスが最も大きいＺパラメータを有するものとして選択されたと仮定する。したがって、列８１０はすべてゼロで埋められる。 列８１０の値１の位置に対応する行インデックスｔは行８１１であるから、行８１１も全てゼロで埋められる。列８１０のインデックスはパンクチャリング配列に含められ、行８１１のインデックスは凍結集合に含められる。
図１５に例示されるように、パンクチャリング配列内の５番目の元を選択するために、選択の第１段階が再び実行され、列重み１を有する列として列８０４および８０５を得る。
図１６に例示されるように、列８０４および列８０５のインデックスの復号誤り確率（または等価的なＺパラメータ）を比較した後、列Ｓ８０５のインデックスがそれらの中で最も大きいＺパラメータを有するものとして選択されたと仮定する。したがって、列８０５はすべてゼロで埋められる。列８０５の値１の位置に対応する行インデックスは行８１２であるので、行８１２も全てゼロで埋められる。列８０５のインデックスはパンクチャリング配列に含められ、行８１２のインデックスは凍結集合に含められる。
図１７に例示するように、パンクチャリング配列内の６番目の元を選択するために、選択の第１段階が再び実行され、列重み１を有する列として列８０４、８１３および８１４が得られる。
図１８に例示するように、列８０４、８１３および８１４のインデックスの復号誤り確率（または等価的なＺパラメータ）を比較した後、列８１４のインデックスが最も大きいＺパラメータを有するものとして選択されたと仮定する。したがって、列８１４はすべてゼロで埋められる。列８１４の値１の位置に対応する行インデックスは行８１５であるので、行８１５も全てゼロで埋められる。列８１４のインデックスはパンクチャリング配列に含められ、行８１５のインデックスは凍結集合に含められる。
図１９は、図８〜図１８に示した上記の例に従って得られたパンクチャリング配列、パンクチャリング集合、凍結集合、および非凍結集合を示す。符号長Ｎ＝１６とすると、全てのビットチャネルまたはインデックスの集合は０〜１５で書くことができる。Ｍ＝６の場合にパンクチャリング方法を使用して、参照符号８５０によって示されるようにパンクチャリング配列Ｐが得られる。パンクチャリング集合Ｐｐｕｎｃは、パンクチャリング配列Ｐに対してビット反転演算を実行することによって符号８５１で示すように得られる。パンクチャリング方式に基づいて、凍結符号Ｆ０の一部は符号８５２で示すように得られる。凍結集合Ｆ１の残りのＮ−Ｋ−Ｍ＝２個のインデックスは、参照番号８５３によって示されるように、Ｚパラメータの最高値に従って取得される。合計凍結集合Ｆは、参照番号８５４によって示されるように、集合Ｆ０およびＦ１の和集合として取得される。非凍結集合は、全てのビットチャネルまたはインデックスの集合の補集合であり、参照番号８５５によって示されるように得られる。
図２０は、上記と同じパンクチャリング配列を生成するための単純な代替アルゴリズムを示す。当該アルゴリズムは符号長Ｎを入力とし、その対応するパンクチャリング配列Ｐ（Ｎ）を出力し得る。図２０に示すように、Ｐ（Ｎ）のｉ番目の元であるＰｉ （Ｎ）は、以下の式により計算することができる。
ここで、ｉは０以上Ｎ未満の整数であり、Ｐｉ （Ｎ）は符号長Ｎ（Ｎ＞＝２）のときのＰ（Ｎ）のｉ番目の元であり、Ｐ０ （１）＝０である。Ｐ（Ｎ）にビット反転置換演算を実行することでパンクチャリング集合Ｐｐｕｎｃを生成することができる。
３．３）組織符号化および復号
上記の符号化および復号化は、非組織符号化／復号に基づく。ここでは、図２１および図２２を参照して、組織符号化／復号について説明する。
図２１は、本発明の一実施形態によるポーラ符号の組織符号化を示すフローチャートである。最初に、パンクチャリング集合は、図３で説明した方法を使用して構築することができる（動作Ｓ９０１）。次に、凍結集合は、図４で説明した方法に従って決定される（動作Ｓ９０２）。変更された非凍結集合は、全インデックスの集合と凍結集合との差分をとることにより決定される（動作Ｓ９０３）。Ｋ×Ｋ行列Ｇ−１ ＡＡは、Ｋを非凍結集合のサイズとして、非凍結集合に対応する行と列の元を使用して構築される（動作Ｓ９０４）。そして、長さＫの情報ベクトルに行列Ｇ−１ ＡＡを乗算することで、長さＫのベクトルｍｓが構築される（動作Ｓ９０５）。次に、非凍結位置にベクトルｍｓａｔの元を、その他の位置に０を入れることによって、長さＮの入力ベクトルｕが構築される（動作Ｓ９０６）。そして、ｕベクトルに対してビット反転置換が実行される（動作Ｓ９０７）。最後に、ビット反転置換されたｕベクトルが生成行列と乗算されることで符号語を生成する（動作Ｓ９０８）。
図２２は、本発明の一実施形態によるポーラ符号の組織復号を例示するフローチャートである。これは、パンクチャドビットの対数尤度比（ＬＬＲ）値を正または負の無限大にすることによって実行され得る（動作Ｓ１００１）。例えば、符号器側の符号化されていないベクトルの凍結インデックス位置が０ビットで埋められたならば、復号が開始される前に復号器によってパンクチャド位置のＬＬＲとして正の無限大が使用されうる。
次に、復調器は、長さＮのＬＬＲベクトルを入力として使用し、復号アルゴリズムを実行する（動作Ｓ１００２）。 例えば、復調器は、逐次除去（ＳＣ）復号または逐次除去リスト（ＳＣＬ）復号アルゴリズムを使用することができる。復号アルゴリズムを実行した後、復号器は長さＮのベクトルを出力する（動作Ｓ１００３）。復調器出力の非凍結位置のビットは、長さＫのベクトルを構築するために使用される（動作Ｓ１００４）。続いて、動作Ｓ１００４で構築したベクトルに行列Ｇ−１ ＡＡを乗算して復号メッセージを得る（動作Ｓ１００５）。
４．第２例
ポーラ符号におけるパンクチャリングパターンを生成するための第２例は、以下のように導入される。この例によれば、生成行列に対する行削除または列削除のような操作なしに、一定値化されたパンクチャドビットを達成するパンクチャリングパターンを生成することが可能である。その代わり、この方法はただ単にインデックスのバイナリ展開を使用する。
図２３に例示するように、まず、パンクチャリング配列Ｑをランダムに選択されたパンクチャリング配列に初期化する（動作Ｓ１１０１）。 あるいは、ランダムに選択されたパンクチャリング配列の代わりに、良好なパンクチャリング配列（例えば、前述の方法によって得られるパンクチャリング配列）もまた、Ｑにおける初期値として使用され得る。次いで、整数ｋｊが、｛０、１、・・・、Ｎ−１｝から選択され得る（動作Ｓ１１０２）。
ここでは、以下の式が採用される。整数ａ（０=<ａ<Ｎ）に対して、（ａ０、ａ１、・・・、ａｎ−１）を次のようにａの二進展開を示すものとする。
ここで、すべてのｒ＝０、１、・・・、ｎ−１であってｎ＝ｌｏｇ２Ｎに対してａｒ∈｛０、１｝である。２つの整数ａとｂ（０＝＜ａ、ｂ＜Ｎ）について、すべてのｒ＝０、１、・・・、ｎ−１でａｒ＞＝ｂｒであれば、
と表すものとする。
そして、集合Ｐ（ｋ）は次式により算出されうる（動作Ｓ１１０３）。
ここで、ｕは｛０、１、・・・、Ｎ−１｝における整数である。
は、全てのｒ＝０、１、・・・、ｎ−１に対してｕｒ＞＝ｋｒであることを表わす。
動作Ｓ１１０２およびＳ１１０３は、和集合ＵｊＰ（ｋｊ）のサイズがＭに等しくなるまで繰り返すことができ、ＵｊＰ（ｋｊ）は、｛０，１， ．．．，Ｎ−１｝におけるｋｊのいくつかの選択された値に対応する集合Ｐ（ｋｊ）の和集合を表す（動作Ｓ１１０４）。ここで記号「Ｕ」は集合の「和集合」を表す数学的記号である。 動作Ｓ１１０４における｜ＵｊＰ（ｋｊ）｜は集合ＵｊＰ（ｋｊ）のサイズまたは濃度を表す。 続いて、和集合ＵｊＰ（ｋｊ）をメトリックに関して集合Ｑと比較して、２つの集合間のより良い集合を見つけることができる（動作Ｓ１１０５）。比較に使用されるメトリックとしては、一般性を失うことなく、和集合ＵｊＰ（ｋｊ）と集合Ｑに含まれるインデックスのバタチャリヤパラメータを使用することができる。一例として、和集合ＵｊＰ（ｋｊ）におけるインデックスのバタチャリヤパラメータの合計を、集合Ｑにおけるインデックスのバタチャリヤパラメータの合計と比較することができる。どちらがより高い値を示す集合であるかによって、当該対応する集合がより良い集合であると判断することができる。他の任意のメトリックを用いて、いずれがより良い集合であるかを見つけることもでき、そのような任意のメトリックも本発明の範囲内にあると解釈されるべきである。例えば、そのようなメトリックは、前記集合およびパンクチャリング配列にそれぞれ含まれるインデックスの復号誤り確率の合計；パンクチャド分極行列の指数；およびパンクチャド符号の最小距離、のうちの少なくとも１つであり得る。
選択されたメトリックに関してＵｊＰ（ｋｊ）がより良い集合であると判明した場合、ＵｊＰ（ｋｊ）はＱに保存される（動作Ｓ１１０６）。 動作Ｓ１１０２〜Ｓ１１０６を所定回数繰り返すことにより、最適集合Ｑを求めることができる（動作Ｓ１１０７）。あるいは、所定回数繰り返す代わりに、選択されたメトリックに関する最適な集合Ｑをしらみつぶしで探索するように動作Ｓ１１０２〜Ｓ１１０６を繰り返すことができる。最終反復の終わりに得られた集合Ｑはパンクチャリング配列として使用されうる。得られたパンクチャリング配列のビット反転置換はパンクチャリング集合として使用されうる。
図２４は、Ｎ＝３２の場合に上述した方法に従って集合Ｐ（ｋ）を計算する一例を示す。この例では、集合Ｐ（１３）が次のように示されている：Ｐ（１３）＝｛１３、１５、２９、３１｝。この理由は、整数１３の２進展開の各ビットが、整数１５、２９、３１および１３自体の２進展開の対応するビット以下であるからである。０〜３１の範囲でその他のすべての整数に対して、それらの２進展開における少なくともひとつのビットは、整数１３の２進展開における対応するビットよりも小さい。インデックス１３、１５、２９および３１が凍結設定されるならば、出力符号語において｛１３、１５、２９、３１｝のビット反転置換値に対応する位置で値０の符号ビットを得ることが可能である。したがって、｛１３、１５、２９、３１｝のビット反転置換値に対応する位置が出力符号語においてパンクチャリングされるならば、復調器は依然としてそれらの位置が０ビットの値を有していたことを知ることができる。そして、復調器は、｛１３、１５、２９、３１｝のビット反転置換値に対応する位置にある符号ビットの初期ＬＬＲを無限大に設定し、復号を開始することができる。
適用可能であれば、本明細書によって提供される様々な実施形態は、ハードウェア、ソフトウェア、またはハードウェアとソフトウェアの組み合わせを用いて実装され得る。また、適用可能であれば、本明細書に記載の様々なハードウェア構成要素および／またはソフトウェア構成要素は、本明細書の精神から逸脱することなく、ソフトウェア、ハードウェア、および／またはその両方を含む複合コンポーネントに組み合わせることができる。適用可能であれば、本明細書に記載の様々なハードウェア構成要素および／またはソフトウェア構成要素は、本発明の精神から逸脱することなく、ソフトウェア、ハードウェア、またはその両方を含むサブコンポーネントに分離することができる。さらに、適用可能であれば、ソフトウェア構成要素をハードウェア構成要素として実装することができ、またその逆も可能であると考えられる。
デバイスによって実行されるコンピュータプログラムなどの本明細書によるアプリケーションソフトウェアは、１つまたは複数のコンピュータ可読媒体に格納することができる。本明細書で特定されるステップは、ネットワーク化された、および／またはその他の、１つまたは複数の汎用または特定用途のコンピュータおよび／またはコンピュータシステムを使用して実施され得る。適用可能であれば、本明細書に記載の特徴を提供するために、本明細書に記載の様々なステップの順序を変更し、複合ステップに結合し、および／またはサブステップに分割することができる。
本明細書の実施形態が記載されたが、これらの実施形態は本発明を例示するものであり限定するものではない。
また、本明細書の実施形態はこれらの実施形態に限定されるべきではなく、本明細書の原理に従って当業者によって数多くの変更および変形がなされてもよく、以下の特許請求の範囲に記載されるように、本明細書の精神および範囲内に含まれることも理解されるべきである。
上記の例示的な実施形態は、無線ピアツーピア（Ｐ２Ｐ）ネットワークに適用することができる。
５．付記
上記の実施形態の一部又は全部は、以下の付記として記載されうるが、これらに限定されるものではない。
（付記１）
入力ベクトルを符号化してポーラ符号の符号語を出力する符号化器と、
凍結ビットの位置の凍結集合とパンクチャドビットの位置のパンクチャリング集合とを格納するように構成されたメモリと、
一組の命令を実行するように構成された少なくとも一つのプロセッサと、
からなり、前記一組の命令が、
ａ）パンクチャドビットが定数値を有するように前記凍結集合を設定し、
ｂ）最小数のインデックスが前記ステップａ）に従って凍結されるようにパンクチャドビットの位置を選択し、
ｃ）前記ステップａ）およびｂ）に従って選択された複数のインデックスのうち最も高い復号誤り確率を有するインデックスを凍結し、
ｄ）前記ステップｂ）およびｃ）を所定回数反復することでインデクス配列を生成し、
ｅ）前記ステップｄ）において得られた配列のビット反転置換を実行して前記パンクチャリング集合におけるパンクチャドビットの位置を生成する、
ステップからなる、ことを特徴とする通信装置。
（付記２）
付記１に記載の通信装置であって、
前記ステップｂ）において、単一のインデックスが前記ステップａ）に従って凍結されることを特徴とする通信装置。
（付記３）
付記１または２に記載の通信装置であって、
前記ステップｂ）において、重み１を有する少なくとも１つの列がポーラ符号のための生成行列から選択されることを特徴とする通信装置。
（付記４）
付記３に記載の通信装置であって、
前記ステップｃ）が、
重み１を有する複数の列の復号誤り確率を比較し、
前記最も高い復号誤り確率を有する一つの列を選択する、
ことを特徴とする通信装置。
（付記５）
付記３または４に記載の通信装置であって、
前記ステップｃ）が、更に、
前記一つの列においける値１の位置に対応する行のインデックスを前記凍結集合に含める、
ことを特徴とする通信装置。
（付記６）
付記１−４のいずれか１項に記載の通信装置であって、
前記ステップｄ）が、更に、
前記インデックス配列を凍結ビットの位置として前記凍結集合に含める、
ことを特徴とする通信装置。
（付記７）
付記１−６のいずれか１項に記載の通信装置であって、
前記ステップｄ）において、前記ステップｂ）およびｃ）がパンクチャリングされるビット数と同じ回数だけ繰り返される、ことを特徴とする通信装置。
（付記８）
付記１−６のいずれか１項に記載の通信装置であって、
前記ステップｄ）が、更に、
前記ステップｃ）により得られたインデックスに対応するポーラ符号の生成行列の行および列を、それぞれ全ゼロ行および全ゼロ列に置き換える、
ことを特徴とする通信装置。
（付記８−１）
付記１−６のいずれか１項に記載の通信装置であって、
前記ステップｄ）が、更に、
前記ステップｃ）により得られたインデックスに対応するポーラ符号の生成行列の行および列を削除する、
ことを特徴とする通信装置。
（付記９）
付記５または６に記載の通信装置であって、
前記ステップｄ）が、更に、
前記凍結集合に含まれていない復号誤り確率の最も高い値を有する少なくとも一つのインデックスを、前記凍結集合に含めて前記凍結集合の残りの元を満たすために選択する、
ことを特徴とする通信装置。
（付記１０）
付記１−９のいずれか１項に記載の通信装置であって、
前記符号化器により符号化された符号語が、送信前に、前記パンクチャリング集合により特定された位置でパンクチャリングされる、
ことを特徴とする通信装置。
（付記１１）
付記１−１０のいずれか１項に記載の通信装置であって、
バタチャリヤパラメータが復号誤り確率のためのメトリックとして使用されることを特徴とする通信装置。
（付記１２）
付記１−１１のいずれか１項に記載の通信装置であって、
前記プロセッサが前記命令を実行して以下の式を計算し、
ここで、Ｎはポーラ符号の符号長、ｉは０以上Ｎ未満の整数、Ｐｉ （Ｎ）は符号長Ｎ（Ｎ＞＝２）のときのＰ（Ｎ）のｉ番目の元、Ｐ（Ｎ）はポーラ符号のためのパンクチャリング配列、Ｐ０ （１）＝０である、
ことを特徴とする通信装置。
（付記１３）
付記１−１２のいずれか１項に記載の通信装置を有する送信装置と、
前記送信装置から受信した符号化された符号語を復号する復号器を有する受信装置と、
を有し、パンクチャドビットが前記復号器へ通知される定数値を有する、
ことを特徴とする通信システム。
（付記１４）
付記１３に記載の通信システムであって、
前記復号器が、前記パンクチャドビットの初期対数尤度比の値を正あるいは負の無限大の少なくとも一つに設定する、ことを特徴とする通信システム。
（付記１５）
付記１３または１４に記載の通信システムであって、
逐次除去復号アルゴリズム、逐次除去リスト復号アルゴリズムおよび巡回冗長検査（ＣＲＣ）支援逐次除去リスト復号アルゴリズムの少なくとも一つが前記復号器の復号に使用される、ことを特徴とする通信システム。
（付記１６）
ポーラ符号のためのパンクチャリング方法であって、
ａ）パンクチャドビットが定数値を有するように凍結集合を設定し、
ｂ）最小数のインデックスが前記ステップａ）に従って凍結されるようにパンクチャドビットの位置を選択し、
ｃ）前記ステップａ）およびｂ）に従って複数のインデックスのうち最も高い復号誤り確率を有するインデックスを凍結し、
ｄ）前記ステップｂ）およびｃ）を所定回数反復することでインデクス配列を生成し、
ｅ）前記ステップｄ）において得られた配列のビット反転置換を実行して前記パンクチャリング集合におけるパンクチャドビットの位置を生成する、
ステップからなることを特徴とするパンクチャリング方法。
（付記１７）
付記１６に記載のパンクチャリング方法であって、前記ステップｃ）が、更に、
重み１を有する複数の列の復号誤り確率を比較し、
前記最も高い復号誤り確率を有する一つの列を選択する、
ステップを有することを特徴とするパンクチャリング方法。
（付記１８）
付記１６に記載のパンクチャリング方法であって、前記ステップｄ）が、更に、
凍結ビットの位置として前記インデックス配列を前記凍結集合に含めるステップを有することを特徴とするパンクチャリング方法。
（付記１９）
付記１７に記載のパンクチャリング方法であって、前記ステップｃ）が、更に、
前記１つの列における値１の位置に対応する行のインデックスを前記凍結集合に含めるステップを有することを特徴とするパンクチャリング方法。
（付記２０）
付記１８または１９に記載のパンクチャリング方法であって、前記ステップｄ）が、更に、
前記凍結集合に含まれていない復号誤り確率の最も高い値を有する少なくとも一つのインデックスを、前記凍結集合に含めて前記凍結集合の残りの元を満たすために選択するステップを有することを特徴とするパンクチャリング方法。
（付記２１）
付記１６−２０のいずれか１項に記載のパンクチャリング方法であって、
バタチャリヤパラメータが復号誤り確率のためのメトリックとして使用されることを特徴とする通信装置。
（付記２２）
付記１６−２１のいずれか１項に記載のパンクチャリング方法であって、
前記ステップａ）〜ｄ）が以下の式を計算することで実行され、
ここで、Ｎはポーラ符号の符号長、ｉは０以上Ｎ未満の整数、Ｐｉ （Ｎ）は符号長Ｎ（Ｎ＞＝２）のときのＰ（Ｎ）のｉ番目の元、Ｐ（Ｎ）はポーラ符号のためのパンクチャリング配列、Ｐ０ （１）＝０である、
ことを特徴とするパンクチャリング方法。
（付記２３）
ポーラ符号のための符号化器を含む送信装置としてコンピュータを機能させるプログラムであって、
ａ）パンクチャドビットが定数値を有するように凍結集合を設定し、
ｂ）最小数のインデックスが前記ステップａ）に従って凍結されるようにパンクチャドビットの位置を選択し、
ｃ）前記ステップａ）およびｂ）に従って複数のインデックスのうち最も高い復号誤り確率を有するインデックスを凍結し、
ｄ）前記ステップｂ）およびｃ）を所定回数反復することでインデクス配列を生成し、
ｅ）前記ステップｄ）において得られた配列のビット反転置換を実行して前記パンクチャリング集合におけるパンクチャドビットの位置を生成する、
命令からなることを特徴とするプログラム。
（付記２４）
パンクチャドビットが定数値を有するようにポーラ符号のためのパンクチャリングパターンを設計する方法であって、
パンクチャドビットが定数値を有するように凍結インデックス集合の一部を選択し、
最小数のビットインデックスを凍結し、復号誤り確率が比較的高い値のビットインデックスを凍結するようにパンクチャリング集合を選択する、
ことを特徴とする方法。
（付記２５）
付記２４に記載の方法であって、パンクチャリング位置が、列重み１を有するポーラ符号の生成行列の列を選択することによって決定される、ことを特徴とする方法。
（付記２６）
付記２４および２５に記載の方法であって、列重み１を有する複数の列に応じて、それらのうちで復号誤り確率が最も高い値を有するインデックスがパンクチャリング用に選択される、ことを特徴とする方法。
（付記２７）
付記２４−２６のいずれか１項に記載の方法であって、パンクチャリング用に選択された前記列インデックスにおいて値１を有する前記生成行列の行が凍結インデックス集合に含められる、ことを特徴とする方法。
（付記２８）
付記２５に記載の方法であって、前記選択された列に対応するインデックスが凍結ビットの位置の凍結集合に含められる、ことを特徴とする方法。
（付記２９）
付記２４−２８のいずれか１項に記載の方法であって、前記凍結集合が、
前記凍結インデックス集合の部分を、前記パンクチャドビットが前記定数値を有するように決定する第１動作と、
前記凍結インデックス集合の残りの部分を、前記第１動作により凍結集合に含まれない前記残りのインデックスから最も高い復号誤り確率を有するビットインデックスを選択することにより決定する第２動作と、
によって決定される、ことを特徴とする方法。
（付記３０）
入力ベクトルを符号化してポーラ符号の符号語を出力する符号化器と、
凍結ビットの位置の凍結集合とパンクチャドビットの位置のパンクチャリング集合とを格納するように構成されたメモリと、
一組の命令を実行するように構成された少なくとも一つのプロセッサと、
からなり、前記一組の命令が、
ａ）パンクチャリング配列Ｑを初期化し、
ｂ）０からＮ−１までの範囲内で整数ｋｊを選択し、
ｃ）和集合ＵｊＰ（ｋｊ）のサイズがＭに等しくなるまで前記ステップｂ）を繰り返し、ＵｊＰ（ｋｊ）は、｛０，１， ．．．，Ｎ−１｝におけるｋｊに対する集合Ｐ（ｋｊ）の和集合として計算され、
ｄ）前記集合ＵｊＰ（ｋｊ）が所定のメトリックに関して前記パンクチャリング配列Ｑより良くなると判断されると、前記パンクチャリング配列Ｑを前記集合ＵｊＰ（ｋｊ）によって更新し、
ｅ）前記所定のメトリックに関して最良のパンクチャリング配列Ｑが得られるまで前記ステップｂ）、ｃ）およびｄ）を繰り返し、
ｆ）前記最良のパンクチャリング配列のビット反転置換を計算して前記パンクチャリング集合におけるパンクチャドビットの位置を生成する、
ステップからなる、ことを特徴とする通信装置。
（付記３１）
付記３０に記載の通信装置であって、前記ステップａ）において、前記パンクチャリング配列が、０からＮ−１の範囲の元を非反復的に有する長さＭのランダム選択配列へ初期化される、ことを特徴とする通信装置。
（付記３２）
付記３０に記載の通信装置であって、前記ステップａ）において、前記パンクチャリング配列が、付記１６−２２のいずれか１項に記載の方法により生成される良好なパンクチャリング配列へ初期化される、ことを特徴とする通信装置。
（付記３３）
付記３０−３２のいずれか１項に記載の通信装置であって、前記ステップｂ）において、前記集合Ｐ（ｋｊ）は次式により算出され、
ここで、ｕは｛０、１、・・・、Ｎ−１｝における整数であり、
は、全てのｒ＝０、１、・・・、ｎ−１に対してｕｒ＞＝ｋｒであることを表わし、ここで、ｕｒおよびｋｒは、それぞれｕおよびｋの二進展開のｒ番目のビットを表す、
ことを特徴とする通信装置。
（付記３４）
付記３０−３３のいずれか１項に記載の通信装置であって、前記ステップｄ）において、前記所定メトリックが
和集合ＵｊＰ（ｋｊ）および前記パンクチャリング配列Ｑにそれぞれ含まれるインデックスの復号誤り確率の合計；
前記パンクチャド分極行列の指数；および
前記パンクチャド符号の最小距離、
の少なくとも一つである、
ことを特徴とする通信装置。
（付記３５）
付記３０−３４のいずれか１項に記載の通信装置であって、前記ステップｅ）において、前記ステップｂ）、ｃ）およびｄ）が所定回数だけ繰り返されることで、選択されたメトリックに関して、前記最良のパンクチャリング配列を生成し、あるいはしらみつぶし探索を実行する回数だけ繰り返されることで、前記最良のパンクチャリング配列を生成する、
ことを特徴とする通信装置。
（付記３６）
付記３０−３５のいずれか１項に記載の通信装置であって、前記ステップｅ）において、前記最良のパンクチャリング配列のインデックスが凍結設定される、
ことを特徴とする通信装置。
（付記３７）
付記３０−３６のいずれか１項に記載の通信装置であって、前記ステップｆ）において得られた前記パンクチャリング集合における前記インデックスに対応するビットが、送信前に、前記符号化された符号語でパンクチャリングされる、
ことを特徴とする通信装置。
（付記３８）
付記３０−３７のいずれか１項に記載の前記通信装置を有する送信装置と、
前記送信装置から受信した符号化された符号語を復号する復号器を有する受信装置と、
を有し、パンクチャドビットが前記復号器へ通知される定数値を有する、
ことを特徴とする通信システム。
（付記３９）
付記３８に記載の通信システムであって、
前記復号器が、前記パンクチャドビットの初期対数尤度比の値を正あるいは負の無限大の少なくとも一つに設定する、ことを特徴とする通信システム。
１０１ 送信機
１０３ ＦＥＣ符号化器
１０４ パンクチャリング部
１０５ 変調器
１０６ 凍結集合メモリ
１０７ パンクチャリング集合メモリ
２０１ 受信機
２０２ 復調器
２０３ デパンクチャリング部
２０４ ＦＥＣ復調器
２０５ 復号メッセージ処理部

Claims (10)

  1. 入力ベクトルを符号化してポーラ符号の符号語を出力する符号化器と、
    凍結ビットの位置の凍結集合とパンクチャドビットの位置のパンクチャリング集合とを格納するように構成されたメモリと、
    一組の命令を実行するように構成された少なくとも一つのプロセッサと、
    からなり、前記一組の命令が、
    ａ）パンクチャドビットが定数値を有するように前記凍結集合を設定し、
    ｂ）最小数のインデックスが前記ステップａ）に従って凍結されるようにパンクチャドビットの位置を選択し、
    ｃ）前記ステップａ）およびｂ）に従って選択された複数のインデックスのうち最も高い復号誤り確率を有するインデックスを凍結し、
    ｄ）前記ステップｂ）およびｃ）を所定回数反復することでインデクス配列を生成し、
    ｅ）前記ステップｄ）において得られた配列のビット反転置換を実行し前記パンクチャリング集合におけるパンクチャドビットの位置を生成し、前記パンクチャリング集合のインデックスでのポーラ符号の符号ビットが送信されない、
    ステップからなる、ことを特徴とする通信装置。
  2. 請求項１に記載の通信装置であって、
    前記ステップｂ）において、単一のインデックスが前記ステップａ）に従って凍結されることを特徴とする通信装置。
  3. 請求項１または２に記載の通信装置であって、
    前記ステップｂ）において、重み１を有する少なくとも１つの列がポーラ符号のための生成行列から選択され、
    重み１を有する複数の列が得られる条件下で、前記ステップｃ）が、重み１を有する複数の列の復号誤り確率を比較し、前記最も高い復号誤り確率を有する一つの列を選択する、
    ことを特徴とする通信装置。
  4. 請求項３に記載の通信装置であって、前記少なくとも一つのプロセッサが更に命令を実行し、前記命令が
    前記ステップｃ）において、前記一つの列における値１の位置に対応する行のインデックスを前記凍結集合に含めるステップと、
    前記ステップｄ）における前記インデックス配列を凍結ビットの位置として前記凍結集合に含めるステップと、
    を有することを特徴とする通信装置。
  5. 請求項１−４のいずれか１項に記載の通信装置であって、
    前記ステップｄ）が、更に、
    前記ステップｃ）により得られたインデックスに対応するポーラ符号の生成行列の行および列を、それぞれ全ゼロ行および全ゼロ列に置き換える、
    ことを特徴とする通信装置。
  6. 請求項４に記載の通信装置であって、
    前記ステップｄ）が、更に、
    前記ステップｄ）後の凍結集合の元の数が前記凍結集合の所望の元の数より少ない条件下で、前記凍結集合に含まれていない復号誤り確率の最も高い値を有する少なくとも一つのインデックスを前記凍結集合に含めるために選択する、
    ことを特徴とする通信装置。
  7. 請求項１−６のいずれか１項に記載の通信装置であって、
    前記プロセッサが前記命令を実行して以下の式を計算し、
    ここで、Ｎはポーラ符号の符号長、ｉは０以上Ｎ未満の整数、Ｐｉ （Ｎ）は符号長Ｎ（Ｎ＞＝２）のときのＰ（Ｎ）のｉ番目の元、Ｐ（Ｎ）は前記ステップｄ）のインデックス配列、Ｐ０ （１）＝０である、
    ことを特徴とする通信装置。
  8. ポーラ符号のための符号化器を含む送信装置としてコンピュータを機能させるプログラムであって、
    ａ）パンクチャドビットが定数値を有するように凍結集合を設定し、
    ｂ）最小数のインデックスが前記ステップａ）に従って凍結されるようにパンクチャドビットの位置を選択し、
    ｃ）前記ステップａ）およびｂ）に従って複数のインデックスのうち最も高い復号誤り確率を有するインデックスを凍結し、
    ｄ）前記ステップｂ）およびｃ）を所定回数反復することでインデクス配列を生成し、
    ｅ）前記ステップｄ）において得られた配列のビット反転置換を実行して前記パンクチャリング集合におけるパンクチャドビットの位置を生成し、前記パンクチャリング集合のインデックスでのポーラ符号の符号ビットが送信されない、
    命令からなることを特徴とするプログラム。
  9. パンクチャドビットが定数値を有するようにポーラ符号のためのパンクチャリングパターンを設計する方法であって、
    パンクチャドビットが定数値を有するように凍結インデックス集合の一部を選択し、
    最小数のビットインデックスを凍結するようにパンクチャリング集合を選択する、
    ことを特徴とする方法。
  10. 請求項９に記載の方法であって、前記凍結集合が、
    前記凍結インデックス集合の部分を、前記パンクチャドビットが前記定数値を有するように決定する第１動作と、
    前記凍結インデックス集合の残りの部分を、前記第１動作により凍結集合に含まれない前記残りのインデックスから最も高い復号誤り確率を有するビットインデックスを選択することにより決定する第２動作と、
    によって決定される、ことを特徴とする方法。
JP2019520907A 2016-10-21 2016-10-21 ポーラ符号のためのパンクチャリングパターンの設計 Active JP6734577B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/004661 WO2018073850A1 (en) 2016-10-21 2016-10-21 Design of puncturing pattern for polar codes

Publications (2)

Publication Number Publication Date
JP2019533945A JP2019533945A (ja) 2019-11-21
JP6734577B2 true JP6734577B2 (ja) 2020-08-05

Family

ID=62019281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019520907A Active JP6734577B2 (ja) 2016-10-21 2016-10-21 ポーラ符号のためのパンクチャリングパターンの設計

Country Status (3)

Country Link
US (1) US20190260398A1 (ja)
JP (1) JP6734577B2 (ja)
WO (1) WO2018073850A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020005088A1 (en) * 2018-06-25 2020-01-02 Huawei Technologies Co., Ltd Construction of punctured polar code
CN112398484B (zh) * 2019-08-15 2024-04-23 华为技术有限公司 一种编码方法及相关设备
CN111200444A (zh) * 2020-01-16 2020-05-26 西安电子科技大学 基于可靠性的系统极化码删余方法及系统
CN113315600B (zh) * 2020-02-26 2022-07-22 北京大学 一种系统极化码均匀凿孔方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9007241B2 (en) * 2013-09-16 2015-04-14 Seagate Technology Llc Reduced polar codes
WO2017194133A1 (en) * 2016-05-12 2017-11-16 Huawei Technologies Co., Ltd. Puncturing and shortening of polar codes
EP3247042B1 (en) * 2016-05-13 2020-09-30 Mediatek Inc. Bit puncturing for polar codes
US10291264B2 (en) * 2016-06-17 2019-05-14 Huawei Technologies Co., Ltd. Systems and methods for rate matching when using general polar codes
CN109075803B (zh) * 2016-07-27 2020-11-06 华为技术有限公司 具有打孔、缩短和扩展的极化码编码

Also Published As

Publication number Publication date
WO2018073850A1 (en) 2018-04-26
JP2019533945A (ja) 2019-11-21
US20190260398A1 (en) 2019-08-22

Similar Documents

Publication Publication Date Title
US10326478B2 (en) Apparatus and method for encoding and decoding data in twisted polar code
Shin et al. Design of length-compatible polar codes based on the reduction of polarizing matrices
Korada Polar codes for channel and source coding
Niu et al. Beyond turbo codes: Rate-compatible punctured polar codes
JP4425282B2 (ja) 符号化方法および符号化装置
JP6734577B2 (ja) ポーラ符号のためのパンクチャリングパターンの設計
US8245119B2 (en) Source-channel approach to channel coding with side information
US10541710B2 (en) Devices and methods implementing polar codes
CN103746708A (zh) 一种Polar-LDPC级联码的构造方法
Thomas et al. Polar coding for the binary erasure channel with deletions
Trifonov Randomized chained polar subcodes
WO2018179246A1 (en) Check bit concatenated polar codes
KR101327505B1 (ko) 이진 이산 무기억 대칭 채널에서 연속 제거 복호 알고리즘을 이용한 송신기 및 수신기
KR101276845B1 (ko) 복수의 레이어들을 이용하여 ｌｄｐｃ 복호화를 수행하는방법
Hehn et al. Improved iterative decoding of LDPC codes from the IEEE WiMAX standard
Liang et al. Rateless transmission of polar codes with information unequal error protection
Schnelling et al. Rateless codes based on punctured polar codes
Tuntoolavest et al. On adjusting vector symbol decoding for many different nonbinary convolutional codes
Bocharova et al. LDPC codes over the BEC: Bounds and decoding algorithms
WO2019042543A1 (en) DECODING CONVOLUTIVE TURBO-CODES OF LOW DENSITY PARITY CHECK
Trifonov Successive cancellation decoding of Reed-Solomon codes
Doğan An investigation on belief propagation decoding of polar codes
Timmel Polar Coding in Certain New Transmission Environments
Hanif Design of Single Kernel Polar Codes with Exible Lengths
Kang The Advanced Decoding Schemes for Low-density Parity-check Codes

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200623

R150 Certificate of patent or registration of utility model

Ref document number: 6734577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150