JP6815496B2 - 電力変換装置 - Google Patents

Description

本発明は、電力変換装置に関し、より特定的には、モジュラー・マルチレベル変換器を備える電力変換装置に関する。

大容量電力変換装置は、変換器出力が高電圧または大電流となるため、複数の変換器を直列または並列に多重化することで構成されていることが多い。変換器を多重化することは、変換器容量を大きくするのみでなく、出力を合成することにより、出力電圧波形に含まれる高調波を低減し、変換装置の外部に流出する高調波電流を低減することが知られている。

変換器を多重化する方法は、様々存在し、リアクトル多重や変圧器多重、直接多重などがある。変圧器で多重化すると、交流側は変圧器で絶縁されるため各変換器の直流を共通化できるというメリットがある。しかし、出力電圧が高電圧となると多重変圧器の構成が複雑となる点および変圧器のコストが高くなる点がデメリットである。（例えば、国際公開第２０１２／９９１７６号（特許文献１））。

そこで、高圧用途に適した多重変圧器を必要としない電力変換装置として、複数の変換器の出力をカスケード接続したマルチレベル変換器が提案されており、その中の一つにモジュラー・マルチレベル変換器（Modular Multilevel Converter、以下、ＭＭＣと称する）がある。ＭＭＣは高耐圧大容量化が可能なため、電力系統に連系可能な変換器であり、高圧直流送電（ＨＶＤＣ：High−Voltage Direct Current）、ＢＴＢ（Ｂａｃｋ Ｔｏ Ｂａｃｋ）（非同期連系装置）、周波数変換装置（ＦＣ：Frequency Changer）、無効電力補償装置（ＳＴＡＴＣＯＭ：STATic synchronous COMpensator）などに、広く適用されている。

ＭＭＣは、セルと呼ばれる複数の単位変換器がカスケード接続されたアームで構成されている。セルは、複数の半導体スイッチと直流コンデンサとを備えており、半導体スイッチをオンオフさせることにより、直流コンデンサの両端電圧またはゼロ電圧を出力する。

三相ＭＭＣは、アームの結線方法により様々な構成が可能であり、その中の１つの構成として、デルタ結線カスケード方式がある。デルタ結線カスケード方式の三相ＭＭＣ（以下、「デルタ結線ＭＭＣ」とも称する）は、複数のセルをカスケード接続し、更にリアクトルを直列接続したアームをデルタ結線した構成である。デルタ結線ＭＭＣは、リアクトルまたは変圧器を介して、交流電力系統に並列接続される。そのため、系統から相間を流れる電流と、系統側には出力されずデルタ結線内を循環する電流の２つの電流成分が存在する。したがって、デルタ結線ＭＭＣでは、これらの電流成分を制御する必要がある。また、各々のセルには直流コンデンサが構成されており、この直流コンデンサは電源を持たないため、電圧を一定の範囲内に制御する必要がある。

デルタ結線ＭＭＣは、上述したように、デルタ結線内を還流する経路が存在するという特徴を有している。つまり、各アームを流れる電流には、系統に出力される出力電流成分と、デルタ結線内を還流する循環電流成分とが存在する。よって、デルタ結線ＭＭＣでは、これら２つの電流成分を制御している。

さらに、デルタ結線ＭＭＣは各セルに直流コンデンサを有しているため、直流コンデンサ間の電圧ばらつきにより、相間の直流コンデンサの電圧が不平衡となる場合がある。そのため、この不平衡を抑制するための直流コンデンサの電圧制御が必要となる。

従来のＭＭＣにおいては、たとえば、特許文献１および米国特許第８，２５９，４８０号（特許文献２）に示されるように、全ての直流コンデンサの電圧の平均値に、各相の直流コンデンサの電圧の平均値が追従するように制御する制御手段と、全ての直流コンデンサの電圧の平均値に、各相の直流コンデンサの電圧の平均値が追従するように制御する制御手段とを備える構成が採用されている。

国際公開第２０１２／９９１７６号 米国特許第８，２５９，４８０号

しかしながら、上記特許文献１および２に示されるデルタ結線ＭＭＣにおいては、全ての直流コンデンサが充放電するような、過渡変動時において、全ての直流コンデンサの電圧の平均値を制御する制御手段と、各相の直流コンデンサの電圧の平均値を制御する制御手段とが干渉することが懸念される。これら２つの制御手段が干渉すると、デルタ結線ＭＭＣの制御性能が劣化し、結果的にデルタ結線ＭＭＣの動作が不安定になる虞がある。

この発明は、上記のような問題を解決するためになされたものであり、デルタ結線カスケード方式の三相ＭＭＣを備えた電力変換装置において、過渡変動時においても、三相ＭＭＣの動作を安定的に行なうことである。

本開示に係る電力変換装置は、三相交流電源に連系される電力変換装置であって、デルタ結線された第１〜第３のアームを有する電力変換器と、電力変換器を制御する制御装置とを備える。第１〜第３のアームの各々は、単位変換器を１または複数直列接続して構成される。単位変換器は、一対の出力端子間に接続された蓄電素子と、一対の出力端子間に蓄電素子の電圧値に依存した出力パルスを発生するように構成された複数のスイッチング素子とを含む。制御装置は、第１および第２の制御部と、演算部と、生成部とを含む。第１の制御部は、全ての蓄電素子の電圧値を代表する全電圧代表値が直流電圧指令値に一致するように、三相交流電源と電力変換器との間に流れる電流を制御するための電圧指令値を生成する。第２の制御部は、第１〜第３のアーム間で各アーム内の蓄電素子の電圧値が平衡するように、デルタ結線内を流れる循環電流を制御するための零相電圧指令値を生成する。演算部は、第１の制御部により生成された電圧指令値と、第２の制御部により生成された零相電流指令値とを合成して、各単位変換器の出力電圧を制御するための出力電圧指令値を生成する。生成部は、出力電圧指令値に従って複数のスイッチング素子のスイッチング動作を制御するためのゲート信号を生成する。制御装置は、第２の制御部における零相電圧指令値の演算から全電圧代表値の制御量を除去することにより、第１制御部と第２の制御部とを非干渉化させる。

本開示によれば、デルタ結線カスケード方式の三相ＭＭＣを備えた電力変換装置において、過渡変動時においても、三相ＭＭＣの動作を安定的に行なうことができる。

この発明の実施の形態１に従う電力変換装置の構成を示す回路ブロック図である。 図１に示されるセル５の第１の構成例を説明する図である。 図１に示されるセル５の第２の構成例を説明する図である。 制御装置３によるＭＭＣの制御構成を説明するブロック図である。 図４に示した全電圧制御部の構成例を示す図である。 図４に示した相間バランス制御部の第１の構成例を示す図である。 図４に示した逆相電流指令演算部の構成例を示す図である。 図４に示した出力電流制御部の構成例を示す図である。 図４に示した循環電流制御部の構成例を示す図である。 図４に示した電圧指令値演算部の構成例を示す図である。 図１０に示した各セル直流電圧制御部の構成例を示す図である。 図４に示した相間バランス制御部の第２の構成例を示す図である。 図４に示した相間バランス制御部の第３の構成例を示す図である。 図４に示した相間バランス制御部の第４の構成例を示す図である。 図４に示した相間バランス制御部の第５の構成例を示す図である。

以下に、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下では、図中の同一または相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。

実施の形態１．
図１は、この発明の実施の形態１に従う電力変換装置の構成を示す回路ブロック図である。図１において、電力変換装置２００は、電力系統１の無効電力を補償する無効電力補償装置として使用される。

図１を参照して、電力変換装置２００は、モジュラー・マルチレベル変換器（以下、ＭＭＣと称する）２と、ＭＭＣ２を制御する制御装置３とを備える。

ＭＭＣ２は、変圧器４と、三相（Ｕ，Ｖ，Ｗ相）の交流ラインＵＬ，ＶＬ，ＷＬとを含む。変圧器４は、３つの一次巻線および３つの二次巻線を含む。３つの一次巻線は、電力系統１の三相の送電線１ｕ，１ｖ，１ｗにそれぞれ接続される。３つの二次巻線は、交流ラインＵＬ，ＶＬ，ＷＬの一方端子にそれぞれ接続される。

ＭＭＣ２は、電力系統１に対して、変圧器４を介して無効電力を注入または吸収するように構成される。具体的には、電力系統１の三相交流電圧（以下、「系統電圧」ともいう）が低くなった場合には、ＭＭＣ２は、系統電圧を上げるように電力系統１に無効電力を注入する。一方、系統電圧が高くなった場合には、ＭＭＣ２は、系統電圧を下げるように電力系統１から無効電力を吸収する。ＭＭＣ２は、電力系統１に対して、系統電圧と直交する電流を注入または吸収することで、無効電力を補償することができる。

したがって、電力変換装置２００が理想状態である場合、電力系統１からＭＭＣ２へ融通される有効電力は、無効電力に比べて十分に小さくなる。なお、理想状態とは、ＭＭＣ２内部（単位変換器５）での電力損失が略零である場合、および系統電圧が三相平衡状態である場合を含んでいる。

ＭＭＣ２は本発明における「電力変換器」の一実施例に対応する。なお、図１では、ＭＭＣ２は、変圧器４を介して電力系統１に接続されているが、連系用リアクトルを介して電力系統１に接続される構成であってもよい。

ＭＭＣ２は、アームＡ１〜Ａ３をさらに含む。アームＡ１は、交流ラインＵＬの他方端子と交流ラインＶＬの他方端子との間に接続される。アームＡ２は、交流ラインＶＬの他方端子と交流ラインＷＬの他方端子との間に接続される。アームＡ３は交流ラインＷＬの他方端子と交流ラインＵＬの他方端子との間に接続される。すなわち、アームＡ１〜Ａ３はデルタ結線で接続されている。

アームＡ１〜Ａ３の各々は、直列接続された複数の単位変換器５（以下、単に「セル」とも称する）を有する。複数のセル５の各々は、制御装置３からの制御信号に従って双方向の電力変換を行なう。図１の例では、アームＡ１〜Ａ３の各々において、ｎ個（ｎは２以上の整数）のセル５が直列接続されている。すなわち、ＭＭＣ２は合計３ｎ個のセル５を有している。

アームＡ１は、複数のセル５と直列に接続されたリアクトルＬ１をさらに有する。アームＡ２は、複数のセル５と直列に接続されたリアクトルＬ２をさらに有する。アームＡ３は、複数のセル５と直列に接続されたリアクトルＬ３をさらに有する。リアクトルＬ１〜Ｌ３の各々は、デルタ結線内を流れる循環電流を抑制するために配置されている。リアクトルＬ１〜Ｌ３の各々は、対応するアームのセル５とそれぞれ直列に接続されていれば、その位置は図１に示された位置に限られるものではない。または、リアクトルＬ１〜Ｌ３の各々は、対応するＡ１〜Ａ３内に複数個を分散して配置してもよい。

次に、図２および図３を用いて、図１に示されるセル５の構成例を説明する。
図２を参照して、第１の構成例に従うセル５は、いわゆるフルブリッジ構成を有する。具体的には、セル５は、出力端子５ａ，５ｂと、スイッチング素子Ｑ１〜Ｑ４と、ダイオードＤ１〜Ｄ４と、コンデンサ７と、電圧検出器８と、ドライバ９とを含む。

スイッチング素子Ｑ１〜Ｑ４は、自己消弧型電力用半導体素子であり、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）で構成される。スイッチング素子Ｑ１，Ｑ３は電力線対（正極線ＰＬおよび負極線ＮＬ）の間に直列に接続されている。スイッチング素子Ｑ２，Ｑ４は電力線対の間に直列に接続されている。スイッチング素子Ｑ１，Ｑ２のコレクタはともに正極線ＰＬに接続され、スイッチング素子Ｑ３，Ｑ４のエミッタはともに負極線ＮＬに接続されている。スイッチング素子Ｑ１のエミッタとスイッチング素子Ｑ３のコレクタとの接続点は出力端子５ａに接続されている。スイッチング素子Ｑ２のエミッタとスイッチング素子Ｑ４のコレクタとの接続点は出力端子５ｂに接続されている。ダイオードＤ１〜Ｄ４は、スイッチング素子Ｑ１〜Ｑ４にそれぞれ逆並列に接続されている。

コンデンサ７は、正極線ＰＬおよび負極線ＮＬの間に接続され、直流電力を蓄える。電圧検出器８は、コンデンサ７の端子間の直流電圧（以下、単に「コンデンサ電圧Ｖｄｃｃｅｌｌ」とも称する）を検出し、検出したコンデンサ電圧Ｖｄｃｃｅｌｌを示す信号を制御装置３に出力する。

ドライバ９は、正極線ＰＬおよび負極線ＮＬに接続され、コンデンサ７に蓄えられた直流電力によって駆動される。ドライバ９は、制御装置３からのゲート信号に基づいてスイッチング素子Ｑ１〜Ｑ４のオンオフ（スイッチング動作）を制御する。セル５は、スイッチング素子Ｑ１〜Ｑ４のスイッチング動作に応じて、出力端子５ａ，５ｂ間の出力電圧Ｖｃｅｌｌを、＋Ｖｄｃｃｅｌｌ，０，−Ｖｄｃｃｅｌｌの間で切り替えることができる。なお、図２の例では、コンデンサ７をドライバ９駆動用の電源としているが、別の電源（たとえば、別の電力供給ラインまたは別置きの電源など）を用いてドライバ９を駆動する構成としてもよい。

図３を参照して、第２の構成例に従うセル５は、いわゆるハーフブリッジ構成を有する。具体的には、セル５は、出力端子５ａ，５ｂと、スイッチング素子Ｑ１，Ｑ３と、ダイオードＤ１，Ｄ３と、コンデンサ７と、電圧検出器８と、ドライバ９とを含む。

スイッチング素子Ｑ１は、正極線ＰＬおよび出力端子５ａの間に接続される。スイッチング素子Ｑ２は、出力端子５ａおよび５ｂの間に接続される。ダイオードＤ１，Ｄ３は、スイッチング素子Ｑ１，Ｑ３にそれぞれ逆並列に接続されている。

コンデンサ７は、出力端子５ａおよび５ｂの間にスイッチング素子Ｑ１を経由して接続される。ドライバ９は、制御装置３からのゲート信号に基づいてスイッチング素子Ｑ１，Ｑ３のスイッチング動作を制御する。セル５は、スイッチング素子Ｑ１，Ｑ２のスイッチング動作に応じて、出力端子５ａ，５ｂ間の出力電圧Ｖｃｅｌｌを、＋Ｖｄｃｃｅｌｌまたは０にすることができる。

なお、図１に示されたセル５の構成は、複数（たとえば２個）のスイッチング素子の直列回路と、この直列回路に並列に接続されるコンデンサとから構成され、該複数のスイッチング素子のスイッチング動作に応じて、出力端子５ａおよび５ｂの間にコンデンサ電圧Ｖｄｃｃｅｌｌを選択的に出力する構成であれば、図２および図３に示した構成例に限定されるものではない。

また、本実施の形態では、半導体スイッチング素子をセル５内のスイッチング素子として使用するが、ドライバ９によってオンオフが制御されて、電流の通過および遮断が可能であれば、その他のスイッチング素子（たとえば、機械スイッチ）を半導体スイッチング素子に代えて用いることも可能である。

また、セル５において、コンデンサ７は「蓄電素子」の一実施例に相当する。また、電圧検出器８によって検出されるコンデンサ電圧Ｖｄｃｃｅｌｌは「蓄電素子の電圧」に対応する。

図１に示すように、アームＡ１〜Ａ３において、初段のセル５の出力端子５ａは、リアクトルＬ１〜Ｌ３を介して交流ラインＵＬ，ＶＬ，ＷＬの他方端子にそれぞれ接続される。アームＡ１〜Ａ３の最終段のセル５の出力端子５ｂは、交流ラインＶＬ，ＷＬ，ＵＬの他方端子にそれぞれ接続される。各アームにおいて、初段および最終段を除いた他のセル５の出力端子５ａは前段のセル５の出力端子５ｂに接続され、出力端子５ｂは次段のセル５の出力端子５ａに接続される。

図１に戻って、電力系統１の三相の送電線１ｕ，１ｖ，１ｗには、電力系統１およびＭＭＣ２の間に流れる電流ｉｕ，ｉｖ，ｉｗ（以下、「出力電流」と称する）を検出するための電流検出器Ｃｕ，Ｃｖ，Ｃｗがそれぞれ配置される。さらに、送電線１ｕ，１ｖ，１ｗには、電力系統１の三相交流電圧（以下、「系統電圧」とも称する）Ｖｕ，Ｖｖ，Ｖｗを検出するための電圧検出器６が配置される。

さらに、交流ラインＵＬには、アームＡ１に流れる電流（以下、「アーム電流ｉｕｖ」と称する）を検出するための電流検出器Ｃ１が配置される。交流ラインＶＬには、アームＡ２に流れる電流（以下、「アーム電流ｉｖｗ」と称する）を検出するための電流検出器Ｃ２が配置される。交流ラインＷＬには、アームＡ３に流れる電流（以下、「アーム電流ｉｗｕ」と称する）を検出するための電流検出器Ｃ３が配置される。

なお、出力電流ｉｕ，ｉｖ，ｉｗは、電流検出器Ｃｕ，Ｃｖ，Ｃｗを用いずに、電流検出器Ｃ１〜Ｃ３によるアーム電流ｉｕｖ，ｉｖｗ，ｉｗｕの検出値に基づいて演算することも可能である。Ｉｕ＝Ｉｕｖ−Ｉｗｕ、Ｉｖ＝Ｉｖｗ−Ｉｕｖ、Ｉｗ＝Ｉｗｕ−Ｉｖｗである。

これらの電流検出器Ｃｕ，Ｃｖ，Ｃｗ，Ｃ１〜Ｃ３および電圧検出器６の検出値は、制御装置３に入力される。制御装置３は、図示しない上位コントローラからの指令および、各検出器から入力された検出信号等を用いて、アームＡ１〜Ａ３の各々（すなわち、３ｎ個のセル５の各々）の動作を制御する。

制御装置３は、たとえばマイクロコンピュータ等で構成することが可能である。一例として制御装置３は、図示しないメモリおよびＣＰＵ（Control Processing Unit）を内蔵し、メモリに予め格納されたプログラムをＣＰＵが実行することによるソフトウェア処理によって、以下で説明する制御動作を実行することができる。あるいは、当該制御動作の一部または全部については、ソフトウェア処理に代えて、内蔵された専用の電子回路等を用いたハードウェア処理によって実現することも可能である。

次に、図４を用いて制御装置３によるＭＭＣ２の制御構成を説明する。図４に示される各ブロックの機能は、制御装置３によるソフトウェア処理および／またはハードウェア処理によって実現することができる。

図４を参照して、制御装置３は、出力電流制御部６０と、循環電流制御部８０と、電圧指令値演算部９０と、ゲート信号生成部１４０とを含む。

出力電流制御部６０は、ＭＭＣ２の出力電流ｉｕ，ｉｖ，ｉｗを制御することで、電力系統１およびＭＭＣ２の間で送受される有効電力、およびＭＭＣ２から電力系統１に出力される無効電力を制御するように構成される。出力電流制御部６０は、電力系統１およびＭＭＣ２の間で送受される有効電力を制御することで、ＭＭＣ２内に含まれる全てのコンデンサ７の電圧値Ｖｄｃｃｅｌｌの代表値Ｖｄｃを直流電圧指令値Ｖｄｃ＊に追従させる。直流電圧指令値Ｖｄｃ＊は、図示しない上位コントローラから入力されてもよく、制御装置３において予め定められていてもよい。出力電流制御部６０は、また、ＭＭＣ２から電力系統１に出力される無効電力を制御することで、系統電圧を安定化させる。

有効電流制御に用いられる有効電流指令値ｉｑ＊は、全電圧制御部１０で演算される。無効電流制御に用いられる無効電流指令値ｉｄ＊は、たとえば電力系統１の正相電圧から演算される。無効電流指令値ｉｄ＊は、上位コントローラから入力されてもよく、制御装置３において予め定められていてもよい。

具体的には、出力電流制御部６０は、ＭＭＣ２の出力電流ｉｕ，ｉｖ，ｉｗを三相／ｄｑ変換した無効電流ｉｄおよび有効電流ｉｑを、正相電流指令値ｉｄ＊，ｉｑ＊および逆相電流指令値ｉｄｎ＊，ｉｑｎ＊を合成して生成される出力電流指令値ｉｄｐｎ＊，ｉｑｐｎ＊にそれぞれ追従させるための制御演算を実行して、電圧指令値Ｖｄ＊，Ｖｑ＊を生成する。電圧指令値Ｖｄ＊，Ｖｑ＊は、無効電流と同位相の電圧成分Ｖｄ＊と、有効電流と同位相の電圧成分Ｖｑ＊とで構成される。

循環電流制御部８０は、デルタ結線内を流れる循環電流ｉｚを制御することで、ＭＭＣ２における相間のコンデンサ７の電圧値Ｖｄｃｃｅｌｌをバランスさせる。循環電流制御部８０は、循環電流ｉｚを利用して、第１〜第３のアームＡ１〜Ａ３の各々に含まれる１または複数のコンデンサ７の電圧値Ｖｄｃｃｅｌｌの代表値を、第１〜第３のアームＡ１〜Ａ３間でバランスさせる。具体的には、循環電流制御部８０は、循環電流ｉｚを、相間バランス制御部２０によって生成された循環電流指令値ｉｚ＊に追従させるための制御演算を実行して、零相電圧指令値Ｖｚ＊を生成する。

電圧指令値演算部９０は、出力電流制御部６０により生成された電圧指令値Ｖｄ＊，Ｖｑ＊をｄｑ／三相変換することにより、三相の電圧指令値に戻す。電圧指令値演算部９０は、これら三相の電圧指令値の各々に対して零相電圧指令値Ｖｚ＊を加算することにより、アーム電圧指令値Ｖｕｖ＊，Ｖｖｗ＊，Ｖｗｕ＊を生成する。

電圧指令値演算部９０は、さらに、アーム電圧指令値Ｖｕｖ＊，Ｖｖｗ＊，Ｖｗｕ＊、各セル５のコンデンサ電圧Ｖｄｃｃｅｌｌ、およびアーム電流ｉｕｖ，ｉｖｗ，ｉｗｕに基づいて、各セル５の出力電圧Ｖｃｅｌｌを制御するための出力電圧指令値Ｖｃｅｌｌ＊を生成する。本実施の形態では、３ｎ個のセル５に対応して、３ｎ個の出力電圧指令値Ｖｃｅｌｌ＊が生成される。

ゲート信号生成部１４０は、３ｎ個の出力電圧指令値Ｖｃｅｌｌ＊から、３ｎ個のセル５の各々に与えるゲート信号を生成する。

以上をまとめると、制御装置３は、全てのコンデンサ７の電圧値Ｖｄｃｃｅｌｌの代表値Ｖｄｃを直流電圧指令値Ｖｄｃ＊に追従させるように充放電するとともに、所望の無効電力を電力系統１に出力するために、出力電流ｉｕ，ｉｖ，ｉｗを制御する出力電流制御と、相間のコンデンサ７の電圧値Ｖｄｃｃｅｌｌをバランスさせるために、デルタ結線内を流れる循環電流ｉｚを制御する循環電流制御とを実行する。制御装置３は、出力電流制御によって生成された電圧指令値Ｖｄ＊，Ｖｑ＊と、循環電流制御によって生成された零相電圧指令値Ｖｚ＊とを合成して、アーム電圧指令値Ｖｕｖ＊，Ｖｖｗ＊，Ｖｗｕ＊を生成し、生成したアーム電圧指令値Ｖｕｖ＊，Ｖｖｗ＊，Ｖｗｕ＊、各セル５のコンデンサ電圧Ｖｄｃｃｅｌｌおよびアーム電流ｉｕｖ，ｉｖｗ，ｉｗｕに基づいて、各セル５の出力電圧Ｖｃｅｌｌを制御するための出力電圧指令値Ｖｃｅｌｌ＊を生成する。各セル５のスイッチング素子Ｑ１〜Ｑ４がゲート信号に従ってオンオフすることにより、出力電圧指令値Ｖｃｅｌｌ＊に従った出力電圧Ｖｃｅｌｌを各セル５の出力端子５ａ，５ｂ間に発生させることができる。

このように、電力変換装置２００の運転中、制御装置３は、出力電流ｉｕ，ｉｖ，ｉｗを制御しながら循環電流ｉｚを制御しなければならない。定常状態においては、出力電流制御により、全てのコンデンサ７の電圧値の代表値Ｖｄｃを直流電圧指令値Ｖｄｃ＊に偏差なく追従させることができる。

本願明細書において、定常状態とは、系統電圧が三相平衡状態であることをいう。三相平衡状態とは、各相電圧の振幅が等しく、かつ位相が１２０°ずれている状態である。ＭＭＣ２は、系統電圧と直交する電流を出力するため、系統電圧が三相平衡状態であれば、出力電流ｉｕ，ｉｖ，ｉｗも三相平衡状態となる。したがって、この場合、全電圧制御部１０により生成される有効電流指令値ｉｑ＊、および電力系統１に補償すべき無効電流ｉｄの指令値である無効電流指令値ｉｄ＊のみで構成される電流指令値で、相間のコンデンサ電圧Ｖｄｃｃｅｌｌのバランスをとることができる。したがって、相間バランス制御部２０が理想的には動作することがなく、結果的に出力電流制御と循環電流制御とが干渉することがない。

一方、電力変換装置２００において、各セル５内のコンデンサ電圧Ｖｄｃｃｅｌｌは、電力系統１とコンデンサ７との間で送受される有効電力に従って変化する。たとえば、セル５内で、コンデンサ７からドライバ９に電力が供給される、または、ブリッジ回路で電力損失が生じるなどによってコンデンサ７が放電した場合には、電力系統１から有効電力を供給して、コンデンサ７を充電する必要が生じる。

あるいは、系統電圧が変動した場合には、ＭＭＣ２から電力系統１に出力すべき無効電力が変化する。そのため、系統電圧の変動に応じて、ＭＭＣ２の出力電圧を変化させなければならない。系統電圧に対するＭＭＣ２の出力電圧の遅れに起因して、各セル５内のコンデンサ７が充放電されることとなる。

このように、ＭＭＣ２に含まれる全てのセル５内のコンデンサ７が充放電されるような事態は、電力変換装置２００は過渡変動状態であるときに起こり得る。本願明細書において、過渡変動状態とは、系統電圧が三相不平衡状態であること、あるいは、系統電圧が急変している状態であることをいう。

三相不平衡状態とは、たとえば、各相電圧の位相のずれが１２０°ではない状態である。この場合、ＭＭＣ２が電力系統１に出力する電流も三相不平衡状態となる。そのため、有効電流指令値ｉｑ＊および無効電流指令値ｉｄ＊のみから構成される電流指令値では、出力電流ｉｕ，ｉｖ，ｉｗが三相不平衡状態となってしまい、系統電圧と出力電流とが直交するという条件がなくなるため、コンデンサ７の充放電が起きてしまう。これにより、相間のコンデンサ電圧Ｖｄｃｃｅｌｌのアンバランスが発生する。したがって、相間バランス制御部２０が動作することとなり、アンバランスを解消するための制御演算を行なって循環電流指令値ｉｚ＊および逆相電流指令値ｉｄｎ＊，ｉｑｎ＊を生成することにより、相間のコンデンサ電圧Ｖｄｃｃｅｌｌのアンバランスを解消する。

系統電圧が急変している状態とは、たとえば電力系統１で瞬時電圧低下が発生したことで、三相平衡状態の有無にかかわらず、系統電圧の大きさまたは位相が変動している状態を含む。たとえば、三相平衡状態であって、系統電圧の大きさが定格電圧から定格電圧の９０％に変動した場合が該当する。ＭＭＣ２は、基本的に系統電圧に応じて各セル５の出力電圧Ｖｃｅｌｌを制御している。つまり、系統電圧が変動すると、変動に応じて出力電圧Ｖｃｅｌｌを変化させる必要が生じる。しかし、制御系には少なからず遅れが存在するため、系統電圧の変動に応じて瞬時に出力電圧を変化させることができない。したがって、系統電圧に対して出力電圧には必ず遅れが発生し、その遅れの期間においてコンデンサ７が充放電されてしまい、コンデンサ電圧Ｖｄｃｃｅｌｌが電圧指令値Ｖｄｃ＊に追従できないような事象が発生する。これにより、全てのコンデンサ７の電圧値の代表値Ｖｄｃと直流電圧指令値Ｖｄｃ＊との間に偏差が発生する。また同様に、制御系の遅れにより、相間のコンデンサ電圧Ｖｄｃｃｅｌｌのアンバランス度合いが大きくなる可能性がある。

このように、過渡変動時には、出力電流制御と循環電流制御とが干渉することにより、制御性能が低下するおそれがある。その結果、ＭＭＣ２の動作が不安定になることが懸念される。

そこで、本実施の形態１に従う電力変換装置２００では、出力電流制御が補償すべき偏差を循環電流制御から除去することで、過渡変動時において出力電流制御と循環電流制御とが干渉することを防止する。具体的には、循環電流制御における零相電圧指令値Ｖｚ＊の演算から、出力電流制御による全てのコンデンサ７の電圧値の代表値Ｖｄｃの制御量を除去することで、出力電流制御と循環電流制御とを非干渉化させる。

以下、図５から図１１を用いて、図４に示した制御装置３の各ブロックの構成例について説明する。

（全電圧制御部）
図５は、図４に示した全電圧制御部１０の構成例を示す図である。図５を参照して、全電圧制御部１０は、代表値演算部１１と、減算器１２と、制御器１３とを含む。

代表値演算部１１は、各セル５に配置された電圧検出器８による検出値に基づいて、３ｎ個のコンデンサ７のコンデンサ電圧Ｖｄｃｃｅｌｌの代表値（以下、「全電圧代表値Ｖｄｃ」とも称する）を演算する。全電圧代表値Ｖｄｃには、たとえば、３ｎ個のコンデンサ電圧Ｖｄｃｃｅｌｌの平均値、最大値または最小値などを用いることができる。あるいは、これらの演算値に代えて、演算値をフィルタリングした値を用いることができる。

減算器１２は、直流電圧指令値Ｖｄｃ＊と全電圧代表値Ｖｄｃとの偏差ΔＶｄｃを求める。

制御器１３は、演算された偏差ΔＶｄｃを零とするための、すなわち、全電圧代表値Ｖｄｃを直流電圧指令値Ｖｄｃ＊に追従させるための制御演算を実行して、正相有効電流指令値ｉｑ＊を生成する。制御器１３は、生成された正相有効電流指令値ｉｑ＊を出力電流制御部６０（図４）に出力する。

（相間バランス制御部）
図６は、図４に示した相間バランス制御部２０の第１の構成例を示す図である。図６を参照して、相間バランス制御部２０は、電圧演算部２１と、減算器２２〜２４と、制御器２５と、乗算器２６〜２８とを含む。

電圧演算部２１は、各セル５に配置された電圧検出器８による検出値に基づいて、３ｎ個のコンデンサ７のコンデンサ電圧Ｖｄｃｃｅｌｌの代表値（全電圧代表値）Ｖｄｃ＿ｐを演算する。

全電圧代表値Ｖｄｃ＿ｐには、たとえば、３ｎ個のコンデンサ電圧Ｖｄｃｃｅｌｌの平均値、最大値または最小値を用いることができる。あるいは、これらの演算値に代えて、演算値をフィルタリングした値、もしくは直流電圧指令値Ｖｄｃ＊を用いることができる。演算値をフィルタリングすることで、制御器２５の入力成分に含まれる高周波成分および特定周波数成分を除去することができるため、制御器２５の動作をより安定にすることができる。相間バランス制御部２０における全電圧代表値Ｖｄｃ＿ｐは、全電圧制御部１０（図５）における全電圧代表値Ｖｄｃと同じ値でもよいし、異なる値でもよい。

さらに、電圧演算部２１は、アームＡ１に含まれるｎ個のコンデンサ７のコンデンサ電圧Ｖｄｃｃｅｌｌの代表値（以下、「ＵＶ相電圧代表値Ｖｄｃ＿ｕｖ」とも称する）を演算する。電圧演算部２１は、アームＡ２に含まれるｎ個のコンデンサ７のコンデンサ電圧Ｖｄｃｃｅｌｌの代表値（以下、「ＶＷ相電圧代表値Ｖｄｃ＿ｖｗ」とも称する）を演算する。電圧演算部２１は、アームＡ３に含まれるｎ個のコンデンサ７のコンデンサ電圧Ｖｄｃｃｅｌｌの代表値（以下、「ＷＵ相電圧代表値Ｖｄｃ＿ｗｕ」とも称する）を演算する。

各相電圧代表値Ｖｄｃ＿ｕｖ，Ｖｄｃ＿ｖｗ，Ｖｄｃ＿ｗｕには、たとえば、各アームに含まれるｎ個のコンデンサ７のコンデンサ電圧Ｖｄｃｃｅｌｌの平均値、最大値または最小値を用いることができる。あるいは、これらの演算値に代えて、演算値をフィルタリングした値を用いることができる。

減算器２２は、全電圧代表値Ｖｄｃ＿ｐとＵＶ相電圧代表値Ｖｄｃ＿ｕｖとの偏差ΔＶｕｖを求める。減算器２３は、全電圧代表値Ｖｄｃ＿ｐとＶＷ相電圧代表値Ｖｄｃ＿ｖｗとの偏差ΔＶｖｗを求める。減算器２４は、全電圧代表値Ｖｄｃ＿ｐとＷＵ相電圧代表値Ｖｄｃ＿ｗｕとの偏差ΔＶｗｕを求める。

制御器２５は、偏差ΔＶｕｖ，ΔＶｖｗ，ΔＶｗｕの各々が零となるように、すなわち、相電圧代表値Ｖｄｃ＿ｕｖ，Ｖｄｃ＿ｖｗ，Ｖｄｃ＿ｗｕの各々を全電圧代表値Ｖｄｃ＿ｐに追従させるように、電流指令値を補正する。

電流指令値の補正は、循環電流指令値ｉｚ＊のみを補正してもよいし、逆相電流指令演算部５０で生成される逆相電流指令値ｉｄｎ＊，ｉｑｎ＊のみを補正してもよいし、図４に示すように、循環電流指令値ｉｚ＊および逆相電流指令値ｉｄｎ＊，ｉｑｎ＊の両方を補正してもよい。すなわち、図６の例では、相間のコンデンサ電圧Ｖｄｃｃｅｌｌのアンバランスを、循環電流ｉｚおよび逆相電流ｉｄｎ，ｉｑｎにより制御するように構成される。

相間のコンデンサ電圧Ｖｄｅｃｅｌｌのアンバランスを循環電流ｉｚのみにより制御する構成では、系統電圧Ｖｕ，Ｖｖ，Ｖｗがアンバランスとなったことによって偏差ΔＶｕｖ，ΔＶｖｗ，ΔＶｗｕが大きくなった場合に、アンバランスを解消するために、大きな循環電流ｉｚを流す必要があり、結果的にＭＭＣ２に流れる電流が大きくなってしまう。上述したように、相間のコンデンサ電圧Ｖｄｃｃｅｌｌのアンバランスを循環電流ｉｚおよび逆相電流ｉｚにより制御することで、アンバランスを解消する際にＭＭＣ２に流れる電流を小さくすることができる。これにより、ＭＭＣ２の定格電流を小さくできるため、ＭＭＣ２を小型化することができる。

ここで、各セル５内のコンデンサ７を充放電するためには、有効電力を制御する必要がある。このため、乗算器２６は、制御器２５の出力とアーム電圧Ｖｕｖとを乗算して、アーム電流指令値ｉｕｖ＊を求める。乗算器２７は、制御器２５の出力とアーム電圧Ｖｖｗとを乗算して、アーム電流指令値ｉｖｗ＊を求める。乗算器２８は、制御器２５の出力とアーム電圧Ｖｗｕとを乗算して、アーム電流指令値ｉｗｕ＊を求める。相間バランス制御部２０は、アーム電流指令値ｉｕｖ＊，ｉｖｗ＊，ｉｗｕ＊を、逆相電流指令演算部５０および循環電流制御部８０に出力する。

なお、アーム電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕは電圧検出器を用いて直接検出してもよいし、系統電圧Ｖｕ，Ｖｖ，Ｖｗおよびアーム電流ｉｕｖ，ｉｖｗ，ｉｗｕから推定してもよい。

図６に示した制御器２５の構成例について、さらに説明する。図６を参照して、制御器２５は、比例器（Ｐ）２９〜３１と、加算器３５，４０〜４２と、減算器３２〜３４と、積分器（Ｉ）３７〜３９とを含む。比例器２９〜３１と積分器３７〜３９とはそれぞれ直列に接続されている。

比例器２９は、全電圧代表値Ｖｄｃ＿ｐとＵＶ相電圧代表値Ｖｄｃ＿ｕｖとの偏差ΔＶｕｖを比例制御するための操作量Ｐｏｕｖを算出する。比例器２９により算出された操作量Ｐｏｕｖは、減算器３２および加算器３５，４０に入力される。

比例器３０は、全電圧代表値Ｖｄｃ＿ｐとＶＷ相電圧代表値Ｖｄｃ＿ｖｗとの偏差ΔＶｖｗを比例制御するための操作量Ｐｏｖｗを算出する。比例器３０により算出された操作量Ｐｏｖｗは、減算器３３および加算器３５，４１に入力される。

比例器３１は、全電圧代表値Ｖｄｃ＿ｐとＷＵ相電圧代表値Ｖｄｃ＿ｗｕとの偏差ΔＶｗｕを比例制御するための操作量Ｐｏｗｕを算出する。比例器３１により算出された操作量Ｐｏｗｕは、減算器３４および加算器３５，４２に入力される。

比例制御の操作量Ｐｏｕｖ，Ｐｏｖｗ，Ｐｏｗｕを加算器３５で加算し、加算結果を３で割ることにより、操作量Ｐｏｚが生成される。生成された操作量Ｐｏｚは、各相の共通成分である零相成分に相当する。この共通成分は、各相電圧代表値Ｖｄｃ＿ｕｖ，Ｖｄｃ＿ｖｗ，Ｖｄｃ＿ｗｕに共通に含まれる成分であり、電圧指令値Ｖｄｃ＊と全電圧代表値Ｖｄｃとの偏差ΔＶｄｃに依存する。共通成分は、偏差ΔＶｕｖ，ΔＶｖｗ，ΔＶｗｕの零相成分に相当する。

減算器３２は、操作量Ｐｏｕｖから操作量Ｐｏｚを減算し、減算結果（Ｐｏｕｖ−Ｐｏｚ）を積分器３７に入力する。積分器３７は、操作量Ｐｏｕｖ−Ｐｏｚを積分制御するための操作量Ｉｏｕｖを算出する。加算器４０は、操作量Ｐｏｕｖと操作量Ｉｏｕｖとを加算し、加算結果Ｐｏｕｖ＋Ｉｏｕｖを乗算器２６に出力する。

減算器３３は、操作量Ｐｏｖｗから操作量Ｐｏｚを減算し、減算結果（Ｐｏｖｗ−Ｐｏｚ）を積分器３８に入力する。積分器３８は、操作量Ｐｏｖｗ−Ｐｏｚを積分制御するための操作量Ｉｏｖｗを算出する。加算器４１は、操作量Ｐｏｖｗと操作量Ｉｏｖｗとを加算し、加算結果Ｐｏｖｗ＋Ｉｏｖｗを乗算器２７に出力する。

減算器３４は、操作量Ｐｏｗｕから操作量Ｐｏｚを減算し、減算結果（Ｐｏｗｕ−Ｐｏｚ）を積分器３９に入力する。積分器３９は、操作量Ｐｏｗｕ−Ｐｏｚを積分制御するための操作量Ｉｏｗｕを算出する。加算器４０は、操作量Ｐｏｗｕと操作量Ｉｏｗｕとを加算し、加算結果Ｐｏｗｕ＋Ｉｏｗｕを乗算器２８に出力する。

相間バランス制御部２０の制御器２５を図６に示した構成とすることで、相間バランス制御部２０と、全電圧制御部１０（図５）とが干渉することを防止することができる。これにより、ＭＭＣ２に含まれる全てのセル５内のコンデンサ７が充放電されるような、過渡変動時においても、相間のコンデンサ電圧Ｖｄｃｃｅｌｌのアンバランスを抑制することができ、ＭＭＣ２の安定的な動作が実現される。

詳細には、定常状態では、各相の共通成分は全電圧制御部１０により補償することができるが、過渡変動時には、電圧指令値Ｖｄｃ＊に対する全電圧代表値Ｖｄｃの偏差ΔＶｄｃが残留し、その偏差ΔＶｄｃが操作量Ｐｏｕｖ，Ｐｏｖｗ，Ｐｏｗｕの共通成分Ｐｏｚとなる。本来、積分器３７〜３９が補償する必要のない共通成分Ｐｏｚが積分器３７〜３９に入力されると、操作量Ｐｏｚが蓄積され、結果的に本来の補償に対して蓄積分の遅れが発生する。

また、過渡変動時には、操作量Ｐｏｚを全電圧制御部１０および相間バランス制御部２０の双方で補償することとなり、全電圧制御部１０と相間バランス制御部２０との間に干渉が発生してしまう。

さらに、相間バランス制御部２０の制御に遅れが発生することによって、相間のコンデンサ電圧のアンバランスが大きくなると、ＭＭＣ２内に過電流が流れるため、保護のために電力変換装置２００が停止する可能性がある。

本実施の形態１では、積分器３７〜３９の入力から共通成分である零相成分Ｐｏｚを減算することで、全電圧制御部１０と相間バランス制御部２０との間に干渉が発生することを防止する。これにより、相間バランス制御部２０における遅れの要因を減らすことができるため、相間のコンデンサ電圧のアンバランスを抑制することができ、過電流変動時においてもＭＭＣ２の安定的な動作が可能となる。

（逆相電流指令演算部）
図７は、図４に示した逆相電流指令演算部５０の構成例を示す図である。逆相電流指令演算部５０は、アーム電流指令値ｉｕｖ＊，ｉｖｗ＊，ｉｗｕ＊から逆相電流指令値ｉｄｎ＊，ｉｑｎ＊を生成する。逆相電流指令値ｉｄｎ＊，ｉｑｎ＊は、逆相無効電流指令値ｉｄｎ＊および逆相有効電流指令値ｉｑｎ＊で構成される。

図７を参照して、逆相電流指令演算部５０は、加算器５１と、減算器５２〜５４，５８，５９と、座標変換部５５と、フィルタ５６，５７とを含む。

加算器５１は、相間バランス制御部２０によって生成されたアーム電流指令値ｉｕｖ＊，ｉｖｗ＊，ｉｗｕ＊を加算する。加算器５１の加算結果を３で割ることにより、循環電流指令値ｉｚ＊が生成される。

減算器５２は、アーム電流指令値ｉｕｖ＊と循環電流指令値ｉｚ＊との偏差Δｉｕｖ＊を求める。減算器５３は、アーム電流指令値ｉｖｗ＊と循環電流指令値ｉｚ＊との偏差Δｉｖｗ＊を求める。減算器５４は、アーム電流指令値ｉｗｕ＊と循環電流指令値ｉｚ＊との偏差Δｉｗｕ＊を求める。すなわち、減算器５２〜５４は、アーム電流指令値ｉｕｖ＊，ｉｖｗ＊，ｉｗｕ＊の正相成分および逆相成分をそれぞれ抽出する。

座標変換部５５は、抽出した正相成分および逆相成分（偏差Δｉｕｖ＊，Δｉｖｗ＊，Δｉｗｕ＊）を、正相座標系で三相／二相変換する。

フィルタ５６，５７は、座標変換部５５の出力から正相成分を抽出する。具体的には、フィルタ５６，５７は、フィルタへの入力値から逆相成分を除き、正相成分を抽出するように構成される。正相座標系では、正相成分は直流成分となり、逆相成分は基本波周波数の２倍周波数成分（２ｆ）となる。よって、フィルタ５６，５７には、一次遅れ、２ｆ移動平均、および２ｆのノッチフィルタ等が用いられる。

減算器５８は、座標変換部５５の出力からフィルタ５６の出力を減算することにより、逆相有効電流指令値ｉｑｎ＊を生成する。減算器５９は、座標変換部５５の出力からフィルタ５７の出力を減算することにより、逆相無効電流指令値ｉｄｎ＊を生成する。

（出力電流制御部）
図８は、図４に示した出力電流制御部６０の構成例を示す図である。出力電流制御部６０は、ＭＭＣ２の出力電流ｉｕ，ｉｖ，ｉｗをｄｑ変換した無効電流ｉｄおよび有効電流ｉｑを、正相電流指令値ｉｄ＊，ｉｑ＊および逆相電流指令値ｉｄｎ＊，ｉｑｎ＊を合成して生成される出力電流指令値ｉｄｐｎ＊，ｉｑｐｎ＊にそれぞれ追従させるための制御演算を実行して、電圧指令値Ｖｄ＊，Ｖｑ＊を生成する。

図８を参照して、出力電流制御部６０は、基準電圧演算部６１と、座標変換部６２と、加算器６３，６４とを含む。

基準電圧演算部６１は、正相電流指令値ｉｄ＊，ｉｑ＊および逆相電流指令値ｉｄｎ＊，ｉｑｎ＊を合成して、出力電流ｉｕ，ｉｖ，ｉｗを制御するための電流指令値ｉｄｐｎ＊，ｉｑｐｎ＊を生成する。基準電圧演算部６１は、出力電流ｉｕ，ｉｖ，ｉｗを電流指令値ｉｄｐｎ＊，ｉｑｐｎ＊に追従させるための制御演算を実行して、基準電圧Ｖｄｒｅｆ，Ｖｑｒｅｆを生成する。

具体的には、基準電圧演算部６１は、座標変換部６５と、加算器６６，６７と、減算器６８，６９と、制御器７０とを含む。座標変換部６５は、出力電流ｉｕ，ｉｖ，ｉｗを正相座標系で三相／二相変換することにより、正相無効電流ｉｄおよび正相有効電流ｉｑを演算する。

加算器６６は、正相無効電流指令値ｉｄ＊と逆相無効電流指令値ｉｄｎ＊とを加算して、電流指令値ｉｄｐｎ＊を生成する。加算器６７は、正相有効電流指令値ｉｑ＊と逆相有効電流指令値ｉｑｎ＊とを加算して、電流指令値ｉｑｐｎ＊を生成する。

減算器６８は、電流指令値ｉｄｐｎ＊と正相無効電流ｉｄとの偏差Δｉｄを求める。減算器６９は、電流指令値ｉｑｐｎ＊と正相有効電流ｉｑとの偏差Δｉｑを求める。

制御器７０は、偏差Δｉｄ，Δｉｑの各々を零とするための、すなわち、正相電流ｉｄ，ｉｑを電流指令値ｉｄｐｎ＊，ｉｑｐｎ＊にそれぞれ追従させるための制御演算を実行して、基準電圧Ｖｄｒｅｆ，Ｖｑｒｅｆを生成する。

座標変換部６２は、系統電圧Ｖｕ，Ｖｖ，Ｖｗを正相座標系で三相／二相変換することにより、正相電圧Ｖｄ，Ｖｑを演算する。

出力電流制御部６０では、加算器５８，５９によって、正相電圧Ｖｄ，Ｖｑをフィードフォワード的に基準電圧Ｖｄｒｅｆ，Ｖｑｒｅｆに加算することにより、電圧指令値Ｖｄ＊，Ｖｑ＊を生成する。電圧指令値Ｖｄ＊，Ｖｑ＊は、無効電圧指令値Ｖｄ＊および有効電圧指令値Ｖｑ＊で構成される。

（循環電流制御部）
図９は、図４に示した循環電流制御部８０の構成例を示す図である。循環電流制御部８０は、ＭＭＣ２の相間のコンデンサ電圧Ｖｄｃｃｅｌｌをバランスさせるための電流制御を実行する。

図９を参照して、循環電流制御部８０は、加算器８１，８２、減算器８３および制御器８４を含む。

加算器８１は、相間バランス制御部２０（図６）により生成されたアーム電流指令値ｉｕｖ＊，ｉｖｗ＊，ｉｗｕ＊を加算する。加算器８１の加算結果を３で割ることにより、循環電流指令値ｉｚ＊が生成される。

加算器８２は、電流検出器Ｃ１〜Ｃ３によりそれぞれ検出されるアーム電流ｉｕｖ，ｉｉｖｗ，ｉｗｕを加算する。加算器８２の加算結果を３で割ることにより、循環電流ｉｚが求められる。

減算器８２は、循環電流指令値ｉｚ＊と循環電流ｉｚとの偏差Δｉｚを求める。制御器８４は、偏差Δｉｚを零とするための、すなわち、循環電流ｉｚを循環電流指令値ｉｚ＊に追従させるための制御演算を実行して、零相電圧指令値Ｖｚ＊を生成する。

（電圧指令値演算部）
図１０は、図４に示した電圧指令値演算部９０の構成例を示す図である。電圧指令値演算部９０は、出力電流制御部６０により生成された電圧指令値Ｖｄ＊，Ｖｑ＊、循環電流制御部８０により生成された零相電圧指令値Ｖｚ＊、各セル５のコンデンサ電圧Ｖｄｃｃｅｌｌ、およびアーム電流ｉｕｖ，ｉｖｗ，ｉｗｕに基づいて、各セル５の出力電圧Ｖｃｅｌｌを制御するための出力電圧指令値Ｖｃｅｌｌ＊を生成する。

図１０を参照して、電圧指令値演算部９０は、各相電圧指令値演算部９１と、各セル直流電圧制御部９６とを含む。

各相電圧指令値演算部９１は、電圧指令値Ｖｄ＊，Ｖｑ＊および零相電圧指令値Ｖｚ＊に基づいて、アーム電圧指令値Ｖｕｖ＊，Ｖｖｗ＊，Ｖｗｕ＊を生成する。具体的には、各相電圧指令値演算部９１は、座標変換部９２および加算器９３〜９５を含む。

座標変換部９２は、電圧指令値Ｖｄ＊，Ｖｑ＊を正相座標系で三相に変換する。加算器９３〜９５は、三相に変換された電圧指令値に零相電圧指令値Ｖｚ＊をそれぞれ加算することにより、アーム電圧指令値Ｖｕｖ＊，Ｖｖｗ＊，Ｖｗｕ＊を生成する。

各セル直流電圧制御部９６は、アーム電圧指令値Ｖｕｖ＊，Ｖｖｗ＊，Ｖｗｕ＊、各セル５のコンデンサ電圧Ｖｄｃｃｅｌｌ、およびアーム電流ｉｕｖ，ｉｖｗ，ｉｗｕに基づいて、各セル５の出力電圧指令値Ｖｃｅｌｌ＊を生成する。

（各セル直流電圧制御部）
図１１は、図１０に示した各セル直流電圧制御部９６の構成例を示す図である。

図１１を参照して、各セル直流電圧制御部９６は、総セル数に相当する３ｎ個のセル制御部９７を含む。３ｎ個のセル制御部９７の各々は、対応するセル５の出力電圧指令値Ｖｃｅｌｌ＊を生成するように構成される。３ｎ個のセル制御部９７の構成は互いに同じであるため、代表的に、アームＡ１の初段のセル５に対応するセル制御部９７の構成について説明する。

セル制御部９７は、相代表値演算部９８、セル電圧抽出部９９、フィルタ１００、減算器１０１，１０４、制御器１０２、および乗算器１０３を含む。

相代表値演算部９８は、対応するセル５が含まれるアーム（アームＡ１）に含まれるｎ個のコンデンサ７のコンデンサ電圧Ｖｄｃｃｅｌｌの代表値（ＵＶ相電圧代表値Ｖｄｃｕｖａｖ）を演算する。ＵＶ相電圧代表値Ｖｄｃｕｖａｖは、アームＡ１に含まれるｎ個のコンデンサ電圧Ｖｄｃｃｅｌｌの平均値、最大値および最小値のいずれかを用いることができる。

セル電圧抽出部９９は、３ｎ個のコンデンサ電圧Ｖｄｃｃｅｌｌから対応するセル５のコンデンサ電圧Ｖｄｃｃｅｌｌを抽出する。以下の説明では、アームＡ１の初段のセル５のコンデンサ電圧Ｖｄｃｃｅｌｌを「コンデンサ電圧Ｖｄｃｕｖ１」とも称する。

フィルタ１００は、セル電圧抽出部９９により抽出されたコンデンサ電圧Ｖｄｃｕｖ１から周波数２ｆの交流成分を除去して、Ｖｄｃｕｖｆ１を演算する。減算器１０１は、ＵＶ相電圧代表値ＶｄｃｕｖａｖとＶｄｃｕｖｆ１との偏差Δｖｄｃｕｖ１を求める。

制御器１０２は、偏差ΔＶｄｃｕｖ１を零にするための制御演算を実行して、操作量Ｖｄｃｕｖ１ｒｅｆを演算する。乗算器１０３は、操作量Ｖｄｃｕｖ１ｒｅｆに、該操作量と同相のアーム電流ｉｕｖを乗算する。

減算器１０４は、上記操作量と同相のアーム電圧指令値Ｖｕｖ＊から乗算器１０３の出力を減算することにより、出力電圧指令値Ｖｃｅｌｌｕｖ１＊を生成する。出力電圧指令値Ｖｃｅｌｌｕｖ１＊は、アームＡ１の初段のセル５に対する出力電圧指令値Ｖｃｅｌｌ＊に相当する。

各セル直流電圧制御部９６では、アームＡ１に含まれるｎ個のセル５にそれぞれ対応して、ｎ個の出力電圧指令値Ｖｃｅｌｌｕｖ１＊〜Ｖｃｅｌｌｕｖｎ＊が生成される。アームＡ２に含まれるｎ個のセル５にそれぞれ対応して、ｎ個の出力電圧指令値Ｖｃｅｌｌｖｗ１＊〜Ｖｃｅｌｌｖｗｎ＊が生成される。アームＡ３に含まれるｎ個のセル５にそれぞれ対応して、ｎ個の出力電圧指令値Ｖｃｅｌｌｗｕ１＊〜Ｖｃｅｌｌｗｕｎ＊が生成される。このようにして、３ｎ個のセルにそれぞれ対応して、３ｎ個の出力電圧指令値Ｖｃｅｌｌ＊が生成される。

ゲート信号生成部１４０（図４）は、電圧指令値演算部９０（各セル直流電圧制御部９６）により生成された３個の出力電圧指令値Ｖｃｅｌｌ＊の各々に基づいてＰＷＭ制御を行ない、各セル５のスイッチング素子Ｑ１〜Ｑ４のオンオフを制御するためのゲート信号を生成する。

図４に示された制御装置３において、全電圧制御部１０および出力電流制御部６０は「第１の制御部」を構成し、相間バランス制御部２０および循環電流制御部８０は「第２の制御部」を構成する。また、電圧指令値演算部９０は「演算部」に対応し、ゲート信号生成部１４０は「生成部」に対応する。

以上説明したように、実施の形態１に従う電力変換装置２００によれば、過渡変動時においても、全電圧制御部１０および相間バランス制御部２０が干渉することを防止することができるため、相間バランス制御部２０における遅れの要因を減らすことができる。これにより、相間のコンデンサ電圧のアンバランスを抑制することができ、過渡変動時においてもＭＭＣの安定的な動作が可能となる。

実施の形態２．
実施の形態２〜５では、図４に示された相間バランス制御部２０の他の構成例について説明する。実施の形態２〜５に従う電力変換装置の構成は、相間バランス制御部２０の構成を除いて、実施の形態１に従う電力変換装置２００の構成と同じであるため、詳細な説明は繰り返さない。

図１２は、図４に示した相間バランス制御部２０の第２の構成例を示す図である。
図１２を参照して、第２の構成例に従う相間バランス制御部２０Ａは、電圧演算部２１、減算器２２〜２４，１０５〜１０７、制御器１０８〜１１０、および乗算器２６〜２８を含む。

電圧演算部２１は、各セル５に配置された電圧検出器８による検出値に基づいて、全電圧代表値Ｖｄｃ＿ｐを演算する。電圧演算部２１は、さらに、ＵＶ相電圧代表値Ｖｄｃ＿ｕｖ、ＶＷ相電圧代表値Ｖｄｃ＿ｖｗ、ＷＵ相電圧代表値Ｖｄｃ＿ｗｕを演算する。

減算器２２は、全電圧代表値Ｖｄｃ＿ｐとＵＶ相電圧代表値Ｖｄｃ＿ｕｖとの偏差ΔＶｕｖを求める。減算器２３は、全電圧代表値Ｖｄｃ＿ｐとＶＷ相電圧代表値Ｖｄｃ＿ｖｗとの偏差ΔＶｖｗを求める。減算器２４は、全電圧代表値Ｖｄｃ＿ｐとＷＵ相電圧代表値Ｖｄｃ＿ｗｕとの偏差ΔＶｗｕを求める。

減算器１０５は、偏差ΔＶｕｖから、直流電圧指令値Ｖｄｃ＊と全電圧代表値Ｖｄｃ＿ｐとの偏差ΔＶｄｃを減算する。減算器１０６は、偏差ΔＶｖｗから偏差ΔＶｄｃを減算する。減算器１０７は、偏差ΔＶｗｕから偏差ΔＶｄｃを減算する。これにより、偏差ΔＶｕｖ，ΔＶｖｗ，ΔＶｗｕの各々から、各相の共通成分である零相成分が除去される。

制御器１０８は、偏差ΔＶｕｖ−ΔＶｄｃを零にするための制御演算を実行する。制御器１０９は、偏差ΔＶｖｗ−ΔＶｄｃを零にするための制御演算を実行する。制御器１１０は、偏差ΔＶｗｕ−ΔＶｄｃを零にするための制御演算を実行する。

乗算器２６は、制御器１０８の出力とアーム電圧Ｖｕｖとを乗算して、アーム電流指令値ｉｕｖ＊を求める。乗算器２７は、制御器１０９の出力とアーム電圧Ｖｖｗとを乗算して、アーム電流指令値ｉｖｗ＊を求める。乗算器２８は、制御器１１０の出力とアーム電圧Ｖｗｕとを乗算して、アーム電流指令値ｉｗｕ＊を求める。相間バランス制御部２０Ａは、アーム電流指令値ｉｕｖ＊，ｉｖｗ＊，ｉｗｕ＊を、逆相電流指令演算部５０および循環電流制御部８０（図４）に出力する。

以上説明したように、実施の形態２に従う電力変換装置によれば、相間バランス制御部２０Ａにおいて、制御器１０８〜１１０の入力から零相成分である偏差ΔＶｄｃを除去することで、実施の形態１に従う電力変換装置と同様の効果が得られる。

また、実施の形態２に従う電力変換装置によれば、制御器１０８〜１１０の入力から偏差ΔＶｄｃを除去しているため、制御器１０８〜１１０の各々をたとえば比例器および積分器などで構成すればよく、その構成に特に制約がない。よって、制御器の自由度が増加する。

実施の形態３．
図１３は、図４に示した相間バランス制御部２０の第３の構成例を示す図である。

図１３を参照して、第３の構成例に従う相間バランス制御部２０Ｂは、電圧演算部２１、減算器２２〜２４、座標変換部１１１,１１４、制御器１１２，１１３、および乗算器２６〜２８を含む。

電圧演算部２１は、各セル５に配置された電圧検出器８による検出値に基づいて、全電圧代表値Ｖｄｃ＿ｐを演算する。電圧演算部２１は、さらに、ＵＶ相電圧代表値Ｖｄｃ＿ｕｖ、ＶＷ相電圧代表値Ｖｄｃ＿ｖｗ、ＷＵ相電圧代表値Ｖｄｃ＿ｗｕを演算する。

減算器２２は、全電圧代表値Ｖｄｃ＿ｐとＵＶ相電圧代表値Ｖｄｃ＿ｕｖとの偏差ΔＶｕｖを求める。減算器２３は、全電圧代表値Ｖｄｃ＿ｐとＶＷ相電圧代表値Ｖｄｃ＿ｖｗとの偏差ΔＶｖｗを求める。減算器２４は、全電圧代表値Ｖｄｃ＿ｐとＷＵ相電圧代表値Ｖｄｃ＿ｗｕとの偏差ΔＶｗｕを求める。

座標変換部１１１は、三相／αβ変換により、偏差ΔＶｕｖ，ΔＶｖｗ，ΔＶｗｕを偏差Δα，Δβに変換する。制御器１１２は、偏差ΔＶαを零にするための制御演算を実行して、電流指令値ｉｐαを生成する。制御器１１３は、偏差ΔＶβを零にするための制御演算を実行して、電流指令値ｉｐβを生成する。

座標変換部１１４は、αβ／三相変換により、二相電流指令値ｉｐα，ｉｐβを三相の電流指令値に変換する。乗算器２６〜２８は、三相の電流指令値とアーム電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕとそれぞれ乗算して、アーム電流指令値ｉｕｖ＊，ｉｖｗ＊，ｉｗｕ＊を生成する。

以上説明したように、実施の形態３に従う電力変換装置では、偏差ΔＶｕｖ，ΔＶｖｗ，ΔＶｗｕを三相／αβ変換することにより、零相成分を除去することができる。零相成分が除去された二相（αβ相）で制御器１１２，１１３を構成することにより、各制御器の入力から零相成分を除去することができる。すなわち、実施の形態３に従う電力変換装置では、三相／二相変換を行ない、二相で制御器を構成することで、実施の形態１に従う電力変換装置と同様の効果が得られる。

また、実施の形態３に従う電力変換装置によれば、制御器が２つとなるため、実施の形態１に従う電力変換装置と比較して、制御器を削減することができ、結果的に制御演算量を減少させることができる。

実施の形態４．
図１４は、図４に示した相間バランス制御部２０の第４の構成例を示す図である。

図１４を参照して、第４の構成例に従う相間バランス制御部２０Ｃは、電圧演算部２１、減算器２２〜２４、制御器２５Ｃ、および乗算器２６〜２８を含む。

電圧演算部２１は、各セル５に配置された電圧検出器８による検出値に基づいて、全電圧代表値Ｖｄｃ＿ｐを演算する。電圧演算部２１は、さらに、ＵＶ相電圧代表値Ｖｄｃ＿ｕｖ、ＶＷ相電圧代表値Ｖｄｃ＿ｖｗ、ＷＵ相電圧代表値Ｖｄｃ＿ｗｕを演算する。

減算器２２は、全電圧代表値Ｖｄｃ＿ｐとＵＶ相電圧代表値Ｖｄｃ＿ｕｖとの偏差ΔＶｕｖを求める。減算器２３は、全電圧代表値Ｖｄｃ＿ｐとＶＷ相電圧代表値Ｖｄｃ＿ｖｗとの偏差ΔＶｖｗを求める。減算器２４は、全電圧代表値Ｖｄｃ＿ｐとＷＵ相電圧代表値Ｖｄｃ＿ｗｕとの偏差ΔＶｗｕを求める。

制御器２５Ｃは、偏差ΔＶｕｖ，ΔＶｖｗ，ΔＶｗｕの各々が零となるように、すなわち、相電圧代表値Ｖｄｃ＿ｕｖ，Ｖｄｃ＿ｖｗ，Ｖｄｃ＿ｗｕの各々を全電圧代表値Ｖｄｃ＿ｐに追従するように、電流指令値を補正する。

具体的には、制御器２５Ｃは、比例器（Ｐ）２９〜３１と、座標変換部１１１，１１４と、積分器（Ｉ）３７，３８と、加算器４０〜４２とを含む。比例器２９〜３１と積分器３７，３８とは座標変換部１１１を介して直列に接続されている。

比例器２９は、全電圧代表値Ｖｄｃ＿ｐとＵＶ相電圧代表値Ｖｄｃ＿ｕｖとの偏差ΔＶｕｖを比例制御するための操作量Ｐｏｕｖを算出する。比例器２９により算出された操作量Ｐｏｕｖは、座標変換部１１１および加算器４０に入力される。

比例器３０は、全電圧代表値Ｖｄｃ＿ｐとＶＷ相電圧代表値Ｖｄｃ＿ｖｗとの偏差ΔＶｖｗを比例制御するための操作量Ｐｏｖｗを算出する。比例器３０により算出された操作量Ｐｏｖｗは、座標変換部１１１および加算器４１に入力される。

比例器３１は、全電圧代表値Ｖｄｃ＿ｐとＷＵ相電圧代表値Ｖｄｃ＿ｗｕとの偏差ΔＶｗｕを比例制御するための操作量Ｐｏｗｕを算出する。比例器３１により算出された操作量Ｐｏｗｕは、座標変換部１１１および加算器４２に入力される。

座標変換部１１１は、三相／αβ変換により、三相の操作量Ｐｏｕｖ，Ｐｏｖｗ，Ｐｏｗｕを二相の操作量Ｐｏα，Ｐｏβに変換する。

積分器３７は、操作量Ｐｏαを積分制御するための操作量Ｉｏαを算出する。積分器３８は、操作量Ｐｏβを積分制御するための操作量Ｉｏβを算出する。座標変換部１１４は、αβ／三相変換により、二相の操作量Ｉｏα，Ｉｏβを三相の操作量Ｉｏｕｖ，Ｉｏｖｗ，Ｉｏｗｕに変換する。

加算器４０は、操作量Ｐｏｕｖと操作量Ｉｏｕｖとを加算し、加算結果Ｐｏｕｖ＋Ｉｏｕｖを乗算器２６に出力する。加算器４１は、操作量Ｐｏｖｗと操作量Ｉｏｖｗとを加算し、加算結果Ｐｏｖｗ＋Ｉｏｖｗを乗算器２７に出力する。加算器４２は、操作量Ｐｏｗｕと操作量Ｉｏｗｕとを加算し、加算結果Ｐｏｗｕ＋Ｉｏｗｕを乗算器２８に出力する。

乗算器２６〜２８は、三相の操作量Ｐｏｕｖ＋Ｉｏｕｖ，Ｐｏｖｗ＋Ｉｏｖｗ，Ｐｏｗｕ＋Ｉｏｗｕとアーム電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕとそれぞれ乗算して、アーム電流指令値ｉｕｖ＊，ｉｖｗ＊，ｉｗｕ＊を生成する。

以上説明したように、実施の形態４に従う電力変換装置によれば、制御器２５Ｃにおいて積分器のみ二相で構成することで、各積分器の入力から零相成分を除去することができる。これにより、実施の形態１に従う電力変換装置と同様の効果が得られる。

さらに、実施の形態４に従う電力変換装置によれば、制御器の積分器が２つとなるため、実施の形態１に従う電力変換装置と比較して、積分器を削減することができ、結果的に制御演算量を減少させることができる。一方、比例器は三相個別で構成しているため、制御器の自由度が増加する。

実施の形態５．
図１５は、図４に示した相間バランス制御部２０の第５の構成例を示す図である。

図１５を参照して、第５の構成例に従う相間バランス制御部２０Ｄは、第１の構成例に従う相間バランス制御部２０（図６）を離散化（時間に対するディジタル化）したものである。

相間バランス制御部２０Ｄにおいても、相間バランス制御部２０と同様、偏差ΔＶｕｖ（ｋ），ΔＶｖｗ（ｋ），ΔＶｗｕ（ｋ）が制御器２５Ｄに入力される。偏差ΔＶｕｖ（ｋ），ΔＶｖｗ（ｋ），ΔＶｗｕ（ｋ）は、時刻ｋにおける偏差ΔＶｕｖ，ΔＶｖｗ，ΔＶｗｕを表している。

制御器２５Ｄは、比例器（Ｐ）１１６〜１１８、加算器１２５、減算器１２２〜１２４、積分器ゲイン１１９〜１２１、積分器（Ｉ）１２７〜１２９、および加算器１３０〜１３２を含む。

比例器１１６は、偏差ΔＶｕｖ（ｋ）を比例制御するための操作量Ｐｏｕｖ（ｋ）を算出する。比例器１１６により算出された操作量Ｐｏｕｖ（ｋ）は、積分器ゲイン１１９および加算器１３０に入力される。比例器１１７は、偏差ΔＶｖｗ（ｋ）を比例制御するための操作量Ｐｏｖｗ（ｋ）を算出する。比例器１１７により算出された操作量Ｐｏｖｗ（ｋ）は、積分器ゲイン１２０および加算器１３１に入力される。比例器１１８は、偏差ΔＶｕｖ（ｋ）を比例制御するための操作量Ｐｏｗｕ（ｋ）を算出する。比例器１１８により算出された操作量Ｐｏｗｕ（ｋ）は、積分器ゲイン１２１および加算器１３２に入力される。

積分器ゲイン１１９，１２０，１２１のそれぞれについて、ゲインをＫＩｕ，ＫＩｖ，ＫＩｗとし、出力をＩｄｕｖ（ｋ），Ｉｄｖｗ（ｋ），Ｉｄｗｕ（ｋ）とすると、出力Ｉｄｕｖ（ｋ），Ｉｄｖｗ（ｋ），Ｉｄｗｕ（ｋ）は式（１）〜（３）でそれぞれ表わされる。

Ｉｄｕｖ（ｋ）＝Ｉｄｕｖ（ｋ−１）＋ＫＩｕ・Ｐｕｖ（ｋ） …（１）
Ｉｄｖｗ（ｋ）＝Ｉｄｖｗ（ｋ−１）＋ＫＩｖ・Ｐｖｗ（ｋ） …（２）
Ｉｄｗｕ（ｋ）＝Ｉｄｗｕ（ｋ−１）＋ＫＩｗ・Ｐｗｕ（ｋ） …（３）
加算器１２５は、出力Ｉｄｕｖ（ｋ），Ｉｄｖｗ（ｋ），Ｉｄｗｕ（ｋ）を加算する。加算結果を３で割ることにより、零相成分ΔＩｄ（ｋ）が算出される。零相成分ΔＩｄ（ｋ）は式（４）で表わされる。

ΔＩｄ（ｋ）＝１／３｛Ｉｄｕｖ（ｋ）＋Ｉｄｖｗ（ｋ）＋Ｉｄｗｕ（ｋ）｝…（４）
減算器１２２は、積分器ゲイン１１９の出力Ｉｄｕｖ（ｋ）から零相成分ΔＩｄ（ｋ）を減算し、減算結果ΔＩｕｖ（ｋ）を積分器１２７に入力する。減算器１２３は、積分器ゲイン１２０の出力Ｉｄｖｗ（ｋ）から零相成分ΔＩｄ（ｋ）を減算し、減算結果ΔＩｖｗ（ｋ）を積分器１２８に入力する。減算器１２４は、積分器ゲイン１２１の出力Ｉｄｗｕ（ｋ）から零相成分ΔＩｄ（ｋ）を減算し、減算結果ΔＩｗｕ（ｋ）を積分器１２９に入力する。すなわち、積分器１２７〜１２９の入力Ｉｕｖ（ｋ），Ｉｖｗ（ｋ），Ｉｗｕ（ｋ）は、式（５）〜（７）でそれぞれ表わされる。

Ｉｕｖ（ｋ）＝Ｉｄｕｖ（ｋ）−ΔＩｄ（ｋ） …（５）
Ｉｖｗ（ｋ）＝Ｉｄｖｗ（ｋ）−ΔＩｄ（ｋ） …（６）
Ｉｗｕ（ｋ）＝Ｉｄｗｕ（ｋ）−ΔＩｄ（ｋ） …（７）
積分器１２７は、Ｉｕｖ（ｋ）を積分制御するための操作量Ｉｏｕｖ（ｋ）を算出する。加算器１３０は、操作量Ｐｕｖ（ｋ）と操作量Ｉｏｕｖ（ｋ）とを加算し、加算結果Ｐｕｖ（ｋ）＋Ｉｏｕｖ（ｋ）を乗算器２６に出力する。

積分器１２８は、Ｉｖｗ（ｋ）を積分制御するための操作量Ｉｏｖｗ（ｋ）を算出する。加算器１３１は、操作量Ｐｕｖ（ｋ）と操作量Ｉｏｖｗ（ｋ）とを加算し、加算結果Ｐｖｗ（ｋ）＋Ｉｏｖｗ（ｋ）を乗算器２７に出力する。

積分器１２９は、Ｉｗｕ（ｋ）を積分制御するための操作量Ｉｏｗｕ（ｋ）を算出する。加算器１３２は、操作量Ｐｗｕ（ｋ）と操作量Ｉｏｗｕ（ｋ）とを加算し、加算結果Ｐｗｕ（ｋ）＋Ｉｏｗｕ（ｋ）を乗算器２８に出力する。乗算器２６〜２８は、加算器１３０〜１３２の出力とアーム電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕとそれぞれ乗算して、アーム電流指令値ｉｕｖ＊，ｉｖｗ＊，ｉｗｕ＊を生成する。

以上説明したように、実施の形態５に従う電力変換装置によれば、相間バランス制御部２０が離散系で構成されているため、ディジタル処理を用いた制御が実現可能となる。また、実施の形態５に従う電力変換装置においても、実施の形態１に従う電力変換装置と同様の効果が得られる。

さらに、実施の形態５に従う電力変換装置によれば、比例器および積分器のゲインをそれぞれ個別に設定することができるため、実施の形態１に従う電力変換装置に比べて、制御器の自由度が増加する。これにより、たとえば、ＵＶ相、ＶＷ相、ＷＵ相間でセル数が異なる場合であっても、各相それぞれに個別に最適なゲインの設定が可能となり、制御性を向上させることができる。

なお、以上で説明した複数の実施の形態１〜５について、明細書内で言及されていない組み合わせを含めて、不整合や矛盾が生じない範囲内で、各実施の形態で説明された構成を適宜組み合わせることは出願当初から予定されている。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲よって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 電力系統、１ｕ，１ｖ，１ｗ 送電線、２ ＭＭＣ、３ 制御装置、４ 変圧器、５ 単位変換器（セル）、５ａ，５ｂ 出力端子、６，８ 電圧検出器、７ コンデンサ、９ ドライバ、１０ 全電圧制御部、１２，２１〜２４，３２〜３４，５２，５３，５４，５８，５９，６８，６９，８３，１０１，１０４〜１０７，１２２〜１２４ 減算器、１３，２５，２５Ｃ，２５Ｄ，７０，８４，１０２，１０８〜１１０，１１２，１１３ 制御器、３５，４０〜４２，５１，６３，６４，６６，６７，８１，８２，９３，９５，１２５，１３０〜１３２ 加算器、１１ 代表値演算部、２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ 相間バランス制御部、２１ 電圧演算部、２６〜２８，１０３ 乗算器、２９〜３１，１１６〜１１８ 比例器、３７〜３９，１２７〜１２９ 積分器、５０ 逆相電流指令演算部、５５，６２，６５，９２，１１１，１１４ 座標変換部、５６，５７，１００ フィルタ、６０ 出力電流制御部、６１ 基準電圧演算部、８０ 循環電流制御部、９０ 電圧指令値演算部、９１ 各相電圧指令値演算部、９６ セル直流電圧制御部、９７ セル制御部、９９ セル電圧抽出部、１１９，１２０，１２１ 積分器ゲイン、１４０ ゲート信号生成部、２００ 電力変換装置、Ａ１〜Ａ３ アーム、Ｃ１〜Ｃ３，Ｃｕ，Ｃｖ，Ｃｗ 電流検出器、Ｄ１〜Ｄ４ ダイオード、Ｌ１，Ｌ２，Ｌ３ リアクトル、Ｑ１〜Ｑ４ スイッチング素子、ＵＬ，ＶＬ，ＷＬ 交流ライン。

Claims (10)

1. 三相交流電源に連系される電力変換装置であって、
   デルタ結線された第１〜第３のアームを有する電力変換器と、
   前記電力変換器を制御する制御装置とを備え、
   前記第１〜第３のアームの各々は、単位変換器を１または複数直列接続して構成され、
   前記単位変換器は、
   一対の出力端子間に接続された蓄電素子と、
   前記一対の出力端子間に前記蓄電素子の電圧値に依存した出力パルスを発生するように構成された複数のスイッチング素子とを含み、
   前記制御装置は、
   全ての前記蓄電素子の電圧値を代表する全電圧代表値が直流電圧指令値に一致するように、前記三相交流電源と前記電力変換器との間に流れる電流を制御するための電圧指令値を生成する第１の制御部と、
   前記第１〜第３のアーム間で前記蓄電素子の電圧値が平衡するように、前記デルタ結線内を流れる循環電流を制御するための零相電圧指令値を生成する第２の制御部と、
   前記第１の制御部により生成された前記電圧指令値と、前記第２の制御部により生成された前記零相電圧指令値とを合成して、各前記単位変換器の出力電圧を制御するための出力電圧指令値を生成する演算部と、
   前記出力電圧指令値に従って前記複数のスイッチング素子のスイッチング動作を制御するためのゲート信号を生成する生成部とを含み、
   前記制御装置は、前記第２の制御部における前記零相電圧指令値の演算から前記全電圧代表値の制御量を除去することにより、前記第１の制御部と前記第２の制御部とを非干渉化させる、電力変換装置。
2. 各前記蓄電素子を充放電する過渡変動時において、前記第２の制御部は、前記第１の制御部による前記全電圧代表値の制御とは独立に、前記第１〜第３のアーム間での前記蓄電素子の電圧値の不平衡を解消する制御を実行する、請求項１に記載の電力変換装置。
3. 前記第２の制御部は、
   前記第１のアーム内の前記蓄電素子の電圧値を代表する第１の代表値と前記全電圧代表値との第１の偏差、前記第２のアーム内の前記蓄電素子の電圧値を代表する第２の代表値と前記全電圧代表値との第２の偏差、および前記第３のアーム内の前記蓄電素子の電圧値を代表する第３の代表値と前記全電圧代表値との第３の偏差の各々が零となるように、前記第１〜第３のアームにそれぞれ流れる第１〜第３のアーム電流を制御するための第１〜第３のアーム電流指令値を生成し、
   前記第１〜第３のアーム電流を前記第１〜第３のアーム電流指令値にそれぞれ追従させるための制御演算を実行して、前記零相電圧指令値を生成するように構成され、
   前記第２の制御部は、前記第１〜第３のアーム電流指令値を生成するために、前記第１〜第３の偏差の各々から、前記第１〜第３の代表値に共通に含まれる共通成分を除去する、請求項１または２に記載の電力変換装置。
4. 前記共通成分は、前記第１〜第３の偏差の零相成分である、請求項３に記載の電力変換装置。
5. 前記共通成分は、前記電圧指令値と前記全電圧代表値との偏差に依存する、請求項３または４に記載の電力変換装置。
6. 前記第２の制御部は、前記第１〜第３の偏差の各々を零にするための制御演算を実行することにより、前記第１〜第３のアーム電流指令値を生成するように構成された制御器を含み、
   前記第１〜第３の偏差は、前記共通成分が除去された状態で前記制御器に入力される、請求項３〜５のいずれか１項に記載の電力変換装置。
7. 前記第２の制御部は、前記第１〜第３の偏差の各々を零にするための制御演算を実行することにより、前記第１〜第３のアーム電流指令値を生成するように構成された制御器を含み、
   前記制御器は、比例器と、前記比例器に直列に接続された積分器とを含み、
   前記比例器の出力は、前記共通成分が除去された状態で前記積分器に与えられる、請求項３〜５のいずれか１項に記載の電力変換装置。
8. 前記第２の制御部は、
   前記第１〜第３の偏差を三相／αβ変換により、二相の偏差に変換する座標変換部と、
   前記二相の偏差の各々を零にするための制御演算を実行する制御器とを含む、請求項３〜５のいずれか１項に記載の電力変換装置。
9. 前記第２の制御部は、前記第１〜第３の偏差の各々を零にするための制御演算を実行することにより、前記第１〜第３のアーム電流指令値を生成するように構成された制御器を含み、
   前記制御器は、
   前記第１〜第３の偏差を比例制御する第１〜第３の比例器と、
   前記第１〜第３の比例器に直列に接続された第１および第２の積分器と、
   前記第１〜第３の比例器および前記第１および第２の積分器の間に接続され、前記第１〜第３の比例器の出力を三相／αβ変換する座標変換部とを含む、請求項３〜５のいずれか１項に記載の電力変換装置。
10. 前記第２の制御部は、離散系で構成される、請求項３〜５のいずれか１項に記載の電力変換装置。

Images