JP6809973B2 - 精密集積回路用の低電力温度調節回路 - Google Patents

精密集積回路用の低電力温度調節回路 Download PDF

Info

Publication number
JP6809973B2
JP6809973B2 JP2017078206A JP2017078206A JP6809973B2 JP 6809973 B2 JP6809973 B2 JP 6809973B2 JP 2017078206 A JP2017078206 A JP 2017078206A JP 2017078206 A JP2017078206 A JP 2017078206A JP 6809973 B2 JP6809973 B2 JP 6809973B2
Authority
JP
Japan
Prior art keywords
wafer
heater
frame
controller
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017078206A
Other languages
English (en)
Other versions
JP2017191102A (ja
JP2017191102A5 (ja
Inventor
ウイリアム・ジェイ・ブリッツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fluke Corp
Original Assignee
Fluke Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fluke Corp filed Critical Fluke Corp
Publication of JP2017191102A publication Critical patent/JP2017191102A/ja
Publication of JP2017191102A5 publication Critical patent/JP2017191102A5/ja
Application granted granted Critical
Publication of JP6809973B2 publication Critical patent/JP6809973B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Automation & Control Theory (AREA)

Description

本開示は、温度調節回路及び温度調節回路の組立て方法に関する。
精密集積回路の多くが、適切に機能するために安定した温度を必要とする。温度調節に関する一般的な解決法は、精密集積回路をヒータに連結し、熱損失を補償することである。即ち、ヒータを使用して熱を提供し、精密集積回路から隣接する構造体に散逸する任意の熱を補償してもよい。
集積回路を加熱するための現在の方法としては、アルミナ基板を用いるハイブリッド厚膜ヒータ及びエポキシガラスＰＣＢ材料上の、別個のヒータ抵抗体を使用することが挙げられる。温度調節に関する既知の解決法としては、ＬＭ３９９電圧リファレンスがある。しかし、こうした方法は、典型的には、電力量を多く消費する。例えば、アルミナ基板を用いるハイブリッド厚膜ヒータ及びエポキシガラスＰＣＢ材料上の別個のヒータ抵抗体は、それぞれ、典型的には、１００ミリワットから数ワットの電力を消費する。
米国特許出願公開 2008/0178674 米国特許出願公開 2010/0180681
したがって、かかるヒータを必要とする集積回路は、概して用途が大規模なラボグレード製品に制限され、電源に制限のあるポータブルデバイスには好適ではない。このため、精密集積回路の温度調節には、低電力の解決法を有することが望ましい。
本開示は、精密集積回路用の温度調節回路を提供する。温度調節回路により、外部環境条件に依存せずに温度制御された環境となる。
少なくとも１つの実施形態では、温度調節回路は、フレーム、懸架質量部、支持梁、集積回路、温度センサ、ヒータ、制御器、接合パッド及び導電トラックを備える。
懸架質量部は、フレームの開口部に配置され、フレームから支持梁によって懸架される。懸架質量部は、集積回路、温度センサ及びヒータを備える。集積回路は、安定した温度を有することにより恩恵を被る任意の集積回路であってもよい。温度センサは、集積回路の温度に比例して温度シグナルを発生する。温度シグナルは、制御器、又はヒータに対する電圧を制御するエラー積分器によって使用され、温度センサの温度シグナルが所定のしきい値と等しくなるまで、継続的に懸架質量部の温度を調節してもよい。制御器は、フレーム上に配置される。接合パッドは、フレーム上に配置され、ワイヤボンドを収容し、接合パッドを外部の位置に接続するための導電パッドとなる。導電トラックは、支持梁上に形成される。導電トラックは、懸架質量部上にある集積回路、温度センサ及びヒータと、フレーム上にある制御器及び接合パッドとの間に電気的接続を提供する。
懸架質量部は、熱的に分離された基板を提供する。懸架質量部上に集積回路を組立てることによって、集積回路を熱的に絶縁し、集積回路からの放熱を最小限に抑える。懸架質量部の熱抵抗は、懸架質量部の加熱に必要な電力に反比例する。加熱する基板のサイズを最小限に抑え、このため、その熱抵抗が最大化することによって、必要な電力が最小限に抑えられる。更に、集積回路に近接して懸架質量部上にヒータを組立てる。その結果、集積回路が急速に加熱され、ヒータは電力を節約することができる。加えて、制御器は、懸架質量部ではなくフレーム上に組立てる。フレーム上に制御器を組立てることによって、懸架質量部のサイズを縮小することができる。
別の実施形態によれば、温度調節回路は、ウェハレベルパッケージングを備え、集積回路の熱抵抗を増大させて、温度の調節に必要な電力を更に減少させる。
別の実施形態によれば、温度調節回路は、気密真空パッケージ内にあり、集積回路の熱抵抗を増大し、温度の調節に必要な電力を更に減少させる。
本明細書に開示の温度調節回路は、温度調節に関して、低電力の解決法となる。集積回路の温度調節に必要な電力を減少させることによって、集積回路の考えられる用途が増える。例えば、集積回路は、制限された電源を有する手持ち式の器具に使用してもよい。
本明細書に開示の少なくとも１つの実施形態による温度調節回路の簡略斜視図である。 本明細書に開示の少なくとも１つの実施形態による温度調節回路を組立てるための方法の工程を図示する平面図及び断面図である。 本明細書に開示の少なくとも１つの実施形態による温度調節回路を組立てるための方法の工程を図示する平面図及び断面図である。 本明細書に開示の少なくとも１つの実施形態による温度調節回路を組立てるための方法の工程を図示する平面図及び断面図である。 本明細書に開示の少なくとも１つの実施形態による温度調節回路を組立てるための方法の工程を図示する平面図及び断面図である。 本明細書に開示の少なくとも１つの実施形態によるウェハレベルパッケージングを備える温度調節回路の断面図である。 本明細書に開示の少なくとも１つの実施形態による気密真空パッケージ内の温度調節回路の断面図である。
以下の説明では、本開示のさまざまな実施形態を完全に理解するために、特定の詳細を明らかにする。しかし、当業者は、本開示は、これらの特定の詳細なく実施し得るものと理解する。いくつかの例では、本開示の実施形態の説明の不明瞭さを回避するために、半導体及び集積回路に関連する既知の詳細は記述していない。
本明細書全体の「一実施形態」又は「実施形態」を参照することは、実施形態に関して記述された特定の特徴部、構造体又は特性が少なくとも１つの実施形態に含まれることを意味する。このため、本明細書全体のさまざまな位置での語句「一実施形態では」又は「実施形態では」は、必ずしも同じ実施形態にすべてを援用するものではない。更に、特定の特徴部、構造体又は特性は、１つ又は２つ以上の実施形態において任意の好適な方法で組み合わせてもよい。
図面では、同一の参照番号は、類似の特徴部又は要素を示す。図面における特徴部のサイズ及び相対位置は、必ずしも尺度通りに記載されるものではない。
図１は、本明細書に開示の原理による温度調節回路１０の簡略斜視図である。温度調節回路１０には、フレーム１２、懸架質量部１４、支持梁１６、導電トラック１８、接合パッド２０、集積回路２２、温度センサ２４、ヒータ２６及び制御器２８を備える。
フレーム１２は、懸架質量部１４を懸架するための支持構造体を提供する。図１に示すとおり、好ましい実施形態では、フレーム１２は長方形であるが、フレーム１２は任意の形状であってもよい。フレーム１２は、開口部３０及び制御器２８を備える。制御器２８は、以下で更に詳細に検討する。
懸架質量部１４は、熱絶縁基板を提供する。懸架質量部１４は、フレーム１２の開口部３０に配置し、フレーム１２から懸架する。図１に示すとおり、好ましい実施形態では、懸架質量部１４はフレーム１２と同じ長方形形状を有する。しかし、懸架質量部１４は任意の形状を有してもよい。好ましい実施形態では、例えば、図３Ｂに示すとおり、懸架質量部１４下の表面に懸架質量部１４が接触しないように、懸架質量部１４はフレーム１２の厚さよりも薄い厚さを有する。懸架質量部１４は、集積回路２２、温度センサ２４及びヒータ２６を備える。集積回路２２、温度センサ２４及びヒータ２６は、以下に更に詳細に検討する。
支持梁１６により、懸架質量部１４をフレーム１２に連結する。好ましい実施形態では、支持梁１６により、懸架質量部１４の各側部上で懸架質量部１４がフレーム１２から離間配置され、懸架質量部１４の熱絶縁が増大する。好ましい実施形態では、支持梁１６はそれぞれ、懸架質量部１４の幅より実質的に小さい幅を有する。更に、好ましい実施形態では、支持梁１６は、二酸化ケイ素などの熱絶縁材料で製造され、支持梁１６を介した放熱を最小限に抑える。６つの支持梁１６を図１に示すが、温度調節回路１０は、任意の数の支持梁を含めてもよい点に留意すべきである。例えば、一実施形態では、温度調節回路１０は、４つの支持梁を備え、懸架質量部１４の各側部に１つの支持梁がある。別の実施形態では、温度調節回路１０は、６つより多い支持梁を含めて、更なる導電トラックに適応する。
導電トラック１８は、懸架質量部１４上の回路機構とフレーム１２上の回路機構又は接合パッドとの間に電気的接続を提供する。具体的には、図１に示すとおり、導電トラック１８は、集積回路２２とヒータ２６を接合パッド２０に連結し、温度センサとヒータ２６を制御器２８に連結する。好ましい実施形態では、導電トラック１８はそれぞれ、同じ数の導電トラック１８及び支持梁１６が存在するように、各支持梁上に形成される。別の実施形態では、複数の導電トラックは、導電トラック１８の数が支持梁１６の数よりも大きいように、１つの支持梁上で形成される。好ましい実施形態では、導電トラック１８は、支持梁１６の上面を実質的に覆う。例えば、図１に示すとおり、導電トラック１８はそれぞれ、各支持梁１６の上面全体をほぼ覆う。その結果、支持梁１６が増強され、懸架質量部１４上でより大きい負荷を支持することができる。
接合パッド２０は、ワイヤボンドを収容し接合パッド２０を外部の場所に接続するために、導電性パッドを提供する。接合パッド２０は、フレーム１２上に形成される。即ち、接合パッド２０はそれぞれ、フレーム１２上にある導電トラックの一部上に形成される。
集積回路２２は、安定した温度を有することにより恩恵を被る任意の集積回路であってもよい。例えば、集積回路２２は、基準増幅器、異なるＮＰＮペア、ＮｉＣｒ又はＳｉＣｒ薄膜抵抗器を含む抵抗回路網、又は演算増幅器であってもよい。
温度センサ２４は、集積回路２２の温度を測定し、集積回路２２の温度に比例する温度シグナルを生成するように構成される。温度センサ２４は、導電トラック１８の１つを介して制御器２８に電気的に連結される。図１には図示しないが、温度センサ２４もフレーム１２上にある接合パッドに電気的に連結されてもよい。以下で更に詳細に検討するように、温度センサ２４は、温度測定値を制御器２８に提供する。好ましい実施形態では、温度センサ２４は、集積回路２２の確実に正確な温度測定値を得るように、集積回路２２に非常に近接して配置される。
ヒータ２６は、集積回路２２を加熱するように構成される。ヒータ２６は、それぞれの導電トラック１８を介して制御器２８及び接合パッド２０の１つに電気的に連結される。以下に更に詳細に記述するとおり、ヒータ２６は、制御器２８によって制御される。好ましい実施形態では、ヒータ２６は、集積回路２２に非常に近接して配置される。以下に更に詳細に記述するとおり、集積回路に更に近接してヒータ２６を配置することにより、集積回路を急速に加熱することができ、電力消費の減少に有用である。
制御器２８は、フレーム１２上に配置される。制御器１２は、温度センサ２４から温度測定値を受信し、温度センサ２４から受信した温度シグナルに基づいてヒータ２６を制御するように構成される。一実施形態では、制御器２８は、温度センサ２４から温度シグナルを受信し、温度シグナルが所定のしきい値を下回るかを判定し、温度シグナルが所定のしきい値を下回る場合、コマンドをヒータ２６に送信し、集積回路２２を加熱する。同じ実施形態又は別の実施形態では、制御器２８は、温度センサ２４から温度シグナルを受信し、温度シグナルが所定のしきい値を超えるかを判定し、温度シグナルが所定のしきい値を超える場合、コマンドをヒータ２６に送信し、集積回路２２の加熱を停止する。同じ実施形態又は別の実施形態では、制御器２８又はヒータ２６に対する電圧を制御するエラー積分器は、温度センサ２４から温度シグナルを継続して受信し、現在の温度シグナルが所定のしきい値と等しくなるまで、ヒータ２６を継続して調節する。
懸架質量部１４ではなくフレーム１２上に制御器２８を配置することによって、懸架質量部１４のサイズは縮小してもよい。即ち、懸架質量部１４は、集積回路２２、温度センサ２４及びヒータ２６のみに適合するように十分に大きくてもよい。以下に更に詳細に記述するとおり、懸架質量部１４を最小サイズにすることにより、集積回路２２をより急速に加熱し、電力消費の減少に有用である。
温度調節回路１０は、低電力の解決法を提供し、集積回路２２の温度を調節する。懸架質量部１４上に集積回路２２を組立てることによって、集積回路２２を近接した表面から熱絶縁する。更に、好ましい実施形態では、支持梁１６が熱絶縁材料で製造されているため、支持梁１６を介する任意の放熱が最も少ない。放熱を最小限にすることによって、集積回路２２は、更に長い間、その温度を維持することができる。このため、ヒータ２６を、適度に使用することができる。その結果、集積の温度の調節に必要な電力が大いに減少する。例えば、温度調節回路１０が、１ワット当たり環境温度約８０００℃まで熱絶縁を有すると仮定して、ヒータ２６は、調節温度６０℃及び環境温度２５℃に対して、５ミリワット未満消費する。
更に、集積回路２２に非常に近接して懸架質量部１４上にヒータ２６を配置することにより、集積回路２２をより急速に加熱することができる。その結果、ヒータ２６は、電源が投入されている時間がより短い時間であってもよく、電力を節約することができる。更に、懸架質量部ではなく、フレーム上に制御器２８を配置することによって、懸架質量部１４のサイズを小さくすることができる。したがって、より小さい質量部がより大きい質量部よりも急速に加熱するため、懸架質量部１４は、より急速に加熱してもよい。このため、ヒータ２６は、電源が投入されている時間がより短い時間であってもよく、電力を節約することができる。
必要な電力を数ミリワットまで減少させることにより、集積回路２２の可能な用途が増える。例えば、集積回路２２は、制限された電源を有する手持ち式器具に使用してもよい。
図２Ａから図３Ｂは、本明細書に開示の原理による温度調節回路１０を組立てるための方法のステップを示す平面図及び断面図である。図２Ａは、第１のステップでの温度調節回路１０の平面図であり、図２Ｂは、図２Ａに示す軸線に沿った温度調節回路１０の断面図である。図３Ａは、その後のステップでの温度調節回路１０の平面図であり、図３Ｂは、図３Ａに示す軸線に沿った温度調節回路１０の断面図である。
図２Ａ及び図２Ｂに示すステップでは、温度調節回路１０は、１つの結晶シリコンウェハなどの基板３２及び絶縁層３４を備える。絶縁層３４は、基板３２上に形成される。好ましい実施形態では、絶縁層３４は、二酸化ケイ素などの熱絶縁材料で形成される。
集積回路２２、温度センサ２４、ヒータ２６及び制御器２８は、基板３２内に組立てる。特に、集積回路２２、温度センサ２４及びヒータ２６は、基板３２の中心部分に組立てられ、制御器２８は、中心部分を取り囲む基板３２の周辺部に組立てる。好ましい実施形態では、前述のとおり、温度センサ２４及びヒータ２６は、集積回路２２に非常に近接して配置される。集積回路２２、温度センサ２４、ヒータ２６及び制御器２８は、公知の又は後年開発された技術を用いて、基板３２内に組立ててもよい。例えば、集積回路２２は、誘電体絶縁工程を用いて組立ててもよい。集積回路２２、温度センサ２４、ヒータ２６及び制御器２８の構成要素は、簡素化するために図２Ｂに示さない。
導電トラック１８は、絶縁層３４上に形成される。前述のとおり、導電トラック１８は、基板３２およびと接合パッドの中心部分に配置された電気回路と、基板３２の周辺部分に配置された電気回路との間に電気的接続を提供する。例えば、導電トラック１８は、集積回路２２及び温度センサ２４を接合パッド２０に連結させて、ヒータ２６を制御器２８に連結させてもよい。図２Ｂに示すとおり、導電トラックは、絶縁層３４を介して形成され、集積回路２２に接続させる。
接合パッド２０は、それぞれの導電トラック１８上に形成される。特に、接合パッド２０は、基板３２の周辺部分上に配置される導電トラック１８の一部分上に形成される。
図３Ａ及び図３Ｂに示すとおり、その後のステップで、基板３２及び絶縁層３４の一部分を取り除いて開口部３０を形成し、フレーム１２及び懸架質量部１４を形成する。
前述のとおり、懸架質量部１４がフレーム１２の厚さよりも薄い厚さを有するように、基板３２の部分を取り除いて、懸架質量部１４が懸架質量部１４の下の面に接触しないようにする。
絶縁層３２の一部分を取り除いて、支持梁１６を形成する。前述のとおり、支持梁１６は、フレーム１２から懸架質量部１４を懸架する。基板３２及び絶縁層３４の一部分は、公知の又は後年開発された技術を用いて取り除いてもよい。例えば、深堀反応性イオンエッチング（ＤＲＩＥ）を使用して、基板３２及び絶縁体３４をエッチングしてもよい。
別の実施形態では、温度調節回路１０は、基板３２及び絶縁層３４の代わりに、埋め込み酸化膜（ＢＯＸ）ウェハを用いて組立てる。即ち、図２Ａ及び図２Ｂに関して記述した工程と同様に、集積回路２２、温度センサ２４及びヒータ２６は、ＢＯＸウェハの中心部分に組立て、制御器２８は、ＢＯＸウェハの周辺部分に組立てる。したがって、図３Ａ及び図３Ｂを参照して記述した工程と同様に、ＢＯＸウェハをマイクロ加工し、フレーム１２及び懸架質量部１４を形成する。例えば、ＢＯＸウェハは、ウェットエッチングもしくはＤＲＩＥを組み合わせたもの、又は双方を組み合わせたものを用いて、頂部及び底部からエッチング処理してもよい。
図４は、本明細書に開示の原理によるウェハレベルパッケージングを含む温度調節回路１０の断面図である。ウェハレベルパッケージングには、第１のウェハ３６及び第２のウェハ３８を含む。
温度調節回路１０は、第１のウェハ３６上に配置される。特に、フレーム１２は、第１のウェハ３６の上面に配置される。第１のウェハ３６の上面は、懸架質量部１４の下面から離間配置され、集積回路２２から第１のウェハ３６への放熱を最小限に抑える。
第２のウェハ３８は、温度調節回路１０上に配置される。第２のウェハ３８は、キャビティ４６を備える。キャビティ４６により、第２のウェハ３８の下面は、懸架質量部１４の上面から離間配置され、集積回路２２から第２のウェハ３８に対する放熱を最小限に抑える。
また、第２のウェハ３８は、マイクロビア４０を含む。マイクロビア４０は、それぞれ、導電材料４４及びマイクロビアのトレンチ壁にある誘電体層４２を含む。マイクロビア４０のそれぞれは、各導電トラック１８に連結される。マイクロビア４０及び導電トラック１８は、共に、懸架質量部１４の回路機構と第２のウェハ３８の上面上の回路機構又は接合パッド２０との間に電気的接続を提供する。
第１のウェハ３６、第２のウェハ３８及びフレーム１２は、集積回路２２用のチェンバ４８を形成する。チェンバ４８は、集積回路２２が任意の近隣面に接触せずに、熱を散逸させるようにする。好ましい実施形態では、チェンバは排気するか窒素などのガスを充填させて、集積回路２２の断熱を更に向上させる。更に、ウェハレベルパッケージングを利用することで、温度調節回路１０の梱包費の削減及びサイズの縮小となり得る。
図４に示してないが、第１のウェハ３６及び第２のウェハ３８は、追加の集積回路を備えてもよい。一実施形態では、制御器２８は、フレーム１２の代わりに第２のウェハ３８内に形成され、懸架質量部１４の温度センサ２４及びヒータ２６に電気的に連結するために少なくとも１つのマイクロビア４０に接続する。
ウェハレベルパッケージングにより、集積回路２２の熱抵抗が増大し、更に、集積回路２２の温度調節に必要な電力が減少する。
図５は、本明細書に開示の原理による気密真空パッケージ５０内の温度調節回路１０の断面図である。気密真空パッケージ５０は、基部５２及び蓋５４を備える。
温度調節回路１０は、基部５２に配置する。好ましい実施形態では、基部５２はセラミック基板である。蓋５４は、基部５２に連結し、温度調節回路１０を封入する。
基部５２及び蓋５４は、チェンバ５６を形成する。チェンバ４８と同様に、チェンバ５６により集積回路２２が任意の近隣面に接触せずに、熱を散逸させる。好ましい実施形態では、チェンバは排気するか窒素などのガスを充填させて、集積回路２２の断熱を向上させる。
図５に示していないが、気密真空パッケージ５０も、気密真空パッケージ５０の外側の場所に、接合パッド２０に接続するワイヤボンディング部を備えてもよい。
気密真空パッケージにより、集積回路２２の熱抵抗が増大し、集積回路２２の温度の調節に必要な電力が更に減少する。
本明細書に開示の温度調節回路１０により、集積回路２２の温度調節のための低電力の解決法となる。集積回路２２の温度の調節に必要な電力を減少させることにより、精密集積回路の考えられる用途が増える。例えば、集積回路２２は、制限された電源を有する手持ち式器具に使用してもよい。
上述のさまざまな実施形態は、更なる実施形態を提供するために組み合わせてもよい。［注記：本質的事項は、外国特許、外国特許出願書又は非特許文献から参照によって援用することはできないが、米国特許商標局では、不適切に援用された主題を、出願日に影響を与えることなく、補正により明示的に明細書に補充できるものとする。ＡＤＳへの参照による援用が可能であるかは、試みていない。文章内の適切な場所に、参照によって援用するこれらの参照を明示によりリスト化することを強く推奨する。］
上記の説明を考慮すれば、実施形態へのこれらの及び他の変更を行うことができる。概して、次の請求項では、使用する用語は、明細書及び請求項に開示された特定の実施形態に対する請求項を制限するものと解釈すべきではないが、こうした請求項に権利を与えた等価物の全範囲と共にすべての考えられる実施形態を含むものと解釈すべきである。したがって、請求項は、開示によって制限されるものではない。
１０ 温度調節回路
１２ フレーム
１４ 懸架質量部
１６ 支持梁
１８ 導電トラック
２０ 接合パッド
２２ 集積回路
２４ 温度センサ
２６ ヒータ
２８ 制御器
３０ 開口部

Claims (20)

  1. 開口部を有するフレームと、
    前記フレーム上の制御器であって、ヒータを制御するように構成されている制御器と、
    熱絶縁材料で作製された複数の支持梁と、
    前記フレームの前記開口部に配置された懸架質量部と、
    前記懸架質量部上の集積回路、温度センサ、及び前記ヒータと、
    前記複数の支持梁の第１の支持梁上の第１の導電トラックと、を備えるデバイスであって、前記懸架質量部は、前記複数の支持梁によって前記フレームに連結し、前記第１の導電トラックは、前記制御器を前記ヒータに電気的に連結する、デバイス。
  2. 前記複数の支持梁の第２の支持梁上に第２の導電トラックを更に備え、前記第２の導電トラックは、前記制御器を前記温度センサに電気的に連結する、請求項１に記載のデバイス。
  3. 前記制御器は、前記温度センサから温度測定値を受信し、前記温度測定値に基づいて前記ヒータを制御するように構成されている、請求項２に記載のデバイス。
  4. 第１のウェハと、
    前記フレーム及び前記懸架質量部上の第２のウェハと、を更に備え、前記フレームは前記第１のウェハ上に配置され、前記懸架質量部は前記第１及び前記第２のウェハから離間配置されている、請求項１に記載のデバイス。
  5. 前記フレーム、前記第１のウェハ、及び前記第２のウェハは、前記懸架質量部の周囲にチェンバを形成する、請求項４に記載のデバイス。
  6. 前記チェンバは排気されている、請求項５に記載のデバイス。
  7. 前記第２のウェハを介して形成される導電ビアを更に備え、前記導電ビアは、前記第１の導電トラックに電気的に連結されている、請求項４に記載のデバイス。
  8. セラミック基部と、
    前記セラミック基部に連結する蓋と、を更に備え、前記フレームは前記セラミック基部上に配置され、前記蓋及び前記セラミック基部は、前記懸架質量部の周囲にチェンバを形成する、請求項１に記載のデバイス。
  9. 前記フレーム上に接合パッドを更に備え、前記第１の導電トラックは、前記接合パッドに電気的に連結している、請求項１に記載のデバイス。
  10. 基板であって、
    開口部を有する第１の部分と、
    前記開口部内に配置され、前記第１の部分から離間配置される第２の部分と、を含む基板と、
    前記基板の前記第１の部分上の制御器であって、ヒータを制御するように構成されている制御器と、
    前記基板の前記第２の部分上の集積回路、温度センサ、及び前記ヒータと、
    前記基板の前記第１及び前記第２の部分上の絶縁層であって、前記基板の前記第１及び第２の部分を互いに連結させる前記絶縁層と、
    前記絶縁層上の第１の導電トラックと、を備えるデバイスであって、前記第１の導電トラックは、前記制御器を前記ヒータに電気的に連結する、デバイス。
  11. 前記絶縁層上に第２の導電トラックを更に備え、前記第２の導電トラックは、前記制御器を前記温度センサに電気的に連結する、請求項１０に記載のデバイス。
  12. 前記制御器は、前記温度センサから温度測定値を受信し、前記温度測定値に基づいて前記ヒータを制御するように構成されている、請求項１１に記載のデバイス。
  13. 第１及び第２のウェハを更に備え、前記基板は、前記第１のウェハと前記第２のウェハとの間に配置されている、請求項１０に記載のデバイス。
  14. 気密真空パッケージを更に備え、前記基板は、前記気密真空パッケージの内側に配置されている、請求項１０に記載のデバイス。
  15. 前記基板の前記第１の部分上に接合パッドを更に備え、前記接合パッドは、前記第１の導電トラックに電気的に連結されている、請求項１０に記載のデバイス。
  16. フレームを備える半導体ダイの周辺要素上に制御器を組立てることと、
    懸架質量部を備える前記半導体ダイの中心要素上に集積回路、温度センサ、及びヒータ要素を組立てることであって、前記周辺要素は、前記中心要素を取り囲む、ことと、
    前記周辺要素と前記中心要素との間にある前記半導体ダイの一部分を取り除くことによって、前記周辺要素から前記中心要素を懸架させることと、
    第１の導電トラックを前記半導体ダイと前記懸架させた中心要素を支持する支持梁上に形成することと、を含む、方法であって、前記第１の導電トラックは、前記制御器を前記ヒータ要素に電気的に連結する、方法。
  17. 前記半導体ダイ上に第２の導電トラックを形成することを更に含み、前記第２の導電トラックは、前記半導体ダイの前記周辺要素上の接合パッドを前記集積回路、前記温度センサ、又は前記ヒータ要素に電気的に連結する、請求項１６に記載の方法。
  18. 前記半導体ダイを第１のウェハ上に配置することと、
    前記半導体ダイ上に第２のウェハを配置することと、を更に含み、前記第１のウェハ及び前記第２のウェハは、前記半導体ダイの前記中央要素から離間配置され、前記半導体ダイの前記周辺要素、前記第１のウェハ、及び前記第２のウェハがチェンバを形成する、請求項１６に記載の方法。
  19. 前記チェンバを排気することを更に含む、請求項１８に記載の方法。
  20. 気密真空パッケージに前記半導体ダイを配置することを更に含む、請求項１６に記載の方法。
JP2017078206A 2016-04-14 2017-04-11 精密集積回路用の低電力温度調節回路 Active JP6809973B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/099,341 2016-04-14
US15/099,341 US9607913B1 (en) 2016-04-14 2016-04-14 Low power, temperature regulated circuit for precision integrated circuits

Publications (3)

Publication Number Publication Date
JP2017191102A JP2017191102A (ja) 2017-10-19
JP2017191102A5 JP2017191102A5 (ja) 2020-05-14
JP6809973B2 true JP6809973B2 (ja) 2021-01-06

Family

ID=58360120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017078206A Active JP6809973B2 (ja) 2016-04-14 2017-04-11 精密集積回路用の低電力温度調節回路

Country Status (4)

Country Link
US (1) US9607913B1 (ja)
EP (1) EP3232745B1 (ja)
JP (1) JP6809973B2 (ja)
CN (1) CN107301985B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230317543A1 (en) * 2022-04-01 2023-10-05 Fluke Corporation Structure, system and method for a temperature regulated electrical device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4340583A1 (de) * 1993-11-29 1995-06-01 Krautkraemer Gmbh Temperaturstabilisierter Hybridschaltkreis
DE19748005A1 (de) * 1997-10-30 1999-05-20 Siemens Ag Anordnung zum Übertragen von elektrischen Signalen zwischen einem auf einer Trägerplatte thermisch isoliertem Modul und angrenzenden Nachbarmodulen
US7484411B2 (en) * 2007-01-30 2009-02-03 Hewlett-Packard Development Company, L.P. Three phase capacitance-based sensing and actuation
US8049326B2 (en) * 2007-06-07 2011-11-01 The Regents Of The University Of Michigan Environment-resistant module, micropackage and methods of manufacturing same
US7821346B2 (en) * 2007-08-24 2010-10-26 Cts Corporation Ovenized oscillator
US20100180681A1 (en) * 2009-01-22 2010-07-22 Honeywell International Inc. System and method for increased flux density d'arsonval mems accelerometer

Also Published As

Publication number Publication date
JP2017191102A (ja) 2017-10-19
CN107301985B (zh) 2022-08-30
US9607913B1 (en) 2017-03-28
CN107301985A (zh) 2017-10-27
EP3232745A1 (en) 2017-10-18
EP3232745B1 (en) 2020-06-24

Similar Documents

Publication Publication Date Title
US9761543B1 (en) Integrated circuits with thermal isolation and temperature regulation
US8191792B2 (en) Temperature sensor, temperature control device, temperature controller and temperature-control method
US10676345B2 (en) Temperature stabilized MEMS device
TWI557527B (zh) 具儲熱元件的微機電溫度控制系統
JP4354347B2 (ja) 水晶発振器
KR101447340B1 (ko) 온도 측정용 장치
JP6905549B2 (ja) 熱システム
US10069500B2 (en) Oven controlled MEMS oscillator
US20190144267A1 (en) Electronic sensors with sensor die in package structure cavity
JP6809973B2 (ja) 精密集積回路用の低電力温度調節回路
KR20170027673A (ko) 센서 장치 및 센서 장치를 교정하기 위한 방법
KR101137090B1 (ko) 가열 가능한 적외선 센서와 이 적외선 센서를 구비하는 적외선 온도계
US11909354B2 (en) Ovenized MEMS
US20180131324A1 (en) High-Efficiency Ovenized Oscillator
US10278281B1 (en) MEMS stress isolation and stabilization system
KR101469005B1 (ko) 수정디바이스 및 그 제조 방법
JP7477371B2 (ja) 保持装置
JP2017191102A5 (ja)
CN110240114B (zh) 包括微机电系统和封装该微机电系统的盒子的电子系统
JP2002203661A (ja) 半導体産業用セラミックヒータの給電端子接続構造
JP2009232239A (ja) 恒温型の水晶発振器
JPH1183593A (ja) 平型シート状界面センサー
US9899987B2 (en) Active type temperature compensation resonator structure
JP2010281947A (ja) 光導波路デバイス
WO2024063652A1 (en) Thermal processing device and method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201210

R150 Certificate of patent or registration of utility model

Ref document number: 6809973

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250