CN107301985B - 用于精密集成电路的低功率、温度调节电路 - Google Patents

用于精密集成电路的低功率、温度调节电路 Download PDF

Info

Publication number
CN107301985B
CN107301985B CN201710243779.3A CN201710243779A CN107301985B CN 107301985 B CN107301985 B CN 107301985B CN 201710243779 A CN201710243779 A CN 201710243779A CN 107301985 B CN107301985 B CN 107301985B
Authority
CN
China
Prior art keywords
heater
integrated circuit
temperature
frame
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710243779.3A
Other languages
English (en)
Other versions
CN107301985A (zh
Inventor
W.J.布里茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FRANK CORP
Original Assignee
FRANK CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FRANK CORP filed Critical FRANK CORP
Publication of CN107301985A publication Critical patent/CN107301985A/zh
Application granted granted Critical
Publication of CN107301985B publication Critical patent/CN107301985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Automation & Control Theory (AREA)

Abstract

各种实施例提供了一种温度调节电路。所述温度调节电路包括定位在框架的开口中的悬挂块。所述悬挂块通过可由热绝缘材料制成的多个支撑梁悬挂于所述框架。所述悬挂块提供用于集成电路的热隔离衬底。所述悬挂块还包括被配置为测量所述集成电路的温度的温度传感器，和被配置为加热所述集成电路的加热器。控制器定位在所述框架上，并且被配置为从所述温度传感器接收温度测量值，并且基于所述温度测量值控制所述加热器。

Description

用于精密集成电路的低功率、温度调节电路
技术领域
本公开涉及温度调节电路及其制造方法。
相关领域的说明
许多精密集成电路需要稳定的温度才能正常工作。用于温度调节的常见解决方案是将精密集成电路耦接到加热器以补偿热损失。也就是说，加热器可以用于提供热量并且补偿从精密集成电路耗散到相邻结构的任何热量。
用于加热集成电路的当前方法包括具有氧化铝衬底的混合厚膜加热器和环氧玻璃PCB材料上的分立式加热电阻器。温度调节的众所周知的解决方案是LM399电压基准。然而，此类方法通常消耗大量的功率。例如，环氧玻璃PCB材料上的分立式加热电阻器和具有氧化铝衬底的混合厚膜加热器各自通常消耗100毫瓦至几瓦的功率。
因此，需要此类加热器的集成电路通常限于应用于大的实验室级产品，并且不适合于具有有限电源的便携式设备。因此，期望具有用于精密集成电路的温度调节的低功率解决方案。
发明内容
本公开提供了用于精密集成电路的温度调节电路。温度调节电路提供独立于外部环境条件的温度控制环境。
根据至少一个实施例，温度调节电路包括框架、悬挂块、支撑梁、集成电路、温度传感器、加热器、控制器、接合焊盘和导电轨。
悬挂块定位在框架的开口中并且通过支撑梁悬挂于框架。悬挂块包括集成电路、温度传感器和加热器。集成电路可为将受益于具有稳定温度的任何集成电路。温度传感器生成与集成电路的温度成比例的温度信号。温度信号可由控制器或控制到加热器的电压的误差积分器使用，以连续调节悬挂块的温度，直到来自温度传感器的温度信号等于预定的阈值。控制器定位在框架上。接合焊盘定位在框架上，并且提供用于接收引线接合并将接合焊盘连接到外部位置的导电焊盘。导电轨在支撑梁上形成。导电轨在悬挂块上的集成电路、温度传感器和加热器以及在框架上的控制器和接合焊盘之间提供电连接。
悬挂块提供热隔离衬底。通过在悬挂块上制造集成电路，集成电路是热绝缘的，并且来自集成电路的热耗散被最小化。悬挂块的热电阻与加热其所需的功率成反比。通过使加热衬底的尺寸最小化，以及因此使其热电阻最大化，所需的功率被最小化。另外，将加热器制造在悬挂块上，邻近集成电路。因此，集成电路可被迅速加热并且加热器可节省功率。此外，将控制器制造在框架上而不是悬挂块上。通过在框架上制造控制器，悬挂块的尺寸可减小。
根据另一个实施例，温度调节电路包括晶片级封装以增加集成电路的热电阻，并且进一步减小调节温度所需的功率。
根据另一个实施例，温度调节电路处于密封真空包装中以增加集成电路的热电阻，并且进一步减小调节温度所需的功率。
本文所公开的温度调节电路产生用于温度调节的低功率解决方案。减小调节集成电路的温度所需的功率增加了集成电路的潜在应用。例如，集成电路可用于具有有限电源的手持仪器中。
附图说明
图1是根据本文所公开的至少一个实施例的温度调节电路的简化透视图。
图2A至图3B是示出根据本文所公开的至少一个实施例的用于制造温度调节电路的方法的步骤的平面图和剖视图。
图4是根据本文所公开的至少一个实施例的包括晶片级封装的温度调节电路的剖视图。
图5是根据本文所公开的至少一个实施例的处于密封真空包装中的温度调节电路的剖视图。
具体实施方式
在下面的描述中，阐述了某些具体细节以便提供对本公开的各种实施例的彻底理解。然而，本领域的技术人员将理解，可以在没有这些具体细节的情况下实践本公开。在一些情况下，未描述与半导体和集成电路相关联的公知细节以避免模糊本公开的实施例的描述。
本说明书通篇对“一个实施例”或“实施例”的引用意指结合该实施例描述的特定特征、结构或特性包括在至少一个实施例中。因此，本说明书通篇各个地方出现的短语“在一个实施例中”或“在实施例中”不一定全部指代相同的实施例。此外，在一个或多个实施例中，特定特征、结构或特性可以任何合适的方式组合。
在附图中，相同的附图标记指示相似的特征或元件。附图中的特征的尺寸和相对位置不一定按比例绘制。
图1是根据本文所公开的原理的温度调节电路10的简化透视图。温度调节电路10包括框架12、悬挂块14、支撑梁16、导电轨18、接合焊盘20、集成电路22、温度传感器24、加热器26和控制器28。
框架12提供用于悬挂悬挂块14的支撑结构。在优选的实施例中，如图1所示，框架12是矩形的；然而，框架12可具有任何形状。框架12包括开口30和控制器28。控制器28将在下文中进一步详细地讨论。
悬挂块14提供热隔离衬底。悬挂块14定位在框架12的开口30中并且悬挂于框架12。在优选的实施例中，如图1所示，悬挂块14具有与框架12相同的矩形形状；然而，悬挂块14可具有任何形状。在优选的实施例中，悬挂块14具有小于框架12的厚度的厚度以防止悬挂块14接触在悬挂块14下面的表面，例如，如图3B所示。悬挂块14包括集成电路22、温度传感器24和加热器26。集成电路22、温度传感器24和加热器26将在下文中进一步详细地讨论。
支撑梁16将悬挂块14耦接到框架12。在优选的实施例中，支撑梁16将悬挂块14与悬挂块14的每侧上的框架12隔开，以增加悬挂块14的热隔离。在优选的实施例中，支撑梁16中的每个具有显著小于悬挂块14的宽度的宽度。另外，在优选的实施例中，支撑梁16由热绝缘材料（诸如二氧化硅）制成，以使通过支撑梁16的热耗散最小化。应当注意，尽管图1中示出了六个支撑梁16，但温度调节电路10可包括任何数量的支撑梁。例如，在一个实施例中，温度调节电路10包括四个支撑梁，在悬挂块14的每一侧上具有一个支撑梁。在另一个实施例中，温度调节电路10包括不止六个支撑梁以容纳附加的导电轨。
导电轨18提供在悬挂块14上的电路与在框架12上的电路或接合焊盘之间的电连接。特别地，如图1所示，导电轨18将集成电路22和加热器26耦接到接合焊盘20，并且将温度传感器和加热器26耦接到控制器28。在优选的实施例中，导电轨18中的每个形成在相应的支撑梁上，使得存在相等数量的导电轨18和支撑梁16。在另一个实施例中，多个导电轨形成在单个支撑梁上，使得导电轨18的数量大于支撑梁16的数量。在优选的实施例中，导电轨18基本上覆盖支撑梁16的上表面。例如，如图1所示，导电轨18中的每个大致覆盖相应支撑梁16的整个上表面。因此，支撑梁16被加强并且能够在悬挂块14上支撑更大的负载。
接合焊盘20提供用于接收引线接合并将接合焊盘20连接到外部位置的导电焊盘。接合焊盘20形成在框架12上。也就是说，接合焊盘20中的每个形成在导电轨的在框架12上的一部分上。
集成电路22可为将受益于具有稳定温度的任何集成电路。例如，集成电路22可为参考放大器、差分NPN对、包括NiCr或SiCr薄膜电阻器的电阻器网络，或运算放大器。
温度传感器24被配置为测量集成电路22的温度并且生成与集成电路22的温度成比例的温度信号。温度传感器24通过导电轨18中的一个电耦接到控制器28。虽然未在图1中示出，但温度传感器24也可电耦接到框架12上的接合焊盘。如将在下文中进一步详细讨论的，温度传感器24提供对控制器28的温度测量值。在优选的实施例中，温度传感器24被定位成紧密靠近集成电路22，以确保获得集成电路22的准确温度测量值。
加热器26被配置为加热集成电路22。加热器26通过相应的导电轨18电耦接到控制器28并且电耦接到接合焊盘20中的一个。如将在下文中进一步详细讨论的，加热器26由控制器28控制。在优选的实施例中，加热器26被定位成紧密靠近集成电路22。如将在下文中进一步详细讨论的，将加热器26定位成更靠近集成电路允许集成电路被更快地加热并且有助于减少功率消耗。
控制器28被定位在框架12上。控制器12被配置为从温度传感器24接收温度测量值，并且基于从温度传感器24接收的温度信号控制加热器26。在一个实施例中，控制器28从温度传感器24接收温度信号，确定温度信号是否低于预定阈值，并且在温度信号低于预定阈值时向加热器26发送命令以加热集成电路22。在相同或另一个实施例中，控制器28从温度传感器24接收温度信号，确定温度信号是否超过预定阈值，并且在温度信号超过预定阈值时向加热器26发送命令以停止加热集成电路22。在相同或另一个实施例中，控制器28或控制到加热器26的电压的误差积分器，连续地从温度传感器24接收温度信号，并且连续地调节加热器26，直到当前温度信号等于预定阈值。
通过将控制器28定位在框架12上，而不是在悬挂块14上，悬挂块14的尺寸可减小。也就是说，悬挂块14可足够大以仅仅容纳集成电路22、温度传感器24和加热器26。如将在下文中进一步详细讨论的，悬挂块14的最小尺寸允许集成电路22被更快地加热并且有助于减少功率消耗。
温度调节电路10提供低功率解决方案以调节集成电路22的温度。通过在悬挂块14上制造集成电路22，集成电路22与相邻表面热隔离。另外，通过支撑梁16的任何热耗散是最小的，因为在优选的实施例中，支撑梁16由热绝缘材料制成。通过使热耗散最小化，集成电路22能够将其温度保持更长的时间段。因此，可以适度地使用加热器26。因此，大大降低了调节集成电路的温度所需的功率。例如，假设温度调节电路10对大约8000摄氏度/瓦的环境具有热隔离，则对于60摄氏度的调节温度和25摄氏度的环境温度，加热器26将消耗5毫瓦以下。
另外，将加热器26定位在紧密靠近集成电路22的悬挂块14上允许集成电路22被更快地加热。因此，加热器26可以被通电较短的时间段并且可以节省功率。此外，将控制器28定位在框架上，而不是在悬挂块上，允许悬挂块14的尺寸按比例缩小。因此，悬挂块14可被更快地加热，因为较小的块比较大的块加热得更快。因此，加热器26可以被通电较短的时间段并且可以节省功率。
将所需的功率降低到几毫瓦增加了集成电路22的潜在应用。例如，集成电路22可用于具有有限电源的手持仪器中。
图2A至图3B是示出根据本文所公开的原理的用于制造温度调节电路10的方法的步骤的平面图和剖视图。图2A是在第一步骤处的温度调节电路10的平面图，并且图2B是沿着示于图2A中的轴线的温度调节电路10的剖视图。图3A是在后续步骤处的温度调节电路10的平面图，并且图3B是沿着示于图3A中的轴线的温度调节电路10的剖视图。
在示于图2A和图2B中的步骤处，温度调节电路10包括衬底32（诸如单晶硅晶片）和绝缘层34。绝缘层34形成在衬底32上。在优选的实施例中，绝缘层34由热绝缘材料（诸如二氧化硅）制成。
在衬底32中制造集成电路22、温度传感器24、加热器26和控制器28。具体地讲，集成电路22、温度传感器24和加热器26被制造在衬底32的中心部分中，并且控制器28被制造在衬底32的围绕中心部分的周边部分中。在优选的实施例中，如前所述，温度传感器24和加热器26被定位成紧密靠近集成电路22。可使用已知或以后开发的技术在衬底32中制造集成电路22、温度传感器24、加热器26和控制器28。例如，可使用介电隔离工艺来制造集成电路22。为了简单起见，集成电路22、温度传感器24、加热器26和控制器28的部件在图2B中未示出。
导电轨18形成在绝缘层34上。如前所述，导电轨18在定位在衬底32的中心部分中的电路以及定位在衬底32的周边部分中的接合焊盘和电路之间提供电连接。例如，导电轨18可将集成电路22和温度传感器24耦接到接合焊盘20，并且将加热器26耦接到控制器28。如图2B所示，导电轨穿过绝缘层34形成以连接到集成电路22。
接合焊盘20形成在相应导电轨18上。具体地讲，接合焊盘20形成在导电轨18的位于衬底32的周边部分上的部分上。
在示于图3A和图3B中的后续步骤处，移除衬底32和绝缘层34的部分以形成开口30并且产生框架12和悬挂块14。
如前所述，衬底32的部分被移除，使得悬挂块14具有小于框架12的厚度的厚度以防止悬挂块14接触在悬挂块14下面的表面。
移除绝缘层32的部分以产生支撑梁16。如前所述，支撑梁16使悬挂块14悬挂于框架12。可通过使用已知或以后开发的技术来移除衬底32和绝缘层34的部分。例如，深度反应离子蚀刻(DRIE)可用于蚀刻衬底32和绝缘层34。
在另一个实施例中，使用掩埋氧化物(BOX)晶片代替衬底32和绝缘层34来制造温度调节电路10。也就是说，类似于相对于图2A和图2B所述的步骤，集成电路22、温度传感器24和加热器26被制造在BOX晶片的中心部分中，而控制器28被制造在BOX晶片的周边部分中。随后，类似于相对于图3A和图3B所述的步骤，对BOX晶片进行微加工以形成框架12和悬挂块14。例如，可使用湿蚀刻或DRIE的组合或两者的组合从顶部和底部蚀刻BOX晶片。
图4是根据本文所公开的原理的包括晶片级封装的温度调节电路10的剖视图。晶片级封装包括第一晶片36和第二晶片38。
温度调节电路10定位在第一晶片36上。具体地讲，框架12定位在第一晶片36的上表面上。第一晶片36的上表面与悬挂块14的下表面隔开，以使从集成电路22到第一晶片36的热耗散最小化。
第二晶片38定位在温度调节电路10上。第二晶片38包括空腔46。空腔46将第二晶片38的下表面与悬挂块14的上表面隔开以使从集成电路22到第二晶片38的热耗散最小化。
第二晶片38还包括微通孔40。微通孔40中的每个包括导电材料44和对微通孔的沟槽壁进行排列的电介质层42。将微通孔40中的每个耦接到相应导电轨18。微通孔40和导电轨18一起提供在悬挂块14上的电路与在第二晶片38的上表面上的电路或接合焊盘20之间的电连接。
第一晶片36、第二晶片38和框架12形成用于集成电路22的室48。室48确保集成电路22不接触任何相邻表面并且散热。在优选的实施例中，室被排空或填充有气体，诸如氮气，以进一步改善集成电路22的热绝缘。此外，使用晶片级封装可降低温度调节电路10的封装成本和尺寸。
虽然未在图4中示出，但第一晶片36和第二晶片38可包括附加的集成电路。在一个实施例中，控制器28在第二晶片38中形成，而不是在框架12中，并且连接到微通孔40中的至少一个，以用于电耦接悬挂块14上的温度传感器24和加热器26。
晶片级封装导致集成电路22的热电阻增加，并且进一步减小了调节集成电路22的温度所需的功率。
图5是根据本文所公开的原理的处于密封真空包装50中的温度调节电路10的剖视图。密封真空包装50包括包括基部52和封盖54。
温度调节电路10定位在基部52上。在优选的实施例中，基部52是陶瓷衬底。封盖54耦接到基部52并且封装温度调节电路10。
基部52和封盖54形成室56。类似于室48，室56确保集成电路22不接触任何相邻表面并且散热。在优选的实施例中，室被排空或填充有气体，诸如氮气，以改善集成电路22的热绝缘。
虽然未在图5中示出，但密封真空包装50还可包括引线接合，该引线接合连接到接合焊盘20到密封真空包装50外部的位置。
密封真空包装导致集成电路22的热电阻增加，并且进一步减小了调节集成电路22的温度所需的功率。
本文所公开的温度调节电路10产生用于集成电路22的温度调节的低功率解决方案。减小调节集成电路22的温度所需的功率增加了精密集成电路的潜在应用。例如，集成电路22可用于具有有限电源的手持仪器中。
可组合以上所述的各种实施例来提供另外的实施例。[注意：重要内容不能由外国 专利、外国专利申请或非专利出版物以引用方式并入；然而，美国专利商标局应当允许将不 适当地并入的主题通过修改明确地添加到说明书中，而不影响申请日期。以引用方式并入 ADS的能力是未经测试的。我们强烈建议您在句段中的适当位置处明确地列出您希望以引 用方式并入的那些参考内容。]。
根据上文的详细说明，可以对这些实施例做出这些和其他改变。一般来说，在随后的权利要求中，使用的术语不应解释成将权利要求限制在本说明书和权利要求书中披露的具体实施例中，而应解释成包括所有可能的实施例以及这类权利要求赋予的等效物的全部范围。因此，权利要求并不受本公开内容所限定。

Claims (20)

1.一种用于温度调节的设备，包括：
具有开口的框架；
在所述框架上的控制器；
由热绝缘材料制成的多个支撑梁；
定位在所述框架的所述开口中的悬挂块，所述悬挂块通过所述多个支撑梁耦接到所述框架；
在所述悬挂块上的集成电路、温度传感器和加热器，其中所述控制器被配置为控制加热器；
在所述多个支撑梁中的第一支撑梁上的第一导电轨，所述第一导电轨电将所述控制器电耦接到所述加热器。
2.根据权利要求1所述的设备，还包括在所述多个支撑梁中的第二支撑梁上的第二导电轨，所述第二导电轨电耦接到所述控制器，并且电耦接到所述温度传感器或所述加热器。
3.根据权利要求1所述的设备，其中所述控制器被配置为从所述温度传感器接收温度测量值，并且基于所述温度测量值控制所述加热器。
4.根据权利要求1所述的设备，还包括：
第一晶片，所述框架定位在所述第一晶片上；以及
覆盖在所述框架和所述悬挂块上的第二晶片，所述悬挂块与所述第一晶片和所述第二晶片隔开。
5.根据权利要求4所述的设备，其中所述框架、所述第一晶片和所述第二晶片围绕所述悬挂块形成室。
6.根据权利要求5所述的设备，其中所述室被排空。
7.根据权利要求4所述的设备，还包括穿过所述第二晶片形成的导电通孔，所述导电通孔电耦接到所述第一导电轨。
8.根据权利要求1所述的设备，还包括：
陶瓷基部，所述框架定位在所述陶瓷基部上；以及
耦接到所述陶瓷基部的封盖，所述封盖和所述陶瓷基部围绕所述悬挂块形成室。
9.根据权利要求1所述的设备，还包括在所述框架上的接合焊盘，所述第一导电轨电耦接到所述接合焊盘。
10.一种用于温度调节的设备，包括：
衬底，所述衬底包括：
具有开口的第一部分；以及
定位在所述开口中并且与所述第一部分隔开的第二部分；
在所述衬底的所述第一部分上的控制器；
在所述衬底的所述第二部分上的集成电路、温度传感器和加热器；
在所述衬底的所述第一部分和所述第二部分上的绝缘层，所述绝缘层将所述衬底的所述第一部分和所述第二部分彼此耦接；以及
在所述绝缘层上的第一导电轨，所述第一导电轨电耦接到所述集成电路、所述温度传感器或所述加热器。
11.根据权利要求10所述的设备，还包括在所述绝缘层上的第二导电轨，所述第二导电轨电耦接到所述控制器，并且电耦接到所述温度传感器或所述加热器。
12.根据权利要求10所述的设备，其中所述控制器被配置为从所述温度传感器接收温度测量值，并且基于所述温度测量值控制所述加热器。
13.根据权利要求10所述的设备，还包括第一晶片和第二晶片，所述衬底定位在所述第一晶片和所述第二晶片之间。
14.根据权利要求10所述的设备，还包括密封真空包装，所述衬底定位在所述密封真空包装的内部。
15.根据权利要求10所述的设备，还包括在所述衬底的所述第一部分上的接合焊盘，所述接合焊盘电耦接到所述第一导电轨。
16.一种用于温度调节的方法，包括：
在半导体管芯的周边部件上制造控制器；
在所述半导体管芯的中心部件上制造集成电路、温度传感器和加热器元件，所述周边部件围绕所述中心部件；以及
通过移除所述半导体管芯的位于所述周边部件和所述中心部件之间的部分而将所述中心部件悬挂于所述周边部件。
17.根据权利要求16所述的方法，还包括在所述半导体管芯上形成导电轨，所述导电轨将所述半导体管芯的所述周边部件上的接合焊盘电耦接到所述集成电路、所述温度传感器或所述加热器元件。
18.根据权利要求16所述的方法，还包括：
将所述半导体管芯定位在第一晶片上；以及
将第二晶片定位在所述半导体管芯上，所述第一晶片和所述第二晶片与所述半导体管芯的所述中心部件隔开，所述半导体管芯的所述周边部件、所述第一晶片和所述第二晶片形成室。
19.根据权利要求18所述的方法，还包括排空所述室。
20.根据权利要求16所述的方法，还包括将所述半导体管芯定位在密封真空包装中。
CN201710243779.3A 2016-04-14 2017-04-14 用于精密集成电路的低功率、温度调节电路 Active CN107301985B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/099341 2016-04-14
US15/099,341 US9607913B1 (en) 2016-04-14 2016-04-14 Low power, temperature regulated circuit for precision integrated circuits

Publications (2)

Publication Number Publication Date
CN107301985A CN107301985A (zh) 2017-10-27
CN107301985B true CN107301985B (zh) 2022-08-30

Family

ID=58360120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710243779.3A Active CN107301985B (zh) 2016-04-14 2017-04-14 用于精密集成电路的低功率、温度调节电路

Country Status (4)

Country Link
US (1) US9607913B1 (zh)
EP (1) EP3232745B1 (zh)
JP (1) JP6809973B2 (zh)
CN (1) CN107301985B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230317543A1 (en) * 2022-04-01 2023-10-05 Fluke Corporation Structure, system and method for a temperature regulated electrical device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0915515A2 (de) * 1997-10-30 1999-05-12 Siemens Aktiengesellschaft Anordnung zum Übertragen von elektrischen Signalen zwischen einem auf einer Trägerplatte thermisch isoliertem Modul und angrenzenden Nachbarmodulen
CN101796729A (zh) * 2007-08-24 2010-08-04 Cts公司 恒温箱式振荡器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4340583A1 (de) * 1993-11-29 1995-06-01 Krautkraemer Gmbh Temperaturstabilisierter Hybridschaltkreis
US7484411B2 (en) * 2007-01-30 2009-02-03 Hewlett-Packard Development Company, L.P. Three phase capacitance-based sensing and actuation
US8049326B2 (en) * 2007-06-07 2011-11-01 The Regents Of The University Of Michigan Environment-resistant module, micropackage and methods of manufacturing same
US20100180681A1 (en) * 2009-01-22 2010-07-22 Honeywell International Inc. System and method for increased flux density d'arsonval mems accelerometer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0915515A2 (de) * 1997-10-30 1999-05-12 Siemens Aktiengesellschaft Anordnung zum Übertragen von elektrischen Signalen zwischen einem auf einer Trägerplatte thermisch isoliertem Modul und angrenzenden Nachbarmodulen
CN101796729A (zh) * 2007-08-24 2010-08-04 Cts公司 恒温箱式振荡器

Also Published As

Publication number Publication date
CN107301985A (zh) 2017-10-27
US9607913B1 (en) 2017-03-28
JP2017191102A (ja) 2017-10-19
EP3232745A1 (en) 2017-10-18
EP3232745B1 (en) 2020-06-24
JP6809973B2 (ja) 2021-01-06

Similar Documents

Publication Publication Date Title
US9761543B1 (en) Integrated circuits with thermal isolation and temperature regulation
US8191792B2 (en) Temperature sensor, temperature control device, temperature controller and temperature-control method
JP4354347B2 (ja) 水晶発振器
US7757574B2 (en) Process condition sensing wafer and data analysis system
US4048670A (en) Stress-free hall-cell package
CN104067691B (zh) 高清晰度加热器和操作方法
KR101447340B1 (ko) 온도 측정용 장치
KR101337508B1 (ko) 프로세싱 상태들 감지 시스템 및 프로세스 상태 측정 디바이스 형성 방법
US7716984B2 (en) Acceleration sensor device having piezo-resistors measuring acceleration
CN106919203B (zh) 具有储热元件的微机电温度控制系统
US6731180B1 (en) Evacuated hybrid ovenized oscillator
US10069500B2 (en) Oven controlled MEMS oscillator
US20190144267A1 (en) Electronic sensors with sensor die in package structure cavity
JP3615694B2 (ja) ウェハ加熱部材及びこれを用いたウェハの均熱化方法
CN107301985B (zh) 用于精密集成电路的低功率、温度调节电路
KR101137090B1 (ko) 가열 가능한 적외선 센서와 이 적외선 센서를 구비하는 적외선 온도계
US11909354B2 (en) Ovenized MEMS
US20180131324A1 (en) High-Efficiency Ovenized Oscillator
US10278281B1 (en) MEMS stress isolation and stabilization system
WO2002056073A1 (en) Heated integrated optical device package
CN110240114B (zh) 包括微机电系统和封装该微机电系统的盒子的电子系统
JP2017191102A5 (zh)
JP2010281947A (ja) 光導波路デバイス
JP2000321161A (ja) 静電容量型真空センサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant