JP6807467B2 - 車両制御装置 - Google Patents
車両制御装置 Download PDFInfo
- Publication number
- JP6807467B2 JP6807467B2 JP2019550964A JP2019550964A JP6807467B2 JP 6807467 B2 JP6807467 B2 JP 6807467B2 JP 2019550964 A JP2019550964 A JP 2019550964A JP 2019550964 A JP2019550964 A JP 2019550964A JP 6807467 B2 JP6807467 B2 JP 6807467B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- microcomputer
- current value
- control device
- vehicle control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 80
- 230000008569 process Effects 0.000 claims description 37
- 238000004519 manufacturing process Methods 0.000 claims description 35
- 238000006243 chemical reaction Methods 0.000 claims description 33
- 238000012937 correction Methods 0.000 claims description 31
- 238000012545 processing Methods 0.000 claims description 24
- 230000005856 abnormality Effects 0.000 claims description 22
- 238000005259 measurement Methods 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 14
- 230000006866 deterioration Effects 0.000 claims description 13
- 238000003745 diagnosis Methods 0.000 description 120
- 230000008859 change Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 18
- 230000006870 function Effects 0.000 description 18
- 230000002159 abnormal effect Effects 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 102100023882 Endoribonuclease ZC3H12A Human genes 0.000 description 4
- 101710112715 Endoribonuclease ZC3H12A Proteins 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- QGVYYLZOAMMKAH-UHFFFAOYSA-N pegnivacogin Chemical compound COCCOC(=O)NCCCCC(NC(=O)OCCOC)C(=O)NCCCCCCOP(=O)(O)O QGVYYLZOAMMKAH-UHFFFAOYSA-N 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 3
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 3
- 108700012361 REG2 Proteins 0.000 description 3
- 101150108637 REG2 gene Proteins 0.000 description 3
- 101100120298 Rattus norvegicus Flot1 gene Proteins 0.000 description 3
- 101100412403 Rattus norvegicus Reg3b gene Proteins 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 101100301524 Drosophila melanogaster Reg-5 gene Proteins 0.000 description 2
- 230000032683 aging Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- MBYLVOKEDDQJDY-UHFFFAOYSA-N tris(2-aminoethyl)amine Chemical compound NCCN(CCN)CCN MBYLVOKEDDQJDY-UHFFFAOYSA-N 0.000 description 2
- 101001096074 Homo sapiens Regenerating islet-derived protein 4 Proteins 0.000 description 1
- 108091058543 REG3 Proteins 0.000 description 1
- 102100027336 Regenerating islet-derived protein 3-alpha Human genes 0.000 description 1
- 102100037889 Regenerating islet-derived protein 4 Human genes 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W50/00—Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces
- B60W50/02—Ensuring safety in case of control system failures, e.g. by diagnosing, circumventing or fixing failures
Landscapes
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Human Computer Interaction (AREA)
- Transportation (AREA)
- Mechanical Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Hardware Redundancy (AREA)
- Control Of Driving Devices And Active Controlling Of Vehicle (AREA)
Description
(故障その1)CPU内部の演算回路出力が「0」または「1」に固定される。
(故障その2)CPU内部の演算回路出力が本来の正しい演算結果と異なる結果を示す。
次に、本発明の実施形態について説明する。
図1は、実施例1に係る車両制御装置システムを示す図である。車両制御装置システム1は、電子制御装置(ECU:Electronic Control Unit)である車両制御装置100を有する。車両制御装置100は、車両が搭載する車載機器(例えば、自動変速機、エンジンなど)を電子的に制御する装置である。車両制御装置100は、メインマイクロコンピュータ(MMC)110、サブマイクロコンピュータ(SMC)120、メイン電源部(MPSP)130、サブ電源部(SPSP)140、メインCPU電流測定部(MCM)150,152、サブCPU電流測定部(SMCM)160,162、温度センサ170、を備える。メインマイクロコンピュータ(MMC)110は第1マイクロコンピュータと、サブマイクロコンピュータ(SMC)120は第2マイクロコンピュータと、いうこともできる。
図2は、マイクロコンピュータMCの概念的な構成例を示す図である。マイクロコンピュータMCは、メインマイクロコンピュータ110およびメインマイクロコンピュータ120の構成を示している。マイクロコンピュータMCは、メインCPU(MCPU:111,121)、サブCPU(SCPU:112,121)、RAM(113,123)、ROM(114、124)および周辺回路PERIを含み、バスBUSにより相互に接続されている。周辺回路PERIは、例えば、温度センサTSEN(115,125),比較部COMP(116,126)、アナログデジタル変換回路ADC(117,127)、コントロールエリアネットワーク(Controller Area Network)インターフェイスCANIF、および、信号入出力ポートIOP等を有する。
図3は、電源供給部PSPの概念的な構成例を示す図である。電源供給部PSPは、メイン電源部(MPSP)130およびサブ電源部(SPSP)140の構成を示している。電源供給部PSPは、複数のレギュレータREG1−RG6を有する。レギュレータREG1は、MCPUへ電源電圧Vdd1を供給するための外部端子VDD1へ電源電圧を供給する。レギュレータREG2は、SCPUへ電源電圧Vdd2を供給するための外部端子VDD2へ電源電圧を供給する。レギュレータREG3は、RAMへ電源電圧Vdd3を供給するための外部端子VDD3へ電源電圧を供給する。レギュレータREG4は、ROMへ電源電圧Vdd4を供給するための外部端子VDD4へ電源電圧を供給する。レギュレータREG5は、周辺回路PERIへ電源電圧を供給するための外部端子VDD5へ電源電圧Vdd5を供給する。レギュレータREG6は、アナログデジタル変換回路ADCへアナログ用電源電圧Avddおよびアナログ用基準電圧Avssを供給ための外部端子AVDDおよびAVSSへアナログ用電源電圧Avddおよびアナログ用基準電圧Avssを供給する。複数のレギュレータREG1−RG6は、電源供給の開始を指示する電源信号200の受信に応答して、バッテリ(BAT)201から電圧を供給されて、各電源電圧Vdd1−Vdd5、Avdd、アナログ用電源電圧Avdd、およびアナログ用基準電圧Avssを生成する。
図4は、電流測定部の構成を説明するための図である。図4には、電流測定部として、メイン電流測定部150の構成を例示的に示している。電流測定部150の構成は、電流測定部160,152,162の構成と同一であり、他の接続構成は図1から容易に理解されるので、電流測定部160,152,162の構成の説明は省略する。電源測定部150は、抵抗値Rsの抵抗素子R1を有する。抵抗素子R1は、メイン電源部130のレギュレータREG1の出力とメインマイクロコンピュータ110のメインCPU111の外部端子VDD1との間に設けられた電源供給ラインL1に直列に挿入されるように、設けられる。抵抗素子R1の両端のノードVRHおよびVRLは、LM1を介して、サブマイクロコンピュータ120に内蔵されたアナログデジタル変換回路127のアナログ入力端子AN0,AN1にそれぞれ接続される。同様な構成により、電流測定部160は、LM2を介して、サブマイクロコンピュータ120に内蔵されたアナログデジタル変換回路127のアナログ入力端子AN2,AN3にそれぞれ接続される。また、電流測定部152,162は、LM3およびLM4を介して、メインマイクロコンピュータ110に内蔵されたアナログデジタル変換回路117のアナログ入力端子AN0,AN1、および、AN2,AN3にそれぞれ接続される。
Is=Vs/Rs
ここで、Vsは、抵抗素子R1の両端のノードVRHとノードVRLとの間の電圧差に対応する電圧値である。
図5は、リーク電流の増加を説明するための図である。メインマイクロコンピュータ110やサブマイクロコンピュータ120は、複数のCMOSトランジスタなどから構成されており、製造不良の顕在化や長期使用による経年劣化などの要因により、リーク電流が増加する場合がある。
ΔIleakc=Ileak2+Icv−Ileak1
ここで、Icvは、温度情報TMにおける温度補正マップ(テーブル)TCMに記載の補正電流値を示すものとする。
図7は、ROM114、ROM124のアドレス空間の構成例を示す図である。図7(A)は、ROM114のアドレス空間の構成例を示し、図7(B)はROM124のアドレス空間の構成例を示す。
図8A、図8Bは、実施例1に係るCPUの故障ポテンシャル診断手順の一例を示すフローチャートである。なお、図8Aの下側のAと、図8Bの上側のAとは接続される。図8A、図8Bは、車両制御装置100がシャットダウンするとき、メインマイクロコンピュータ110のメインCPU111とサブCPU112の故障ポテンシャルを、サブマイクロコンピュータ120を用いて、診断する手順を説明するフローチャートである。サブマイクロコンピュータ120のメインCPU121とサブCPU122の故障ポテンシャルを、メインマイクロコンピュータ110を用いて診断するフローチャートは、図8A,図8Bから容易に理解されると思われるので、その記載は省略される。以下、図8A、図8Bの各ステップについて説明する。
メインマイクロコンピュータ110及びサブマイクロコンピュータ120は、電源が投入されたことを示す電源信号200を受信すると、本フローチャートを開始する。本フローチャートを開始する時点において、メイン電源IC130とサブ電源IC140はそれぞれ電源信号200に従って電力供給を開始済みであるものとする。なお、このフローチャートは、図7の診断プログラムDPROGに対応するものである。
メインマイクロコンピュータ110及びサブマイクロコンピュータ120は、それぞれの記憶領域(ROM114,124)からメインマイクロコンピュータ110及びサブマイクロコンピュータ120の製造時のリーク電流値(Ileak1)と、故障ポテンシャル実施経験情報(DHist)を読みだす。上記のリーク電流値(Ileak1)は、メインマイクロコンピュータ110及びサブマイクロコンピュータ120の製造時だけでなく、車両制御装置100の製造時に、メインマイクロコンピュータ110及びサブマイクロコンピュータ120のリーク電流を測定し、それぞれの記憶領域(ROM114,124)に記憶してもよい。
メインマイクロコンピュータ110は故障ポテンシャル診断の実施条件が成立するまでは、本故障ポテンシャル診断は実施しない。故障ポテンシャル診断の実施条件は、電源信号200がオフされた後に実施されるセルフシャット処理が全て完了したことで条件成立とする。
メインマイクロコンピュータ110は、ステップS101で読み出だしたメインマイクロコンピュータ110及びサブマイクロコンピュータ120の故障ポテンシャル実施経験情報から、今回の故障ポテンシャルの診断対象マイクロコンピュータを決定し、被測定マイクロコンピュータとする。たとえば、前回の故障ポテンシャル診断で、メインマイクロコンピュータ110内蔵のメインCPU111とサブCPU112の故障ポテンシャルを診断した場合、今回の故障ポテンシャル診断では、サブマイクロコンピュータ120内蔵のメインCPU121およびサブCPU122を診断対象とする。上記のように、本例では、セルフシャット処理実施毎に診断するマイクロコンピュータを切り替えているのは、診断対象マイクロコンピュータ内蔵のメインCPUおよびサブCPUを停止状態(スタンバイ状態)とする必要があるためである。詳細は、図9Aの説明にて記載する。本例では、被測定マイクロコンピュータをメインマイクロコンピュータ110として、メインマイクロコンピュータ110に内蔵されるメインCPU111とサブCPU112の故障ポテンシャルを診断するものとして記載する。
被測定マイクロコンピュータ110のメインCPU111及びサブCPU112の温度を推定するため、メインマイクロコンピュータ110に内蔵されている温度センサ115からメインマイクロコンピュータ110の温度を測定する。本例では、メインマイクロコンピュータ110に内蔵されている温度センサ115を使用しているが、温度センサは、車両制御装置100に搭載されている温度センサ170を使用してもよい。また、外界の温度状態や車両制御装置100の運転時間による推定温度値を使用してもよい。
被測定マイクロコンピュータ110のメインCPU111及びサブCPU112は、ステップS104で取得したメインマイクロコンピュータ110の温度情報から、温度によるCPU111,112のリーク電流Ileak2の値の変化を補正するために、リーク電流の温度補正マップTCMからリーク電流の温度補正値Icvを算出する。リーク電流の温度補正マップTCMは被測定マイクロコンピュータの種別毎に事前に規定する。リーク電流の温度補正マップTCMは、図7に示されるように、メインマイクロコンピュータ110及びサブマイクロコンピュータ120が備えるROM114,124にあらかじめ格納しておくことができる。
ステップS105で算出したリーク電流の温度補正値Icvをサブマイクロコンピュータ120に通知する。
被測定マイクロコンピュータ110のメインCPU111及びサブCPU112を、停止状態(スタンバイ状態)に移行させ、以降の演算はサブマイクロコンピュータ120を使用してする。
被測定マイクロコンピュータ110がスタンバイ状態モードに移行完了するまで待機する。移行完了の判定は規定時間、または被測定マイクロコンピュータ110の出力がOFFとなったことをもって判断する。
サブマイクロコンピュータ120は、メイン電流測定部150及びサブ電流測定部160にて、被測定マイクロコンピュータ110のメインCPU111及びサブCPU112の現在のリーク電流値(Ileak2(111)、Ileak2(112))を計測する。
サブマイクロコンピュータ120は、メインCPU111及びサブCPU112それぞれについて、ステップS101で取得した製造時のリーク電流(Ileak1)とステップS109で取得した現在のリーク電流(Ileak2(111)、Ileak2(112))とステップS106で取得したリーク電流温度補正値(Icv)から診断用リーク電流値(ΔIleakc(111)、ΔIleakc(112))を算出する。すなわち、図7の計算プログラムLCCPROGが実行され、図6で説明されたリーク電流値の補正のための計算が実行される。
サブマイクロコンピュータ120は、メインCPU111及びサブCPU112それぞれについて、診断用リーク電流値(ΔIleakc(111)、 ΔIleakc(112))が、しきい値(TH)以下であるか否かを判定する。メインCPU111及びサブCPU112どちらの診断用リーク電流値(ΔIleakc(111)、 ΔIleakc(112))も、しきい値(TH)を下回る場合は、メインCPU111及びサブCPU112は正常であると判断して、ステップS113に進む。診断用リーク電流値(ΔIleakc(111)、 ΔIleakc(112))がしきい値(HT)を上回る場合は、故障ポテンシャル有りとしてステップS112に進む。しきい値(TH)は、図7に示されるように、メインマイクロコンピュータ110及びサブマイクロコンピュータ120が備えるROM114,124などにあらかじめ格納しておくことができる。
サブマイクロコンピュータ120は、ステップS111にて故障ポテンシャル有りと判断した結果を、判断結果DResult(111)、DResult(112)として、サブマイクロコンピュータ120内の記憶領域(ROM124)に格納する。
サブマイクロコンピュータ120は、サブマイクロコンピュータ120内の記憶領域(ROM124)に、故障ポテンシャル診断の実施経験情報(DHist)を格納する。故障ポテンシャル実施経験情報(DHist)は、ステップS101で記憶領域(ROM114、124)から読み出され、ステップ103の故障ポテンシャル診断の対象マイクロコンピュータを決定する情報として使用する。
図9Aは、実施例1に係る故障ポテンシャル診断の実施のタイミングを説明する図である。図9Aは、図8Aのステップ103で説明された様に、車両制御装置100のシャットダウン毎に、故障ポテンシャルの診断対象マイクロコンピュータが切り替えられることを説明する図である。すなわち、例えば、メインマイクロコンピュータ110およびサブマイクロコンピュータ120が通常制御を実施しており、その後、電源信号200がオフされたものとする。この場合、第1回目のシャットダウンとして、電源信号200がオフされた後にセルフシャット処理へ移行する。セルフシャット処理が実施され、セルフシャット処理が全て完了した後、メインマイクロコンピュータ110がスタンバイ状態とされて、駆動状態のサブマイクロコンピュータ120がスタンバイ状態のメインマイクロコンピュータ110に対して故障ポテンシャル診断を実施し、故障ポテンシャル診断の実施後に、メインマイクロコンピュータ110およびサブマイクロコンピュータ120がシャットオフされる。
図9Bは、故障ポテンシャル診断の実施タイミングの変形例1を説明する図である。図9Aでは、シャットオフ毎に診断対象のマイクロコンピュータを切り替える例を示した。
図9Bでは、電源信号200がオフされた後にセルフシャット処理へ移行し、その後、セルフシャット処理が実施され、セルフシャット処理が全て完了した後、メインマイクロコンピュータ110がスタンバイ状態とされて、サブマイクロコンピュータ120がスタンバイ状態のメインマイクロコンピュータ110に対して故障ポテンシャル診断を実施する。その後、サブマイクロコンピュータ120がスタンバイ状態とされて、メインマイクロコンピュータ110がスタンバイ状態のサブマイクロコンピュータ120に対して故障ポテンシャル診断を実施し、故障ポテンシャル診断を実施する。
図9Cは、故障ポテンシャル診断の実施タイミングの変形例2を説明する図である。図9Aおよび図9Bでは、電源信号200がオフされた後、故障ポテンシャル診断が実施される例を示した。図9Cでは、電源信号200がオンされた後、メインマイクロコンピュータ110およびサブマイクロコンピュータ120の起動毎に、故障ポテンシャルの診断対象のマイクロコンピュータが切り替えられ、故障ポテンシャル診断が実施される例を示している。すなわち、例えば、電源信号200が第1回目にオンされた後、サブマイクロコンピュータ120がスタンバイ状態とされて、駆動状態のメインマイクロコンピュータ110がスタンバイ状態のサブマイクロコンピュータ120に対して故障ポテンシャル診断を実施する。その後、メインマイクロコンピュータ110およびサブマイクロコンピュータ120がリセットされる。この例では、メインマイクロコンピュータ110は、サブマイクロコンピュータ120がリセットの完了まで待機(wait)状態とされ、その後、メインマイクロコンピュータ110およびサブマイクロコンピュータ120の同期がとられ、メインマイクロコンピュータ110およびサブマイクロコンピュータ120が通常制御に移行する。
図9Dは、故障ポテンシャル診断の実施タイミングの変形例3を説明する図である。図9Cでは、メインマイクロコンピュータ110およびサブマイクロコンピュータ120の起動毎に、故障ポテンシャルの診断対象のマイクロコンピュータが切り替えられ、故障ポテンシャル診断が実施される例を示した。図9Dでは、メインマイクロコンピュータ110およびサブマイクロコンピュータ120の起動毎に、メインマイクロコンピュータ110およびサブマイクロコンピュータ120の両方の故障ポテンシャルを診断実施する例を示している。すなわち、電源信号200が第1回目にオンされた後、サブマイクロコンピュータ120がスタンバイ状態とされて、駆動状態のメインマイクロコンピュータ110がスタンバイ状態のサブマイクロコンピュータ120に対して故障ポテンシャル診断を実施し、故障ポテンシャル診断を実施する。その後、メインマイクロコンピュータ110およびサブマイクロコンピュータ120がリセットされ、メインマイクロコンピュータ110がスタンバイ状態とされて、駆動状態のサブマイクロコンピュータ120がスタンバイ状態のメインマイクロコンピュータ110に対して故障ポテンシャル診断を実施する。その後、メインマイクロコンピュータ110およびサブマイクロコンピュータ120の同期がとられ、メインマイクロコンピュータ110およびサブマイクロコンピュータ120が通常制御に移行する。
故障ポテンシャル診断の実施タイミングとしては、図9Cに示された実施タイミングと、図9Aに示された実施タイミングと、を組み合わせでもよい。すなわち、起動時(電源信号200がオン)に、メインマイクロコンピュータ110およびサブマイクロコンピュータ120の一方の故障ポテンシャル診断を実施し、シャットオフ時(電源信号200がオフ)に、メインマイクロコンピュータ110およびサブマイクロコンピュータ120の他方の故障ポテンシャル診断を実施する。起動毎またはシャットオフ時毎に、診断対象のマイクロコンピュータが切り替えされる。
図10は、実施例1に係る制御手順を説明する図である。図10は、車両制御装置100において、メインCPU111とサブCPU112の出力が比較器116で照合不一致となったとき、故障ポテンシャル診断結果を利用して、故障していないCPU情報を使用するための手段を説明するフローチャートの一例である。このフローチャートは、図7の制御プログラムCNTPROGに対応するものである。
メインマイクロコンピュータ110及びサブマイクロコンピュータ120は、電源が投入されたことを示す電源信号200を受信すると、本フローチャートを開始する。本フローチャートを開始する時点において、メイン電源IC130とサブ電源IC140はそれぞれ電源信号200に従って電力供給を開始済みであるものとする。以下は、一例として、メインマイクロコンピュータ110の動作について記載する。なお、図1において説明された様に、サブマイクロコンピュータ120は、メインマイクロコンピュータ110の起動時に、診断結果(DResult(111)、DResult(112))の情報をメインマイクロコンピュータ110へ通知しており、また、メインマイクロコンピュータ110は、サブマイクロコンピュータ120の起動時に、診断結果(DResult(121)、DResult(122))の情報をサブマイクロコンピュータ120へ通知しているものとする。
メインマイクロコンピュータ110は、メインCPU111及びサブCPU112と、それぞれの出力結果を比較する比較器116を備えており、比較器116での照合結果が一致するか否かを判定する。比較器116の照合結果が一致する場合は、CPU故障無しとしてステップS302に進む。比較器116の照合結果が不一致の場合は、CPU故障有りとしてステップS303に進む。
メインマイクロコンピュータ110は、メインCPU111及びサブCPU112に故障が無いと判定し、メインCPU111の出力信号を使用する。または、サブCPU112の出力値を使用してもよい。
メインマイクロコンピュータ110は、ステップS112で格納したメインCPU111の故障ポテンシャル診断結果(DResult(111))が、正常か否かを判定する。メインCPU111の故障ポテンシャル診断結果(DResult(111))が正常の場合、ステップS304に進む。メインCPU111の故障ポテンシャル診断結果(DResult(111))が異常の場合は、ステップS307に進む。
メインマイクロコンピュータ110は、ステップS112で格納したサブCPU112の故障ポテンシャル診断結果(DResult(112))が、正常か否かを判定する。
サブCPU112の故障ポテンシャル診断結果(DResult(112))が正常の場合、ステップS305に進む。サブCPU112の故障ポテンシャル診断結果(DResult(112))が異常の場合は、ステップS306に進む。
メインマイクロコンピュータ110は、メインCPU111及びサブCPU112以外に故障があると判断し、車両制御用アクチュエータ202を停止させるなどのフェールセーフ処理に移行する。
メインマイクロコンピュータ110は、サブCPU112に故障があるものの、メインCPU111は正常であると判断し、メインCPU111の出力信号を使用して通常処理(車両の通常制御の動作)を継続する。
ステップS307はステップS304と同様の判定を実施する。サブCPU112の故障ポテンシャル診断結果(DResult(112))が正常の場合、ステップS308に進む。サブCPU112の故障ポテンシャル診断結果(DResult(112))が異常の場合は、ステップS309に進む。
メインマイクロコンピュータ110は、メインCPU111に故障があるものの、サブCPU112は正常であると判断し、サブCPU112の出力信号を使用して通常処理(車両の通常制御の動作)を継続する。
メインマイクロコンピュータ110は、メインCPU111及びサブCPU112どちらにも故障ポテンシャルがあると判断し、車両制御用アクチュエータ202を停止させるなどのフェールセーフ処理に移行する。
メインマイクロコンピュータ110は、比較器116の照合不一致の情報を、CPU故障情報として、他ユニットに通知する。また、ステップS305またはステップS309に移行したときのみ、CPU故障情報を他ユニットに通知するとしてもよい。
メインマイクロコンピュータ110及びサブマイクロコンピュータ120は、電源が投入されたことを示す電源信号200を受信すると、本フローチャートを開始する。本フローチャートを開始する時点において、メイン電源IC130とサブ電源IC140はそれぞれ電源信号200に従って電力供給を開始済みであるものとする。以下は、一例として、メインマイクロコンピュータ110の動作について記載する。また、故障ポテンシャル診断は、前述通りであり、同様のため、その説明は省略する。
メインマイクロコンピュータ110は、メインCPU111及びサブCPU112の故障ポテンシャル診断の実施経験(DHist)があるか否かを判定する。故障ポテンシャル診断の実施経験(DHist)が無い場合は、制御終了し、実施経験(DHist)がある場合は、ステップS402に進む。
メインマイクロコンピュータ110は、メインCPU111の故障ポテンシャル診断結果(DRsult(111))が正常か否かを判定する。メインCPU111の故障ポテンシャル診断結果(DRsult(111))が正常の場合、ステップS403に進む。故障ポテンシャル診断結果(DRsult(111))が異常の場合、ステップS407へ進む。
メインマイクロコンピュータ110は、サブCPU112の故障ポテンシャル診断結果(DRsult(112))が正常か否かを判定する。サブCPU112の故障ポテンシャル診断結果(DRsult(112))が正常の場合、ステップS404に進む。故障ポテンシャル診断結果(DRsult(112))が異常の場合、ステップS405へ進む。
メインマイクロコンピュータ110は、メインCPU111及びサブCPU112のどちらにも故障ポテンシャルが無いと判断し、通常タスク動作設定に従う通常動作を継続させる。
メインマイクロコンピュータ110は、メインCPU111に故障ポテンシャル無し、サブCPU112に故障ポテンシャル有りと判断する。そして、サブCPU112の制御タスクに割り当てられていた機能(タスクD)を縮小し、サブCPU112の演算負荷を低下させる。これにより、サブCPU112が完全に故障するまでの時間を延長させる。同時に、ステップS406で、メインCPU111の制御タスクに割り当てられていた機能(タスクD)を拡張させる。結果として、メインCPU111とサブCPU112の演算の分担割合が変化するものの、車両制御装置100aのトータルで演算される制御タスクは変わらない状況を作り出すことが可能となる。ただし、メインCPU111の演算負荷限界を超える機能は、メインCPU111に割り当てることはできないことから、メインCPU111に割り当てる機能と、サブCPU112から縮小させる機能は、あらかじめ決定しておく必要がある。図13に、サブCPU112の故障ポテンシャルが高いことを検知したときの制御タスクの割り当て変更の一例を示す、詳細は図13の説明に記す。
ステップS403と同様のため省略する。
ステップS405、ステップS406と同様の手段とし、メインCPU111の制御タスクの機能(タスク)を縮小し、サブCPU112の制御タスクの機能(タスク)を拡張させる。
メインマイクロコンピュータ110は、メインCPU111及びサブCPU112のどちらにも故障ポテンシャルがあると判断し、通常タスク動作設定に従う通常動作を継続させる。なお、ここでいう通常タスク動作設定とは、タスク変更を実施しない通常動作のためのタスク設定の意味合いである。
図13は、実施例2に係る制御タスクの割り当て変更の一例を説明する図である。図13は、サブCPU112の故障ポテンシャルが高いことを検知したときの制御タスクの割り当て変更の一例である。図12の故障ポテンシャル診断によって、メインCPU111及びサブCPU112に故障ポテンシャルが無く、CPUが正常な状態では、図13の(A)に示す様に、メインCPU111は、定時処理としてタスクAとタスクBを実行し、空き時間でバックグラウンドジョブ(以下、BGJ)1を実行する。一方、サブCPU112は定時処理としてタスクCとタスクDを実行し、空き時間でBGJ2を実行する。
メインマイクロコンピュータ110及びサブマイクロコンピュータ120は、電源が投入されたことを示す電源信号200を受信すると、本フローチャートを開始する。本フローチャートを開始する時点において、メイン電源IC130とサブ電源IC140はそれぞれ電源信号200に従って電力供給を開始済みであるものとする。
信号照合部COMPbは、メインマイクロコンピュータ110の出力信号Smmcとサブマイクロコンピュータ120の出力信号Ssmcとが一致しているか否かを比較し、照合結果が一致するか否かを判定する。信号照合部COMPbの照合結果が一致する場合(YES)は、CPU故障無しとしてステップS502に進む。信号照合部COMPbの照合結果が不一致(NO)の場合は、CPU故障有りとしてステップS503に進む。
信号照合部COMPbは、メインマイクロコンピュータ110のCPU111に故障が無いと判定し、メインマイクロコンピュータ110の出力信号Smmcをそのまま使用する。または、サブマイクロコンピュータ120のCPU121に故障が無いと判定し、サブマイクロコンピュータ120の出力信号Ssmcを使用してもよい。
信号照合部COMPbは、ステップS112で格納したCPU111の故障ポテンシャル診断結果(DResult(111))が、正常か否かを判定する。CPU111の故障ポテンシャル診断結果(DResult(111))が正常の場合、ステップS504に進む。CPU111の故障ポテンシャル診断結果(DResult(111))が異常の場合は、ステップS507に進む。
信号照合部COMPbは、ステップS112で格納したサブマイクロコンピュータ120のCPU121の故障ポテンシャル診断結果(DResult(121))が、正常か否かを判定する。CPU121の故障ポテンシャル診断結果(DResult(121))が正常の場合、ステップS505に進む。CPU121の故障ポテンシャル診断結果(DResult(121))が異常の場合は、ステップS506に進む。
メインマイクロコンピュータ110のCPU111及びサブマイクロコンピュータ120のCPU121以外に故障があると判断し、車両制御用アクチュエータ202を停止させるなどのフェールセーフ処理に移行する。
信号照合部COMPbは、サブマイクロコンピュータ120のCPU121に故障があるものの、メインマイクロコンピュータ110のCPU111は正常であると判断し、メインマイクロコンピュータ110の出力信号Smmcを使用して通常処理(車両の通常制御の動作)を継続する。
ステップS507はステップS504と同様の判定を実施する。CPU121の故障ポテンシャル診断結果(DResult(121))が正常の場合、ステップS508に進む。CPU121の故障ポテンシャル診断結果(DResult(121))が異常の場合は、ステップS509に進む。
信号照合部COMPbは、メインマイクロコンピュータ110のCPU111に故障があるものの、サブマイクロコンピュータ120のCPU121は正常であると判断し、メインマイクロコンピュータ110の出力信号Sscmを使用して通常処理(車両の通常制御の動作)を継続する。
信号照合部COMPbは、メインマイクロコンピュータ110のCPU111及びサブマイクロコンピュータ120のCPU121どちらにも故障ポテンシャルがあると判断し、車両制御用アクチュエータ202を停止させるなどの安全状態に遷移し、フェールセーフ処理に移行する。
Claims (17)
- メインCPUとサブCPUと前記メインCPUからの出力信号と前記サブCPUからの出力信号とを比較する比較部とを有するマイクロコンピュータと、
電源部と、
前記電源部と前記メインCPUとを接続する第1接続線と、
前記電源部と前記サブCPUとを接続する第2接続線と、
前記第1接続線に流れるリーク電流値と前記第2接続線に流れるリーク電流値とを検出する電流検出部と、を有し、
前記マイクロコンピュータは、前記メインCPUと前記サブCPUとに同じ入力信号を与えたときの出力信号を前記比較部で比較するロックステップ方式によりCPUの故障を診断し、
前記マイクロコンピュータは、前記比較部の比較結果が不一致の場合において、前記第1接続線と前記第2接続線の一方に流れる前記リーク電流値がしきい値より大きく、かつ、前記第1接続線と前記第2接続線の他方に流れる前記リーク電流値が前記しきい値以下の場合、前記他方に接続される前記メインCPU、又は前記サブCPUを用いて運転を継続する、車両制御装置。 - 請求項1の車両制御装置において、
温度センサを有し、
前記リーク電流値は、前記温度センサからの温度情報と前記マイクロコンピュータの製造時のリーク電流値とにより、補正されたリーク電流値である、車両制御装置。 - 請求項2の車両制御装置において、
前記電流検出部は、前記マイクロコンピュータがスタンバイ状態とされる時、前記電流値を検出し、
前記補正されたリーク電流値は、前記電流値と、前記温度情報と、リーク電流と温度との相関を表す温度補正マップと、前記マイクロコンピュータの製造時のリーク電流値と、により算出される、車両制御装置。 - 第1CPUを内蔵する第1マイクロコンピュータと、
第2CPUを内蔵する第2マイクロコンピュータと、
電源部と、
前記電源部と前記第1CPUとを接続する第1接続線と、
前記電源部と前記第2CPUとを接続する第2接続線と、
前記第1接続線に流れる第1リーク電流値を検出する第1電流検出部と、
前記第2接続線に流れる第2リーク電流値と検出する第2電流検出部と、を有し、
前記第1マイクロコンピュータは、前記第2電流検出部に接続され、前記第2リーク電流値と第2しきい値とを比較し、
前記第2マイクロコンピュータは、前記第1電流検出部に接続され、前記第1リーク電流値と第1しきい値とを比較する、車両制御装置。 - 請求項4の車両制御装置において、
前記第1マイクロコンピュータは、前記第2電流検出部に接続された第1アナログデジタル変換回路を有し、
前記第2マイクロコンピュータは、前記第1電流検出部に接続された第2アナログデジタル変換回路を有する、車両制御装置。 - 請求項5の車両制御装置において、
前記第1マイクロコンピュータは、前記第2マイクロコンピュータがスタンバイ状態のとき、前記第1アナログデジタル変換回路を用いて前記第2リーク電流値を計測し、
前記第2マイクロコンピュータは、前記第1マイクロコンピュータがスタンバイ状態のとき、前記第2アナログデジタル変換回路を用いて、前記第1リーク電流値を計測する、車両制御装置。 - 第1CPUと、
第2CPUと、
前記第1CPUからの出力信号と前記第2CPUからの出力信号とを比較する比較部と、
を含み、
前記比較部は、前記第1CPUと前記第2CPUとに同じ入力情報を与え、前記第1CPUの出力信号と前記第2CPUの出力信号とを比較することでロックステップ方式によりCPUの故障を診断し、前記第1CPUと前記第2CPUとに異常が無ければ、前記比較部の比較結果は一致し、前記第1CPUまたは前記第2CPUに異常があれば、前記比較部の比較結果は不一致とされ、
前記第1CPUのリーク電流値と前記第2CPUのリーク電流値とを、しきい値と比較することにより、前記第1CPUおよび前記第2CPUを構成するトランジスタの劣化状態を故障ポテンシャルの有無として判断し、
前記リーク電流値が前記しきい値を上回る場合、前記故障ポテンシャルを有と判断し、前記リーク電流値が前記しきい値を下回る場合、前記故障ポテンシャルを無と判断し、前記故障ポテンシャルの有の判断は、現時点では対応するCPUは正常に演算できるが将来的に故障する可能性がある状態を示し、
前記比較部の前記比較結果が不一致の場合、前記故障ポテンシャルの有無の判断が判定され、
前記第1CPUおよび前記第2CPUの各々の前記故障ポテンシャルが無の判断の場合、前記第1CPUおよび前記第2CPU以外に異常があると判断して、フェールセーフ処理へ移行し、
前記第1CPUおよび前記第2CPUの各々の前記故障ポテンシャルが有の場合、前記第1CPUおよび前記第2CPUともに異常がある判断して、フェールセーフ処理へ移行し、
前記第1CPUおよび前記第2CPUの一方の前記故障ポテンシャルが無の判断であり、前記第1CPUおよび前記第2CPUの他方の前記故障ポテンシャルが有の判断の場合、前記故障ポテンシャルが有の判断とされた前記第1CPUおよび前記第2CPUの他方に故障があると判断し、前記故障ポテンシャルを無と判断された前記第1CPUおよび前記第2CPUの一方を用いて、車両の運転を継続させる、車両制御装置。 - 請求項7の車両制御装置において、
前記第1CPU、前記第2CPU、および、前記比較部を内蔵するマイクロコンピュータと、
電源部と、
前記電源部と前記第1CPUとを接続する第1接続線と、
前記電源部と前記第2CPUとを接続する第2接続線と、
前記第1接続線に流れる電流値と前記第2接続線に流れる電流値とを検出する電流測定部と、
温度センサと、を有する、車両制御装置。 - 請求項8の車両制御装置において、
前記第1CPUのリーク電流値と前記第2CPUのリーク電流値とは、前記電流測定部により測定された前記電流値を、前記マイクロコンピュータの製造時のリーク電流値と、前記温度センサからの温度情報と、リーク電流と温度との相関を表す温度補正マップとにより、補正されたリーク電流値である、車両制御装置。 - 請求項9の車両制御装置において、
前記電流測定部は、前記マイクロコンピュータがスタンバイ状態とされる時、前記電流値を検出する、車両制御装置。 - 請求項7の車両制御装置において、
前記第1CPUを内蔵する第1マイクロコンピュータと、
前記第2CPUを内蔵する第2マイクロコンピュータと、
電源部と、
前記電源部と前記第1CPUとを接続する第1接続線と、
前記電源部と前記第2CPUとを接続する第2接続線と、
前記第1接続線に流れる第1電流値を検出する第1電流測定部と、
前記第2接続線に流れる第2電流値と検出する第2電流測定部と、
温度センサと、を有する、車両制御装置。 - 請求項11の車両制御装置において、
前記第1CPUのリーク電流値は、前記第1電流値を、前記第1マイクロコンピュータの製造時のリーク電流値と、前記温度センサからの温度情報と、リーク電流と温度との相関を表す温度補正マップとにより、補正されたリーク電流値であり、
前記第2CPUのリーク電流値は、前記第2電流値を、前記第2マイクロコンピュータの製造時のリーク電流値と、前記温度センサからの温度情報と、リーク電流と温度との相関を表す温度補正マップとにより、補正されたリーク電流値である、車両制御装置。 - 請求項12の車両制御装置において、
前記第1マイクロコンピュータは、前記第2電流測定部に接続された第1アナログデジタル変換回路を有し、
前記第2マイクロコンピュータは、前記第1電流測定部に接続された第2アナログデジタル変換回路を有する、車両制御装置。 - 請求項13の車両制御装置において、
前記第1アナログデジタル変換回路は、前記第2マイクロコンピュータがスタンバイ状態のとき、前記第2電流測定部を用いて、前記第2電流値を計測し、
前記第2アナログデジタル変換回路は、前記第1マイクロコンピュータがスタンバイ状態のとき、前記第1電流測定部を用いて、前記第1電流値を計測する、車両制御装置。 - 請求項14の車両制御装置において、
前記第1マイクロコンピュータと前記第2マイクロコンピュータの一方がスタンバイ状態とされ、前記第1マイクロコンピュータと前記第2マイクロコンピュータの他方が起動状態とされ、
前記起動状態とされた前記第1マイクロコンピュータまたは前記第2マイクロコンピュータにより、前記スタンバイ状態とされた前記第1マイクロコンピュータの前記第1電流値または前記第2マイクロコンピュータの前記第2電流値が計測される、車両制御装置。 - 請求項15の車両制御装置において、
前記スタンバイ状態とされた前記第1マイクロコンピュータの前記第1電流値または前記第2マイクロコンピュータの前記第2電流値の計測は、前記第1マイクロコンピュータおよび前記第2マイクロコンピュータがセルフシャット処理を完了した後、行われる、車両制御装置。 - 請求項16の車両制御装置において、
前記セルフシャット処理毎に、前記第1マイクロコンピュータと前記第2マイクロコンピュータの前記スタンバイ状態および前記起動状態が切り替えられる、車両制御装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017205116 | 2017-10-24 | ||
JP2017205116 | 2017-10-24 | ||
PCT/JP2018/037657 WO2019082647A1 (ja) | 2017-10-24 | 2018-10-10 | 車両制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019082647A1 JPWO2019082647A1 (ja) | 2020-08-06 |
JP6807467B2 true JP6807467B2 (ja) | 2021-01-06 |
Family
ID=66246924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019550964A Active JP6807467B2 (ja) | 2017-10-24 | 2018-10-10 | 車両制御装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6807467B2 (ja) |
WO (1) | WO2019082647A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230074362A (ko) * | 2021-11-19 | 2023-05-30 | 주식회사 모베이스전자 | 자율주행차량의 리던던시 제어 시스템 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102019113139A1 (de) * | 2019-05-17 | 2020-11-19 | Knorr-Bremse Systeme für Nutzfahrzeuge GmbH | Vorrichtung und Verfahren zur Stromsteuerung eines Aktuators |
KR102191169B1 (ko) * | 2019-11-26 | 2020-12-16 | 주식회사 오비고 | 이종 dcu의 출력 값을 사용하는 ads를 통해 자율 주행에서 발생할 수 있는 dcu들의 오판 상황을 방지하는 방법 및 이를 이용한 장치 |
WO2021111554A1 (ja) * | 2019-12-04 | 2021-06-10 | 三菱電機株式会社 | 車両制御装置 |
DE102020204529A1 (de) * | 2020-04-08 | 2021-10-14 | Robert Bosch Gesellschaft mit beschränkter Haftung | Systemeinheit mit einem ersten Aktorsystem und einem zweiten Aktorsystem |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4894228B2 (ja) * | 2005-11-02 | 2012-03-14 | トヨタ自動車株式会社 | 車両用電子制御装置の電源管理システム |
JP5601127B2 (ja) * | 2010-09-28 | 2014-10-08 | 株式会社デンソー | 制御装置 |
JP2015035073A (ja) * | 2013-08-08 | 2015-02-19 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の制御方法 |
JP6557157B2 (ja) * | 2016-01-29 | 2019-08-07 | 矢崎総業株式会社 | 電源制御システム |
-
2018
- 2018-10-10 JP JP2019550964A patent/JP6807467B2/ja active Active
- 2018-10-10 WO PCT/JP2018/037657 patent/WO2019082647A1/ja active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230074362A (ko) * | 2021-11-19 | 2023-05-30 | 주식회사 모베이스전자 | 자율주행차량의 리던던시 제어 시스템 |
KR102537986B1 (ko) * | 2021-11-19 | 2023-05-31 | 주식회사 모베이스전자 | 자율주행차량의 리던던시 제어 시스템 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2019082647A1 (ja) | 2020-08-06 |
WO2019082647A1 (ja) | 2019-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6807467B2 (ja) | 車両制御装置 | |
US20090024775A1 (en) | Dual core architecture of a control module of an engine | |
US20170091017A1 (en) | Fault detecting device and method | |
KR102071404B1 (ko) | Bms의 페일 세이프 장치 및 방법 | |
JP2013025570A (ja) | 電子制御ユニット | |
JP2005086108A (ja) | 半導体集積回路 | |
JP5582748B2 (ja) | 車両用電子制御装置 | |
US20150012781A1 (en) | Power supply diagnostic strategy | |
US9384078B2 (en) | Method for diagnosing a mechanism of untimely cut-offs of the power supply to a motor vehicle computer | |
JP6012918B1 (ja) | 制御システム及び制御方法 | |
US11820252B2 (en) | Battery diagnostic device, battery diagnostic method, battery diagnostic program, and vehicle | |
JP6869743B2 (ja) | 自動車用電子制御装置 | |
JP4710386B2 (ja) | 電源装置 | |
WO2015076012A1 (ja) | 電子制御装置、ソフトウェア書き換えシステム | |
US20170169630A1 (en) | Diagnosis circuit, semiconductor device, on-vehicle electronic control unit, and diagnosis method by diagnosis circuit | |
US20190178928A1 (en) | Electronic control device | |
JP7099793B2 (ja) | メイン制御部の異常診断システムおよび方法 | |
JP6075262B2 (ja) | 制御装置 | |
WO2019207905A1 (ja) | 車載制御装置 | |
JP2018090214A (ja) | 自動車用電子制御装置及び自動車用電子制御装置のリセット方法 | |
JP4026924B2 (ja) | 自動車用電子制御装置 | |
JP2015162102A (ja) | 車両用制御装置 | |
JP2013193721A (ja) | 共用電源装置 | |
JP7363448B2 (ja) | 電子装置 | |
EP3736583A1 (en) | System and method to provide safety partition for automotive system-on-a-chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6807467 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |