JP6798528B2 - チップ部品の整列方法 - Google Patents
チップ部品の整列方法 Download PDFInfo
- Publication number
- JP6798528B2 JP6798528B2 JP2018101253A JP2018101253A JP6798528B2 JP 6798528 B2 JP6798528 B2 JP 6798528B2 JP 2018101253 A JP2018101253 A JP 2018101253A JP 2018101253 A JP2018101253 A JP 2018101253A JP 6798528 B2 JP6798528 B2 JP 6798528B2
- Authority
- JP
- Japan
- Prior art keywords
- side wall
- magnet
- chip
- dimension
- chip parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/02—Feeding of components
- H05K13/028—Simultaneously loading a plurality of loose objects, e.g. by means of vibrations, pressure differences, magnetic fields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
長さ方向の寸法L1が幅方向の寸法W1および厚み方向の寸法T1よりも長い略直方体の形状を有し、磁性体であって、かつ、前記長さ方向および前記幅方向により規定される面と平行である内部電極を備えたチップ部品の整列方法であって、
底面と、第1の側壁と、前記第1の側壁と対向する第2の側壁と、前記第1の側壁に沿った面と前記第2の側壁に沿った面との間に位置する第3の側壁とを有し、前記第1の側壁と前記第2の側壁との間の距離が、前記チップ部品の前記幅方向および前記厚み方向により規定される面の対角線の寸法以上であり、かつ、前記長さ方向の寸法L1以下である収容空間に、前記チップ部品を収容する工程と、
前記収容空間に収容された前記チップ部品に対して磁石を相対的に移動させることによって、前記内部電極の向きが前記底面と直交する方向を向くように前記チップ部品を整列させる工程と、
を備え、
前記チップ部品に対して前記磁石を相対的に移動させるときの着磁方向は、前記チップ部品の前記長さ方向に対して0°以上90°未満の範囲である、
ことを特徴とする。
前記蓋をした状態で、前記底面から前記蓋の内面までの距離は、前記チップ部品の前記幅方向および前記厚み方向により規定される面の対角線の寸法以上であってもよい。
複数の前記収容空間は、前記基板の主面と平行である第1の方向に並んでいてもよい。
複数の前記内部電極は、前記チップ部品の前記幅方向に対向する面である側面に露出していてもよい。
図1は、積層セラミックコンデンサを構成するセラミック素体10の斜視図である。セラミック素体10は、全体として略直方体の形状を有する。
チップ部品の整列方法について説明する。ここでは、チップ部品が上述した構成を有するセラミック素体10であるものとして説明する。
長さ方向Lの寸法L1は1.1mm、幅方向Wの寸法W1は0.57mm、厚み方向Tの寸法T1は0.57mmのセラミック素体10を複数用意した。この積層セラミックコンデンサの幅方向Wおよび厚み方向Tにより規定される面の寸法D1は、約0.8mmである。
パレットに対して相対的に磁石を移動させる際の移動速度Vを変えることによって、セラミック素体の内部電極の向きが、凹部の底面と直交する方向に揃う整列率を調べた。セラミック素体およびパレットのサイズ等は、実施例1と同じである。ただし、セラミック素体の長さ方向Lと磁石の着磁方向Kとの間の角度θは1°とした。
2a 第1の内部電極
2b 第2の内部電極
10 セラミック素体
11a 第1の端面
11b 第2の端面
12a 第1の主面
12b 第2の主面
13a 第1の側面
13b 第2の側面
40 パレット
41 凹部
41a 凹部の底面
41b 第1の側壁
41c 第2の側壁
41d 第3の側壁
41e 第4の側壁
42 蓋
50 磁石
Claims (12)
- 長さ方向の寸法L1が幅方向の寸法W1および厚み方向の寸法T1よりも長い略直方体の形状を有し、磁性体であって、かつ、前記長さ方向および前記幅方向により規定される面と平行である内部電極を備えたチップ部品の整列方法であって、
底面と、第1の側壁と、前記第1の側壁と対向する第2の側壁と、前記第1の側壁に沿った面と前記第2の側壁に沿った面との間に位置する第3の側壁とを有し、前記第1の側壁と前記第2の側壁との間の距離が、前記チップ部品の前記幅方向および前記厚み方向により規定される面の対角線のd寸法以上であり、かつ、前記長さ方向の寸法L1以下である収容空間に、前記チップ部品を収容する工程と、
前記収容空間に収容された前記チップ部品に対して磁石を相対的に移動させることによって、前記内部電極の向きが前記底面と直交する方向を向くように前記チップ部品を整列させる工程と、
を備え、
前記チップ部品に対して前記磁石を相対的に移動させるときの着磁方向は、前記チップ部品の前記長さ方向に対して0°以上90°未満の範囲である、
ことを特徴とするチップ部品の整列方法。 - 前記収容空間は、前記第3の側壁と対向する第4の側壁をさらに備えることを特徴とする請求項1に記載のチップ部品の整列方法。
- 前記収容空間は、基板に設けられている凹部であることを特徴とする請求項1または2に記載のチップ部品の整列方法。
- 前記収容空間に前記チップ部品を収容した後、前記収容空間の上方を覆うように蓋をする工程をさらに備え、
前記蓋をした状態で、前記底面から前記蓋の内面までの距離は、前記チップ部品の前記幅方向および前記厚み方向により規定される面の対角線の寸法以上であることを特徴とする請求項1〜3のいずれかに記載のチップ部品の整列方法。 - 前記蓋をした状態で、前記底面から前記蓋の内面までの距離は、前記チップ部品の前記長さ方向の寸法L1以下であることを特徴とする請求項4に記載のチップ部品の整列方法。
- 前記収容空間に収容された前記チップ部品に対する前記磁石の相対的な移動方向は、前記磁石の着磁方向に対して0°以上90°未満の方向であることを特徴とする請求項1〜5のいずれかに記載のチップ部品の整列方法。
- 前記収容空間は、基板に複数設けられており、
複数の前記収容空間は、前記基板の主面と平行である第1の方向に並んでいることを特徴とする請求項1〜6のいずれかに記載のチップ部品の整列方法。 - 前記第1の方向に並んで複数設けられている前記収容空間はさらに、前記基板の主面と平行であり、かつ、前記第1の方向と直交する、第2の方向にも並んで複数設けられていることを特徴とする請求項7に記載のチップ部品の整列方法。
- 前記チップ部品は、前記厚み方向に積層された複数の前記内部電極を備えており、
複数の前記内部電極は、前記チップ部品の前記幅方向に対向する面である側面に露出していることを特徴とする請求項1〜8のいずれかに記載のチップ部品の整列方法。 - 前記底面、前記第1の側壁、前記第2の側壁および前記第3の側壁は、非磁性体によって構成されていることを特徴とする請求項1〜9のいずれかに記載のチップ部品の整列方法。
- 前記チップ部品に対して前記磁石を相対的に移動させる工程を複数回行うことを特徴とする請求項1〜10のいずれかに記載のチップ部品の整列方法。
- 前記チップ部品に対する前記磁石を相対的に移動させる際の移動速度は、100mm/s以下であることを特徴とする請求項1〜11のいずれかに記載のチップ部品の整列方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018101253A JP6798528B2 (ja) | 2018-05-28 | 2018-05-28 | チップ部品の整列方法 |
KR1020190056791A KR102268592B1 (ko) | 2018-05-28 | 2019-05-15 | 칩 부품의 정렬 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018101253A JP6798528B2 (ja) | 2018-05-28 | 2018-05-28 | チップ部品の整列方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019207904A JP2019207904A (ja) | 2019-12-05 |
JP6798528B2 true JP6798528B2 (ja) | 2020-12-09 |
Family
ID=68768561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018101253A Active JP6798528B2 (ja) | 2018-05-28 | 2018-05-28 | チップ部品の整列方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6798528B2 (ja) |
KR (1) | KR102268592B1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102421136B1 (ko) | 2021-04-02 | 2022-07-14 | 주식회사 다인이엔지 | 자석을 이용한 mlcc 정렬기 |
WO2023032591A1 (ja) * | 2021-08-30 | 2023-03-09 | 京セラ株式会社 | 積層部品の整列方法およびその整列方法を用いた積層セラミック電子部品の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62222919A (ja) * | 1986-03-22 | 1987-09-30 | Nec Kansai Ltd | 軸状部品の移送装置 |
JPH07336090A (ja) * | 1994-06-08 | 1995-12-22 | Nippon Avionics Co Ltd | チップ部品及びチップ部品の位置出し装置 |
JP3430854B2 (ja) * | 1997-04-09 | 2003-07-28 | 株式会社村田製作所 | 電子部品の整列装置及び整列方法 |
JP3653630B2 (ja) * | 2001-06-25 | 2005-06-02 | Tdk株式会社 | チップ部品の向き整列方法 |
JP4951796B2 (ja) * | 2009-07-07 | 2012-06-13 | 株式会社村田製作所 | 電子部品搬送装置 |
KR101058697B1 (ko) * | 2010-12-21 | 2011-08-22 | 삼성전기주식회사 | 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법 |
JP2013125945A (ja) * | 2011-12-16 | 2013-06-24 | Tdk Corp | 電子部品の剥離装置、電子部品の剥離方法、及び、電子部品の製造方法 |
JP6610105B2 (ja) * | 2015-09-10 | 2019-11-27 | 株式会社村田製作所 | 電子部品の搬送装置及び電子部品連の製造方法 |
-
2018
- 2018-05-28 JP JP2018101253A patent/JP6798528B2/ja active Active
-
2019
- 2019-05-15 KR KR1020190056791A patent/KR102268592B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20190135407A (ko) | 2019-12-06 |
KR102268592B1 (ko) | 2021-06-23 |
JP2019207904A (ja) | 2019-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106516757B (zh) | 电子部件的输送装置以及电子部件串的制造方法 | |
TW516052B (en) | Multilayer electronic device | |
JP5540452B2 (ja) | 積層セラミック電子部品 | |
JP6798528B2 (ja) | チップ部品の整列方法 | |
JP7302927B2 (ja) | 積層型キャパシタ及びその実装基板 | |
US20160099100A1 (en) | Chip component and manufacturing method thereof | |
JP6787016B2 (ja) | 積層コイル部品の製造方法 | |
KR102499465B1 (ko) | 적층형 커패시터 | |
JP2012204441A (ja) | 電子部品 | |
JP2017216360A (ja) | 積層セラミックコンデンサ | |
JP2020141079A (ja) | 受動部品及び電子機器 | |
US10062506B2 (en) | Capacitor and method of manufacturing same | |
JP2003007574A (ja) | チップ部品の向き整列方法 | |
KR101859098B1 (ko) | 적층 세라믹 전자부품 | |
JP6648690B2 (ja) | 積層型電子部品の製造方法および積層型電子部品 | |
JP3563664B2 (ja) | 積層型電子回路部品及び積層型電子回路部品の製造方法 | |
JP7116470B2 (ja) | チップ部品の整列方法 | |
JP2020141085A (ja) | セラミックチップ部品の処理方法、積層セラミック電子部品の製造方法及び積層セラミック電子部品包装体の製造方法 | |
CN112216512B (zh) | 多层电容器及其安装基板 | |
JP7122135B2 (ja) | チップ部品の整列方法 | |
JP2018014447A (ja) | 積層セラミック電子部品 | |
JP6927269B2 (ja) | 電子部品の搬送装置 | |
JP7359595B2 (ja) | 積層セラミックコンデンサ、回路基板及び積層セラミックコンデンサの製造方法 | |
KR20170065444A (ko) | 적층 세라믹 전자부품 | |
US20230368976A1 (en) | Multilayer ceramic electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201020 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6798528 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |