JP6798528B2 - チップ部品の整列方法 - Google Patents

チップ部品の整列方法 Download PDF

Info

Publication number
JP6798528B2
JP6798528B2 JP2018101253A JP2018101253A JP6798528B2 JP 6798528 B2 JP6798528 B2 JP 6798528B2 JP 2018101253 A JP2018101253 A JP 2018101253A JP 2018101253 A JP2018101253 A JP 2018101253A JP 6798528 B2 JP6798528 B2 JP 6798528B2
Authority
JP
Japan
Prior art keywords
side wall
magnet
chip
dimension
chip parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018101253A
Other languages
English (en)
Other versions
JP2019207904A (ja
Inventor
誉 新清
誉 新清
孝太郎 清水
孝太郎 清水
達哉 東度
達哉 東度
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2018101253A priority Critical patent/JP6798528B2/ja
Priority to KR1020190056791A priority patent/KR102268592B1/ko
Publication of JP2019207904A publication Critical patent/JP2019207904A/ja
Application granted granted Critical
Publication of JP6798528B2 publication Critical patent/JP6798528B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/02Feeding of components
    • H05K13/028Simultaneously loading a plurality of loose objects, e.g. by means of vibrations, pressure differences, magnetic fields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、チップ部品を整列させる方法に関する。
内部電極を有し、略直方体の形状を有するチップ部品について、内部電極が所定の方向を向くように、チップ部品を整列させる方法が知られている。
特許文献1には、平面視でチップ部品の寸法よりも大きい凹状のポケットにチップ部品を収容した状態で、ポケットの底面と平行な方向に磁石を移動させることによって、内部電極の向きをポケットの底面と直交する方向に揃える方法が記載されている。すなわち、平板状の内部電極の向きがポケットの底面と平行であるチップ部品に対して、磁石を移動させて磁力線を内部電極に作用させると、チップ部品が横転することによって、内部電極の向きがポケットの底面と直交する方向に揃うと、特許文献1には記載されている。
特開2003−7574号公報
しかしながら、特許文献1に記載の整列方法では、図1および図2に示すように、チップ部品の長さ方向に対する磁石の着磁方向が90°となっている。このため、内部電極の向きがポケットの底面と平行であるチップ部品の横転率はそれほど高くなく、チップ部品の整列率を向上させるために、改善の余地がある。
本発明は、上記課題を解決するものであり、チップ部品の整列率を向上させることができる技術を提供することを目的とする。
本発明のチップ部品の整列方法は、
長さ方向の寸法L1が幅方向の寸法W1および厚み方向の寸法T1よりも長い略直方体の形状を有し、磁性体であって、かつ、前記長さ方向および前記幅方向により規定される面と平行である内部電極を備えたチップ部品の整列方法であって、
底面と、第1の側壁と、前記第1の側壁と対向する第2の側壁と、前記第1の側壁に沿った面と前記第2の側壁に沿った面との間に位置する第3の側壁とを有し、前記第1の側壁と前記第2の側壁との間の距離が、前記チップ部品の前記幅方向および前記厚み方向により規定される面の対角線の寸法以上であり、かつ、前記長さ方向の寸法L1以下である収容空間に、前記チップ部品を収容する工程と、
前記収容空間に収容された前記チップ部品に対して磁石を相対的に移動させることによって、前記内部電極の向きが前記底面と直交する方向を向くように前記チップ部品を整列させる工程と、
を備え、
前記チップ部品に対して前記磁石を相対的に移動させるときの着磁方向は、前記チップ部品の前記長さ方向に対して0°以上90°未満の範囲である、
ことを特徴とする。
前記収容空間は、前記第3の側壁と対向する第4の側壁をさらに備えていてもよい。
前記収容空間は、基板に設けられている凹部であってもよい。
前記収容空間に前記チップ部品を収容した後、前記収容空間の上方を覆うように蓋をする工程をさらに備え、
前記蓋をした状態で、前記底面から前記蓋の内面までの距離は、前記チップ部品の前記幅方向および前記厚み方向により規定される面の対角線の寸法以上であってもよい。
前記蓋をした状態で、前記底面から前記蓋の内面までの距離は、前記チップ部品の前記長さ方向の寸法L1以下であってもよい。
前記収容空間に収容された前記チップ部品に対する前記磁石の相対的な移動方向は、前記磁石の着磁方向に対して0°以上90°未満の方向であってもよい。
前記収容空間は、基板に複数設けられており、
複数の前記収容空間は、前記基板の主面と平行である第1の方向に並んでいてもよい。
前記第1の方向に並んで複数設けられている前記収容空間はさらに、前記基板の主面と平行であり、かつ、前記第1の方向と直交する、第2の方向にも並んで複数設けられていてもよい。
前記チップ部品は、前記厚み方向に積層された複数の前記内部電極を備えており、
複数の前記内部電極は、前記チップ部品の前記幅方向に対向する面である側面に露出していてもよい。
前記底面、前記第1の側壁、前記第2の側壁および前記第3の側壁は、非磁性体によって構成されていてもよい。
前記チップ部品に対して前記磁石を相対的に移動させる工程を複数回行ってもよい。
前記チップ部品に対する前記磁石を相対的に移動させる際の移動速度は、100mm/s以下としてもよい。
本発明のチップ部品の整列方法によれば、チップ部品の長さ方向に対する磁石の着磁方向が0°以上90°未満の範囲となるように、チップ部品に対して磁石を相対的に移動させるので、内部電極の向きが底面と直交する方向を向いていないチップ部品の回転率が高くなり、内部電極の向きが底面と直交する方向を向く整列率を向上させることができる。
積層セラミックコンデンサを構成するセラミック素体の斜視図である。 セラミック素体の幅方向および厚み方向により規定される面の対角線の寸法を説明するための図である。 (a)は、誘電体層上に配設された第1の内部電極の形状を示す斜視図であり、(b)は、誘電体層上に配設された第2の内部電極の形状を示す斜視図である。 パレットの形状を示す平面図である。 (a)は、パレットに設けられた凹部の形状を示す平面図であり、(b)は、蓋をした状態の凹部の側面図である。 蓋の上方において、パレットと平行な方向に磁石を移動させる様子を示す平面図である。 セラミック素体に対して磁石を相対的に移動させることにより、セラミック素体を回転させて、内部電極の向きを揃える工程を説明するための図である。 凹部の上方に位置する内面部分が他の内面部分に対して、厚み方向に凹んでいる形状の蓋を用いた場合の断面図である。
以下に本発明の実施形態を示して、本発明の特徴とするところを具体的に説明する。
まず初めに、整列させる対象のチップ部品の構成について説明する。ここでは、チップ部品の一例として、積層セラミックコンデンサを構成するセラミック素体を挙げて説明する。
(セラミック素体)
図1は、積層セラミックコンデンサを構成するセラミック素体10の斜視図である。セラミック素体10は、全体として略直方体の形状を有する。
ここでは、略直方体の形状を有するセラミック素体10の最も長い辺と平行な方向を長さ方向Lと定義する。また、後述する内部電極2(2a、2b)の積層方向を厚み方向Tと定義し、長さ方向Lおよび厚み方向Tのいずれの方向にも直交する方向を幅方向Wと定義する。
セラミック素体10は、長さ方向Lに相対する第1の端面11aおよび第2の端面11bと、厚み方向Tに相対する第1の主面12aおよび第2の主面12bと、幅方向Wに相対する第1の側面13aおよび第2の側面13bとを有する。
セラミック素体10は、角部および稜線部に丸みを帯びていることが好ましい。ここで、角部は、セラミック素体10の3面が交わる部分であり、稜線部は、セラミック素体10の2面が交わる部分である。上述した「略直方体の形状」には、角部や稜線部に丸みがついた形状も含まれる。
セラミック素体10の長さ方向Lの寸法L1は、幅方向Wの寸法W1および厚み方向Tの寸法T1より長い。すなわち、L1>W1およびL1>T1の関係が成り立つ。
例えば、セラミック素体10の長さ方向Lの寸法L1は、1.1mmであり、幅方向Wの寸法W1は0.57mmであり、厚み方向Tの寸法T1は0.57mmである。また、図2に示すように、セラミック素体10の幅方向Wおよび厚み方向Tにより規定される面、すなわち、セラミック素体10を長さ方向Lに見たときの面の対角線の寸法D1は、例えば0.8mmである。
セラミック素体10は、誘電体層1と、第1の内部電極2aおよび第2の内部電極2bとを備える。第1の内部電極2aおよび第2の内部電極2bは、セラミック素体10の長さ方向Lおよび幅方向Wにより規定される面と平行に配設されている。
図3(a)は、誘電体層1上に配設された第1の内部電極2aの形状を示す斜視図であり、図3(b)は、誘電体層1上に配設された第2の内部電極2bの形状を示す斜視図である。
第1の内部電極2aは、図3(a)に示すように、平面視で十字状の形状を有する。第1の内部電極2aの、対向する一対の端部21x、21yは、セラミック素体10の第1の側面13aおよび第2の側面13bにそれぞれ引き出されて露出している。
第2の内部電極2bは、図3(b)に示すように、平面視で長方形の形状を有する。第2の内部電極2bの、対向する一対の端部22x、22yは、セラミック素体10の第1の端面11aおよび第2の端面11bにそれぞれ引き出されて露出している。
第1の内部電極2aと第2の内部電極2bは、厚み方向Tにおいて、誘電体層1を介して交互に配設されている。第1の内部電極2aと第2の内部電極2bが誘電体層1を介して対向することにより容量が形成され、これにより、コンデンサとして機能する。
第1の内部電極2aおよび第2の内部電極2bは、例えば、Ni、Cu、Ag、Pd、およびAuなどの金属、AgとPdの合金などを含有している。第1の内部電極2aおよび第2の内部電極2bは、さらに誘電体層1に含まれるセラミックと同一組成系の誘電体粒子を含んでいてもよい。
誘電体層1は、例えば、誘電体セラミックを主成分とする材料により構成されている。誘電体セラミックの具体例としては、例えば、BaTiO3、CaTiO3、SrTiO3、CaZrO3などが挙げられる。誘電体層1には、例えば、Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、希土類化合物などの副成分が適宜添加されていてもよい。
上述した構成を有するセラミック素体10を用いて、例えば三端子型の積層セラミックコンデンサを形成することができる。そのような三端子型の積層セラミックコンデンサは、上述したセラミック素体10と、第1の端面11aに形成された第1の外部電極と、第2の端面11bに形成された第2の外部電極と、セラミック素体10を周回するように、第1の側面13a、第2の側面13b、第1の主面12aおよび第2の主面12bに形成された帯状の第3の外部電極とを備える。
第1の外部電極は、第1の端面11aに引き出された第2の内部電極2bと電気的に接続される。第2の外部電極は、第2の端面11bに引き出された第2の内部電極2bと電気的に接続される。また、第3の外部電極は、第1の側面13aおよび第2の側面13bに引き出された第1の内部電極2aと電気的に接続される。
(チップ部品の整列方法)
チップ部品の整列方法について説明する。ここでは、チップ部品が上述した構成を有するセラミック素体10であるものとして説明する。
初めに、複数の凹部が設けられた基板としてのパレットと、パレットの蓋とを用意する。凹部は、チップ部品が収容される収容空間を構成する。パレットおよび蓋は、例えば、非磁性体のベークライトにより構成されている。
図4は、パレット40の形状を示す平面図である。また、図5(a)は、パレット40に設けられた凹部41の形状を示す平面図であり、図5(b)は、凹部41の側面図である。図5(b)は、パレット40に蓋42をした状態の側面図を示している。
パレット40は、全体として平板状の形状を有し、複数の凹部41を備える。凹部41は、図4に示すように、平板状のパレット40の主面と平行である第1の方向(X軸方向)に並んで複数設けられており、さらに、パレット40の主面と平行であって、かつ、第1の方向と直交する第2の方向(Y軸方向)にも並んで複数設けられている。ただし、パレット40に設けられている凹部41の数が図4に示す数に限定されることはない。
凹部41は、底面41aと、第1の側壁41bと、第2の側壁41cと、第3の側壁41dと、第4の側壁41eとにより構成されている。第1の側壁41bと第2の側壁41cは、互いに対向する位置に設けられている。第3の側壁41dと第4の側壁41eは、互いに対向する位置に設けられている。第3の側壁41dおよび第4の側壁41eはそれぞれ、第1の側壁41bおよび第2の側壁41cと直交する。
ここでは、凹部41の底面を構成する辺のうち、最も長い辺と平行な方向、すなわち、第3の側壁41dと第4の側壁41eとが対向する方向を、凹部41の長さ方向と呼ぶ。また、凹部41の底面を構成する辺のうち、最も短い辺と平行な方向、すなわち、第1の側壁41bと第2の側壁41cとが対向する方向を、凹部41の幅方向と呼ぶ。また、底面41aと直交する方向を、凹部41の深さ方向と呼ぶ。
凹部41の長さ方向の寸法L2は、幅方向の寸法W2および深さ方向の寸法T2より長い。すなわち、L2>W2およびL2>T2の関係が成り立つ。
凹部41の長さ方向の寸法L2は、セラミック素体10の長さ方向Lの寸法L1よりも長い。凹部41の幅方向の寸法W2は、セラミック素体10の幅方向Wの寸法W1および厚み方向Tの寸法T1よりも長い。
また、凹部41の幅方向の寸法W2は、セラミック素体10の幅方向Wおよび厚み方向Tにより規定される面の対角線の寸法D1(図2参照)以上であり、かつ、セラミック素体10の長さ方向Lの寸法L1以下である。
凹部41の上方を塞ぐように、パレット40に蓋42をした状態で、凹部41の底面41aから蓋42の内面42aまでの距離は、セラミック素体10の幅方向Wおよび厚み方向Tにより規定される面の対角線の寸法D1(図2参照)以上である。本実施形態では、図5(b)に示すように、凹部41の底面41aから蓋42の内面42aまでの距離は、凹部41の深さ方向の寸法T2と同じである。
また、蓋42をした状態で、凹部41の底面41aから蓋42の内面42aまでの距離は、セラミック素体10の長さ方向Lの寸法L1以下である。
セラミック素体10の寸法が上述した寸法、すなわち、長さ方向Lの寸法L1は1.1mm、幅方向Wの寸法W1は0.57mm、厚み方向Tの寸法T1は0.57mmの場合、凹部41の寸法の一例は以下の通りである。すなわち、凹部41の長さ方向の寸法L2は、例えば1.3mmであり、幅方向の寸法W2は、例えば0.9mmである。また、凹部41の深さ方向の寸法T2、すなわち、凹部41の底面41aから蓋42の内面42aまでの距離は、例えば1.0mmである。
用意したパレット40の凹部41に、セラミック素体10を投入する。セラミック素体10および凹部41の寸法が上述した関係を有することにより、凹部41に投入されたセラミック素体10の第1の端面11aおよび第2の端面11bのうちの一方は、凹部41の第3の側壁41dと対向し、他方は第4の側壁41eと対向する。
続いて、凹部41に収容されたセラミック素体10の上方を覆うように、パレット40の上部に蓋42を配置する。
続いて、セラミック素体10の長さ方向Lに対する磁石の着磁方向が0°以上90°未満の範囲にある状態で、凹部41に収容されたセラミック素体10に対して磁石を相対的に移動させる。ここで、「セラミック素体10に対して磁石を相対的に移動させる」方法には、パレット40を動かさずに磁石を移動させる方法、磁石を動かさずにパレット40を移動させる方法、パレット40と磁石を共に移動させる方法がある。すなわち、上述した3つの方法のうちのいずれか一つの方法によって、セラミック素体10に対して磁石を相対的に移動させればよい。
本実施形態では、パレット40を動かさずに、磁石を移動させる。具体的には、図6に示すように、蓋42の上方を、平板状のパレット40の主面と平行な方向に、磁石50を移動させる。磁石50は、パレット40の全ての凹部41にそれぞれ収容されているセラミック素体10の上方を通過するように移動させる。
磁石50は、例えばネオジム磁石である。図6に示す磁石50は、平面視で長方形の形状を有し、その着磁方向(磁化方向)Kは、磁石50の長さ方向と直交する幅方向である。
上述したように、セラミック素体10に対して相対的に磁石50を移動させる際、磁石50の着磁方向Kは、セラミック素体10の長さ方向Lに対して、0°以上90°未満の範囲にある。すなわち、セラミック素体10の長さ方向Lと磁石50の着磁方向Kとの間の角度θは、0°以上90°未満である(図6参照)。なお、図6では、セラミック素体10の長さ方向LがY軸方向と一致しているときの角度θを示している。
セラミック素体10に対する磁石50の相対的な移動方向は、磁石50の着磁方向Kに対して0°以上90°未満の方向とする。本実施形態では、Y軸方向に磁石50を移動させる。セラミック素体10の長さ方向LがY軸方向と一致している場合、磁石50の移動方向と着磁方向Kとの間の角度は、上述したセラミック素体10の長さ方向Lと磁石50の着磁方向Kとの間の角度θと同じである。なお、セラミック素体10に対する磁石50の相対的な移動方向は、基板としてのパレット40の主面に沿った方向であることが好ましい。
本実施形態では、セラミック素体10に対して磁石50を相対的に移動させることにより、内部電極2の向きが凹部41の底面41aと平行な向きであるセラミック素体10を回転させて、内部電極2の向きを、凹部41の底面41aと直交する向きに揃える。内部電極2の向きとは、平板状の内部電極2と平行な方向である。
すなわち、内部電極2の向きが凹部41の底面41aと平行な向きであるセラミック素体10(図7(a)参照)に対して、磁石50を相対的に移動させることによって、磁石50の磁力線を内部電極2に作用させる。図7(a)に示すセラミック素体10の長さ方向Lは、Y軸方向である。
磁石50の磁力線を内部電極2に作用させることにより、図7(b)に示すように、セラミック素体10の長さ方向Lと平行な方向の軸を回転軸として、セラミック素体10は回転する。そして、図7(c)に示すように、内部電極2の向きが凹部41の底面41aと直交する向きに揃えられる。
本実施形態におけるチップ部品の整列方法によれば、チップ部品であるセラミック素体10の長さ方向Lに対する磁石50の着磁方向Kが0°以上90°未満の範囲となるように、セラミック素体10に対して磁石50を相対的に移動させるので、内部電極2の向きが凹部41の底面41aと平行であるセラミック素体10の回転率が高くなり、整列率を向上させることができる。
上述したように、凹部41の幅方向の寸法W2は、セラミック素体10の幅方向Wおよび厚み方向Tにより規定される面の対角線の寸法D1(図2参照)以上であり、かつ、セラミック素体10の長さ方向Lの寸法L1以下である。これにより、セラミック素体10が凹部41の底面41aと直交する軸を回転軸として回転することを防ぎ、かつ、セラミック素体10の長さ方向Lの軸を回転軸として、セラミック素体10を回転させることができる。
また、凹部41は、底面41a以外に、第1の側壁41bと、第2の側壁41cと、第3の側壁41dと、第4の側壁41eとを備えるので、セラミック素体10が底面41aと平行な方向における外部に飛び出すことがない。これにより、セラミック素体10に対して、磁石50を相対的に往復移動させることができ、後述するように、整列率を向上させることができる。
また、パレット40の凹部41の上方を塞ぐように蓋42をすることにより、セラミック素体10が外に飛び出すことを防ぐことができる。蓋42をした状態で、凹部41の底面41aから蓋42の内面までの距離は、セラミック素体10の幅方向Wおよび厚み方向Tにより規定される面の対角線の寸法D1以上であるため、蓋42をした状態でも、セラミック素体10の長さ方向Lの軸を回転軸として、セラミック素体10を回転させることができる。
また、蓋42をした状態で、凹部41の底面41aから蓋42の内面までの距離は、セラミック素体10の長さ方向Lの寸法L1以下であるので、第1の端面11aまたは第2の端面11bを下として、セラミック素体10が立つ状態になることを防ぐことができる。
上述したように、本実施形態におけるチップ部品の整列方法では、凹部41に収容されたセラミック素体10に対する磁石50の相対的な移動方向は、磁石50の着磁方向Kに対して0°以上90°未満の方向である。磁石50の相対的な移動方向を、磁石50の着磁方向Kに対して90°の方向とすると、セラミック素体10の回転率が低くなるため、磁石50の着磁方向Kに対して0°以上90°未満の方向とすることにより、セラミック素体10の回転率を向上し、整列率を向上させることができる。
(実施例1)
長さ方向Lの寸法L1は1.1mm、幅方向Wの寸法W1は0.57mm、厚み方向Tの寸法T1は0.57mmのセラミック素体10を複数用意した。この積層セラミックコンデンサの幅方向Wおよび厚み方向Tにより規定される面の寸法D1は、約0.8mmである。
また、長さ方向の寸法L2は1.3mm、幅方向の寸法W2は0.9mm、凹部41の深さ方向の寸法T2は1.0mmである凹部を複数備えたパレットを用意した。
そして、パレットの複数の凹部に、積層セラミックコンデンサを投入した後、蓋をした。
その後、予め用意したネオジム磁石(以下、単に磁石と呼ぶ)を、蓋の上方で、平板状のパレットと平行な方向に移動させた。磁石は、長さ240mm、幅20mm、高さ15mmの直方体の形状を有する。磁石は、パレットと蓋が接している面から15mmの距離の位置において、100mm/sの速度で移動させた。磁石の移動方向は、着磁方向と同一方向とした。
ここでは、パレットの凹部に投入された546個のセラミック素体を対象として、セラミック素体の長さ方向Lと磁石の着磁方向Kとの間の角度θを変えることによって、セラミック素体の内部電極の向きが、凹部の底面と直交する方向に揃う整列率を調べた。
セラミック素体の幅方向Wの寸法W1と厚み方向の寸法T1は同じであるため、セラミック素体をパレットの凹部に投入したときに、内部電極の向きが凹部の底面と平行な向きになる確率と、凹部の底面と直交する向きになる確率は同じである。したがって、セラミック素体をパレットの凹部に投入した状態の整列率は50%である。
表1に、セラミック素体の長さ方向Lと磁石の着磁方向Kとの間の角度θと、整列率との関係を示す。整列率は、パレットに対して磁石を相対的に1回移動させてから整列率を求める工程を3回行い、3回の整列率の平均値とした。
Figure 0006798528
表1に示すように、セラミック素体の長さ方向Lと磁石の着磁方向Kとの間の角度θは、0°に近いほど整列率が高くなった。本実施例では、上記角度θが5°のときに、整列率が100%となり、最も整列率が高くなった。また、上記角度θが60°以上のときに、整列率は85%以上となった。
表1に示すように、上記角度θが90°のときに、整列率が80%未満となり、最も整列率が低くなった。これは、上記角度θが90°のときには、セラミック素体の長さ方向Lの両端にほぼ等しい磁力が作用し、回転力が生じにくいからと推測される。
すなわち、本実施形態のように、セラミック素体の長さ方向Lと磁石の着磁方向Kとの間の角度θを0°以上90°未満とした状態で、セラミック素体に対して磁石を相対的に移動させることにより、内部電極の向きを凹部の底面と直交する方向に揃える整列率を向上させることができる。
特に、セラミック素体の長さ方向Lと磁石の着磁方向Kとの間の角度θを0°以上60°以下とすることにより、整列率を85%以上とすることができるので、好ましい。
(実施例2)
パレットに対して相対的に磁石を移動させる際の移動速度Vを変えることによって、セラミック素体の内部電極の向きが、凹部の底面と直交する方向に揃う整列率を調べた。セラミック素体およびパレットのサイズ等は、実施例1と同じである。ただし、セラミック素体の長さ方向Lと磁石の着磁方向Kとの間の角度θは1°とした。
表2に、磁石の移動速度Vと整列率との関係を示す。整列率は、実施例1と同様に、パレットに対して磁石を相対的に1回移動させてから整列率を求める工程を3回行い、3回の整列率の平均値とした。
Figure 0006798528
表2に示すように、磁石の移動速度Vを67.5mm/s、85mm/s、112.5mm/sと変えたが、いずれも整列率は90%以上と高い数値となった。特に、磁石の移動速度Vを100mm/s以下とすると、移動速度Vが100mm/s未満の場合と比べて整列率がより高くなるので、セラミック素体に対して磁石を相対的に移動させる際の移動速度Vは、100mm/s以下とすることが好ましい。
また、磁石の移動速度Vを112.5mm/sとして、パレットに対して磁石を相対的にN回移動させたときの整列率を調べた。表3に、磁石の移動回数Nと、整列率との関係を示す。
Figure 0006798528
表3に示すように、磁石の移動回数Nが1回のときの整列率は96.5%であり、パレットに対して磁石を相対的に移動させる回数Nが増えるほど、整列率は高くなって100%に近づいた。すなわち、パレットに対して磁石を相対的に移動させる回数Nが増えるほど、整列率は向上する。また、パレットに対して磁石を相対的に移動させる回数Nが増えても、内部電極の向きが凹部の底面と直交する方向と一致しているセラミック素体が回転して、内部電極の向きが凹部の底面と平行な方向となる可能性は低い。
本発明は、上記実施形態に限定されるものではなく、本発明の範囲内において、種々の応用、変形を加えることが可能である。
例えば、内部電極の向きを、凹部の底面と直交する方向に揃える対象であるチップ部品の構成が図1に示す構成に限定されることはない。例えば、整列させる対象のチップ部品は、焼成前のチップ部品であってもよいし、外部電極を有するチップ部品、例えば積層セラミックコンデンサであってもよい。
上述した実施形態では、セラミック素体10に対して磁石50を相対的に移動させるために、凹部41にセラミック素体10が収容されたパレット40を動かさずに、磁石50を移動させるものとして説明した。しかし、磁石50を動かさずに、パレット40を動かすようにしてもよいし、パレット40と磁石50をともに動かすようにしてもよい。
上述した実施形態では、チップ部品の収容空間は、底面41aと、第1の側壁41bと、第2の側壁41cと、第3の側壁41dと、第4の側壁41eとにより構成された凹部41であるものとして説明した。しかし、収容空間は、少なくとも底面と、第1の側壁と、第2の側壁と、第3の側壁とを有していればよい。例えば、底面上に、第1の側壁を形成する柱と、第2の側壁を形成する柱と、第3の側壁を形成する柱とが配置されることで収容空間が形成されていてもよい。
また、上述した実施形態では、第3の側壁41dは、第1の側壁41bおよび第2の側壁41cと直交する態様で設けられているが、少なくとも第1の側壁41bに沿った面と第2の側壁41cに沿った面との間に位置していればよい。ここで、「第1の側壁41bに沿った面」には、第1の側壁41bの表面だけではなく、第1の側壁41bの表面の延長上の面も含まれる。「第2の側壁41cに沿った面」についても同様である。その場合、第1の側壁41b、第2の側壁41c、および第3の側壁41dの表面が平面である必要はない。ただし、上述した実施形態のように、第3の側壁41dは、第1の側壁41bおよび第2の側壁41cと直交する態様で設けられていることが好ましい。
上述した実施形態において、凹部41の底面41aから蓋42の内面42aまでの距離は、凹部41の深さ方向の寸法T2と同じであるが、異なっていてもよい。例えば、図8に示す蓋42Aは、その内面のうち、凹部41の上方に位置する部分421がその他の部分422と比べて、蓋42Aの厚み方向に凹んでいる。したがって、凹部41の底面41aから蓋42の内面までの距離T3は、凹部41の深さ方向の寸法T2より長い。
上述した実施形態では、図6に示すように、蓋42の上方を、平板状のパレット40と平行な方向に、磁石50を移動させるものとして説明したが、パレット40の下方を、平板状のパレット40と平行な方向に、磁石50を移動させるようにしてもよい。
1 誘電体層
2a 第1の内部電極
2b 第2の内部電極
10 セラミック素体
11a 第1の端面
11b 第2の端面
12a 第1の主面
12b 第2の主面
13a 第1の側面
13b 第2の側面
40 パレット
41 凹部
41a 凹部の底面
41b 第1の側壁
41c 第2の側壁
41d 第3の側壁
41e 第4の側壁
42 蓋
50 磁石

Claims (12)

  1. 長さ方向の寸法L1が幅方向の寸法W1および厚み方向の寸法T1よりも長い略直方体の形状を有し、磁性体であって、かつ、前記長さ方向および前記幅方向により規定される面と平行である内部電極を備えたチップ部品の整列方法であって、
    底面と、第1の側壁と、前記第1の側壁と対向する第2の側壁と、前記第1の側壁に沿った面と前記第2の側壁に沿った面との間に位置する第3の側壁とを有し、前記第1の側壁と前記第2の側壁との間の距離が、前記チップ部品の前記幅方向および前記厚み方向により規定される面の対角線のd寸法以上であり、かつ、前記長さ方向の寸法L1以下である収容空間に、前記チップ部品を収容する工程と、
    前記収容空間に収容された前記チップ部品に対して磁石を相対的に移動させることによって、前記内部電極の向きが前記底面と直交する方向を向くように前記チップ部品を整列させる工程と、
    を備え、
    前記チップ部品に対して前記磁石を相対的に移動させるときの着磁方向は、前記チップ部品の前記長さ方向に対して0°以上90°未満の範囲である、
    ことを特徴とするチップ部品の整列方法。
  2. 前記収容空間は、前記第3の側壁と対向する第4の側壁をさらに備えることを特徴とする請求項1に記載のチップ部品の整列方法。
  3. 前記収容空間は、基板に設けられている凹部であることを特徴とする請求項1または2に記載のチップ部品の整列方法。
  4. 前記収容空間に前記チップ部品を収容した後、前記収容空間の上方を覆うように蓋をする工程をさらに備え、
    前記蓋をした状態で、前記底面から前記蓋の内面までの距離は、前記チップ部品の前記幅方向および前記厚み方向により規定される面の対角線の寸法以上であることを特徴とする請求項1〜3のいずれかに記載のチップ部品の整列方法。
  5. 前記蓋をした状態で、前記底面から前記蓋の内面までの距離は、前記チップ部品の前記長さ方向の寸法L1以下であることを特徴とする請求項4に記載のチップ部品の整列方法。
  6. 前記収容空間に収容された前記チップ部品に対する前記磁石の相対的な移動方向は、前記磁石の着磁方向に対して0°以上90°未満の方向であることを特徴とする請求項1〜5のいずれかに記載のチップ部品の整列方法。
  7. 前記収容空間は、基板に複数設けられており、
    複数の前記収容空間は、前記基板の主面と平行である第1の方向に並んでいることを特徴とする請求項1〜6のいずれかに記載のチップ部品の整列方法。
  8. 前記第1の方向に並んで複数設けられている前記収容空間はさらに、前記基板の主面と平行であり、かつ、前記第1の方向と直交する、第2の方向にも並んで複数設けられていることを特徴とする請求項7に記載のチップ部品の整列方法。
  9. 前記チップ部品は、前記厚み方向に積層された複数の前記内部電極を備えており、
    複数の前記内部電極は、前記チップ部品の前記幅方向に対向する面である側面に露出していることを特徴とする請求項1〜8のいずれかに記載のチップ部品の整列方法。
  10. 前記底面、前記第1の側壁、前記第2の側壁および前記第3の側壁は、非磁性体によって構成されていることを特徴とする請求項1〜9のいずれかに記載のチップ部品の整列方法。
  11. 前記チップ部品に対して前記磁石を相対的に移動させる工程を複数回行うことを特徴とする請求項1〜10のいずれかに記載のチップ部品の整列方法。
  12. 前記チップ部品に対する前記磁石を相対的に移動させる際の移動速度は、100mm/s以下であることを特徴とする請求項1〜11のいずれかに記載のチップ部品の整列方法。
JP2018101253A 2018-05-28 2018-05-28 チップ部品の整列方法 Active JP6798528B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018101253A JP6798528B2 (ja) 2018-05-28 2018-05-28 チップ部品の整列方法
KR1020190056791A KR102268592B1 (ko) 2018-05-28 2019-05-15 칩 부품의 정렬 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018101253A JP6798528B2 (ja) 2018-05-28 2018-05-28 チップ部品の整列方法

Publications (2)

Publication Number Publication Date
JP2019207904A JP2019207904A (ja) 2019-12-05
JP6798528B2 true JP6798528B2 (ja) 2020-12-09

Family

ID=68768561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018101253A Active JP6798528B2 (ja) 2018-05-28 2018-05-28 チップ部品の整列方法

Country Status (2)

Country Link
JP (1) JP6798528B2 (ja)
KR (1) KR102268592B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102421136B1 (ko) 2021-04-02 2022-07-14 주식회사 다인이엔지 자석을 이용한 mlcc 정렬기
WO2023032591A1 (ja) * 2021-08-30 2023-03-09 京セラ株式会社 積層部品の整列方法およびその整列方法を用いた積層セラミック電子部品の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62222919A (ja) * 1986-03-22 1987-09-30 Nec Kansai Ltd 軸状部品の移送装置
JPH07336090A (ja) * 1994-06-08 1995-12-22 Nippon Avionics Co Ltd チップ部品及びチップ部品の位置出し装置
JP3430854B2 (ja) * 1997-04-09 2003-07-28 株式会社村田製作所 電子部品の整列装置及び整列方法
JP3653630B2 (ja) * 2001-06-25 2005-06-02 Tdk株式会社 チップ部品の向き整列方法
JP4951796B2 (ja) * 2009-07-07 2012-06-13 株式会社村田製作所 電子部品搬送装置
KR101058697B1 (ko) * 2010-12-21 2011-08-22 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법
JP2013125945A (ja) * 2011-12-16 2013-06-24 Tdk Corp 電子部品の剥離装置、電子部品の剥離方法、及び、電子部品の製造方法
JP6610105B2 (ja) * 2015-09-10 2019-11-27 株式会社村田製作所 電子部品の搬送装置及び電子部品連の製造方法

Also Published As

Publication number Publication date
KR20190135407A (ko) 2019-12-06
KR102268592B1 (ko) 2021-06-23
JP2019207904A (ja) 2019-12-05

Similar Documents

Publication Publication Date Title
CN106516757B (zh) 电子部件的输送装置以及电子部件串的制造方法
TW516052B (en) Multilayer electronic device
JP5540452B2 (ja) 積層セラミック電子部品
JP6798528B2 (ja) チップ部品の整列方法
JP7302927B2 (ja) 積層型キャパシタ及びその実装基板
US20160099100A1 (en) Chip component and manufacturing method thereof
JP6787016B2 (ja) 積層コイル部品の製造方法
KR102499465B1 (ko) 적층형 커패시터
JP2012204441A (ja) 電子部品
JP2017216360A (ja) 積層セラミックコンデンサ
JP2020141079A (ja) 受動部品及び電子機器
US10062506B2 (en) Capacitor and method of manufacturing same
JP2003007574A (ja) チップ部品の向き整列方法
KR101859098B1 (ko) 적층 세라믹 전자부품
JP6648690B2 (ja) 積層型電子部品の製造方法および積層型電子部品
JP3563664B2 (ja) 積層型電子回路部品及び積層型電子回路部品の製造方法
JP7116470B2 (ja) チップ部品の整列方法
JP2020141085A (ja) セラミックチップ部品の処理方法、積層セラミック電子部品の製造方法及び積層セラミック電子部品包装体の製造方法
CN112216512B (zh) 多层电容器及其安装基板
JP7122135B2 (ja) チップ部品の整列方法
JP2018014447A (ja) 積層セラミック電子部品
JP6927269B2 (ja) 電子部品の搬送装置
JP7359595B2 (ja) 積層セラミックコンデンサ、回路基板及び積層セラミックコンデンサの製造方法
KR20170065444A (ko) 적층 세라믹 전자부품
US20230368976A1 (en) Multilayer ceramic electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201102

R150 Certificate of patent or registration of utility model

Ref document number: 6798528

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150