JP6793741B2 - 信号伝達回路および電力変換装置 - Google Patents
信号伝達回路および電力変換装置 Download PDFInfo
- Publication number
- JP6793741B2 JP6793741B2 JP2018543585A JP2018543585A JP6793741B2 JP 6793741 B2 JP6793741 B2 JP 6793741B2 JP 2018543585 A JP2018543585 A JP 2018543585A JP 2018543585 A JP2018543585 A JP 2018543585A JP 6793741 B2 JP6793741 B2 JP 6793741B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- circuit
- diode
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008054 signal transmission Effects 0.000 title claims description 159
- 238000006243 chemical reaction Methods 0.000 claims description 66
- 239000004065 semiconductor Substances 0.000 claims description 56
- 238000001514 detection method Methods 0.000 claims description 55
- 230000005856 abnormality Effects 0.000 claims description 23
- 230000005540 biological transmission Effects 0.000 claims description 21
- 230000003247 decreasing effect Effects 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 9
- 230000002159 abnormal effect Effects 0.000 claims description 4
- 230000004048 modification Effects 0.000 description 25
- 238000012986 modification Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 17
- 230000003071 parasitic effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 101100108853 Mus musculus Anp32e gene Proteins 0.000 description 4
- 238000004904 shortening Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/54—Systems for transmission via power distribution lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
- H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
図1は、実施の形態1による信号伝達回路1000の回路構成を示す図である。図1に示すように、信号伝達回路1000は、第1コイル11および第2コイル12を有するトランス10と、第1コイル11に接続される第1回路100と、第2コイル12に接続される第2回路200とを備える。
第1パルス変換回路110は、入力端子101から入力される入力信号INの論理値の変化に応じて送信信号VS、VRを生成して第1コイル11の第1端P1、第1コイル11の第2端P2へ出力する。第1パルス変換回路110は、入力される入力信号INがロウレベルからハイレベルに変化すると、第1コイル11の第1端P1に所定期間の幅を有するパルスを含む送信信号VSを出力する。第1パルス変換回路110は、入力信号INがハイレベルからロウレベルに変化すると、第1コイル11の第2端P2に所定期間の幅を有するパルスを含む送信信号VRを出力する。なお、第1コイル11の第1端P1と第2端P2へ出力するパルス信号は、単発もしくは複数発でも良く、第2回路200の検出回路260において入力信号INを正確に反映した出力信号OUTを出力すれば良い。
図2は、実施の形態2の電力変換装置を表わす図である。
信号伝達回路1000aの構成は、図1の信号伝達回路1000の構成と同様なので、説明は繰り返さない。また、信号伝達回路1000bの構成も、図1の信号伝達回路1000の構成と同じなので、説明は繰り返さない。
図5には、電力変換装置の交流出力端子7にグラウンドレベルから高圧電源VCCで生成される電圧レベルまでの間の交流電圧が発生した時の上アームの信号伝達回路1000aの動作が示されている。
図6は、実施の形態3による信号伝達回路2000の回路構成を示す図である。
図7は、実施の形態4による信号伝達回路3000の回路構成を示す図である。
図8は、実施の形態5による信号伝達回路4000の回路構成を示す図である。
第1パルス変換回路111は、入力端子101から入力される入力信号INの立ち上がりに応じて、セット信号となる送信信号VSX、VRXを生成して第1コイル11Xの第1端P1X、第2端P2Xへ出力する。第1パルス変換回路111は、入力端子101から入力される入力信号INの立下りに応じて、リセット信号となる送信信号VSY、VRYを生成して第3コイル11Yの第1端P1Y、第2端P2Yへ出力する。
信号伝達回路4000の入力信号INと、第1パルス変換回路111から出力される送信信号VSX、VRX、VSY、VRYとが示されている。
図10は、実施の形態6による電力変換装置30の構成を表わす図である。
図11は、実施の形態6の変形例1の電力変換装置30aの構成を表わす図である。
図12は、実施の形態6の変形例2の電力変換装置30bの構成を表わす図である。
図13は、実施の形態6の変形例3の電力変換装置30cの構成を表わす図である。
図14は、実施の形態7による電力変換装置40の構成を表わす図である。
図15は、実施の形態7の変形例1の電力変換装置40aの構成を表わす図である。
図16は、実施の形態7の変形例2の電力変換装置40bの構成を表わす図である。
図17は、実施の形態7の変形例3の電力変換装置40cの構成を表わす図である。
Claims (17)
- 第1コイルおよび第2コイルを有するトランスと、
前記第1コイルに接続され、入力される第1信号の論理値の変化に応じて前記第1コイルの第1端、および第2端への送信信号を生成して出力する第1回路と、
前記第2コイルに接続され、前記第1回路に入力される前記第1信号を反映した第2信号を生成して出力する第2回路とを備え、
前記第2回路は、
2つの入力端子が前記第2コイルの第1端、第2端に接続され、前記第1端、第2端に発生する各電圧信号を検出し、検出した前記第1端および前記第2端の電圧を比較し、比較結果に基づいて前記第2信号を出力する検出回路と、
前記第2コイルの前記第1端に順方向に接続された第1のダイオードと、逆方向に接続された第2のダイオードで構成される第1整流回路と、
前記第2コイルの前記第2端に順方向に接続された第3のダイオードと、逆方向に接続された第4のダイオードで構成される第2整流回路と、
前記第1整流回路の前記第1のダイオードおよび前記第2のダイオードのそれぞれの両端に印加する電圧と、前記第2整流回路の前記第3のダイオードおよび前記第4のダイオードのそれぞれの両端に印加する電圧を制御する制御回路とを備えた、信号伝達回路。 - 前記第1コイルの前記第1端および前記第2端への前記送信信号は、前記第1信号の論理値の1変化につき交互に1回ずつ発生される単発のパルス、もしくは連続して発生される複数のパルスを含む、請求項1記載の信号伝達回路。
- 前記制御回路は、第1制御電圧、第2制御電圧、およびバイアス電圧を出力し、
前記第1のダイオードは、カソードが前記第2コイルの前記第1端に接続され、アノードが前記制御回路の第1制御電圧を受け、
前記第2のダイオードは、アノードが前記第2コイルの前記第1端に接続され、カソードが前記制御回路の第2制御電圧を受け、
前記第3のダイオードは、カソードが前記第2コイルの前記第2端に接続され、アノードが前記制御回路の第1制御電圧を受け、
前記第4のダイオードは、アノードが前記第2コイルの前記第2端に接続され、カソードが前記制御回路の第2制御電圧を受け、
前記第1のダイオードのカソード、前記第2のダイオードのアノード、前記第3のダイオードのカソード、および前記第4のダイオードのアノードは、前記制御回路の出力抵抗を介して、前記バイアス電圧を受け、
前記第1のダイオードは、前記トランスの前記第1コイルと前記第2コイル間に生じた電位差によって前記第2コイルの前記第1端の電圧が減少する方向へ変動する場合に、変動量を抑制し、
前記第2のダイオードは、前記トランスの前記第1コイルと前記第2コイル間に生じた電位差によって、前記第2コイルの前記第1端の電圧が増大する方向へ変動する場合に、変動量を抑制し、
前記第3のダイオードは、前記トランスの前記第1コイルと前記第2コイル間に生じた電位差によって前記第2コイルの前記第2端の電圧が減少する方向へ変動する場合に、変動量を抑制し、
前記第4のダイオードは、前記トランスの前記第1コイルと前記第2コイル間に生じた電位差によって、前記第2コイルの前記第2端の電圧が増大する方向へ変動する場合に、変動量を抑制する、請求項1記載の信号伝達回路。 - 第1コイルおよび第2コイルを有するトランスと、
前記第1コイルに接続され、入力される第1信号の論理値の変化に応じて前記第1コイルの第1端、および第2端への送信信号を生成して出力する第1回路と、
前記第2コイルに接続され、前記第1回路に入力される前記第1信号を反映した第2信号を生成して出力する第2回路とを備え、
前記第2回路は、
2つの入力端子が前記第2コイルの第1端、第2端に接続され、前記第1端、第2端に発生する各電圧信号を検出し、前記検出の結果に基づいて前記第2信号を出力する検出回路と、
前記第2コイルの前記第1端に順方向に接続された第1のダイオードと、逆方向に接続された第2のダイオードで構成される第1整流回路と、
前記第2コイルの前記第2端に順方向に接続された第3のダイオードと、逆方向に接続された第4のダイオードで構成される第2整流回路と、
前記第1整流回路の前記第1のダイオードおよび前記第2のダイオードのそれぞれの両端に印加する電圧と、前記第2整流回路の前記第3のダイオードおよび前記第4のダイオードのそれぞれの両端に印加する電圧を制御する制御回路とを備え、
前記制御回路は、第1制御電圧、第2制御電圧、およびバイアス電圧を出力し、
前記第1のダイオードは、カソードが前記第2コイルの前記第1端に接続され、アノードが前記制御回路の第1制御電圧を受け、
前記第2のダイオードは、アノードが前記第2コイルの前記第1端に接続され、カソードが前記制御回路の第2制御電圧を受け、
前記第3のダイオードは、カソードが前記第2コイルの前記第2端に接続され、アノードが前記制御回路の第1制御電圧を受け、
前記第4のダイオードは、アノードが前記第2コイルの前記第2端に接続され、カソードが前記制御回路の第2制御電圧を受け、
前記第1のダイオードのカソード、前記第2のダイオードのアノード、前記第3のダイオードのカソード、および前記第4のダイオードのアノードは、前記制御回路の出力抵抗を介して、前記バイアス電圧を受ける、信号伝達回路。 - 前記第1のダイオードは、前記トランスの前記第1コイルと前記第2コイル間に生じた電位差によって前記第2コイルの前記第1端の電圧が減少する方向へ変動する場合に、変動量を抑制し、
前記第2のダイオードは、前記トランスの前記第1コイルと前記第2コイル間に生じた電位差によって、前記第2コイルの前記第1端の電圧が増大する方向へ変動する場合に、変動量を抑制し、
前記第3のダイオードは、前記トランスの前記第1コイルと前記第2コイル間に生じた電位差によって前記第2コイルの前記第2端の電圧が減少する方向へ変動する場合に、変動量を抑制し、
前記第4のダイオードは、前記トランスの前記第1コイルと前記第2コイル間に生じた電位差によって、前記第2コイルの前記第2端の電圧が増大する方向へ変動する場合に、変動量を抑制する、請求項4記載の信号伝達回路。 - 前記制御回路が、前記第1制御電圧の大きさと、前記バイアス電圧の大きさを等しくすることによって、前記第2コイルの前記第1端の電圧の減少する方向への変動量、および前記第2コイルの前記第2端の電圧の減少する方向への変動量を制御する、請求項3または請求項5に記載の信号伝達回路。
- 前記制御回路が、前記第1制御電圧の大きさを、前記バイアス電圧の大きさよりも小さくすることによって、前記第2コイルの前記第1端の電圧の減少する方向への変動量、および前記第2コイルの前記第2端の電圧の減少する方向への変動量を制御する、請求項3または請求項5に記載の信号伝達回路。
- 前記制御回路が、前記第1制御電圧の大きさを、前記バイアス電圧の大きさよりも大きくすることによって、前記第2コイルの前記第1端の電圧の減少する方向への変動量、および前記第2コイルの前記第2端の電圧の減少する方向への変動量を制御する、請求項3または請求項5に記載の信号伝達回路。
- 前記制御回路が、前記第2制御電圧の大きさと、前記バイアス電圧の大きさを等しくすることによって、前記第2コイルの前記第1端の電圧の増加する方向への変動量、および前記第2コイルの前記第2端の電圧の増加する方向への変動量を制御する、請求項3または請求項5に記載の信号伝達回路。
- 前記制御回路が、前記第2制御電圧の大きさを、前記バイアス電圧の大きさよりも小さくすることによって、前記第2コイルの前記第1端の電圧の増加する方向への変動量、および前記第2コイルの前記第2端の電圧の増加する方向への変動量を制御する、請求項3または請求項5に記載の信号伝達回路。
- 前記制御回路が、前記第2制御電圧の大きさを、前記バイアス電圧の大きさよりも大きくすることによって、前記第2コイルの前記第1端の電圧の増加する方向への変動量、および前記第2コイルの前記第2端の電圧の増加する方向への変動量を制御する、請求項3または請求項5に記載の信号伝達回路。
- 前記第2回路は、
前記第2コイルの前記第1端に接続される第1定電流回路と、
前記第2コイルの前記第2端に接続される第2定電流回路とを備え、
前記第1定電流回路は、前記第2コイルの前記第1端に電流を供給する第1の定電流源を含み、
前記第2定電流回路は、前記第2コイルの前記第2端に電流を供給する第2の定電流源を含み、
前記トランスの前記第1コイルと前記第2コイル間に生じた電位差によって、前記第2コイルの前記第1端の電圧が減少する方向への変動量を前記第1のダイオードによって抑制した後、前記第1の定電流源は、前記第2コイルの前記第1端に電流を供給することによって、前記第2コイルの前記第1端の電圧が定常状態に戻るまでの時間を短縮し、
前記トランスの前記第1コイルと前記第2コイル間に生じた電位差によって、前記第2コイルの前記第2端の電圧が減少する方向への変動量を前記第3のダイオードによって抑制した後、前記第2の定電流源は、前記第2コイルの前記第2端に電流を供給することによって、前記第2コイルの前記第2端の電圧が定常状態に戻るまでの時間を短縮する、請求項3または請求項5に記載の信号伝達回路。 - 前記第2回路は、
前記第2コイルの前記第1端に接続される第1定電流回路と、
前記第2コイルの前記第2端に接続される第2定電流回路とを備え、
前記第1定電流回路は、前記第2コイルの前記第1端から電流を引き抜く第3の定電流源を含み、
前記第2定電流回路は、前記第2コイルの前記第2端から電流を引き抜く第4の定電流源を含み、
前記トランスの前記第1コイルと前記第2コイル間に生じた電位差によって、前記第2コイルの前記第1端の電圧が増大する方向への変動量を前記第2のダイオードで抑制した後、前記第3の定電流源は、前記第2コイルの前記第1端から電流を引き抜くことによって、前記第2コイルの前記第1端の電圧が定常状態に戻るまでの時間を短くし、
前記トランスの前記第1コイルと前記第2コイル間に生じた電位差によって、前記第2コイルの前記第2端の電圧が増大する方向への変動量を前記第4のダイオードで抑制した後、前記第4の定電流源は、前記第2コイルの前記第2端から電流を引き抜くことによって、前記第2コイルの前記第2端の電圧が定常状態に戻るまでの時間を短くする、請求項3または請求項5に記載の信号伝達回路。 - 第1コイルおよび第2コイルを有するトランスと、
前記第1コイルに接続され、入力される第1信号の論理値の変化に応じて前記第1コイルの第1端、および第2端への送信信号を生成して出力する第1回路と、
前記第2コイルに接続され、前記第1回路に入力される前記第1信号を反映した第2信号を生成して出力する第2回路とを備え、
前記第2回路は、
2つの入力端子が前記第2コイルの第1端、第2端に接続され、前記第1端、第2端に発生する各電圧信号を検出し、前記検出の結果に基づいて前記第2信号を出力する検出回路と、
前記第2コイルの前記第1端に順方向に接続された第1のダイオードと、逆方向に接続された第2のダイオードで構成される第1整流回路と、
前記第1整流回路の前記第1のダイオードおよび前記第2のダイオードのそれぞれの両端に印加する電圧を制御する制御回路とを備え、
前記第2コイルの前記第2端が基準電源に接続される、信号伝達回路。 - 第1コイルおよび第2コイルを有する第1のトランスと、
第3コイルおよび第4コイルを有する第2のトランスと、
前記第1コイルに接続され、入力される第1信号の立ち上がりに応じて前記第1コイルの第1端、および第2端への第1の送信信号を生成して出力し、かつ前記第3コイルに接続され、入力される第1信号の立下りに応じて前記第3コイルの第1端、および第2端への第2の送信信号を生成して出力する第1回路と、
前記第2コイルおよび前記第4コイルに接続され、前記第1回路に入力される前記第1信号を反映した第2信号を生成して出力する第2回路とを備え、
前記第2回路は、
2つの入力端子が前記第2コイルの第1端、第2端に接続され、前記第1端、第2端に発生する各電圧信号を検出し、前記検出の結果に基づいてセット信号を出力する第1の検出回路と、
2つの入力端子が前記第4コイルの第1端、第2端に接続され、前記第1端、第2端に発生する各電圧信号を検出し、前記検出の結果に基づいてリセット信号を出力する第2の検出回路と、
前記第1の検出回路からの前記セット信号を受けるセット端子と、前記第2の検出回路からの前記リセット信号を受けるリセット端子とを有し、前記第1回路に入力される前記第1信号を反映した第2信号を出力するラッチ回路と、
前記第2コイルの前記第1端に順方向に接続された第1のダイオードと、逆方向に接続された第2のダイオードで構成される第1整流回路と、
前記第2コイルの前記第2端に順方向に接続された第3のダイオードと、逆方向に接続された第4のダイオードで構成される第2整流回路と、
前記第4コイルの前記第1端に順方向に接続された第5のダイオードと、逆方向に接続された第6のダイオードで構成される第3整流回路と、
前記第4コイルの前記第2端に順方向に接続された第7のダイオードと、逆方向に接続された第8のダイオードで構成される第4整流回路と、
前記第1整流回路の前記第1のダイオードおよび前記第2のダイオードのそれぞれの両端に印加する電圧と、前記第2整流回路の前記第3のダイオードおよび前記第4のダイオードのそれぞれの両端に印加する電圧を制御する第1の制御回路と、
前記第3整流回路の前記第5のダイオードおよび前記第6のダイオードのそれぞれの両端に印加する電圧と、前記第4整流回路の前記第7のダイオードおよび前記第8のダイオードのそれぞれの両端に印加する電圧を制御する第2の制御回路とを備えた、信号伝達回路。 - パワー半導体スイッチング素子と、
前記パワー半導体スイッチング素子を駆動するドライバ部と、
前記パワー半導体スイッチング素子を制御する制御信号を生成する制御装置と、
請求項1〜請求項15のいずれか1項に記載の信号伝達回路とを備え、
前記信号伝達回路は、前記制御装置と前記ドライバ部との間に設けられ、前記制御装置と前記ドライバ部とを絶縁し、
前記信号伝達回路は、前記制御装置からの前記制御信号を前記第1信号として受けて、前記第2信号を出力信号として前記ドライバ部に出力する、電力変換装置。 - パワー半導体スイッチング素子と、
前記パワー半導体スイッチング素子を駆動するドライバ部と、
前記パワー半導体スイッチング素子を制御する制御信号を生成する制御装置と、
前記パワー半導体スイッチング素子の異常状態を検出する異常検出部と、
第1信号伝達回路として、請求項1〜請求項15のいずれか1項に記載の信号伝達回路と、
第2信号伝達回路として、請求項1〜請求項15のいずれか1項に記載の信号伝達回路とを備え、
前記第1信号伝達回路は、前記制御装置と前記ドライバ部との間に設けられ、前記制御装置と前記ドライバ部とを絶縁し、
前記第1信号伝達回路は、前記制御装置からの前記制御信号を受けて、出力信号として前記ドライバ部に出力し、
前記第2信号伝達回路は、前記制御装置と前記異常検出部との間に接続され、前記制御装置と前記異常検出部とを絶縁し、
前記第2信号伝達回路は、前記異常検出部から出力される異常検出信号を受けて、出力信号として前記制御装置に出力する、電力変換装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016197094 | 2016-10-05 | ||
JP2016197094 | 2016-10-05 | ||
PCT/JP2017/018668 WO2018066165A1 (ja) | 2016-10-05 | 2017-05-18 | 信号伝達回路および電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018066165A1 JPWO2018066165A1 (ja) | 2019-07-18 |
JP6793741B2 true JP6793741B2 (ja) | 2020-12-02 |
Family
ID=61830850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018543585A Active JP6793741B2 (ja) | 2016-10-05 | 2017-05-18 | 信号伝達回路および電力変換装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10998832B2 (ja) |
JP (1) | JP6793741B2 (ja) |
CN (1) | CN109792244B (ja) |
DE (1) | DE112017005058T5 (ja) |
WO (1) | WO2018066165A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6843799B2 (ja) * | 2018-06-11 | 2021-03-17 | 三菱電機株式会社 | 半導体装置及び電力変換システム |
WO2021024778A1 (ja) * | 2019-08-07 | 2021-02-11 | パナソニックIpマネジメント株式会社 | 伝送装置、パワーデバイス駆動回路および信号伝送方法 |
US11539559B2 (en) | 2020-10-08 | 2022-12-27 | Skyworks Solutions, Inc. | Demodulator for an isolation communication channel for dual communication |
US11575305B2 (en) * | 2020-10-08 | 2023-02-07 | Skyworks Solutions, Inc. | Interface for passing control information over an isolation channel |
US11888658B2 (en) | 2020-10-08 | 2024-01-30 | Skyworks Solutions, Inc. | Transmitter for dual communication over an isolation channel |
WO2023162537A1 (ja) * | 2022-02-28 | 2023-08-31 | ローム株式会社 | パルス受信回路、信号伝達装置、電子機器、車両 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3126440A (en) * | 1964-03-24 | Shielding and sealing gasket material | ||
US3128440A (en) * | 1959-05-28 | 1964-04-07 | Ariel R Davis | Electrical apparatus for controlling current and voltage |
JPS5915589B2 (ja) | 1979-02-07 | 1984-04-10 | 富士電機株式会社 | デジタル信号伝送装置 |
US4502918A (en) | 1981-06-10 | 1985-03-05 | Macmillan Bloedel Limited | Two-stage chemical treatment of mechanical wood pulp with sodium sulfite |
US5142432A (en) * | 1991-10-21 | 1992-08-25 | General Motors Corporation | Fault detection apparatus for a transformer isolated transistor drive circuit for a power device |
US5686854A (en) * | 1996-03-14 | 1997-11-11 | Magl Power Inc. | Isolated driver circuit for high frequency solid-state switches |
JP2000216833A (ja) * | 1999-01-25 | 2000-08-04 | Hitachi Ltd | 受信回路インタフェ―ス |
WO2002017684A2 (en) * | 2000-08-18 | 2002-02-28 | Luxine Inc. | Induction heating and control system and method with high reliability and advanced performance features |
US9231402B2 (en) * | 2007-12-26 | 2016-01-05 | Silicon Laboratories Inc. | Circuit device and method of suppressing a power event |
AT516568B1 (de) * | 2014-11-21 | 2017-03-15 | Bernecker + Rainer Industrie-Elektronik Ges M B H | Vorrichtung und ein Verfahren zur sicheren Ansteuerung eines Halbleiterschalters eines Wechselrichters |
JP6536319B2 (ja) * | 2015-09-25 | 2019-07-03 | 株式会社デンソーウェーブ | ロボットシステム |
-
2017
- 2017-05-18 CN CN201780056807.9A patent/CN109792244B/zh active Active
- 2017-05-18 JP JP2018543585A patent/JP6793741B2/ja active Active
- 2017-05-18 WO PCT/JP2017/018668 patent/WO2018066165A1/ja active Application Filing
- 2017-05-18 DE DE112017005058.8T patent/DE112017005058T5/de active Pending
- 2017-05-18 US US16/321,997 patent/US10998832B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN109792244B (zh) | 2023-08-04 |
CN109792244A (zh) | 2019-05-21 |
DE112017005058T5 (de) | 2019-06-19 |
WO2018066165A1 (ja) | 2018-04-12 |
US10998832B2 (en) | 2021-05-04 |
US20190222107A1 (en) | 2019-07-18 |
JPWO2018066165A1 (ja) | 2019-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6793741B2 (ja) | 信号伝達回路および電力変換装置 | |
KR102547464B1 (ko) | 전원 장치 | |
JP5718478B2 (ja) | リチウム電池保護回路 | |
US20160126718A1 (en) | Semiconductor device | |
JP4700460B2 (ja) | 直列半導体スイッチ装置 | |
US10177649B1 (en) | Power conversion apparatus and synchronous rectification circuit thereof | |
KR20130055499A (ko) | 단락 검출 회로 및 단락 검출 방법 | |
JP2016504898A (ja) | バッテリアセンブリの保護装置及び保護システム | |
JP2019058056A (ja) | 固体パルス変調器における保護回路、発振補償回路および給電回路 | |
US9874479B2 (en) | Temperature detection device | |
JP2015107039A (ja) | 充放電スイッチ回路を有する電池パック | |
US20200182965A1 (en) | Fault tolerant digital input receiver circuit | |
EP3813239A1 (en) | Self-feeding circuit and power conversion device | |
WO2021192581A1 (ja) | 電池電圧均等化装置 | |
US20210242864A1 (en) | Switch circuit capable of overcurrent protection with small and simple circuit, and with simple operation, without affecting normal operation | |
US11870330B2 (en) | Device and method for voltage drop compensation | |
WO2020255854A1 (ja) | 信号検出回路 | |
US7548096B2 (en) | Current to voltage converter and current to voltage conversion method | |
TW202226698A (zh) | 湧浪電流抑制電路 | |
JP2021065039A (ja) | スイッチの駆動装置 | |
CN112803354B (zh) | 一种无需额外供电电源的短路电流阻断电路及控制方法 | |
JP7111442B2 (ja) | 電力変換装置 | |
US11695409B2 (en) | Drive circuit of power semiconductor element | |
JP7374948B2 (ja) | 半導体リレー装置 | |
JP4886023B2 (ja) | スイッチング素子の駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190212 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201013 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6793741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |