JPWO2018066165A1 - 信号伝達回路および電力変換装置 - Google Patents

信号伝達回路および電力変換装置 Download PDF

Info

Publication number
JPWO2018066165A1
JPWO2018066165A1 JP2018543585A JP2018543585A JPWO2018066165A1 JP WO2018066165 A1 JPWO2018066165 A1 JP WO2018066165A1 JP 2018543585 A JP2018543585 A JP 2018543585A JP 2018543585 A JP2018543585 A JP 2018543585A JP WO2018066165 A1 JPWO2018066165 A1 JP WO2018066165A1
Authority
JP
Japan
Prior art keywords
coil
circuit
signal
voltage
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018543585A
Other languages
English (en)
Other versions
JP6793741B2 (ja
Inventor
健一 諸熊
健一 諸熊
元紀 今西
元紀 今西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018066165A1 publication Critical patent/JPWO2018066165A1/ja
Application granted granted Critical
Publication of JP6793741B2 publication Critical patent/JP6793741B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/54—Systems for transmission via power distribution lines
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

第１回路（１００）は、入力される第１信号（ＩＮ）の論理値の変化に応じて第１コイル（１１）の第１端（Ｐ１）、および第２端（Ｐ２）への送信信号を生成して出力する。検出回路（２６０）は、第１端（Ｐ３）、第２端（Ｐ４）に発生する各電圧信号を検出し、検出の結果に基づいて、第１信号（ＩＮ）を反映した第２信号（ＯＵＴ）を出力する。制御回路（２１０）は、第１整流回路（２４０）の第１のダイオード（２４１）および第２のダイオード（２４２）のそれぞれの両端に印加する電圧と、第２整流回路（２５０）の第３のダイオード（２５１）および第４のダイオード（２５２）のそれぞれの両端に印加する電圧を制御する。

Description

本発明は、信号伝達回路および電力変換装置に関し、トランスを介して信号を伝達する信号伝達回路、およびこのような信号伝達回路を備えた電力変換装置に関する。
デジタル信号を伝送する回路装置としては、非絶縁型ラインドライバおよびラインレシーバを用いる装置、光結合素子による絶縁型の装置、またはトランスを用いる絶縁型の装置等が知られている。
たとえば、特公昭５９−１５５８９号公報（特許文献１）に記載のトランスを介して信号を伝達する信号伝達回路は以下のように構成される。
信号伝達回路は、トランスの１次側に直列に接続された整合インピーダンスと、トランスの２次側に接続されたリミット特性を有する非線形インピーダンスとを備える。非線形インピーダンスのリミット電圧値をパルストランスに正常な伝送信号が加えられた時に２次側に発生する電圧よりも低い値に設定する。また、非線形インピーダンスがダイオードによるリミットであることを特徴としている。
特公昭５９−１５５８９号公報
特許文献１に記載の信号伝達回路は上記のように構成されているため、電力変換装置に適用した場合、１次側と２次側の間に数百ボルトの高い電圧が印加されると、ダイオードによるリミット電圧以上に２次側の電圧が変動し、整形用増幅器の動作範囲を超える。これによって、入力信号を正確に反映した出力信号を出力することができない。
それゆえに、本発明の目的は、外部入力信号を正確に反映した外部出力信号を出力することができる信号伝達回路、およびこのような信号伝達回路を備えた電力変換装置を提供することである。
本発明の電力変換装置は、第１コイルおよび第２コイルを有するトランスと、第１コイルに接続され、入力される第１信号の論理値の変化に応じて第１コイルの第１端、および第２端への送信信号を生成して出力する第１回路と、第２コイルに接続され、第１回路に入力される第１信号を反映した第２信号を生成して出力する第２回路とを備える。第２回路は、２つの入力端子が第２コイルの第１端、第２端に接続され、第１端、第２端に発生する各電圧信号を検出し、検出の結果に基づいて第２信号を出力する検出回路と、第２コイルの第１端に順方向に接続された第１のダイオードと、逆方向に接続された第２のダイオードで構成される第１整流回路と、第２コイルの第２端に順方向に接続された第３のダイオードと、逆方向に接続された第４のダイオードで構成される第２整流回路と、第１整流回路の第１のダイオードおよび第２のダイオードのそれぞれの両端に印加する電圧と、第２整流回路の第３のダイオードおよび第４のダイオードのそれぞれの両端に印加する電圧を制御する制御回路とを備える。
本発明によれば、制御回路が、第１整流回路の第１のダイオードおよび第２のダイオードのそれぞれの両端に印加する電圧と、第２整流回路の第３のダイオードおよび第４のダイオードのそれぞれの両端に印加する電圧を制御することによって、外部入力信号を正確に反映した外部出力信号を出力することができる。
実施の形態１による信号伝達回路１０００の回路構成を示す図である。 実施の形態２の電力変換装置を表わす図である。 信号伝達回路１０００ａの構成を表わす図である。 ダイオードの特性を示す図である。 図２の電力変換装置の動作例を表す図である。 実施の形態３による信号伝達回路２０００の回路構成を示す図である。 実施の形態４による信号伝達回路３０００の回路構成を示す図である。 実施の形態５による信号伝達回路４０００の回路構成を示す図である。 実施の形態５の電力変換装置の動作例を表す図である。 実施の形態６による電力変換装置３０の構成を表わす図である。 実施の形態６の変形例１の電力変換装置３０ａの構成を表わす図である。 実施の形態６の変形例２の電力変換装置３０ｂの構成を表わす図である。 実施の形態６の変形例３の電力変換装置３０ｃの構成を表わす図である。 実施の形態７による電力変換装置４０の構成を表わす図である。 実施の形態７の変形例１の電力変換装置４０ａの構成を表わす図である。 実施の形態７の変形例２の電力変換装置４０ｂの構成を表わす図である。 実施の形態７の変形例３の電力変換装置４０ｃの構成を表わす図である。
以下、この発明の実施の形態１による信号伝達回路を図に基づいて説明する。なお、以下の各実施の形態において、同様の構成要素については同一の符号を付している。
実施の形態１．
図１は、実施の形態１による信号伝達回路１０００の回路構成を示す図である。図１に示すように、信号伝達回路１０００は、第１コイル１１および第２コイル１２を有するトランス１０と、第１コイル１１に接続される第１回路１００と、第２コイル１２に接続される第２回路２００とを備える。
入力端子１０１から第１回路１００に入力信号ＩＮ（第１信号）が入力される。第１回路１００は、入力信号ＩＮをトランス１０を介して第２回路２００へ伝達する。第２回路２００の出力端子２０１から出力信号ＯＵＴ（第２信号）が出力される。この信号伝達によって、出力信号ＯＵＴは入力信号ＩＮに正確に反映した信号となる。ここで、正確に反映とは、入力信号ＩＮと出力信号ＯＵＴの時間変化の外形が同じであることを意味し、振幅については、維持されなくてもよい。
第１回路１００は、第１パルス変換回路１１０を備える。
第１パルス変換回路１１０は、入力端子１０１から入力される入力信号ＩＮの論理値の変化に応じて送信信号ＶＳ、ＶＲを生成して第１コイル１１の第１端Ｐ１、第１コイル１１の第２端Ｐ２へ出力する。第１パルス変換回路１１０は、入力される入力信号ＩＮがロウレベルからハイレベルに変化すると、第１コイル１１の第１端Ｐ１に所定期間の幅を有するパルスを含む送信信号ＶＳを出力する。第１パルス変換回路１１０は、入力信号ＩＮがハイレベルからロウレベルに変化すると、第１コイル１１の第２端Ｐ２に所定期間の幅を有するパルスを含む送信信号ＶＲを出力する。なお、第１コイル１１の第１端Ｐ１と第２端Ｐ２へ出力するパルス信号は、単発もしくは複数発でも良く、第２回路２００の検出回路２６０において入力信号ＩＮを正確に反映した出力信号ＯＵＴを出力すれば良い。
第２回路２００は、第２コイル１２に接続され、第１回路１００に入力される入力信号ＩＮ（第１信号）を反映した信号ＯＵＴ（第２信号）を生成して出力する。
第２回路２００は、検出回路２６０と、第１整流回路２４０と、第２整流回路２５０と、制御回路２１０と、制御回路２１０の出力抵抗２２０，２３０とを備える。
検出回路２６０は、入力端子Ｐ５、Ｐ６を備える。入力端子Ｐ５は、第２コイル１２の第１端Ｐ３と接続される。入力端子Ｐ６は、第２コイル１２の第２端Ｐ４に接続される。検出回路２６０は、第２コイル１２の第１端Ｐ３、第２コイル１２の第２端Ｐ４に発生する各電圧信号ＶＲＸ＋，ＶＲＸ−を検出して、検出したＶＲＸ＋，ＶＲＸ−に基づいて、出力信号ＯＵＴを生成して、出力する。たとえば、検出回路２６０は、ＶＲＸ＋からＶＲＸ−を減算した値が第１の閾値（正の値）以上のときには、出力信号ＯＵＴを立ち上げ、ＶＲＸ＋からＶＲＸ−を減算した値が第２の閾値（負の値）以下のときには、出力信号ＯＵＴを立ち下げる。
第１整流回路２４０は、第２コイル１２の第１端Ｐ３に接続される。第１整流回路２４０は、トランス１０の第１コイル１１と第２コイル１２の間が高い電位差となった時に生じる第２コイル１２の第１端Ｐ３の電位の上昇量、および減少量を制限する。
第２整流回路２５０は、第２コイル１２の第２端Ｐ４に接続される。第２整流回路２５０は、トランス１０の第１コイル１１と第２コイル１２の間が高い電位差となった時に生じる第２コイル１２の第２端Ｐ４の電位の上昇量、および減少量を制限する。
制御回路２１０は、第１整流回路２４０における第２コイル１２の第１端Ｐ３の電位の上昇量および減少量を制御し、第２整流回路２５０における第２コイル１２の第２端Ｐ４の電位の上昇量と減少量を制御する。
第１整流回路２４０は、第２コイル１２の第１端Ｐ３に向かって順方向に接続されたダイオード２４１と、第２コイル１２の第１端Ｐ３に向かって逆方向に接続されたダイオード２４２とを備える。
第２整流回路２５０は、第２コイル１２の第２端Ｐ４に向かって順方向に接続されたダイオード２５１と、第２コイル１２の第２端Ｐ４に向かって逆方向に接続されたダイオード２５２とを備える。
ダイオード２４１のアノードと、ダイオード２５１のアノードとが接続される。ダイオード２４２のカソードと、ダイオード２５２のカソードとが接続される。制御回路２１０の出力抵抗２２０の一端が、第２コイル１２の第１端Ｐ３に接続される。制御回路２１０の出力抵抗２３０の一端が、第２コイル１２の第２端Ｐ４に接続される。
制御回路２１０は、ダイオード２４１のアノードおよびダイオード２５１のアノードへの制御電圧ＶＢ１を制御する。制御回路２１０は、ダイオード２４２のカソードおよびダイオード２５２のカソードへの制御電圧ＶＢ２を制御する。制御回路２１０は、制御回路２１０の出力抵抗２２０を介してダイオード２４１のカソードおよびダイオード２４２のアノードへ送られ、かつ制御回路２１０の出力抵抗２３０を介してダイオード２５１のカソードおよびダイオード２５２のアノードへ送られるバイアス電圧ＶＢ０を制御する。
以上のように、本実施の形態によれば、制御電圧ＶＢ１、ＶＢ２、バイアス電圧ＶＢ０の大きさを調整することによって、外部入力信号を正確に反映した外部出力信号を出力することができる。
実施の形態２．
図２は、実施の形態２の電力変換装置を表わす図である。
この電力変換装置は、制御装置４と、信号伝達回路１０００ａ，１０００ｂと、ドライバ部３ａ，３ｂと、パワー半導体スイッチング素子２ａ，２ｂとを備える。
信号伝達回路１０００ａと、ドライバ部３ａと、パワー半導体スイッチング素子２ａとは、上アームを構成する。信号伝達回路１０００ｂと、ドライバ部３ｂと、パワー半導体スイッチング素子２ｂとは、下アームを構成する。
上アームのドライバ部３ａと信号伝達回路１０００ａの基準電位は、交流出力端子７に接続されている。下アームのドライバ部３ｂと信号伝達回路１０００ｂの基準電位は、グラウンドに接続されている。
図２に示すように、信号伝達回路１０００ａ，１０００ｂの入力側である第１回路１００ａ，１００ｂは、制御装置４に接続される。信号伝達回路１０００ａ，１０００ｂの出力側である第２回路２００ａ，２００ｂは、ドライバ部３ａ，３ｂの入力端子Ｐ７ａ，Ｐ７ｂに接続される。ドライバ部３ａ，３ｂの出力端子Ｐ８ａ，Ｐ８ｂは、パワー半導体スイッチング素子２ａ，２ｂの入力端子Ｐ９ａ，Ｐ９ｂに接続される。
制御装置４が配置された低電圧領域と、ドライバ部３ａ，３ｂとパワー半導体スイッチング素子２ａ，２ｂが配置された高電圧領域は、制御装置４の誤動作の防止、および感電防止のために、信号伝達回路１０００ａ，１０００ｂによって、電気的に分離される。
制御装置４が発生する制御信号は、信号伝達回路１０００ａ，１０００ｂを通じて、ドライバ部３ａ，３ｂへ入力されて、パワー半導体スイッチング素子２ａ，２ｂの開閉を行う。パワー半導体スイッチング素子２ａ，２ｂの開閉が行われると、パワー半導体スイッチング素子２ａ，２ｂのオン状態の時間に応じて電力変換装置の交流出力端子７にグラウンドレベルから高圧電源ＶＣＣで生成される電圧（数百から数千Ｖ）レベルまでの間の交流電圧が発生する。この時、上アームのドライバ部３ａと信号伝達回路１０００ａの基準電位は、交流出力端子７に接続されているため、信号伝達回路１０００ａの第１回路１００ａと第２回路２００ａとの間には、パワー半導体スイッチング素子２ａの開閉のたびに大きな電圧が印加される。
図３は、信号伝達回路１０００ａの構成を表わす図である。
信号伝達回路１０００ａの構成は、図１の信号伝達回路１０００の構成と同様なので、説明は繰り返さない。また、信号伝達回路１０００ｂの構成も、図１の信号伝達回路１０００の構成と同じなので、説明は繰り返さない。
次に、トランス１０の第１コイル１１と第２コイル１２の間に電位差が生じた時の第２コイル１２の第１端Ｐ３と第２端Ｐ４の電位の上量、または減少について説明する。
パワー半導体スイッチング素子２ａが開閉するときの信号伝達回路１０００ａのトランス１０ａの第２コイル１２ａの第１端Ｐ３ａの電圧と、第２回路２００ａの基準電位（たとえば、グラウンド電圧、またはバイアス電圧ＶＢ０）との差を変動量Ｖｒｃ１とする。
同様に、パワー半導体スイッチング素子２ａが開閉するときの信号伝達回路１０００ａのトランス１０ａの第２コイル１２ａの第２端Ｐ４ａの電圧と、第２回路２００ａの基準電位（たとえば、グラウンド電圧、またはバイアス電圧ＶＢ０）との差を変動量Ｖｒｃ２とする。
変動量Ｖｒｃ１、Ｖｒｃ２は、パワー半導体スイッチング素子２ａの開閉時の交流出力端子７の電位Ｖ（信号伝達回路１０００ａの第１回路１００ａの基準電位を基準とする）の時間変化量ｄＶ／ｄｔと、第１コイル１１ａと第２コイル１２ａの間の寄生容量Ｃｐａと、第２回路２００ａの入力インピーダンスＺ０ａとによって、Ｖｒｃ１＝ｄＶ／ｄｔ・Ｃｐａ・Ｚ０ａ、Ｖｒｃ２＝ｄＶ／ｄｔ・Ｃｐａ・Ｚ０ａと表される。
変動量Ｖｒｃ１、Ｖｒｃ２を抑制するには、寄生容量Ｃｐａへ電流を充放電する必要がある。寄生容量Ｃｐａへの必要な充放電電流ｉｃ１は、ｉｃ１＝ｄＶ／ｄｔ・Ｃｐａで表される。
信号伝達回路１０００ａ内の制御回路２１０ａによって、第１整流回路２４０ａと第２整流回路２５０ａへ制御電圧ＶＢ０Ａ、ＶＢ１Ａ、ＶＢ２Ａが印加されることによって、ダイオード２４１，２４２，２５１，２５２を流れる電流が制御される。
図４は、ダイオードの特性を示す図である。ダイオードの順方向電圧ＶＤの時に流れる電流はｉ１となる。ここで、ダイオード２４１，２４２，２５１，２５２の順方向電流ｉ１は、信号伝達回路１０００ａのトランス１０ａの第１コイル１１ａと第２コイル１２ａ間の寄生容量Ｃｐａへの必要な充放電電流ｉｃ１と等しくなる。
つまり、パワー半導体スイッチング素子２ａの開閉のたびに生じる変動量Ｖｒｃ１、Ｖｒｃ２は、信号伝達回路１０００ａの制御回路２１０ａが第１整流回路２４０ａと第２整流回路２５０ａへバイアス電圧ＶＢ０Ａ、制御電圧ＶＢ１Ａ、制御電圧ＶＢ２Ａを出力することによって制御することができる。
パワー半導体スイッチング素子２ａの開閉によって、信号伝達回路１０００ａの第２コイル１２ａの第１端Ｐ３ａの電圧が減少する方向に変動する時、信号伝達回路１０００ａの第１整流回路２４０ａのダイオード２４１ａが動作して、変動量を抑制する。このときの第２コイル１２ａの第１端Ｐ３ａの電圧の変動量Ｖｒｃ１のリミット電圧ＶＬｎ１の大きさは、｜ＶＬｎ１｜＝ＶＮ１＋（ＶＢ０Ａ―ＶＢ１Ａ）となる。ＶＮ１は、ダイオード２４１ａの順方向電圧である。
信号伝達回路１０００ａの制御回路２１０ａが出力する電圧ＶＢ０ＡとＶＢ１Ａの大きさをＶＢ０Ａ＝ＶＢ１Ａに設定すると、リミット電圧ＶＬｎ１の大きさは、ダイオード２４１ａの順方向電圧ＶＮ１となる。信号伝達回路１０００ａの制御回路２１０ａが出力する電圧ＶＢ０ＡとＶＢ１Ａの大きさをＶＢ０Ａ＞ＶＢ１Ａに設定すると、リミット電圧ＶＬｎ１の大きさは、ＶＮ１よりも大きくなる。信号伝達回路１０００ａの制御回路２１０ａが出力する電圧ＶＢ０ＡとＶＢ１Ａの大きさをＶＢ０Ａ＜ＶＢ１Ａに設定すると、リミット電圧ＶＬｎ１の大きさは、ＶＮ１よりも小さくなる。
また、パワー半導体スイッチング素子２ａの開閉によって信号伝達回路１０００ａの第２コイル１２ａの第１端Ｐ３ａの電圧が増加する方向に変動する時、信号伝達回路１０００ａの第１整流回路２４０ａのダイオード２４２ａが動作して、変動量を抑制する。このときの第２コイル１２ａの第１端Ｐ３ａの電圧の変動量Ｖｒｃ２のリミット電圧ＶＬｐ１の大きさは、｜ＶＬｐ１｜＝ＶＰ１＋（ＶＢ２Ａ−ＶＢ０Ａ）となる。ＶＰ１は、ダイオード２４２ａの順方向電圧である。ＶＰ１＝ＶＮ１である。
信号伝達回路１０００ａの制御回路２１０ａが出力する電圧ＶＢ０ＡとＶＢ２Ａの大きさをＶＢ０Ａ＝ＶＢ２Ａに設定すると、リミット電圧ＶＬｐ１の大きさは、ダイオード２４２ａの順方向電圧ＶＰ１となる。信号伝達回路１０００ａの制御回路２１０ａが出力する電圧ＶＢ０ＡとＶＢ２Ａの大きさをＶＢ０Ａ＞ＶＢ２Ａに設定すると、リミット電圧ＶＬｐ１の大きさは、ＶＰ１よりも小さくなる。信号伝達回路１０００ａの制御回路２１０ａが出力する電圧ＶＢ０ＡとＶＢ２Ａの大きさをＶＢ０Ａ＜ＶＢ２Ａに設定すると、リミット電圧ＶＬｐ１の大きさは、ＶＰ１よりも大きくなる。
また、パワー半導体スイッチング素子２ａの開閉によって、信号伝達回路１０００ａの第２コイル１２ａの第２端Ｐ４ａの電圧が減少する方向に変動する時、信号伝達回路１０００ａの第２整流回路２４０ｂのダイオード２５１ａが動作して変動量を抑制する。このときの第２コイル１２ａの第２端Ｐ４ａの電圧の変動量Ｖｒｃ２のリミット電圧ＶＬｎ２の大きさは、｜ＶＬｎ２｜＝ＶＮ２＋（ＶＢ０Ａ―ＶＢ１Ａ）となる。ＶＮ２は、ダイオード２５１ａの順方向電圧である。ＶＮ２＝ＶＰ１＝ＶＮ１である。
信号伝達回路１０００ａの制御回路２１０ａが出力する電圧ＶＢ０ＡとＶＢ１Ａの大きさをＶＢ０Ａ＝ＶＢ１Ａに設定すると、リミット電圧ＶＬｎ２の大きさは、ダイオード２５１ａの順方向電圧ＶＮ２となる。信号伝達回路１０００ａの制御回路２１０ａが出力する電圧ＶＢ０ＡとＶＢ１Ａの大きさをＶＢ０Ａ＞ＶＢ１Ａに設定すると、リミット電圧ＶＬｎ２の大きさは、ＶＮ２よりも大きくなる。信号伝達回路１０００ａの制御回路２１０ａが出力する電圧ＶＢ０ＡとＶＢ１Ａの大きさをＶＢ０Ａ＜ＶＢ１Ａに設定すると、リミット電圧ＶＬｎ２の大きさは、ＶＮ２よりも小さくなる。
また、パワー半導体スイッチング素子２ａの開閉によって信号伝達回路１０００ａの第２コイル１２ａの第２端Ｐ４ａの電圧が増加する方向に変動する時、信号伝達回路１０００ａの第１整流回路２４０ａのダイオード２５２ａが動作して、変動量を抑制する。このときの第２コイル１２ａの第２端Ｐ４ａの電圧の変動量Ｖｒｃ２のリミット電圧ＶＬｐ２の大きさは、｜ＶＬｐ２｜＝ＶＰ２＋（ＶＢ２Ａ−ＶＢ０Ａ）となる。ＶＰ２は、ダイオード２５２ａの順方向電圧である。ＶＰ２＝ＶＰ１＝ＶＮ２＝ＶＮ１である。
信号伝達回路１０００ａの制御回路２１０ａが出力する電圧ＶＢ０ＡとＶＢ２Ａの大きさをＶＢ０Ａ＝ＶＢ２Ａに設定すると、リミット電圧ＶＬｐ２の大きさは、ダイオード２５２ａの順方向電圧ＶＰ２となる。信号伝達回路１０００ａの制御回路２１０ａが出力する電圧ＶＢ０ＡとＶＢ２Ａの大きさをＶＢ０Ａ＞ＶＢ２Ａに設定すると、リミット電圧ＶＬｐ２の大きさは、ＶＰ２よりも小さくなる。信号伝達回路１０００ａの制御回路２１０ａが出力する電圧ＶＢ０ＡとＶＢ２Ａの大きさをＶＢ０Ａ＜ＶＢ２Ａに設定すると、リミット電圧ＶＬｐ２の大きさは、ＶＰ２よりも大きくなる。
図５は、図２の電力変換装置の動作例を表す図である。
図５には、電力変換装置の交流出力端子７にグラウンドレベルから高圧電源ＶＣＣで生成される電圧レベルまでの間の交流電圧が発生した時の上アームの信号伝達回路１０００ａの動作が示されている。
上アームの信号伝達回路１０００ａの入力信号ＩＮＡと、第１パルス変換回路１１０から出力される送信信号ＶＳＡ、ＶＲＡと、電力変換装置の交流出力端子７の信号とが示されている。
さらに、本実施の形態の信号伝達回路１０００ａの出力信号ＯＵＴＡ、信号伝達回路１０００ａの第２コイル１２ａの第１端Ｐ３ａの信号、信号伝達回路１０００ａの第２コイル１２ａの第２端Ｐ４ａの信号が示されている。
また、参考のために、従来技術における信号伝達回路１０００ａの出力信号ＯＵＴＡ、信号伝達回路１０００ａの第２コイル１２ａの第１端Ｐ３ａの信号、信号伝達回路１０００ａの第２コイル１２ａの第２端Ｐ４ａの信号が示されている。
時刻ｔ０以降において、交流出力端子７がグラウンドレベルから高圧電源ＶＣＣまで変化すると、信号伝達回路１０００ａの第２コイル１２ａの第１端Ｐ３ａ、及び第２端Ｐ４ａの信号は減少する方向に変動する。
従来技術における第２コイル１２ａの第１端Ｐ３ａ、および第２端Ｐ４ａの信号は、リミット電圧Ｖｆで抑制される。リミット電圧Ｖｆの大きさは、制御されない量であるため、交流出力端子７の大きさによっては、リミット電圧Ｖｆが大きくなり、検出回路２６０ａにおいて、第２コイル１２ａの第１端Ｐ３ａと第２端Ｐ４ａの信号を検出することができない。そのため、入力信号ＩＮＡを反映した出力信号ＯＵＴＡが生成されない。図５において、時刻ｔ０以降において、出力信号ＯＵＴＡがハイレベルを維持し続けており、入力信号ＩＮＡの変化するタイミングで、出力信ＯＵＴＡ号が変化していない。
一方、本実施の形態の信号伝達回路１０００ａでは、時刻ｔ０で交流出力端子７がグラウンドレベルから高圧電源ＶＣＣまで変化すると、第１整流回路２４０ａ、および第２整流回路２５０ａが動作し、第２コイル１２ａの第１端Ｐ３ａ、および第２端Ｐ４ａの信号は、制御回路２１０ａの電圧設定に基づき、Ｖｆよりも小さなリミット電圧ＶＬｎ１、ＶＬｎ２でリミットされるので、検出回路２６０ａにおいて、第２コイル１２ａの第１端Ｐ３ａと第２端Ｐ４ａの信号を検出することができる。そのため、入力信号ＩＮＡを反映した出力信号ＯＵＴＡが生成される。図５において、時刻ｔ０以降において、入力信号ＩＮＡの変化するタイミングで、出力信号ＯＵＴＡが変化している。
以上のように、本実施の形態によれば、パワー半導体スイッチング素子２ａの開閉のたびに、大きな電圧が第１回路１００ａと第２回路２００ａとの間に印加された時に生じるトランス１０ａの第２コイル１２ａの第１端Ｐ３ａおよび第２端Ｐ４ａの電圧の変動量を、第１整流回路２４０ａと、第２整流回路２５０ｂと、制御回路２１０ａの印加電圧ＶＢ０Ａ、ＶＢ１Ａ、ＶＢ２Ａとを用いて制御することができる。これによって、本実施の形態の信号伝達回路１０００ａは、入力信号ＩＮＡを正確に反映した出力信号ＯＵＴＡを出力することができる。
実施の形態３．
図６は、実施の形態３による信号伝達回路２０００の回路構成を示す図である。
実施の形態２の信号伝達回路２０００の第２回路２０４の構成が、実施の形態１の第２回路２００と相違する。
第２回路２０４は、実施の形態１の第２回路２００に含まれる構成要素に加えて、第１定電流回路２７０と、第２定電流回路２８０とを備える。
第１定電流回路２７０は、第２コイル１２の第１端Ｐ３に接続される。第１定電流回路２７０は、定電流源２７１と、定電流源２７２とを備える。定電流源２７１は、電源ＶＤＤと第２コイル１２の第１端Ｐ３に接続される。定電流源２７２は、第２コイル１２の第１端Ｐ３と基準電位（グラウンド電位）に接続される。
第２定電流回路２８０は、第２コイル１２の第２端Ｐ４に接続される。第２定電流回路２８０は、定電流源２８１と、定電流源２８２とを備える。定電流源２８１は、電源ＶＤＤと第２コイル１２の第２端Ｐ４に接続される。定電流源２８２は、第２コイル１２の第２端Ｐ４と基準電位（グラウンド電位）に接続される。
信号伝達回路２０００を電力変換装置に適用した時のパワー半導体スイッチング素子２の開閉のたびに大きな電圧が第１回路１００と第２回路２０４の間に印加された時に生じるトランス１０の第２コイル１２の第１端Ｐ３の電圧の変動量、第２端Ｐ４の電圧の変動量を、第１整流回路２４０と第２整流回路２５０、制御回路２１０の印加電圧ＶＢ０、ＶＢ１、ＶＢ２を用いて制御する。その後、第１定電流回路２７０と第２定電流回路２８０とによって、第２コイル１２の第１端Ｐ３、および第２端Ｐ４の電圧が定常状態に戻るまでの時間を短くすることができる。
電力変換装置に適用した時のパワー半導体スイッチング素子２の開閉によって、第２コイル１２の第１端Ｐ３、および第２端Ｐ４の電位が変動し、第１整流回路２４０と制御回路２１０の印加電圧ＶＢ０、ＶＢ１、ＶＢ２を用いて変動量を制御した後、第２コイル１２の第１端Ｐ３、および第２端Ｐ４の電圧は、第１定電流回路２７０が無い場合、ダイオード２４１、ダイオード２４２、ダイオード２５１，２５２の自然放電、または充電によって定常電圧に戻る。この時、第１端Ｐ３が、定常電圧に戻るまでの時間τ１は、ダイオード２４１の寄生量用Ｃｐｄ１、ダイオード２４２の寄生容量Ｃｐｄ２、制御回路２１０の出力抵抗２２０（抵抗値Ｒａ）によって決まり、τ１＝Ｒａ（Ｃｐｄ１＋Ｃｐｄ２）となる。この時、第２端Ｐ４が、定常電圧に戻るまでの時間τ２は、ダイオード２５１の寄生量用Ｃｐｄ１、ダイオード２５２の寄生容量Ｃｐｄ２、制御回路２１０の出力抵抗２３０（抵抗値Ｒａ）によって決まり、τ２＝Ｒａ（Ｃｐｄ１＋Ｃｐｄ２）となる。
信号伝達回路２０００では、電力変換装置に適用した時のパワー半導体スイッチング素子２の開閉によって、第２コイル１２の第１端Ｐ３の電位が増加し、第１整流回路２４０のダイオード２４２によってその変動量を抑制した後、さらに、第１定電流回路２７０の定電流源２７２が電流を基準電位に引っ張ることによって、第２コイル１２の第１端Ｐ３の電圧が定常状態に戻るまでの時間を短くすることができる。
信号伝達回路２０００では、電力変換装置に適用した時のパワー半導体スイッチング素子２の開閉によって、第２コイル１２の第２端Ｐ４の電位が増加し、第２整流回路２５０のダイオード２５２によってその変動量を抑制した後、さらに、第２定電流回路２８０の定電流源２８２が電流を基準電位に引っ張ることによって、第２コイル１２の第２端Ｐ４の電圧が定常状態に戻るまでの時間を短くすることができる。
信号伝達回路２０００を電力変換装置に適用した時のパワー半導体スイッチング素子の開閉によって、第２コイル１２の第１端Ｐ３の電位が減少し、第１整流回路２４０のダイオード２４１によってその変動量を抑制した後、さらに、第１定電流回路２７０の定電流源２７１が電流を電源ＶＤＤから第２コイル１２の第１端Ｐ３に与えることによって、第２コイル１２の第１端Ｐ３の電圧が定常状態に戻るまでの時間を短くすることができる。
信号伝達回路２０００を電力変換装置に適用した時のパワー半導体スイッチング素子の開閉によって、第２コイル１２の第２端Ｐ４の電位が減少し、第２整流回路２５０のダイオード２５１によってその変動量を抑制した後、さらに、第２定電流回路２８０の定電流源２８１が電流を電源ＶＤＤから第２コイル１２の第２端Ｐ４に与えることによって、第２コイル１２の第２端Ｐ４の電圧が定常状態に戻るまでの時間を短くすることができる。
以上のように、本実施の形態によれば、第２コイル１２の第１端Ｐ３の電圧および第２端Ｐ４の電圧が変動したときに、第２コイル１２の第１端Ｐ３の電圧および第２端Ｐ４の電圧が定常状態に戻るまでの時間を短くすることができる。
実施の形態４．
図７は、実施の形態４による信号伝達回路３０００の回路構成を示す図である。
図７の信号伝達回路３０００は、実施の形態１を一部変形した信号伝達回路の一例であり、限定されるものではない。
図７に示すように、信号伝達回路３０００の第２回路２８５は、実施の形態１の信号伝達回路１０００に含まれる第２整流回路２５０および抵抗２３０を含まない。
トランス１０の第２コイル１２の第２端Ｐ４が基準電位（グラウンド電位）に接続される。
本実施の形態では、第２整流回路２５０を省略することによって、回路の規模を小型化することができる。一方、実施の形態１では、検出回路２６０が、第２コイル１２の第１端と第２端の両方の信号を検出することによって、より正確に入力信号を反映した信号を生成することができる。
なお、第１回路１００で生成した信号を第２回路２０２の検出回路２６０で検出し、入力信号ＩＮを反映した出力信号ＯＵＴを出力する機能は、実施の形態１の信号伝達回路１０００、および実施の形態２の信号伝達回路２０００と同様である。
実施の形態５．
図８は、実施の形態５による信号伝達回路４０００の回路構成を示す図である。
信号伝達回路４０００は、第１回路１２０と、トランス１０Ｘと、トランス１０Ｙと、第２回路２０３とを備える。
入力端子１０１から第１回路１２０に入力信号ＩＮが入力される。第１回路１００は、入力信号ＩＮをトランス１０Ｘとトランス１０Ｙを介して第２回路２０３へ伝達する。第２回路２０３の出力端子２０１から出力信号ＯＵＴが出力される。この信号伝達により出力信号ＯＵＴは、入力信号ＩＮを反映した信号となる。
第１回路１２０は、第１パルス変換回路１１１を備える。
トランス１０Ｘは、第１コイル１１Ｘおよび第２コイル１２Ｘを有する。トランス１０Ｙは、第３コイル１１Ｙおよび第４コイル１２Ｙを有する。
第１回路１２０は、第１コイル１１Ｘと第３コイル１１Ｙに接続される。第２回路２０３は、第２コイル１２Ｘと第４コイル１２Ｙに接続される。
第１回路１２０は、第１パルス変換回路１１１を備える。
第１パルス変換回路１１１は、入力端子１０１から入力される入力信号ＩＮの立ち上がりに応じて、セット信号となる送信信号ＶＳＸ、ＶＲＸを生成して第１コイル１１Ｘの第１端子Ｐ１Ｘ、第２端子Ｐ２Ｘへ出力する。第１パルス変換回路１１１は、入力端子１０１から入力される入力信号ＩＮの立下りに応じて、リセット信号となる送信信号ＶＳＹ、ＶＲＹを生成して第３コイル１１Ｙの第１端子Ｐ１Ｙ、第２端子Ｐ２Ｙへ出力する。
第１パルス変換回路１１１は、入力信号ＩＮがロウレベルからハイレベルに立ち上がると、送信信号ＶＳＸのレベルを所定期間だけハイレベルに設定する。このハイレベルに設定された期間の信号がセットパルス信号となる。第１パルス変換回路１１１は、入力信号ＩＮがハイレベルからロウレベルに立ち下がると、送信信号ＶＳＹのレベルを所定期間だけハイレベルに設定する。このハイレベルに設定された期間の信号がリセットパルス信号となる。セットパルス信号およびリセットパルス信号は、単発もしくは複数発でも良い。
第１回路２０３は、第２コイル１２Ｘおよび第４コイル１２Ｙに接続され、第１回路２０３に入力される第１信号を反映した第２信号を生成して出力する。
第２回路２０３は、前述の第２回路２００、２００ａ、２０４、２８０と同様の構成を有する回路２００Ｘと、前述の第２回路２００、２００ａ、２０４、２８０と同様の構成を有する回路２００Ｙと、ラッチ回路２９０とを備える。
整流回路２４０Ｘは、第２コイル１２Ｘの第１端Ｐ３Ｘに順方向に接続されたダイオード２４１Ｘと、逆方向に接続されたダイオード２４２Ｘで構成される。整流回路２５０Ｘは、第２コイル１２Ｘの第２端Ｐ４Ｘに順方向に接続されたダイオード２５１Ｘと、逆方向に接続されたダイオード２５２Ｘで構成される。整流回路２４０Ｙは、第４コイル１２Ｙの第１端Ｐ３Ｙに順方向に接続されたダイオード２４１Ｙと、逆方向に接続されたダイオード２４２Ｙで構成される。整流回路２５０Ｙは、第４コイル１２Ｙの第２端Ｐ４Ｙに順方向に接続されたダイオード２５１Ｙと、逆方向に接続されたダイオード２５２Ｙで構成される。
制御回路２１０Ｘの出力抵抗２２０Ｘの一端が、第２コイル１２Ｘの第１端Ｐ３Ｘに接続される。制御回路２１０Ｘの出力抵抗２３０Ｘの一端が、第２コイル１２Ｘの第２端Ｐ４Ｘに接続される。
制御回路２１０Ｙの出力抵抗２２０Ｙの一端が、第４コイル１２Ｙの第１端Ｐ３Ｙに接続される。制御回路２１０Ｙの出力抵抗２３０Ｙの一端が、第４コイル１２Ｙの第２端Ｐ４Ｙに接続される。
制御回路２１０Ｘは、ダイオード２４１Ｘおよびダイオード２４２Ｘのそれぞれの両端に印加する電圧と、ダイオード２５１Ｘおよびダイオード２５２Ｘのそれぞれの両端に印加する電圧を制御する。制御回路２１０Ｙは、ダイオード２４１Ｙおよびダイオード２４２Ｙのそれぞれの両端に印加する電圧と、ダイオード２５１Ｙおよびダイオード２５２Ｙのそれぞれの両端に印加する電圧を制御する。
整流回路２４０Ｘ、２５０Ｘ、２４０Ｙ、２５０Ｙ、出力抵抗２２０Ｘ、２３０Ｘ、２２０Ｙ、２３０Ｙ、制御回路２１０Ｘ、２１０Ｙは、前述の第２回路２００、２００ａ、２０４、２８０内のものと同様に動作する。
検出回路２６０Ｘは、２つの入力端子Ｐ５Ｘ、Ｐ６Ｘが第２コイル１２Ｘの第１端Ｐ３Ｘ、第２端Ｐ４Ｘに接続され、第１端Ｐ３Ｘ、第２端Ｐ４Ｘに発生する各電圧信号を検出し、検出の結果に基づいてセット信号を出力する。たとえば、検出回路２６０Ｘは、第１端Ｐ３Ｘの電圧から第２端Ｐ４Ｘの電圧を減算した値が第３の閾値（正の値）以上のときには、セット信号を一定時間だけ立ち上げる。
検出回路２６０Ｙは、２つの入力端子Ｐ５Ｙ、Ｐ６Ｙが第４コイル１２Ｙの第１端Ｐ３Ｙ、第２端Ｐ４Ｙに接続され、第１端Ｐ３Ｙ、第２端Ｐ４Ｙに発生する各電圧信号を検出し、検出の結果に基づいてリセット信号を出力する。たとえば、検出回路２６０Ｙは、第１端Ｐ３Ｙの電圧から第２端Ｐ４Ｙの電圧を減算した値が第４の閾値（正の値）以上のときには、リセット信号を一定時間だけ立ち上げる。
ラッチ回路２９０は、検出回路２６０Ｘからのセット信号を受けるセット端子（Ｓ）と、検出回路２６０Ｙからのリセット信号を受けるリセット端子（Ｒ）とを有する。ラッチ回路２９０は、第１回路１２０に入力される第１信号（ＩＮ）を反映した第２信号ＯＵＴを出力する。
図９は、実施の形態５の電力変換装置の動作例を表す図である。
信号伝達回路４０００の入力信号ＩＮと、第１パルス変換回路１１０から出力される送信信号ＶＳＸ、ＶＲＸ、ＶＳＹ、ＶＲＹとが示されている。
さらに、信号伝達回路４０００の第２コイル１２Ｘの第１端Ｐ３Ｘの信号、第２端Ｐ４Ｘの信号、第４コイル１２Ｙの第１端Ｐ３Ｙの信号、第２端Ｐ４Ｙの信号が示されている。
また、ラッチ回路２９０の入力信号であるセット信号（Ｓ信号）、リセット信号（Ｒ信号）が示されている。
時刻ｔ１において、入力信号ＩＮがロウレベルからハイレベルに変化すると、第１パルス変換回路１１１は、第１コイル１１Ｘへの送信信号ＶＳＸを一定期間だけハイレベルに設定する。
検出回路２６０Ｘが、第２コイル１２Ｘの第１端Ｐ３Ｘと第２端Ｐ４Ｘの信号を検出し、第１端Ｐ３Ｘの電圧から第２端Ｐ４Ｘの電圧を減算した値が第３の閾値（正の値）以上なので、セット信号（Ｓ）を一定時間だけ立ち上げる。その結果、ラッチ回路２９０のセット端子（Ｓ）へ入力されるセット信号（Ｓ）がハイレベルとなるので、出力信号ＯＵＴがロウレベルからハイレベルに変化して、保持される。
時刻ｔ２において、入力信号ＩＮがハイレベルからロウレベルに変化すると、第１パルス変換回路１１１は、第３コイル１１Ｙへの送信信号ＶＳＹを一定期間だけハイレベルに設定する。
検出回路２６０Ｙが、第４コイル１２Ｙの第１端Ｐ３Ｙと第２端Ｐ４Ｙの信号を検出し、第１端Ｐ３Ｙの電圧から第２端Ｐ４Ｙの電圧を減算した値が第４の閾値（正の値）以上なので、リセット信号（Ｒ）を一定時間だけ立ち上げる。その結果、ラッチ回路２９０のリセット端子（Ｒ）へ入力されるリセット信号（Ｒ）がハイレベルとなるので、出力信号ＯＵＴがハイレベルからロウレベルに変化して、保持される。
以上のように、本実施の形態によれば、セット用の信号と、リセット用の信号を出力する第１回路と、２つのトランスと、２つの実施の形態１の第２回路と、ラッチ回路を用いることによって、入力信号をより正確に反映した出力信号を生成することができる。
実施の形態６．
図１０は、実施の形態６による電力変換装置３０の構成を表わす図である。
電力変換装置３０は、ハイブリッド自動車や電気自動車等で用いられるモータ１を制御する。
電力変換装置３０は、１または複数のパワー半導体スイッチング素子２と、ドライバ部３と、パワー半導体スイッチング素子２を制御する制御信号を生成する制御装置４と、制御装置４からの制御信号をドライバ部３に伝達する実施の形態１の信号伝達回路１０００とを備える。実施の形態１の信号伝達回路１０００に代えて、実施の形態２〜５の信号伝達回路２０００〜４０００を用いてもよい。
信号伝達回路１０００は、制御装置４とドライバ部３との間に接続される。信号伝達回路１０００は、ドライバ部３、パワー半導体スイッチング素子２およびモータ１等の高電圧で制御される装置と、制御装置４とを絶縁する。信号伝達回路１０００は、制御装置４からの制御信号を入力信号ＩＮとして受けて、出力信号ＯＵＴとして出力する。
この実施の形態では、電力変換装置３０の制御装置４と絶縁されたドライバ部３との間にパワー半導体スイッチング素子２を駆動した時の高い電位差が生じた場合でも、制御装置４からの第１信号である制御信号ＩＮを正確に反映し、第２信号としてドライバ部３に出力することができる。これにより、制御信号ＩＮの信号伝達の信頼性が高い電力変換装置３０を提供できる。
実施の形態６の変形例１．
図１１は、実施の形態６の変形例１の電力変換装置３０ａの構成を表わす図である。
図１１に示すように、この電力変換装置３０ａは、実施の形態６と同様の構成を有するが、パワー半導体スイッチング素子２とドライバ部３とが封止されて一体的に形成されて一単位のパワーモジュール５０２ａを構成する。
本変形例では、実施の形態６と同様の効果が得られるとともに、パワー半導体スイッチング素子２とドライバ部３の絶縁性を高めることができる。
実施の形態６の変形例２．
図１２は、実施の形態６の変形例２の電力変換装置３０ｂの構成を表わす図である。
図１２に示すように、この電力変換装置３０ｂは、実施の形態６と同様の構成を有するが、パワー半導体スイッチング素子２とドライバ部３と信号伝達回路１０００とが封止されて一体的に形成されて一単位のパワーモジュール５０２ｂを構成する。
本変形例では、実施の形態６と同様の効果が得られるとともに、パワー半導体スイッチング素子２とドライバ部３と信号伝達回路１０００の絶縁性を高めることができる。
実施の形態６の変形例３．
図１３は、実施の形態６の変形例３の電力変換装置３０ｃの構成を表わす図である。
図１３に示すように、この電力変換装置３０ｃは、実施の形態６と同様の構成を有するが、パワー半導体スイッチング素子２とドライバ部３と制御装置４と信号伝達回路１０００とが封止されて一体的に形成されて一単位のパワーモジュール５０２ｃを構成する。
本変形例では、実施の形態６と同様の効果が得られるとともに、パワー半導体スイッチング素子２とドライバ部３と信号伝達回路１０００と制御装置４の絶縁性を高めることができる。
実施の形態７．
図１４は、実施の形態７による電力変換装置４０の構成を表わす図である。
電力変換装置４０は、ハイブリッド自動車や電気自動車等で用いられるモータ１を制御する。
電力変換装置４０は、ハイブリッド自動車や電気自動車等で用いられるモータ１を制御する。
電力変換装置４０は、１または複数のパワー半導体スイッチング素子２と、ドライバ部３と、パワー半導体スイッチング素子２を制御する制御信号を生成する制御装置４と、制御装置４からの制御信号をドライバ部３に伝達する信号伝達回路１０００ａと、異常検出部５と、異常検出部５で検出した異常信号を制御装置４に伝達する信号伝達回路１０００ｂ（第２の信号伝達回路）とを備える。信号伝達回路１０００ａおよび信号伝達回路１０００ｂは、たとえば、実施の形態１の信号伝達回路１０００とするが、実施の形態２〜５の信号伝達回路２０００〜４０００を用いてもよい。
異常検出部５は、パワー半導体スイッチング素子２の短絡保護および過熱保護、ドライバ部３の制御電源電圧低下等の保護を行うべく、パワー半導体スイッチング素子２の短絡状態、温度状態、またはドライバ部３の制御電源電圧低下等を検出すると、これらの異常状態を示す異常検出信号を出力する。
信号伝達回路１０００ａは、制御装置４とドライバ部３との間に接続される。信号伝達回路１０００ａは、ドライバ部３、パワー半導体スイッチング素子２、モータ１、および異常検出部５などの高電圧で制御される装置と、制御装置４とを絶縁する。信号伝達回路１０００ａは、制御装置４からの制御信号を入力信号ＩＮ１として受けて、出力信号ＯＵＴ１として出力する。
信号伝達回路１０００ｂは、制御装置４と異常検出部５との間に接続される。信号伝達回路１０００ｂは、ドライバ部３、パワー半導体スイッチング素子２、モータ１、異常検出部５などの高電圧で制御される装置と、制御装置４とを絶縁する。信号伝達回路１０００ｂは、異常検出部５から出力される異常検出信号を入力信号ＩＮ２として受けて、出力信号ＯＵＴ２として出力する。
この実施の形態では、電力変換装置４０の制御装置４と絶縁されたドライバ部３との間にパワー半導体スイッチング素子２を駆動した時の高い電位差が生じた場合でも、制御装置４からの第１信号である制御信号を正確に反映し、第２信号としてドライバ部３に出力することができ、制御信号の信号伝達の信頼性が高い電力変換装置４０を提供できる。
さらに、電力変換装置４０の制御装置４と絶縁された異常検出部との間にパワー半導体スイッチング素子２を駆動した時の高い電位差が生じた場合でも、ドライバ部３またはパワー半導体スイッチング素子２等で生じた電源電圧低下または過電流、過温度等の異常動作を検出した信号を正確に反映することができ、異常信号の信号伝達の信頼性が高い電力変換装置４０を提供できる。
実施の形態７の変形例１．
図１５は、実施の形態７の変形例１の電力変換装置４０ａの構成を表わす図である。
図１５に示すように、この電力変換装置４０ａは、実施の形態７と同様の構成を有するが、パワー半導体スイッチング素子２とドライバ部３と異常検出部５とが封止されて一体的に形成されて一単位のパワーモジュール５０２ｄを構成する。
本変形例では、実施の形態７と同様の効果が得られるとともに、パワー半導体スイッチング素子２とドライバ部３と異常検出部５の絶縁性を高めることができる。
実施の形態７の変形例２．
図１６は、実施の形態７の変形例２の電力変換装置４０ｂの構成を表わす図である。
図１６に示すように、この電力変換装置４０ｂは、実施の形態７と同様の構成を有するが、パワー半導体スイッチング素子２とドライバ部３と信号伝達回路１０００ａ（第１の信号伝達回路）と異常検出部５と信号伝達回路１０００ｂ（第２の信号伝達回路）とが封止されて一体的に形成されて一単位のパワーモジュール５０２ｅを構成する。
本変形例では、実施の形態７と同様の効果が得られるとともに、パワー半導体スイッチング素子２とドライバ部３と信号伝達回路１０００ａ（第１の信号伝達回路）と異常検出部５と信号伝達回路１０００ｂ（第２の信号伝達回路）の絶縁性を高めることができる。
実施の形態７の変形例３．
図１７は、実施の形態７の変形例３の電力変換装置４０ｃの構成を表わす図である。
図１７に示すように、この電力変換装置４０ｃは、実施の形態７と同様の構成を有するが、パワー半導体スイッチング素子２とドライバ部３と信号伝達回路１０００ａ（第１の信号伝達回路）と異常検出部５と信号伝達回路１０００ｂ（第２の信号伝達回路）と制御装置４とが封止されて一体的に形成されて一単位のパワーモジュール５０２ｆを構成する。
本変形例では、実施の形態７と同様の効果が得られるとともに、パワー半導体スイッチング素子２とドライバ部３と信号伝達回路１０００ａ（第１の信号伝達回路）と異常検出部５と信号伝達回路１０００ｂ（第２の信号伝達回路）と制御装置４の絶縁性を高めることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ モータ、２，２ａ，２ｂ パワー半導体スイッチング素子、５０２ａ〜５０２ｆ パワーモジュール、３，３ａ，３ｂ ドライバ部、４ 制御装置、５ 異常検出部、７ 交流出力端子、１０，１０ａ，１０ｂ トランス、１１，１１Ｘ 第１コイル、１２，１２Ｘ 第２コイル、１１Ｙ 第３コイル、１２Ｙ 第４コイル、３０，３０ａ，３０ｂ，３０ｃ，４０，４０ａ，４０ｂ，４０ｃ 電力変換装置、１００，１００ａ，１００ｂ，１２０ 第１回路、１０１，１０１ａ 入力端子、１１０，１１０ａ，１１１ 第１パルス変換回路、２００，２００ａ，２００ｂ，２０３，２８５ 第２回路、２０１，２０１ａ 出力端子、２１０，２１０ａ，２１０Ｘ，２１０Ｙ 制御回路、２４０，２４０ａ，２４０Ｘ，２４０Ｙ 第１整流回路、２５０，２５０ａ，２５０Ｘ，２５０Ｙ 第２整流回路、２４１，２４２，２５１，２５２，２４１ａ，２４２ａ，２５１ａ，２５２ａ，２４１Ｘ，２４２Ｘ，２５１Ｘ，２５２Ｘ，２４１Ｙ，２４２Ｙ，２５１Ｙ，２５２Ｙ ダイオード、２２０，２３０，２２０Ｘ，２３０Ｘ，２２０Ｙ，２３０Ｙ 制御回路の出力抵抗、２６０，２６０ａ，２６０Ｘ，２６０Ｙ 検出回路、２７０ 第１定電流回路、２８０ 第２定電流回路、２７１，２７２，２８１，２８２ 定電流源、２９０ ラッチ回路、１０００，１０００ａ，１０００ｂ，２０００，３０００，４０００ 信号伝達回路。
入力端子１０１から第１回路１００に入力信号ＩＮ（第１信号）が入力される。第１回路１００は、入力信号ＩＮをトランス１０を介して第２回路２００へ伝達する。第２回路２００の出力端子２０１から出力信号ＯＵＴ（第２信号）が出力される。この信号伝達によって、出力信号ＯＵＴは入力信号ＩＮを正確に反映した信号となる。ここで、正確に反映とは、入力信号ＩＮと出力信号ＯＵＴの時間変化の外形が同じであることを意味し、振幅については、維持されなくてもよい。
次に、トランス１０の第１コイル１１と第２コイル１２の間に電位差が生じた時の第２コイル１２の第１端Ｐ３と第２端Ｐ４の電位の上昇、または減少について説明する。
また、パワー半導体スイッチング素子２ａの開閉によって、信号伝達回路１０００ａの第２コイル１２ａの第２端Ｐ４ａの電圧が減少する方向に変動する時、信号伝達回路１０００ａの第２整流回路２５０ａのダイオード２５１ａが動作して変動量を抑制する。このときの第２コイル１２ａの第２端Ｐ４ａの電圧の変動量Ｖｒｃ２のリミット電圧ＶＬｎ２の大きさは、｜ＶＬｎ２｜＝ＶＮ２＋（ＶＢ０Ａ―ＶＢ１Ａ）となる。ＶＮ２は、ダイオード２５１ａの順方向電圧である。ＶＮ２＝ＶＰ１＝ＶＮ１である。
また、パワー半導体スイッチング素子２ａの開閉によって信号伝達回路１０００ａの第２コイル１２ａの第２端Ｐ４ａの電圧が増加する方向に変動する時、信号伝達回路１０００ａの第２整流回路２５０ａのダイオード２５２ａが動作して、変動量を抑制する。このときの第２コイル１２ａの第２端Ｐ４ａの電圧の変動量Ｖｒｃ２のリミット電圧ＶＬｐ２の大きさは、｜ＶＬｐ２｜＝ＶＰ２＋（ＶＢ２Ａ−ＶＢ０Ａ）となる。ＶＰ２は、ダイオード２５２ａの順方向電圧である。ＶＰ２＝ＶＰ１＝ＶＮ２＝ＶＮ１である。
従来技術における第２コイル１２ａの第１端Ｐ３ａ、および第２端Ｐ４ａの信号は、リミット電圧Ｖｆで抑制される。リミット電圧Ｖｆの大きさは、制御されない量であるため、交流出力端子７の大きさによっては、リミット電圧Ｖｆが大きくなり、検出回路２６０ａにおいて、第２コイル１２ａの第１端Ｐ３ａと第２端Ｐ４ａの信号を検出することができない。そのため、入力信号ＩＮＡを反映した出力信号ＯＵＴＡが生成されない。図５において、時刻ｔ０以降において、出力信号ＯＵＴＡがハイレベルを維持し続けており、入力信号ＩＮＡの変化するタイミングで、出力信号ＯＵＴＡが変化していない。
以上のように、本実施の形態によれば、パワー半導体スイッチング素子２ａの開閉のたびに、大きな電圧が第１回路１００ａと第２回路２００ａとの間に印加された時に生じるトランス１０ａの第２コイル１２ａの第１端Ｐ３ａおよび第２端Ｐ４ａの電圧の変動量を、第１整流回路２４０ａと、第２整流回路２５０ａと、制御回路２１０ａの印加電圧ＶＢ０Ａ、ＶＢ１Ａ、ＶＢ２Ａとを用いて制御することができる。これによって、本実施の形態の信号伝達回路１０００ａは、入力信号ＩＮＡを正確に反映した出力信号ＯＵＴＡを出力することができる。
実施の形態３の信号伝達回路２０００の第２回路２０４の構成が、実施の形態１の第２回路２００と相違する。
電力変換装置に適用した時のパワー半導体スイッチング素子２の開閉によって、第２コイル１２の第１端Ｐ３、および第２端Ｐ４の電位が変動し、第１整流回路２４０と制御回路２１０の印加電圧ＶＢ０、ＶＢ１、ＶＢ２を用いて変動量を制御した後、第２コイル１２の第１端Ｐ３、および第２端Ｐ４の電圧は、第１定電流回路２７０が無い場合、ダイオード２４１、ダイオード２４２、ダイオード２５１，２５２の自然放電、または充電によって定常電圧に戻る。この時、第１端Ｐ３が、定常電圧に戻るまでの時間τ１は、ダイオード２４１の寄生容量Ｃｐｄ１、ダイオード２４２の寄生容量Ｃｐｄ２、制御回路２１０の出力抵抗２２０（抵抗値Ｒａ）によって決まり、τ１＝Ｒａ（Ｃｐｄ１＋Ｃｐｄ２）となる。この時、第２端Ｐ４が、定常電圧に戻るまでの時間τ２は、ダイオード２５１の寄生容量Ｃｐｄ１、ダイオード２５２の寄生容量Ｃｐｄ２、制御回路２１０の出力抵抗２３０（抵抗値Ｒａ）によって決まり、τ２＝Ｒａ（Ｃｐｄ１＋Ｃｐｄ２）となる。
なお、第１回路１００で生成した信号を第２回路２８５の検出回路２６０で検出し、入力信号ＩＮを反映した出力信号ＯＵＴを出力する機能は、実施の形態１の信号伝達回路１０００、および実施の形態２の信号伝達回路２０００と同様である。
入力端子１０１から第１回路１２０に入力信号ＩＮが入力される。第１回路１２０は、入力信号ＩＮをトランス１０Ｘとトランス１０Ｙを介して第２回路２０３へ伝達する。第２回路２０３の出力端子２０１から出力信号ＯＵＴが出力される。この信号伝達により出力信号ＯＵＴは、入力信号ＩＮを反映した信号となる。
トランス１０Ｘは、第１コイル１１Ｘおよび第２コイル１２Ｘを有する。トランス１０Ｙは、第３コイル１１Ｙおよび第４コイル１２Ｙを有する。
第１回路１２０は、第１パルス変換回路１１１を備える。
第１パルス変換回路１１１は、入力端子１０１から入力される入力信号ＩＮの立ち上がりに応じて、セット信号となる送信信号ＶＳＸ、ＶＲＸを生成して第１コイル１１Ｘの第１端Ｐ１Ｘ、第２端Ｐ２Ｘへ出力する。第１パルス変換回路１１１は、入力端子１０１から入力される入力信号ＩＮの立下りに応じて、リセット信号となる送信信号ＶＳＹ、ＶＲＹを生成して第３コイル１１Ｙの第１端Ｐ１Ｙ、第２端Ｐ２Ｙへ出力する。
第２回路２０３は、第２コイル１２Ｘおよび第４コイル１２Ｙに接続され、第１回路１２０に入力される第１信号を反映した第２信号を生成して出力する。
第２回路２０３は、前述の第２回路２００、２００ａ、２０４、２８５と同様の構成を有する回路２００Ｘと、前述の第２回路２００、２００ａ、２０４、２８５と同様の構成を有する回路２００Ｙと、ラッチ回路２９０とを備える。
整流回路２４０Ｘ、２５０Ｘ、２４０Ｙ、２５０Ｙ、出力抵抗２２０Ｘ、２３０Ｘ、２２０Ｙ、２３０Ｙ、制御回路２１０Ｘ、２１０Ｙは、前述の第２回路２００、２００ａ、２０４、２８５内のものと同様に動作する。
図９は、実施の形態５の電力変換装置の動作例を表す図である。
信号伝達回路４０００の入力信号ＩＮと、第１パルス変換回路１１１から出力される送信信号ＶＳＸ、ＶＲＸ、ＶＳＹ、ＶＲＹとが示されている。

Claims (15)

  1. 第１コイルおよび第２コイルを有するトランスと、
    前記第１コイルに接続され、入力される第１信号の論理値の変化に応じて前記第１コイルの第１端、および第２端への送信信号を生成して出力する第１回路と、
    前記第２コイルに接続され、前記第１回路に入力される前記第１信号を反映した第２信号を生成して出力する第２回路とを備え、
    前記第２回路は、
    ２つの入力端子が前記第２コイルの第１端、第２端に接続され、前記第１端、第２端に発生する各電圧信号を検出し、前記検出の結果に基づいて前記第２信号を出力する検出回路と、
    前記第２コイルの前記第１端に順方向に接続された第１のダイオードと、逆方向に接続された第２のダイオードで構成される第１整流回路と、
    前記第２コイルの前記第２端に順方向に接続された第３のダイオードと、逆方向に接続された第４のダイオードで構成される第２整流回路と、
    前記第１整流回路の前記第１のダイオードおよび前記第２のダイオードのそれぞれの両端に印加する電圧と、前記第２整流回路の前記第３のダイオードおよび前記第４のダイオードのそれぞれの両端に印加する電圧を制御する制御回路とを備えた、信号伝達回路。
  2. 前記第１コイルの前記第１端および前記第２端への前記送信信号は、前記第１信号の論理値の１変化につき交互に１回ずつ発生される単発のパルス、もしくは連続して発生される複数のパルスを含む、請求項１記載の信号伝達回路。
  3. 前記制御回路は、第１制御電圧、第２制御電圧、およびバイアス電圧を出力し、
    前記第１のダイオードは、カソードが前記第２コイルの前記第１端に接続され、アノードが前記制御回路の第１制御電圧を受け、
    前記第２のダイオードは、アノードが前記第２コイルの前記第１端に接続され、カソードが前記制御回路の第２制御電圧を受け、
    前記第３のダイオードは、カソードが前記第２コイルの前記第２端に接続され、アノードが前記制御回路の第１制御電圧を受け、
    前記第４のダイオードは、アノードが前記第２コイルの前記第２端に接続され、カソードが前記制御回路の第２制御電圧を受け、
    前記第１のダイオードのカソード、前記第２のダイオードのアノード、前記第３のダイオードのカソード、および前記第４のダイオードのアノードは、前記制御回路の出力抵抗を介して、前記バイアス電圧を受け、
    前記第１のダイオードは、前記トランスの前記第１コイルと前記第２コイル間に生じた電位差によって前記第２コイルの前記第１端の電圧が減少する方向へ変動する場合に、変動量を抑制し、
    前記第２のダイオードは、前記トランスの前記第１コイルと前記第２コイル間に生じた電位差によって、前記第２コイルの前記第１端の電圧が増大する方向へ変動する場合に、変動量を抑制し、
    前記第３のダイオードは、前記トランスの前記第１コイルと前記第２コイル間に生じた電位差によって前記第２コイルの前記第２端の電圧が減少する方向へ変動する場合に、変動量を抑制し、
    前記第４のダイオードは、前記トランスの前記第１コイルと前記第２コイル間に生じた電位差によって、前記第２コイルの前記第２端の電圧が増大する方向へ変動する場合に、変動量を抑制する、請求項１記載の信号伝達回路。
  4. 前記制御回路が、前記第１制御電圧の大きさと、前記バイアス電圧の大きさを等しくすることによって、前記第２コイルの前記第１端の電圧の減少する方向への変動量、および前記第２コイルの前記第２端の電圧の減少する方向への変動量を制御する、請求項３に記載の信号伝達回路。
  5. 前記制御回路が、前記第１制御電圧の大きさを、前記バイアス電圧の大きさよりも小さくすることによって、前記第２コイルの前記第１端の電圧の減少する方向への変動量、および前記第２コイルの前記第２端の電圧の減少する方向への変動量を制御する、請求項３記載の信号伝達回路。
  6. 前記制御回路が、前記第１制御電圧の大きさを、前記バイアス電圧の大きさよりも大きくすることによって、前記第２コイルの前記第１端の電圧の減少する方向への変動量、および前記第２コイルの前記第２端の電圧の減少する方向への変動量を制御する、請求項３記載の信号伝達回路。
  7. 前記制御回路が、前記第２制御電圧の大きさと、前記バイアス電圧の大きさを等しくすることによって、前記第２コイルの前記第１端の電圧の増加する方向への変動量、および前記第２コイルの前記第２端の電圧の増加する方向への変動量を制御する、請求項３記載の信号伝達回路。
  8. 前記制御回路が、前記第２制御電圧の大きさを、前記バイアス電圧の大きさよりも小さくすることによって、前記第２コイルの前記第１端の電圧の増加する方向への変動量、および前記第２コイルの前記第２端の電圧の増加する方向への変動量を制御する、請求項３記載の信号伝達回路。
  9. 前記制御回路が、前記第２制御電圧の大きさを、前記バイアス電圧の大きさよりも大きくすることによって、前記第２コイルの前記第１端の電圧の増加する方向への変動量、および前記第２コイルの前記第２端の電圧の増加する方向への変動量を制御する、請求項３記載の信号伝達回路。
  10. 前記第２回路は、
    前記第２コイルの前記第１端に接続される第１定電流回路と、
    前記第２コイルの前記第２端に接続される第２定電流回路とを備え、
    前記第１の定電流回路は、前記第２コイルの前記第１端に電流を供給する第１の定電流源を含み、
    前記第２の定電流回路は、前記第２コイルの前記第２端に電流を供給する第２の定電流源を含み、
    前記トランスの前記第１コイルと前記第２コイル間に生じた電位差によって、前記第２コイルの前記第１端の電圧が減少する方向への変動量を前記第１のダイオードによって抑制した後、前記第１の定電流源は、前記第２コイルの前記第１端に電流を供給することによって、前記第２コイルの前記第１端の電圧が定常状態に戻るまでの時間を短縮し、
    前記トランスの前記第１コイルと前記第２コイル間に生じた電位差によって、前記第２コイルの前記第２端の電圧が減少する方向への変動量を前記第３のダイオードによって抑制した後、前記第２の定電流源は、前記第２コイルの前記第２端に電流を供給することによって、前記第２コイルの前記第２端の電圧が定常状態に戻るまでの時間を短縮する、請求項３記載の信号伝達回路。
  11. 前記第２回路は、
    前記第２コイルの前記第１端に接続される第１定電流回路と、
    前記第２コイルの前記第２端に接続される第２定電流回路とを備え、
    前記第１の定電流回路は、前記第２コイルの前記第１端から電流を引き抜く第３の定電流源を含み、
    前記第２の定電流回路は、前記第２コイルの前記第２端から電流を引き抜く第４の定電流源を含み、
    前記トランスの前記第１コイルと前記第２コイル間に生じた電位差によって、前記第２コイルの前記第１端の電圧が増大する方向への変動量を前記第２のダイオードで抑制した後、前記第３の定流源は、前記第２コイルの前記第１端から電流を引き抜くことによって、前記第２コイルの前記第１端の電圧が定常状態に戻るまでの時間を短くし、
    前記トランスの前記第１コイルと前記第２コイル間に生じた電位差によって、前記第２コイルの前記第２端の電圧が増大する方向への変動量を前記第４のダイオードで抑制した後、前記第４の定流源は、前記第２コイルの前記第２端から電流を引き抜くことによって、前記第２コイルの前記第２端の電圧が定常状態に戻るまでの時間を短くする、請求項３記載の信号伝達回路。
  12. 第１コイルおよび第２コイルを有するトランスと、
    前記第１コイルに接続され、入力される第１信号の論理値の変化に応じて前記第１コイルの第１端、および第２端への送信信号を生成して出力する第１回路と、
    前記第２コイルに接続され、前記第１回路に入力される前記第１信号を反映した第２信号を生成して出力する第２回路とを備え、
    前記第２回路は、
    ２つの入力端子が前記第２コイルの第１端、第２端に接続され、前記第１端、第２端に発生する各電圧信号を検出し、前記検出の結果に基づいて前記第２信号を出力する検出回路と、
    前記第２コイルの前記第１端に順方向に接続された第１のダイオードと、逆方向に接続された第２のダイオードで構成される第１整流回路と、
    前記第１整流回路の前記第１のダイオードおよび前記第２のダイオードのそれぞれの両端に印加する電圧を制御する制御回路とを備え、
    前記第２コイルの前記第２端が基準電源に接続される、信号伝達回路。
  13. 第１コイルおよび第２コイルを有する第１のトランスと、
    第３コイルおよび第４コイルを有する第２のトランスと、
    前記第１コイルに接続され、入力される第１信号の立ち上がりに応じて前記第１コイルの第１端、および第２端への第１の送信信号を生成して出力し、かつ前記第３コイルに接続され、入力される第１信号の立下りに応じて前記第３コイルの第１端、および第２端への第２の送信信号を生成して出力する第１回路と、
    前記第２コイルおよび前記第４コイルに接続され、前記第１回路に入力される前記第１信号を反映した第２信号を生成して出力する第２回路とを備え、
    前記第２回路は、
    ２つの入力端子が前記第２コイルの第１端、第２端に接続され、前記第１端、第２端に発生する各電圧信号を検出し、前記検出の結果に基づいてセット信号を出力する第１の検出回路と、
    ２つの入力端子が前記第４コイルの第１端、第２端に接続され、前記第１端、第２端に発生する各電圧信号を検出し、前記検出の結果に基づいてリセット信号を出力する第２の検出回路と、
    前記第１の検出回路からの前記セット信号を受けるセット端子と、前記第２の検出回路からの前記リセット信号を受けるリセット端子とを有し、前記第１回路に入力される前記第１信号を反映した第２信号を出力するラッチ回路と、
    前記第２コイルの前記第１端に順方向に接続された第１のダイオードと、逆方向に接続された第２のダイオードで構成される第１整流回路と、
    前記第２コイルの前記第２端に順方向に接続された第３のダイオードと、逆方向に接続された第４のダイオードで構成される第２整流回路と、
    前記第４コイルの前記第１端に順方向に接続された第５のダイオードと、逆方向に接続された第６のダイオードで構成される第３整流回路と、
    前記第４コイルの前記第２端に順方向に接続された第７のダイオードと、逆方向に接続された第８のダイオードで構成される第４整流回路と、
    前記第１整流回路の前記第１のダイオードおよび前記第２のダイオードのそれぞれの両端に印加する電圧と、前記第２整流回路の前記第３のダイオードおよび前記第４のダイオードのそれぞれの両端に印加する電圧を制御する第１の制御回路と、
    前記第３整流回路の前記第５のダイオードおよび前記第６のダイオードのそれぞれの両端に印加する電圧と、前記第４整流回路の前記第７のダイオードおよび前記第８のダイオードのそれぞれの両端に印加する電圧を制御する第２の制御回路とを備えた、信号伝達回路。
  14. パワー半導体スイッチング素子と、
    前記パワー半導体スイッチング素子を駆動するドライバ部と、
    前記パワー半導体スイッチング素子を制御する制御信号を生成する制御装置と、
    請求項１〜請求項１２のいずれか１項に記載の信号伝達回路とを備え、
    前記信号伝達回路は、前記制御装置と前記ドライバ部との間に設けられ、前記制御装置と前記ドライバ部とを絶縁し、
    前記信号伝達回路は、前記制御装置からの前記制御信号を前記第１信号として受けて、前記第２信号を出力信号として前記ドライバ部に出力する、電力変換装置。
  15. パワー半導体スイッチング素子と、
    前記パワー半導体スイッチング素子を駆動するドライバ部と、
    前記パワー半導体スイッチング素子を制御する制御信号を生成する制御装置と、
    前記パワー半導体スイッチング素子の異常状態を検出する異常検出部と、
    第１信号伝達回路として、請求項１〜請求項１２のいずれか１項に記載の信号伝達回路と、
    第２信号伝達回路として、請求項１〜請求項１２のいずれか１項に記載の信号伝達回路とを備え、
    前記第１信号伝達回路は、前記制御装置と前記ドライバ部との間に設けられ、前記制御装置と前記ドライバ部とを絶縁し、
    前記第１信号伝達回路は、前記制御装置からの前記制御信号を受けて、出力信号として前記ドライバ部に出力し、
    前記第２信号伝達回路は、前記制御装置と前記異常検出部との間に接続され、前記制御装置と前記異常検出部とを絶縁し、
    前記第２信号伝達回路は、前記異常検出部から出力される異常検出信号を受けて、出力信号として前記制御装置に出力する、電力変換装置。
JP2018543585A 2016-10-05 2017-05-18 信号伝達回路および電力変換装置 Active JP6793741B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016197094 2016-10-05
JP2016197094 2016-10-05
PCT/JP2017/018668 WO2018066165A1 (ja) 2016-10-05 2017-05-18 信号伝達回路および電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2018066165A1 true JPWO2018066165A1 (ja) 2019-07-18
JP6793741B2 JP6793741B2 (ja) 2020-12-02

Family

ID=61830850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018543585A Active JP6793741B2 (ja) 2016-10-05 2017-05-18 信号伝達回路および電力変換装置

Country Status (5)

Country Link
US (1) US10998832B2 (ja)
JP (1) JP6793741B2 (ja)
CN (1) CN109792244B (ja)
DE (1) DE112017005058T5 (ja)
WO (1) WO2018066165A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6843799B2 (ja) * 2018-06-11 2021-03-17 三菱電機株式会社 半導体装置及び電力変換システム
WO2021024778A1 (ja) * 2019-08-07 2021-02-11 パナソニックＩｐマネジメント株式会社 伝送装置、パワーデバイス駆動回路および信号伝送方法
US11575305B2 (en) * 2020-10-08 2023-02-07 Skyworks Solutions, Inc. Interface for passing control information over an isolation channel
US11539559B2 (en) 2020-10-08 2022-12-27 Skyworks Solutions, Inc. Demodulator for an isolation communication channel for dual communication
US11888658B2 (en) 2020-10-08 2024-01-30 Skyworks Solutions, Inc. Transmitter for dual communication over an isolation channel
WO2023162537A1 (ja) * 2022-02-28 2023-08-31 ローム株式会社 パルス受信回路、信号伝達装置、電子機器、車両

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55109059A (en) * 1979-02-07 1980-08-21 Fuji Electric Co Ltd Digital signal transmission device
US5142432A (en) * 1991-10-21 1992-08-25 General Motors Corporation Fault detection apparatus for a transformer isolated transistor drive circuit for a power device
US5686854A (en) * 1996-03-14 1997-11-11 Magl Power Inc. Isolated driver circuit for high frequency solid-state switches
JP2000216833A (ja) * 1999-01-25 2000-08-04 Hitachi Ltd 受信回路インタフェ―ス
US6630650B2 (en) * 2000-08-18 2003-10-07 Luxine, Inc. Induction heating and control system and method with high reliability and advanced performance features
JP2017063565A (ja) * 2015-09-25 2017-03-30 株式会社デンソーウェーブ ロボットシステム
US9906163B2 (en) * 2014-11-21 2018-02-27 B&R Industrial Automation GmbH Device and method for safe control of a semiconductor switch of an inverter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3126440A (en) * 1964-03-24 Shielding and sealing gasket material
US3128440A (en) * 1959-05-28 1964-04-07 Ariel R Davis Electrical apparatus for controlling current and voltage
US4502918A (en) 1981-06-10 1985-03-05 Macmillan Bloedel Limited Two-stage chemical treatment of mechanical wood pulp with sodium sulfite
US9231402B2 (en) * 2007-12-26 2016-01-05 Silicon Laboratories Inc. Circuit device and method of suppressing a power event

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55109059A (en) * 1979-02-07 1980-08-21 Fuji Electric Co Ltd Digital signal transmission device
US5142432A (en) * 1991-10-21 1992-08-25 General Motors Corporation Fault detection apparatus for a transformer isolated transistor drive circuit for a power device
US5686854A (en) * 1996-03-14 1997-11-11 Magl Power Inc. Isolated driver circuit for high frequency solid-state switches
JP2000216833A (ja) * 1999-01-25 2000-08-04 Hitachi Ltd 受信回路インタフェ―ス
US6630650B2 (en) * 2000-08-18 2003-10-07 Luxine, Inc. Induction heating and control system and method with high reliability and advanced performance features
US9906163B2 (en) * 2014-11-21 2018-02-27 B&R Industrial Automation GmbH Device and method for safe control of a semiconductor switch of an inverter
JP2017063565A (ja) * 2015-09-25 2017-03-30 株式会社デンソーウェーブ ロボットシステム

Also Published As

Publication number Publication date
CN109792244A (zh) 2019-05-21
DE112017005058T5 (de) 2019-06-19
US20190222107A1 (en) 2019-07-18
JP6793741B2 (ja) 2020-12-02
CN109792244B (zh) 2023-08-04
US10998832B2 (en) 2021-05-04
WO2018066165A1 (ja) 2018-04-12

Similar Documents

Publication Publication Date Title
JP6793741B2 (ja) 信号伝達回路および電力変換装置
US9473133B2 (en) Control device
WO2016203937A1 (ja) 電力用半導体素子の駆動制御回路
JP5543402B2 (ja) リンギング抑制回路
US9660476B2 (en) Circuit arrangement for discharging an electrical energy store and power converter comprising such a circuit arrangement
JP4957495B2 (ja) 信号伝達回路
US10712426B2 (en) Fault tolerant digital input receiver circuit
US11271558B2 (en) Smart electronic switch
KR20130055499A (ko) 단락 검출 회로 및 단락 검출 방법
JP2007097261A (ja) 直列半導体スイッチ装置
IT201800001660A1 (it) Circuito di pilotaggio, sistema e procedimento corrispondenti
JP6415785B2 (ja) バースト光受信器
JP2020148464A (ja) ボルテージディテクタ
US9874479B2 (en) Temperature detection device
JP6272471B2 (ja) 静電放電保護回路及び静電放電保護方法
US7548096B2 (en) Current to voltage converter and current to voltage conversion method
TW202226698A (zh) 湧浪電流抑制電路
EP2161761A2 (en) Relay circuit
JP7310344B2 (ja) 信号検出回路
FR3097984A1 (fr) Compensation de chute de tension
CN113960462B (zh) 开关应用的过电流感测方案
WO2021192581A1 (ja) 電池電圧均等化装置
CN110417286B (zh) 电力变换装置的驱动电路以及电力变换装置
KR102486844B1 (ko) 회로 보호 장치 및 방법
JP2021093676A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201110

R150 Certificate of patent or registration of utility model

Ref document number: 6793741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250