JP6786796B2 - 電子デバイス、電子デバイスの製造方法、電子機器および移動体 - Google Patents
電子デバイス、電子デバイスの製造方法、電子機器および移動体 Download PDFInfo
- Publication number
- JP6786796B2 JP6786796B2 JP2015247799A JP2015247799A JP6786796B2 JP 6786796 B2 JP6786796 B2 JP 6786796B2 JP 2015247799 A JP2015247799 A JP 2015247799A JP 2015247799 A JP2015247799 A JP 2015247799A JP 6786796 B2 JP6786796 B2 JP 6786796B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- electronic device
- layer
- metal
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Wire Bonding (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
前記第1面上に配置され、窒素およびクロムを含む第1金属膜と、
前記第1金属膜の前記第1面と反対側の面に配置され、金を含む第2金属膜と、を有し、
前記第1金属膜は、前記第1金属膜中の窒素原子の数がクロム原子の数の20%以上、100%以下の領域を含んでいることを特徴とする。
これにより、第1金属膜と第2金属膜との接合強度を高めることができる。また、このような構成によれば電子デバイスを比較的簡単に製造することができる。
これにより、第1金属膜および第2金属膜からなる金属膜構造体と基材との接合強度をより高くすることができる。
これにより、例えば、第2金属膜とボンディングワイヤーとの接合強度をより高くすることができる。
これにより、第1金属膜および第2金属膜からなる金属膜構造体と基材との接合強度をより高くすることができると共に、第1金属膜および第2金属膜からなる金属膜構造体と基材との接合強度をより高くすることができる。
前記第1面上に配置され、窒素およびクロムを含む第1金属膜と、
前記第1金属膜の前記第1面と反対側の面に配置され、金を含む第2金属膜と、を有し、
前記第1金属膜は、前記第1金属膜中の窒素原子の分布が、前記第1金属膜の前記基材側の第1領域および前記第2金属膜側の第2領域よりも、前記第1領域および前記第2領域に挟まれた第3領域の方が大きい領域を含んでいることを特徴とする。
これにより、第1金属膜と第2金属膜との接合強度を高めることができる。また、このような構成によれば電子デバイスを比較的簡単に製造することができる。
これにより、第1金属膜と第2金属膜との接合強度をより高めることができる。
これにより、第1金属膜および第2金属膜からなる金属膜構造体と基材との接合強度をより高くすることができる。
これにより、例えば、第2金属膜とボンディングワイヤーとの接合強度をより高くすることができる。
これにより、第1金属膜および第2金属膜からなる金属膜構造体と基材との接合強度をより高くすることができると共に、第1金属膜および第2金属膜からなる金属膜構造体と基材との接合強度をより高くすることができる。
これにより、例えば、電子デバイスを振動素子、電子部品を搭載する基板等に適用することができ、利便性が向上する。
前記圧電基板に配置されている励振電極と、
前記圧電基板に配置され、前記励振電極と電気的に接続されている接続電極と、を有し、
前記基材が前記圧電基板であり、
前記励振電極および前記接続電極の少なくとも一方が前記第1金属膜および前記第2金属膜を有していることが好ましい。
これにより、優れた特性を有する振動素子が得られる。
前記基材上に、窒素を含む雰囲気下で、クロムを含む第1金属膜をスパッタリングで成膜する第1成膜工程と、
前記第1金属膜上に、金を含む第2金属膜をスパッタリングで成膜する第2成膜工程と、を含んでいることを特徴とする。
これにより、第1金属膜と第2金属膜との接合強度を高めることができ、機械的強度の高い金属膜構造を有する電子デバイスを容易に製造することができる。
これにより、第1金属膜および第2金属膜からなる金属膜構造体と基材との接合強度をより高くすることができる。
これにより、第1金属膜と第2金属膜との接合強度をより高めることができる。
これにより、信頼性の高い電子機器が得られる。
これにより、信頼性の高い移動体が得られる。
図1は、本発明の第1実施形態に係る電子デバイスの断面図である。図2は、従来構成の電子デバイスの元素分布を示すグラフである。図3は、図1に示す電子デバイスの元素分布を示すグラフである。図4は、Cr(クロム)原子の拡散を低減する原理を示すイメージ図である。図5は、金属膜構造体と基材との密着強度を示すグラフである。図6は、SAICAS法を説明する図である。図7は、第2金属膜とボンディングワイヤーとの接合強度を示すグラフである。図8は、シェアテストを説明する図である。図9は、第1金属膜中のN(窒素)原子の分布を示す図である。図10ないし図13は、それぞれ、図1に示す電子デバイスの製造方法を説明する断面図である。なお、以下では、説明の便宜上、図1中の上側を「上」とし、下側を「下」とする。
図14は、本発明の第2実施形態に係る電子デバイスとしての振動素子を上側から見た斜視図である。図15は、図14に示す振動素子を下側から見た斜視図である。図16は、図14中のA−A線断面図である。図17は、加熱処理後の水晶基板の撓みを示すグラフである。図18は、図14に示す振動素子の周波数温度特性のばらつきを示すグラフである。図19は、従来の振動素子の周波数温度特性のばらつきを示すグラフである。
図20は、本発明の第3実施形態に係る電子デバイスとしての振動素子を上側から見た斜視図である。図21は、図20に示す振動素子を下側から見た斜視図である。図22は、図20中のB−B線断面図である。
図23は、本発明の第4実施形態に係る電子デバイスの断面図である。
図24は、本発明の第5実施形態に係る電子デバイスである振動子の断面図である。図25は、接合前のベースおよびリッドを示す拡大断面図である。
図27は、本発明の第6実施形態に係る電子デバイスとしての振動素子の断面図である。図28ないし図30は、それぞれ、図27に示す振動素子の製造方法を説明する断面図である。図31は、サンプル1の撓み量を示すグラフである。図32は、サンプル3の撓み量を示すグラフである。図33は、サンプル1の周波数温度特性のばらつきを示すグラフである。図34は、サンプル2の周波数温度特性のばらつきを示すグラフである。図35は、サンプル3の周波数温度特性のばらつきを示すグラフである。なお、図27は、図14中のA−A線断面図に相当する図である。
まず、図28に示すように、水晶基板210の表面に第1金属膜221Aを形成する。具体的には、酸素(酸化剤)を供給しながら、水晶基板210上に、第1金属膜221Aの主成分金属材料(Cr、Ni等)を真空蒸着法、スパッタリング法のような各種気相成膜法によって成膜する。すると、主成分金属材料が成膜されると共に酸化され、水晶基板210上に主成分金属材料の酸化物を主材料とする第1金属膜221Aが得られる。このような方法によれば、酸化率が均質な第1金属膜221Aを簡単に形成することができる。なお、酸素供給量としては、特に限定されないが、5sccm以上、10sccm以下程度(1atm、25℃)であることが好ましい。
次に、図29に示すように、第1金属膜221Aの表面に第2金属膜222Aを形成する。第2金属膜222Aは、第1金属膜221A上に、第2金属膜222Aの構成材料(Au、Pt等)を真空蒸着法、スパッタリング法のような各種気相成膜法によって成膜することで得られる。
次に、図30に示すように、第1、第2金属膜221A、222Aの積層体をパターニングすることで、第1、第2電極230、240を得る。なお、積層体のパターニングは、フォトリソグラフィー技法およびエッチング技法(ウエットエッチング、ドライエッチング等)を用いて行うことができる。以上によって、振動素子200が得られる。
[振動素子の製造]
(サンプル1)
まず、ATカットの水晶基板を用意し、水晶基板上に蒸着法により酸素を供給しながらクロムを成膜した。これにより、酸化クロムを主材料とする第1金属膜を得た。なお、酸素供給量を5sccm(1atm、25℃)とした。次に、第1金属膜上に蒸着法により金を成膜した。これにより第2金属膜を得た。次に、第1金属膜および第2金属膜からなる積層体をフォトリソグラフィーおよびウェットエッチングによってパターニングして電極を得た。このようにして2層構造の電極を備えた振動素子を製造した。なお、電極の構造は、以下の通りである。
・第1金属膜主成分:酸化クロム(Cr2O3)
・第1金属膜の平均厚さ:15nm
・第1金属膜の酸化率:40%
・第2金属膜主成分:金(Au)
・第2金属膜の平均厚さ:200nm
第1金属膜を成膜する際の酸素供給量を10sccm(1atm、25℃)に変更した以外は、前述したサンプル1と同様にして振動素子を製造した。なお、得られた電極の構造は、以下の通りである。
・第1金属膜主成分:酸化クロム(Cr2O3)
・第1金属膜の平均厚さ:15nm
・第1金属膜の酸化率:40%
・第2金属膜主成分:金(Au)
・第2金属膜の平均厚さ:200nm
第1金属膜を成膜する際に酸素を供給しなかった以外は、前述したサンプル1と同様にして振動素子を製造した。すなわち、まず、ATカットの水晶基板を用意し、水晶基板上に蒸着法により酸素を供給せずにクロムを成膜し、クロムを主材料とする第1金属膜を得た。次に、第1金属膜上に蒸着法により金を成膜し、金を主材料とする第2金属膜を得た。次に、第1金属膜および第2金属膜からなる積層体をフォトリソグラフィーおよびウェットエッチングによってパターニングして電極を得た。このようにして2層構造の電極を備えた振動素子を製造した。なお、電極の構造は、以下の通りである。
・第1金属膜主成分:クロム
・第1金属膜の平均厚さ:15nm
・第2金属膜主成分:金
・第2金属膜の平均厚さ:200nm
第1金属膜を省略した以外は、前述したサンプル1と同様にして振動素子を製造した。なお、電極の構造は、以下の通りである。
・第2金属膜主成分:金
・第2金属膜の平均厚さ:200nm
各サンプル1〜4について、下記の評価を行った。
各サンプル1〜4で得られた各10個の振動素子について、水晶基板と電極との間の剥離強度を評価した。なお、剥離強度の評価は、90°剥離試験(JIS−Z 0237)に準じて行った。その結果を下記の表1に示す。また、表1では、各サンプルについて、10個の振動素子の平均値を記入している。
サンプル1およびサンプル3で得られた振動素子について、260℃×2時間の条件で加熱処理を行い、加熱処理前後の水晶基板の撓みについて評価した。その結果を図31および図32に示す。
サンプル1、2、3で得られた各10個の振動素子について周波数温度特性を評価した。その結果を図33ないし図35に示す。図33ないし図35から分かるように、サンプル1、2では、サンプル3と比較して、10個の振動素子の周波数温度特性のバラつきが十分に低減されていることが分かる。
次に、本発明の電子デバイスを備える電子機器について説明する。
図36は、本発明の電子機器を適用したモバイル型(またはノート型)のパーソナルコンピューターの構成を示す斜視図である。
この図において、デジタルカメラ1300におけるケース(ボディー)1302の背面には表示部1310が設けられ、CCDによる撮像信号に基づいて表示を行う構成になっており、表示部1310は、被写体を電子画像として表示するファインダーとして機能する。また、ケース1302の正面側(図中裏面側)には、光学レンズ(撮像光学系)やCCDなどを含む受光ユニット1304が設けられている。そして、撮影者が表示部1310に表示された被写体像を確認し、シャッターボタン1306を押すと、その時点におけるCCDの撮像信号が、メモリー1308に転送・格納される。このようなデジタルカメラ1300には、例えば発振器として用いられる振動子500が内蔵されている。
このような電子機器は、振動子500を備えているので、優れた信頼性を有している。
次に、本発明の移動体を適用した自動車について説明する。
図39は、本発明の移動体を適用した自動車を示す斜視図である。
Claims (6)
- 第1面を有する基材と、
前記第1面上に配置され、窒素およびクロムを含む第1金属膜と、
前記第1金属膜の前記第1面と反対側の面に配置され、金を含む第2金属膜と、を有し、
前記第1金属膜は、前記基材側に配置されている第1の層と、
前記第2金属膜側に配置されている第2の層と、
前記第1の層および前記第2の層に挟まれた第3の層と、を有し、
前記第1金属膜中の窒素原子の分布は、前記第1の層および前記第2の層よりも、前記第3の層の方が大きく、
前記第1金属膜中の窒素原子の数は、クロム原子の数の20%以上、100%以下であることを特徴とする電子デバイス。 - 前記基材は、水晶、ガラスおよびシリコンのうちの1つを含んでいる請求項1に記載の電子デバイス。
- 圧電基板と、
前記圧電基板に配置されている励振電極と、
前記圧電基板に配置され、前記励振電極と電気的に接続されている接続電極と、を有し、
前記基材が前記圧電基板であり、
前記励振電極および前記接続電極の少なくとも一方が前記第1金属膜および前記第2金属膜を有している請求項1に記載の電子デバイス。 - 基材を準備する工程と、
前記基材上に、窒素を含む雰囲気下で、クロムを含む第1金属膜をスパッタリングで成膜する第1成膜工程と、
前記第1金属膜上に、金を含む第2金属膜をスパッタリングで成膜する第2成膜工程と、を含み、
前記第1金属膜は、前記基材側に配置されている第1の層と、
前記第2金属膜側に配置されている第2の層と、
前記第1の層および前記第2の層に挟まれた第3の層と、を有し、
前記第1成膜工程は、前記第1金属膜中の窒素原子の数がクロム原子の数の20%以上、100%以下となり、かつ、前記第1金属膜中の窒素原子の分布が前記第1の層および前記第2の層よりも、前記第3の層の方が大きくなるように成膜する工程であることを特徴とする電子デバイスの製造方法。 - 請求項1ないし3のいずれか1項に記載の電子デバイスを備えていることを特徴とする電子機器。
- 請求項1ないし3のいずれか1項に記載の電子デバイスを備えていることを特徴とする移動体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015247799A JP6786796B2 (ja) | 2015-12-18 | 2015-12-18 | 電子デバイス、電子デバイスの製造方法、電子機器および移動体 |
CN201610181833.1A CN106052666B (zh) | 2015-04-03 | 2016-03-28 | 电子器件、电子器件的制造方法、电子设备以及移动体 |
US15/086,620 US10340440B2 (en) | 2015-04-03 | 2016-03-31 | Electronic device, method for producing electronic device, electronic apparatus, and moving object |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015247799A JP6786796B2 (ja) | 2015-12-18 | 2015-12-18 | 電子デバイス、電子デバイスの製造方法、電子機器および移動体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017112576A JP2017112576A (ja) | 2017-06-22 |
JP6786796B2 true JP6786796B2 (ja) | 2020-11-18 |
Family
ID=59081310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015247799A Active JP6786796B2 (ja) | 2015-04-03 | 2015-12-18 | 電子デバイス、電子デバイスの製造方法、電子機器および移動体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6786796B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7379845B2 (ja) * | 2019-03-28 | 2023-11-15 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、電子デバイス、電子機器および移動体 |
CN112151400B (zh) * | 2020-09-23 | 2023-04-21 | 锦州七七七微电子有限责任公司 | 一种解决smd管壳键合点金铝系统的方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07154044A (ja) * | 1993-11-30 | 1995-06-16 | Mitsui Mining & Smelting Co Ltd | 端面電極およびその形成方法 |
JPH11205898A (ja) * | 1998-01-16 | 1999-07-30 | Mitsubishi Electric Corp | 誘電体薄膜素子用電極およびその製造方法とそれを用いた超音波振動子 |
JP4543545B2 (ja) * | 2000-12-08 | 2010-09-15 | 株式会社村田製作所 | 圧電薄膜共振子の電極構造の形成方法 |
JP6163833B2 (ja) * | 2013-03-29 | 2017-07-19 | セイコーエプソン株式会社 | 電子部品、電子部品の製造方法、電子機器および移動体 |
JP2015213230A (ja) * | 2014-05-02 | 2015-11-26 | セイコーエプソン株式会社 | 電子部品、電子部品の製造方法、電子機器および移動体 |
-
2015
- 2015-12-18 JP JP2015247799A patent/JP6786796B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017112576A (ja) | 2017-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8310317B2 (en) | Vibrating member, vibrating device, and electronic apparatus | |
JP6051885B2 (ja) | 振動素子、振動子、発振器、電子機器および移動体 | |
CN105987690B (zh) | 振动片、振子、振动装置、振荡器、电子设备以及移动体 | |
US9246471B2 (en) | Resonator element, resonator, oscillator, electronic device, and mobile object | |
KR20140118840A (ko) | 진동 소자, 진동자, 발진기, 전자 기기 및 이동체 | |
US10103710B2 (en) | Resonator, oscillator, electronic apparatus, and mobile object | |
JP2014138414A (ja) | 振動素子、振動子、発振器、電子機器および移動体 | |
TW201526542A (zh) | 振動元件、振動子、振盪器、電子機器及移動體 | |
JP6786796B2 (ja) | 電子デバイス、電子デバイスの製造方法、電子機器および移動体 | |
JP2015231009A (ja) | 電子デバイスパッケージ用基板および電子デバイスパッケージ用基板の製造方法 | |
JP6287208B2 (ja) | 振動子、発振器、電子機器、物理量センサーおよび移動体 | |
JP6163833B2 (ja) | 電子部品、電子部品の製造方法、電子機器および移動体 | |
JP6375611B2 (ja) | 振動片、振動子、発振器、電子機器および移動体 | |
JP2014200050A (ja) | 振動素子、振動子、発振器、電子機器および移動体 | |
WO2015155995A1 (ja) | 電子デバイス、電子機器および移動体 | |
JP6375612B2 (ja) | 振動片、振動子、発振器、電子機器および移動体 | |
JP6163832B2 (ja) | 振動片、振動片の製造方法、振動子、発振器、電子機器および移動体 | |
JP2015231191A (ja) | 電子デバイスおよび電子デバイスの製造方法 | |
JP2015149592A (ja) | 振動素子、振動子、発振器、電子機器および移動体 | |
US10340440B2 (en) | Electronic device, method for producing electronic device, electronic apparatus, and moving object | |
JP2014200040A (ja) | 振動片の周波数調整方法、振動子の製造方法、振動片、発振器、電子機器および移動体 | |
JP2015231001A (ja) | 電子デバイスおよび電子デバイスの製造方法 | |
JP6472941B2 (ja) | Atカット水晶基板の加工方法および振動素子の製造方法 | |
JP2015128266A (ja) | 振動子の製造方法 | |
JP6217108B2 (ja) | 振動素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200331 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200525 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200929 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201012 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6786796 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |