JP6776490B2 - Semiconductor inspection equipment and its manufacturing method - Google Patents

Semiconductor inspection equipment and its manufacturing method Download PDF

Info

Publication number
JP6776490B2
JP6776490B2 JP2015257482A JP2015257482A JP6776490B2 JP 6776490 B2 JP6776490 B2 JP 6776490B2 JP 2015257482 A JP2015257482 A JP 2015257482A JP 2015257482 A JP2015257482 A JP 2015257482A JP 6776490 B2 JP6776490 B2 JP 6776490B2
Authority
JP
Japan
Prior art keywords
electrode pads
semiconductor inspection
polymer layer
substrate
probe pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015257482A
Other languages
Japanese (ja)
Other versions
JP2016195235A (en
Inventor
セオク チョ、ヨン
セオク チョ、ヨン
ヒョン リー、ダエ
ヒョン リー、ダエ
ユン チュン、ドー
ユン チュン、ドー
Original Assignee
エスイーエムシーエヌエス カンパニー リミテッド
エスイーエムシーエヌエス カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エスイーエムシーエヌエス カンパニー リミテッド, エスイーエムシーエヌエス カンパニー リミテッド filed Critical エスイーエムシーエヌエス カンパニー リミテッド
Publication of JP2016195235A publication Critical patent/JP2016195235A/en
Application granted granted Critical
Publication of JP6776490B2 publication Critical patent/JP6776490B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Manufacturing & Machinery (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)

Description

本発明は、半導体検査装置及びその製造方法に関する。 The present invention relates to a semiconductor inspection apparatus and a method for manufacturing the same.

最近、半導体回路の集積技術開発による半導体の小型化に伴い、半導体チップの検査装置にも高精度が求められている。ウエハ組立工程（Ｗａｆｅｒ Ｆａｂｒｉｃａｔｉｏｎ Ｐｒｏｃｅｓｓ）を経て半導体ウエハに形成された集積回路チップは、ウエハ状態で進行される電気的特性検査（Ｅｌｅｃｔｒｉｃａｌ Ｄｉｅ Ｓｏｒｔｉｎｇ；ＥＤＳ）によって良品と不良品に分類される。 Recently, with the miniaturization of semiconductors due to the development of integrated technology for semiconductor circuits, high precision is also required for semiconductor chip inspection equipment. An integrated circuit chip formed on a semiconductor wafer through a wafer assembly process is classified into a non-defective product and a defective product by an electrical characteristic inspection (EDS) carried out in a wafer state.

電気的特性検査には、通常、検査信号の発生と検査結果の判定を担当するテスタ（Ｔｅｓｔｅｒ）と、半導体ウエハのローディング（Ｌｏａｄｉｎｇ）とアンローディング（Ｕｎｌｏａｄｉｎｇ）を担当するプローブステーション（Ｐｒｏｂｅ Ｓｔａｔｉｏｎ）と、半導体ウエハとテスタの電気的連結を担当するプローブカード（Ｐｒｏｂｅ Ｃａｒｄ）で構成された検査装置が主に用いられている。 Electrical characteristic inspection usually includes a tester (Tester) in charge of generating an inspection signal and determining an inspection result, and a probe station (Probe Station) in charge of loading and unloading of a semiconductor wafer. , An inspection device composed of a probe card (Probe Card), which is in charge of electrical connection between a semiconductor wafer and a tester, is mainly used.

このうち、プローブカードは、通常、セラミックグリーンシートに回路パターンと電極パッド、ビア電極などを形成して積層した後、これを焼成させて製造したセラミック基板にプローブピンを接合した形で主に用いられる。 Of these, probe cards are usually mainly used in the form of a circuit pattern, electrode pads, via electrodes, etc. formed on a ceramic green sheet, laminated, and then fired to form a probe pin bonded to a ceramic substrate. Be done.

本発明の目的は、半導体検査装置及びその製造方法を提供することであり、より具体的には、基板の内部に電極を埋め込むことにより安定した形態の薄膜構造を有する半導体検査装置及びその製造方法を提供することである。 An object of the present invention is to provide a semiconductor inspection apparatus and a method for manufacturing the same, and more specifically, a semiconductor inspection apparatus having a thin film structure having a stable form by embedding an electrode inside a substrate and a method for manufacturing the same. Is to provide.

一実施例による半導体検査装置は、少なくとも一部が埋設される複数の電極パッドが形成された基板と、上記複数の電極パッドの上部にそれぞれ接合される複数のプローブピンと、を含む。 The semiconductor inspection apparatus according to one embodiment includes a substrate on which a plurality of electrode pads are formed in which at least a part thereof is embedded, and a plurality of probe pins bonded to upper portions of the plurality of electrode pads.

上記基板は、セラミック基板と、上記セラミック基板の上部に形成される高分子層と、を含み、上記複数の電極パッドは、上記高分子層の内部に埋設されることができる。 The substrate includes a ceramic substrate and a polymer layer formed on the upper portion of the ceramic substrate, and the plurality of electrode pads can be embedded inside the polymer layer.

上記高分子層は、ポリイミド（Ｐｏｌｙｉｍｉｄｅ）素材からなることができる。 The polymer layer can be made of a polyimide (Polyimide) material.

上記基板は、ビルドアップ（ｂｕｉｌｄ ｕｐ）の多層薄膜構造を有することができる。 The substrate can have a build-up multilayer thin film structure.

上記複数の電極パッドの表面には、レーザーハンダ（Ｌａｓｅｒ Ｓｏｌｄｅｒ）のためのハンダ層が形成されることができる。 A solder layer for laser solder (Laser Solder) can be formed on the surface of the plurality of electrode pads.

上記電極パッドと上記プローブピンが分離される場合、上記ハンダ層によってレーザー再ボンディング（Ｌａｓｅｒ ｒｅ−ｂｏｎｄｉｎｇ）されることができる。 When the electrode pad and the probe pin are separated from each other, laser rebonding can be performed by the solder layer.

他の実施例による半導体検査装置を製造する方法は、セラミック基板上に高分子材料を塗布して高分子層を形成し硬化させる段階と、上記高分子層の少なくとも一部を加工して複数の空間部を形成する段階と、上記複数の空間部をメッキによって満たして上記高分子層に複数の電極パッドを形成する段階と、上記複数の電極パッドの上部に複数のプローブピンをそれぞれ接合する段階と、を含む。 The method for manufacturing the semiconductor inspection apparatus according to the other embodiment includes a step of applying a polymer material on a ceramic substrate to form a polymer layer and curing it, and a plurality of processes of processing at least a part of the polymer layer. A stage of forming a space portion, a stage of filling the plurality of space portions by plating to form a plurality of electrode pads on the polymer layer, and a stage of joining a plurality of probe pins to the upper portions of the plurality of electrode pads. And, including.

上記複数の空間部を形成する段階は、フォトリソグラフィー（Ｐｈｏｔｏ Ｌｉｔｈｏｇｒａｐｈｙ）によって上記高分子層の表面に上記複数の電極パッドを埋め込む上記複数の空間部を形成することができる。 In the step of forming the plurality of space portions, the plurality of space portions in which the plurality of electrode pads are embedded in the surface of the polymer layer can be formed by photolithography (Photo Lithografy).

さらに他の実施例による半導体検査装置を製造する方法は、セラミック基板上に厚メッキによって複数の電極パッドを形成する段階と、上記セラミック基板上に上記複数の電極パッドを埋設するように高分子材料を塗布して高分子層を形成し硬化させる段階と、表面加工によって上記複数の電極パッドの表面を露出させる段階と、上記複数の電極パッドの上部に複数のプローブピンをそれぞれ接合する段階と、を含む。 The method of manufacturing the semiconductor inspection apparatus according to still another embodiment is a step of forming a plurality of electrode pads on a ceramic substrate by thick plating, and a polymer material such that the plurality of electrode pads are embedded on the ceramic substrate. To form a polymer layer and harden it, to expose the surfaces of the plurality of electrode pads by surface processing, and to join a plurality of probe pins to the upper portions of the plurality of electrode pads. including.

上記複数のプローブピンをそれぞれ接合する段階は、上記複数の電極パッドの表面にレーザーハンダ付け（Ｌａｓｅｒ Ｓｏｌｄｅｒｉｎｇ）によって上記複数のプローブピンを接合することができる。 At the stage of joining each of the plurality of probe pins, the plurality of probe pins can be joined to the surfaces of the plurality of electrode pads by laser soldering (Laser Soldering).

上記電極パッドと上記プローブピンが分離される場合、ハンダ層によってレーザー再ボンディング（Ｌａｓｅｒ ｒｅ−ｂｏｎｄｉｎｇ）する段階をさらに含むことができる。 When the electrode pad and the probe pin are separated, a step of laser re-bonding by a solder layer can be further included.

本発明によれば、基板の内部に電極パッドを埋め込むことにより、安定した形態の薄膜構造を有し、基板と電極パッド間の固着力を向上させることができる。 According to the present invention, by embedding the electrode pad inside the substrate, it has a thin film structure in a stable form, and the adhesive force between the substrate and the electrode pad can be improved.

一実施例による半導体検査装置の概略的な構造を示す斜視図である。It is a perspective view which shows the schematic structure of the semiconductor inspection apparatus by one Example. 一実施例による半導体検査装置の基板を示す平面図である。It is a top view which shows the substrate of the semiconductor inspection apparatus by one Example. 図１のＡ−Ａ'切断面を示す部分断面図である。It is a partial cross-sectional view which shows the cut surface of AA' of FIG. 一実施例による半導体検査装置のレーザー再ボンディングを説明するための図である。It is a figure for demonstrating the laser rebonding of the semiconductor inspection apparatus by one Example. 一実施例による半導体検査装置を製造する方法を順次示す工程断面図である。It is a process sectional view which sequentially shows the method of manufacturing the semiconductor inspection apparatus by one Example. 一実施例による半導体検査装置を製造する方法を順次示す工程断面図である。It is a process sectional view which sequentially shows the method of manufacturing the semiconductor inspection apparatus by one Example. 一実施例による半導体検査装置を製造する方法を順次示す工程断面図である。It is a process sectional view which sequentially shows the method of manufacturing the semiconductor inspection apparatus by one Example. 他の実施例による半導体検査装置を製造する方法を順次示す工程断面図である。It is a process sectional view which sequentially shows the method of manufacturing the semiconductor inspection apparatus by another Example. 他の実施例による半導体検査装置を製造する方法を順次示す工程断面図である。It is a process sectional view which sequentially shows the method of manufacturing the semiconductor inspection apparatus by another Example. 他の実施例による半導体検査装置を製造する方法を順次示す工程断面図である。It is a process sectional view which sequentially shows the method of manufacturing the semiconductor inspection apparatus by another Example. 他の実施例による半導体検査装置を製造する方法を順次示す工程断面図である。It is a process sectional view which sequentially shows the method of manufacturing the semiconductor inspection apparatus by another Example.

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the present invention can be transformed into various other embodiments, and the scope of the invention is not limited to the embodiments described below. In addition, embodiments of the present invention are provided to more fully explain the present invention to those having average knowledge in the art. Therefore, the shape and size of the elements in the drawings may be exaggerated for a clearer explanation.

図１は、一実施例による半導体検査装置の概略的な構造を示す斜視図である。 FIG. 1 is a perspective view showing a schematic structure of a semiconductor inspection apparatus according to an embodiment.

図１を参照すると、半導体検査装置１００は、基板１１０及びプローブピン１２０を含む。上記半導体検査装置１００は、プローブカード（Ｐｒｏｂｅ Ｃａｒｄ）であり、回路パターン１１６及び電極パッド１１３が形成された基板１１０にプローブピン１２０が接合されて半導体ウエハとテスタを電気的に連結する。 Referring to FIG. 1, the semiconductor inspection apparatus 100 includes a substrate 110 and a probe pin 120. The semiconductor inspection device 100 is a probe card, and a probe pin 120 is bonded to a substrate 110 on which a circuit pattern 116 and an electrode pad 113 are formed to electrically connect a semiconductor wafer and a tester.

基板１１０は複数の電極パッド１１３を含み、複数の電極パッド１１３は基板１１０内に少なくとも一部が埋設される形で形成される。また、基板１１０は、セラミックなどの材質からなるセラミック層を含み、多層基板又は両面基板などであればよい。 The substrate 110 includes a plurality of electrode pads 113, and the plurality of electrode pads 113 are formed so that at least a part thereof is embedded in the substrate 110. Further, the substrate 110 may include a ceramic layer made of a material such as ceramic, and may be a multilayer substrate or a double-sided substrate.

上記基板１１０は、セラミック基板１１１と高分子層１１２を含み、支持層として下端にセラミック基板１１１が形成され、セラミック基板１１１の上部に高分子層１１２が形成されることができる。このとき、高分子層１１２の内部に複数の電極パッド１１３が埋設されることができる。 The substrate 110 includes a ceramic substrate 111 and a polymer layer 112, and a ceramic substrate 111 can be formed at the lower end as a support layer, and a polymer layer 112 can be formed on the upper portion of the ceramic substrate 111. At this time, a plurality of electrode pads 113 can be embedded inside the polymer layer 112.

プローブピン１２０は、複数個設けられ、複数の電極パッド１１３の上部にそれぞれ接合される。上記プローブピン１２０は、ウエハ（Ｗａｆｅｒ）の表面と接するほどにその位置の精度が重要である。例えば、レーザーハンダ付け（Ｌａｓｅｒ Ｓｏｌｄｅｒｉｎｇ）作業の時にプローブピン１２０がわずかにずれている場合は、位置がずれているプローブピン１２０を除去し、再度レーザーハンダ付け過程を経る。このとき、電極パッド１１３と基板１１０間の接着力（ａｄｈｅｓｉｏｎ）が良くないと、基板１１０の表面から電極パッド１１３が脱落し、この場合は、基板１１０全体をこれ以上用いることができなくなって廃棄する。よって、基板１１０の表面と電極パッド１１３間の接着力を向上させるために基板の表面処理の研究及び電極界面間の研究が活発に進行されている。 A plurality of probe pins 120 are provided and are bonded to the upper portions of the plurality of electrode pads 113, respectively. The accuracy of the position of the probe pin 120 is so important that it comes into contact with the surface of the wafer. For example, if the probe pin 120 is slightly misaligned during the laser soldering operation, the misaligned probe pin 120 is removed and the laser soldering process is performed again. At this time, if the adhesive force (adhesion) between the electrode pad 113 and the substrate 110 is not good, the electrode pad 113 falls off from the surface of the substrate 110, and in this case, the entire substrate 110 cannot be used any more and is discarded. To do. Therefore, in order to improve the adhesive force between the surface of the substrate 110 and the electrode pad 113, research on the surface treatment of the substrate and research on the interface between the electrodes are being actively promoted.

プローブピン１２０は、例えば、片持ち梁型であり、接合部１２１、本体部１２２、及び接触部１２３を含み、半導体製造に応用される微細薄板技術を用いて製造されることができる。 The probe pin 120 is, for example, a cantilever type, includes a joint portion 121, a main body portion 122, and a contact portion 123, and can be manufactured by using a fine thin plate technique applied to semiconductor manufacturing.

接合部１２１は、四角板の形状を有し、一端が基板１１０の電極パッド１１３と接合されて電気的に連結され、他端が本体部１２２の一端と連結されることができる。 The joint portion 121 has the shape of a square plate, one end of which is joined to the electrode pad 113 of the substrate 110 and electrically connected, and the other end of which can be connected to one end of the main body portion 122.

本体部１２２は、カンチレバー構造を有し、他端が接触部１２３の一端と連結されることができる。 The main body portion 122 has a cantilever structure, and the other end thereof can be connected to one end of the contact portion 123.

接触部１２３は、本体部１２２の他端に垂直に形成され、他端が被検査体（図示せず）と接触することができる。 The contact portion 123 is formed perpendicular to the other end of the main body portion 122, and the other end can come into contact with the object to be inspected (not shown).

なお、図１にはプローブピン１２０が片持ち梁型であることが示されているが、これに限定されず、垂直に接合されるストレート状に形成されるなど、多様な形状に変形されることができる。 Although FIG. 1 shows that the probe pin 120 is a cantilever type, the probe pin 120 is not limited to this, and can be deformed into various shapes such as being formed in a straight shape that is vertically joined. be able to.

図２は、一実施例による半導体検査装置の基板を示す平面図である。 FIG. 2 is a plan view showing a substrate of a semiconductor inspection apparatus according to an embodiment.

図２を参照すると、基板１１０の一面には、回路パターン１１６及び複数の電極パッド１１３が形成されることができる。回路パターン１１６は、基板１１０の内部に連結される導電性ビア１１４と、基板１１０の一面に配置された電極パッド１１３を電気的に連結することができる。 With reference to FIG. 2, a circuit pattern 116 and a plurality of electrode pads 113 can be formed on one surface of the substrate 110. In the circuit pattern 116, the conductive via 114 connected inside the substrate 110 and the electrode pad 113 arranged on one surface of the substrate 110 can be electrically connected.

また、複数の電極パッド１１３の上部には、後述する複数のプローブピン１２０がそれぞれ接合されて物理的及び電気的に連結される。 Further, a plurality of probe pins 120, which will be described later, are joined to the upper portions of the plurality of electrode pads 113, respectively, and physically and electrically connected.

ここで、電極パッド１１３は、基板１１０がセラミック素材などからなることにより付加的に構成されることができるものであり、基板１１０は、セラミックグリーンシートに配線パターン１１５とビア電極などを形成して積層した後にこれを焼成させて製造されることができる。しかしながら、基板１１０が焼成される過程で、セラミックグリーンシートには収縮が発生し、ビア電極はその位置が一部変わる。このため、焼成が終わった基板１１０のビア電極は、配置位置の精度が低い。 Here, the electrode pad 113 can be additionally configured by forming the substrate 110 from a ceramic material or the like, and the substrate 110 has a wiring pattern 115 and a via electrode formed on a ceramic green sheet. It can be produced by firing this after laminating. However, in the process of firing the substrate 110, the ceramic green sheet shrinks, and the position of the via electrode partially changes. Therefore, the via electrode of the substrate 110 that has been fired has low accuracy in the arrangement position.

よって、基板１１０の一面に別途の電極パッド１１３を形成し、回路パターン１１６を用いてビア電極と電極パッド１１３を電気的に連結することができる。 Therefore, a separate electrode pad 113 can be formed on one surface of the substrate 110, and the via electrode and the electrode pad 113 can be electrically connected by using the circuit pattern 116.

図３は、図１のＡ−Ａ'切断面を示す部分断面図である。 FIG. 3 is a partial cross-sectional view showing the AA'cut surface of FIG.

図３を参照すると、複数の電極パッド１１３が形成された基板１１０及び複数のプローブピン１２０を含めて半導体検査装置１００を形成する。 Referring to FIG. 3, the semiconductor inspection apparatus 100 is formed by including the substrate 110 on which the plurality of electrode pads 113 are formed and the plurality of probe pins 120.

基板１１０は複数の電極パッド１１３を含み、複数の電極パッド１１３は基板１１０内に少なくとも一部が埋設される形で形成される。ここで、複数の電極パッド１１３は、基板１１０内に全体が埋設され、表面が露出することができる。また、基板１１０は、セラミックなどの材質からなる層を含み、多層基板又は両面基板などであればよい。例えば、基板１１０は、ビルドアップ（ｂｕｉｌｄ ｕｐ）の多層薄膜構造を有することができる。 The substrate 110 includes a plurality of electrode pads 113, and the plurality of electrode pads 113 are formed so that at least a part thereof is embedded in the substrate 110. Here, the entire surface of the plurality of electrode pads 113 is embedded in the substrate 110 so that the surface can be exposed. Further, the substrate 110 may include a layer made of a material such as ceramic, and may be a multilayer substrate or a double-sided substrate. For example, the substrate 110 can have a build-up multilayer thin film structure.

例えば、セラミック層は、複数のセラミックグリーンシートを積層した後、これを焼成して製造されることができる。このような基板１１０には、セラミックグリーンシートによって多数のセラミック層が形成され、それぞれのセラミック層には、配線パターン１１５とこれを垂直に連結する導電性ビア１１４などが形成されることができる。 For example, the ceramic layer can be produced by laminating a plurality of ceramic green sheets and then firing the ceramic layer. A large number of ceramic layers are formed on such a substrate 110 by a ceramic green sheet, and a wiring pattern 115 and a conductive via 114 that vertically connects the wiring pattern 115 can be formed on each ceramic layer.

基板１１０の一面には、回路パターン１１６及び複数の電極パッド１１３が形成されることができる。回路パターン１１６は、基板１１０の内部に連結される導電性ビア１１４と、基板１１０の一面に配置された電極パッド１１３を電気的に連結することができる。 A circuit pattern 116 and a plurality of electrode pads 113 can be formed on one surface of the substrate 110. In the circuit pattern 116, the conductive via 114 connected inside the substrate 110 and the electrode pad 113 arranged on one surface of the substrate 110 can be electrically connected.

また、基板１１０は、セラミック基板１１１と高分子層１１２を含み、支持層としてセラミック基板１１１が形成され、上記セラミック基板１１１の上部に高分子層１１２が形成されることができる。このとき、高分子層１１２の内部に複数の電極パッド１１３が埋設されることができる。 Further, the substrate 110 includes a ceramic substrate 111 and a polymer layer 112, a ceramic substrate 111 is formed as a support layer, and the polymer layer 112 can be formed on the upper portion of the ceramic substrate 111. At this time, a plurality of electrode pads 113 can be embedded inside the polymer layer 112.

例えば、高分子層１１２の材質は、ポリイミド（Ｐｏｌｙｉｍｉｄｅ）からなることができる。ポリイミドは、耐熱性がよく、高温での特性変化が少ない。したがって、これを用いる場合、プローブピン１２０を接合するなどの工程で接合パッドに熱が加わっても高分子層１１２が損傷されることを防止することができる。また、ポリイミドを用いる場合、高分子層１１２の厚さを薄くすることができるため、基板１１０の厚さが大きく増加しない。 For example, the material of the polymer layer 112 can be made of polyimide (Polyimide). Polyimide has good heat resistance, and there is little change in characteristics at high temperatures. Therefore, when this is used, it is possible to prevent the polymer layer 112 from being damaged even if heat is applied to the bonding pad in a process such as bonding the probe pin 120. Further, when polyimide is used, the thickness of the polymer layer 112 can be reduced, so that the thickness of the substrate 110 does not increase significantly.

電極パッド１１３は、導電性物質で形成されることができる。電極パッド１１３は、例えば、Ａｇ、Ａｕ、Ｐｄ、Ｐｔ、Ｒｈ、Ｃｕ、Ｔｉ、Ｗ、Ｍｏ、Ｎｉ及びこれらの合金を材料として用いることができるが、これに限定されるものではない。このような複数の電極パッド１１３は、基板１１０の一面において互いに一定距離離隔して配置されることができる。また、電極パッド１１３は、メッキ、基板の回路パターン１１６形成工程、スクリーン印刷工法などの多様な方法により形成されることができるが、これに限定されない。 The electrode pad 113 can be made of a conductive material. For the electrode pad 113, for example, Ag, Au, Pd, Pt, Rh, Cu, Ti, W, Mo, Ni and alloys thereof can be used as materials, but the electrode pad 113 is not limited thereto. Such a plurality of electrode pads 113 can be arranged on one surface of the substrate 110 at a certain distance from each other. Further, the electrode pad 113 can be formed by various methods such as plating, a circuit pattern 116 forming step of a substrate, and a screen printing method, but the electrode pad 113 is not limited thereto.

複数の電極パッド１１３の上部には、後述する複数のプローブピン１２０がそれぞれ接合されて物理的及び電気的に連結される。 A plurality of probe pins 120, which will be described later, are joined to the upper portions of the plurality of electrode pads 113, respectively, and physically and electrically connected.

電極パッド１１３の基板１１０の表面との固着力は、プローブカード用スペーストランスフォーマ（Ｓｐａｃｅ Ｔｒａｎｓｆｏｒｍｅｒ）の重要な品質特性である。 The adhesion of the electrode pad 113 to the surface of the substrate 110 is an important quality characteristic of the space transformer for the probe card.

電極パッド１１３は、レーザーハンダ方法などを用いてプローブピン１２０が接合される電極パッドである。このように接合されたプローブピン１２０は、半導体ウエハの表面に実際に接触して電気的な信号をやり取りする通路となる。 The electrode pad 113 is an electrode pad to which the probe pin 120 is bonded by using a laser soldering method or the like. The probe pins 120 joined in this way serve as a passage that actually contacts the surface of the semiconductor wafer and exchanges electrical signals.

プローブピン１２０は、複数個設けられ、複数の電極パッド１１３の上部にそれぞれ接合される。プローブピン１２０と電極パッド１１３間には金属結合がなされるため、通常、プローブピン１２０と電極パッド１１３間の結合力が電極パッド１１３と基板１１０間の結合力より大きい。 A plurality of probe pins 120 are provided and are bonded to the upper portions of the plurality of electrode pads 113, respectively. Since a metal bond is formed between the probe pin 120 and the electrode pad 113, the bonding force between the probe pin 120 and the electrode pad 113 is usually larger than the bonding force between the electrode pad 113 and the substrate 110.

このため、プローブピン１２０を加圧する過程で、意図した通りにプローブピン１２０が電極パッド１１３から分離されず、電極パッド１１３がプローブピン１２０と共に基板１１０から分離される可能性がある。 Therefore, in the process of pressurizing the probe pin 120, the probe pin 120 may not be separated from the electrode pad 113 as intended, and the electrode pad 113 may be separated from the substrate 110 together with the probe pin 120.

よって、電極パッド１１３を基板１１０の内部に埋設することにより、電極パッド１１３と基板１１０間の固着力を増加させることができる。 Therefore, by embedding the electrode pad 113 inside the substrate 110, the adhesive force between the electrode pad 113 and the substrate 110 can be increased.

また、電極パッド１１３の表面には、レーザーハンダ（Ｌａｓｅｒ Ｓｏｌｄｅｒ）のためのハンダ層１３０が形成されることができる。上記ハンダ層１３０によって、電極パッド１１３とプローブピン１２０が分離される場合、レーザー再ボンディング（Ｌａｓｅｒ ｒｅ−ｂｏｎｄｉｎｇ）が可能となる。 Further, a solder layer 130 for laser solder (Laser Solder) can be formed on the surface of the electrode pad 113. When the electrode pad 113 and the probe pin 120 are separated by the solder layer 130, laser rebonding becomes possible.

ハンダ層１３０の材料としては、例えば、ＳｎＰｂ、ＳｎＡｇＣｕ、ＡｕＳｎなどのハンダペースト（Ｓｏｌｄｅｒ Ｐａｓｔｅ）や伝導性エポキシなどを用いることができる。しかしながら、プローブピン１２０を電極パッド１１３に結合させる方法はこれに限定されず、電極パッド１１３とプローブピン１２０の素材によって熱圧着などでプローブピン１２０の接合部を電極パッド１１３に直接接合させてもよい。 As the material of the solder layer 130, for example, a solder paste (Solder Paste) such as SnPb, SnAgCu, AuSn, a conductive epoxy, or the like can be used. However, the method of connecting the probe pin 120 to the electrode pad 113 is not limited to this, and the joint portion of the probe pin 120 may be directly bonded to the electrode pad 113 by thermocompression bonding or the like depending on the material of the electrode pad 113 and the probe pin 120. Good.

図４は、一実施例による半導体検査装置のレーザー再ボンディングを説明するための図である。 FIG. 4 is a diagram for explaining laser rebonding of the semiconductor inspection apparatus according to the embodiment.

図４を参照すると、基板１１０に複数の電極パッド１１３が埋設され、複数の電極パッド１１３の上部に複数のプローブピン１２０が接合される。プローブピン１２０と電極パッド１１３間には金属結合がなされるため、通常、プローブピン１２０と電極パッド１１３間の結合力が電極パッド１１３と基板１１０間の結合力より大きい。 Referring to FIG. 4, a plurality of electrode pads 113 are embedded in the substrate 110, and a plurality of probe pins 120 are joined to the upper portions of the plurality of electrode pads 113. Since a metal bond is formed between the probe pin 120 and the electrode pad 113, the bonding force between the probe pin 120 and the electrode pad 113 is usually larger than the bonding force between the electrode pad 113 and the substrate 110.

例えば、レーザー条件の確保に有利となるように、電極パッド１１３の厚さを２０〜２５μｍ程度に厚くすることができる。基板１１０の表面に薄膜を形成する場合、電極パッド１１３の上部にプローブピン１２０をレーザーハンダ付けによって置くが、このとき、位置補正のためにプローブピン１２０にせん断力（ｓｈｅａｒ ｆｏｒｃｅ）を加えると、基板１１０の表面と電極パッド１１３の界面にストレス（ｓｔｒｅｓｓ）が集中して電極パッド１１３が基板１１０の表面から離脱する場合が発生する。 For example, the thickness of the electrode pad 113 can be increased to about 20 to 25 μm so as to be advantageous for ensuring the laser conditions. When a thin film is formed on the surface of the substrate 110, the probe pin 120 is placed on the electrode pad 113 by laser soldering. At this time, when a shear force is applied to the probe pin 120 for position correction, a shear force is applied. When stress is concentrated on the interface between the surface of the substrate 110 and the electrode pad 113, the electrode pad 113 may be separated from the surface of the substrate 110.

これを防止するために、基板１１０内に電極パッド１１３を埋設して基板１１０が垂直壁面の役割をすることにより、電極パッド１１３と基板１１０間の固着力を向上させることができる。 In order to prevent this, the electrode pad 113 is embedded in the substrate 110 and the substrate 110 acts as a vertical wall surface, so that the adhesive force between the electrode pad 113 and the substrate 110 can be improved.

即ち、基板１１０内に電極パッド１１３を埋設し、電極パッド１１３の上部にプローブピン１２０を置いた後、位置補正のためにせん断力（ｓｈｅａｒ ｆｏｒｃｅ）が加わる場合、電極パッド１１３と基板１１０の表面からの分離ではなく、プローブピン１２０とハンダ層１３０間の分離が発生する構造を有するようになる。また、電極パッド１１３を基板１１０内に埋設することにより、底面のみでの結合力に加えて周りの壁面との結合力も形成されるため、基板１１０とプローブピン１２０間にはより堅固な結合力が形成される。 That is, when the electrode pad 113 is embedded in the substrate 110, the probe pin 120 is placed on the electrode pad 113, and then a shear force is applied for position correction, the surfaces of the electrode pad 113 and the substrate 110 are surfaced. The structure is such that the separation between the probe pin 120 and the solder layer 130 occurs instead of the separation from the probe pin 120. Further, by embedding the electrode pad 113 in the substrate 110, in addition to the bonding force only on the bottom surface, the bonding force with the surrounding wall surface is also formed, so that the bonding force between the substrate 110 and the probe pin 120 is stronger. Is formed.

また、プローブピン１２０と電極パッド１１３との分離が発生する場合にはハンダ層１３０によってさらにレーザー再ボンディングが可能となるため、プローブピン１２０と電極パッド１１３を容易に再結合させることができる。 Further, when the probe pin 120 and the electrode pad 113 are separated from each other, the solder layer 130 further enables laser rebonding, so that the probe pin 120 and the electrode pad 113 can be easily recombined.

以下、一実施形態による半導体検査装置を製造する方法を実施例を挙げて詳細に説明する。 Hereinafter, a method of manufacturing a semiconductor inspection apparatus according to an embodiment will be described in detail with reference to examples.

図５〜図７は、一実施例による半導体検査装置を製造する方法を順次示す工程断面図である。 5 to 7 are process cross-sectional views sequentially showing a method of manufacturing a semiconductor inspection apparatus according to an embodiment.

図５〜図７を参照すると、一実施例による半導体検査装置を製造する方法は、セラミック基板１１１上に高分子材料を塗布して高分子層１１２を形成し硬化させる段階と、高分子層１１２の少なくとも一部を加工して複数の空間部を形成する段階と、複数の空間部をメッキによって満たして高分子層１１２に複数の電極パッド１１３を形成する段階と、複数の電極パッド１１３の上部に複数のプローブピン１２０をそれぞれ接合する段階と、を含むことができる。 Referring to FIGS. 5 to 7, the method of manufacturing the semiconductor inspection apparatus according to the embodiment includes a step of applying a polymer material on a ceramic substrate 111 to form and cure the polymer layer 112, and a polymer layer 112. A step of forming a plurality of space portions by processing at least a part of the above, a step of filling the plurality of space portions by plating to form a plurality of electrode pads 113 on the polymer layer 112, and an upper portion of the plurality of electrode pads 113. Can include a step of joining a plurality of probe pins 120, respectively.

また、電極パッド１１３とプローブピン１２０が分離される場合、ハンダ層１３０によってレーザー再ボンディング（Ｌａｓｅｒ ｒｅ−ｂｏｎｄｉｎｇ）する段階をさらに含むことができる。 Further, when the electrode pad 113 and the probe pin 120 are separated, a step of laser rebonding by the solder layer 130 can be further included.

このような実施例によれば、基板１１０の内部に電極パッド１１３を埋め込むことにより、安定した形態の薄膜構造を有し、基板１１０と電極パッド１１３間の固着力を向上させることができる。また、電極パッド１１３を形成するためのメッキの厚さ及び高分子層１１２の厚さを厚くしなくてもよい。 According to such an embodiment, by embedding the electrode pad 113 inside the substrate 110, it is possible to have a thin film structure having a stable form and improve the adhesive force between the substrate 110 and the electrode pad 113. Further, it is not necessary to increase the thickness of the plating for forming the electrode pad 113 and the thickness of the polymer layer 112.

以下、図５〜図７を参照して一実施例の各工程についてより詳細に説明する。 Hereinafter, each step of one embodiment will be described in more detail with reference to FIGS. 5 to 7.

一実施例による半導体検査装置を製造する方法は、まず、図５に示されているように、セラミック基板１１１上に高分子材料を塗布して高分子層１１２を形成し、これを硬化させる。このとき、セラミック基板１１１は、複数のセラミック層が積層されて焼結されることができる。 In the method of manufacturing the semiconductor inspection apparatus according to the embodiment, first, as shown in FIG. 5, a polymer material is applied on the ceramic substrate 111 to form the polymer layer 112, and the polymer layer 112 is cured. At this time, the ceramic substrate 111 can be sintered by laminating a plurality of ceramic layers.

例えば、高分子層１１２を形成する高分子材料は、ポリイミド（Ｐｏｌｙｉｍｉｄｅ）からなることができる。ポリイミドは、耐熱性がよく、高温での特性変化が少ない。したがって、これを用いる場合、プローブピン１２０を接合するなどの工程で接合パッドに熱が加わっても高分子層１１２が損傷されることを防止することができる。しかしながら、高分子層１１２を形成する材料はこれに限定されない。 For example, the polymer material forming the polymer layer 112 can be made of polyimide (Polyimide). Polyimide has good heat resistance, and there is little change in characteristics at high temperatures. Therefore, when this is used, it is possible to prevent the polymer layer 112 from being damaged even if heat is applied to the joining pad in a step such as joining the probe pin 120. However, the material forming the polymer layer 112 is not limited to this.

このように形成された高分子層１１２の少なくとも一部を加工して、電極パッド１１３が形成されることができる複数の空間部を形成する。例えば、複数の空間部を形成するために、フォトリソグラフィー（Ｐｈｏｔｏ Ｌｉｔｈｏｇｒａｐｈｙ）によって高分子層１１２の表面に複数の電極パッド１１３を埋め込むことができる複数の空間部を形成することができる。しかしながら、複数の空間部を形成する方法はこれに制限されない。 At least a part of the polymer layer 112 thus formed is processed to form a plurality of spaces in which the electrode pad 113 can be formed. For example, in order to form a plurality of spaces, it is possible to form a plurality of spaces in which a plurality of electrode pads 113 can be embedded in the surface of the polymer layer 112 by photolithography (Photolithography). However, the method of forming a plurality of spaces is not limited to this.

上記複数の空間部をメッキによって満たして高分子層１１２に複数の電極パッド１１３を形成する。電極パッド１１３は、導電性物質で形成され、例えば、Ａｇ、Ａｕ、Ｐｄ、Ｐｔ、Ｒｈ、Ｃｕ、Ｔｉ、Ｗ、Ｍｏ、Ｎｉ及びこれらの合金を材料として用いることができる。電極パッド１１３は、メッキのみならず、基板１１０の回路パターン形成工程、スクリーン印刷工法などによっても形成されることができる。 The plurality of spaces are filled with plating to form a plurality of electrode pads 113 on the polymer layer 112. The electrode pad 113 is made of a conductive substance, and for example, Ag, Au, Pd, Pt, Rh, Cu, Ti, W, Mo, Ni and alloys thereof can be used as materials. The electrode pad 113 can be formed not only by plating but also by a circuit pattern forming step of the substrate 110, a screen printing method, or the like.

セラミック基板１１１を構成する複数のセラミック層には、配線パターン１１５、導電性ビア１１４、及びビア電極（図示せず）などが形成されることができる。また、基板１１０の一面、即ち、上部面には、回路パターンと、少なくとも一つの電極パッド１１３が形成されることができる。ここで、電極パッド１１３は、回路パターンによってビア電極と電気的に連結されることができる。 Wiring patterns 115, conductive vias 114, via electrodes (not shown), and the like can be formed on the plurality of ceramic layers constituting the ceramic substrate 111. Further, a circuit pattern and at least one electrode pad 113 can be formed on one surface of the substrate 110, that is, the upper surface. Here, the electrode pad 113 can be electrically connected to the via electrode by a circuit pattern.

図７を参照すると、複数の電極パッド１１３の上部に複数のプローブピン１２０をそれぞれ接合させて電極パッド１１３とプローブピン１２０を物理的及び電気的に連結する。 Referring to FIG. 7, a plurality of probe pins 120 are joined to the upper portions of the plurality of electrode pads 113, respectively, and the electrode pads 113 and the probe pins 120 are physically and electrically connected.

複数のプローブピン１２０をそれぞれ接合するとき、図６に示されているように、複数の電極パッド１１３の表面にレーザーハンダ付け（Ｌａｓｅｒ Ｓｏｌｄｅｒｉｎｇ）によって複数のプローブピン１２０を接合することができる。 When joining the plurality of probe pins 120 respectively, as shown in FIG. 6, the plurality of probe pins 120 can be joined to the surfaces of the plurality of electrode pads 113 by laser soldering (Laser Soldering).

このようなハンダ層１３０の材料としては、例えば、ＳｎＰｂ、ＳｎＡｇＣｕ、ＡｕＳｎなどのハンダペースト（Ｓｏｌｄｅｒ Ｐａｓｔｅ）や伝導性エポキシなどを用いることができる。しかしながら、プローブピン１２０を電極パッド１１３に結合させる方法はこれに限定されず、電極パッド１１３とプローブピン１２０の素材によって熱圧着などでプローブピン１２０の接合部を電極パッド１１３に直接接合させてもよい。 As the material of such a solder layer 130, for example, a solder paste (Solder Paste) such as SnPb, SnAgCu, AuSn, a conductive epoxy, or the like can be used. However, the method of connecting the probe pin 120 to the electrode pad 113 is not limited to this, and the joint portion of the probe pin 120 may be directly bonded to the electrode pad 113 by thermocompression bonding or the like depending on the material of the electrode pad 113 and the probe pin 120. Good.

電極パッド１１３の上部にプローブピン１２０を置いた後、位置補正のためにせん断力（ｓｈｅａｒ ｆｏｒｃｅ）が加わる場合、電極パッド１１３と基板１１０の表面からの分離ではなく、プローブピン１２０とハンダ層１３０間の分離が発生する構造を有するようになる。また、底面のみでの結合力に加えて周りの壁面との結合力も形成されるため、基板１１０とのより堅固な結合力が形成される。 When a shear force is applied to correct the position after placing the probe pin 120 on the electrode pad 113, the probe pin 120 and the solder layer 130 are not separated from the surface of the electrode pad 113 and the substrate 110. It comes to have a structure in which separation occurs between them. Further, in addition to the bonding force only on the bottom surface, the bonding force with the surrounding wall surface is also formed, so that a stronger bonding force with the substrate 110 is formed.

また、電極パッド１１３とプローブピン１２０が分離される場合にも、ハンダ層１３０によってレーザー再ボンディング（Ｌａｓｅｒ ｒｅ−ｂｏｎｄｉｎｇ）が可能となる。 Further, even when the electrode pad 113 and the probe pin 120 are separated, the solder layer 130 enables laser rebonding (laser re-bonding).

以下、他の実施形態による半導体検査装置を製造する方法を実施例を挙げて詳細に説明する。 Hereinafter, a method of manufacturing a semiconductor inspection apparatus according to another embodiment will be described in detail with reference to examples.

図８〜図１１は、他の実施例による半導体検査装置を製造する方法を順次示す工程断面図である。 8 to 11 are process cross-sectional views sequentially showing a method of manufacturing a semiconductor inspection apparatus according to another embodiment.

図８〜図１１を参照すると、他の実施例による半導体検査装置を製造する方法は、セラミック基板２１１上に厚メッキによって複数の電極パッド２１３を形成する段階と、セラミック基板２１１上に複数の電極パッド２１３を埋設するように高分子材料を塗布して高分子層２１２を形成し硬化させる段階と、表面加工によって複数の電極パッド２１３の表面を露出させる段階と、複数の電極パッド２１３の上部に複数のプローブピン２２０をそれぞれ接合する段階と、を含む。 Referring to FIGS. 8 to 11, the method of manufacturing the semiconductor inspection apparatus according to another embodiment includes a step of forming a plurality of electrode pads 213 by thick plating on the ceramic substrate 211 and a plurality of electrodes on the ceramic substrate 211. A stage in which a polymer material is applied so as to embed the pad 213 to form and cure the polymer layer 212, a stage in which the surfaces of the plurality of electrode pads 213 are exposed by surface processing, and a stage in which the surfaces of the plurality of electrode pads 213 are exposed, Includes a step of joining the plurality of probe pins 220, respectively.

また、電極パッド２１３とプローブピン２２０が分離される場合、ハンダ層２３０によってレーザー再ボンディング（Ｌａｓｅｒ ｒｅ−ｂｏｎｄｉｎｇ）する段階をさらに含むことができる。 Further, when the electrode pad 213 and the probe pin 220 are separated, a step of laser rebonding by the solder layer 230 can be further included.

このような実施例によれば、基板２１０の内部に電極パッド２１３を埋め込むことにより、安定した形態の薄膜構造を有し、基板２１０と電極パッド２１３間の固着力を向上させることができる。 According to such an embodiment, by embedding the electrode pad 213 inside the substrate 210, the thin film structure having a stable form can be obtained, and the adhesive force between the substrate 210 and the electrode pad 213 can be improved.

以下、図８〜図１１を参照して他の実施例の各工程についてより詳細に説明する。 Hereinafter, each step of another embodiment will be described in more detail with reference to FIGS. 8 to 11.

図８を参照すると、他の実施例による半導体検査装置を製造する方法は、まず、セラミック基板２１１上に厚メッキによって複数の電極パッド２１３を形成する。それ以降の工程でメッキされた電極パッド２１３の一部が切り取られるため、厚くメッキして電極パッド２１３を形成する。 Referring to FIG. 8, in the method of manufacturing the semiconductor inspection apparatus according to another embodiment, first, a plurality of electrode pads 213 are formed by thick plating on the ceramic substrate 211. Since a part of the electrode pad 213 plated in the subsequent steps is cut off, the electrode pad 213 is formed by thick plating.

セラミック基板２１１は、複数のセラミック層が積層されて焼結され、セラミック基板１１１を構成する複数のセラミック層には、配線パターン、導電性ビア２１４、及びビア電極などが形成されることができる。ここで、電極パッド２１３は、回路パターンによってビア電極と電気的に連結されることができる。 The ceramic substrate 211 is sintered by laminating a plurality of ceramic layers, and a wiring pattern, conductive vias 214, via electrodes, and the like can be formed on the plurality of ceramic layers constituting the ceramic substrate 111. Here, the electrode pad 213 can be electrically connected to the via electrode by a circuit pattern.

図９を参照すると、セラミック基板２１１上に複数の電極パッド２１３を埋設するように高分子材料を十分に塗布して高分子層２１２を形成し、これを硬化させる。 Referring to FIG. 9, a polymer material is sufficiently applied so as to embed a plurality of electrode pads 213 on the ceramic substrate 211 to form a polymer layer 212, which is cured.

図１０を参照すると、基板２１０に表面加工を施して複数の電極パッド２１３の表面を露出させる。例えば、表面加工では、半導体研磨装備（ＣＭＰ）を用いて高分子層２１２及び電極パッド２１３を研磨することにより、電極パッド２１３の表面を露出させることができる。しかしながら、表面加工の方法はこれに制限されない。 With reference to FIG. 10, the substrate 210 is surface-processed to expose the surfaces of the plurality of electrode pads 213. For example, in surface processing, the surface of the electrode pad 213 can be exposed by polishing the polymer layer 212 and the electrode pad 213 using semiconductor polishing equipment (CMP). However, the surface processing method is not limited to this.

図１１に示されているように、複数の電極パッド２１３の上部に複数のプローブピン２２０をそれぞれ接合して半導体検査装置を完成する。 As shown in FIG. 11, a plurality of probe pins 220 are joined to the upper portions of the plurality of electrode pads 213 to complete the semiconductor inspection apparatus.

ここで、複数のプローブピン２２０を接合するとき、複数の電極パッド２１３の表面にレーザーハンダ付け（Ｌａｓｅｒ Ｓｏｌｄｅｒｉｎｇ）によって複数のプローブピン２２０を接合することができる。このときに形成されるハンダ層２３０は、メッキによって形成されることができる。 Here, when a plurality of probe pins 220 are joined, the plurality of probe pins 220 can be joined to the surfaces of the plurality of electrode pads 213 by laser soldering (Laser Soldering). The solder layer 230 formed at this time can be formed by plating.

また、電極パッド２１３とプローブピン２２０が分離される場合には、ハンダ層２３０によって容易にレーザー再ボンディング（Ｌａｓｅｒ ｒｅ−ｂｏｎｄｉｎｇ）することができる。 Further, when the electrode pad 213 and the probe pin 220 are separated from each other, laser rebonding can be easily performed by the solder layer 230.

したがって、実施例によれば、基板の内部に電極パッドを埋め込むことにより、安定した形態の薄膜構造を有し、基板と電極パッド間の固着力を向上させることができ、電極パッドとプローブピンが分離される場合にもハンダ層によって容易にレーザー再ボンディング（Ｌａｓｅｒ ｒｅ−ｂｏｎｄｉｎｇ）することができる。 Therefore, according to the embodiment, by embedding the electrode pad inside the substrate, it is possible to have a thin film structure having a stable form and improve the adhesive force between the substrate and the electrode pad, and the electrode pad and the probe pin can be formed. Even when they are separated, they can be easily laser rebonded by the solder layer.

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。 Although the embodiments of the present invention have been described in detail above, the scope of rights of the present invention is not limited to this, and various modifications and modifications and modifications are made within the scope of the technical idea of the present invention described in the claims. It is clear to those with ordinary knowledge in the art that the transformation is possible.

１００ 半導体検査装置
１１０、２１０ 基板
１１１、２１１ セラミック基板
１１２、２１２ 高分子層
１１３、２１３ 電極パッド
１２０、２２０ プローブピン
１３０、２３０ ハンダ層 100 Semiconductor inspection equipment 110, 210 Substrate 111, 211 Ceramic substrate 112, 212 Polymer layer 113, 213 Electrode pad 120, 220 Probe pin 130, 230 Solder layer

Claims (12)

半導体検査装置において、
少なくとも一部が埋設される複数の電極パッドが形成された基板と、
前記複数の電極パッドの上部にそれぞれ接合される複数のプローブピンと、
を含み、
前記複数のプローブピンの各々は、前記複数の電極パッドのいずれかと接合する、四角板の形状の接合部と、前記接合部と連結する、カンチレバー構造の本体部と、前記本体部の端部に形成された接触部とを有し、
前記基板は、
セラミック基板と、
前記セラミック基板の上部に形成される高分子層と、
を含み、
前記複数の電極パッドは前記高分子層の上部に埋設され、
前記高分子層の下部には前記複数の電極パッドと電気的に連結し、前記複数の電極パッドよりも面積が小さい導電性ビアが埋設される、半導体検査装置。 In semiconductor inspection equipment
A substrate on which a plurality of electrode pads are formed, at least partially embedded, and
A plurality of probe pins bonded to the upper portions of the plurality of electrode pads, respectively,
Including
Each of the plurality of probe pins is formed on a square plate-shaped joint portion to be joined to one of the plurality of electrode pads, a main body portion having a cantilever structure to be connected to the joint portion, and an end portion of the main body portion. With the formed contact part,
The substrate is
With a ceramic substrate
The polymer layer formed on the upper part of the ceramic substrate and
Including
The plurality of electrode pads are embedded in the upper part of the polymer layer.
A semiconductor inspection device in which conductive vias that are electrically connected to the plurality of electrode pads and have a smaller area than the plurality of electrode pads are embedded in the lower portion of the polymer layer . 前記高分子層は、ポリイミド（Ｐｏｌｙｉｍｉｄｅ）素材からなる請求項１に記載の半導体検査装置。 The semiconductor inspection apparatus according to claim 1 , wherein the polymer layer is made of a polyimide (Polyimide) material. 前記基板は、ビルドアップ（ｂｕｉｌｄ ｕｐ）の多層薄膜構造を有する請求項１又は２に記載の半導体検査装置。 The semiconductor inspection apparatus according to claim 1 or 2 , wherein the substrate has a build-up multilayer thin film structure. 前記複数の電極パッドの表面には、レーザーハンダ（Ｌａｓｅｒ Ｓｏｌｄｅｒ）のためのハンダ層が形成される請求項１から３のいずれか一項に記載の半導体検査装置。 The semiconductor inspection apparatus according to any one of claims 1 to 3 , wherein a solder layer for laser solder (Laser Solder) is formed on the surface of the plurality of electrode pads. 前記複数の電極パッドと前記複数のプローブピンが分離される場合、前記ハンダ層によってレーザー再ボンディング（Ｌａｓｅｒ ｒｅ−ｂｏｎｄｉｎｇ）される請求項４に記載の半導体検査装置。 The semiconductor inspection apparatus according to claim 4 , wherein when the plurality of electrode pads and the plurality of probe pins are separated, laser rebonding is performed by the solder layer. 半導体検査装置を製造する方法において、
セラミック基板上に高分子材料を塗布して高分子層を形成し硬化させる段階と、
前記高分子層の少なくとも一部を加工して複数の空間部を形成する段階と、
前記複数の空間部をメッキによって満たして前記高分子層に複数の電極パッドを形成する段階と、
前記複数の電極パッドの上部に複数のプローブピンをそれぞれ接合する段階と、
を含み、
前記複数のプローブピンの各々は、前記複数の電極パッドのいずれかと接合する、四角板の形状の接合部と、前記接合部と連結する、カンチレバー構造の本体部と、前記本体部の端部に形成された接触部とを有し、
前記複数の電極パッドは前記高分子層の上部に埋設され、前記高分子層の下部には、前記複数の電極パッドと電気的に連結し前記複数の電極パッドよりも面積が小さい導電性ビアが埋設される、半導体検査装置の製造方法。 In the method of manufacturing semiconductor inspection equipment
The stage of applying a polymer material on a ceramic substrate to form a polymer layer and curing it,
At least a part of the polymer layer is processed to form a plurality of spaces, and
A step of filling the plurality of spaces with plating to form a plurality of electrode pads on the polymer layer, and
At the stage of joining a plurality of probe pins to the upper parts of the plurality of electrode pads,
Including
Each of the plurality of probe pins is formed on a square plate-shaped joint portion to be joined to one of the plurality of electrode pads, a main body portion having a cantilever structure to be connected to the joint portion, and an end portion of the main body portion. possess the formed contact portion,
The plurality of electrode pads are embedded in the upper part of the polymer layer, and a conductive via that is electrically connected to the plurality of electrode pads and has a smaller area than the plurality of electrode pads is formed in the lower part of the polymer layer. A method for manufacturing a semiconductor inspection device to be buried . 前記複数の空間部を形成する段階は、フォトリソグラフィー（Ｐｈｏｔｏ Ｌｉｔｈｏｇｒａｐｈｙ）によって前記高分子層の表面に前記複数の電極パッドを埋め込む前記複数の空間部を形成する請求項６に記載の半導体検査装置の製造方法。 The semiconductor inspection apparatus according to claim 6 , wherein the step of forming the plurality of spaces is to form the plurality of spaces in which the plurality of electrode pads are embedded in the surface of the polymer layer by photolithography (Photolithography). Production method. 前記複数のプローブピンをそれぞれ接合する段階は、前記複数の電極パッドの表面にレーザーハンダ付け（Ｌａｓｅｒ Ｓｏｌｄｅｒｉｎｇ）によって前記複数のプローブピンを接合する請求項６又は７に記載の半導体検査装置の製造方法。 The method for manufacturing a semiconductor inspection apparatus according to claim 6 or 7 , wherein the step of joining each of the plurality of probe pins is a step of joining the plurality of probe pins to the surfaces of the plurality of electrode pads by laser soldering (Laser Soldering). .. 前記複数の電極パッドと前記複数のプローブピンが分離される場合、ハンダ層によってレーザー再ボンディング（Ｌａｓｅｒ ｒｅ−ｂｏｎｄｉｎｇ）する段階をさらに含む請求項６から８のいずれか一項に記載の半導体検査装置の製造方法。 The semiconductor inspection apparatus according to any one of claims 6 to 8 , further comprising a step of laser re-bonding by a solder layer when the plurality of electrode pads and the plurality of probe pins are separated. Manufacturing method. 半導体検査装置を製造する方法において、
セラミック基板上に厚メッキによって複数の電極パッドを形成する段階と、
前記セラミック基板上に前記複数の電極パッドを埋設するように高分子材料を塗布して高分子層を形成し硬化させる段階と、
表面加工によって前記複数の電極パッドの表面を露出させる段階と、
前記複数の電極パッドの上部に複数のプローブピンをそれぞれ接合する段階と、
を含み、
前記複数のプローブピンの各々は、前記複数の電極パッドのいずれかと接合する、四角板の形状の接合部と、前記接合部と連結する、カンチレバー構造の本体部と、前記本体部の端部に形成された接触部とを有し、
前記複数の電極パッドは前記高分子層の上部に埋設され、前記高分子層の下部には、前記複数の電極パッドと電気的に連結し前記複数の電極パッドよりも面積が小さい導電性ビアが埋設される、半導体検査装置の製造方法。 In the method of manufacturing semiconductor inspection equipment
At the stage of forming multiple electrode pads by thick plating on a ceramic substrate,
A step of applying a polymer material so as to embed the plurality of electrode pads on the ceramic substrate to form a polymer layer and curing the polymer layer.
The stage of exposing the surfaces of the plurality of electrode pads by surface processing and
At the stage of joining a plurality of probe pins to the upper parts of the plurality of electrode pads,
Including
Each of the plurality of probe pins is formed on a square plate-shaped joint portion to be joined to one of the plurality of electrode pads, a main body portion having a cantilever structure to be connected to the joint portion, and an end portion of the main body portion. possess the formed contact portion,
The plurality of electrode pads are embedded in the upper part of the polymer layer, and a conductive via that is electrically connected to the plurality of electrode pads and has a smaller area than the plurality of electrode pads is formed in the lower part of the polymer layer. A method for manufacturing a semiconductor inspection device to be buried . 前記複数のプローブピンをそれぞれ接合する段階は、前記複数の電極パッドの表面にレーザーハンダ付け（Ｌａｓｅｒ Ｓｏｌｄｅｒｉｎｇ）によって前記複数のプローブピンを接合する請求項１０に記載の半導体検査装置の製造方法。 The method for manufacturing a semiconductor inspection apparatus according to claim 10 , wherein the step of joining the plurality of probe pins is the step of joining the plurality of probe pins to the surfaces of the plurality of electrode pads by laser soldering (Laser Soldering). 前記複数の電極パッドと前記複数のプローブピンが分離される場合、ハンダ層によってレーザー再ボンディング（Ｌａｓｅｒ ｒｅ−ｂｏｎｄｉｎｇ）する段階をさらに含む請求項１０又は１１に記載の半導体検査装置の製造方法。 The method for manufacturing a semiconductor inspection apparatus according to claim 10 or 11 , further comprising a step of laser rebonding by a solder layer when the plurality of electrode pads and the plurality of probe pins are separated.
JP2015257482A 2015-04-01 2015-12-28 Semiconductor inspection equipment and its manufacturing method Active JP6776490B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150046196A KR102520451B1 (en) 2015-04-01 2015-04-01 Semiconductor inspection apparatus and manufacturing method thereof
KR10-2015-0046196 2015-04-01

Publications (2)

Publication Number Publication Date
JP2016195235A JP2016195235A (en) 2016-11-17
JP6776490B2 true JP6776490B2 (en) 2020-10-28

Family

ID=57173532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015257482A Active JP6776490B2 (en) 2015-04-01 2015-12-28 Semiconductor inspection equipment and its manufacturing method

Country Status (2)

Country Link
JP (1) JP6776490B2 (en)
KR (1) KR102520451B1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3281601B2 (en) * 1998-05-26 2002-05-13 武田産業株式会社 Method of manufacturing probe needle and spring for spring probe
US7251884B2 (en) * 2004-04-26 2007-08-07 Formfactor, Inc. Method to build robust mechanical structures on substrate surfaces
JP2007171138A (en) * 2005-12-26 2007-07-05 Apex Inc Probe, probe card, probe manufacturing method, and method for manufacturing probe support substrate
WO2009005214A1 (en) * 2007-07-02 2009-01-08 Jae Ha Lee Probe assembly and manufacturing method thereof
KR20130072544A (en) * 2011-12-22 2013-07-02 삼성전기주식회사 Probe card and manufacturing method thereof

Also Published As

Publication number Publication date
KR20160118434A (en) 2016-10-12
JP2016195235A (en) 2016-11-17
KR102520451B1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
KR102005274B1 (en) Multi layer ceramic substrate and method of manufacturing the same
JP5445985B2 (en) Probe card and manufacturing method thereof
EP1763295A2 (en) Electronic component embedded board and its manufacturing method
JP2004335641A (en) Method of manufacturing substrate having built-in semiconductor element
US20150287615A1 (en) Methods for forming ceramic substrates with via studs
TW487995B (en) Assembly jig and manufacturing method of multilayer semiconductor device
JP2014120773A (en) Package structure and package method
US20160313393A1 (en) Multilayer circuit board and tester including the same
JP5143211B2 (en) Semiconductor module
JP2011133456A (en) Multilayered ceramic substrate and probe substrate formed by using columnar conductor, and method for manufacturing the substrate
JP2014082281A (en) Substrate, semiconductor device and substrate manufacturing method
KR20200090564A (en) Probe pin having substrate and manufacturing method of probe card using the same
JP5551396B2 (en) Inspection probe and method of manufacturing inspection probe
JP2013083620A (en) Probe card and manufacturing method thereof
JP2715793B2 (en) Semiconductor device and manufacturing method thereof
US20170338127A1 (en) Methods for Forming Ceramic Substrates with Via Studs
TWI771534B (en) Wiring board and manufacturing method thereof
JP6776490B2 (en) Semiconductor inspection equipment and its manufacturing method
JP4870501B2 (en) Manufacturing method of electronic component built-in substrate
JP4324732B2 (en) Manufacturing method of semiconductor device
US10119994B2 (en) Probe card having lead part for removing excessive solder
JP7404665B2 (en) Flip chip package, flip chip package substrate and flip chip package manufacturing method
JP2010038899A (en) Manufacturing method of ceramic probe card
JP2010118472A (en) Method of testing connecting conditions of electronic device
JP4596053B2 (en) Semiconductor device manufacturing method and semiconductor structure assembly

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191016

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200703

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200910

R150 Certificate of patent or registration of utility model

Ref document number: 6776490

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250