JP4870501B2 - Manufacturing method of electronic component built-in substrate - Google Patents
Manufacturing method of electronic component built-in substrate Download PDFInfo
- Publication number
- JP4870501B2 JP4870501B2 JP2006244210A JP2006244210A JP4870501B2 JP 4870501 B2 JP4870501 B2 JP 4870501B2 JP 2006244210 A JP2006244210 A JP 2006244210A JP 2006244210 A JP2006244210 A JP 2006244210A JP 4870501 B2 JP4870501 B2 JP 4870501B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic component
- photosensitive resin
- multilayer wiring
- wiring structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Description
本発明は、電子部品内蔵基板の製造方法に係り、特に多層配線構造体を有する基板に電子部品を内蔵した電子部品内蔵基板の製造方法に関する。 The present invention relates to a method of manufacturing an electronic component built-board, a method of manufacturing an electronic component built-board in particular a built-in electronic components on a substrate having a multilayer wiring structure.
近年、半導体チップ等の電子部品の高密度化が著しく進み、電子部品のサイズの縮小化が図られている。これに伴い、複数の絶縁層、配線、及びビアが積層された多層配線構造体を備えた基板に電子部品を内蔵した電子部品内蔵基板が提案されている。 In recent years, the density of electronic components such as semiconductor chips has increased remarkably, and the size of electronic components has been reduced. Along with this, an electronic component built-in substrate has been proposed in which an electronic component is built in a substrate having a multilayer wiring structure in which a plurality of insulating layers, wirings, and vias are stacked.
図1は、従来の電子部品内蔵基板の断面図である。 FIG. 1 is a cross-sectional view of a conventional electronic component built-in substrate.
図1に示すように、電子部品内蔵基板100は、基板101と、電子部品113とを有する。基板101は、コア基材102と、コア基板102上に設けられた配線104と、多層配線構造体103とを有する。
As shown in FIG. 1, the electronic component built-in
多層配線構造体103は、配線104が形成されたコア基板102上に設けられている。多層配線構造体103は、コア基板102上に積層された絶縁層106〜108と、絶縁層106〜108上に設けられた配線109〜111と、絶縁層106〜108に設けられ、配線109〜111間を電気的に接続するビア(図示せず)とを有する。
The
電子部品113は、配線104上に設けられており、配線104と電気的に接続されている。また、電子部品113は、絶縁層106,107に覆われている。
The
このような構成とされた電子部品内蔵基板100では、コア基板102に配線104を形成後、電子部品113を配線104上に接続し、その後、多層配線構造体103となる絶縁層106〜108、配線109〜111、及びビア(図示せず)を形成する(例えば、特許文献1参照)。
しかしながら、従来の電子部品内蔵基板100では、電子部品113を配線104に接続後に多層配線構造体103を形成する。そのため、電子部品113と配線104との間の電気的接続に問題がない場合でも、配線109〜111及びビア(図示せず)に不具合(例えば、ビアオープンや配線ショート等)が発生した場合には電子部品内蔵基板100の歩留まりが低下してしまうという問題があった。
However, in the conventional electronic component built-in
そこで本発明は、上述した問題点に鑑みなされたものであり、本発明の目的は、歩留まりを向上させることのできる電子部品内蔵基板の製造方法を提供することである。 The present invention has been made in view of the above problems, an object of the present invention is to provide a method of manufacturing an electronic component built-board capable of improving the yield.
本発明の一観点によれば、電子部品が内蔵された電子部品内蔵基板の製造方法において、第1の多層配線構造体を有する第1の基板を形成する第1の基板形成工程と、第2の多層配線構造体を有する第2の基板を形成する第2の基板形成工程と、接着性を有した第1の感光性樹脂により、前記電子部品を前記第1の基板に接着させて、前記電子部品と前記第1の多層配線構造体とを電気的に接続する電子部品接続工程と、前記電子部品が配設された第1の基板の面と前記電子部品とを覆うように接着性を有した第2の感光性樹脂を形成する第2の感光性樹脂形成工程と、前記第2の基板を前記第2の感光性樹脂上に接着させて、前記第1の基板の上方に前記第2の基板を配設する第2の基板配設工程とを含むことを特徴とする電子部品内蔵基板の製造方法が提供される。 According to one aspect of the present invention, in a method for manufacturing an electronic component built-in substrate in which an electronic component is embedded, a first substrate forming step of forming a first substrate having a first multilayer wiring structure, A second substrate forming step of forming a second substrate having the multilayer wiring structure, and a first photosensitive resin having adhesiveness to bond the electronic component to the first substrate, An electronic component connecting step for electrically connecting the electronic component and the first multilayer wiring structure, and adhesion so as to cover the surface of the first substrate on which the electronic component is disposed and the electronic component. A second photosensitive resin forming step of forming the second photosensitive resin having the second photosensitive resin, and adhering the second substrate onto the second photosensitive resin, so that the first substrate is disposed above the first substrate. And a second substrate disposing step of disposing two substrates. The method of manufacturing is provided.
本発明によれば、第1の多層配線構造体を有する第1の基板と、第2の多層配線構造体を有する第2の基板とを形成後、第1及び第2の基板の電気的な検査を行って、良品とされた第1及び第2の基板間に電子部品を内蔵することにより、電子部品内蔵基板の歩留まりを向上させることができる。 According to the present invention, after forming the first substrate having the first multilayer wiring structure and the second substrate having the second multilayer wiring structure, the electrical connection between the first and second substrates is achieved. The yield of the electronic component built-in substrate can be improved by conducting the inspection and embedding the electronic component between the first and second substrates regarded as non-defective products.
また、接着性を有した第1の感光性樹脂により電子部品を第1の基板に接着させ、電子部品が配設された第1の基板の面と電子部品とを覆うように接着性を有した第2の感光性樹脂を形成することにより、第1の基板と第2の基板との間を精度良く封止して、電子部品内蔵基板の歩留まりを向上させることができる。 In addition, the first photosensitive resin having adhesiveness is used to adhere the electronic component to the first substrate, and the adhesive has an adhesive property so as to cover the surface of the first substrate on which the electronic component is disposed and the electronic component. By forming the second photosensitive resin, the space between the first substrate and the second substrate can be accurately sealed, and the yield of the electronic component built-in substrate can be improved.
本発明によれば、電子部品内蔵基板の歩留まりを向上させることができる。 According to the present invention, the yield of the electronic component built-in substrate can be improved.
次に、図面に基づいて本発明の実施の形態について説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
(第1の実施の形態)
図2は、本発明の第1の実施の形態に係る電子部品内蔵基板の断面図である。
(First embodiment)
FIG. 2 is a cross-sectional view of the electronic component built-in substrate according to the first embodiment of the present invention.
図2を参照して、本発明の第1の実施の形態に係る電子部品内蔵基板10について説明する。電子部品内蔵基板10は、第1の基板11と、第2の基板12と、電子部品13と、接着性を有した樹脂である感光性樹脂14と、導電部材15,16とを有する。
With reference to FIG. 2, an electronic component built-in
第1の基板11は、コアレス基板であり、第1の多層配線構造体18と、保護膜24,25と、外部接続端子26とを有する。
The
第1の多層配線構造体18は、絶縁層27,31と、配線28,29,33,34と、ビア30,32とを有する。配線28は、絶縁層27の上面に設けられている。配線28は、ビア30,32と電気的に接続されている。配線29は、絶縁層27の下面に設けられている。配線29は、外部接続端子26が接続される接続部29Aを有する。ビア30は、絶縁層27を貫通するように設けられている。ビア30の上端部は、配線28と接続されており、ビア30の下端部は、配線29と接続されている。ビア30は、配線28と配線29との間を電気的に接続する。
The first
絶縁層31は、配線28を覆うように絶縁層27上に設けられている。ビア32は、配線28上に位置する絶縁層32を貫通するように設けられている。ビア32は、配線28と電気的に接続されている。配線33は、絶縁層31の上面に設けられている。配線33は、ビア32と電気的に接続されている。配線33は、導電部材16が接続される接続部33Aを有する。配線34は、配線33よりも内側に位置する絶縁層31の上面に設けられている。配線34は、導電部材15が接続される接続部34Aを有する。配線34は、ビア32と電気的に接続されている。
The
絶縁層27,31の材料としては、例えば、エポキシ系樹脂を用いることができる。配線28,29,33,34、及びビア30,32の材料としては、例えば、導電金属を用いることができ、具体的な導電金属としては、例えば、Cuを用いることができる。
As a material of the
保護膜24は、配線33,34を覆うと共に、接続部33A,34Aを露出するように絶縁層31上に設けられている。保護膜25は、配線29を覆うと共に、接続部29Aを露出するように絶縁層27の下面に設けられている。保護膜24,25としては、例えば、ソルダーレジストを用いることができる。
The
外部接続端子26は、接続部29Aに設けられている。外部接続端子26は、電子部品内蔵基板10をマザーボード等の実装基板(図示せず)に接続する際に使用される端子である。外部接続端子26としては、例えば、はんだボールを用いることができる。
The
上記構成とされた第1の基板11は、第1の多層配線構造体18に不具合(例えば、ビアオープンや配線ショート等)がないことが確認された良品の基板である。
The
第2の基板12は、第1の基板11の上方に配置されており、柱状とされた導電部材16を介して、第1の基板11と電気的に接続されている。第2の基板12は、コアレス基板であり、第2の多層配線構造体41と、保護膜42,43とを有する。
The
第2の多層配線構造体41は、絶縁層45,51と、配線46,47,53と、ビア49,52とを有する。配線46は、絶縁層45の上面に設けられている。配線46は、ビア49,52と電気的に接続されている。配線47は、絶縁層45の下面に設けられている。配線47は、導電部材16が接続される接続部47Aを有する。接続部47Aは、導電部材16を介して、第1の基板11に設けられた接続部33Aと電気的に接続されている。これにより、第2の基板12に設けられた第2の多層配線構造体41は、第1の多層配線構造体18と電気的に接続される。
The second
ビア49は、絶縁層45を貫通するように設けられている。ビア49の上端部は、配線46と接続されており、ビア49の下端部は、配線47と接続されている。ビア30は、配線46と配線47との間を電気的に接続する。
The via 49 is provided so as to penetrate the insulating
絶縁層51は、配線46を覆うように絶縁層45上に設けられている。ビア52は、配線46上に位置する絶縁層51を貫通するように設けられている。ビア52は、配線46,53と電気的に接続されている。配線53は、絶縁層51の上面に設けられている。配線53は、ビア52と電気的に接続されている。
The insulating
絶縁層45,51の材料としては、例えば、エポキシ系樹脂を用いることができる。配線46,47,53、及びビア49,52の材料としては、例えば、導電金属を用いることができ、具体的な導電金属としては、例えば、Cuを用いることができる。
As a material of the insulating
保護膜42は、配線53を覆うように絶縁層51の上面に設けられている。保護膜43は、配線47を覆うと共に、接続部47Aを露出するように絶縁層45の下面に設けられている。保護膜42,43としては、例えば、ソルダーレジストを用いることができる。
The
上記構成とされた第2の基板12は、第2の多層配線構造体41に不具合(例えば、ビアオープンや配線ショート等)がないことが確認された良品の基板である。
The
電子部品13は、第1の基板11と第2の基板12との間に配置されている。電子部品13は、電極パッド13Aを有する。電極パッド13Aは、導電部材15を介して、接続部34Aと電気的に接続されている。これにより、電子部品13は、第1の多層配線構造体18と電気的に接続される。電子部品13としては、例えば、半導体チップや、チップ部品(非常に小型に作られた抵抗、コンデンサ等の単独部品)等の部品を用いることができる。
The
感光性樹脂14は、第1の基板11と第2の基板12との間に設けられている。感光性樹脂14は、露光、現像処理を行った後も接着性を有する(接着性を維持可能な)感光性樹脂である。感光性樹脂14は、電子部品13を封止すると共に、第1の基板11と第2の基板12との間を接着している。また、感光性樹脂14は、第1の基板11と第2の基板12との間の熱膨張係数の差と、第1の基板11と電子部品13との間の熱膨張係数の差とを小さくして、第1の基板11、第2の基板12、及び電子部品13が破損することを防止する機能を有する。
The
感光性樹脂14は、開口部55と、貫通孔56とを有する。開口部55は、接続部34A上の感光性樹脂14に形成されている。開口部55は、接続部34Aを露出している。貫通孔56は、接続部33Aと接続部47Aとの間に位置する感光性樹脂14を貫通するように形成されている。貫通孔56は、接続部33A,47Aを露出する。貫通孔56の形状は、柱状(例えば、角柱や、円柱等)とされている。
The
このように、第1の基板11と第2の基板12との間に接着性を有した感光性樹脂14を設けることにより、第1の基板11と第2の基板12との間を精度良く封止して、電子部品内蔵基板10の歩留まりを向上させることができる。
Thus, by providing the
なお、接着性を有する感光性樹脂14としては、例えば、フィルム状とされた感光性樹脂である感光性樹脂フィルムを用いることができる。感光性樹脂フィルムとしては、例えば、エポキシ系樹脂またはノボラック系樹脂に光開始剤を含有させたものを用いることができる。
In addition, as the
導電部材15は、開口部55に設けられている。導電部材15は、電極パッド13Aと接続部34Aとを電気的に接続している。導電部材15は、電子部品13と第1の多層配線構造体18とを電気的に接続する。導電部材15の材料としては、導電材料を用いることができ、具体的な導電材料としては、例えば、はんだを用いることができる。
The
導電部材16は、柱状(例えば、角柱や、円柱等)とされており、貫通孔56に設けられている。導電部材16は、接続部33Aと接続部47Aとを電気的に接続している。導電部材16は、第1の多層配線構造体18と第2の多層配線構造体41とを電気的に接続する部材である。導電部材16としては、例えば、はんだや、接続部47A上にCu、Ni、Au、はんだを順次積層した積層膜等を用いることができる。
The
このように、第1の基板11と第2の基板12との間に、柱状とされた導電部材16を設け、導電部材16を介して第1の基板11と第2の基板12とを電気的に接続することにより、電子部品13の高さに応じて、導電部材16の高さを変えることが可能となるため、様々な電子部品13を内蔵することができる。
Thus, the columnar
本実施の形態の電子部品内蔵基板によれば、第1の多層配線構造体18を有する第1の基板11と、第2の多層配線構造体41を有する第2の基板12とを設けることにより、電子部品13を内蔵する前に、第1及び第2の多層配線構造体18,41の電気的な検査を行うことが可能となる。これにより、良品とされた第1及び第2の基板11,12間に電子部品13を内蔵することが可能となるため、電子部品内蔵基板10の歩留まりを向上させることができる。
According to the electronic component built-in substrate of the present embodiment, by providing the
また、第1の基板11と第2の基板12との間に接着性を有した感光性樹脂14を設けることにより、第1の基板11と第2の基板12との間を精度良く封止して、電子部品内蔵基板10の歩留まりを向上させることができる。
Further, by providing a
図3〜図12は、本発明の第1の実施の形態に係る電子部品内蔵基板の製造工程を示す図である。図3〜図12において、図2に示した電子部品内蔵基板10と同一構成部分には同一符号を付す。
3 to 12 are views showing a manufacturing process of the electronic component built-in substrate according to the first embodiment of the present invention. 3-12, the same code | symbol is attached | subjected to the same component as the electronic component built-in board |
始めに、図3に示すように、公知の技術を用いて、第1の多層配線構造体18と、保護膜24,25と、外部接続端子26とを有した第1の基板11を形成する(第1の基板形成工程)。その後、第1の多層配線構造体18が形成された第1の基板11の電気的な検査を行って、良品の第1の基板11を得る。
First, as shown in FIG. 3, the
次いで、図4に示すように、第2の多層配線構造体41と、保護膜42,43とを有した第2の基板12を形成する(第2の基板形成工程)。その後、第2の多層配線構造体41が形成された第2の基板12の電気的な検査を行って、良品の第2の基板12を得る。
Next, as shown in FIG. 4, the
次いで、図5に示すように、第1の基板11の上面(保護膜24及び接続部33A,34Bが形成された側の面)を覆うように、接着性を有する第1の感光性樹脂61を形成する。具体的には、第1の基板11の上面に、第1の感光性樹脂61として接着性を有する感光性樹脂フィルムを貼り付ける。感光性樹脂フィルムとしては、例えば、エポキシ系樹脂またはノボラック系樹脂に光開始剤を含有させたものを用いる。また、感光性樹脂フィルムの厚さは、例えば、30μm〜50μmとすることができる。なお、第1の感光性樹脂61は、露光、現像処理を行った後も接着性を有する(接着性を維持可能な)感光性樹脂である。
Next, as shown in FIG. 5, the first
このように、第1の感光性樹脂61として接着性を有する感光性樹脂フィルムを用いることにより、接着性を有した液状の感光性樹脂を用いた場合と比較して、第1の感光性樹脂61を容易に形成することができる。
Thus, by using the photosensitive resin film having adhesiveness as the first
次いで、図6に示すように、第1の感光性樹脂61を露光、現像処理して、接続部34Aを露出する開口部55を形成すると共に、電子部品配設領域A以外の領域に形成された第1の感光性樹脂61を除去する。なお、電子部品配設領域Aとは、電子部品13と接触する第1の感光性樹脂61上の領域のことである。
Next, as shown in FIG. 6, the first
次いで、図7に示すように、電子部品13の電極パッド13Aに導電部材15を形成する。具体的には、電子部品13の電極パッド13Aに、導電部材15として柱状のはんだを形成する。
Next, as shown in FIG. 7, the
次いで、図8に示すように、接着性を有した第1の感光性樹脂61上に電子部品13を接着させ、導電部材15を開口部55に挿入し、加熱により導電部材15を溶融させて、導電部材15と接続部34Aとを接続する(電子部品接続工程)。これにより、電子部品13は、第1の多層配線構造体18と電気的に接続される。また、導電部材15を溶融させる際の加熱条件は、例えば、温度が230〜250℃、加熱時間を数秒〜10秒程度とすることができる。
Next, as shown in FIG. 8, the
次いで、図9に示すように、図8に示した構造体の上面を覆うように、接着性を有した第2の感光性樹脂62を形成する(第2の感光性樹脂形成工程)。具体的には、図8に示した構造体の上面を覆うように、第2の感光性樹脂62として感光性樹脂フィルムを貼り付ける。感光性樹脂フィルムとしては、例えば、エポキシ系樹脂またはノボラック系樹脂に光開始剤を含有させたものを用いる。また、感光性樹脂フィルムの厚さは、例えば、電子部品13の厚さが50μmの場合、100μmとすることができる。
Next, as shown in FIG. 9, a second
なお、第2の感光性樹脂62は、露光、現像処理を行った後も接着性を有する(接着性を維持可能な)感光性樹脂である。また、感光性樹脂フィルムを貼り付けた後に、感光性樹脂フィルムの上面に平坦な面を有する板を押し当てて、感光性樹脂フィルムの上面を平坦な面としてもよい。
Note that the second
このように、第2の感光性樹脂62として接着性を有する感光性樹脂フィルムを用いることにより、接着性を有した液状の感光性樹脂を用いた場合と比較して、第2の感光性樹脂62を容易に形成することができる。
Thus, by using the photosensitive resin film having adhesiveness as the second
次いで、図10に示すように、第2の感光性樹脂62を露光、現像処理して、接続部33Aを露出する貫通孔56を形成する。これにより、開口部55を有した第1の感光性樹脂61と、貫通孔56を有した第2の感光性樹脂62とよりなる感光性樹脂14が形成される。
Next, as shown in FIG. 10, the second
次いで、図11に示すように、第2の基板12の接続部47Aに導電部材16を形成する(導電部材形成工程)。具体的には、第2の基板12の接続部47Aに導電部材16として、はんだ、或いは、接続部47A上にCu、Ni、Au、はんだを順次積層した積層膜を形成する。積層膜を構成するCu、Ni、及びAuは、それぞれめっき法により形成することができる。
Next, as shown in FIG. 11, the
次いで、図12に示すように、接着性を有した第2の感光性樹脂62上に第2の基板12を接着させ、貫通孔56に導電部材16を挿入し、加熱により導電部材16を溶融させて、導電部材16と接続部33Aとを接続する(第2の基板配設工程)。これにより、第2の多層配線構造体41は、第1の多層配線構造体18と電気的に接続されて、電子部品内蔵基板10が製造される。なお、導電部材16のはんだを溶融させる際の加熱条件は、例えば、温度が230〜250℃、加熱時間を数秒〜10秒程度とすることができる。
Next, as shown in FIG. 12, the
本実施の形態の電子部品内蔵基板の製造方法によれば、第1の多層配線構造体18を有する第1の基板11と、第2の多層配線構造体41を有する第2の基板12とを形成後、第1及び第2の基板11,12の電気的な検査を行って、良品とされた第1及び第2の基板11,12間に電子部品13を内蔵することにより、電子部品内蔵基板10の歩留まりを向上させることができる。
According to the manufacturing method of the electronic component built-in substrate of the present embodiment, the
また、接着性を有した感光性樹脂14を用いることにより、例えば、第1の基板11と第2の基板12との間に毛細管現象によりアンダーフィル樹脂を形成する場合と比較して、第1の基板11と第2の基板12との間を精度良く封止することが可能となるため、電子部品内蔵基板10の歩留まりを向上させることができる。
In addition, by using the
さらに、第1及び第2の基板11,12の面方向のサイズ(面積)が大きい場合でも、第1の基板11と第2の基板12との間を精度良く封止することができる。また、接着性を有した感光性樹脂14として、感光性樹脂フィルムを用いることにより、感光性樹脂14を短時間で容易に形成することができる。
Furthermore, even when the size (area) of the first and
なお、本実施の形態では、感光性樹脂14の具体例として、感光性樹脂フィルムを用いた場合を例に挙げて説明したが、感光性樹脂フィルムの代わりに、接着性を有した液状の感光性樹脂を塗布してもよい。液状の感光性樹脂は、例えば、スピンコート法により形成することができる。
In the present embodiment, as a specific example of the
さらに、本実施の形態では、接着性を有した感光性樹脂フィルムにより電子部品13を封止すると共に第1の基板11と第2の基板12とを接着しているが、接着性を有した感光性樹脂フィルムの代わりに、非導電性樹脂または異方性導電樹脂を用いることができる。非導電性樹脂としては、例えば、非導電性フィルム(NCF(Non Conductive Film))や非導電性ペースト(NCP(Non Conductive Paste))等を用いることができる。異方性導電樹脂としては、例えば、異方性導電フィルム(ACF(Anisotropic Conductive Film))や異方性導電ペースト(ACP(Anisotropic Conductive Paste))等を用いることができる。
Further, in the present embodiment, the
非導電性樹脂または異方性導電樹脂を用いる場合は、図6及び図10に示す工程、すなわち、開口部55及び貫通孔56を形成する工程を省略することができる。より詳しく述べると、第1の基板11の上面を覆うように形成された第1の樹脂の上から、導電部材15を有する電子部品13を圧接し、導電部材15を第1の樹脂に貫通させて接続部34Aと接続した後、第1の樹脂をキュアして硬化させる。同様に、図8に示す構造体の上面を覆うように形成された第2の樹脂の上から、導電部材16を有する第2の基板12を圧接し、導電部材16を第2の樹脂に貫通させて接続部33Aと接続した後、第2の樹脂をキュアして硬化させる。
When a non-conductive resin or an anisotropic conductive resin is used, the process shown in FIGS. 6 and 10, that is, the process of forming the
さらに、本実施の形態では、接着性を有した第1及び第2の感光性樹脂61,62の代わりに、アンダーフィル樹脂を用いることができる。アンダーフィル樹脂としては、例えば、液状のエポキシ樹脂からなるものを用いることができる。
Furthermore, in this embodiment, an underfill resin can be used instead of the first and second
アンダーフィル樹脂を用いる場合は、導電部材15を有する電子部品13と導電部材16を有する第2の基板12とが第1の基板11の上面に設置された状態で、第1の基板11と第2の基板12の間隙に、毛細管現象によりアンダーフィル樹脂を注入し、アンダーフィル樹脂をキュアして硬化させる。
When the underfill resin is used, the
このように、接着性を有した第1及び第2の感光性樹脂61,62の代わりに、非導電性樹脂、異方性導電樹脂またはアンダーフィル樹脂を用いることにより、既存の製造工程及び製造設備を使用することができる。
Thus, by using non-conductive resin, anisotropic conductive resin, or underfill resin instead of the first and second
また、本実施の形態では、第1及び第2の基板11,12として、コアレス基板を用いた場合を例に挙げて説明したが、第1及び第2の基板11,12としてコア基板を有した配線基板を用いてもよく、本実施の形態と同様な効果を得ることができる。
In this embodiment, the case where coreless substrates are used as the first and
(第2の実施の形態)
図13は、本発明の第2の実施の形態に係る電子部品内蔵基板の断面図である。図13において、第1の実施の形態の電子部品内蔵基板10と同一構成部分には同一符号を付す。なお、図13において、説明の便宜上、電子部品内蔵基板10の構成要素の符号には−1を付し、電子部品内蔵基板10上に設けられた構造体の構成要素の符号には−2を付す。
(Second Embodiment)
FIG. 13 is a cross-sectional view of an electronic component built-in substrate according to the second embodiment of the present invention. In FIG. 13, the same components as those of the electronic component built-in
図13に示すように、電子部品内蔵基板70は、第1の実施の形態で説明した電子部品内蔵基板10上に、さらに第2の基板12−2と、電子部品13−2と、接着性を有した感光性樹脂14−2と、導電部材15−2,16−2とを設けた構成とされている。
As shown in FIG. 13, the electronic component built-in
第2の基板12−2は、第2の基板12−1の上方に配置されており、第2の多層配線構造体41−2を有する。第2の多層配線構造体41−2は、柱状とされた導電部材16−2を介して、第2の基板12−1の第2の多層配線構造体41−1と電気的に接続されている。 The second substrate 12-2 is disposed above the second substrate 12-1, and includes a second multilayer wiring structure 41-2. The second multilayer wiring structure 41-2 is electrically connected to the second multilayer wiring structure 41-1 of the second substrate 12-1 via the columnar conductive member 16-2. Yes.
電子部品13−2は、第2の基板12−1と第2の基板12−2との間に配置されている。電子部品13−2は、電極パッド13A−2を有する。電極パッド13A−2は、導電部材15−2を介して、配線53−1と電気的に接続されている。これにより、電子部品13は、第2の多層配線構造体41−1と電気的に接続されている。
The electronic component 13-2 is disposed between the second substrate 12-1 and the second substrate 12-2. The electronic component 13-2 includes an
感光性樹脂14−2は、第2の基板1−12と第2の基板12−2との間に設けられている。感光性樹脂14−2は、電子部品13−2を封止すると共に、第2の基板1−12と第2の基板12−2との間を接着している。感光性樹脂14−2は、開口部55−2と、貫通孔56−2とを有する。開口部55−2及び貫通孔56−2は、配線53−1上に設けられた感光性樹脂14−2に形成されている。開口部55−2は、配線53−1を露出しており、貫通孔56−2は、配線53−1と接続部47A−2とを露出する。
The photosensitive resin 14-2 is provided between the second substrate 1-12 and the second substrate 12-2. The photosensitive resin 14-2 seals the electronic component 13-2 and bonds the second substrate 1-12 and the second substrate 12-2. The photosensitive resin 14-2 has an opening 55-2 and a through hole 56-2. The opening 55-2 and the through hole 56-2 are formed in the photosensitive resin 14-2 provided on the wiring 53-1. The opening 55-2 exposes the wiring 53-1, and the through-hole 56-2 exposes the wiring 53-1 and the connecting
導電部材15−2は、開口部55−2に設けられており、電極パッド13A−2と配線53−1とを電気的に接続している。導電部材16−2は、貫通孔56−2に設けられており、配線53−1と接続部47A−2とを電気的に接続している。
The conductive member 15-2 is provided in the opening 55-2, and electrically connects the
このように、3つの基板11,12−1,12−2を積層させて、上下方向に隣り合う基板との間(本実施の形態の場合、第1の基板11と第2の基板12−1との間と、第2の基板12−1と第2の基板12−2との間)に電子部品13−1,13−2を配置し、上下方向に隣り合う基板間を接着性を有した感光性樹脂14−1,14−2で接着した電子部品内蔵基板70においても、第1の実施の形態の電子部品内蔵基板10と同様な効果を得ることができる。
In this way, the three
なお、本実施の形態では、3つの基板11,12−1,12−2を積層させた場合を例に挙げたが、3つ以上の基板を積層させて、上下方向に隣り合う基板との間に電子部品13を配置し、上下方向に隣り合う基板間を接着性を有した感光性樹脂14で接着した電子部品内蔵基板においても、第1の実施の形態の電子部品内蔵基板10と同様な効果を得ることができる。
In this embodiment, the case where the three
さらに、本実施の形態では、接着性を有した感光性樹脂14−1,14−2を用いた場合を例に挙げて説明したが、接着性を有した感光性樹脂14−1,14−2の代わりに、第1の実施の形態と同様に、非導電性樹脂、異方性導電樹脂、アンダーフィル樹脂のいずれかの樹脂を用いてもよい。 Furthermore, in the present embodiment, the case where the photosensitive resins 14-1 and 14-2 having adhesiveness are used has been described as an example. However, the photosensitive resins 14-1 and 14- having adhesiveness are described. Instead of 2, any one of a non-conductive resin, an anisotropic conductive resin, and an underfill resin may be used as in the first embodiment.
また、電子部品内蔵基板70は、先に説明した第1の実施の形態の電子部品内蔵基板10の製造方法と同様な手法により製造することができる
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
Further, the electronic component built-in
本発明は、歩留まりを向上させることのできる電子部品内蔵基板及びその製造方法に適用できる。 The present invention can be applied to an electronic component built-in substrate that can improve yield and a method of manufacturing the same.
10,70 電子部品内蔵基板
11 第1の基板
12,12−1,12−2 第2の基板
13,13−1,13−2 電子部品
13A,13A−2 電極パッド
14,14−1,14−2 感光性樹脂
15,15−2,16,16−2 導電部材
18 第1の多層配線構造体
24,25,42,43 保護膜
26 外部接続端子
27,31,45,51 絶縁層
28,29,33,34,46,47,47−2,53,53−1 配線
29A,33A,34A,47A,47A−2 接続部
30,32,49,52 ビア
41,41−1,41−2 第2の多層配線構造体
55,55−2 開口部
56,56−2 貫通孔
61 第1の感光性樹脂
62 第2の感光性樹脂
A 電子部品配設領域
10, 70 Electronic component built-in
Claims (3)
第1の多層配線構造体を有する第1の基板を形成する第1の基板形成工程と、
第2の多層配線構造体を有する第2の基板を形成する第2の基板形成工程と、
接着性を有した第1の感光性樹脂により、前記電子部品を前記第1の基板に接着させて、前記電子部品と前記第1の多層配線構造体とを電気的に接続する電子部品接続工程と、
前記電子部品が配設された第1の基板の面と前記電子部品とを覆うように接着性を有した第2の感光性樹脂を形成する第2の感光性樹脂形成工程と、
前記第2の基板を前記第2の感光性樹脂上に接着させて、前記第1の基板の上方に前記第2の基板を配設する第2の基板配設工程とを含むことを特徴とする電子部品内蔵基板の製造方法。 In the manufacturing method of the electronic component built-in substrate in which the electronic component is embedded,
A first substrate forming step of forming a first substrate having a first multilayer wiring structure;
A second substrate forming step of forming a second substrate having a second multilayer wiring structure;
An electronic component connecting step of electrically connecting the electronic component and the first multilayer wiring structure by bonding the electronic component to the first substrate with a first photosensitive resin having adhesiveness When,
A second photosensitive resin forming step of forming a second photosensitive resin having adhesion so as to cover the surface of the first substrate on which the electronic component is disposed and the electronic component;
A second substrate disposing step of adhering the second substrate onto the second photosensitive resin and disposing the second substrate above the first substrate. A method of manufacturing an electronic component built-in substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006244210A JP4870501B2 (en) | 2005-09-13 | 2006-09-08 | Manufacturing method of electronic component built-in substrate |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005264746 | 2005-09-13 | ||
JP2005264746 | 2005-09-13 | ||
JP2006244210A JP4870501B2 (en) | 2005-09-13 | 2006-09-08 | Manufacturing method of electronic component built-in substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007110095A JP2007110095A (en) | 2007-04-26 |
JP4870501B2 true JP4870501B2 (en) | 2012-02-08 |
Family
ID=38035670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006244210A Active JP4870501B2 (en) | 2005-09-13 | 2006-09-08 | Manufacturing method of electronic component built-in substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4870501B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009043857A (en) * | 2007-08-08 | 2009-02-26 | Casio Comput Co Ltd | Semiconductor device and manufacturing method thereof |
JP4752825B2 (en) | 2007-08-24 | 2011-08-17 | カシオ計算機株式会社 | Manufacturing method of semiconductor device |
JP6444269B2 (en) * | 2015-06-19 | 2018-12-26 | 新光電気工業株式会社 | Electronic component device and manufacturing method thereof |
KR20220001568A (en) * | 2020-06-30 | 2022-01-06 | 삼성전기주식회사 | Printed circuit board |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4080827B2 (en) * | 2001-09-24 | 2008-04-23 | 富士通株式会社 | Bonding method and conductive circuit structure |
JP2003197849A (en) * | 2001-10-18 | 2003-07-11 | Matsushita Electric Ind Co Ltd | Module with built-in component and method of manufacturing the same |
-
2006
- 2006-09-08 JP JP2006244210A patent/JP4870501B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007110095A (en) | 2007-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7640655B2 (en) | Electronic component embedded board and its manufacturing method | |
JP4361826B2 (en) | Semiconductor device | |
KR100987688B1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP4830120B2 (en) | Electronic package and manufacturing method thereof | |
TWI483363B (en) | Package substrate, package structure and method for manufacturing package structure | |
US20150003020A1 (en) | Electronic component-embedded printed circuit board having cooling member | |
US8929091B2 (en) | Method of manufacturing a printed circuit board (PCB) | |
US20090310323A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
US20120176751A1 (en) | Electronic component module and manufacturing method therefor | |
JP4950743B2 (en) | Multilayer wiring board and manufacturing method thereof | |
US20100059876A1 (en) | Electronic component package and method of manufacturing the same | |
JP4870501B2 (en) | Manufacturing method of electronic component built-in substrate | |
JP2009016377A (en) | Multilayer wiring board and multilayer wiring board manufacturing method | |
JP5238182B2 (en) | Manufacturing method of multilayer wiring board | |
JP2009146940A (en) | Laminated wiring board and manufacturing method therefor | |
JP2013093366A (en) | Flexible wiring board and manufacturing method of the same | |
KR20070030700A (en) | Electronic component embedded board and its manufacturing method | |
US20090212444A1 (en) | Semiconductor package and method of manufacturing the same | |
JP4324732B2 (en) | Manufacturing method of semiconductor device | |
JPH10335528A (en) | Semiconductor package and manufacture thereof | |
JP5285385B2 (en) | Manufacturing method of multilayer wiring board | |
JP2009004813A (en) | Wiring substrate for mounting semiconductor | |
KR20080073648A (en) | Multilayer wiring board and method of manufacturing the same | |
US9673063B2 (en) | Terminations | |
JP4593444B2 (en) | Manufacturing method of electronic component mounting structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4870501 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |