JP6773443B2 - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP6773443B2
JP6773443B2 JP2016073808A JP2016073808A JP6773443B2 JP 6773443 B2 JP6773443 B2 JP 6773443B2 JP 2016073808 A JP2016073808 A JP 2016073808A JP 2016073808 A JP2016073808 A JP 2016073808A JP 6773443 B2 JP6773443 B2 JP 6773443B2
Authority
JP
Japan
Prior art keywords
image
image data
circuit
medal
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016073808A
Other languages
English (en)
Other versions
JP2017184808A (ja
Inventor
徹 菅原
徹 菅原
洋一 小山
洋一 小山
啓文 鶴田
啓文 鶴田
佐藤　浩二
浩二 佐藤
朋典 秋谷
朋典 秋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Entertainment Corp
Original Assignee
Universal Entertainment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Entertainment Corp filed Critical Universal Entertainment Corp
Priority to JP2016073808A priority Critical patent/JP6773443B2/ja
Publication of JP2017184808A publication Critical patent/JP2017184808A/ja
Application granted granted Critical
Publication of JP6773443B2 publication Critical patent/JP6773443B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Slot Machines And Peripheral Devices (AREA)

Description

本発明は、遊技機に関する。
従来、複数の図柄がそれぞれの表面に配された複数のリールと、スタートスイッチと、ストップスイッチと、各リールに対応して設けられたステッピングモータと、制御部とを備えた、パチスロと呼ばれる遊技機が知られている。スタートスイッチは、メダルなどの遊技媒体が遊技機に投入された後、スタートレバーが遊技者により操作されたこと（以下、「開始操作」ともいう）を検出し、全てのリールの回転の開始を要求する信号を出力する。ストップスイッチは、各リールに対応して設けられたストップボタンが遊技者により押されたこと（以下、「停止操作」ともいう）を検出し、該当するリールの回転の停止を要求する信号を出力する。ステッピングモータは、その駆動力を対応するリールに伝達する。また、制御部は、スタートスイッチ及びストップスイッチにより出力された信号に基づいて、ステッピングモータの動作を制御し、各リールの回転動作及び停止動作を行う。
このような遊技機では、開始操作が検出されると、プログラム上で乱数を用いた抽籤処理（以下、「内部抽籤処理」という）が行われ、その抽籤の結果（以下、「内部当籤役」という）と停止操作のタイミングとに基づいてリールの回転の停止を行う。そして、全てのリールの回転が停止され、入賞の成立に係る図柄の組合せが表示されると、その図柄の組合せに対応する特典が遊技者に付与される。
また、このような遊技機には、メダル投入口の先に投入されたメダルを検知するためのメダルセレクタが設けられている。また、このメダルセレクタに対しては、メダル投入口に適正なメダル（正規メダル）でないメダル（不正メダル）を投入したり、器具をメダル投入口に挿入したりして、遊技機に正規メダルが投入されたと誤認させて遊技が行われる不正行為に対する対策がとられている。
例えば、特許文献１には、メダル通路に２個のメダル検知用の近接センサを設け、各近接センサの出力に基づいてメダル通路を遊技用のメダルが通過したかどうかを判断することで、板状体のような器具が用いられた不正行為を検知するスロットマシンが記載されている。
他方、特許文献２には、入力した画像データに対して歪み補正処理を施して出力画像を出力する画像処理装置が開示されており、この画像処理装置では、メモリ間のデータ転送を制御するＤＭＡＣ（ダイレクトメモリアクセスコントローラ（Direct Memory Access Controller））を用いて、バスを介したデータ転送が、ＣＰＵの代わりに、ＤＭＡＣからの制御信号に応じて行われる。
また、特許文献３には、画像データを記憶する記憶回路と歪み補正処理を行う処理回路との間で、上述のＤＭＡＣを用いてデータ転送を行うデータ転送装置が開示されており、このデータ転送装置では、記憶回路と、処理回路内のキャッシュメモリとの間のバスを介したデータ転送が、ＣＰＵの代わりに、ＤＭＡＣからの制御信号に応じて行われる。
特開２００２−３４２８１４号公報 特開２０１３−１８６６２４号公報 特開２０１３−１８６７０５号公報
しかしながら、特許文献１に記載されたスロットマシンでは、板状体以外の様々な形状の不正行為用器具をメダル投入口に挿入してメダルセレクタの計数機能を不正に動作させることで、メダルを投入しているように見せかけて多数のクレジットを得る不正行為や、不正メダルを用いて行われる不正行為を検知することができない。
例えば、このスロットマシンが設置されるホールで貸し出される貸出単価が１枚２０円のメダルと１枚５円のメダルとが同径で色や刻印（模様）のみ異なる場合、このスロットマシンでは、これらを判別することができず、低賭け遊技機（いわゆる、５スロ）で取得したメダルを通常の遊技機（いわゆる、２０スロ）で使用するといった不正遊技を行う者がいるために、遊技店で被害が発生している。
また、特許文献１に記載されたスロットマシンでは、遊技機が設置されているホールで貸し出されたメダルと、別のホールで貸し出されたメダルや中古機販売店で購入した遊技機に附属しているメダル、または、偽造メダル（メダルに見せかけた器具を含む）等とが同径で色や刻印（模様）のみ異なる場合、これらを判別することができない。このため、正規メダル以外のメダル（不正メダル）を用いて遊技を行う不正行為を検知（検出）することが困難だった。
したがって、特許文献１に記載されたスロットマシンのような、通常のセンサを用いた従来技術での不正判定では、上述した様々な不正行為に対応できず、その効果は限定的なものとなっている。
さらに、こうしたメダル等の遊技媒体についての不正判定を画像処理によって行おうとする場合は、処理時間の問題が生ずる。すなわち、高度に模倣された偽造メダル等について精度の高い不正判定を行う場合、スロットマシン等に投入されたメダルを高解像度で撮像し、撮像されたそれぞれの画素データについて複数の画像処理を行う必要があり、高性能のＣＰＵや画像処理回路を用いた場合であっても、当該不正判定にはかなり長い時間を要する。
また、メダル等の遊技媒体は、通常、スロットマシン等に連続的に投入されるため、上述したような、画像処理による不正判定を、投入されたメダルのそれぞれに対してリアルタイムに行うことは非常に困難である。
こうした遊技媒体に関する画像処理による不正判定の時間短縮に関連し、様々なアプローチが検討されているが、特許文献２、及び特許文献３に記載されているような、ＤＭＡ転送を利用して処理時間の短縮を実現した回路を含む遊技機については、これまでに提案されていない。
さらに、画像処理によって遊技媒体の不正判定を行う回路について、製造コストやセキュリティー面での優位性を備えるとともに、ＤＭＡ転送を採用して処理時間を短縮した回路を含む遊技機も、これまでに提案されていない。
また、遊技媒体の不正判定のための画像処理において、ライトバッファに関する所定の条件に基づいて、画像データをフレームバッファに書き込む要求を出力するような、遊技媒体の不正判定を行う回路は、これまでに提案されていない。
本発明は、上記課題を解決するためになされたものであり、本発明の目的は、遊技機に正規の遊技媒体が用いられていると誤認させて遊技を行う不正行為を検知することができる遊技機を提供することにある。
上記目的を達成するために、本発明の第１実施態様では、以下のような構成の遊技機を提供する。
遊技媒体（例えば、メダル）を投入する投入口（例えば、メダル投入口２１）と、
前記投入口から投入された遊技媒体を検出する遊技媒体検出手段（例えば、カメラユニット２０９を含むメダルセレクタ２０１）と、を備え、
前記遊技媒体検出手段は、
前記遊技媒体が通過する通路となる遊技媒体通過部（例えば、メダルレール２１０）と、
前記通路を通過する物体である通過物体を撮像する撮像手段（例えば、ＣＭＯＳイメージセンサ２３２を含む手段）と、
前記撮像手段を介して得られた画像データ（例えば、撮像部３６１によって取得された撮像画像３６２Ａ）に基づいた画像処理を行うことにより、前記遊技媒体が正規のものであるか否かを判定する遊技媒体判定手段（例えば、制御ＬＳＩ２３４）と、を含み、
前記遊技媒体判定手段は、
前記遊技媒体を判定する専用集積回路として構成され、
データを記憶する第１記憶手段（例えば、ＳＲＡＭ２４３）と、
前記撮像手段を介して得られた前記画像データを所定の画像データ（例えば、対象画像データ２７５、撮像画像３６２Ｂ）に変換する変換手段（例えば、変換部３６３、ＩＳＰ回路２４５等）と、
前記所定の画像データを縮小した縮小画像データを生成し、前記縮小画像データを前記第１記憶手段に記憶する縮小画像生成手段（例えば、魚眼補正スケーラ回路２４８）と、
前記縮小画像データに基づいて、前記遊技媒体の特徴を示す特徴画像（例えば、特徴画像３６２Ｃ）を生成する特徴画像生成手段（例えば、特徴画像生成部３６４、画像認識アクセラレータ回路２４９等）と、を備え、
前記特徴画像生成手段は、
前記遊技媒体判定手段内の回路として構成され、
変換パラメータ（例えば、変換パラメータ２８０）を記憶する第２記憶手段（例えば、メモリ２７４）と、
前記第１記憶手段から取得した、前記縮小画像データに係る画像データに対して、座標変換を行う変換回路（例えば、変換回路２８１）と、
前記変換パラメータを前記第２記憶手段から取得し、前記変換回路に出力するよう制御する制御回路（例えば、制御回路２８２）と、
前記変換回路から前記座標変換後の画像データを取得して画像処理を行い、出力対象の画像データ（例えば、処理画像データ２７７）を前記第１記憶手段に記憶する画像処理回路（例えば、画像処理回路２７３）と、を備え、
前記変換回路は、前記変換パラメータに基づいて前記座標変換を行い、
前記画像処理回路は、
前記画像処理のために、前記座標変換後の画像データに係る画像データを一時的に記憶する第３記憶手段（例えば、フレームメモリ３０９）と、
前記画像処理の対象となる画像データを前記第３記憶手段から読み出す要求を出力する第１読出要求出力部（例えば、第１読出要求出力部３０１）と、
前記画像処理後の画像データを前記第３記憶手段に書き込む要求を出力する書込要求出力部（例えば、書込要求出力部３０２）と、
前記画像処理後の画像データが、前記出力対象の画像データである場合に、前記第３記憶手段から前記画像処理後の画像データを読み出す要求を出力する第２読出要求出力部（例えば、第２読出要求出力部３０３）と、
前記画像処理後の画像データを一時的に記憶するバッファ（例えば、ライトバッファ３０６）と、を備え、
前記書込要求出力部は、前記バッファに所定量の画像データが記憶された場合（例えば、ライトバッファ３０６が一杯になった場合）に、前記画像処理後の画像データを前記バッファから前記第３記憶手段に書き込む要求を出力し、
一の遊技媒体が前記投入口から投入されたことに応じて、前記特徴画像生成手段により前記一の遊技媒体に関する前記特徴画像を生成しようとする場合に、前記特徴画像生成手段により他の遊技媒体に関する前記特徴画像を生成しているときは、前記一の遊技媒体に関する前記特徴画像の生成をスキップすることが可能である。
本発明のこのような構成によって、撮像手段において取得された画像データを利用して、正規メダル判別処理を実行することができる。撮像画像に基づいて行われる画像変換や画像認識の各処理により、メダル等の判定が可能となるため、メダル等の模様の相違を判定することができる。また、遊技媒体判定手段は、前記遊技媒体を判定する専用集積回路として構成されるため、製造コストを効果的に抑制することができる。さらに、遊技媒体判定手段が、ＡＳＩＣ等のようなパッケージ化された状態で提供されるため、外部からの不正行為（例えば、正規メダル判別処理を無効化させたり、正規メダル判別処理の処理ロジックを窃取しようとしたりする行為）を阻止することができ、セキュリティー面でも顕著な利点を有している。また、書込要求出力部が、ライトバッファが一杯になった場合に、画像処理後の画像データを第３記憶手段に書き込む要求を出力するため、当該ライトバッファの回路規模を小さくすることができ、独立した効果的な基準により、画像データの書き込みタイミングが決定される。
本発明の第２実施態様は、第１実施態様において、以下のような構成を有する。
前記遊技媒体判定手段は、
前記特徴画像に基づいて、前記特徴画像に係る遊技媒体が正規のものであるか否かを判定する判定手段と、
前記所定の画像データに基づいて前記遊技媒体をカウントするカウント手段と、
前記所定の画像データに基づいて前記遊技媒体の色を判定する色判定手段と、を更に備え、
前記変換手段は、
前記画像データを色空間に対応する第１色空間画像データに変換し、
前記画像データを色空間に対応する第２色空間画像データに変換し、
前記カウント手段は、前記第１色空間画像データの輝度に係るデータに基づいて前記遊技媒体をカウントし、
前記色判定手段は、前記第２色空間画像データの色相と彩度に係るデータに基づいて前記遊技媒体の色を判定するよう構成される。
本発明の第３実施態様は、第２実施態様において、以下のような構成を有する。
遊技媒体に関して、前記カウント手段、及び前記色判定手段の処理結果が所定の結果となった場合に、当該遊技媒体について、前記判定手段における判定を行うように制御するよう構成される。
本発明によれば、遊技機に正規の遊技媒体が用いられていると誤認させて遊技を行う不正行為を検知することができる。
本発明の一実施形態の遊技機における機能フローを説明する説明図である。 本発明の一実施形態の遊技機における外観構成例を示す斜視図である。 本発明の一実施形態の遊技機における内部構造を示すものであり、ミドルドアを閉じた状態の斜視図である。 本発明の一実施形態の遊技機における内部構造を示すものであり、ミドルドアを開けた状態の斜視図である。 本発明の一実施形態の遊技機におけるキャビネットの内部を示す説明図である。 本発明の一実施形態の遊技機におけるフロントドアの裏面側を示す説明図である。 本発明の一実施形態の遊技機におけるメダルセレクタを遊技機の斜め後方から見た斜視図である。 本発明の一実施形態の遊技機におけるメダルセレクタの分解図である。 本発明の一実施形態の遊技機におけるメダルセレクタを遊技機の斜め前方から見た斜視図である。 本発明の一実施形態の遊技機におけるメダルセレクタのセレクトプレートの斜視図である。 発明の一実施形態の遊技機におけるメダルセレクタがメダルをホッパー装置へ案内する場合のメダルの経路を示す図である。 発明の一実施形態の遊技機におけるメダルセレクタがメダルをメダルシュートに案内する場合のメダルの経路を示す図である。 本発明の一実施形態の遊技機における制御系を示すブロック図である。 本発明の一実施形態の遊技機における主制御回路の構成例を示すブロック図である。 本発明の一実施形態の遊技機における副制御回路の構成例を示すブロック図である。 本発明の一実施形態の遊技機におけるメダルセレクタの回路構成例を示すブロック図である。 本発明の一実施形態の遊技機における制御ＬＳＩの回路構成例を示すブロック図である。 本発明の一実施形態の遊技機におけるカメラユニットの機能ブロック図である。 本発明の一実施形態の遊技機に用いられる正規メダルの一例を示す図であり、Ａは正規メダルの一方の面を示し、Ｂは正規メダルの画像データを示す図である。 本発明の一実施形態の遊技機に用いられる正規メダルに関する処理画像データの生成（合成）について説明するための図である。 本発明の一実施形態の遊技機における制御ＬＳＩに含まれる画像認識アクセラレータ回路の回路構成例を示すブロック図である。 対象画像データに対して、座標変換を行い変換後画像データを生成する概念を示す図である。 本発明の一実施形態の遊技機における制御ＬＳＩに含まれる画像認識アクセラレータ回路の座標変換回路の回路構成例を示す図である。 本発明の一実施形態の遊技機における制御ＬＳＩに含まれる画像認識アクセラレータ回路の変換パラメータの例を示す図である。 本発明の一実施形態の遊技機における制御ＬＳＩに含まれる画像認識アクセラレータ回路の特定情報の例を示す図である。 本発明の一実施形態の遊技機における制御ＬＳＩに含まれる画像認識アクセラレータ回路によって、それぞれ回転角度が異なる変換パラメータによって変換後画像データが生成される例を模式的に示す図である。 変換パラメータによる座標変換の一例を説明するための図である。 複数の変換後画像データを合成して処理画像データを生成する概念を示す図である。 本発明の一実施形態の遊技機における制御ＬＳＩに含まれる画像認識アクセラレータ回路の画像処理回路の動作の概要を説明するための図である。 本発明の一実施形態の遊技機における制御ＬＳＩに含まれる画像認識アクセラレータ回路の画像処理回路の構成を示す図である。 本発明の一実施形態の遊技機において１番目のメダルに関する正規メダル判別処理のフローを説明するための図である。 本発明の一実施形態の遊技機において１番目〜６番目のメダルに関する正規メダル判別処理のフローを説明するための図である。 本発明の一実施形態の遊技機における制御ＬＳＩに含まれる画像認識アクセラレータ回路の動作フローを示す図である。 不正メダルの一方の面と不正メダルの画像データの例を示す図である。 不正メダルの一方の面、不正メダルの画像データ、及び不正メダルの処理画像データの例を示す図である。 本発明の一実施形態の遊技機におけるカメラユニットの撮像装置を介して得られる撮像画像の一例を模式的に示す図である。 本発明の一実施形態の遊技機におけるカメラユニットの機能ブロック図である。 本発明の一実施形態の遊技機における特徴画像生成部の構成をより詳細に示す図である。 本発明の一実施形態の遊技機におけるカメラユニットで実施される正規メダル判別処理の一連の動作を示すフローチャートである。 メダル領域の一例を模式的に示す図である。 背景画像の一例を模式的に示す図である。 背景差分画像の一例を模式的に示す図である。 外形テンプレートの一例を模式的に示す図である。 テンプレートマッチングを説明するための図である。 メダル領域の抽出処理を説明するための図である。 エッジ画像の一例を模式的に示す図である。 回転合成画像の生成方法を説明するための図である。 本発明の一実施形態の変形例１における制御ＬＳＩに含まれる画像認識アクセラレータ回路の回路構成例を示す図である。 対象画像データに対して、複数の座標変換を重ねて行い処理画像データを生成する概念を示す図である。 本発明の一実施形態の変形例２における制御ＬＳＩに含まれる画像認識アクセラレータ回路の回路構成例を示す図である。 本発明の一実施形態の変形例２における制御ＬＳＩに含まれる画像認識アクセラレータ回路の画像処理回路の回路構成例を示す図である。 本発明の一実施形態の変形例２における制御ＬＳＩに含まれる画像認識アクセラレータ回路の変換パラメータの例を示す図である。 本発明の一実施形態の変形例２における制御ＬＳＩに含まれる画像認識アクセラレータ回路の特定情報の例を示す図である。 本発明の一実施形態の変形例２における制御ＬＳＩに含まれる画像認識アクセラレータ回路の動作を説明するための図である。 本発明の一実施形態の変形例３における制御ＬＳＩに含まれる画像認識アクセラレータ回路の回路構成例を示す図である。 本発明の一実施形態の変形例３における制御ＬＳＩに含まれる画像認識アクセラレータ回路の画像処理回路の回路構成例を示す図である。 本発明の一実施形態の変形例４における制御ＬＳＩに含まれる画像認識アクセラレータ回路の画像処理回路の回路構成例を示す図である。
＜＜一実施形態＞＞
以下、本発明の一実施形態に係る遊技機であるパチスロについて、図１〜図４７を参照しながら説明する。
＜機能フロー＞
まず、図１を参照して、パチスロの機能フローについて説明する。本実施の形態のパチスロでは、遊技を行うための遊技媒体としてメダルを用いる。なお、本発明のすべての実施形態、変形例は、パチスロ機に限定して適用されるものではなく、パチスロ以外の他の遊技機（例えば、パチンコ機等）に適用することができる。また、遊技媒体としては、メダル以外にも、コイン、遊技球、遊技用のポイントデータまたはトークン等を対象とすることもできる。
遊技の開始時において、遊技者によりメダルが投入され、スタートレバーが操作されると、予め定められた数値の範囲（例えば、０〜６５５３５）の乱数から１つの値（以下、乱数値）が抽出される。
内部抽籤手段は、抽出された乱数値に基づいて抽籤を行い、内部当籤役を決定する。この内部抽籤手段は、後述する主制御回路が担う。内部当籤役の決定により、後述の入賞判定ラインに沿って表示を行うことを許可する図柄の組合せが決定される。なお、図柄の組合せの種別としては、メダルの払い出し、再遊技の作動、ボーナスの作動等といった特典が遊技者に与えられる「入賞」に係るものと、それ以外のいわゆる「ハズレ」に係るものとが設けられている。
また、スタートレバーが操作されると、複数のリールの回転が行われる。その後、遊技者により所定のリールに対応するストップボタンが押されると、リール停止制御手段は、内部当籤役とストップボタンが押されたタイミングとに基づいて、該当するリールの回転を停止する制御を行う。このリール停止制御手段は、後述する主制御回路が担う。
パチスロでは、基本的に、ストップボタンが押されたときから規定時間（１９０ｍｓｅｃまたは７５ｍｓｅｃ）内に、該当するリールの回転を停止する制御が行われる。本実施形態では、この規定時間内にリールの回転に伴って移動する図柄の数を「滑り駒数」と呼ぶ。規定期間が１９０ｍｓｅｃである場合には、滑り駒数の最大数を図柄４個分に定め、規定期間が７５ｍｓｅｃである場合には、滑り駒数の最大数を図柄１個分に定める。
リール停止制御手段は、入賞に係る図柄の組合せ表示を許可する内部当籤役が決定されているときは、通常、１９０ｍｓｅｃ（図柄４コマ分）の規定時間内に、その図柄の組合せが入賞判定ラインに沿って極力表示されるようにリールの回転を停止させる。また、リール停止制御手段は、例えば、第２種特別役物であるチャレンジボーナス（ＣＢ）及びＣＢを連続して作動させるミドルボーナス（ＭＢ）の動作時には、１つ以上のリールに対して、規定時間７５ｍｓｅｃ（図柄１コマ分）内に、その図柄の組合せが入賞判定ラインに沿って極力表示されるようにリールの回転を停止させる。さらに、リール停止制御手段は、遊技状態に対応する各種規定時間を利用して、内部当籤役によってその表示が許可されていない図柄の組合せが入賞判定ラインに沿って表示されないようにリールの回転を停止させる。
こうして、複数のリールの回転がすべて停止されると、入賞判定手段は、入賞判定ラインに沿って表示された図柄の組合せが、入賞に係るものであるか否かの判定を行う。この入賞判定手段は、後述する主制御回路が担う。入賞判定手段により入賞に係るものであるとの判定が行われると、メダルの払い出し等の特典が遊技者に与えられる。パチスロでは、以上のような一連の流れが１回の遊技として行われる。
また、パチスロでは、前述した一連の流れの中で、液晶表示装置などの表示装置により行う映像の表示、各種ランプにより行う光の出力、スピーカにより行う音の出力、或いはこれらの組合せを利用して様々な演出が行われる。
スタートレバーが操作されると、上述した内部当籤役の決定に用いられた乱数値とは別に、演出用の乱数値（以下、演出用乱数値）が抽出される。演出用乱数値が抽出されると、演出内容決定手段は、内部当籤役に対応づけられた複数種類の演出内容の中から今回実行するものを抽籤により決定する。この演出内容決定手段は、後述する副制御回路が担う。
演出内容が決定されると、演出実行手段は、リールの回転開始時、各リールの回転停止時、入賞の有無の判定時等の各契機に連動させて対応する演出を実行する。このように、パチスロでは、内部当籤役に対応づけられた演出内容を実行することによって、決定された内部当籤役（言い換えると、狙うべき図柄の組合せ）を知る機会または予想する機会が遊技者に提供され、遊技者の興味の向上を図ることができる。
＜パチスロの構造＞
次に、図２〜図６を参照して、本実施形態におけるパチスロ１の構造について説明する。
［外観構造］
図２は、パチスロ１の外部構造を示す斜視図である。
図２に示すように、パチスロ１は、外装体２を備えている。外装体２は、後述するホッパー装置５１やメダル補助収納庫５２等（図５参照）を収容するキャビネット２ａと、キャビネット２ａに対して開閉可能に取り付けられるフロントドア２ｂとを有している。キャビネット２ａの両側面には、把手７が設けられている（図２では一側面の把手７のみを示す）。この把手７は、パチスロ１を運搬するときに手をかける凹部である。
外装体２の内部には、３つのリール３Ｌ、３Ｃ、３Ｒが横並びに設けられている。以下、各リール３Ｌ、３Ｃ、３Ｒを、それぞれ左リール３Ｌ、中リール３Ｃ、右リール３Ｒという。各リール３Ｌ、３Ｃ、３Ｒは、円筒状に形成されたリール本体と、リール本体の周面に装着された透光性のシート材を有している。シート材の表面には、複数（例えば２０個）の図柄が周方向に沿って所定の間隔をあけて描かれている。
フロントドア２ｂは、ドア本体９と、フロントパネル１０と、表示装置の一具体例を示す液晶表示装置１１とを備えている。
ドア本体９は、ヒンジ（不図示）を用いてキャビネット２ａに取り付けられており、キャビネット２ａの開口部を開閉する。ヒンジは、パチスロ１の前方からドア本体９を見た場合に、ドア本体９における左側の端部に設けられている。液晶表示装置１１は、ドア本体９の上部に取り付けられている。この液晶表示装置１１は、表示部（表示画面）１１ａを備えており、液晶表示装置１１を用いて映像の表示による演出が実行される。
フロントパネル１０は、液晶表示装置１１の表示部１１ａ側に重畳して配置され、液晶表示装置１１の表示部１１ａを露出させるパネル開口１０ａを有する枠状に形成されている。フロントパネル１０には、ランプ群１８が設けられている。ランプ群１８は、ＬＥＤ（Light Emitting Diode）等で構成され、演出内容に対応するパターンで、光を点灯及び消灯する。
フロントドア２ｂの中央には、台座部１２が形成されている。この台座部１２には、図柄表示領域４と、遊技者による操作の対象となる各種装置が設けられている。
図柄表示領域４は、正面から見て３つのリール３Ｌ、３Ｃ、３Ｒに重畳する手前側に配置されており、３つのリール３Ｌ、３Ｃ、３Ｒに対応して設けられている。この図柄表示領域４は、表示窓としての機能を果たすものであり、その背後に設けられた各リール３Ｌ、３Ｃ、３Ｒを透過することが可能な構成になっている。以下、図柄表示領域４を、リール表示窓４という。
リール表示窓４は、その背後に設けられたリール３Ｌ、３Ｃ、３Ｒの回転が停止されたとき、各リール３Ｌ、３Ｃ、３Ｒの複数種類の図柄のうち、その枠内における上段、中段及び下段の各領域にそれぞれ１個の図柄（合計で３個）を表示する。本実施の形態では、リール表示窓４の上段、中段及び下段からなる３つの領域のうち予め定められたいずれかを組み合わせて構成される擬似的なラインを、入賞か否かの判定を行う対象となるライン（入賞判定ライン）として定義する。
リール表示窓４は、台座部１２に設けられた枠部材１３により形成されている。この枠部材１３は、リール表示窓４と、情報表示窓１４と、ストップボタン取付部１５を有している。
情報表示窓１４は、リール表示窓４の下部に連続して設けられており、上方に向かって開口している。すなわち、リール表示窓４と情報表示窓１４は、連続する１つの開口部として形成されている。この情報表示窓１４及びリール表示窓４は、透明の窓カバー１６によって覆われている。
窓カバー１６は、枠部材１３の内面側に配置されており、フロントドア２ｂの前面側から取り外し不可能になっている。また、枠部材１３は、窓カバー１６を挟んで情報表示窓１４の開口に対向するシート載置部１７を有している。そして、シート載置部１７と窓カバー１６との間には、遊技に関する情報が記載されたシート部材（情報シート）が配置されている。したがって、情報シートは、凹凸や隙間の無い滑らかな表面を有する窓カバー１６により覆われている。
情報シートの取付部を構成する窓カバー１６は、フロントドア２ｂの前面側から取り外し不可能であり、凹凸や隙間の無い滑らかな表面であるため、情報シートの取付部を利用して、パチスロ１の内部にアクセスする不正行為を防ぐことができる。
ストップボタン取付部１５は、情報表示窓１４の下方に設けられており、正面を向いた平面に形成されている。このストップボタン取付部１５には、ストップボタン１９Ｌ、１９Ｃ、１９Ｒが貫通する貫通孔が設けられている。ストップボタン１９Ｌ、１９Ｃ、１９Ｒは、３つのリール３Ｌ、３Ｃ、３Ｒのそれぞれに対応づけられ、対応するリールの回転整を停止するために設けられる。以下、ストップボタン１９Ｌ、１９Ｃ、１９Ｒを、それぞれ左ストップボタン１９Ｌ、中ストップボタン１９Ｃ、右ストップボタン１９Ｒという。
ストップボタン１９Ｌ、１９Ｃ、１９Ｒは、遊技者による操作の対象となる各種装置の一例を示す。また、台座部１２には、遊技者による操作の対象となる各種装置として、メダル投入口２１、ＢＥＴボタン２２、スタートレバー２３が設けられている。
メダル投入口２１は、遊技者によって外部から投下されるメダルを受け入れるために設けられる。メダル投入口２１に受け入れられたメダルは、予め定められた規定数（例えば、３枚）を上限として１回の遊技に投入されることとなり、規定数を超えた分はパチスロ１の内部に預けることが可能となる（いわゆるクレジット機能）。
ＢＥＴボタン２２は、パチスロ１の内部に預けられているメダルから１回の遊技に投入する枚数を決定するために設けられる。スタートレバー２３は、全てのリール（３Ｌ、３Ｃ、３Ｒ）の回転を開始するために設けられる。
また、フロントドア２ｂを正面から見てリール表示窓４の左側方には、７セグメントＬＥＤ（Light Emitting Diode）からなる７セグ表示器２４が設けられている。この７セグ表示器２４は、特典として遊技者に対して払い出すメダルの枚数（以下、払出枚数）、パチスロ内部に預けられているメダルの枚数（以下、クレジット枚数）等の情報をデジタル表示する。
フロントドア２ｂを正面から見て台座部１２の左側には、精算ボタン２７が設けられている。この精算ボタン２７は、パチスロ１の内部に預けられている外部に引き出す（排出する）ために設けられる。台座部１２の下方には、腰部パネルユニット３１が設けられている。腰部パネルユニット３１は、任意の画像が描かれた装飾パネルと、この装飾パネルを背面側から照明するための光を出射する光源を有している。
腰部パネルユニット３１の下方には、メダル払出口３２と、スピーカ用孔３３Ｌ、３３Ｒと、メダルトレイユニット３４が設けられている。メダル払出口３２は、後述のメダルセレクタ２０１から排出されるメダルや後述のホッパー装置５１の駆動により排出されるメダルを外部に導く。メダル払出口３２から排出されたメダルは、メダルトレイユニット３４に貯められる。スピーカ用孔３３Ｌ、３３Ｒは、演出内容に応じた効果音や楽曲等の音を出力するために設けられている。
［内部構造］
図３及び図４は、パチスロ１の内部構造を示す斜視図である。この図３では、フロントドア２ｂが開放され、フロントドア２ｂの裏面側に設けられたミドルドア４１がフロントドア２ｂに対して閉じた状態を示している。また、図４では、フロントドア２ｂが開放され、ミドルドア４１がフロントドア２ｂに対して開いた状態を示している。また、図５は、キャビネット２ａの内部を示す説明図である。図６は、フロントドア２ｂの裏面側を示す説明図である。
キャビネット２ａは、上面板２０ａと、底面板２０ｂと、左右の側面板２０ｃ、２０ｄと、背面板２０ｅを有している（図５参照）。キャビネット２ａ内部の上側には、キャビネット側スピーカ４２が配設されている。このキャビネット側スピーカ４２は、取付ブラケット４３Ｌ、４３Ｒを介してキャビネット２ａの背面板２０ｅに取り付けられている。キャビネット側スピーカ４２は、例えば、効果音を出力するためのスピーカである。
キャビネット２ａ内部を正面から見て、キャビネット側スピーカ４２の左側方には、キャビネット側中継基板４４が配設されている。このキャビネット側中継基板４４は、キャビネット２ａの左側面板２０ｃに取り付けられている。キャビネット側中継基板４４は、ミドルドア４１（図３及び図４参照）に取り付けられた後述する主制御基板７１（図１３参照）と、ホッパー装置５１、メダル補助収納庫スイッチ（不図示）、メダル払出カウントスイッチ（不図示）とを接続する配線の中継を行う。
キャビネット２ａ内部の中央部には、キャビネット側スピーカ４２による音の出力を制御するアンプ基板４５が配設されている。このアンプ基板４５は、左右の側面板２０ｃ、２０ｄに固定された取付棚４６に取り付けられている。
また、キャビネット２ａ内部を正面から見て、アンプ基板４５の右側には、外部集中端子板４７が配設されている（図５参照）。この外部集中端子板４７は、キャビネット２ａの右側面板２０ｄに取り付けられている。外部集中端子板４７は、メダル投入信号、メダル払出信号及びセキュリティー信号などの信号をパチスロ１の外部へ出力するために設けられている。
キャビネット２ａ内部を正面から見て、アンプ基板４５の左側には、サブ電源装置４８が配設されている。このサブ電源装置４８は、キャビネット２ａの左側面板２０ｃに取り付けられている。サブ電源装置４８は、交流電圧１００Ｖの電力を後述する電源装置５３に供給する。また、交流電圧１００Ｖの電力を直流電圧の電力に変換して、アンプ基板４５に供給する。
キャビネット２ａの内部の下側には、メダル払出装置（以下、ホッパー装置）５１と、メダル補助収納庫５２と、電源装置５３が配設されている。
ホッパー装置５１は、キャビネット２ａにおける底面板２０ｂの中央部に取り付けられている。このホッパー装置５１は、多量のメダルを収容可能であり、それらを１枚ずつ排出可能な構造を有する。ホッパー装置５１は、例えば、精算ボタン２７（図２参照）が押圧されてパチスロ内部に預けられているメダルの精算を行うときに、収容したメダルをクレジット枚数分排出する。ホッパー装置５１によって払い出されたメダルは、メダル払出口３２（図２参照）から排出される。
メダル補助収納庫５２は、ホッパー装置５１から溢れ出たメダルを収納する。このメダル補助収納庫５２は、キャビネット２ａ内部を正面から見て、ホッパー装置５１の右側に配置されている。メダル補助収納庫５２は、キャビネット２ａの底面板２０ｂに係合されており、底面板２０ｂに対して着脱可能に構成されている。
電源装置５３は、キャビネット２ａ内部を正面から見て、ホッパー装置５１の左側に配置されており、左側面板２０ｃに取り付けられている。この電源装置５３は、電源スイッチ５３ａと、電源基板５３ｂを有している（図１３参照）。電源装置５３は、サブ電源装置４８から供給された交流電圧１００Ｖの電力を各部で必要な直流電圧の電力に変換して、変換した電力を各部へ供給する。
図３、図４及び図６に示すように、ミドルドア４１は、フロントドア２ｂの裏面における中央部に配置され、リール表示窓４（図４参照）を裏側から開閉可能に構成されている。ミドルドア４１の上部と下部には、ドアストッパ４１ａ、４１ｂ、４１ｃが設けられている。このドアストッパ４１ａ、４１ｂ、４１ｃは、リール表示窓４を裏側から閉じた状態のミドルドア４１の開動作を固定（禁止）する。すなわち、ミドルドア４１を開くには、ドアストッパ４１ａ、４１ｂ、４１ｃを回転させてミドルドア４１の固定を解除する必要がある。
ミドルドア４１には、主制御基板７１（図１３参照）を収納した主制御基板ケース５５と、３つのリール３Ｌ、３Ｃ、３Ｒが取り付けられている。３つのリール３Ｌ、３Ｃ、３Ｒには、所定の減速比をもったギアを介してステッピングモータが接続されている。
図６に示すように、主制御基板ケース５５には、設定用鍵型スイッチ５６が設けられている。この設定用鍵型スイッチ５６は、パチスロ１の設定を変更もしくはパチスロ１の設定の確認を行うときに使用する。本実施の形態では、主制御基板ケース５５と、この主制御基板ケース５５に収納された主制御基板７１により、主制御基板ユニットが構成されている。
主制御基板ケース５５に収納された主制御基板７１は、後述する主制御回路９１（図１４参照）を構成する。主制御回路９１は、内部当籤役の決定、リール３Ｌ、３Ｃ、３Ｒの回転及び停止、入賞の有無の判定といった、パチスロ１における遊技の主な流れを制御する回路である。主制御回路９１の具体的な構成は後述する。
ミドルドア４１の上方には、副制御基板７２（図１３参照）を収容する副制御基板ケース５７が配設されおり、副制御基板ケース５７の上方には、センタースピーカ５８が配設されている。副制御基板ケース５７に収納された副制御基板７２は、副制御回路１０１（図１５参照）を構成する。この副制御回路１０１は、映像の表示等による演出の実行を制御する回路である。副制御回路１０１の具体的な構成は後述する。
フロントドア２ｂを裏面側から見て、副制御基板ケース５７の右側方には、副中継基板６１が配設されている。この副中継基板６１は、副制御基板７２と主制御基板７１とを接続する配線を中継する。また、副制御基板７２と副制御基板７２の周辺に配設された基板とを接続する配線を中継する基板である。なお、副制御基板７２の周辺に配設される基板としては、後述するＬＥＤ基板６２Ａ、６２Ｂ、６２Ｃが挙げられる。
ＬＥＤ基板６２Ａ、６２Ｂ、６２Ｃは、フロントドア２ｂの裏面側から見て、副制御基板ケース５７の両側に配設されている。これらＬＥＤ基板６２Ａ、６２Ｂ、６２Ｃは、副制御回路１０１（図１５参照）の制御により実行される演出に応じて、光源の一具体例を示す複数のＬＥＤ（Light Emitting Diode）８５（図１３参照）を発光させて、点滅パターンを表示する。なお、本実施形態に係る遊技機では、ＬＥＤ基板６２Ａ、６２Ｂ、６２Ｃ以外に複数のＬＥＤ基板を備えている。
副中継基板６１の下方には、２４ｈドア開閉監視ユニット６３が配設されている。この２４ｈドア開閉監視ユニット６３は、ミドルドア４１の開閉の履歴を保存する。また、ミドルドア４１を開放したときに、液晶表示装置１１にエラー表示を行うための信号を副制御基板７２（副制御回路１０１）に出力する。
ミドルドア４１の下方には、ボードスピーカ６４と、下部スピーカ６５Ｌ、６５Ｒが配設されている。ボードスピーカ６４は、腰部パネルユニット３１（図２参照）に対向しており、下部スピーカ６５Ｌ、６５Ｒは、それぞれスピーカ用孔３３Ｌ、３３Ｒ（図２参照）に対向している。
下部スピーカ６５Ｌの上方には、メダルセレクタ２０１と、メダルシュート２０２と、ドア開閉監視スイッチ６７と、が配設されている。メダルセレクタ２０１は、メダルの材質や形状等が適正であるか否かを判別する装置であり、メダル投入口２１に投入されたメダルを、スロープ２０３を介してホッパー装置５１へ案内し、またはメダルシュート２０２へ案内する。メダルセレクタ２０１の具体的な構成については後述する。
メダルシュート２０２は、略Ｙ字状の筒状の部材であり、メダルセレクタ２０１によって案内されたメダルやホッパー装置５１から排出されたメダルをメダル払出口３２（図２参照）に案内する。
ドア開閉監視スイッチ６７は、フロントドア２ｂを裏面側から見て、メダルセレクタ２０１の左側方に配置されている。このドア開閉監視スイッチ６７は、パチスロ１の外部へ、フロントドア２ｂの開閉を報知するためのセキュリティー信号を出力する。
また、リール表示窓４の下方であってミドルドア４１により開閉される領域には、ドア中継端子板６８が配設されている（図４参照）。このドア中継端子板６８は、主制御基板ケース５５内の主制御基板７１（図１３参照）と、各種のボタンやスイッチ、副制御基板７２（図１３参照）、メダルセレクタ２０１及び遊技動作表示基板８１（図１３参照）との配線を中継する基板である。なお、各種のボタン及びスイッチとしては、例えば、ＢＥＴボタン２２、精算ボタン２７、ドア開閉監視スイッチ６７、後述するＢＥＴスイッチ７７、スタートスイッチ７９等を挙げることができる。
＜メダルセレクタの構成＞
次に、図７〜図１２を参照して、メダルセレクタ２０１の具体的な構成について説明する。図７は、メダルセレクタ２０１をパチスロ１の斜め後方から見た斜視図である。図８は、メダルセレクタ２０１の分解図である。図９は、メダルセレクタ２０１をパチスロ１の斜め前方から見た斜視図である。図１０は、メダルセレクタ２０１の後述するセレクトプレート２０７の斜視図である。図１１は、メダルセレクタ２０１がメダルをホッパー装置５１へ案内する場合のメダルの経路を示す図である。図１２は、メダルセレクタ２０１がメダルをメダルシュート２０２に案内する場合のメダルの経路を示す図である。なお、図７〜図１２に示す矢印Ｘはパチスロ１の左右方向を示し、矢印Ｙはパチスロ１の前後方向を示し、矢印Ｚは上下方向を示す。
図７〜図９に示すように、メダルセレクタ２０１は、ベース板部２０４と、サブプレート２０５と、キャンセルシュータ２０６と、セレクトプレート２０７と、メダルソレノイド２０８（図９参照）、カメラユニット２０９と、を備えている。
ベース板部２０４は、メダルセレクタ２０１の外枠筐体を構成する略板状の部材であり、パチスロ１の左右方向の両端部がパチスロ１の後方に折曲するように成型されている。ベース板部２０４は、パチスロ１の前後方向に直交する一方の平面である後面２０４ｂと他方の平面である前面２０４ａ（図９参照）を有している。後面２０４ｂには、メダルレール２１０が、パチスロ１の前方へ凹むように、且つ、略Ｌ字状に形成されている。メダルレール２１０の表面には、複数の突条部が形成されている。
ベース板部２０４の上端部には、メダル投入口２１（図２参照）から投入されるメダルを受け入れるメダル入口部２１１が設けられている。メダル入口部２１１からメダルセレクタ２０１内に投入されたメダルは、メダルレール２１０に沿って上方から下方へ移動する。ベース板部２０４の下部には、メダル出口部２０４ｃ（図８参照）が設けられている。メダルセレクタ２０１内を移動したメダルは、メダル出口部２０４ｃから排出され、スロープ２０３（図４参照）を介してホッパー装置５１に収容される。
メダルレール２１０の略中間位置には前後方向に貫通する中央孔２１２が形成されており、この中央孔２１２からはメダルプレッシャ２１３（図８参照）の端部が露出している。図９に示すように、メダルプレッシャ２１３は、ベース板部２０４の前面２０４ａに設けられた軸部２１４に回動可能に支持されている。この軸部２１４には、コイルばね２１５が取り付けられており、メダルプレッシャ２１３は、コイルばね２１５により、メダルプレッシャ２１３が中央孔２１２から突出するように付勢されている。
図９に示すように、ベース板部２０４の前面２０４ａには、磁石２１７が設けられている。磁石２１７は、メダルレール２１０上を移動するメダルの内、適正な材質でない不正メダルを吸着（着磁）する。
また、図８に示すように、メダルレール２１０の下流領域の略中央部には、前後方向に貫通し、後述するアフタメダルプレッシャ２１８の後端部が露出する上露出孔２１９が形成されている。また、メダルレール２１０の下流領域の下部には、前後方向に貫通し、セレクトプレート２０７の後述するメダルストッパ部２２７が露出する下露出孔２２０が形成されている。
図９に示すように、アフタメダルプレッシャ２１８は、ベース板部２０４の前面２０４ａに回動可能に軸支されている。アフタメダルプレッシャ２１８の前端部がメダルソレノイド２０８によってパチスロ１の後方へ押圧されると、アフタメダルプレッシャ２１８は回動し、アフタメダルプレッシャ２１８の後端部が上露出孔２１９（図８参照）から露出する。
図７及び図８に示すように、キャンセルシュータ２０６は、略板状の部材であり、パチスロ１の左右方向の両端部がパチスロ１の前方に折曲するように成型されている。キャンセルシュータ２０６は、ベース板部２０４に着脱可能に固定され、ベース板部２０４の下部を後方から覆っている。キャンセルシュータ２０６は、メダル出口部２０４ｃを介することなく排出されるメダルをメダルシュート２０２（図４参照）に案内する。キャンセルシュータ２０６の左右方向の略中央部の上部には、下方に略矩形状に切り欠いた切欠き部２０６ａが形成されている。
図７に示すように、サブプレート２０５は、メダルレール２１０を後方から覆う板状の部材である。サブプレート２０５は、平板状の本体部２２１と、この本体部２２１の上部に設けた軸部２２２と、を有している。本体部２２１の略中央部には、前後方向に貫通する貫通孔２２１ａが設けられており、貫通孔２２１ａからはメダルレール２１０の略中央部から下流領域が露出している。
軸部２２２は、ベース板部２０４に支持されており、サブプレート２０５は、軸部２２２を中心に回動可能にベース板部２０４に取り付けられている。軸部２２２には、コイルばね２２３が取り付けられている。通常時、サブプレート２０５は、コイルばね２２３の付勢力により、ベース板部２０４側に押し付けられている。このとき、サブプレート２０５と、サブプレート２０５に覆われたメダルレール２１０の上部との間には、メダルが通過可能な空間が形成されている。すなわち、サブプレート２０５は、メダルを通過させるガイド板として機能する。
ここで、例えば、メダルセレクタ２０１内にメダル詰まりが生じた場合、サブプレート２０５をコイルばね２２３の付勢力に抗して回動させて、メダル詰まりを解消することができる。
図８に示すように、セレクトプレート２０７は、サブプレート２０５に覆われていないメダルレール２１０の略中央部を移動するメダルをガイドする部材である。図１０に示すように、セレクトプレート２０７は、略台形板状のプレート本体２２４と、プレート本体２２４の左右方向の両端部がパチスロ１の前方へ折曲することで形成されている一対の軸受部２２５と、を有している。また、プレート本体２２４の上部には、パチスロ１の前方へ折曲し、後端部が上方へ折曲することで形成されているフランジ部２２６が形成されている。また、一方の軸受部２２５には、下方へ延びるメダルストッパ部２２７が形成されている。
図８に示すように、プレート本体２２４は、サブプレート２０５に覆われていないメダルレール２１０の略中央部とパチスロ１の前後方向に対向している。
図９に示すように、セレクトプレート２０７は、ベース板部２０４の前面２０４ａに設けられた軸部２２８に回動可能に支持されている。軸部２２８にはコイルばね２２９が設けられており、フランジ部２２６をパチスロ１の前方へ付勢する。フランジ部２２６は、メダルソレノイド２０８の一端部と接触している。メダルソレノイド２０８がＯＮ状態にあるとき、フランジ部２２６はメダルソレノイド２０８の一端部に押圧され、コイルばね２２９の付勢力に抗してパチスロ１の後方へ移動する。このときの、セレクトプレート２０７の回動位置を「ガイド位置」と称する。ガイド位置にあるセレクトプレート２０７のプレート本体２２４とメダルレール２１０との距離は、メダルをキャンセルシュータ２０６側に排出することなくホッパー装置５１へガイド可能な所定の距離に設定されている。また、このときメダルストッパ部２２７は、下露出孔２２０（図８参照）から突出しない。
また、メダルソレノイド２０８がＯＦＦ状態にあるとき、フランジ部２２６はメダルソレノイド２０８の押圧から解放され、コイルばね２２９の付勢力によってパチスロ１の前方へ移動する。このときの、セレクトプレート２０７の回動位置を「排出位置」と称する。排出位置にあるセレクトプレート２０７のプレート本体２２４とメダルレール２１０との距離は、所定の距離よりも長い距離に設定されている。このとき、パチスロ１の前方へ移動するフランジ部２２６に押圧され、メダルソレノイド２０８の一端部はパチスロ１の前方へ移動する。これに伴ってメダルソレノイド２０８の他端部がパチスロ１の後方へ移動し、アフタメダルプレッシャ２１８の前端部を押圧する。これによってアフタメダルプレッシャ２１８は回動し、アフタメダルプレッシャ２１８の後端部が上露出孔２１９（図８参照）から露出する。
メダルストッパ部２２７は、セレクトプレート２０７がガイド位置にあるときは下露出孔２２０（図８参照）から突出せず、排出位置にあるときは下露出孔２２０から突出する。
図１１に示すように、ガイド位置にあるセレクトプレート２０７は、メダルレール２１０上を移動するメダルが規格寸法を満たす場合、移動するメダルの上部と接触し、メダルをメダル出口部２０４ｃ（図８参照）へ案内する。メダルは、セレクトプレート２０７に案内されているとき、メダルプレッシャ２１３をパチスロ１の前方へ押圧する。なお、図１１では、メダルセレクタ２０１のサブプレート２０５やキャンセルシュータ２０６の図示を省略している。
一方、図１２に示すように、排出位置にあるセレクトプレート２０７は、メダルレール２１０上を移動するメダルが規格寸法を満たす場合であっても、プレート本体２２４とメダルレール２１０との距離が離れているため、メダルをメダル出口部２０４ｃ（図８参照）へ案内することができない。また、メダルは、メダルプレッシャ２１３、上露出孔２１９から突出するアフタメダルプレッシャ２１８、または、下露出孔２２０から突出するメダルストッパ部２２７に押し出され、キャンセルシュータ２０６に向けて排出される。なお、図１２では、図１１と同様に、メダルセレクタ２０１のサブプレート２０５やキャンセルシュータ２０６の図示を省略している。
また、本実施形態においてセレクトプレート２０７は、通常、ガイド位置に位置付けされているが、所定の条件下（例えば、規定枚数のメダル投入時、エラー発生時、遊技開始時など）では、排出位置に位置付けされている。
また、メダルレール２１０上を移動するメダルが規格寸法よりも小径の場合、セレクトプレート２０７がガイド位置にあっても、メダルはセレクトプレート２０７に案内されず、メダルプレッシャ２１３に押し出され、キャンセルシュータ２０６に向けて排出される。
図７及び図８に示すように、カメラユニット２０９は、第１の基板２３０と第２の基板２３１で構成されており、メダルレール２１０上を移動する物体が正規メダルか否かを判別するユニットである。第１の基板２３０には、ＣＭＯＳイメージセンサ２３２（図１６参照）及びＬＥＤ２３３（図１６参照）が設けられている。第２の基板２３１には、ＣＭＯＳイメージセンサ２３２及びＬＥＤ２３３と通信可能、及び、制御可能に接続されている制御ＬＳＩ２３４（図１６参照）が設けられている。第１の基板２３０と第２の基板２３１は、ＢｔｏＢ（Board-to-Board）形式のコネクタ（不図示）で接続され、また、各基板２３０、２３１の角部に設けられた脚部２３５によって固定されている。なお、カメラユニット２０９の回路の具体的な構成については後述する。また、本実施形態では、カメラユニット２０９を２つの基板２３０、２３１で構成する態様を説明したが、これに代えて、ＣＭＯＳイメージセンサ２３２、ＬＥＤ２３３及び制御ＬＳＩ２３４を設けた１つの基板で、カメラユニットを構成してもよい。
カメラユニット２０９は、キャンセルシュータ２０６の上部の切欠き部２０６ａの周囲に設けられたビス穴２０６ｂに、第１の基板２３０がビス止めされることで、固定されている。ＣＭＯＳイメージセンサ２３２（図１６参照）は、第１の基板２３０の略中央部分に設けられている。ＣＭＯＳイメージセンサ２３２は、メダルレール２１０上を移動するメダルを撮像し、撮像したメダルの画像データを制御ＬＳＩ２３４（図１６参照）に出力する。ＬＥＤ２３３（図１６参照）は、ＣＭＯＳイメージセンサ２３２の周囲で面発光し、メダルレール２１０上を移動するメダルに光を照射する。制御ＬＳＩ２３４（図１６参照）は、ＣＭＯＳイメージセンサ２３２から出力された画像データに基づいて、メダルレール２１０上を移動する物体が正規メダルか否かを判別し、判別結果を出力する。すなわち、本実施形態では、制御ＬＳＩ２３４はメダルレール２１０上を移動するメダルが正規メダルか否かを判別する、遊技媒体判定手段を構成する。なお、本実施形態では、切欠き部２０６ａの周囲に形成したビス穴２０６ｂにビス止めすることでカメラユニット２０９をキャンセルシュータ２０６に固定する態様を説明したが、カメラユニットの固定態様はこれに限定されない。例えば、第１の基板２３０と第２の基板２３１の間に取り付けレールを設け、また、キャンセルシュータ２０６の上部に凹部を設け、この凹部に取り付けレールを嵌めた上で、取り付けレールとキャンセルシュータ２０６をビス止めまたは接着剤で固定するようにしてもよい。
＜パチスロの回路構成＞
次に、パチスロ１が備える回路の構成について、図１３〜図２０を参照して説明する。まず、図１３を参照してパチスロ１が備える回路全体の概要について説明する。図１３は、パチスロ１が備える回路全体のブロック構成図である。
パチスロ１は、ミドルドア４１に配設された主制御基板７１と、フロントドア２ｂに配設された副制御基板７２を有している。主制御基板７１には、リール中継端子板７４と、設定用鍵型スイッチ５６と、外部集中端子板４７と、ホッパー装置５１と、メダル補助収納庫スイッチ７５と、電源装置５３の電源基板５３ｂが接続されている。設定用鍵型スイッチ５６、外部集中端子板４７、ホッパー装置５１及びメダル補助収納庫スイッチ７５は、キャビネット側中継基板４４を介して主制御基板７１に接続されている。外部集中端子板４７及びホッパー装置５１については、上述したため、説明を省略する。
リール中継端子板７４は、各リール３Ｌ、３Ｃ、３Ｒのリール本体の内側に配設されている。このリール中継端子板７４は、各リール３Ｌ、３Ｃ、３Ｒのステッピングモータ（不図示）に電気的に接続されており、主制御基板７１からステッピングモータに出力される信号を中継する。
メダル補助収納庫スイッチ７５は、メダル補助収納庫５２のスイッチ貫通孔（非表示）を貫通している。このメダル補助収納庫スイッチ７５は、メダル補助収納庫５２がメダルで満杯になっているか否かを検出する。
電源装置５３の電源基板５３ｂには、電源スイッチ５３ａが接続されている。この電源スイッチ５３ａは、パチスロ１に必要な電源を供給するときにＯＮにする。
また、主制御基板７１には、ドア中継端子板６８を介して、メダルセレクタ２０１、ドア開閉監視スイッチ６７、ＢＥＴスイッチ７７、精算スイッチ７８、スタートスイッチ７９、ストップスイッチ基板８０、遊技動作表示基板８１及び副中継基板６１が接続されている。ドア開閉監視スイッチ６７及び副中継基板６１については、上述したため、説明を省略する。メダルセレクタ２０１の回路構成については後述する。
ＢＥＴスイッチ７７は、ＢＥＴボタン２２が遊技者により押されたことを検出する。精算スイッチ７８は、精算ボタン２７が遊技者により押されたことを検出する。スタートスイッチ７９は、スタートレバー２３が遊技者により操作されたこと（開始操作）を検出する。
ストップスイッチ基板８０は、回転しているリールを停止させるための回路と、停止可能なリールをＬＥＤなどにより表示するための回路を構成する基板である。このストップスイッチ基板８０には、ストップスイッチが設けられている。ストップスイッチは、各ストップボタン１９Ｌ、１９Ｃ、１９Ｒが遊技者により押されたこと（停止操作）を検出する。
遊技動作表示基板８１は、メダルの投入を受け付けるとき、３つのリール３Ｌ、３Ｃ、３Ｒが回動可能なとき及び再遊技を行うときに、投入されたメダルの枚数を７セグ表示器２４に表示させるための基板である。この遊技動作表示基板８１には、７セグ表示器２４とＬＥＤ８２が接続されている。ＬＥＤ８２は、例えば、遊技の開始を表示するマークや再遊技を行うマークなどを点灯させる。
副制御基板７２は、ドア中継端子板６８と副中継基板６１を介して主制御基板７１に接続されている。この副制御基板７２には、副中継基板６１を介して、サウンドＩ／Ｏ基板８４、ＬＥＤ基板６２Ａ、６２Ｂ、６２Ｃ、２４ｈドア開閉監視ユニット６３が接続されている。これらＬＥＤ基板６２Ａ、６２Ｂ、６２Ｃ及び２４ｈドア開閉監視ユニット６３については、上述したため、説明を省略する。
サウンドＩ／Ｏ基板８４は、センタースピーカ５８、ボードスピーカ６４、下部スピーカ６５Ｌ、６５Ｒ及びフロントドア２ｂに設けられた不図示のスピーカへの音声の出力を行う。
また、副制御基板７２には、ロムカートリッジ基板８６と、液晶中継基板８７が接続されている。これらロムカートリッジ基板８６及び液晶中継基板８７は、副制御基板７２と共に副制御基板ケース５７に収納されている。ロムカートリッジ基板８６は、演出用の画像（映像）、音声、ＬＥＤ基板６２Ａ、６２Ｂ及びその他のＬＥＤ基板（不図示）、通信のデータを管理するための基板である。液晶中継基板８７は、副制御基板７２と液晶表示装置１１とを接続する配線を中継する基板である。
［主制御回路］
次に、主制御基板７１により構成される主制御回路９１について、図１４を参照して説明する。図１４は、パチスロ１の主制御回路９１の構成例を示すブロック図である。
主制御回路９１は、主制御基板７１上に設置されたマイクロコンピュータ９２を主たる構成要素としている。マイクロコンピュータ９２は、メインＣＰＵ９３、メインＲＯＭ９４及びメインＲＡＭ９５により構成される。メインＣＰＵ９３と前述のホッパー装置５１は、本発明の遊技媒体払出装置を構成している。
メインＲＯＭ９４には、メインＣＰＵ９３により実行される制御プログラム（例えば、上述した内部抽籤処理の実行のためのプログラム）、データテーブル、副制御回路１０１に対して各種制御指令（コマンド）を送信するためのデータ等が記憶されている。メインＲＡＭ９５には、制御プログラムの実行により決定された内部当籤役等の各種データを格納する格納領域が設けられる。
メインＣＰＵ９３には、クロックパルス発生回路９６、分周器９７、乱数発生器９８及びサンプリング回路９９が接続されている。クロックパルス発生回路９６及び分周器９７は、クロックパルスを発生する。メインＣＰＵ９３は、発生されたクロックパルスに基づいて、制御プログラムを実行する。乱数発生器９８は、予め定められた範囲の乱数（例えば、０〜６５５３５）を発生する。サンプリング回路９９は、発生された乱数の中から１つの値を抽出する。
メインＣＰＵ９３は、リールインデックスを検出してから各リール３Ｌ、３Ｃ、３Ｒのステッピングモータに対してパルスを出力した回数をカウントする。これにより、メインＣＰＵ９３は、各リール３Ｌ、３Ｃ、３Ｒの回転角度（主に、リールが図柄何個分だけ回転したか）を管理する。なお、リールインデックスとは、リールが一回転したことを示す情報である。このリールインデックスは、例えば、発光部及び受光部を有する光センサと、各リール３Ｌ、３Ｃ、３Ｒの所定の位置に設けられ、各リール３Ｌ、３Ｃ、３Ｒの回転により発光部と受光部との間に介在される検知片を備えたリール位置検出部（不図示）により検出する。
ここで、各リール３Ｌ、３Ｃ、３Ｒの回転角度の管理について、具体的に説明する。ステッピングモータに対して出力されたパルスの数は、メインＲＡＭ９５に設けられたパルスカウンタによって計数される。そして、図柄１つ分の回転に必要な所定回数（例えば１６回）のパルスの出力がパルスカウンタで計数される毎に、メインＲＡＭ９５に設けられた図柄カウンタが１ずつ加算される。図柄カウンタは、各リール３Ｌ、３Ｃ、３Ｒに応じて設けられている。図柄カウンタの値は、リール位置検出部（不図示）によってリールインデックスが検出されるとクリアされる。
つまり、本実施の形態では、図柄カウンタを管理することにより、リールインデックスが検出されてから図柄何個分の回転が行われたのかを管理するようになっている。したがって、各リール３Ｌ、３Ｃ、３Ｒの各図柄の位置は、リールインデックスが検出される位置を基準として検出される。
上述したように、滑り駒数の最大数を図柄４個分に定めた場合は、左ストップボタン１９Ｌが押されたときにリール表示窓４の中段にある左リール３Ｌの図柄と、その４個先の図柄までの範囲内にある各図柄が、リール表示窓４の中段に停止可能な図柄となる。
［副制御回路］
次に、副制御基板７２により構成される副制御回路１０１について、図１５を参照して説明する。図１５は、パチスロ１の副制御回路１０１の構成例を示すブロック図である。
副制御回路１０１は、主制御回路９１と電気的に接続されており、主制御回路９１から送信されるコマンドに基づいて演出内容の決定や実行等の処理を行う。副制御回路１０１は、基本的に、サブＣＰＵ１０２、サブＲＡＭ１０３、レンダリングプロセッサ１０４、描画用ＲＡＭ１０５、ドライバ１０６を含んで構成されている。
サブＣＰＵ１０２は、主制御回路９１から送信されたコマンドに応じて、ロムカートリッジ基板８６に記憶されている制御プログラムに従い、映像、音、光の出力の制御を行う。ロムカートリッジ基板８６は、基本的に、プログラム記憶領域とデータ記憶領域によって構成される。
プログラム記憶領域には、サブＣＰＵ１０２が実行する制御プログラムが記憶されている。例えば、制御プログラムには、主制御回路９１との通信を制御するための主基板通信タスクや、演出用乱数値を抽出し、演出内容（演出データ）の決定及び登録を行うための演出登録タスクが含まれる。また、決定した演出内容に基づいて液晶表示装置１１（図２参照）による映像の表示を制御する描画制御タスク、ＬＥＤ８５等の光源による光の出力を制御するランプ制御タスク、スピーカ５８、６４、６５Ｌ、６５Ｒ等のスピーカによる音の出力を制御する音声制御タスク等が含まれる。
データ記憶領域は、各種データテーブルを記憶する記憶領域、各演出内容を構成する演出データを記憶する記憶領域、映像の作成に関するアニメーションデータを記憶する記憶領域が含まれている。また、ＢＧＭや効果音に関するサウンドデータを記憶する記憶領域、光の点消灯のパターンに関するランプデータを記憶する記憶領域等が含まれている。
サブＲＡＭ１０３は、決定された演出内容や演出データを登録する格納領域や、主制御回路９１から送信される内部当籤役等の各種データを格納する格納領域が設けられている。
サブＣＰＵ１０２、レンダリングプロセッサ１０４、描画用ＲＡＭ（フレームバッファを含む）１０５及びドライバ１０６は、演出内容により指定されたアニメーションデータにしたがって映像を作成し、作成した映像を液晶表示装置１１に表示させる。
また、サブＣＰＵ１０２は、演出内容により指定されたサウンドデータにしたがってＢＧＭなどの音をスピーカ５８、６４、６５Ｌ、６５Ｒ等のスピーカにより出力させる。また、サブＣＰＵ１０２は、演出内容により指定されたランプデータにしたがってＬＥＤ８５等の光源の点灯及び消灯を制御する。
＜メダルセレクタの回路構成＞
次に、メダルセレクタ２０１の回路構成について、図１６を参照して説明する。図１６は、メダルセレクタ２０１の回路構成例を示すブロック図である。
図１６に示すように、メダルセレクタ２０１は、カメラユニット２０９とメダルソレノイド２０８を備えている。また、メダルセレクタ２０１は、ドア中継端子板６８を介して、主制御基板７１に接続されている。すなわちメダルセレクタ２０１は、主制御回路９１と電気的に接続されている。したがって、主制御回路９１は、メダルセレクタ２０１のメダルソレノイド２０８をＯＮ状態またはＯＦＦ状態に設定することができる。
カメラユニット２０９は、制御ＬＳＩ２３４、ＣＭＯＳイメージセンサ２３２及びＬＥＤ２３３で構成されている。カメラユニット２０９の制御ＬＳＩ２３４は、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field-programmable Gate Array）等の、画像処理制御専用のＬＳＩとして構成され、ＣＭＯＳイメージセンサ２３２及びＬＥＤ２３３と電気的に接続されている。制御ＬＳＩ２３４は、ＬＥＤ２３３の発光を制御する。また、制御ＬＳＩ２３４は、ＣＭＯＳイメージセンサ２３２から出力された画像データに基づいて、投入が正規メダルか否かを判別し、判別結果を、ドア中継端子板６８を介して主制御基板７１に出力する。なお、本実施形態において、採用されているＣＭＯＳイメージセンサ２３２は、解像度が６４８×４８８ピクセルであり、フレームレートが２４０ｆｐｓ（Frames Per Second）のＣＭＯＳイメージセンサであるが、このようなイメージセンサに限定される必要はない（ＣＭＯＳ以外の撮像装置も用いられ得る）。また、ＬＥＤ以外の発光装置を用いることもできる。
［制御ＬＳＩの回路構成］
次に、制御ＬＳＩ２３４の回路構成について、図１７ないし図２０を参照して説明する。図１７は、制御ＬＳＩ２３４の回路構成例を示すブロック図である。図１８は、制御ＬＳＩ２３４を含むカメラユニット２０９の機能ブロック図であり、図１９は、正規メダルを説明するための図であり、図１９Ａは正規メダルの一面を示し、図１９Ｂは正規メダルの画像データを示している。また、図２０は正規メダルに係る処理画像データ（勾配平均画像データ）の生成（合成）を説明するための図である。なお、カメラユニット２０９は、ＬＥＤ等からなる発光部を備えるが、図１８では図示を省略する。
制御ＬＳＩ２３４は、ホストコントローラ２４１、画像認識ＤＳＰ（digital signal processor）回路２４２、ＤＭＡＣ（ダイレクトメモリアクセスコントローラ（Direct Memory Access Controller））２５２、ＳＲＡＭ（Static Random Access Memory）２４３、フラッシュメモリ２４４、ＩＳＰ（Image Signal Processing）回路２４５及びメダルカウント回路２４６を備えている。また、制御ＬＳＩ２３４は、カラー認識回路２４７、魚眼補正スケーラ回路２４８、画像認識アクセラレータ回路２４９、及びＧＰＩＯ（General Purpose Input/Output）２５０を備えている。これら制御ＬＳＩ２３４を構成するデバイスは、バスを介して相互に接続されおり、本実施形態の制御ＬＳＩ２３４では、バスのプロトコルとしてＡＸＩ（Advanced eXtensible Interface）が採用されている。
また、制御ＬＳＩ２３４は、ＩＳＩ（Image Sensor Interface）回路２５１を備えている。ＩＳＩ回路２５１は、ＣＭＯＳイメージセンサ２３２とＩＳＰ回路に電気的に接続されている。ＩＳＩ回路２５１は、ＣＭＯＳイメージセンサ２３２からＬＶＤＳ（Low voltage differential signaling）方式で出力された画像データをＲＧＢベイヤ画像に変換して、ＩＳＰ回路２４５に出力する。
ＤＭＡＣ２５２は、ホストコントローラ２４１を介さずにメモリや入出力装置の間でデータ転送を行う直接転送（すなわち、ＤＭＡ（ダイレクトメモリアクセス）転送）の制御を行う回路である。本実施形態では、制御ＬＳＩ２３４に含まれる上述の各回路のメモリとＳＲＡＭ２４３との間等においてデータ転送を行う場合に、必要に応じ、ＤＭＡＣ２５２の制御によるＤＭＡ転送が行われる。なお、本実施形態では、所定のデータに関して、必要に応じて少なくとも１つの転送・記憶に関してＤＭＡＣ２５２の制御によるＤＭＡ転送が行われるが、このようなＤＭＡ転送を行わず、構成からＤＭＡＣ２５２を削除することもできる。すなわち、本実施形態では、ホストコントローラ２４１を介さずデータ転送を各回路とＳＲＡＭ２４３の間で直接転送するＤＭＡの制御を行うＤＭＡＣ２５２は、直接転送制御手段を構成する。
ＩＳＰ回路２４５は、ＩＳＩ回路２５１からＲＧＢベイヤ画像を受信すると、ＶＳＹＮＣ（Vertical Synchronization）割込信号を、ホストコントローラ２４１に出力する。また、ＩＳＰ回路２４５は、ＩＳＩ回路２５１から出力されたＲＧＢベイヤ画像を各種フォーマットに変換するフォーマット変換処理を行う。フォーマット変換処理において、ＩＳＰ回路２４５は、ＲＧＢベイヤ画像をＹ（各ピクセルの輝度）に変換し、変換した画像データを、例えば、ＤＭＡ転送によりＳＲＡＭ２４３に記憶させる。また、ＩＳＰ回路２４５は、ＲＧＢベイヤ画像を、ＹＵＶ色空間に対応する画像データ（ＹＵＶ画像データ）に変換し、このＹＵＶ画像データにおける輝度に係るデータをメダルカウント回路２４６に出力する。また、ＩＳＰ回路２４５は、ＲＧＢベイヤ画像を、ＨＳＶ色空間に対応する画像データ（ＨＳＶ画像データ）に変換し、このＨＳＶ画像データにおける色相と彩度に係るデータをカラー認識回路２４７に出力する。
ここで、ＣＭＯＳイメージセンサ２３２は、図１８に示す撮像部２６１に対応する。また、ＩＳＩ回路２５１（及びＩＳＩ回路２５１を制御するホストコントローラ２４１）とＩＳＰ回路２４５の一部（少なくとも、ＲＧＢベイヤ画像を、ＹＵＶ色空間に対応する画像データ（ＹＵＶ画像データ）に変換する処理機能部）、及びこれを制御するホストコントローラ２４１は、図１８の変換部２６３に対応する。撮像部２６１から変換部２６３に、撮像画像２６２が送出される。
メダルカウント回路２４６は、ＩＳＰ回路２４５から出力された輝度に係るデータに基づいてカウント処理を行う。カウント処理において、メダルカウント回路２４６は、画像における所定の領域であるカウント領域の輝度に係るデータと、カウントしきい値とを比較し、背景差分法によってメダルが通過したか否かを判定する。カウントしきい値とは、正規メダルの画像におけるカウント領域の輝度に係るデータに基づいて予め定められているしきい値である。メダルカウント回路２４６は、差分が小さければメダルが通過したと判定し、差分が大きければメダルが通過していない（メダル以外のものが通過した）と判定する。そして、メダルカウント回路２４６は、判定結果をＳＲＡＭ２４３に記憶させる。
なお、カウント領域は、パチスロ１が正規メダルとして用いるメダルに応じて任意に設定可能であるが、メダルの回転角度が輝度の差分に大きな影響を与えないに領域に設定するのが好ましい。例えば、図１９Ａに示すような、両面に同じ刻印（模様）が施されている正規メダル４００を用いる場合、この正規メダル４００の画像データ４０２（図１９Ｂ参照）では、領域内における正規メダルの一方の面に施された刻印（模様）がメダルの回転角度によって変化しない、すなわち、メダルの回転角度が輝度の差分に大きな影響を与えないに場所（図１９Ｂの領域４０３）をカウント領域として設定するのが好ましい。また、カウント領域の範囲が狭いほど、カウント処理を高速化させることができる。
カラー認識回路２４７は、ＩＳＰ回路２４５から出力された色相と彩度に係るデータに基づいて色判定処理を行う。色判定処理において、カラー認識回路２４７は、まず、画像データの中心付近の色相と彩度に係るデータの積算値をベクトルで表現し（ベクトル変換し）、３次元空間上でベクトルの角度を計算する。次に、カラー認識回路２４７は、計算したベクトルの角度と、所定の色しきい値とを比較して、正規メダルの色と一致するか否かを判定する。所定のしきい値は、正規メダルに係る画像データについて上述した処理と同様の方法で計算したベクトルの角度に基づいて予め定められているしきい値（例えば、比較対象となる正規メダルに係る３次元空間上のベクトルの個々の座標（ＸＹＺ）上の角度の±１０度以内）である。そして、カラー認識回路２４７は、判定結果をＳＲＡＭ２４３に記憶させる。
魚眼補正スケーラ回路２４８は、ＳＲＡＭ２４３からＲＧＢベイヤ画像をＹ（各ピクセルの輝度）変換した画像データを、例えば、ＤＭＡ転送によって取得し、魚眼補正処理を行う。魚眼補正処理において、魚眼補正スケーラ回路２４８は、取得した画像データを魚眼補正（例えば、バイリニア補間）し、１／２、１／４、１／８に縮小した縮小画像データを作成する。そして、魚眼補正スケーラ回路２４８は、作成した縮小画像データを、例えば、ＤＭＡ転送によりＳＲＡＭ２４３に記憶させる。
魚眼補正スケーラ回路２４８、及びこれを制御するホストコントローラ２４１は、図１８の変換部２６３に含まれる。
画像認識ＤＳＰ回路２４２は、ＳＲＡＭ２４３から縮小画像データ（本実施形態では、１／４に縮小した縮小画像データ）を、例えば、ＤＭＡ転送によって取得し、前処理を行う。前処理において、画像認識ＤＳＰ回路２４２は、取得した縮小画像データを、非線形拡散フィルタを通してエッジ画像データに変換し、エッジ画像データを、例えば、ＤＭＡ転送によりＳＲＡＭ２４３に記憶させる。
ここで、画像認識ＤＳＰ回路２４２の一部（上述の、取得した縮小画像データを、非線形拡散フィルタを通してエッジ画像データに変換する処理機能部）、及びこれを制御するホストコントローラ２４１は、図１８の変換部２６３に含まれる。
画像認識アクセラレータ回路２４９は、処理画像データ（例えば、ここでは勾配平均画像データ）を作成する画像処理（例えば、ここでは回転積算処理）を行う。この画像処理において、画像認識アクセラレータ回路２４９は、ＳＲＡＭ２４３からエッジ画像データを、例えば、ＤＭＡ転送によって取得し、取得したエッジ画像データ（例えば、図１９Ｂに示す画像データ４０２）を、例えば、１度単位で回転させて生成した３６０度分の変換後画像データを積算して（重ね合わせて）処理画像データを生成する。画像認識アクセラレータ回路２４９によって生成された処理画像データは、例えば、ＤＭＡ転送によりＳＲＡＭ２４３に記憶される。処理画像データが生成（合成）される例として、図１９Ａに示す正規メダル４００の処理画像データ４０５を図２０に示す。処理画像データ４０５は、「Ａ」の形状のエッジ画像データが、例えば３６０度回転しながら積算される（すなわち、３６０回積算される）画像データ（勾配平均画像データ）となるが、ここではこれを、簡略化して示すものとする。
なお、画像認識アクセラレータ回路２４９の、処理画像データを生成する処理機能部、及びこれを制御するホストコントローラ２４１は、図１８の特徴画像生成部２６４に対応する。
また、画像認識ＤＳＰ回路２４２は、メダルの刻印（模様）が正規メダルの刻印と一致するか否かを判定する刻印判定処理を行う。刻印判定処理において、画像認識ＤＳＰ回路２４２は、画像認識アクセラレータ回路２４９が画像処理で作成した処理画像データを、例えば、ＤＭＡ転送によってＳＲＡＭ２４３から取得する。次に、画像認識ＤＳＰ回路２４２は、取得した処理画像データと、刻印判定処理用のテンプレートデータ（例えば、予め用意したＳＲＡＭ２４３またはフラッシュメモリ２４４に記憶されている正規メダルの処理画像データ）との差分を算出する。そして、画像認識ＤＳＰ回路２４２は、算出した差分値と刻印判定用のしきい値とに基づいてメダルの刻印が正規メダルの刻印と一致するか否かを判定し、判定結果をＳＲＡＭ２４３に記憶させる。例えば、画像認識ＤＳＰ回路２４２は、取得した処理画像データとテンプレートデータとの各画素における輝度を比較し、一致するか否か（多諧調の場合は差分が所定の範囲以内か）を判定し、一致する（差分が所定範囲内）画素が一定数以上ある場合は、メダルの刻印（模様）が正規メダルの刻印と一致すると判定し、一致する画素が一定数に満たない場合はメダルの刻印（模様）が正規メダルの刻印と一致しないと判定する。
なお、このような、画像認識ＤＳＰ回路２４２の、刻印判定処理に係る処理機能部、及びこれを制御するホストコントローラ２４１は、図１８に示す判定部２６５に対応し、テンプレートデータは、テンプレートデータ２６７に対応する。
上述の刻印判定処理等を行う画像認識ＤＳＰ回路２４２やホストコントローラ２４１は、プログラム（シーケンスプログラム）によって動作し、当該プログラムは、例えば、画像認識ＤＳＰ回路２４２やホストコントローラ２４１に配置されるメモリ（例えば、ＤＲＡＭ）に記憶される。また、これらのプログラムをＳＲＡＭ２４３やフラッシュメモリ２４４に記憶してもよい。また、テンプレートデータは、例えば、ＳＲＡＭ２４３に記憶される。
ホストコントローラ２４１はプロセッサを含み、各デバイスすなわちメダルカウント回路２４６、カラー認識回路２４７、魚眼補正スケーラ回路２４８、画像認識ＤＳＰ回路２４２、画像認識アクセラレータ回路２４９、ＧＰＩＯ２５０の制御を行う。また、ホストコントローラ２４１は、ＧＰＩＯ２５０を介して、ＬＥＤ２３３へ点灯指示や消灯指示に係る信号を出力する。また、ホストコントローラ２４１は、ＧＰＩＯ２５０を介して、ＳＲＡＭ２４３に記憶されているカウント処理に係る判定結果、色判定処理に係る判定結果、刻印判定処理に係る判定結果を出力する。
なお、上述の、色判定処理または刻印判定処理に係る判定結果を出力するＧＰＩＯ２５０とこれを制御するホストコントローラ２４１は、図１８に示す入出力部２６６に対応し、判定結果は、図１８の判定結果２６８に対応する。
ホストコントローラ２４１、画像認識ＤＳＰ回路２４２、魚眼補正スケーラ回路２４８、及び画像認識アクセラレータ回路２４９は、それぞれメモリ（例えば、ＤＲＡＭ）を有し、そのメモリに、各種処理に用いるパラメータやデータ（例えば、画像データ）を記憶する。また、これらのパラメータやデータを、ＳＲＡＭ２４３やフラッシュメモリ２４４に記憶することもできる。
［画像認識アクセラレータ回路の構成］
次に、画像認識アクセラレータ回路２４９の構成について、図２１を参照して説明する。図２１は、画像認識アクセラレータ回路２４９の回路構成例を示すブロック図である。
図２１に示すように、画像認識アクセラレータ回路２４９は、入力フレームバッファ２７１、座標変換回路２７２、画像処理回路２７３、及びメモリ２７４（メモリ２７４は、例えば、ＤＲＡＭのような記憶回路により構成される）を備えている。入力フレームバッファ２７１には、上述のＣＭＯＳイメージセンサ２３２により撮像されたメダルの画像データに基づいて生成され、ＳＲＡＭ２４３等に記憶されている対象画像データ２７５が入力される。
画像認識アクセラレータ回路２４９は、ＤＭＡＣ２５２の制御によって、ホストコントローラ２４１を介さずにＳＲＡＭ２４３にアクセスし、対象画像データ２７５をＳＲＡＭ２４３から入力フレームバッファ２７１に転送（ＤＭＡ転送）することが可能である。すなわち、画像認識アクセラレータ回路２４９とＳＲＡＭ２４３との間では、ホストコントローラ２４１のＣＰＵを介さずにデータ転送が行われる。
入力フレームバッファ２７１は、１フレーム分の対象画像データ２７５を記憶することができる。ＤＭＡＣ２５２は、ＳＲＡＭ２４３に記憶されている対象画像データ２７５を読み出して、当該データを入力フレームバッファ２７１に書き込むよう制御する。ＤＭＡＣ２５２は、このような制御を所定のタイミングで繰り返し、ＳＲＡＭ２４３に記憶されている対象画像データ２７５を読み出して入力フレームバッファ２７１に順次記憶する。
また、ＤＭＡＣ２５２は、複数の画素データからなる画像データを記憶することが可能なバッファを有するように構成することもできる。バッファは例えばＦＩＦＯ（first in first out）バッファで構成される。この場合、ＤＭＡＣ２５２は、ＳＲＡＭ２４３に記憶されている対象画像データ２７５を読み出して、当該データをバッファに一旦記憶する。そして、ＤＭＡＣ２５２は、バッファ内の複数の画素データを入力フレームバッファ２７１に書き込む。この処理が複数回繰り返されることによって、１フレーム分の対象画像データ２７５が入力フレームバッファ２７１に書き込まれる。
座標変換回路２７２は、入力フレームバッファ２７１に記憶されている対象画像データ２７５に対して画像の座標変換を行う。座標変換が行われた変換後画像データ２７６は、画像処理回路２７３に入力される。座標変換回路２７２は、入力フレームバッファ２７１に新たな対象画像データ２７５が記憶されると、入力フレームバッファ２７１に記憶された新たな対象画像データ２７５に対して画像の座標変換を行う。なお、本明細書では、座標変換回路２７２による座標変換が行われた画像データを「変換後画像データ」と称し、座標変換が行われる前の画像データを「対象画像データ」と称する。
また、座標変換回路２７２には、メモリ２７４に記憶されている変換パラメータ２８０が提供される。変換パラメータ２８０は、例えば、ＳＲＡＭ２４３から、画像認識アクセラレータ回路２４９の初期設定といったタイミングでコピーされたものである。
画像処理回路２７３は、座標変換回路２７２で得られた変換後画像データ２７６に対して所定の画像処理を行う。例えば、画像処理回路２７３は、座標変換回路２７２で得られた複数の変換後画像データ２７６を合成し、それによって得られた処理画像データ２７７を出力する。なお、本明細書では、画像処理回路２７３による画像処理の結果、生成された画像データ（例えば、複数の変換後画像データを積算した画像データや、対象画像データに対して複数の座標変換を実行した画像データ）を「処理画像データ」と称する。
画像処理回路２７３によって生成された処理画像データ２７７は、ＤＭＡＣ２５２の制御により、ＳＲＡＭ２４３に転送（ＤＭＡ転送）される。なお、ＤＭＡＣ２５２がバッファを有する場合、ＤＭＡＣ２５２は、画像処理回路２７３から出力される処理画像データ２７７の複数の画素データをバッファに一旦記憶し、その後、バッファ内の複数の画素データをＳＲＡＭ２４３に書き込む。この処理が複数回繰り返されることによって、１フレーム分の処理画像データがＳＲＡＭ２４３に書き込まれる。
［座標変換回路の動作と構成］
ここでは、まず座標変換回路２７２の動作の概要を説明した上で、座標変換回路２７２の構成及び詳細な動作について説明する。
［座標変換回路の動作の概要］
座標変換回路２７２は、入力フレームバッファ２７１に記憶された１フレーム分の対象画像データ２７５を用いて複数の座標変換を行う。具体的には、座標変換回路２７２は、図２２に示すように、対象画像データ２７５に対して、複数の座標変換をそれぞれを個別に行って、複数の変換後画像データ２７６（例えば、２７６−１〜２７６−３６０）を生成する。
本実施形態では、座標変換回路２７２は、画像のアフィン変換を行うための座標変換を対象画像データ２７５に対して行う。具体的には、座標変換回路２７２は、画像の回転を行うための座標変換を対象画像データ２７５に対して行う。これにより、座標変換回路２７２では、対象画像データ２７５の回転が行われ、回転された画像データが、変換後画像データ２７６として得られる。ここで、画像の回転とは、画像に映る被写体の回転であって、画像が回転したとしても、画像の外形が変化するのではない。以後、変換後画像データ２７６によって表される回転された画像を単に「回転画像」と呼ぶことがある。
座標変換回路２７２は、入力フレームバッファ２７１に記憶された対象画像データ２７５に対して、複数の座標変換をそれぞれ別個に行って、互いに回転角度が異なる複数の変換後画像データ２７６を生成する。座標変換回路２７２は、入力フレームバッファ２７１に対象画像データ２７５が書き込まれるたびに、その入力フレームバッファ２７１に記憶された対象画像データ２７５に対して、複数の座標変換をそれぞれを別個に行う。
［座標変換回路の構成］
図２３は、主として座標変換回路２７２の構成を示す図であり、図２３に示される画像認識アクセラレータ回路２４９は、図２１に示したものと同様の回路である。図２３に示すように、座標変換回路２７２は、座標変換を行う変換回路２８１と、制御回路２８２とを備えている。本実施形態に係る座標変換回路２７２は、例えば、ＣＰＵでプログラムを実行することにより所定の処理が行われる構成のものとは異なり、ソフトウェアを使用せずに動作するハードウェアとして構成される。
図２３に示すように、メモリ２７４には、座標変換で使用される変換パラメータ２８０が記憶されている。変換パラメータ２８０には、複数の座標変換において必要な複数の変換パラメータ２８０が含まれている。変換パラメータ２８０は、後述するように、ホストコントローラ２４１によって、ＳＲＡＭ２４３からメモリ２７４に書き込まれる。
変換回路２８１は、入力フレームバッファ２７１に記憶された１つの対象画像データ２７５に対して、複数の座標変換をそれぞれ個別に行って複数の変換後画像データ２７６を生成する。
図２４は、メモリ２７４に変換パラメータ２８０が記憶されている様子の一例を示す図である。図２４に示すように、変換パラメータ２８０には、画像に対して複数の回転をそれぞれ行うための複数の変換パラメータ（２８０−１〜２８０−３６０）が含まれている。図２４に示す変換パラメータ２８０は、例えば、画像を１°から３６０°まで回転するための３６０の変換パラメータ（２８０−１〜２８０−３６０）である。
メモリ２７４では、回転角度が小さい変換パラメータ２８０ほど、アドレスが小さい記憶領域に記憶される。したがって、メモリ２７４に記憶されている３６０の変換パラメータ２８０を、それが記憶されている記憶領域のアドレスが小さいもの順に見ると、３６０の変換パラメータ２８０は、回転角度が小さいもの順に並んでいる。
変換回路２８１は、メモリ２７４に記憶されている変換パラメータ２８０に基づいて、対象画像データ２７５に対する座標変換を行う。これにより、対象画像データ２７５は、変換パラメータ２８０に応じた回転角度だけ回転するよう座標変換処理が施される。なお、本実施形態では、対象画像データ２７５は、例えば、対象画像データ２７５に表された図形の重心を中心として、時計回りで回転されるよう変換されるものとする。
制御回路２８２は、メモリ２７４から、複数の変換パラメータ２８０を順次読み出し、その変換パラメータ２８０を変換回路２８１に提供する。これにより、変換回路２８１には、制御回路２８２の働きにより、メモリ２７４に記憶された複数の変換パラメータ２８０が順次入力され、変換回路２８１は、変換パラメータ２８０が入力されるたびに、入力された変換パラメータ２８０に基づいて、入力フレームバッファ２７１の対象画像データ２７５を回転し、それよって得られた変換後画像データ２７６を画像処理回路２７３に出力する。
制御回路２８２はまた、レジスタ２８３を有している。レジスタ２８３には、変換パラメータ２８０（図２４の例では、３６０の変換パラメータ（２８０−１〜２８０−３６０））のうち、変換回路２８１で使用される複数の変換パラメータ２８０を特定するための特定情報２９０が記憶される。制御回路２８２は、レジスタ２８３の特定情報２９０に基づいて、変換パラメータ２８０をメモリ２７４から順次読み出す。特定情報２９０は、後述するように、ホストコントローラ２４１によってレジスタ２８３に設定される。
図２５は、特定情報２９０の一例を示す図である。図２５に示すように、特定情報２９０には、例えば、使用パラメータ数２９１、使用開始位置２９２、及び使用間隔２９３が含まれる。本実施形態では、上述のように、座標変換回路２７２が、順次入力される複数の変換パラメータ２８０に基づいて、対象画像データ２７５の座標変換を順次連続的に重ねて行う。また、このように入力される変換パラメータ２８０は、例えば、（座標変換を行う）回転角度が小さいものの順に提供される。
使用パラメータ数２９１は、１つの対象画像データ２７５に関し、座標変換回路２７２において使用される変換パラメータ２８０の数を示している。本実施形態では、対象画像データ２７５に対し、１つの変換パラメータ２８０が使用されて１回の座標変換が行われることから、使用パラメータ数２９１は、１つの対象画像データ２７５についての座標変換回数を示していると言える。使用パラメータ数２９１が例えば「１８０」を示す場合、変換回路２８１は、１つの対象画像データ２７５に対して、１８０回の座標変換を個別に行って、互いに回転角度が異なる１８０の変換後画像データ２７６を連続的に生成する。
使用開始位置２９２は、最初に使用される変換パラメータ２８０の格納位置、つまり最初に使用される変換パラメータ２８０が記憶される（メモリ２７４の記憶領域における）アドレスを示している。図２５の例において、使用開始位置２９２が例えば「０００１ｈ」を示す場合、対象画像データ２７５を２°回転させるための変換パラメータ（２８０−２）が最初に使用される。
使用間隔２９３は、座標変換を行う場合に、回転角度が小さいものの順に並ぶ複数の変換パラメータ２８０において、前回の座標変換で使用された変換パラメータ２８０から何個離れた変換パラメータ２８０を使用するかを示している。例えば、使用間隔２９３が「２」を示す場合、座標変換を行う際には、前回の座標変換で使用された変換パラメータ２８０（例えば、対象画像データ２７５を２°回転させるための変換パラメータ２８０−２）から２個離れた変換パラメータ２８０（例えば、対象画像データ２７５を４°回転させるための変換パラメータ２８０−４）が使用される。
以上より、入力フレームバッファ２７１に記憶された１つの対象画像データ２７５を２°から３６０°まで２°ずつ回転させる場合には、使用パラメータ数２９１が「１８０」となり、使用開始位置２９２が「０００１ｈ」となり、使用間隔２９３が「２」となる。この場合、制御回路２８２によって、メモリ２７４から、回転角度が２°の変換パラメータ２８０−２、回転角度が４°の変換パラメータ２８０−４、回転角度が６°の変換パラメータ２８０−６、・・・回転角度が３５８°の変換パラメータ２８０−３５８、回転角度が３６０°の変換パラメータ２８０−３６０が順次読み出されて変換回路２８１に順次入力される。これにより、変換回路２８１では、図２６に示すように、回転角度が２°ずつ異なる１８０の変換後画像データ２７６（２７６−１、２７６−２、２７６−３、・・・２７６−１７９、２７６−１８０）が順次生成される。
このほか、図２５の例において、使用パラメータ数２９１に「３６０」を設定し、使用開始位置２９２に「００００ｈ」を設定し、使用間隔２９３に「１」を設定すると、入力フレームバッファ２７１に記憶された１つの対象画像データ２７５が１°から３６０°まで１°ずつ回転させられて、３６０の変換後画像データ２７６が生成される。
また、使用パラメータ数２９１を「３６」に設定し、使用開始位置２９２を、回転角度が１０°の変換パラメータ２８０が記憶される記憶領域のアドレスに設定し、使用間隔２９３を「１０」に設定すると、入力フレームバッファ２７１に記憶された１つの対象画像データ２７５が１０°から３６０°まで１０°ずつ回転させられて、３６の変換後画像データ２７６が生成される。
また、使用パラメータ数２９１を「１８」に設定し、使用開始位置２９２を、回転角度が２７０°の変換パラメータ２８０が記憶される記憶領域のアドレスに設定し、使用間隔２９３を「５」に設定すると、入力フレームバッファ２７１に記憶された１つの対象画像データ２７５が２７０°から３６０°まで５°ずつ回転させられて、１８の変換後画像データ２７６が生成される。
変換回路２８１は、変換後画像データ２７６を１つずつ画像処理回路２７３に出力する。また、変換回路２８１は、変換後画像データ２７６を構成する複数の画素を、所定の画素数の単位で、または１画素ずつ（その画素が生成されるたびに）、画像処理回路２７３に出力することができる。
このように、座標変換回路２７２では、特定情報２９０によって、変換パラメータ２８０が特定されることから、特定情報２９０によって、座標変換回路２７２にどのような座標変換を行わせるかを決定することができる。
また、特定情報２９０によって、変換パラメータ２８０が特定されることから、制御ＬＳＩ２３４やメダルセレクタ２０１によって、座標変換回路２７２が使用する特定情報２９０を異ならせることで、複数の制御ＬＳＩ２３４やメダルセレクタ２０１の間で互いに異なる座標変換を実行させることができる。
また、１つの制御ＬＳＩ２３４やメダルセレクタ２０１において、複数の特定情報２９０が使用されてもよい。この場合、座標変換回路２７２は、ある対象画像データ２７５に対して座標変換を行う場合には第１特定情報２９０−１を使用し、他の対象画像データ２７５’に対して座標変換を行う場合には第１特定情報２９０−１とは異なる第２特定情報２９０−２を使用する。これにより、座標変換回路２７２は、対象画像データごとに異なる座標変換を行うことができる。
なお、本実施形態においては、特定情報２９０が、使用パラメータ数２９１、使用開始位置２９２、及び使用間隔２９３を含むように構成されているが、一部の情報を省略することもできる（例えば、メモリ２７４に記憶されている変換パラメータ２８０の数が分かっている場合は、使用パラメータ数２９１を省略できる）。
［変換パラメータの例］
対象画像データ２７５の座標変換では、変換後画像データ２７６における、ある座標Ｚでの画素として、対象画像データ２７５における、当該ある座標Ｚに対応する座標ＣＺでの画素が採用される。対象画像データ２７５において、変換後画像データ２７６でのある座標Ｚに対応する座標ＣＺに画素が存在しない場合には、その対応する座標ＣＺでの画素データは、当該対応する座標ＣＺの周辺の複数の座標ＰＣＺに存在する複数の画素の画素データを用いた補間によって求められる。この画素補間には、例えば、バイリニア補間あるいはバイキュービック補間などが使用される。
図２７は、変換パラメータ２８０による座標変換の一例を説明するための図である。本実施形態では、変換パラメータ２８０には、変換後画像データ２７６により表される画像での４隅の画素の座標Ａ１、Ｂ１、Ｃ１、Ｄ１にそれぞれ対応する、対象画像データ２７５により表される画像での４つの座標Ａ０、Ｂ０、Ｃ０、Ｄ０が含まれている。
変換回路２８１は、変換パラメータ２８０が入力されると、入力された変換パラメータ２８０に含まれる４つの座標Ａ０、Ｂ０、Ｃ０、Ｄ０に基づいて、変換後画像データ２７６を構成する複数の画素の座標にそれぞれ対応する、対象画像データ２７５での複数の座標を求める。そして、変換回路２８１は、対象画像データ２７５に関して求めた複数の座標のそれぞれでの画素データを、対象画像データ２７５を構成する複数の画素の画素データに基づいて決定する。このとき、必要に応じて画素補間が使用される。その後、変換回路２８１は、変換後画像データ２７６における各座標での画素データとして、対象画像データ２７５における、対応する座標での画素データを採用する。これにより、変換回路２８１では、入力された変換パラメータ２８０に基づいて対象画像データ２７５により表される画像が回転され、回転画像が生成される。
なお、対象画像データ２７５に対して所定の座標変換を行うことによって、対象画像データ２７５に含まれる、たる型歪み等の画像歪みを補正することができる。そこで、変換パラメータ２８０として、画像を回転させるための座標変換と歪み補正を行うための座標変換の両方に対応した変換パラメータ２８０をメモリ２７４に記憶し、座標変換回路２７２は、変換パラメータ２８０に基づいて、対象画像データ２７５に対して、画像の回転と歪み補正を同時に行ってもよい。上記の特許文献２、及び特許文献３には、たる型歪みの補正技術が開示されている。
［画像処理回路の動作と構成］
ここでは、まず画像処理回路２７３の動作の概要を説明した上で、画像処理回路２７３の構成及び詳細な動作について説明する。
［画像処理回路の動作の概要］
画像処理回路２７３は、図２８に示すように、座標変換回路２７２で生成される複数の変換後画像データ２７６を合成し、それによって得られた処理画像データ２７７を出力画像データとしてＳＲＡＭ２４３に（ＤＭＡ転送により）出力する。画像処理回路２７３は、１フレーム分の画像データを記憶することが可能なフレームメモリを有しており、当該フレームメモリを用いて処理画像データ２７７を生成する。
図２９は画像処理回路２７３の動作の概要を説明するための図である。画像処理回路２７３は、Ｎ個の変換後画像データ２７６’を順次積算することによって処理画像データ２７７（図２９に示す処理画像データ２７７−（Ｎ−１））を生成する。
図２９に示すように、画像処理回路２７３は、変換回路２８１で最初に生成された変換後画像データ２７６−１（例えば、図２６の例では回転角度が２°の変換後画像データ２７６−１に対応）をフレームメモリに記憶する。
次に、画像処理回路２７３は、変換回路２８１で２番目に生成された変換後画像データ２７６−２（例えば、図２６の例では回転角度が４°の変換後画像データ２７６−２に対応）を、フレームメモリ内の最初の変換後画像データ２７６−１に対して加算して１回処理画像データ２７７−１を生成する。ここで画像処理回路２７３は、この１回処理画像データ２７７−１をフレームメモリに記憶する。
次に、画像処理回路２７３は、変換回路２８１で３番目に生成された変換後画像データ２７６−３（例えば、図２６の例では回転角度が６°の変換後画像データ２７６−３に対応）を、フレームメモリ内の１回処理画像データ２７７−１に対して加算して２回処理画像データ２７７−２を生成する。ここで画像処理回路２７３は、２回処理画像データ２７７−２をフレームメモリに記憶する。
以後、画像処理回路２７３は同様の動作を繰り返し、変換回路２８１で最後に生成された変換後画像データ２７６−Ｎ（例えば、図２６の例では回転角度が３６０°の変換後画像データ２７６−１８０に対応）を、フレームメモリ内の（Ｎ−２）回処理画像データ２７７−（Ｎ−２）に対して加算して（Ｎ−１）回処理画像データ２７７−（Ｎ−１）を生成する。この（Ｎ−１）回処理画像データ２７７−（Ｎ−１）が処理画像データ２７７となる。画像処理回路２７３は、処理画像データ２７７をフレームメモリに記憶する。その後、フレームメモリ内の処理画像データ２７７は、ＤＭＡＣ２５２の制御によるＤＭＡ転送により、フレームメモリからＳＲＡＭ２４３に出力される。
［画像処理回路の構成］
図３０は画像処理回路２７３の構成を示す図である。図３０に示すように、画像処理回路２７３は、フレームメモリ３０９、記憶制御部３００、加算処理部３０５、ライトバッファ３０６、リードバッファ３０７、及び出力制御部３０８を備えている。本実施形態における画像処理回路２７３は、例えば、ＣＰＵでプログラムを実行することにより所定の処理が行われる構成のものとは異なり、ソフトウェアを使用せずに動作するハードウェアである。したがって、記憶制御部３００は記憶制御回路、加算処理部３０５は加算処理回路、出力制御部３０８は出力制御回路と、それぞれ呼ぶことができる。画像処理回路２７３は、画像データを処理する一種のデータ処理装置である。
フレームメモリ３０９は、一種の記憶回路であって、例えばＳＲＡＭで構成されている。フレームメモリ３０９は、例えば、１フレーム（１枚）分の画像データを記憶することができる。また、フレームメモリ３０９は、複数フレーム分の画像データを記憶することができるように構成されてもよい。
出力制御部３０８は、フレームメモリ３０９から読み出されたデータを入力し、さらに、当該データをＳＲＡＭ２４３に（ＤＭＡ転送によって）出力するよう制御する。また、出力制御部３０８は、動作モードとして、入力されたデータをＤＭＡ転送によって出力するＤＭＡ出力モードと、入力されたデータをＤＭＡ転送によらず出力する非ＤＭＡ出力モードとを有するように構成できる。本実施形態において、出力制御部３０８は、基本的には非ＤＭＡ出力モードで動作し、フレームメモリ３０９から出力対象データが読み出されるときにだけＤＭＡ出力モードで動作する。これにより、フレームメモリ３０９から読み出された出力対象データは、出力制御部３０８からＤＭＡ転送により出力される。
記憶制御部３００は、フレームメモリ３０９、ライトバッファ３０６、リードバッファ３０７、及び出力制御部３０８を制御する。記憶制御部３００がフレームメモリ３０９を制御することによって、フレームメモリ３０９にデータが書き込まれたり、フレームメモリ３０９からデータが読み出されたりする。出力制御部３０８は、記憶制御部３００による制御に応じて、フレームメモリ３０９から読み出されたデータについてのＤＭＡ転送による出力を制御する。なお、記憶制御部３００については後で詳細に説明する。
加算処理部３０５は、変換回路２８１で生成される変換後画像データを、記憶制御部３００による制御でフレームメモリ３０９から読み出された加算対象の画像に対して加算する。例えば、図２９に示すように、２番目の変換後画像データ２７６−２についての加算対象の画像は、最初の変換後画像データ２７６−１となり、ｍ番目（ｍは変数で、３≦ｍ≦Ｎ）の変換後画像データ２７６−ｍについての加算対象の画像は、（ｍ−２）回処理画像データ２７７−（ｍ−２）となる。
ここで、加算される２つの画像データの一方を「第１画像データ」と称し、他方を「第２画像データ」と称する。そして、第１画像データを構成する複数の画素データのそれぞれを「第１画素データ」と称し、第２画像データを構成する複数の画素データのそれぞれを「第２画素データ」と称する。
加算処理部３０５は、第１画像データを構成する複数の第１画素データのそれぞれについて、当該第１画素データと、第２画像データにおける、当該第１画素データと同じ位置（座標）での第２画素データとを加算することによって、第１画像データと第２画像データとを加算する。
本実施形態において、座標変換回路２７２は、上述のように、変換後画像データ２７６の画像データを構成する複数の画素データを１画素分ずつ出力する。加算処理部３０５は、最初の変換後画像データ２７６の画素データが１画素分入力されると、加算処理を行わずに、入力された画素データをそのままライトバッファ３０６に書き込む。ライトバッファ３０６は、例えば４画素分の画素データを記憶することが可能である。ライトバッファ３０６に４画素分の画素データが蓄積されると、記憶制御部３００によるフレームメモリ３０９に対する制御によって、ライトバッファ３０６のなかの４画素分の画素データがフレームメモリ３０９に一度に書き込まれる。このような書き込み処理の繰り返しにより、フレームメモリ３０９には、４画素単位で画素データが繰り返し書き込まれる。
フレームメモリ３０９では、ライトバッファ３０６のなかの４画素分の画素データが、フレームメモリ３０９に記憶され、読み出された元の画像データの同じアドレスの記憶領域に書き込まれる。ライトバッファ３０６のデータがフレームメモリ３０９に書き込まれると、書き込まれたデータはライトバッファ３０６から消去される。このように、画像処理後の画像データがフレームメモリ３０９に書き込まれた場合、当該画像データがライトバッファ３０６から消去されるため、画像データが書き込まれてすぐに、書込要求出力部３０２からの要求が可能となり、結果的に、画像データの効率的なライトバッファ３０６への書き込みが順次行われることとなる。
記憶制御部３００によるフレームメモリ３０９に対する制御によって、フレームメモリ３０９から、４画素単位で画素データが読み出される。つまり、フレームメモリ３０９に対する１回のリードアクセスで、フレームメモリ３０９から、４画素分の画素データが読み出される。フレームメモリ３０９から一度に読み出された４画素分の画素データはリードバッファ３０７に書き込まれる。
加算処理部３０５は、座標変換回路２７２から入力した画素データが、Ｌ番目（Ｌは変数で、２≦Ｌ≦Ｎ）の変換後画像データ２７６−Ｌの画素データである場合、リードバッファ３０７から加算対象の画素データを読み出す。そして、加算処理部３０５は、リードバッファ３０７から読み出した画素データに対して入力した画素データを加算する。これにより、加算処理部３０５では、（Ｌ−１）回処理画像データ２７７−（Ｌ−１）の画素データが得られる。
加算処理部３０５は、（Ｌ−１）回処理画像データ２７７−（Ｌ−１）の画素データを、ライトバッファ３０６に記憶する。ライトバッファ３０６の画素データはフレームメモリ３０９に記憶される。加算処理部３０５は、座標変換回路２７２から画素データが入力されるたびに同様の処理を行う。これにより、フレームメモリ３０９には、処理画像データ２７７（すなわち、（Ｎ−１）回処理画像データ２７７−（Ｎ−１））の画像データが記憶される。リードバッファ３０７からデータが読み出されると、読み出されたデータはリードバッファ３０７から消去される。このように、画像処理の対象となる画像データが、画像処理のために読み出された場合、当該画像データがリードバッファ３０７から消去されるため、画像データが読み出されてすぐに、第１読出要求出力部３０１からの要求が可能となり、結果的に、画像データの効率的なリードバッファ３０７への読み出しが順次行われることとなる。
上述したように、加算処理部３０５は、Ｌ番目の変換後画像データ２７６−Ｌの画素データを、リードバッファ３０７内の加算対象の画素データに対して加算して、（Ｌ−１）回処理画像データ２７７−（Ｌ−１）の画素データを生成する。
例えば、２番目の変換後画像データ２７６−２の画素データが座標変換回路２７２から入力された場合、当該入力された画素データについての加算対象の画素データは、最初の変換後画像データ２７６−１における、当該入力された画素データと同じ位置の画素データとなる。また、３番目の変換後画像データ２７６−３の画素データが座標変換回路２７２から入力された場合、当該入力された画素データについての加算対象の画素データは、１回処理画像データ２７７−１における、当該入力された画素データと同じ位置の画素データとなる。加算対象の画素データは、記憶制御部３００によるフレームメモリ３０９に対する制御によって、当該入力された画素データが加算処理部３０５に提供されるときには、リードバッファ３０７に記憶されている。
本実施形態では、フレームメモリ３０９は、例えば、１ポートメモリである。したがって、フレームメモリ３０９からデータが読み出されているときに、フレームメモリ３０９に対してデータを書き込むことはできない。
また、画像処理回路２７３では、フレームメモリ３０９に対してリードモディファイライトが行われる。例えば、フレームメモリ３０９の、あるアドレスの記憶領域に記憶されている画素データがフレームメモリ３０９から読み出された後、加算処理部３０５において加算処理が実行され、（Ｌ−１）回処理画像データ２７７−（Ｌ−１）の画素データが生成され、ライトバッファ３０６に記憶される。その後、こうして加算処理された画素データが、ライトバッファ３０６から、フレームメモリ３０９の同じアドレスの記憶領域に書き戻される。
言い換えれば、ライトバッファ３０６に記憶された処理画像データの画素データがフレームメモリ３０９に書き込まれる場合、当該処理画像データの画素データは、加算対象の画素データが記憶されていたフレームメモリ３０９の記憶位置と同じ位置に記憶される。
本実施形態では、フレームメモリ３０９から一度に４画素分の画素データが読み出されて、リードバッファ３０７に記憶される。また、加算処理によって記憶されたライトバッファ３０６の４画素分の画素データもフレームメモリ３０９に対して一度に書き込まれる。
画像処理回路２７３では、フレームメモリ３０９のあるアドレスの記憶領域に記憶されている４画素分の画素データは、フレームメモリ３０９から読み出されて、一旦、リードバッファ３０７に記憶された後、加算処理部３０５で加算処理が実行される。そして、加算処理された４画素分の画素データは、ライトバッファ３０６に一旦記憶された後、フレームメモリ３０９（当該あるアドレスと同じアドレスの記憶領域）に書き戻される。
このように、本実施形態では、フレームメモリ３０９が１ポートメモリであって、フレームメモリ３０９に対してリードモディファイライトが行われる。したがって、このような構成により、フレームメモリ３０９の回路規模を小さくすることができ、結果的に、画像処理回路２７３の回路規模を小さくすることができる。
フレームメモリ３０９に記憶された、最終的な処理画像データ２７７は、出力制御部３０８からＤＭＡ転送によりＳＲＡＭ２４３に出力される。例えば、記憶制御部３００によるフレームメモリ３０９に対する制御によって、フレームメモリ３０９から、処理画像データ２７７の画素データが読み出されると、出力制御部３０８は、読み出された画素データをＤＭＡ転送によりＳＲＡＭ２４３に出力する。フレームメモリ３０９からは、４画素分の画素データが一度に読み出されることから、出力制御部３０８は、フレームメモリ３０９から読み出された、処理画像データ２７７を、４画素単位で出力する。フレームメモリ３０９から読み出された処理画像データ２７７の画素データは、記憶制御部３００によるリードバッファ３０７に対する制御によって、リードバッファ３０７には記憶されない。
ＤＭＡＣ２５２がバッファを有する場合、ＤＭＡＣ２５２は、画像処理回路２７３から入力される画素データをバッファに一旦記憶する。バッファは、複数画素分の画素データを記憶することが可能である。ＤＭＡＣ２５２は、バッファが一杯になると、バッファ内の複数画素分の画素データをＳＲＡＭ２４３に転送するよう制御する。これにより、ＳＲＡＭ２４３には、画像認識アクセラレータ回路２４９で生成された処理画像データ２７７が記憶される。ＤＭＡＣ２５２では、バッファ内のデータがＳＲＡＭ２４３に転送されると、転送されたデータはバッファから消去される。また、ＤＭＡＣ２５２は、バッファ内のデータのデータ量が所定以上になった場合に、バッファのデータをＳＲＡＭ２４３に転送するよう構成することもできる。
［画像処理回路の記憶制御部における詳細な動作］
記憶制御部３００は、加算処理部３０５で処理される加算対象の画素データをフレームメモリ３０９から読み出す第１読出処理を実行する。また、記憶制御部３００は、加算処理部３０５で生成される、処理画像データ２７７の画素データを、フレームメモリ３０９に書き込む書込処理を行う。処理画像データ２７７の画素データは、加算処理部３０５で加算処理された画素データであると言える。そして、記憶制御部３００は、最終的な出力対象データである、処理画像データ２７７の画素データを、フレームメモリ３０９から読み出す第２読出処理を実行する。
記憶制御部３００は、第１読出要求出力部３０１、書込要求出力部３０２、第２読出要求出力部３０３、及び調停部３０４を備えている。
第１読出要求出力部３０１は、第１読出処理の実行要求である第１読出要求を出力する。書込要求出力部３０２は、書込要求の実行要求である書込要求を出力する。第２読出要求出力部３０３は、第２読出処理の実行要求である第２読出要求を出力する。
第１読出要求出力部３０１による第１読出要求の出力は、例えば、第１読出要求を示す第１読出要求信号を出力することである。第１読出要求信号には、フレームメモリ３０９において、読出対象の画素データが記憶される記憶領域のアドレスが含まれている。
書込要求出力部３０２による書込要求の出力は、例えば、書込要求を示す書込要求信号を出力することである。書込要求信号には、フレームメモリ３０９において、書込対象の画素データを書き込む記憶領域のアドレスが含まれている。
第２読出要求出力部３０３による第２読出要求の出力は、第２読出要求を示す第２読出要求信号を出力することである。第２読出要求信号には、フレームメモリ３０９において、読出対象の画素データが記憶される記憶領域のアドレスが含まれている。
第１読出要求出力部３０１、書込要求出力部３０２、及び第２読出要求出力部３０３は、互いに独立した基準に基づいて、第１読出要求、書込要求、及び第２読出要求をそれぞれ出力する。
第１読出要求出力部３０１は、例えば、リードバッファ３０７が空の場合に、第１読出要求（第１読出要求信号）を出力する。このように、第１読出要求出力部３０１は、リードバッファ３０７が空の場合に、画像処理の対象となる画像データをフレームメモリ３０９から読み出す要求を出力するため、当該リードバッファ３０７の回路規模を小さくすることができ、さらに、独立した効果的な基準により、画像データの読み出しタイミングが決定されることになる。
書込要求出力部３０２は、ライトバッファ３０６に所定量のデータが書き込まれた場合（例えば、一杯になった場合、すなわち、ライトバッファ３０６の容量と同じ量のデータが書き込まれた場合）に、書込要求（書込要求信号）を出力する。このように、書込要求出力部３０２は、ライトバッファ３０６が、例えば一杯になった場合に、画像処理後の画像データをライトバッファ３０６からフレームメモリ３０９に書き込む要求を出力するため、当該ライトバッファ３０６の回路規模を小さくすることができ、さらに、独立した効果的な基準により、画像データの書き込みタイミングが決定されることになる。
第２読出要求出力部３０３は、フレームメモリ３０９に記憶されている処理画像データ２７７を読み出して、ＤＭＡＣ２５２の制御によりＳＲＡＭ２４３にデータ転送する場合に、所定のタイミングで第２読出要求（第２読出要求信号）を出力するよう制御する。
また、第２読出要求出力部３０３は、ＤＭＡＣ２５２がバッファを備える場合に、例えば、ＤＭＡＣ２５２のバッファの空き状況に基づいて、第２読出要求（第２読出要求信号）を出力する。例えば、第２読出要求出力部３０３は、バッファが空の場合、第２読出要求を出力する。あるいは、第２読出要求出力部３０３は、バッファの空き容量が所定量以上の場合（例えば、４画素分の画素データのデータ量以上の場合）、第２読出要求を出力する。言い換えれば、第２読出要求出力部３０３は、バッファに記憶することができるデータ量が所定量以上の場合、第２読出要求を出力する。
ただし、フレームメモリ３０９内に、出力対象データ、つまり処理画像データ２７７が記憶されていない場合には、記憶制御部３００は出力対象データをフレームメモリ３０９から読み出すことができない。したがって、第２読出要求出力部３０３は、フレームメモリ３０９において、処理画像データ２７７の画素データが４画素分以上記憶されている場合であって、かつバッファが空の場合、第２読出要求を出力する。あるいは、第２読出要求出力部３０３は、フレームメモリ３０９において、処理画像データ２７７の画素データが４画素分以上記憶されている場合であって、かつバッファの空き容量が所定量以上の場合、第２読出要求を出力する。
このように、第１読出要求出力部３０１、書込要求出力部３０２、及び第２読出要求出力部３０３は、互いに独立した基準に基づいて、第１読出要求、書込要求、及び第２読出要求をそれぞれ出力することから、第１読出要求、書込要求、及び第２読出要求の少なくとも２つの要求が競合することがある。つまり、第１読出要求出力部３０１、書込要求出力部３０２、及び第２読出要求出力部３０３の少なくとも２つから同時に要求が出力されることがある。
そこで、記憶制御部３００には、第１読出要求、書込要求、及び第２読出要求の少なくとも２つの要求が競合する場合に、競合する少なくとも２つの要求を調停する調停部３０４が設けられている。
調停部３０４は、第１読出要求、書込要求、及び第２読出要求が競合しない場合には、入力される要求に応じた処理をフレームメモリ３０９に対して行う。一方で、調停部３０４は、第１読出要求、書込要求、及び第２読出要求の少なくとも２つの要求が競合する場合には、競合する少なくとも２つの要求を調停することによって当該２つの要求の一つを選択する。そして、調停部３０４は、選択した要求に応じた処理をフレームメモリ３０９に対して行う。
本実施形態では、第１読出要求、書込要求、及び第２読出要求に対して（または、第１読出要求出力部３０１、書込要求出力部３０２、及び第２読出要求出力部３０３の各出力部に対して）、処理の優先度が割り当てられている。例えば、第１読出要求に対して最も高い優先度が割てられ、書込要求に対して２番目に高い優先度が割り当てら、第２読出要求に対しては最も低い優先度が割り当てられる。そして、調停部３０４は、競合した要求の優先度に基づいて、当該要求を調停する。調停部３０４では、競合した要求のうち、優先度が最も高い要求が選択され、選択された要求に応じた処理が行われる。したがって、例えば、第１読出要求、書込要求、及び第２読出要求の３つの要求が競合する場合には、第１読出要求が選択される。また、書込要求、及び第２読出要求の２つの要求が競合する場合には、書込要求が選択される。
調停部３０４は、第１読出要求に応じた処理を行う場合には、第１読出要求出力部３０１から入力される第１読出要求信号に含まれるアドレスと、リード信号とをフレームメモリ３０９に出力する。これにより、フレームメモリ３０９における、第１読出要求信号に含まれるアドレスの記憶領域から４画素分の画素データが読み出され、読み出された画素データがリードバッファ３０７に書き込まれる。調停部３０４が第１読出要求に応じた処理を行う際には、出力制御部３０８が非ＤＭＡ出力モードで動作していることから、フレームメモリ３０９から読み出されたデータは出力制御部３０８からＳＲＡＭ２４３等に出力されることはない。
調停部３０４は、書込要求に応じた処理を行う場合には、ライトバッファ３０６から４画素分の画素データを読み出してフレームメモリ３０９に出力するとともに、書込要求出力部３０２から入力される書込要求信号に含まれるアドレスと、ライト信号とをフレームメモリ３０９に出力する。これにより、ライトバッファ３０６から出力される４画素分の画素データが、フレームメモリ３０９における、書き込み要求信号に含まれるアドレスの記憶領域に対して書き込まれる。
調停部３０４は、第２読出要求に応じた処理を行う場合には、第２読出要求出力部３０３から入力される第２読出要求信号に含まれるアドレスと、リード信号とをフレームメモリ３０９に出力するとともに、出力制御部３０８の動作モードを非ＤＭＡ出力モードからＤＭＡ出力モードに変更する。これにより、フレームメモリ３０９における、第２読出要求信号に含まれるアドレスの記憶領域から４画素分の画素データが読み出され、読み出された４画素分の画素データは、出力制御部３０８からＤＭＡＣ２５２の制御によりＳＲＡＭ２４３に出力される。
なお、上記の例では、座標変換回路２７２での処理時間が比較的大きく、座標変換回路２７２において変換後画像データ２７６の画素データがすぐに得られず、その結果、処理画像データ２７７の画素データが得られにくい状況を想定し、制御ＬＳＩ２３４全体での処理速度を向上するために、処理画像データ２７７の画素データの生成に必要な第１読出要求、及び書込要求の優先度を、第２読出要求の優先度よりも高くしている。しかしながら、第１読出要求、書込要求、及び第２読出要求に対する優先度の割り当て方はこの限りではない。
例えば、ＤＭＡＣ２５２の制御によって、フレームメモリ３０９の処理画像データ２７７をＳＲＡＭ２４３にＤＭＡ転送する場合であって、制御ＬＳＩ２３４のバスの使用率が常に高く、ＳＲＡＭ２４３に対してデータを転送しにくく、その結果、処理画像データ２７７の転送レートが上がらない場合には、フレームメモリ３０９において出力対象データ（処理画像データ２７７の画素データ）が蓄積されやすい状況となる。この場合に、第１読出要求、及び書込要求の優先度を、第２読出要求の優先度よりも高くすると、フレームメモリ３０９に記憶された処理画像データ２７７はいつまでも画像処理回路２７３から出力されない可能性がある。そこで、このような場合には、フレームメモリ３０９から処理画像データ２７７を読み出すための第２読出要求の優先度を、第１読出要求、及び書込要求の優先度よりも高く設定し、これによって、制御ＬＳＩ２３４全体での処理速度を向上させることができる。
また、例えば、ＤＭＡＣ２５２がバッファを備える場合であって、制御ＬＳＩ２３４のバスの使用率が常に高く、ＤＭＡＣ２５２からＳＲＡＭ２４３に対してデータを転送しにくく、その結果、ＤＭＡＣ２５２のバッファに空きが生じにくい場合には、フレームメモリ３０９において出力対象データ（処理画像データ２７７の画素データ）が蓄積されやすい状況となる。この場合に、第１読出要求、及び書込要求の優先度を、第２読出要求の優先度よりも高くすると、フレームメモリ３０９に記憶された処理画像データ２７７はいつまでも画像処理回路２７３から出力されない可能性がある。そこで、このような場合には、フレームメモリ３０９から処理画像データ２７７を読み出すための第２読出要求の優先度を、第１読出要求、及び書込要求の優先度よりも高く設定し、これによって、制御ＬＳＩ２３４全体での処理速度を向上することができる。
このように、記憶制御部３００では、第１読出要求、書込要求、及び第２読出要求の少なくとも２つの要求が競合する場合には、当該少なくとも２つの要求が調停される。そのため、第１読出要求出力部３０１、書込要求出力部３０２、及び第２読出要求出力部３０３は互いに独立して動作することができる。よって、第１読出要求出力部３０１、書込要求出力部３０２、及び第２読出要求出力部３０３のうちの特定の出力部での処理がボトルネックになることを抑制することができる。その結果、制御ＬＳＩ２３４全体の処理速度を向上させることができる。
なお、処理の優先度は変更できるように構成することができる。例えば、ユーザの操作により、または自動的に処理の優先度を変更できるように制御ＬＳＩ２３４を構成してもよい。また、画像処理回路２７３は、制御ＬＳＩ２３４の動作状況に応じて処理の優先度を変更してもよい。例えば、バスの使用率を求めるバス使用率算出回路を制御ＬＳＩ２３４に設け、画像処理回路２７３が、当該バス使用率算出回路で得られるバスの使用率に基づいて処理の優先度を変更するように構成してもよい。具体的には、バスの使用率が所定値よりも大きい場合には、第２読出要求の優先度を、第１読出要求、及び書込要求の優先度よりも高くし、バスの使用率が所定値以下の場合には、第１読出要求、及び書込要求の優先度を、第２読出要求の優先度よりも高くする。このように、処理の優先度を動的に変更することにより、画像処理回路２７３全体の処理速度をさらに向上させることができる。
［制御ＬＳＩ２３４による正規メダル判別処理のフロー］
次に、図３１ないし図３３を参照して、制御ＬＳＩ２３４が行う、メダルレール２１０上を移動する物体が正規メダルか否かを判別するための処理（以下、「正規メダル判別処理」と称する場合がある）について説明する。
図３１、及び図３２は、制御ＬＳＩ２３４の正規メダル判別処理を説明するための図である。図３１、及び図３２は、制御ＬＳＩ２３４を構成する各デバイスにおける処理の関係を時系列的に示しており、各デバイス名の下方に延在する垂直線における比較的太線の部分は、そのデバイスが上述した各種処理を行っている状態であることを示している。また、各デバイスに対応する線からホストコントローラにおける「ＩＮ」の下方に延在する垂直線に向かって延びる破線矢印は、各デバイスからホストコントローラ２４１へ出力される割込信号を示している。
また、ホストコントローラにおける「ＯＵＴ」の下方に延在する垂直線から各デバイスに対応する線に向かって延びる破線矢印は、ホストコントローラ２４１から各デバイスに出力される信号を示している。また、ホストコントローラにおける「ＩＮ」の下方に延在する垂直線と「ＯＵＴ」の下方に延在する垂直線との間の実線矢印は、ホストコントローラ２４１が検知した割込信号とホストコントローラ２４１から出力される信号との対応関係を示している。
なお、図３１は、メダル投入口２１（図２参照）に６枚のメダルが連続して投入された場合の正規メダル判別処理に関し、最初のメダルに関する判別処理を抜き出して示しており、図３２は、６枚のメダルが連続して投入された場合の正規メダル判別処理の全体を（最初のメダルに関する判別処理を含んで）示している。また、何枚目のメダルに係る信号なのかが明確になるように、各信号に付した符号の先頭には、メダルの投入順を表す数字を付している。例えば、１枚目のメダルに係る後述するＩＳＰ回路２４５からホストコントローラ２４１に出力されるＶＳＹＮＣ割込信号には、「１ＩＨ」という符号を付し、２枚目のメダルに係る同様のＶＳＹＮＣ割込信号には、「２ＩＨ」という符号を付した。
まず、ＣＭＯＳイメージセンサ２３２（図１７参照）がメダルレール２１０上を移動する物体（本例では１枚目のメダル）を撮像し、画像データを制御ＬＳＩ２３４に出力すると、ＩＳＰ回路２４５は、ＩＳＩ回路２５１を介して画像データを取得（受信）し、ＶＳＹＮＣ（Vertical Synchronization）割込信号を、ホストコントローラ２４１に出力する（１ＩＨ）。また、ＩＳＰ回路２４５は、ＲＧＢベイヤ画像を各種フォーマットに変換する変換処理を行う。そして、変換後の画像データ及び画像データに係る色相及び彩度や輝度のデータをＳＲＡＭ２４３、メダルカウント回路２４６、カラー認識回路２４７に出力する。なお、変換処理の詳細な説明については上述したため省略する。
カラー認識回路２４７は、ＩＳＰ回路２４５からデータを受信すると色判定処理を行い、判定結果をＳＲＡＭ２４３に記憶させ、また、ホストコントローラ２４１に色判定割込信号を出力する（１ＣＨ）。なお、色判定処理の詳細な説明については上述したため省略する。
メダルカウント回路２４６は、ＩＳＰ回路２４５からデータを受信するとカウント処理を行い、判定結果をＳＲＡＭ２４３に記憶させ、また、ホストコントローラ２４１にメダルカウント割込信号を出力する（１ＭＨ）。なお、カウント処理の詳細な説明については上述したため省略する。
ホストコントローラ２４１は、色判定割込信号を検知すると、ＳＲＡＭ２４３から色判定処理の判定結果を取得し、ＧＰＩＯ２５０の割り付けＰＯＲＴに出力する（１ＨＧ１）。すなわちホストコントローラ２４１は、色判定処理の判定結果を、ＧＰＩＯ２５０を介して主制御基板７１（主制御回路９１）に出力する。
ホストコントローラ２４１は、カウント割込信号を検知すると、ＳＲＡＭ２４３からカウント処理の判定結果を取得し、ＧＰＩＯ２５０の割り付けＰＯＲＴに出力する（１ＨＧ２）。すなわちホストコントローラ２４１は、カウント処理の判定結果を、ＧＰＩＯ２５０を介して主制御基板７１（主制御回路９１）に出力する。なお、カウント処理の判定結果が「メダルが通過した」である場合、主制御回路９１は、投入されたメダルの枚数をメインＣＰＵ９３が計数するために設けられたカウンタである投入枚数カウンタの値に１加算する。なお、投入枚数カウンタの値が最大値（例えば、３）の場合は、クレジットされているメダルの枚数をメインＣＰＵ９３が計数するために設けられたカウンタであるクレジットカウンタの値に１加算する。クレジットカウンタが最大値（例えば、５０）の場合は、主制御回路９１は、メダルセレクタ２０１のメダルソレノイド２０８をＯＦＦ状態に設定する。これによって、セレクトプレート２０７が「排出位置」に位置付けされ、クレジットカウンタが最大値となった後で投入されたメダルをメダルシュート２０２に案内してメダル払出口３２からメダルトレイユニット３４に排出する。本実施形態では、投入枚数カウンタの値が規定値（例えば、２または３）のときに、スタートレバーが操作されると、メインＣＰＵ９３は上述の内部抽籤処理を行う。
魚眼補正スケーラ回路２４８は、ＩＳＰ回路２４５が変換した画像データがＳＲＡＭ２４３に記憶されると魚眼補正処理を行い、作成した縮小画像データをＳＲＡＭ２４３に記憶させ、また、ホストコントローラ２４１に縮小終了割込信号を送信する（１ＳＨ）。なお、魚眼補正処理の詳細な説明については上述したため省略する。
ホストコントローラ２４１は、縮小終了割込信号を検知すると、ＳＲＡＭ２４３を参照し、カウント処理の判定結果が「メダルが通過した」であり、また、色判定処理の判定結果が「正規メダルの色と一致する」であることを条件に、画像認識ＤＳＰ回路２４２に前処理の開始を指示する（１ＨＤ）。
画像認識ＤＳＰ回路２４２は、ホストコントローラ２４１からの指示に応じて前処理を行い、エッジ画像データをＳＲＡＭ２４３に記憶させ、ホストコントローラ２４１に前処理終了割込信号を出力する（１ＤＨ１）。なお、前処理の詳細な説明については上述したため省略する。また、本実施形態の画像認識ＤＳＰ回路２４２は、ＳＲＡＭ２４３から縮小画像データを、ＤＭＡ転送によって取得し、さらに、前処理の結果生成したエッジ画像データをＤＭＡ転送によりＳＲＡＭ２４３に記憶させるため、このようなＤＭＡ転送を用いない同回路と比べて、前処理の処理時間が短縮される。
ホストコントローラ２４１は、前処理完了割込信号を検知すると、画像認識アクセラレータ回路２４９に、画像処理（例えば、ここでは回転積算処理）の開始を指示する（１ＨＡ）。
画像認識アクセラレータ回路２４９は、ホストコントローラ２４１の指示に応じて画像処理を行い、処理画像データをＳＲＡＭ２４３に記憶させ、画像認識ＤＳＰ回路２４２に画像処理終了割込信号を出力する（１ＡＤ）。なお、画像処理の一例である回転積算処理の詳細な説明については上述したため省略する。また、本実施形態の画像認識アクセラレータ回路２４９は、ＳＲＡＭ２４３からエッジ画像データを、ＤＭＡ転送によって取得し、生成した処理画像データをＤＭＡ転送によりＳＲＡＭ２４３に記憶させるため、このようなＤＭＡ転送を用いない同回路と比べて、画像処理の処理時間が短縮される。
画像認識ＤＳＰ回路２４２は、画像処理終了割込信号を検知すると、ＳＲＡＭ２４３に記憶されている処理画像データを取得し、刻印判定処理を行い、判定結果をＳＲＡＭ２４３に記憶させる。そして、画像認識ＤＳＰ回路２４２は、刻印判定終了割込信号をホストコントローラ２４１に出力する（１ＤＨ２）。また、本実施形態の画像認識ＤＳＰ回路２４２は、画像処理で作成した処理画像データを、例えば、ＤＭＡ転送によってＳＲＡＭ２４３から取得するため、このようなＤＭＡ転送を用いない同回路と比べて、刻印判定処理の処理時間が短縮される。
ホストコントローラ２４１は、刻印判定終了割込信号を検知すると、ＳＲＡＭ２４３に記憶されている刻印判定処理の判定結果を取得し、ＧＰＩＯの割り付けＰＯＲＴに出力する（１ＨＧ３）。すなわちホストコントローラ２４１は、刻印判定処理の判定結果を、ＧＰＩＯ２５０を介して主制御基板７１（主制御回路９１）に出力する。
図３１に示すように、本実施形態においては、画像認識ＤＳＰ回路２４２による前処理及び刻印判定処理、並びに画像認識アクセラレータ回路２４９による画像処理は、上記のように、ＤＭＡ転送によって時間短縮が図られているものの、比較的時間がかかる。このため、メダルが連続して投入された場合、ホストコントローラ２４１は、縮小終了割込信号（１ＳＨ等）を検知すると、このときに、画像認識ＤＳＰ回路２４２または画像認識アクセラレータ回路２４９が処理中（ビジー状態）か否かを確認し、いずれも処理中でない場合に、画像認識ＤＳＰ回路２４２による前処理及び刻印判定処理並びに画像認識アクセラレータ回路２４９による画像処理の開始の指示を行うよう制御する。
次に、図３２を参照して、６枚のメダルが連続して投入された場合の正規メダル判別処理の全体を説明する。図３２には、図３１に示した、最初のメダルに関する判別処理がすべて含まれている。
図３２に示す例では、連続的に投入されるメダルについて正規メダル判別処理を連続して行うため、２枚目、及び４枚目のメダルに係る縮小終了割込信号（２ＳＨ及び４ＳＨ）をホストコントローラ２４１が検知する時、画像認識ＤＳＰ回路２４２または画像認識アクセラレータ回路２４９が処理中（ビジー状態）であるため、ホストコントローラ２４１は、上述した画像処理の開始の指示（前処理、画像処理、及び刻印判定処理の開始の指示）を行わない。したがって、２枚目及び４枚目のメダルについては、カウント処理、色判定処理、及び魚眼補正処理は行われるが、前処理、画像処理、及び刻印判定処理は行われない。一方、３枚目のメダルに係る縮小終了割込信号（３ＳＨ）をホストコントローラ２４１が検知する時、画像認識ＤＳＰ回路２４２及び画像認識アクセラレータ回路２４９は処理中（ビジー状態）ではない。したがって、３枚目のメダルについては、カウント処理、色判定処理、魚眼補正処理に加え、前処理、画像処理、及び刻印判定処理が行われる。
またここで、ホストコントローラ２４１によるカウント処理の判定結果のＧＰＩＯ２５０への出力（１ＨＧ２）と、画像認識ＤＳＰ回路２４２による前処理終了割込信号の送信（１ＤＨ１）との間には、ＩＳＰ回路２４５による２枚目のメダルに係るＶＳＹＮＣ割込信号の出力（２ＩＨ）が発生している。しかし、各メダルに係る各種処理（カウント処理、色判定処理、刻印判定処理など）の判定結果などを記憶するためのＳＲＡＭ２４３の記憶領域は個別に設定されているため、データの上書きなどは発生しない。このような状況は、３枚目以降のメダルの処理においても同様である。
なお、画像認識ＤＳＰ回路２４２による前処理及び刻印判定処理、並びに画像認識アクセラレータ回路２４９による画像処理をより高速化することで、投入されるすべてのメダルについて、カウント処理、色判定処理及び刻印判定処理が行われるようにしてもよい。
図３２に示す２枚目、３枚目、４枚目、５枚目、及び６枚目のメダルに係る各種信号（符号の先頭が「２」、「３」、「４」、「５」、「６」の各信号）については、先頭の数字のみが異なる上述した１枚目のメダルに係る各種信号（符号の先頭が「１」）と同様のため、詳細な説明を省略する。なお、図３２に示した、制御ＬＳＩ２３４の正規メダル判別処理における各デバイスの処理タイミングは例示に過ぎない。各デバイスの処理能力や処理内容・処理手順に応じて、様々な処理タイミングで正規メダル判別処理が行われうる。
次に、図３３を参照して、画像認識アクセラレータ回路２４９による画像処理の流れをより詳細に説明する。
図３３は、ホストコントローラ２４１と画像認識アクセラレータ回路２４９の動作フローを示す図であり、基本的に、上述した図３２の処理の一部に対応するものである。最初に、（図３２では省略されているが）パチスロ１の電源が投入されると、ホストコントローラ２４１は、画像認識アクセラレータ回路２４９をはじめとする各回路の初期設定を行う（ステップＳ０）。
画像認識アクセラレータ回路２４９には、図示しない各種設定レジスタが設けられている。初期設定において、ホストコントローラ２４１は、画像認識アクセラレータ回路２４９の各種設定レジスタにデータを設定する。例えば、ホストコントローラ２４１は、対象画像データ２７５が記憶されるＳＲＡＭ２４３上の記憶領域のアドレスを第１設定レジスタに設定したり、画像認識アクセラレータ回路２４９で得られる処理画像データ２７７の書き込み先であるＳＲＡＭ２４３の記憶領域のアドレスを第２設定レジスタに設定したり、画像認識アクセラレータ回路２４９が処理する対象画像データ２７５の画像サイズを第３設定レジスタに設定する。
さらに、画像認識アクセラレータ回路２４９の初期設定では、ホストコントローラ２４１は、変換パラメータ２８０を、画像認識アクセラレータ回路２４９のメモリ２７４に設定する。ホストコントローラ２４１は、例えば、ＳＲＡＭ２４３から変換パラメータ２８０を読み出し、これらの変換パラメータ２８０をメモリ２７４に書き込む。なお、ホストコントローラ２４１は、初期設定時に、変換パラメータ２８０を作成し、こうして作成された変換パラメータ２８０を、画像認識アクセラレータ回路２４９のメモリ２７４に書き込んでもよい。
初期設定が終了した後、ホストコントローラ２４１は、画像認識アクセラレータ回路２４９に対して最初の対象画像データ２７５に関する画像処理の開始を指示する（ステップＳ１）。この指示により、図３２に示した信号（１ＨＡ）が画像認識アクセラレータ回路２４９に送信される。ここでホストコントローラ２４１は、最初の対象画像データ２７５に関する画像処理において使用される特定情報２９０を、画像認識アクセラレータ回路２４９の制御回路２８２が有するレジスタ２８３に設定する。
画像認識アクセラレータ回路２４９は、レジスタ２８３に特定情報２９０が設定されると、ＤＭＡＣ２５２の制御に基づいて、上述の第１設定レジスタに設定されているアドレス（ＳＲＡＭ２４３のアドレス）から最初の対象画像データ２７５を、ＤＭＡ転送により読み出し、入力フレームバッファ２７１に書き込む（ステップＳ１−１）。座標変換回路２７２は、レジスタ２８３内の特定情報２９０に基づいて、メモリ２７４から最初に使用する変換パラメータ２８０を読み出し、読み出した変換パラメータ２８０に基づいて入力フレームバッファ２７１に記憶された対象画像データ２７５に対して１回目の座標変換を行う（ステップＳ１−１）。これにより、最初の変換後画像データ２７６−１が得られる。この最初の変換後画像データ２７６−１は、画像処理回路２７３のフレームメモリ３０９に記憶される。
座標変換回路２７２は、最初の変換後画像データ２７６−１を生成すると、特定情報２９０に基づいて、メモリ２７４から２番目に使用する変換パラメータ２８０を読み出し、読み出した変換パラメータ２８０に基づいて、入力フレームバッファ２７１に記憶された対象画像データ２７５に対して２回目の座標変換を行う（ステップＳ１−２）。これにより、２番目の変換後画像データ２７６−２が得られる。一方で、画像処理回路２７３は、最初の変換後画像データ２７６−１に対して、２番目の変換後画像データ２７６−２を加算する画像処理を行い、１回処理画像データ２７７−１を生成する（ステップＳ１−２）。
ここで、座標変換回路２７２は、変換後画像データ２７６の画素データを生成するたびに、生成した画素データを画像処理回路２７３に出力する。また、画像処理回路２７３は、座標変換回路２７２から画素データが入力されると、入力された画素データを、リードバッファ３０７から読み出した加算対象の画素データに加算する。したがって、画像認識アクセラレータ回路２４９では、変換後画像データ２７６−２が生成された後に、１回処理画像データ２７７−１が生成されるのではなく、座標変換回路２７２での変換後画像データ２７６−２の生成処理と、画像処理回路２７３での１回処理画像データ２７７−１の生成処理とが並行して実行される。
座標変換回路２７２は、２番目の変換後画像データ２７６−２を生成すると、特定情報２９０に基づいて、メモリ２７４から３番目に使用する変換パラメータ２８０を読み出し、読み出した変換パラメータ２８０に基づいて、入力フレームバッファ２７１に記憶された対象画像データ２７５に対して３回目の座標変換を行う。これにより、３番目の変換後画像データ２７６−３が得られる。一方で、画像処理回路２７３は、１回処理画像データ２７７−１に対して、３番目の変換後画像データ２７６−３を加算する画像処理を行い、２回処理画像データ２７７−２を生成する。
以後、画像認識アクセラレータ回路２４９は同様に動作して、座標変換回路２７２は、Ｎ番目の変換後画像データ２７６−Ｎを生成する（ステップＳ１−Ｎ）。一方で、画像処理回路２７３は、（Ｎ−２）回処理画像データ２７７−（Ｎ−２）に対して、Ｎ番目の変換後画像データ２７６−Ｎを加算する画像処理を行い、（Ｎ−１）回処理画像データ２７７−（Ｎ−１）、すなわち、処理画像データ２７７を生成する（ステップＳ１−Ｎ）。その後、画像処理回路２７３は、処理画像データ２７７を、ＤＭＡＣ２５２の制御によってＳＲＡＭ２４３に出力する（ステップＳ１−Ｎ）。
処理画像データ２７７は、上述の第２設定レジスタに設定されているアドレスの記憶領域に対して書き込まれる（ステップＳ１−Ｎ）。上述のように、第１読出要求出力部３０１、書込要求出力部３０２、及び第２読出要求出力部３０３は互いに独立して動作するため、画像処理回路２７３において、加算処理部３０５での加算処理と、出力制御部３０８での出力処理とは並行して実行される。したがって、画像処理回路２７３では、処理画像データ２７７を構成するすべての画素データが生成された後に、処理画像データ２７７の画素データが出力されるのではなく、処理画像データ２７７の画素データの生成処理と、処理画像データ２７７の画素データの出力処理とは並行して実行される。
画像認識アクセラレータ回路２４９は、処理画像データ２７７のＳＲＡＭ２４３への書き込みが終了すると、ホストコントローラ２４１に対して、最初の対象画像データ２７５に対する画像処理が完了したことを通知する完了通知を行う（ステップＳ１−ｅ）。画像認識アクセラレータ回路２４９からのホストコントローラ２４１に対する完了通知は、例えば、ホストコントローラ２４１の割り込み機能が利用される。
ホストコントローラ２４１は、完了通知を受け取ると、画像認識アクセラレータ回路２４９に対して２つ目の対象画像データ２７５に関する指示を行う（ステップＳ２）。具体的には、ホストコントローラ２４１は、２つ目の対象画像データ２７５に対する処理で使用される特定情報２９０を、画像認識アクセラレータ回路２４９の制御回路２８２が有するレジスタ２８３に設定する。画像認識アクセラレータ回路２４９は、最初の対象画像データ２７５に対する処理と同様に動作して、２つ目の対象画像データ２７５に基づいて処理画像データ２７７を生成し、処理画像データ２７７をＳＲＡＭ２４３に書き込む。以後、画像認識アクセラレータ回路２４９は、３つ目以降の対象画像データ２７５に対しても同様に処理を行う。
なお、ｐ個目（ｐは変数で、ｐ≧２）の対象画像データ２７５に対する処理で使用される特定情報２９０が、（ｐ−１）個目の対象画像データ２７５に対する処理で使用される特定情報２９０と同じである場合、（ｐ−１）個目の対象画像データ２７５についての完了通知を受け取ったホストコントローラ２４１は、ｐ個目の対象画像データ２７５に対する処理で使用する特定情報２９０をレジスタ２８３に設定せずに、ｐ個目の対象画像データ２７５に対する処理を開始するように画像認識アクセラレータ回路２４９に指示してもよい。
なお、本実施形態では、図３１、及び図３２に示すように、画像認識アクセラレータ回路２４９によって、１つの対象画像データ２７５に関する画像処理が終了すると、画像認識ＤＳＰ回路２４２に画像処理終了割込信号（１ＡＤ等）を出力し、画像認識ＤＳＰ回路２４２は、当該画像処理終了割込信号を検知すると、ＳＲＡＭ２４３に記憶されている処理画像データ２７７を取得し、その後、刻印判定処理を行うように構成されているが、図３３に示した例では、このような処理とは異なるものとなっている。すなわち、画像認識アクセラレータ回路２４９が画像処理を終了すると、ホストコントローラ２４１に対して、完了通知を行う（ステップＳ１−ｅ）ように構成される。このように、画像認識アクセラレータ回路２４９が１つの対象画像データ２７５に関する画像処理を終了した場合には、様々な動作パターンによって次の処理が開始されるように構成されうる。
上述のように、座標変換回路２７２は、複数の変換パラメータ２８０に基づいて、１つの対象画像データ２７５を用いた複数の座標変換を連続的に行っている。すなわち、座標変換回路２７２は、複数の変換パラメータ２８０に基づいて、ホストコントローラ２４１とデータのやり取りを行わずに１つの対象画像データ２７５から、複数の変換後画像データ２７６を生成する。したがって、座標変換回路２７２が、座標変換を行うたびに、その座標変換で使用する変換パラメータ２８０をホストコントローラ２４１から受け取る場合と比較して、複数の座標変換の処理時間を短縮することができる。
また、座標変換回路２７２が、複数の変換パラメータ２８０に基づいて、ホストコントローラ２４１とデータのやり取りを行わずに１つの対象画像データ２７５から複数の変換後画像データ２７６を生成することによって、ホストコントローラ２４１の処理負荷を低減することができる。また、本実施形態のように、ホストコントローラ２４１と画像認識アクセラレータ回路２４９とがバスで接続されている場合には、当該バスに関してより大きな帯域を確保することが可能となる。
またさらに、本実施形態では、画像認識アクセラレータ回路２４９の初期設定の際に、ホストコントローラ２４１が変換パラメータ２８０を、画像認識アクセラレータ回路２４９のメモリ２７４に設定するため、座標変換回路２７２は、初期設定の後、メモリ２７４から変換パラメータ２８０を読み出すことができる。よって、座標変換回路２７２は、変換パラメータ２８０を使用するたびに、ホストコントローラ２４１から、当該使用する変換パラメータ２８０を受け取る必要がなく、そのため、座標変換回路２７２での処理時間を短縮させることができる。
なお、ＳＲＡＭ２４３には、その制御ＬＳＩ２３４の画像認識アクセラレータ回路２４９が使用する変換パラメータ２８０だけが含まれてもよい。例えば、座標変換回路２７２が、どの対象画像データ２７５に対しても、２°から３６０°まで２°ずつ回転させる座標変換を行う場合には、回転角度が偶数の変換パラメータ２８０だけが記憶されるように構成することができる。またこのとき、ＳＲＡＭ２４３には、すべての回転角度に関する変換パラメータ２８０が記憶され、画像認識アクセラレータ回路２４９の初期設定の際に、実際に使用する変換パラメータ２８０（すなわち、回転角度が偶数の変換パラメータ２８０）のみが、メモリ２７４に記憶されるように構成することもできる。
さらに、対象画像データ２７５に対して互いに異なる座標変換を行う複数の画像認識アクセラレータ回路２４９のそれぞれにおいて、共通の変換パラメータ２８０を記憶させてもよい。例えば、第１の画像認識アクセラレータ回路２４９が対象画像データ２７５を１°から９０°まで１°ずつ回転させる処理を行い、第２の画像認識アクセラレータ回路２４９が、対象画像データ２７５を９１°から１８０°まで１°ずつ回転させる処理を行い、第３の画像認識アクセラレータ回路２４９が、対象画像１１０を１８１°から２７０°まで１°ずつ回転させる処理を行い、第４の画像認識アクセラレータ回路２４９が、対象画像データ２７５を２７１°から３６０°まで１°ずつ回転させる処理を行う場合には、第１〜第４の画像認識アクセラレータ回路２４９のそれぞれに、同一の変換パラメータ２８０（すなわち、上記の例と同様に、対象画像データ２７５を１°から３６０°まで回転するための３６０種類の変換パラメータ２８０）を記憶させる。これにより、画像認識アクセラレータ回路２４９ごとに個別に変換パラメータ２８０を用意する必要がなくなるため、誤った変換パラメータ２８０が記憶されることを抑制することができる。
なお、ここでは、複数の画像認識アクセラレータ回路２４９において共通の変換パラメータ２８０を記憶させる例を示したが、パチスロ１にそれぞれ組み込まれる（異なった仕様の）複数の制御ＬＳＩ２３４やメダルセレクタ２０１に関しても同様に、共通の変換パラメータ２８０を記憶させることができる。
また、上記の例では、画像処理回路２７３は、ＤＭＡＣ２５２の制御によって、処理画像データ２７７を出力しているが、座標変換回路２７２で得られる変換後画像データ２７６を出力してもよい。この場合、画像処理回路２７３では、加算処理部３０５、リードバッファ３０７、及び第１読出要求出力部３０１が不要となる。そして、座標変換回路２７２から出力される変換後画像データ２７６の画素データは、ライトバッファ３０６に一旦記憶され、ライトバッファ３０６に記憶された変換後画像データ２７６の画素データがフレームメモリ３０９に書き込まれる。フレームメモリ３０９に記憶された当該画素データが、出力制御部３０８からＤＭＡＣ２５２の制御によって、ＳＲＡＭ２４３に出力（ＤＭＡ転送）される。
また、変換パラメータ２８０には、回転角度を指定するパラメータの代わりに、あるいは回転角度を指定するパラメータに加えて、回転以外の座標変換を指示する変換パラメータを含むように構成することもできる。
例えば、変換パラメータ２８０には、画像の拡大を行うための座標変換に関して必要な拡大用の変換パラメータが含まれてもよい。この場合、変換パラメータ２８０には、拡大率が互いに異なる複数の座標変換に関してそれぞれ必要な複数の変換パラメータ２８０が含まれてもよい。座標変換回路２７２は、このような画像の拡大に関する変換パラメータ２８０に基づいて、対象画像データ２７５に対し座標変換を行うことにより、変換パラメータ２８０に応じた拡大率で対象画像データ２７５を拡大することができる。
例えば、座標変換回路２７２が、拡大率１．１倍の画像の拡大を行うよう指示する変換パラメータ２８０に基づいて、対象画像データ２７５に対して座標変換を行うことにより、１．１倍に拡大された変換後画像データ２７６が得られる。ここで、画像の拡大とは、対象画像データ２７５によって表される画像（被写体）の拡大であって、画像の縦横の画素数を増大させるものではない。
変換パラメータ２８０に、画像の回転に関する変換パラメータと画像の拡大に関する変換パラメータが含まれる場合、座標変換回路２７２は、対象画像データ２７５を回転させることによって得られる回転画像と、対象画像データ２７５を拡大することによって得られる拡大画像を、変換後画像データ２７６として生成することができる。画像の拡大に関する変換パラメータ２８０には、画像の回転に関する変換パラメータ２８０と同様に、例えば、拡大画像における４隅の画素に対応する、対象画像データ２７５における４つの画素の座標（すなわち、写像元の４つの画素の座標）が含まれている。
また、変換パラメータ２８０には、画像の縮小を行うための座標変換に関して必要な縮小用の変換パラメータが含まれてもよい。この場合、変換パラメータ２８０には、縮小率が互いに異なる複数の座標変換に関してそれぞれ必要な複数の変換パラメータ２８０が含まれてもよい。座標変換回路２７２は、このような画像の縮小に関する変換パラメータ２８０に基づいて、対象画像データ２７５に対し座標変換を行うことにより、変換パラメータ２８０に応じた縮小率で対象画像データ２７５を縮小することができる。
例えば、座標変換回路２７２が、縮小率０．９倍の画像の縮小を行うよう指示する変換パラメータ２８０に基づいて、対象画像データ２７５に対して座標変換を行うことにより、０．９倍に縮小された変換後画像データ２７６が得られる。ここで、画像の縮小とは、対象画像データ２７５によって表される画像（被写体）の縮小であって、画像の縦横の画素数を減少させるものではない。
変換パラメータ２８０に、画像の回転に関する変換パラメータと画像の縮小に関する変換パラメータ２８０が含まれる場合、座標変換回路２７２は、対象画像データ２７５を回転させることによって得られる回転画像と、対象画像データ２７５を縮小することによって得られる縮小画像を、変換後画像データ２７６として生成することができる。画像の縮小に関する変換パラメータ２８０には、画像の回転に関する変換パラメータ２８０と同様に、例えば、縮小画像における４隅の画素に対応する、対象画像データ２７５における４つの画素の座標（すなわち、写像元の４つの画素の座標）が含まれている。
またさらに、変換パラメータ２８０には、画像の平行移動を行うための座標変換に関して必要な変換パラメータが含まれてもよい。この場合、変換パラメータ２８０には、移動方向が互いに異なる複数の座標変換に関してそれぞれ必要な複数の変換パラメータ２８０が含まれてもよい。また、変換パラメータ２８０には、平行移動の移動量が互いに異なる複数の座標変換においてそれぞれ必要な複数の変換パラメータが含まれてもよい。
座標変換回路２７２は、このような平行移動に関する変換パラメータ２８０に基づいて、対象画像データ２７５に対し座標変換を行うことにより、変換パラメータ２８０に応じた移動方向に、対象画像データ２７５を移動させることができ、さらに、変換パラメータ２８０に平行移動の移動量について指定がある場合は、その指定された移動量だけ、対象画像データ２７５を平行移動させることができる。
例えば、座標変換回路２７２が、移動方向を「右」、移動量を「１画素」とする平行移動を行うよう指示する変換パラメータ２８０に基づいて、対象画像データ２７５に対して座標変換を行うことにより、右に１画素分平行移動された変換後画像データ２７６が得られる。ここで、画像の平行移動とは、対象画像データ２７５によって表される画像（被写体）の平行移動である。
変換パラメータ２８０に、画像の回転に関する変換パラメータと画像の平行移動に関する変換パラメータ２８０が含まれる場合、座標変換回路２７２は、対象画像データ２７５を回転させることによって得られる回転画像と、対象画像データ２７５を平行移動することによって得られる平行移動画像を、変換後画像データ２７６として生成することができる。平行移動に関する変換パラメータ２８０には、画像の回転に関する変換パラメータ２８０と同様に、例えば、平行移動画像における４隅の画素に対応する、対象画像データ２７５における４つの画素の座標（すなわち、写像元の４つの画素の座標）が含まれている。
［不正メダルの検知］
本実施形態に係る遊技機（パチスロ１）では、メダルセレクタ２０１の制御ＬＳＩ２３４が色判定処理、カウント処理、及び刻印判定処理を含む正規メダル判別処理を行う。メダルレール２１０上をメダルでない不正器具が移動した場合、色判定処理において「正規メダルの色と一致しない」と判定され、また、カウント処理において「メダルが通過していない」と判定される。したがって、パチスロ１に正規メダルが用いられていると誤認させて遊技を行う不正行為を検知することができる。
また、メダルレール２１０上を、図３４Ａに示す不正のメダル３１０（正規メダル４００（図１９Ａ参照）と同径及び同色で、メダルの表面に施されている刻印（模様）のみ異なるメダル）が移動した場合、色判定処理においては、「正規メダルの色と一致する」と判定される。しかし、カウント処理においては、図３４Ｂに示す不正メダルの画像データ３１２のカウント領域（点線で囲まれている領域３１３）における刻印（模様）と正規メダルの画像データのカウント領域（図１９Ｂにおいて点線で囲まれている領域４０３）における刻印（模様）とが著しく異なることから、「メダルが通過していない」と判定される。したがって、パチスロ１に正規メダルが用いられていると誤認させて遊技を行う不正行為を検知することができる。
また、メダルレール２１０上を、図３５Ａに示す不正メダル３１５（正規メダル４００（図１９Ａ参照）と同径及び同色で、メダルの表面に施されている刻印（模様）のみ異なる他のメダル）が移動した場合、色判定処理においては、「正規メダルの色と一致する」と判定される。また、カウント処理においては、図３５Ｂに示す不正メダルの画像データ３１７のカウント領域（点線で囲まれている領域３１８）における刻印（模様）と正規メダルの画像データのカウント領域（図１９Ｂにおいて点線で囲まれている領域４０３）における刻印（模様）との差分が小さいことから「メダルが通過した」と判定される。しかし、刻印判定処理において、図３５Ｃに示すこの不正メダルの処理画像データ３１９と正規メダル４００の処理画像データ４０５（図２０参照）とは大きく異なるので、「メダルの刻印（模様）が正規メダルの刻印と一致しない」と判定される。したがって、パチスロ１に正規メダルが用いられていると誤認させて遊技を行う不正行為を検知することができる。
また、メダルレール２１０上を、正規メダル４００（図１９Ａ参照）と異径（正規メダルの径よりもわずかに小さくまたは大きく、且つ、セレクトプレート２０７によって案内可能な径）及び同色のメダルが移動した場合、色判定処理においては、「正規メダルの色と一致する」と判定される。しかし、このメダルの画像データにおいて、このメダルが正規メダルの径よりもわずかに小さく、カウント領域にメダルの外縁と背景の境界があるような場合はカウント処理において、「メダルが通過していない」と判定される。また、たとえカウント処理において「メダルが通過した」と判定されたとしても、このメダルと正規メダル４００の径の差から、このメダルの処理画像データと正規メダル４００の処理画像データ４０５（図２０参照）とは大きく異なることになる。このため、刻印判定処理では、「メダルの刻印（模様）が正規メダルの刻印と一致しない」と判定される。したがって、パチスロ１に正規メダルが用いられていると誤認させて遊技を行う不正行為を検知することができる。
また、メダルレール２１０上を、正規メダル４００（図１９Ａ参照）と同径及び異色のメダルが移動した場合、色判定処理において、「正規メダルの色と一致しない」と判定される。したがって、パチスロ１に正規メダルが用いられていると誤認させて遊技を行う不正行為を検知することができる。
また、制御ＬＳＩ２３４は、色判定処理、カウント処理及び刻印判定処理の判定結果にＧＰＩＯを介して主制御基板７１からなる主制御回路９１に出力する。したがって、主制御回路９１に不正行為があった場合の種々の処理を行わせることができる。ここで、不正行為があった場合の種々の処理とは、例えば、主制御回路９１が遊技を強制的に中断させ、副制御回路１０１を介して、不正行為があった旨を報知する（例えば、液晶表示装置１１に不正行為が発生した旨を表示する）処理である。
また、色判定処理及びカウント処理の判定結果によって不正行為を検知した場合、主制御回路９１は、メダルセレクタ２０１のメダルソレノイド２０８をＯＦＦ状態に設定してもよい。これによって、セレクトプレート２０７が「排出位置」に位置付けされるので、この不正メダルをメダルシュート２０２に案内してメダル払出口３２から排出することができる。なお、主制御回路９１は、色判定処理及びカウント処理による不正行為の検知によってＯＦＦ状態に設定したメダルソレノイド２０８を、この不正行為に係る不正メダルをメダルシュート２０２に案内後に、ＯＮ状態に設定してもよい。
また、刻印判定処理によって不正行為を検知した場合も、主制御回路９１は、メダルセレクタ２０１のメダルソレノイド２０８をＯＦＦ状態に設定してもよい。本実施形態では、図３２に示すように、ＩＳＰ回路２４５から主制御回路９１へ３枚目のメダルに係るＶＳＹＮＣ割込信号（３ＩＨ）が出力されてから４枚目のメダルに係るＶＳＹＮＣ割込信号（４ＩＨ）が出力されるまでの間に１枚目のメダルに係る刻印判定処理の判定結果が主制御回路へ出力される（１ＨＧ３）。したがって、不正なメダルが連続して投入される場合は、４枚目以降に投入された不正メダルをメダルシュート２０２に案内してメダル払出口３２から排出することができる。
これによって、不正行為による被害の拡大を抑えることができる。なお、刻印判定処理をより高速化することで、カメラユニット２０９で撮像されたメダルがアフタメダルプレッシャ２１８またはメダルストッパ部２２７上を通過するまでに、刻印判定処理によって不正行為を検知可能な場合は、主制御回路９１が即座にメダルソレノイド２０８をＯＦＦ状態に設定することで、不正行為による被害の発生を防止できる。また、主制御回路９１は、刻印判定処理による不正行為の検知によってＯＦＦ状態に設定したメダルソレノイド２０８を、次の刻印判定処理の判定結果が「メダルの刻印（模様）が正規メダルの刻印と一致する」である場合、ＯＮ状態に設定してもよい。これによって、不正メダルが偶然に混入していたため、遊技者が不正行為を意図せずに不正メダルを投入し、メダルソレノイド２０８がＯＦＦ状態に設定され遊技不能になった場合、遊技者は、正規メダルを投入すれば、遊技を再開することができる。
以上、本発明の一実施形態に係る遊技機について、その作用効果も含めて説明した。しかし、本発明の遊技機は、上述の実施の形態に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限り、種々の変形実施が可能である。
例えば、上記説明においては、遊技媒体として両面に同一の刻印（模様）が施されているメダルを用いる例を説明したが、これに代えて、メダルの一方の面と他方の面で異なる刻印が施されているメダルを用いてもよい。この場合、カウント処理、色判定処理、刻印判定処理におけるしきい値に係るデータとして、メダルのそれぞれの面に係るデータを予め用意すればよい。
また、しきい値に係るデータの設定方法としては、一定の単位遊技期間（例えば、１００ゲーム）の間をしきい値に係るデータの収集期間とし、この単位遊技期間中にカメラユニット２０９で撮像したメダルの画像データに基づいて設定する方法を採用してもよい。
上述した本実施形態に係る遊技機は、ＣＭＯＳイメージセンサ２３２等を含む撮像部２６１によって取得された撮像画像に基づいて行われる画像変換や画像認識の各処理により、メダル等の判定が可能となるため、メダル等の模様の相違を判定することができる。また、カメラユニット２０９の制御ＬＳＩ２３４は、ＡＳＩＣ等として構成されるため、製造コストを効果的に抑制することができる。さらに、制御ＬＳＩ２３４が、ＡＳＩＣ等のようなパッケージ化された状態で提供されるため、外部からの不正行為（例えば、正規メダル判別処理を無効化させたり、正規メダル判別処理の処理ロジックを窃取しようとしたりする行為）を阻止することができ、セキュリティー面でも顕著な利点を有している。
＜本実施形態に係るカメラユニットの構成と正規メダル判別処理の概要＞
図３６は、本実施形態のカメラユニット２０９の撮像装置（ＣＭＯＳイメージセンサ２３２）を介して得られる撮像画像３６２Ａの一例を模式的に示す図である。図３６に示される撮像画像３６２Ａには、撮像されたメダル４１０の画像が含まれている。また、背景であるメダルレール３５１ａ、３５１ｂが撮像され、その画像が撮像画像３６２Ａに含まれている。なお、メダルレール３５１ａ、３５１ｂは、上述のメダルレール２１０に対応するものであるが、ここでは、レールの形状を簡略化して示している。
メダル４１０の一方主面４１０ａには、例えばアルファベット「Ａ」の模様が示されている。これは、正規メダルの模様を示すものであるが、これ以外の模様であってもよい。また、正規メダルの両主面に模様が付されていてもよい。
本実施形態では、メダル４１０は、その両主面の中心を通る、厚み方向に沿った回転軸の周りに回転しながらメダルレール３５１ａ、３５１ｂに沿って移動する。そして、後述する撮像部３６１は、メダル４１０の一方主面４１０ａ側からメダル４１０を撮像する。したがって、撮像画像３６２Ａには、メダル４１０の一方主面４１０ａの画像が含まれることになる。また、本実施形態では、撮像部３６１で生成される撮像画像３６２Ａはカラー画像であるが、グレースケール画像であってもよい。
図３７は、このようなカメラユニット２０９の機能ブロック図であり、図１８に示した機能ブロック図に対応するものである。
図３７に示すように、本実施形態に係るカメラユニット２０９は、撮像部３６１、変換部３６３、特徴画像生成部３６４、判定部３６５、及び入出力部３６６を備えている。なお、カメラユニット２０９は、ＬＥＤ等からなる発光部を備えるが、図３７では図示を省略する。
撮像部３６１は、ＣＭＯＳイメージセンサ２３２を含み、このＣＭＯＳイメージセンサ２３２により撮像された画像データを（必要に応じて所定の変換を行って）、撮像画像３６２Ａとして出力する。
変換部３６３（例えば、ＩＳＰ回路２４５に対応）は、撮像部３６１から入力される撮像画像３６２Ａをカラー画像からグレースケール画像に変換し、変換後の撮像画像を撮像画像３６２Ｂとして出力する。
特徴画像生成部３６４（例えば、画像認識アクセラレータ回路２４９、及び画像認識ＤＳＰ回路２４２に対応）は、メダル４１０が撮像されている撮像画像３６２Ｂに基づいて、メダル４１０の特徴を示す特徴画像３６２Ｃを生成する。判定部３６５は、特徴画像生成部３６４で生成された特徴画像３６２Ｃに基づいて、撮像画像３６２Ｂに映るメダル４１０（すなわち、撮像画像３６２Ｂに含まれるメダル４１０の画像に対応するメダル４１０）が正規のものか否かを判定し、その判定結果３６８を、入出力部３６６（例えば、ＧＰＩＯ２５０に対応）を介して出力する。
判定部３６５（例えば、画像認識ＤＳＰ回路２４２に対応）は、特徴画像生成部３６４が撮像画像３６２Ｂから生成した特徴画像３６２Ｃと、正規メダルの特徴を示すテンプレートデータ（テンプレート特徴画像）３６７とを比較し、その比較結果に基づいて、撮像画像３６２Ｂに係るメダル４１０が正規のものか否かを判定する。なお、テンプレートデータ３６７は、ＳＲＡＭ２４３またはフラッシュメモリ２４４に記憶されている。
図３８は、特徴画像生成部３６４の構成をより詳細に示す図である。図３８に示すように、特徴画像生成部３６４は、第１画像生成部３７０、及び第２画像生成部３８０を備えている。第１画像生成部３７０は、撮像画像３６２Ｂに基づいて、メダル４１０を示す第１画像３７４を生成する。第２画像生成部３８０は、第１画像生成部３７０で生成された第１画像３７４を回転して得られる複数の回転画像（上述した変換後画像データ２７６に対応）を積算（合成）した回転合成画像（上述した処理画像データ２７７に対応）の少なくとも一部を特徴画像３６２Ｃ（第２画像）として生成する。
第１画像生成部３７０は、抽出部３７１、及びエッジ画像生成部３７２を備えている。抽出部３７１は、撮像画像３６２Ｂからメダル４１０が示されるメダル領域３７３を抽出する。エッジ画像生成部３７２は、抽出部３７１で抽出されたメダル領域３７３に対してエッジ検出を行って、エッジ画像（第１画像３７４）を生成する。
本実施形態では、第１画像生成部３７０が、例えば、画像認識ＤＳＰ回路２４２によって実現され、第２画像生成部３８０が、例えば、画像認識アクセラレータ回路２４９によって実現される。
本実施形態に係る遊技機の電源が投入されると、ホストコントローラ２４１は画像認識ＤＳＰ回路２４２や画像認識アクセラレータ回路２４９の初期設定を行う。当該初期設定において、上述のように、ホストコントローラ２４１は、画像認識アクセラレータ回路２４９のメモリ２７４に変換パラメータ２８０を設定する。なお、特定情報２９０は、例えば、対象画像データ２７５ごとに、ホストコントローラ２４１によって座標変換回路２７２のレジスタ２８３に設定される。
初期設定が完了すると、撮像部３６１が撮像を開始し、所定のフレームレートで撮像を行う。撮像部３６１で順次生成される撮像画像３６２Ａは、ＳＲＡＭ２４３に記憶され、ＳＲＡＭ２４３から読み出された撮像画像３６２Ａに基づいて、変換部３６３、特徴画像生成部３６４、及び判定部３６５により、正規メダル判別処理が行われる。
＜カメラユニットにおける正規メダル判別処理のフロー＞
次に、図３９を参照して、本実施形態におけるカメラユニット２０９で実施される正規メダル判別処理の一連の動作について説明する。
最初に、変換部３６３は、撮像部３６１によりＳＲＡＭ２４３に記憶された撮像画像３６２ＡをＳＲＡＭ２４３から読み出し、読み出した撮像画像３６２Ａをカラー画像からグレースケール画像に変換し、それよって得られた撮像画像３６２Ｂを判別処理の対象としてＳＲＡＭ２４３に記憶する（ステップＳ１１）。
次に、ステップＳ１２において、抽出部３７１が、判別処理の対象である撮像画像３６２Ｂから、メダル４１０が映るメダル領域３７３を抽出する（図４０参照）。その後、ステップＳ１３において、エッジ画像生成部３７２が、抽出部３７１で抽出されたメダル領域３７３に対してエッジ検出を行って、メダル４１０を示す第１画像３７４としてのエッジ画像を生成する。
次に、ステップＳ１４において、第２画像生成部３８０が、エッジ画像生成部３７２で生成されたエッジ画像（第１画像３７４）を回転して得られる複数の回転画像を合成した回転合成画像（処理画像データ２７７）の少なくとも一部を特徴画像３６２Ｃとして生成する。
次に、ステップＳ１５において、判定部３６５が、第２画像生成部３８０で生成された特徴画像３６２Ｃと、テンプレートデータ３６７に含まれる特徴画像とを比較し、その比較結果に基づいて、処理対象の撮像画像３６２Ｂに示されるメダル４１０が正規のものであるか否かを判定する。言い換えれば、判定部３６５は、特徴画像３６２Ｃとテンプレートデータ３６７に含まれる特徴画像との比較結果に基づいて、撮像部２６１で生成された撮像画像３６２Ａに示されるメダル３１０が正規のものであるか否かを判定する。
そして、ステップＳ１６において、判定部３６５が、判定結果３６８を、入出力部３６６（上記実施形態のＧＰＩＯ２５０に対応）を介して、主制御回路（上記実施形態の遊技機における主制御回路９１に対応）に出力する。このようにして、主制御回路は、撮像画像３６２Ａに示されるメダル４１０が正規のものでない場合、例えば、遊技を強制的に中断させ、副制御回路（上記実施形態の遊技機における副制御回路１０１に対応）を介して、不正行為があった旨を報知することができる。例えば、スピーカから警告音を出力したり、液晶表示装置であるディプレイに警告情報を表示したりするなどして、外部に警告を発することができる。
その後、新たな撮像画像３６２Ａが入力されると、その撮像画像３６２Ａから得られる撮像画像３６２Ｂを新たな判別処理の対象として、上述した正規メダル判別処理を実行する。以後、撮像画像３６２Ａが入力されるたびに、同様の正規メダル判別処理が実行される。
＜カメラユニットの各構成要素に関する詳細な説明＞
次に、第１画像生成部３７０の抽出部３７１とエッジ画像生成部３７２、第２画像生成部３８０、及び判定部３６５の動作についてさらに詳細に説明する。
［抽出部］
図４０は、抽出部３７１が撮像画像３６２Ｂから抽出するメダル領域３７３の一例を模式的に示す図である。撮像画像３６２Ｂからメダル領域３７３を抽出する方法としては様々な方法がある。
例えば、メダル４１０の外形が円形であることを利用した第１の抽出方法がある。この第１の抽出方法では、まず、撮像画像３６２Ｂに対してエッジ検出が行われてエッジ画像が生成される。エッジ画像の生成方法としては、例えば、Sobel法、Laplacian法、Canny法などが使用される。次に、生成されたエッジ画像から円形領域が抽出される。円形領域の抽出方法としては、例えばハフ変換が使用される。そして、エッジ画像における当該円形領域の位置と同じ位置に存在する撮像画像３６２Ｂでの円形領域が、メダル領域３７３とされる。
別の方法としては、背景差分法とラベリングを用いて撮像画像３６２Ｂからメダル領域３７３を抽出する第２の抽出方法がある。この第２の抽出方法では、まず、撮像画像３６２Ｂと背景画像（撮像画像３６２Ｂの背景だけが映る画像）との差分を示す背景差分画像が生成され、生成された背景差分画像が２値化される。そして、２値の背景差分画像に対して４連結等のラベリングが行われる。そして、２値の背景差分画像における、ラベリングの結果得られた連結領域（独立領域）の位置と同じ位置に存在する撮像画像３６２Ｂでの部分領域が、メダル領域３７３とされる。
本実施形態では、抽出部３７１は、上記の２つの方法とは異なる方法で、撮像画像３６２Ｂからメダル領域３７３を抽出する。以下に本実施形態に係る抽出部３７１の動作について説明する。なお、抽出部３７１は、上記の２つの方法のどちらか一方を用いて撮像画像３６２Ｂからメダル領域３７３を抽出してもよい。
まず、抽出部３７１は、撮像画像３６２Ｂと背景画像３７５（撮像画像３６２Ｂの背景だけが映る画像）との差分を示す背景差分画像を生成し、生成した背景差分画像を２値化する。図４１は、背景画像３７５を模式的に示す図であって、図４２は、２値の背景差分画像３７６を模式的に示す図である。なお、図４２、及び本実施形態における後述の図において模式的に示される２値の画像では、画素値が「１」の領域（高輝度領域）は黒色で示され、画素値が「０」の領域（低輝度領域）は白色で示される。また、背景画像３７５は、例えば、ＳＲＡＭ２４３等に記憶しておくことができる。
次に、抽出部３７１は、２値の背景差分画像３７６に対して、メダル４１０の外形を示す２値の外形テンプレート３７７を用いたテンプレートマッチングを行う。つまり、抽出部３７１は、背景差分画像３７６において、外形テンプレート３７７と類似する領域がどこに存在するかを特定する。言い換えると、抽出部３７１は、背景差分画像３７６において、外形テンプレート３７７が示すメダル４１０の外形と一致する領域がどこに存在するかを特定する。図４３は、外形テンプレート３７７を模式的に示す図である。外形テンプレート３７７は、例えば、ＳＲＡＭ２４３等に記憶しておくことができる。
テンプレートマッチングでは、抽出部３７１は、図４４に示すように、背景差分画像３７６上で外形テンプレート３７７をラスタスキャン方向に少しずつ（例えば、１画素（ピクセル）ずつ）移動させる。言い換えれば、抽出部３７１は、背景差分画像３７６上で外形テンプレート３７７をラスタスキャンさせる。このとき、抽出部３７１は、外形テンプレート３７７の各位置において、外形テンプレート３７７と、それに重なる、背景差分画像３７６の部分領域とのＡＮＤ画像を生成する。これにより、複数の２値のＡＮＤ画像が生成される。そして、抽出部３７１は、生成した複数のＡＮＤ画像のうち、画素値が「１」の画素（高輝度画素）の数が最も多いＡＮＤ画像の生成で使用された外形テンプレート３７７の背景差分画像３７６上の位置を特定する。この位置は、背景差分画像３７６において、外形テンプレート３７７と類似した領域が存在する位置である。
そして、抽出部３７１は、図４５に示すように、特定した位置と同じ位置に存在する撮像画像３６２Ｂでの部分領域３７８を、メダル領域３７３として抽出する。言い換えれば、抽出部３７１は、特定した位置と同じ位置に外形テンプレート３７７を撮像画像３６２Ｂに配置した際に、外形テンプレート３７７と重なる、撮像画像３６２Ｂでの部分領域３７８を、メダル領域３７３として抽出する。このとき、部分領域３７８において、その上の外形テンプレート３７７が示す円形よりも外側の各画素の画素値を零としたものをメダル領域３７３としてもよい。抽出部３７１で抽出されるメダル領域３７３はグレースケール画像である。本実施形態では、メダル領域３７３の外形は四角形であるが、円形等の他の形状であってもよい。
［エッジ画像生成部］
エッジ画像生成部３７２は、例えば、Sobel法、Laplacian法、Canny法などを使用して、抽出部３７１で抽出されたメダル領域３７３に対してエッジ検出を行ってエッジ画像（第１画像３７４）を生成する。本実施形態では、エッジ画像生成部３７２は、例えば、処理が軽いSobel法を使用する。エッジ画像は２値の画像である。図４６は、エッジ画像を模式的に示す図である。
［第２画像生成部］
第２画像生成部３８０は、エッジ画像生成部３７２で生成された第１画像（エッジ画像）３７４を回転して得られる複数の回転画像を合成した回転合成画像の少なくとも一部を特徴画像３６２Ｃとして生成する。本実施形態では、第２画像生成部３８０は、例えば、第１画像（エッジ画像）３７４を回転して得られる複数の回転画像を合成した回転合成画像（すなわち、上述した処理画像データ２７７）を特徴画像３６２Ｃとして生成する。ここで、第１画像（エッジ画像）３７４の回転には、回転角度が０°の場合も含むものとする。以下に、当該回転合成画像の生成方法について説明する。
図４７は、第２画像生成部３８０が回転合成画像３８１を生成する方法を説明するための図であり、上述の図２０、及び図２８に対応する。第２画像生成部３８０は、第１画像（エッジ画像）３７４を所定の角度αずつ回転させて、図４７に示すように、複数個の回転画像３７４ａを生成する。ここで、第２画像生成部３８０は、第１画像（エッジ画像）３７４を所定の角度αずつ回転させる。本実施形態では、第２画像生成部３８０は例えば、第１画像（エッジ画像）３７４を、図２６に示すように２°ずつ回転させて（α＝２°）、１８０個の回転画像３７４ａを生成する。なお、上述の角度αは、例えば、１°や４°など、様々な角度に調整することができる。
そして、第２画像生成部３８０は、生成した複数個の回転画像３７４ａを合成して回転合成画像３８１を生成する。具体的には、第２画像生成部３８０は、複数個の回転画像３７４ａを、それらの中心を一致させて加算平均し、それによって得られる加算平均画像を回転合成画像３８１とする。第２画像生成部３８０は、生成した回転合成画像３８１を、撮像画像３６２Ｂに示されるメダル３１０の特徴を示す特徴画像３６２Ｃとして使用する。
なお、第２画像生成部３８０は、複数個の回転画像３７４ａを合成する際に、各回転画像３７４ａにおいて、トータルの回転角度が０°の回転画像３７４ａ（つまり、回転していない第１画像（エッジ画像）３７４）の外形からはみ出る領域を使用しないようにすることができる。したがって、この場合、回転合成画像３８１は、第１画像（エッジ画像）３７４と同じ大きさのグレースケール画像となる。
上述のように、撮像部３６１は、回転するメダル４１０を撮像し、メダル４１０が映る撮像画像３６２Ａを生成する。したがって、変換部３６３が生成する撮像画像３６２Ｂのメダル４１０の回転角度（メダル４１０に付された模様の回転角度）が常に同じであるとは限らない。一方で、回転合成画像３８１は、撮像画像３６２Ｂのメダル４１０を示す第１画像（エッジ画像）３７４を回転して得られる複数の回転画像３７４ａを合成したものであることから、撮像画像３６２Ｂのメダル４１０の回転角度にばらつきがあるとしても、メダル４１０が正規のものであれば、撮像画像３６２Ｂから得られる回転合成画像３８１はほとんど変化しない。よって、回転合成画像３８１は、撮像画像３６２Ｂのメダル４１０の回転角度の影響を受けにくい、メダル４１０の特徴を示す特徴画像３６２Ｃであると言える。
［判定部］
判定部３６５は、第２画像生成部３８０で生成された回転合成画像３８１（特徴画像３６２Ｃ）と、正規のメダル４１０の特徴を示すテンプレートデータ２６７の特徴画像とを比較し、その比較結果に基づいて、当該撮像画像３６２Ｂに含まれるメダル４１０が正規のものか否かを判定する。テンプレートデータ２６７の特徴画像としては、正規のメダル４１０の画像が含まれる撮像画像３６２Ｂから上記と同様にして特徴画像生成部３６４で生成された、正規のメダル４１０の特徴を示す特徴画像３６２Ｃ（回転合成画像３８１）が使用される。
テンプレートデータ３６７の特徴画像は、遊技機にメダル３１０を投入することによって得ることができる。例えば、本実施形態のカメラユニット２０９が搭載された遊技機に正規のメダル４１０が投入されると、撮像画像３６２Ｂ（この撮像画像３６２Ｂを「標準画像３９１」と呼ぶ）が撮像され、次に、特徴画像生成部３６４が、標準画像３９１に基づいて、標準画像３９１に含まれる正規のメダル４１０の特徴を示す特徴画像３６２Ｃ（回転合成画像３８１）を生成する。この特徴画像３６２Ｃを「標準特徴画像３９２」と呼ぶ。本実施形態では、標準特徴画像３９２がテンプレートデータ３６７の特徴画像となる。このようなテンプレートデータ３６７は、上述のように、カメラユニット２０９のＳＲＡＭ２４３等に記憶される。以後、遊技機が実稼働中に生成する特徴画像３６２Ｃ（正規メダルを判別するために生成された特徴画像３６２Ｃ）を、標準特徴画像３９２と区別するために、「対象特徴画像３６２Ｃ」と呼ぶことがある。
判定部３６５は、例えば、回転合成画像３８１（対象特徴画像３６２Ｃ）とテンプレートデータ３６７の特徴画像との間の類似度（相違度）を求めることによって、両者を比較する。本実施形態では、判定部３６５は、例えば、類似度を示す値として、ＳＡＤ（Sum of Absolute Difference)を使用する。ＳＡＤが大きいことは類似度が低いことを意味し、ＳＡＤが小さいことは類似度が高いことを意味する。類似度を示す値として、ＳＳＤ（Sum of Squared Difference）あるいはＮＣＣ（Normalized Correlation Coffiecient）などの他の値を使用してもよい。
判定部３６５は、回転合成画像３８１とテンプレートデータ３６７の特徴画像との間の類似度が高い場合には、撮像画像３６２Ｂに含まれるメダル４１０が正規のものであると判定し、当該類似度が低い場合には、撮像画像３６２Ｂに含まれるメダル４１０が正規のものではないと判定する。具体的には、判定部３６５は、回転合成画像３８１とテンプレートデータ３６７の特徴画像との間のＳＡＤがしきい値以下の場合には、撮像画像３６２Ｂのメダル４１０が正規のものであると判定し、当該ＳＡＤが当該しきい値よりも大きい場合には、撮像画像３６２Ｂのメダル４１０が正規のものではないと判定する。そして、判定部３６５は判定結果３６８を出力する。
判定部３６５で使用されるしきい値は、例えば、複数のメダル４１０が使用されて決定される。具体的には、遊技機が実稼働していないときに、遊技機に対して複数の正規メダルが順次投入される。そして、投入された複数の正規メダルがそれぞれ撮像された複数の撮像画像３６２Ｂが生成される。判定部３６５は、生成された複数の撮像画像３６２Ｂのそれぞれについて、撮像画像３６２Ｂから特徴画像生成部３６４で生成された回転合成画像３８１と、テンプレートデータ３６７の特徴画像との間のＳＡＤを求める。そして、判定部３６５が求めた複数のＳＡＤのうちの最大値がしきい値に決定される。決定されたしきい値は、例えば、ＳＲＡＭ２４３等に記憶される。
なお、このような遊技機によるしきい値の決定は、遊技機において所定のモードが選択された場合に行うようにすることができる。また、遊技機または他の装置によって事前にしきい値を決定し、各遊技機のＳＲＡＭ等に記憶させるようにしてもよい。
判定部３６５で使用されるしきい値がこのように決定されることにより、正規のメダル４１０の種類が変更された場合には、変更後のメダル４１０が、実稼働していない遊技機に投入されることによって、変更後のメダル４１０に応じたしきい値が決定される。よって、メダル４１０の種類が変更された場合であっても、遊技機に投入されたメダル４１０が正規のものであるか否かを適切に判定することができる。
なお、上記の例では、２値の第１画像（エッジ画像）３７４が、撮像画像３６２Ｂのメダル３１０を示す第１画像３７４として第２画像生成部３８０に入力されたが、グレースケール画像のメダル領域３７３を示す画像が第１画像として第２画像生成部３８０に入力されるようにしてもよい。この場合には、メダル領域３７３を回転して得られる複数の回転画像を合成した回転合成画像が特徴画像３６２Ｃとされる。
以上のように、本実施形態に係る遊技機であるパチスロ１では、メダル４１０を示す第１画像（エッジ画像）３７４を回転して得られる複数の回転画像を合成した回転合成画像３８１の少なくとも一部を第２画像（特徴画像３６２Ｃ）として生成している。この特徴画像３６２Ｃは、撮像画像３６２Ｂに含まれるメダル４１０の回転角度の影響を受けにくい。したがって、撮像画像３６２Ｂに含まれるメダル４１０の回転角度（回転姿勢）がばらつく場合であっても、特徴画像３６２Ｃ（対象特徴画像３６２Ｃ、標準特徴画像３９２）を用いて撮像画像３６２Ｂに含まれるメダル４１０が正規のものであるか否かをより正確に判定することができ、判定精度が向上する。
また、本実施形態では、２値のエッジ画像を第１画像３７４としているため、グレースケール画像のメダル領域３７３を第１画像３７４とする場合と比較して、撮像部３６１での撮像領域の明るさの変化の影響を第１画像３７４が受けることを抑制することができる。よって、特徴画像３６２Ｃが、メダル４１０が撮像される撮像領域の明るさの変化の影響を受けることを抑制することができ、その結果、正規メダルの判別精度が向上する。
また、本実施形態では、抽出部３７１は、テンプレートマッチングを用いて、撮像画像３６２Ｂからメダル領域３７３を抽出しているため、ハフ変換が使用される上述の第１の抽出方法や、ラベリングが使用される第２の抽出方法と比較して、抽出処理が簡素化される。
また、本実施形態では、判定部３６５は、撮像画像３６２Ｂから生成された特徴画像３６２Ｃと、テンプレートデータ３６７の特徴画像とをＳＡＤ等を用いて比較し、その比較結果に基づいて当該撮像画像３６２Ｂに係るメダル４１０が正規のものか否かを判定しているため、判定処理が簡素化される。
なお、第２画像生成部３８０は、特徴画像３６２Ｃ（回転合成画像３８１）を生成する際に使用する回転画像の数（例えば、図２９に示すＮの値）を、本実施形態のカメラユニット２０９が組み込まれる遊技機の動作状況に応じて変化させてもよい。例えば、メダルレール２１０上を移動するメダル４１０の速度が遊技機等によって異なる場合を想定する。このような状況において、メダル４１０の移動速度が速い場合には、第２画像生成部３８０は、処理時間を判定精度よりも優先させて、特徴画像３６２Ｃを生成する際に使用する回転画像の数を少なくするよう構成することができる。例えば、第２画像生成部３８０は、エッジ画像（第１画像３７４）を０°から３５０°まで１０°ずつ回転させて、３６個の回転画像３７４ａを生成し、これらの回転画像３７４ａを合成して特徴画像３６２Ｃを生成する。
一方、メダル４１０の移動速度が速い場合には、第２画像生成部３８０は、処理時間よりも判定精度を優先させて、特徴画像３６２Ｃを生成する際に使用する回転画像の数を多くするよう構成することができる。例えば、第２画像生成部３８０は、エッジ画像（第１画像３７４）を０°から３５９°まで１°ずつ回転させて、３６０個の回転画像３７４ａを生成し、これらの回転画像３７４ａを合成して特徴画像３６２Ｃを生成する。
また、図３２に示すように、ホストコントローラ２４１が、魚眼補正スケーラ回路２４８による魚眼補正処理の終了を示す縮小終了割込信号（２ＳＨ、４ＳＨ等）を検知したときに、画像認識ＤＳＰ回路２４２または画像認識アクセラレータ回路２４９が処理中（ビジー状態）であって、刻印判定処理（正規メダル判別処理）をスキップする状況が発生するような場合においても、より多くのメダル４１０についての正規メダル判別処理が行えるように、特徴画像３６２Ｃを生成する際に使用する回転画像の数を少なくして、処理時間を短縮するよう構成することができる。
また、本実施形態のカメラユニット２０９が組み込まれる遊技機において、メダル４１０が、その姿勢を変化させずにメダルレール２１０上を移動する等して当該遊技機に投入される場合、撮像画像３６２Ｂに映るメダル４１０の姿勢は一定であるものの、それに映るメダル４１０の左右方向の位置がばらつくことがある。例えば、ある撮像画像３６２Ｂではメダル４１０が左側に映っており、別の撮像画像３６２Ｂではメダル４１０が中央に映っており、さらに別の撮像画像３６２Ｂではメダル４１０が右側に映っていることがある。
このような場合には、変換パラメータ２８０に複数の平行移動パラメータ（上述した、平行移動に関する変換パラメータ２８０）を含めて、エッジ画像（第１画像３７４）ではなく、撮像画像３６２Ｂ等を第２画像生成部３８０に入力する。そこで、第２画像生成部３８０は、複数の平行移動パラメータに基づいて、撮像画像３６２Ｂ等に対して座標変換を個別に行い、複数の平行移動画像を生成する。例えば、第２画像生成部３８０は、撮像画像３６２Ｂを、右方向に２画素ずつ移動させた複数枚の右平行移動画像を生成するとともに、撮像画像３６２Ｂを、左方向に２画素ずつ移動させた複数の左平行移動画像を生成する。そして、第２画像生成部３８０は、こうして生成された複数の右平行移動画像、及び複数の左平行移動画像から成る複数の平行移動画像を合成して合成画像を生成する。また、エッジ画像（第１画像３７４）について、このような複数の平行移動画像を生成し、これらの平行移動画像を合成して合成画像を生成することもできる。
判定部３６５は、この合成画像を特徴画像として、メダル４１０が正規メダルか否かを判定する。これにより、撮像画像３６２Ｂにおいて、それに映るメダル４１０の左右方向の位置がばらつく場合であっても、メダル４１０が正規メダルか否かを適切に判定することができる。
また、本実施形態のカメラユニット２０９が組み込まれる遊技機において、メダル４１０が撮像される場合、撮像画像３６２Ｂに映るメダル４１０の大きさがばらつくことがある。例えば、メダル４１０の通過経路のわずかな余裕等により、メダル４１０とＣＭＯＳイメージセンサ２３２との間の距離が一定に保たれていない場合には、撮像画像３６２Ｂに映るメダル４１０の大きさが多少ばらつくことがある。
このような場合には、変換パラメータ２８０に複数の拡大パラメータ（上述した、画像の拡大に関する変換パラメータ２８０）、及び複数の縮小パラメータ（上述した、画像の縮小に関する変換パラメータ２８０）を含める。そして、第２画像生成部３８０は、複数の拡大パラメータに基づいて、エッジ画像（第１画像３７４）に対して複数の座標変換を個別に行い、複数の拡大画像を生成する。さらに、第２画像生成部３８０は、複数の縮小パラメータに基づいて、エッジ画像（第１画像３７４）に対して複数の座標変換を個別に行って、複数の縮小画像を生成する。そして、第２画像生成部３８０は、複数の拡大画像、及び複数の縮小画像から成る複数の画像を合成して合成画像を生成する。
判定部３６５は、この合成画像を特徴画像として、メダル４１０が正規メダルか否かを判定する。これにより、撮像画像３６２Ｂにおいて、それに映るメダル４１０の大きさがばらつく場合であっても、メダル４１０が正規メダルか否かを適切に判定することができる。
また、本実施形態のカメラユニット２０９が組み込まれる遊技機において、複数種類のメダル４１０が使用される場合には、メダル４１０の種類に応じて、第２画像生成部３８０で使用される複数の変換パラメータ２８０の組を変化させてもよい。例えば、ある種類のメダル４１０が使用され、ＣＭＯＳイメージセンサ２３２により撮像された場合、第２画像生成部３８０は、変換パラメータ２８０に含まれる複数の回転パラメータを使用して、エッジ画像（第１画像３７４）等に対して複数の座標変換を個別に行う。一方で、別の種類のメダル４１０が使用される場合、第２画像生成部３８０は、変換パラメータ２８０に含まれる複数の平行移動パラメータを使用して、エッジ画像（第１画像３７４）等に対して複数の座標変換を個別に行う。
＜本実施形態の変形例＞
以下に、本発明の一実施形態に係るカメラユニット２０９（特に、画像認識アクセラレータ回路２４９）に関する各種変形例について説明する。
［変形例１］
図４８は、本変形例に係る画像認識アクセラレータ回路４４９についての構成を示す図である。画像認識アクセラレータ回路４４９は、図２３に示す画像認識アクセラレータ回路２４９に対応するものであり、少なくとも、座標変換回路２７２が座標変換回路４７２に変更されている。入力フレームバッファ４７１は、図２３の入力フレームバッファ２７１に対応し、画像処理回路４７３は、図２３の画像処理回路２７３に対応し、メモリ４７４は、図２３のメモリ２７４に対応する。
座標変換回路４７２は、図４７に示す第１画像（エッジ画像）３７４を回転させて回転画像（３７４ａ）を得る場合に、第１画像（エッジ画像）３７４に含まれる被写体のうちの特定の被写体（以後、「特定被写体」と呼ぶ）の位置を調整することが可能である。以下、本変形例に係る座標変換回路４７２について、図２３に示した座標変換回路２７２との相違点を中心に説明する。
本変形例に係る座標変換回路４７２は、座標変換を行う変換回路４８１、制御回路４８２、及び加算回路４８５を備えている。制御回路４８２は、図２３に示す制御回路２８２と比較すると、レジスタ２８３に対応するレジスタ４８３を備え、そのなかに、特定情報２９０に対応する特定情報４９０を記憶する。加算回路４８５は、制御回路４８２によって、画像認識アクセラレータ回路４４９のメモリ４７４から読み出された変換パラメータ２８０に対して、パラメータオフセット４９５を加算する。そして、加算回路４８５は、パラメータオフセット４９５が加算された変換パラメータ２８０を変換回路４８１に出力する。
パラメータオフセット４９５は、制御回路４８２のレジスタ４８３に記憶される。パラメータオフセット４９５は、例えば、第１画像（エッジ画像）３７４により表される四角形の画像の重心（すなわち、当該四角形の対角線の交点）の位置に対する、第１画像（エッジ画像）３７４に表される特定被写体の重心の位置のずれ量を示している。本実施形態に係る遊技機の場合、特定被写体は、第１画像（エッジ画像）３７４に表されるメダル４１０となる。この場合、特定被写体の重心は、メダル４１０の重心、つまり円形のメダル４１０の中心となる。
パラメータオフセット４９５は、第１画像（エッジ画像）３７４により表される四角形の重心の位置に対する、第１画像（エッジ画像）３７４により表される特定被写体の重心の位置のｘ方向（例えば画像の左右方向）のずれ量ｘｏｆｆと、第１画像（エッジ画像）３７４により表される四角形の重心の位置に対する、第１画像（エッジ画像）３７４により表される特定被写体の重心の位置のｙ方向（例えば画像の上下方向）のずれ量ｙｏｆｆとで構成されている。以後、ずれ量ｘｏｆｆを「ｘオフセットｘｏｆｆ」と呼ぶ。また、ずれ量ｙｏｆｆを「ｙオフセットｙｏｆｆ」と呼ぶ。
ここで、第１画像（エッジ画像）３７４により表される四角形の重心の座標を（ｘ１，ｙ１）とし、第１画像（エッジ画像）３７４により表される特定被写体の重心の座標を（ｘ２，ｙ２）とする。このとき、ｘオフセットｘｏｆｆ＝ｘ２−ｘ１となり、ｙオフセットｙｏｆｆ＝ｙ２−ｙ１となる。なお、図４６に示す第１画像（エッジ画像）３７４の例では、第１画像（エッジ画像）３７４により表される四角形の各辺は、正円であるメダル４１０の円周に接しているため、ｘｏｆｆ＝０、ｙｏｆｆ＝０となる。
加算回路４８５は、変換パラメータ２８０に対してパラメータオフセット４９５を加算する際に、変換パラメータ２８０を構成する４つの座標のそれぞれのｘ座標に対して、パラメータオフセット４９５のｘオフセットｘｏｆｆを加算する。そして、加算回路４８５は、変換パラメータ２８０を構成する４つの座標のそれぞれのｙ座標に対して、パラメータオフセット４９５のｙオフセットｙｏｆｆを加算する。
変換回路４８１は、パラメータオフセット４９５が加算された変換パラメータ２８０に基づいて、対象画像データ２７５（第１画像３７４）に対して座標変換を行う。変換パラメータ２８０が、画像の回転に関する変換パラメータ２８０である場合には、変換回路４８１は、パラメータオフセット４９５が加算された変換パラメータ２８０に基づいて、対象画像データ２７５の座標変換を行う。これにより、対象画像データ２７５により表される特定被写体の重心の位置が、対象画像データ２７５により表される四角形の重心の位置からずれている場合であっても、両者の重心の位置が一致するようになる。本実施形態に係る遊技機においては、対象画像データ２７５である第１画像（エッジ画像）３７４により表されるメダル４１０の重心の位置が、第１画像３７４により表される四角形の重心の位置からずれている場合であっても、両者の重心の位置が一致するようになる。
パラメータオフセット４９５は、ホストコントローラ２４１が、画像認識アクセラレータ回路４４９に対して対象画像データ２７５に関する画像処理（回転積算処理）の開始を指示する際に（図３３のステップＳ１等）、ホストコントローラ２４１によって、特定情報２９０とともに、制御回路４８２のレジスタ４８３に設定される。ホストコントローラ２４１は、画像認識アクセラレータ回路２４９に対して、処理対象の対象画像データ２７５ごとに、当該対象画像データ２７５に応じた特定情報２９０、及びパラメータオフセット４９５をＳＲＡＭ２４３等から読み出し、読み出した特定情報２９０、及びパラメータオフセット４９５を、制御回路４８２のレジスタ４８３に設定する。
制御回路４８２は、加算回路４８５にレジスタ４８３に記憶されているパラメータオフセット４９５を出力するとともに、レジスタ４８３に記憶されている特定情報２９０に基づいて、メモリ２７４から変換パラメータ２８０を読み出す。加算回路４８５は、メモリ２７４から読み出された変換パラメータ２８０に対してパラメータオフセット４９５を加算し、パラメータオフセット４９５が加算された変換パラメータ２８０が、変換回路４８１に提供される。
本実施形態に係る遊技機においては、パラメータオフセット４９５は、例えば、第１画像生成部３７０として機能する画像認識ＤＳＰ回路２４２によって生成される。第１画像生成部３７０は、撮像画像３６２Ｂに基づいて第１画像（エッジ画像）３７４を生成する際に、パラメータオフセット４９５を生成することができる。
第１画像生成部３７０は、第１画像（エッジ画像）３７４を生成する際に求めたパラメータオフセット４９５を、当該第１画像３７４に対応付けてＳＲＡＭ２４３に記憶する。
このように、本変形例に係る座標変換回路４７２では、変換回路４８１が、パラメータオフセット４９５の加算された変換パラメータ２８０に基づいて、第１画像（エッジ画像）３７４に対する座標変換を行う。そのため、第１画像（エッジ画像）３７４ごとにパラメータオフセット４９５を調整することによって、変換回路４８１で得られる回転画像３７４ａ（変換後画像データ２７６）または、特徴画像３６２Ｃ（処理画像データ２７７）での特定被写体の位置が調整される。
本実施形態に係る遊技機においては、回転画像３７４ａでのメダル４１０の位置がばらつく場合には、合成画像にばらつきが生じ、その結果、特徴画像３６２Ｃにばらつきが生じる。特徴画像３６２Ｃがばらつくと、遊技機に投入されたメダル４１０が正規メダルであっても、テンプレートデータ３６７と大きく異なる可能性があり、その結果、判定部３６５での判定精度が低下する可能性がある。したがって、本変形例のように、第１画像（エッジ画像）３７４により表されるメダル４１０の重心の位置を、第１画像３７４により表される四角形の重心の位置に一致させることによって、特徴画像３６２Ｃのばらつきが低減され、その結果、判定部３６５での判定精度を向上させることができる。
［変形例２］
本変形例では、図４９に示すように、画像認識アクセラレータ回路５４９が、入力フレームバッファに記憶された対象画像データ５７５に対して座標変換を複数回実行して、１つの処理画像データ５７７を生成する。
図５０は、本変形例に係る画像認識アクセラレータ回路５４９の構成を示す図である。画像認識アクセラレータ回路５４９は、図２３に示す画像認識アクセラレータ回路２４９に対応するものであり、少なくとも、座標変換回路２７２が座標変換回路５７２に変更され、画像処理回路２７３は、画像処理回路５７３に変更されている。入力フレームバッファ５７１は、図２３の入力フレームバッファ２７１に対応し、メモリ５７４は、図２３のメモリ２７４に対応する。
図５１は、本変形例に係る画像処理回路５７３の構成を示す図である。図５１に示すように、本変形例に係る画像処理回路５７３は、上述の図３０に示す画像処理回路２７３と比較して、加算処理部を備えていない。また、画像処理回路５７３は、画像処理回路２７３と比較して、第１読出要求出力部３０１に対応する第１読出要求出力部６０１、書込要求出力部３０２に対応する書込要求出力部６０２、及び第２読出要求出力部３０３に対応する第２読出要求出力部６０３を記憶制御部６００に備えている。また、図５１の画像処理回路５７３は、画像処理回路２７３の調停部３０４に対応する調停部６０４を備え、さらに、ライトバッファ３０６に対応するライトバッファ６０６、リードバッファ３０７に対応するリードバッファ６０７、フレームメモリ３０９に対応するフレームメモリ６０９を備える。ライトバッファ６０６には、上述の座標変換回路５７２から、変換後画像データ５７６が出力される。
こうした画像処理回路５７３において、画像認識アクセラレータ回路５４９の座標変換回路５７２の変換回路５８１から出力される（変換後画像データ５７６の）画素データがそのままライトバッファ６０６に書き込まれる。また、リードバッファ６０７に記憶された画素データは、座標変換回路５７２の選択回路５８５に出力される。
図５０に示すように、本変形例に係る座標変換回路５７２は、上述の図２３に示す座標変換回路２７２と比較して、選択回路５８５をさらに備える。選択回路５８５は、制御回路５８２から出力される制御信号ＣＮＴ１に基づいて、入力フレームバッファ５７１の出力、及び画像処理回路５７３の出力のどちらか一方を選択し、選択した出力が変換回路５８１に入力されるように、変換回路５８１に接続される。
本変形例では、制御回路５８２から出力される制御信号ＣＮＴ１が第１状態のとき（例えば、「１」を示すとき）、選択回路５８５は入力フレームバッファ５７１の出力を選択する。選択回路５８５が入力フレームバッファ５７１の出力を選択する場合には、変換回路５８１は、入力フレームバッファ５７１に記憶された対象画像データ５７５にアクセスすることができる。
一方で、制御回路５８２から出力される制御信号ＣＮＴ１が第２状態のとき（例えば、「０」を示すとき）、選択回路５８５は、画像処理回路５７３の出力を選択する。選択回路５８５が画像処理回路５７３の出力を選択する場合には、変換回路５８１は、画像処理回路５７３のリードバッファ６０７と接続され、リードバッファ６０７から画素データを読み出すことができる。
図５２は、本変形例に係る変換パラメータ５８０の一例を示す図である。本変形例に係る変換パラメータ５８０では、複数の変換パラメータ５８０のそれぞれに対して固有のパラメータ番号（識別情報）が対応付けられている。図５２に示す例では、パラメータ番号が「１」〜「３６０」に対応付けられた変換パラメータは、画像の回転に関する変換パラメータ（５８０−１〜５８０−３６０）であり、これらは、画像を１°から３６０°まで回転するための３６０の変換パラメータ５８０である。また、パラメータ番号が「３６１」〜「３６０」に対応付けられた変換パラメータは、画像の拡大に関する変換パラメータ（５８０−３６１〜５８０−３９０）であり、これらは、画像を１．１倍から４．０倍まで拡大するための３０の変換パラメータ５８０である。
さらに、パラメータ番号が「３９１」〜「３９９」に対応付けられた変換パラメータは、画像の縮小に関する変換パラメータ（５８０−３９１〜５８０−３９９）であり、これらは、画像を０．９倍から０．１倍まで縮小するための９の変換パラメータ５８０である。また、パラメータ番号が「４００」、「４０１」に対応付けられた変換パラメータは、画像の平行移動に関する変換パラメータ（５８０−４００〜５８０−４０１）であり、これらはそれぞれ、画像を１画素右に平行移動するための変換パラメータ５８０、画像を２画素右に平行移動するための変換パラメータ５８０に対応する。
図５３は、本変形例に係る特定情報５９０の一例を示す図である。図５３に示すように、本変形例に係る特定情報５９０には、参照態様情報５９１とルックアップテーブル（ＬＵＴ）５９２が含まれている。
参照態様情報５９１には、参照回数５９１ａ、参照開始位置５９１ｂ、及び参照間隔５９１ｃが含まれる。参照回数５９１ａは、ＬＵＴ５９２に記憶されたパラメータ番号を参照する回数を示している。参照開始位置５９１ｂは、ＬＵＴ５９２において、最初に参照するパラメータ番号の位置を示している。参照間隔５９１ｃは、あるタイミングで変換パラメータ５８０を参照する場合に、ＬＵＴ５９２において、前回参照した変換パラメータ５８０から何個離れた変換パラメータ５８０を参照するかを示している。
ＬＵＴ５９２には、複数のパラメータ番号が記述されている。参照態様情報５９１は、上述のように、ＬＵＴ５９２に記述された複数のパラメータ番号をどのように参照するかを示す情報である。制御回路５８２は、参照態様情報５９１にしたがって、ＬＵＴ５９２のパラメータ番号を１つずつ参照し、パラメータ番号を参照するたびに、参照したパラメータ番号に対応する変換パラメータ５８０を読み出す。読み出された変換パラメータ５８０は変換回路５８１に入力される。
制御回路５８２は、ＬＵＴ５９２の複数のパラメータ番号を、ＬＵＴ５９２の先頭側から末尾側にかけて（例えば、ＬＵＴ５９２を構成する記憶領域の先頭記憶位置（先頭アドレス）から最終記憶位置（最終アドレス）にかけて）順に参照する。座標変換回路５７２において、対象画像データ５７５に対してＭ（≧２）個の座標変換が重ねて行われる場合、制御回路５８２は、まず、参照態様情報５９１の参照開始位置５９１ｂに基づいて、ＬＵＴ５９２の、対応する参照開始位置のパラメータ番号を参照する。次に、制御回路５８２は、参照したパラメータ番号に対応する変換パラメータ５８０をメモリ５７４から読み出して変換回路５８１に入力する。
次に、制御回路５８２は、参照態様情報５９１の参照間隔５９１ｃに基づき、ＬＵＴ５９２において、前回参照したパラメータ番号から、参照間隔５９１ｃが示す個数だけ末尾側に離れたパラメータ番号を参照する。そして、制御回路５８２は、参照したパラメータ番号に対応する変換パラメータ５８０をメモリ５７４から読み出して変換回路５８１に入力する。
以後、制御回路５８２は、同様の動作を繰り返し、参照態様情報５９１の参照回数５９１ａが示す回数（Ｍ回）だけパラメータ番号を参照し、それぞれ、参照したパラメータ番号に対応する変換パラメータ５８０をメモリ５７４から読み出して変換回路５８１に入力する。これにより、メモリ５７４に記憶されている複数の変換パラメータ５８０のうち、変換回路５８１が入力フレームバッファ５７１に記憶された対象画像データ５７５に対する座標変換で使用するＭ個の変換パラメータ５８０が、順に変換回路５８１に入力される。
図５２、及び図５３の例において、例えば、参照態様情報５９１の参照回数５９１ａが「３」、参照開始位置５９１ｂが先頭アドレスを示す「００００ｈ」、参照間隔５９１ｃが「１」を示す場合、制御回路５８２は、ＬＵＴ５９２に記憶される複数のパラメータ番号のうち、「１」、「３６１」、及び「４００」を順に参照する。これにより、変換回路５８１には、パラメータ番号＝「１」に対応する、画像を１°回転するための回転に関する変換パラメータ５８０−１と、パラメータ番号＝「３６１」に対応する、画像を１．１倍に拡大するための拡大に関する変換パラメータ５８０−３６１と、パラメータ番号＝「４００」に対応する、画像を右方向に１画素分だけ平行移動させるための平行移動に関する変換パラメータ５８０−４００とが順に入力される。
［変形例２における画像認識アクセラレータ回路の動作］
図５４は、本変形例に係る画像認識アクセラレータ回路５４９の動作を説明するための図である。入力フレームバッファ５７１に対象画像データ５７５が書き込まれると、制御回路５８２は、制御信号ＣＮＴ１を第１状態に設定し、これによって、入力フレームバッファ５７１の対象画像データ５７５が、選択回路５８５を介して変換回路５８１に入力される。また、制御回路５８２は、このような制御信号ＣＮＴ１の設定とともに、メモリ５７４から、最初に使用される変換パラメータ５８０を読み出して変換回路５８１に出力する。変換回路５８１は、入力フレームバッファ５７１に記憶された対象画像データ５７５に対し、入力された変換パラメータ５８０に基づいて座標変換を行い、第１変換後画像データ５７６−１を生成する。制御回路５８２は、変換回路５８１で第１変換後画像データ５７６−１が生成されると、制御信号ＣＮＴ１を第２状態に設定する。これにより、画像処理回路５７３のリードバッファ６０７は、選択回路５８５を介して変換回路５８１に接続される。
変換回路５８１は、対象画像データ５７５に対して、変換パラメータ５８０に基づいた座標変換を行うと、第１変換後画像データ５７６−１の画素データを、画像処理回路５７３のライトバッファ６０６に書き込む。ライトバッファ６０６に書き込まれた画素データはフレームメモリ６０９に書き込まれる。これにより、フレームメモリ６０９に第１変換後画像データ５７６−１が記憶される。
画像処理回路５７３は、フレームメモリ６０９に記憶された第１変換後画像データ５７６−１の画素データを、リードバッファ６０７に書き込む。ここで、変換回路５８１は、リードバッファ６０７の第１変換後画像データ５７６−１の画素データを読み出し、これにより、変換回路５８１には、画像処理回路５７３から第１変換後画像データ５７６−１が入力される。
次に、変換回路５８１は、第１変換後画像データ５７６−１に対して、制御回路５８２によってメモリ５７４から読み出された、２番目に使用される変換パラメータ５８０に基づく座標変換を行って、第２変換後画像データ５７６−２を生成する。変換回路５８１は、第２変換後画像データ５７６−２の画素データを、画像処理回路５７３のライトバッファ６０６に書き込み、こうしてライトバッファ６０６に書き込まれた画素データは、フレームメモリ６０９に書き込まれる。これにより、フレームメモリ６０９に、第２変換後画像データ５７６−２が記憶される。
画像処理回路５７３は、フレームメモリ６０９に記憶された第２変換後画像データ５７６−２の画素データをリードバッファ６０７に書き込み、変換回路５８１は、このリードバッファ６０７から第２変換後画像データ５７６−２の画素データを読み出す。これにより、変換回路５８１には、画像処理回路５７３から第２変換後画像データ５７６−２が入力される。変換回路５８１は、第２変換後画像データ５７６−２に対して、制御回路５８２によってメモリ５７４から読み出された、３番目に使用される変換パラメータ５８０に基づく座標変換を行って、第３変換後画像データ５７６−３を生成する。変換回路５８１は、第３変換後画像データ５７６−３の画素データを、画像処理回路５７３のライトバッファ６０６に書き込み、こうして書き込まれたライトバッファ６０６の画素データは、フレームメモリ６０９に書き込まれる。これにより、フレームメモリ６０９に、第３変換後画像データ５７６−３が記憶される。
以後、画像認識アクセラレータ回路５４９は、同様の動作を繰り返して、座標変換回路５７２の変換回路５８１が、第（Ｍ−１）変換後画像データ５７６−（Ｍ−１）に対し、制御回路５８２によってメモリ５７４から読み出された、Ｍ番目に使用される変換パラメータ５８０に基づいて座標変換を行い、第Ｍ変換後画像データ５７６−Ｍを生成する。そして、この第Ｍ変換後画像データ５７６−Ｍが、処理画像データ５７７としてフレームメモリ６０９に書き込まれる。
図５２、及び図５３の例において、例えば、特定情報５９０の参照態様情報５９１における参照回数５９１ａが「３」、参照開始位置５９１ｂが先頭アドレスを示す「００００ｈ」、参照間隔５９１ｃが「１」を示す場合には、上述のようにＬＵＴ５９２を参照することによって、変換回路５８１には、画像を１°回転するための回転に関する変換パラメータ５８０−１と、画像を１．１倍に拡大するための拡大に関する変換パラメータ５８０−３６１と、画像を右方向に１画素分だけ平行移動するための平行移動に関する変換パラメータ５８０−４００とが順に入力される。したがって、この場合には、変換回路５８１は、１つの対象画像データ５７５に対して、画像を１°回転するための座標変換、画像を１．１倍に拡大するための座標変換、及び画像を右方向に１画素分だけ平行移動するための座標変換をこの順で実行する。つまり、変換回路５８１は、１つの対象画像データ５７５に係る画像を１°回転し、それによって得られた回転画像を１．１倍に拡大し、それによって得られた拡大画像を右方向に１画素分だけ平行移動することによって、１つの処理画像データ５７７を生成する。
画像処理回路５７３の出力制御部６０８は、処理画像データ５７７を出力画像として、上記と同様に、ＤＭＡ転送により、ＳＲＡＭ２４３に出力する。また、出力制御部６０８は、記憶制御部６００によるフレームメモリ６０９に対する制御によって、フレームメモリ６０９から、最終的な処理画像データ５７７の４画素分の画素データが読み出されると、読み出された４画素分の画素データを、ＤＭＡ転送によりＳＲＡＭ２４３に出力する。ＤＭＡＣ２５２は、処理画像データ５７７が、フレームメモリ６０９からＳＲＡＭ２４３にＤＭＡ転送されるように制御する。
ＤＭＡＣ２５２がバッファを備える場合、出力制御部６０８は、フレームメモリ６０９から、最終的な処理画像データ５７７の４画素分の画素データを読み出し、読み出された４画素分の画素データを、ＤＭＡＣ２５２のバッファに出力し、その後、ホストコントローラ２４１が、４画素分の画素データ、または処理画像データ５７７の全体を、ＳＲＡＭ２４３に書き込む。
変換回路５８１は、画素データを生成するたびに、生成した画素データをライトバッファ６０６に書き込み、書込要求出力部６０２と第２読出要求出力部６０３は独立して動作する。したがって、処理画像データ５７７が生成された後に、この全体のデータがＳＲＡＭ２４３やＤＭＡＣ２５２に出力されるのではなく、変換回路５８１での、処理画像データ５７７を生成するための画素データ単位の座標変換の処理と、出力制御部６０８での処理画像データ５７７の画素データの出力処理とは並行して実行される。
このように、本変形例に係る座標変換回路５７２は、複数の変換パラメータ５８０に基づいて、ホストコントローラ２４１とデータのやり取りを行わずに１つの対象画像データ５７５に対して複数の座標変換を重ねて行う。したがって、上記と同様に、座標変換回路５７２が座標変換を行うたびに、その座標変換で使用する変換パラメータ５８０をホストコントローラ２４１から受け取る場合と比較して、複数の座標変換の処理時間を短縮することができる。
また、上記と同様に、記憶制御部６００では、第１読出要求、書込要求、及び第２読出要求の少なくとも２つの要求が競合する場合には、当該少なくとも２つの要求が、調停部６０４によって調停される。そのため、第１読出要求出力部６０１、書込要求出力部６０２、及び第２読出要求出力部６０３は、互いに独立して動作することができ、第１読出要求出力部６０１、書込要求出力部６０２、及び第２読出要求出力部６０３のうちのある出力部での処理がボトルネックになることを抑制することができる。その結果、画像認識アクセラレータ回路５４９の全体における処理速度を向上させることができる。
また、本変形例では、特定情報５９０は、変換パラメータ５８０に対応するパラメータ番号が記述されたＬＵＴ５９２と、ＬＵＴ５９２に記述された複数のパラメータ番号をどのように参照するかを示す参照態様情報５９１とで構成されている。このため、変換回路５８１で使用される変換パラメータ５８０が、パラメータ番号によって指定される。よって、メモリ５７４において、複数の変換パラメータ５８０がどのような位置や順序で記憶されていたとしても、変換回路５８１で使用される変換パラメータ５８０を指定することができる。
例えば、上述の図２４のように、複数の回転に関する変換パラメータ２８０がメモリ５７４に記憶されている場合を考える。ここで、上述の図２５に示すように、特定情報２９０が使用パラメータ数２９１、使用開始位置２９２、及び使用間隔２９３で構成されている場合には、特定情報２９０によって、画像を１°回転するための変換パラメータ２８０−１、画像を２°回転するための変換パラメータ２８０−２、画像を４°回転するための変換パラメータ２８０−４、及び画像を７°回転するための変換パラメータ２８０−７（不図示）だけを指定することができない。
これに対して、本変形例では、ＬＵＴ５９２に、画像を１°回転するための変換パラメータ５８０−１に対応するパラメータ番号、画像を２°回転するための変換パラメータ５８０−２に対応するパラメータ番号、画像を４°回転するための変換パラメータ５８０−４に対応するパラメータ番号、及び画像を７°回転するための変換パラメータ５８０−７に対応するパラメータ番号を個々に記述することによって、これらの変換パラメータ５８０を指定することが可能となる。
なお、特定情報５９０は、参照態様情報５９１、及びＬＵＴ５９２で構成されているが、ＬＵＴ５９２のみで構成してもよい。この場合、制御回路５８２は、ＬＵＴ５９２に記憶された複数のパラメータ番号を、例えば、ＬＵＴ５９２の先頭から順に参照する。このような場合であっても、変換回路５８１で使用される変換パラメータ５８０がパラメータ番号で指定されることから、メモリ５７４において、複数の変換パラメータ５８０がどのように記憶されていても、当該複数の変換パラメータ５８０から、変換回路５８１で使用される変換パラメータ５８０を自由に指定することができる。また、本変形例に係る画像認識アクセラレータ回路５４９において、上述の図２５に示す特定情報２９０が使用されてもよい。
図５１に示すように、画像処理回路５７３は、加算処理部を備えておらず、図５０に示す座標変換回路５７２との間で変換後画像データ５７６をやりとりすることによって、最終的な処理画像データ５７７を生成する（図５４参照）。本明細書では、このような画像処理回路５７３における処理（データのハンドリング）も、画像処理の一形態であるとして捉えることとする。
［変形例３］
本変形例に係る画像認識アクセラレータ回路７４９は、動作モードとして、それぞれの対象画像データ７７５に対して個別の変換処理を行い合成画像を生成する個別変換処理モードと、１つの対象画像データ７７５に対して複数回の変換処理を行う複数回変換処理モードを備えている。図５５、及び図５６は、本変形例に係る画像認識アクセラレータ回路７４９、及び画像処理回路７７３の構成をそれぞれ示す図である。
図５５は、本変形例に係る画像認識アクセラレータ回路７４９の構成を示す図である。画像認識アクセラレータ回路７４９は、図５０に示す画像認識アクセラレータ回路５４９に対応するものであり、少なくとも、座標変換回路５７２が座標変換回路７７２に変更され、画像処理回路５７３は、画像処理回路７７３に変更されている。入力フレームバッファ７７１は、図５０の入力フレームバッファ７７１に対応し、メモリ７７４は、図５０のメモリ７７４に対応する。図５５の座標変換回路７７２において、選択回路７８５は図５０の座標変換回路５７２の選択回路５８５に対応し、変換回路７８１は座標変換回路５７２の変換回路５８１に対応し、制御回路７８２は座標変換回路５７２の制御回路５８２に対応する。
図５５に示すように、本変形例に係る座標変換回路７７２は、上述の図５０に示す座標変換回路５７２と類似の構成を有しているが、本変形例では、制御回路７８２のレジスタ７８３には、画像認識アクセラレータ回路７４９が動作すべき動作モードを示す動作モード情報７９５が記憶され、この動作モード情報７９５に基づいて、画像処理回路７７３に制御信号ＣＮＴ２が提供される。
動作モード情報７９５は、例えば、ホストコントローラ２４１によってレジスタ７８３に設定される。ホストコントローラ２４１は、特定情報７９０をレジスタ７８３に設定する際に、動作モード情報７９５もレジスタ７８３に設定する。
制御回路７８２は、動作モード情報７９５に基づいて制御信号ＣＮＴ１を制御する。また、制御回路７８２は、画像処理回路７７３が有する後述の選択回路８０６を制御するための制御信号ＣＮＴ２を出力する。こうした制御信号ＣＮＴ２は、動作モード情報７９５に基づいて決定される。
図５６に示すように、本変形例に係る画像処理回路７７３は、上述の図３０に示した画像処理回路２７３と比較して、選択回路８０６をさらに備える。また、本変形例に係る画像処理回路７７３は、画像処理回路２７３と比較して、第１読出要求出力部３０１に対応する第１読出要求出力部８０１、書込要求出力部３０２に対応する書込要求出力部８０２、及び第２読出要求出力部３０３に対応する第２読出要求出力部８０３を記憶制御部８００に備えている。また、図５６の画像処理回路７７３は、画像処理回路２７３の調停部３０４に対応する調停部８０４を備え、さらに、加算処理部３０５に対応する加算処理部８０５、ライトバッファ３０６に対応するライトバッファ７０６、リードバッファ３０７に対応するリードバッファ７０７、フレームメモリ３０９に対応するフレームメモリ７０９、出力制御部３０８に対応する出力制御部７０８を備える。加算処理部８０５には、上述の座標変換回路７７２から、変換後画像データ７７６が出力される。
ここで、選択回路８０６は、画像認識アクセラレータ回路７４９の座標変換回路７７２の制御回路７８２から制御信号ＣＮＴ２を受信し、この制御信号ＣＮＴ２に基づいて、座標変換回路７７２の変換回路７８１の出力、及び座標変換回路７７２の変換回路７８１の出力が加算処理部８０５に入力された結果得られる出力の一方を選択し、選択した出力をライトバッファ７０６に出力する。本変形例では、制御信号ＣＮＴ２が第１状態（例えば、「１」を示す状態）のとき、選択回路８０６は、加算処理部８０５の出力を選択し、選択した出力（画素データ）をライトバッファ７０６に出力する。一方、制御信号ＣＮＴ２が第２状態（例えば、「０」を示す状態）のとき、選択回路８０６は、変換回路７８１の出力を選択し、選択した出力（画素データ）をライトバッファ７０６に出力する。
［変形例３における画像認識アクセラレータ回路の動作］
制御回路７８２は、動作モード情報７９５が個別変換処理モードを示す場合には、制御信号ＣＮＴ１、及び制御信号ＣＮＴ２をともに第１状態に設定する。これにより、本変形例に係る画像認識アクセラレータ回路７４９の動作モードは個別変換処理モードとなり、その構成は、上述の図２３に示す画像認識アクセラレータ回路２４９、及び図３０に示す画像処理回路２７３と同様の構成となり、個別変換処理モードでの画像認識アクセラレータ回路７４９の動作も、これらの回路と同様の動作となる。
個別変換処理モードでは、例えば、１つの対象画像データ７７５について、変換パラメータ７８０に基づき、１度単位で回転させて生成した３６０個（３６０度分）の変換後画像データ７７６をすべて積算して、１つの処理画像データ７７７を生成する（図２９参照）。
一方、制御回路７８２は、動作モード情報７９５が複数回変換処理モードを示す場合には、制御信号ＣＮＴ２を第２状態に設定する。これにより、本変形例に係る画像認識アクセラレータ回路７４９の動作モードは複数回変換処理モードとなり、その構成は、上述の図５０に示す画像認識アクセラレータ回路５４９、及び図５１に示す画像処理回路５７３と同様の構成となり、複数回変換処理モードでの画像認識アクセラレータ回路７４９の動作も、これらの回路と同様の動作となる。
複数回変換処理モードでは、例えば、１つの対象画像データ７７５について、変換パラメータ７８０に基づいた座標変換を行い、その後、生成された変換後画像データ７７６について順次、変換パラメータ７８０に基づいた座標変換を行い、１つの処理画像データ７７７を生成する（図５４参照）。
本変形例に係る画像認識アクセラレータ回路７４９を備えるカメラユニット２０９が起動した後、ホストコントローラ２４１が、画像認識アクセラレータ回路７４９に対して、ｑ個目（ｑは変数で、ｑ≧１）の対象画像データ７７５に関する設定を行う場合（上述した図３３のステップＳ１、ステップＳ２等における設定）、ホストコントローラ２４１は、ｑ個目の対象画像データ７７５に対する処理で使用される特定情報７９０と、ｑ個目の対象画像データ７７５に対する処理に関する画像認識アクセラレータ回路７４９の動作モードを示す動作モード情報７９５を、画像認識アクセラレータ回路７４９の制御回路７８２が有するレジスタ７８３に設定する。
画像認識アクセラレータ回路７４９では、レジスタ７８３に特定情報７９０、及び動作モード情報７９５が設定されると、ｑ個目の対象画像データ７７５が、ＳＲＡＭ２４３からＤＭＡ転送によって、入力フレームバッファ７７１に書き込まれる。また、座標変換回路７７２では、制御回路７８２が、制御信号ＣＮＴ１、及び制御信号ＣＮＴ２を制御して、画像認識アクセラレータ回路７４９の動作モードを、レジスタ７８３の動作モード情報７９５が示す動作モードに設定する。そして、画像認識アクセラレータ回路７４９は、入力フレームバッファ７７１に記憶されたｑ個目の対象画像データ７７５に対し、設定された動作モードに応じた処理を行う。
ホストコントローラ２４１が、画像認識アクセラレータ回路７４９に対して、（ｑ＋１）個目の対象画像データ７７５に関する設定を行う場合は、同様にして、（ｑ＋１）個目の対象画像データ７７５に対する処理で使用される特定情報７９０と、（ｑ＋１）個目の対象画像データ７７５に対する処理に関する画像認識アクセラレータ回路７４９の動作モードを示す動作モード情報７９５を、画像認識アクセラレータ回路７４９の制御回路７８２が有するレジスタ７８３に設定する。
このように、本変形例に係る画像認識アクセラレータ回路７４９は、動作モードとして、個別変換処理モードと複数回変換処理モードとを備えていることから、一つのカメラユニット２０９において、２つの処理、すなわち、個別変換処理と複数回変換処理の両方を実行させることができる。
また、同じ構成を有する２つのカメラユニット２０９や遊技機において、一方では個別変換処理だけを実行させ、他方では複数回変換処理だけを実行させるように構成することもできる。
［変形例４］
本変形例に係る画像認識アクセラレータ回路９４９（不図示）の構成は、図２３に示す画像認識アクセラレータ回路２４９に対応するものであり、少なくとも、画像処理回路２７３が画像処理回路９７３に変更されている。その他、画像認識アクセラレータ回路９４９は、図２３に示す画像認識アクセラレータ回路２４９の入力フレームバッファ２７１に対応する入力フレームバッファ９７１、座標変換回路２７２に対応する座標変換回路９７２、及びメモリ２７４に対応するメモリ９７４を備えている。
図５７は、本変形例に係る画像認識アクセラレータ回路９４９の画像処理回路９７３の構成を示す図である。本変形例に係る画像処理回路９７３は、上述の図３０に示す画像処理回路２７３と比較して、第１読出要求出力部３０１に対応する第１読出要求出力部１００１、及び書込要求出力部３０２に対応する書込要求出力部１００２を記憶制御部１０００に備えているが、第２読出要求出力部を備えていない。また、図５７の画像処理回路９７３は、画像処理回路２７３の調停部３０４に対応する調停部１００４を備え、この調停部１００４は、第１読出要求出力部１００１から出力される第１読出要求と、書込要求出力部１００２から出力される書込要求を調停して、第１読出要求、及び書込要求のいずれか一方を選択し、選択した要求に応じた処理を行う。
さらに、図５７の画像処理回路９７３は、図３０に示す画像処理回路２７３と比較して、加算処理部３０５に対応する加算処理部１００５、ライトバッファ３０６に対応するライトバッファ１００６、リードバッファ３０７に対応するリードバッファ１００７、フレームメモリ３０９に対応するフレームメモリ９０９を備える。加算処理部１００５には、上述の座標変換回路９７２から、変換後画像データ９７６が出力される。
また、本変形例に係る画像処理回路９７３は出力制御部１００８を備えるが、この出力制御部１００８は、図３０に示す画像処理回路２７３の出力制御部３０８とは異なり、フレームメモリ９０９から読み出された処理画像データ９７７の画素データを出力するのではなく、ライトバッファ１００６に記憶された処理画像データ９７７の画素データを出力する。ライトバッファ１００６に、出力対象の画像データである処理画像データ９７７の４画素分の画素データが記憶されると、出力制御部１００８は、ライトバッファ１００６から４画素分の画素データを読み出し、ＤＭＡ転送によってＳＲＡＭ２４３に出力する。ＤＭＡＣ２５２は、処理画像データ９７７が、ライトバッファ１００６からＳＲＡＭ２４３にＤＭＡ転送されるように制御する。
また、ＤＭＡＣ２５２がバッファを備える場合、出力制御部１００８は、ライトバッファ１００６から、処理画像データ９７７の４画素分の画素データを読み出し、読み出された４画素分の画素データを、ＤＭＡＣ２５２のバッファに出力し、その後、ホストコントローラ２４１が、４画素分の画素データ、または処理画像データ５７７の全体を、ＳＲＡＭ２４３に書き込む。
本変形例では、書込要求出力部１００２は、ライトバッファ１００６に出力対象の処理画像データ９７７の画素データが記憶されているときには、ライトバッファ１００６が一杯なったとしても例外的に書込要求を出力しない。
このように、本変形例に係る画像処理回路９７３では、第１読出要求、及び書込要求が競合する場合には、その２つの要求が調停されるため、第１読出要求出力部１００１、及び書込要求出力部１００２は、互いに独立して動作することができる。よって、第１読出要求出力部１００１、及び書込要求出力部１００２のうちの一方の出力部での処理がボトルネックになることを抑制することができる。その結果、画像認識アクセラレータ回路９４９の全体の処理速度を向上させることができる。
さらに、出力制御部１００８は、フレームメモリ９０９に書き込まれていない、処理画像データ９７７の画素データを、ＤＭＡ転送により、ＳＲＡＭ２４３に出力する。したがって、出力制御部１００８が、フレームメモリ９０９から読み出された処理画像データ９７７の画素データを出力する場合と比較して、ＤＭＡＣ２５２は、加算処理部１００５から出力された出力対象データ（処理画像データ９７７）をすぐに受け取ることができる。よって、この出力対象データが生成されてから、それがＳＲＡＭ２４３に書き込まれるまでの時間を短縮することができる。
［その他の変形例］
上記の例において、座標変換回路２７２等は、１つ（１フレーム分）の対象画像データを用いて複数の座標変換を行っていたが、１枚の対象画像１１０に対して１の座標変換だけを行ってもよい。また、座標変換回路２７２等は、１つの対象画像データに対して１の座標変換を繰り返し重ねて行ってもよい。例えば、上記の変形例２において、座標変換回路４７２は、画像を２°回転するための変換パラメータ４８０に基づいて、１つの対象画像データ４７５に対して座標変換を行い、その後、当該座標変換（すなわち、回転角度が２°の座標変換）を８９回、重ねて行うことにより、対象画像データ４７５を１８０°回転させた画像が変換後画像データ４７６として得られる。
また、座標変換回路２７２等の全部、あるいは一部の機能がプロセッサ（ＣＰＵあるいはＤＳＰなど）によって実現されてもよい。また、画像処理回路２７３等の全部、あるいは一部の機能が、プロセッサによって実現されてもよい。
また、画像認識アクセラレータ回路２４９等には、画像処理回路２７３等が設けられていなくてもよい。この場合には、座標変換回路２７２等から出力されるデータが、ＤＭＡ転送により、ＳＲＡＭ２４３に書き込まれる。また、画像処理回路２７３は、画像データ以外のデータを処理してもよい。また、画像処理回路２７３等においては、加算処理部の代わりに、加算処理以外の処理を行う処理部が設けられてもよい。
以上のように、カメラユニット２０９の画像認識アクセラレータ回路２４９、及びその変形例について詳細に説明したが、上記の説明は例示に過ぎず、本願発明がこのような例示の構成に限定されるものではない。また、上述した各種変形例は、相互に矛盾しない限り、互いに組み合わせて適用可能である。
また、上記実施形態及び変形例では、遊技機としてパチスロを例に挙げて説明したが、本発明はこれに限定されず、「パチンコ」と呼ばれる遊技機にも本発明は適用可能であり、同様の効果が得られる。
以上、本発明の一実施形態に係る遊技機、及びその変形例について説明した。上述した遊技機は、基本的に、以下の特徴及び作用効果を有することを付記として開示する。
［付記１−１］
本発明の実施態様１−１では、以下のような構成の遊技機を提供する。
遊技媒体（例えば、メダル）を投入する投入口（例えば、メダル投入口２１）と、
前記投入口から投入された遊技媒体を検出する遊技媒体検出手段（例えば、カメラユニット２０９を含むメダルセレクタ２０１）と、を備え、
前記遊技媒体検出手段は、
前記遊技媒体が通過する通路となる遊技媒体通過部（例えば、メダルレール２１０）と、
前記通路を通過する物体である通過物体を撮像する撮像手段（例えば、ＣＭＯＳイメージセンサ２３２を含む手段）と、
前記撮像手段を介して得られた画像データ（例えば、撮像部３６１によって取得された撮像画像３６２Ａ）に基づいた画像処理を行うことにより、前記遊技媒体が正規のものであるか否かを判定する遊技媒体判定手段（例えば、制御ＬＳＩ２３４）と、を含み、
前記遊技媒体判定手段は、
前記遊技媒体を判定する専用集積回路として構成され、
データの直接転送を制御する直接転送制御手段（例えば、ＤＭＡＣ２５２）と、
データを記憶する第１記憶手段（例えば、ＳＲＡＭ２４３）と、
前記撮像手段を介して得られた前記画像データに所定のフォーマット変換を行い、前記フォーマット変換後の画像データ（例えば、対象画像データ２７５、撮像画像３６２Ｂ）を前記直接転送によって前記第１記憶手段に記憶する変換手段（例えば、変換部３６３、ＩＳＰ回路２４５等）と、
前記フォーマット変換後の画像データに基づいて、前記遊技媒体の特徴を示す特徴画像を生成する特徴画像生成手段（例えば、特徴画像生成部３６４、画像認識アクセラレータ回路２４９等）と、を備え、
前記特徴画像生成手段は、
前記第１記憶手段から、前記フォーマット変換後の画像データに係る画像データを取得し、当該取得した画像データに対して座標変換を含む画像処理（例えば、図形の回転処理）を行い、前記画像処理後の画像データ（例えば、処理画像データ２７７、特徴画像３６２Ｃ）を前記直接転送によって前記第１記憶手段に記憶する。
本発明のこのような構成によって、撮像手段において取得された画像データを利用して、正規メダル判別処理を実行することができる。撮像画像に基づいて行われる画像変換や画像認識の各処理により、メダル等の判定が可能となるため、メダル等の模様の相違を判定することができる。また、遊技媒体判定手段は、遊技媒体を判定する専用集積回路として構成されるため、製造コストを効果的に抑制することができる。さらに、遊技媒体判定手段が、ＡＳＩＣ等のようなパッケージ化された状態で提供されるため、外部からの不正行為（例えば、正規メダル判別処理を無効化させたり、正規メダル判別処理の処理ロジックを窃取しようとしたりする行為）を阻止することができ、セキュリティー面でも顕著な利点を有している。また、遊技媒体判定手段の記憶手段（ＳＲＡＭ等）に対する画像データの書き込みや読み出しが、データの直接転送を制御する直接転送制御手段で実現されるため、データ転送において遊技媒体判定手段のホストコントローラ（プロセッサ）が関与せず、遊技媒体判定手段に含まれる各回路（ハードウエア）の並列処理が可能となり、その結果、処理効率が向上し、遊技媒体の判定に関する処理時間が短縮される。
［付記１−２］
本発明の実施態様１−２は、実施態様１−１において、以下のような構成を有する。
前記特徴画像生成手段は、
前記遊技媒体判定手段内の回路として構成され、
変換パラメータ（例えば、変換パラメータ２８０）を記憶する第２記憶手段（例えば、メモリ２７４）を備え、
前記第２記憶手段から取得された前記変換パラメータに基づいて前記座標変換を行うよう構成される。
本発明のこのような構成によって、変換パラメータを変更することで、座標変換の処理内容を適宜変更することができる。また、特徴画像生成手段において座標変換を含む画像処理を行う場合に、回路内のメモリにアクセスすることで変換パラメータを取得することができ、バスを介したアクセスが回避され、バス帯域の確保、処理効率の一層の向上が図られる。
［付記１−３］
本発明の実施態様１−３は、実施態様１−２において、以下のような構成を有する。
前記特徴画像生成手段は、
特定情報（例えば、特定情報２９０）を記憶する第３記憶手段（例えば、レジスタ２８３）を備え、
前記第３記憶手段から取得された前記特定情報に基づいて前記座標変換に使用する変換パラメータを特定するよう構成される。
本発明のこのような構成によって、特定情報を変更することで、座標変換に使用する変換パラメータを適宜変更することができ、結果的に、座標変換の処理内容を変更することができる。
［付記２−１］
本発明の実施態様２−１では、以下のような構成の遊技機を提供する。
遊技媒体（例えば、メダル）を投入する投入口（例えば、メダル投入口２１）と、
前記投入口から投入された遊技媒体を検出する遊技媒体検出手段（例えば、カメラユニット２０９を含むメダルセレクタ２０１）と、を備え、
前記遊技媒体検出手段は、
前記遊技媒体が通過する通路となる遊技媒体通過部（例えば、メダルレール２１０）と、
前記通路を通過する物体である通過物体を撮像する撮像手段（例えば、ＣＭＯＳイメージセンサ２３２を含む手段）と、
前記撮像手段を介して得られた画像データ（例えば、撮像部３６１によって取得された撮像画像３６２Ａ）に基づいた画像処理を行うことにより、前記遊技媒体が正規のものであるか否かを判定する遊技媒体判定手段（例えば、制御ＬＳＩ２３４）と、を含み、
前記遊技媒体判定手段は、
前記遊技媒体を判定する専用集積回路として構成され、
データを記憶する第１記憶手段（例えば、ＳＲＡＭ２４３）と、
前記撮像手段を介して得られた前記画像データに所定のフォーマット変換を行い、前記フォーマット変換後の画像データ（例えば、対象画像データ７７５、撮像画像３６２Ｂ）を前記第１記憶手段に記憶する変換手段（例えば、変換部３６３、ＩＳＰ回路２４５等）と、
前記フォーマット変換後の画像データに基づいて、前記遊技媒体の特徴を示す特徴画像を生成する特徴画像生成手段（例えば、特徴画像生成部３６４、画像認識アクセラレータ回路７４９等）と、を備え、
前記特徴画像生成手段は、
前記第１記憶手段から、前記フォーマット変換後の画像データに係る画像データを取得し、当該取得した１つの画像データに対して座標変換を含む画像処理（例えば、図形の回転処理）を行い、前記画像処理後の画像データ（例えば、処理画像データ７７７、特徴画像３６２Ｃ）を前記第１記憶手段に記憶し、
前記画像処理に関して少なくとも２つの変換処理モードを含み、
第１の変換処理モードは、前記１つの画像データに対してそれぞれ異なる座標変換を個別に行うことにより変換後画像データを複数生成し、当該複数の変換後画像データを合成して１つの処理画像データを得る画像処理を行う変換処理モードであり、
第２の変換処理モードは、前記１つの画像データに対して複数の座標変換を順次連続的に重ねて行い、１つの処理画像データを得る画像処理を行う変換処理モードであり、
前記遊技媒体判定手段はさらに、
データの直接転送を制御する直接転送制御手段（例えば、ＤＭＡＣ２５２）を備え、
前記変換手段における前記フォーマット変換後の画像データの前記第１記憶手段への記憶、及び前記特徴画像生成手段における前記画像処理後の画像データの前記第１記憶手段への記憶の少なくともいずれかが、前記直接転送によって行われる。
本発明のこのような構成によって、撮像手段において取得された画像データを利用して、正規メダル判別処理を実行することができる。撮像画像に基づいて行われる画像変換や画像認識の各処理により、メダル等の判定が可能となるため、メダル等の模様の相違を判定することができる。また、遊技媒体判定手段は、遊技媒体を判定する専用集積回路として構成されるため、製造コストを効果的に抑制することができる。さらに、遊技媒体判定手段が、ＡＳＩＣ等のようなパッケージ化された状態で提供されるため、外部からの不正行為（例えば、正規メダル判別処理を無効化させたり、正規メダル判別処理の処理ロジックを窃取しようとしたりする行為）を阻止することができ、セキュリティー面でも顕著な利点を有している。また、遊技媒体の判定に用いる遊技媒体の特徴画像を生成するための画像処理に関して、少なくとも２つの変換処理モードを有するため、遊技媒体の特性や状況等に応じて当該変換処理モードを切り替えることができる。さらに、遊技媒体判定手段の記憶手段（ＳＲＡＭ等）に対する画像データの書き込みや読み出しが、データの直接転送を制御する直接転送制御手段で実現されるため、データ転送において遊技媒体判定手段のホストコントローラ（プロセッサ）が関与せず、遊技媒体判定手段に含まれる各回路（ハードウエア）の並列処理が可能となり、その結果、処理効率が向上し、遊技媒体の判定に関する処理時間が短縮される。
［付記２−２］
本発明の実施態様２−２は、実施態様２−１において、以下のような構成を有する。
前記特徴画像生成手段は、
前記遊技媒体判定手段内の回路として構成され、
変換パラメータ（例えば、変換パラメータ７８０）を記憶する第２記憶手段（例えば、メモリ７７４）を備え、
前記第２記憶手段から取得された前記変換パラメータに基づいて前記座標変換を行うよう構成される。
本発明のこのような構成によって、変換パラメータを変更することで、座標変換の処理内容を適宜変更することができる。また、特徴画像生成手段において座標変換を含む画像処理を行う場合に、回路内のメモリにアクセスすることで変換パラメータを取得することができ、バスを介したアクセスが回避され、バス帯域の確保、処理効率の一層の向上が図られる。
［付記２−３］
本発明の実施態様２−３は、実施態様２−２において、以下のような構成を有する。
前記変換パラメータは、所定角度の回転に関する座標変換を指定するパラメータであるよう構成される。
本発明のこのような構成によって、変換パラメータにより、画像データで表される図形を所定角度だけ回転させるように設定することができる。
［付記２−４］
本発明の実施態様２−４は、実施態様２−１ないし実施態様２−３のいずれかにおいて、以下のような構成を有する。
前記特徴画像生成手段は、
前記遊技媒体判定手段内の回路として構成され、
動作モード情報（例えば、動作モード情報７９５）を記憶する第３記憶手段（例えば、メモリ７７４）を備え、
前記変換処理モードは、前記動作モード情報に基づいて決定されるよう構成される。
本発明のこのような構成によって、動作モード情報を変更することにより、変換処理モードを切り替えることができる。
［付記２−５］
本発明の実施態様２−５は、実施態様２−４において、以下のような構成を有する。
前記動作モード情報は、前記撮像手段を介して得られた前記画像データごとに設定することができるよう構成される。
本発明のこのような構成によって、変換処理モードを遊技媒体の撮像映像ごとに切り替えることができ、状況に応じた特徴画像を得ることができる。
［付記３−１］
本発明の実施態様３−１では、以下のような構成の遊技機を提供する。
遊技媒体（例えば、メダル）を投入する投入口（例えば、メダル投入口２１）と、
前記投入口から投入された遊技媒体を検出する遊技媒体検出手段（例えば、カメラユニット２０９を含むメダルセレクタ２０１）と、を備え、
前記遊技媒体検出手段は、
前記遊技媒体が通過する通路となる遊技媒体通過部（例えば、メダルレール２１０）と、
前記通路を通過する物体である通過物体を撮像する撮像手段（例えば、ＣＭＯＳイメージセンサ２３２を含む手段）と、
前記撮像手段を介して得られた画像データ（例えば、撮像部３６１によって取得された撮像画像３６２Ａ）に基づいた画像処理を行うことにより、前記遊技媒体が正規のものであるか否かを判定する遊技媒体判定手段（例えば、制御ＬＳＩ２３４）と、を含み、
前記遊技媒体判定手段は、
前記遊技媒体を判定する専用集積回路として構成され、
データを記憶する第１記憶手段（例えば、ＳＲＡＭ２４３）と、
前記撮像手段を介して得られた前記画像データに所定のフォーマット変換を行い、前記フォーマット変換後の画像データ（例えば、対象画像データ２７５、撮像画像３６２Ｂ）を前記第１記憶手段に記憶する変換手段（例えば、変換部３６３、ＩＳＰ回路２４５等）と、
前記フォーマット変換後の画像データに基づいて、前記遊技媒体の特徴を示す特徴画像を生成する特徴画像生成手段（例えば、特徴画像生成部３６４、画像認識アクセラレータ回路２４９等）と、を備え、
前記特徴画像生成手段は、
前記第１記憶手段から、前記フォーマット変換後の画像データに係る画像データを取得し、当該取得した画像データに対して座標変換を含む画像処理を行い、前記画像処理後の画像データを前記第１記憶手段に記憶し、
前記座標変換の処理内容は、変換パラメータ（例えば、変換パラメータ２８０）によって指定され、
前記遊技媒体判定手段はさらに、
データの直接転送を制御する直接転送制御手段（例えば、ＤＭＡＣ２５２）を備え、
前記変換手段における前記フォーマット変換後の画像データの前記第１記憶手段への記憶、及び前記特徴画像生成手段における前記画像処理後の画像データの前記第１記憶手段への記憶の少なくともいずれかが、前記直接転送によって行われる。
本発明のこのような構成によって、撮像手段において取得された画像データを利用して、正規メダル判別処理を実行することができる。撮像画像に基づいて行われる画像変換や画像認識の各処理により、メダル等の判定が可能となるため、メダル等の模様の相違を判定することができる。また、遊技媒体判定手段は、前記遊技媒体を判定する専用集積回路として構成されるため、製造コストを効果的に抑制することができる。さらに、遊技媒体判定手段が、ＡＳＩＣ等のようなパッケージ化された状態で提供されるため、外部からの不正行為（例えば、正規メダル判別処理を無効化させたり、正規メダル判別処理の処理ロジックを窃取しようとしたりする行為）を阻止することができ、セキュリティー面でも顕著な利点を有している。また、変換パラメータを変更することで、座標変換の処理内容を適宜変更することができる。さらに、遊技媒体判定手段の記憶手段（ＳＲＡＭ等）に対する画像データの書き込みや読み出しが、データの直接転送を制御する直接転送制御手段で実現されるため、データ転送において遊技媒体判定手段のホストコントローラ（プロセッサ）が関与せず、遊技媒体判定手段に含まれる各回路（ハードウエア）の並列処理が可能となり、その結果、処理効率が向上し、遊技媒体の判定に関する処理時間が短縮される。
［付記３−２］
本発明の実施態様３−２は、実施態様３−１において、以下のような構成を有する。
前記特徴画像生成手段は、
前記遊技媒体判定手段内の回路として構成され、
前記変換パラメータを記憶する第２記憶手段（例えば、メモリ２７４）を備え、
前記第２記憶手段から取得された前記変換パラメータに基づいて前記座標変換を行うよう構成される。
本発明のこのような構成によって、特徴画像生成手段において座標変換を含む画像処理を行う場合に、回路内のメモリにアクセスすることで変換パラメータを取得することができ、バスを介したアクセスが回避され、バス帯域の確保、処理効率の一層の向上が図られる。
［付記３−３］
本発明の実施態様３−３は、実施態様３−１または実施態様３−２において、以下のような構成を有する。
前記変換パラメータは、回転に関する座標変換、拡大に関する座標変換、縮小に関する座標変換、及び平行移動に関する座標変換の少なくともいずれかを指示するパラメータであるよう構成される。
本発明のこのような構成によって、変換パラメータにより、回転に関する座標変換、拡大に関する座標変換、縮小に関する座標変換、及び平行移動に関する座標変換を指示することができる。
［付記４−１］
本発明の実施態様４−１では、以下のような構成の遊技機を提供する。
遊技媒体（例えば、メダル）を投入する投入口（例えば、メダル投入口２１）と、
前記投入口から投入された遊技媒体を検出する遊技媒体検出手段（例えば、カメラユニット２０９を含むメダルセレクタ２０１）と、を備え、
前記遊技媒体検出手段は、
前記遊技媒体が通過する通路となる遊技媒体通過部（例えば、メダルレール２１０）と、
前記通路を通過する物体である通過物体を撮像する撮像手段（例えば、ＣＭＯＳイメージセンサ２３２を含む手段）と、
前記撮像手段を介して得られた画像データ（例えば、撮像部３６１によって取得された撮像画像３６２Ａ）に基づいた画像処理を行うことにより、前記遊技媒体が正規のものであるか否かを判定する遊技媒体判定手段（例えば、制御ＬＳＩ２３４）と、を含み、
前記遊技媒体判定手段は、
前記遊技媒体を判定する専用集積回路として構成され、
データを記憶する第１記憶手段（例えば、ＳＲＡＭ２４３）と、
前記撮像手段を介して得られた前記画像データに所定のフォーマット変換を行い、前記フォーマット変換後の画像データ（例えば、対象画像データ２７５、撮像画像３６２Ｂ）を前記第１記憶手段に記憶する変換手段（例えば、変換部３６３、ＩＳＰ回路２４５等）と、
前記フォーマット変換後の画像データに基づいて、前記遊技媒体の特徴を示す特徴画像を生成する特徴画像生成手段（例えば、特徴画像生成部３６４、画像認識アクセラレータ回路４４９等）と、を備え、
前記特徴画像生成手段は、
前記遊技媒体判定手段内の回路として構成され、
変換パラメータ（例えば、変換パラメータ４８０）を記憶する第２記憶手段（例えば、メモリ４７４）と、
前記第１記憶手段から、前記フォーマット変換後の画像データに係る画像データを取得し、当該取得した画像データに対して座標変換を含む画像処理を行う変換回路（例えば、変換回路４８１）と、
パラメータオフセット（例えば、パラメータオフセット４９５）を記憶する制御回路（例えば、制御回路４８２）と、
前記制御回路の制御によって、前記変換パラメータと前記パラメータオフセットとを加算し、加算結果を前記変換回路に出力する加算回路（例えば、加算回路４８５）と、を備え、
前記変換回路は、前記加算回路による前記加算結果に基づいて、前記座標変換を行い、
前記遊技媒体判定手段はさらに、
データの直接転送を制御する直接転送制御手段（例えば、ＤＭＡＣ２５２）を備え、
前記変換手段における前記フォーマット変換後の画像データの前記第１記憶手段への記憶、及び前記変換回路により得られた前記画像処理後の画像データに係る画像データの前記第１記憶手段への記憶の少なくともいずれかが、前記直接転送によって行われる。
本発明のこのような構成によって、撮像手段において取得された画像データを利用して、正規メダル判別処理を実行することができる。撮像画像に基づいて行われる画像変換や画像認識の各処理により、メダル等の判定が可能となるため、メダル等の模様の相違を判定することができる。また、遊技媒体判定手段は、前記遊技媒体を判定する専用集積回路として構成されるため、製造コストを効果的に抑制することができる。さらに、遊技媒体判定手段が、ＡＳＩＣ等のようなパッケージ化された状態で提供されるため、外部からの不正行為（例えば、正規メダル判別処理を無効化させたり、正規メダル判別処理の処理ロジックを窃取しようとしたりする行為）を阻止することができ、セキュリティー面でも顕著な利点を有している。また、変換パラメータとパラメータオフセットを加算することで、変換パラメータに基づいて行われる座標変換を、パラメータオフセットの内容を加味して変更することができる。さらに、遊技媒体判定手段の記憶手段（ＳＲＡＭ等）に対する画像データの書き込みや読み出しが、データの直接転送を制御する直接転送制御手段で実現されるため、データ転送において遊技媒体判定手段のホストコントローラ（プロセッサ）が関与せず、遊技媒体判定手段に含まれる各回路（ハードウエア）の並列処理が可能となり、その結果、処理効率が向上し、遊技媒体の判定に関する処理時間が短縮される。
［付記４−２］
本発明の実施態様４−２は、実施態様４−１において、以下のような構成を有する。
前記変換パラメータは、変換後の所定の座標にそれぞれ対応する変換前の複数の座標を含み、
前記パラメータオフセットは、前記変換前の複数の座標に対するオフセットを含むよう構成される。
本発明のこのような構成によって、変換パラメータとパラメータオフセットを加算することで、変換パラメータに基づいて行われる座標変換を、パラメータオフセットで指定した分だけずらすよう制御することができる。
［付記５−１］
本発明の実施態様５−１では、以下のような構成の遊技機を提供する。
遊技媒体（例えば、メダル）を投入する投入口（例えば、メダル投入口２１）と、
前記投入口から投入された遊技媒体を検出する遊技媒体検出手段（例えば、カメラユニット２０９を含むメダルセレクタ２０１）と、を備え、
前記遊技媒体検出手段は、
前記遊技媒体が通過する通路となる遊技媒体通過部（例えば、メダルレール２１０）と、
前記通路を通過する物体である通過物体を撮像する撮像手段（例えば、ＣＭＯＳイメージセンサ２３２を含む手段）と、
前記撮像手段を介して得られた画像データ（例えば、撮像部３６１によって取得された撮像画像３６２Ａ）に基づいた画像処理を行うことにより、前記遊技媒体が正規のものであるか否かを判定する遊技媒体判定手段（例えば、制御ＬＳＩ２３４）と、を含み、
前記遊技媒体判定手段は、
前記遊技媒体を判定する専用集積回路として構成され、
プロセッサ（例えば、ホストコントローラ２４１）と、
データを記憶する第１記憶手段（例えば、ＳＲＡＭ２４３）と、
前記撮像手段を介して得られた前記画像データに所定のフォーマット変換を行い、前記フォーマット変換後の画像データ（例えば、対象画像データ２７５、撮像画像３６２Ｂ）を前記第１記憶手段に記憶する変換手段（例えば、変換部３６３、ＩＳＰ回路２４５等）と、
前記フォーマット変換後の画像データに基づいて、前記遊技媒体の特徴を示す特徴画像を生成する特徴画像生成手段（例えば、特徴画像生成部３６４、画像認識アクセラレータ回路２４９等）と、を備え、
前記特徴画像生成手段は、
前記遊技媒体判定手段内の回路として構成され、
変換パラメータ（例えば、変換パラメータ２８０）を記憶する第２記憶手段（例えば、メモリ２７４）と、
前記第１記憶手段から、前記フォーマット変換後の画像データに係る画像データを取得し、当該取得した画像データに対して座標変換を含む画像処理を行う変換回路（例えば、変換回路２８１）と、
前記変換パラメータを前記第２記憶手段から取得し、前記変換回路に出力するよう制御する制御回路（例えば、制御回路２８２）と、を備え、
前記変換回路は、前記変換パラメータに基づいて前記座標変換を行い、
前記プロセッサは、前記変換パラメータを、所定タイミングで前記第２記憶手段に記憶するよう制御し、
前記遊技媒体判定手段はさらに、
データの直接転送を制御する直接転送制御手段（例えば、ＤＭＡＣ２５２）を備え、
前記変換手段における前記フォーマット変換後の画像データの前記第１記憶手段への記憶、及び前記変換回路における前記画像処理後の画像データに係る画像データの前記第１記憶手段への記憶の少なくともいずれかが、前記直接転送によって行われる。
本発明のこのような構成によって、撮像手段において取得された画像データを利用して、正規メダル判別処理を実行することができる。撮像画像に基づいて行われる画像変換や画像認識の各処理により、メダル等の判定が可能となるため、メダル等の模様の相違を判定することができる。また、遊技媒体判定手段は、前記遊技媒体を判定する専用集積回路として構成されるため、製造コストを効果的に抑制することができる。さらに、遊技媒体判定手段が、ＡＳＩＣ等のようなパッケージ化された状態で提供されるため、外部からの不正行為（例えば、正規メダル判別処理を無効化させたり、正規メダル判別処理の処理ロジックを窃取しようとしたりする行為）を阻止することができ、セキュリティー面でも顕著な利点を有している。また、変換パラメータを特徴画像生成手段の回路内に記憶し、この変換パラメータを変更することで、座標変換の処理内容を適宜変更することができる。さらに、遊技媒体判定手段の記憶手段（ＳＲＡＭ等）に対する画像データの書き込みや読み出しが、データの直接転送を制御する直接転送制御手段で実現されるため、データ転送において遊技媒体判定手段のホストコントローラ（プロセッサ）が関与せず、遊技媒体判定手段に含まれる各回路（ハードウエア）の並列処理が可能となり、その結果、処理効率が向上し、遊技媒体の判定に関する処理時間が短縮される。
［付記５−２］
本発明の実施態様５−２は、実施態様５−１において、以下のような構成を有する。
前記所定タイミングは、前記遊技媒体判定手段の初期設定のタイミングであるよう構成される。
本発明のこのような構成によって、変換パラメータが所定のタイミングで回路内にコピーされ、座標変換の際に変換パラメータを参照する場合、バスへのアクセスが抑止される。
［付記５−３］
本発明の実施態様５−３は、実施態様５−１または実施態様５−２において、以下のような構成を有する。
前記プロセッサは、前記第１記憶手段に記憶されている変換パラメータのうち、前記特徴画像生成手段における座標変換のために使用される変換パラメータのみをコピーして前記第２記憶手段に記憶するよう構成される。
本発明のこのような構成によって、第１記憶手段に共通的な変換パラメータが用意されるとともに、回路内のメモリーには必要な変換パラメータのみがコピーされることで、制御ＬＳＩを共通的に製造することができ、回路内のメモリーが有効に利用される。
［付記６−１］
本発明の実施態様６−１では、以下のような構成の遊技機を提供する。
遊技媒体（例えば、メダル）を投入する投入口（例えば、メダル投入口２１）と、
前記投入口から投入された遊技媒体を検出する遊技媒体検出手段（例えば、カメラユニット２０９を含むメダルセレクタ２０１）と、を備え、
前記遊技媒体検出手段は、
前記遊技媒体が通過する通路となる遊技媒体通過部（例えば、メダルレール２１０）と、
前記通路を通過する物体である通過物体を撮像する撮像手段（例えば、ＣＭＯＳイメージセンサ２３２を含む手段）と、
前記撮像手段を介して得られた画像データ（例えば、撮像部３６１によって取得された撮像画像３６２Ａ）に基づいた画像処理を行うことにより、前記遊技媒体が正規のものであるか否かを判定する遊技媒体判定手段（例えば、制御ＬＳＩ２３４）と、を含み、
前記遊技媒体判定手段は、
前記遊技媒体を判定する専用集積回路として構成され、
データを記憶する第１記憶手段（例えば、ＳＲＡＭ２４３）と、
前記撮像手段を介して得られた前記画像データに所定のフォーマット変換を行い、前記フォーマット変換後の画像データ（例えば、対象画像データ２７５、撮像画像３６２Ｂ）を前記第１記憶手段に記憶する変換手段（例えば、変換部３６３、ＩＳＰ回路２４５等）と、
前記フォーマット変換後の画像データに基づいて、前記遊技媒体の特徴を示す特徴画像（例えば、特徴画像３６２Ｃ）を生成する特徴画像生成手段（例えば、特徴画像生成部３６４、画像認識アクセラレータ回路２４９等）と、を備え、
前記特徴画像生成手段は、
前記遊技媒体判定手段内の回路として構成され、
変換パラメータ（例えば、変換パラメータ２８０）を記憶する第２記憶手段（例えば、メモリ２７４）と、
前記第１記憶手段から取得した、前記フォーマット変換後の画像データに係る画像データに対して、座標変換を行う変換回路（例えば、変換回路２８１）と、
前記変換パラメータを前記第２記憶手段から取得し、前記変換回路に出力するよう制御する制御回路（例えば、制御回路２８２）と、
前記変換回路から前記座標変換後の画像データを取得して画像処理を行い、出力対象の画像データ（例えば、処理画像データ２７７）を前記第１記憶手段に記憶する画像処理回路（例えば、画像処理回路２７３）と、を備え、
前記変換回路は、前記変換パラメータに基づいて前記座標変換を行い、
前記画像処理回路は、
前記画像処理のために、前記座標変換後の画像データに係る画像データを一時的に記憶する第３記憶手段（例えば、フレームメモリ３０９）と、
前記画像処理の対象となる画像データを前記第３記憶手段から読み出す要求を出力する第１読出要求出力部（例えば、第１読出要求出力部３０１）と、
前記画像処理後の画像データを前記第３記憶手段に書き込む要求を出力する書込要求出力部（例えば、書込要求出力部３０２）と、
前記画像処理後の画像データが、前記出力対象の画像データである場合に、前記第３記憶手段から前記画像処理後の画像データを読み出す要求を出力する第２読出要求出力部（例えば、第２読出要求出力部３０３）と、
前記第１読出要求出力部、前記書込要求出力部、及び前記第２読出要求出力部から出力される前記各要求が競合しないように調停を行う調停部（例えば、調停部３０４）と、を備える。
本発明のこのような構成によって、撮像手段において取得された画像データを利用して、正規メダル判別処理を実行することができる。撮像画像に基づいて行われる画像変換や画像認識の各処理により、メダル等の判定が可能となるため、メダル等の模様の相違を判定することができる。また、遊技媒体判定手段は、前記遊技媒体を判定する専用集積回路として構成されるため、製造コストを効果的に抑制することができる。さらに、遊技媒体判定手段が、ＡＳＩＣ等のようなパッケージ化された状態で提供されるため、外部からの不正行為（例えば、正規メダル判別処理を無効化させたり、正規メダル判別処理の処理ロジックを窃取しようとしたりする行為）を阻止することができ、セキュリティー面でも顕著な利点を有している。また、調停部を備えることにより、画像処理のための第３記憶手段に対するアクセス要求が競合することを回避することができる。
［付記６−２］
本発明の実施態様６−２は、実施態様６−１において、以下のような構成を有する。
前記遊技媒体判定手段はさらに、データの直接転送を制御する直接転送制御手段（例えば、ＤＭＡＣ２５２）を備え、
前記変換手段における前記フォーマット変換後の画像データの前記第１記憶手段への記憶、及び前記画像処理回路における前記出力対象の画像データの前記第１記憶手段への記憶の少なくともいずれかが、前記直接転送によって行われるよう構成される。
本発明のこのような構成によって、遊技媒体判定手段の記憶手段（ＳＲＡＭ等）に対する画像データの書き込みや読み出しが、データの直接転送を制御する直接転送制御手段で実現されるため、データ転送において遊技媒体判定手段のホストコントローラ（プロセッサ）が関与せず、遊技媒体判定手段に含まれる各回路（ハードウエア）の並列処理が可能となり、その結果、処理効率が向上し、遊技媒体の判定に関する処理時間が短縮される。
［付記７−１］
本発明の実施態様７−１では、以下のような構成の遊技機を提供する。
遊技媒体（例えば、メダル）を投入する投入口（例えば、メダル投入口２１）と、
前記投入口から投入された遊技媒体を検出する遊技媒体検出手段（例えば、カメラユニット２０９を含むメダルセレクタ２０１）と、を備え、
前記遊技媒体検出手段は、
前記遊技媒体が通過する通路となる遊技媒体通過部（例えば、メダルレール２１０）と、
前記通路を通過する物体である通過物体を撮像する撮像手段（例えば、ＣＭＯＳイメージセンサ２３２を含む手段）と、
前記撮像手段を介して得られた画像データ（例えば、撮像部３６１によって取得された撮像画像３６２Ａ）に基づいた画像処理を行うことにより、前記遊技媒体が正規のものであるか否かを判定する遊技媒体判定手段（例えば、制御ＬＳＩ２３４）と、を含み、
前記遊技媒体判定手段は、
前記遊技媒体を判定する専用集積回路として構成され、
データを記憶する第１記憶手段（例えば、ＳＲＡＭ２４３）と、
前記撮像手段を介して得られた前記画像データに所定のフォーマット変換を行い、前記フォーマット変換後の画像データ（例えば、対象画像データ２７５、撮像画像３６２Ｂ）を前記第１記憶手段に記憶する変換手段（例えば、変換部３６３、ＩＳＰ回路２４５等）と、
前記フォーマット変換後の画像データに基づいて、前記遊技媒体の特徴を示す特徴画像（例えば、特徴画像３６２Ｃ）を生成する特徴画像生成手段（例えば、特徴画像生成部３６４、画像認識アクセラレータ回路９４９等）と、を備え、
前記特徴画像生成手段は、
前記遊技媒体判定手段内の回路として構成され、
変換パラメータ（例えば、変換パラメータ２８０）を記憶する第２記憶手段（例えば、メモリ２７４）と、
前記第１記憶手段から取得した、前記フォーマット変換後の画像データに係る画像データに対して、座標変換を行う変換回路（例えば、変換回路２８１）と、
前記変換パラメータを前記第２記憶手段から取得し、前記変換回路に出力するよう制御する制御回路（例えば、制御回路２８２）と、
前記変換回路から前記座標変換後の画像データを取得して画像処理を行い、出力対象の画像データ（例えば、処理画像データ９７７）を前記第１記憶手段に記憶する画像処理回路（例えば、画像処理回路９７３）と、を備え、
前記変換回路は、前記変換パラメータに基づいて前記座標変換を行い、
前記画像処理回路は、
前記画像処理のために、前記座標変換後の画像データに係る画像データを一時的に記憶する第３記憶手段（例えば、フレームメモリ９０９）と、
前記画像処理の対象となる画像データを前記第３記憶手段から読み出す要求を出力する第１読出要求出力部（例えば、第１読出要求出力部１００１）と、
前記画像処理後の画像データを前記第３記憶手段に書き込む要求を出力する書込要求出力部（例えば、書込要求出力部１００２）と、
前記第１読出要求出力部、及び前記書込要求出力部から出力される前記各要求が競合しないように調停を行う調停部（例えば、調停部１００４）と、
前記画像処理後の画像データが、前記出力対象の画像データである場合に、前記画像処理後の画像データを前記第１記憶手段に記憶するよう制御する出力制御部（例えば、出力制御部１００８）と、を備える。
本発明のこのような構成によって、撮像手段において取得された画像データを利用して、正規メダル判別処理を実行することができる。撮像画像に基づいて行われる画像変換や画像認識の各処理により、メダル等の判定が可能となるため、メダル等の模様の相違を判定することができる。また、遊技媒体判定手段は、前記遊技媒体を判定する専用集積回路として構成されるため、製造コストを効果的に抑制することができる。さらに、遊技媒体判定手段が、ＡＳＩＣ等のようなパッケージ化された状態で提供されるため、外部からの不正行為（例えば、正規メダル判別処理を無効化させたり、正規メダル判別処理の処理ロジックを窃取しようとしたりする行為）を阻止することができ、セキュリティー面でも顕著な利点を有している。また、調停部を備えることにより、画像処理のための第３記憶手段に対するアクセス要求が競合することを回避することができる。
［付記７−２］
本発明の実施態様７−２は、実施態様７−１において、以下のような構成を有する。
前記遊技媒体判定手段はさらに、データの直接転送を制御する直接転送制御手段（例えば、ＤＭＡＣ２５２）を備え、
前記変換手段における前記フォーマット変換後の画像データの前記第１記憶手段への記憶、及び前記出力制御部における前記画像処理後の画像データの前記第１記憶手段への記憶の少なくともいずれかが、前記直接転送によって行われるよう構成される。
本発明のこのような構成によって、遊技媒体判定手段の記憶手段（ＳＲＡＭ等）に対する画像データの書き込みや読み出しが、データの直接転送を制御する直接転送制御手段で実現されるため、データ転送において遊技媒体判定手段のホストコントローラ（プロセッサ）が関与せず、遊技媒体判定手段に含まれる各回路（ハードウエア）の並列処理が可能となり、その結果、処理効率が向上し、遊技媒体の判定に関する処理時間が短縮される。
［付記８−１］
本発明の実施態様８−１では、以下のような構成の遊技機を提供する。
遊技媒体（例えば、メダル）を投入する投入口（例えば、メダル投入口２１）と、
前記投入口から投入された遊技媒体を検出する遊技媒体検出手段（例えば、カメラユニット２０９を含むメダルセレクタ２０１）と、を備え、
前記遊技媒体検出手段は、
前記遊技媒体が通過する通路となる遊技媒体通過部（例えば、メダルレール２１０）と、
前記通路を通過する物体である通過物体を撮像する撮像手段（例えば、ＣＭＯＳイメージセンサ２３２を含む手段）と、
前記撮像手段を介して得られた画像データ（例えば、撮像部３６１によって取得された撮像画像３６２Ａ）に基づいた画像処理を行うことにより、前記遊技媒体が正規のものであるか否かを判定する遊技媒体判定手段（例えば、制御ＬＳＩ２３４）と、を含み、
前記遊技媒体判定手段は、
前記遊技媒体を判定する専用集積回路として構成され、
データを記憶する第１記憶手段（例えば、ＳＲＡＭ２４３）と、
前記撮像手段を介して得られた前記画像データに所定のフォーマット変換を行い、前記フォーマット変換後の画像データ（例えば、対象画像データ２７５、撮像画像３６２Ｂ）を前記第１記憶手段に記憶する変換手段（例えば、変換部３６３、ＩＳＰ回路２４５等）と、
前記フォーマット変換後の画像データに基づいて、前記遊技媒体の特徴を示す特徴画像（例えば、特徴画像３６２Ｃ）を生成する特徴画像生成手段（例えば、特徴画像生成部３６４、画像認識アクセラレータ回路２４９等）と、を備え、
前記特徴画像生成手段は、
前記遊技媒体判定手段内の回路として構成され、
変換パラメータ（例えば、変換パラメータ２８０）を記憶する第２記憶手段（例えば、メモリ２７４）と、
前記第１記憶手段から取得した、前記フォーマット変換後の画像データに係る画像データに対して、座標変換を行う変換回路（例えば、変換回路２８１）と、
前記変換パラメータを前記第２記憶手段から取得し、前記変換回路に出力するよう制御する制御回路（例えば、制御回路２８２）と、
前記変換回路から前記座標変換後の画像データを取得して画像処理を行い、出力対象の画像データ（例えば、処理画像データ２７７）を前記第１記憶手段に記憶する画像処理回路（例えば、画像処理回路２７３）と、を備え、
前記変換回路は、前記変換パラメータに基づいて前記座標変換を行い、
前記画像処理回路は、
前記画像処理のために、前記座標変換後の画像データに係る画像データを一時的に記憶する第３記憶手段（例えば、フレームメモリ３０９）と、
前記画像処理の対象となる画像データを前記第３記憶手段から読み出す要求を出力する第１読出要求出力部（例えば、第１読出要求出力部３０１）と、
前記画像処理後の画像データを前記第３記憶手段に書き込む要求を出力する書込要求出力部（例えば、書込要求出力部３０２）と、
前記画像処理後の画像データが、前記出力対象の画像データである場合に、前記第３記憶手段から前記画像処理後の画像データを読み出す要求を出力する第２読出要求出力部（例えば、第２読出要求出力部３０３）と、
前記第１読出要求出力部、前記書込要求出力部、及び前記第２読出要求出力部から出力される前記各要求が競合しないように調停を行う調停部（例えば、調停部３０４）と、を備え、
前記調停部は、前記第１読出要求出力部、前記書込要求出力部、及び前記第２読出要求出力部の各出力部に関して、または、前記第１読出要求出力部、前記書込要求出力部、及び前記第２読出要求出力部から出力される前記各要求に関して割り当てられる優先度に基づいて行われる。
本発明のこのような構成によって、撮像手段において取得された画像データを利用して、正規メダル判別処理を実行することができる。撮像画像に基づいて行われる画像変換や画像認識の各処理により、メダル等の判定が可能となるため、メダル等の模様の相違を判定することができる。また、遊技媒体判定手段は、前記遊技媒体を判定する専用集積回路として構成されるため、製造コストを効果的に抑制することができる。さらに、遊技媒体判定手段が、ＡＳＩＣ等のようなパッケージ化された状態で提供されるため、外部からの不正行為（例えば、正規メダル判別処理を無効化させたり、正規メダル判別処理の処理ロジックを窃取しようとしたりする行為）を阻止することができ、セキュリティー面でも顕著な利点を有している。また、調停部を備えることにより、画像処理のための第３記憶手段に対するアクセス要求が競合することを回避することができ、この調停部による調停は、優先度に基づいて行われる。
［付記８−２］
本発明の実施態様８−２は、実施態様８−１において、以下のような構成を有する。
前記遊技媒体判定手段はさらに、データの直接転送を制御する直接転送制御手段（例えば、ＤＭＡＣ２５２）を備え、
前記変換手段における前記フォーマット変換後の画像データの前記第１記憶手段への記憶、及び前記画像処理回路における前記出力対象の画像データの前記第１記憶手段への記憶の少なくともいずれかが、前記直接転送によって行われるよう構成される。
本発明のこのような構成によって、遊技媒体判定手段の記憶手段（ＳＲＡＭ等）に対する画像データの書き込みや読み出しが、データの直接転送を制御する直接転送制御手段で実現されるため、データ転送において遊技媒体判定手段のホストコントローラ（プロセッサ）が関与せず、遊技媒体判定手段に含まれる各回路（ハードウエア）の並列処理が可能となり、その結果、処理効率が向上し、遊技媒体の判定に関する処理時間が短縮される。
［付記８−３］
本発明の実施態様８−３は、実施態様８−１または実施態様８−２において、以下のような構成を有する。
前記優先度は、ユーザの操作によって、または前記遊技媒体判定手段の動作状況に応じて変更されるよう構成される。
本発明のこのような構成によって、優先度を、例えば、ユーザの設定に応じたものとしたり、遊技媒体判定手段のバス使用率に応じて設定したりすることができ、このように設定された優先度により、遊技媒体の判定に関する処理時間が効果的に短縮される。
［付記９−１］
本発明の実施態様９−１では、以下のような構成の遊技機を提供する。
遊技媒体（例えば、メダル）を投入する投入口（例えば、メダル投入口２１）と、
前記投入口から投入された遊技媒体を検出する遊技媒体検出手段（例えば、カメラユニット２０９を含むメダルセレクタ２０１）と、を備え、
前記遊技媒体検出手段は、
前記遊技媒体が通過する通路となる遊技媒体通過部（例えば、メダルレール２１０）と、
前記通路を通過する物体である通過物体を撮像する撮像手段（例えば、ＣＭＯＳイメージセンサ２３２を含む手段）と、
前記撮像手段を介して得られた画像データ（例えば、撮像部３６１によって取得された撮像画像３６２Ａ）に基づいた画像処理を行うことにより、前記遊技媒体が正規のものであるか否かを判定する遊技媒体判定手段（例えば、制御ＬＳＩ２３４）と、を含み、
前記遊技媒体判定手段は、
前記遊技媒体を判定する専用集積回路として構成され、
データを記憶する第１記憶手段（例えば、ＳＲＡＭ２４３）と、
前記撮像手段を介して得られた前記画像データに所定のフォーマット変換を行い、前記フォーマット変換後の画像データ（例えば、対象画像データ２７５、撮像画像３６２Ｂ）を前記第１記憶手段に記憶する変換手段（例えば、変換部３６３、ＩＳＰ回路２４５等）と、
前記フォーマット変換後の画像データに基づいて、前記遊技媒体の特徴を示す特徴画像（例えば、特徴画像３６２Ｃ）を生成する特徴画像生成手段（例えば、特徴画像生成部３６４、画像認識アクセラレータ回路２４９等）と、を備え、
前記特徴画像生成手段は、
前記遊技媒体判定手段内の回路として構成され、
変換パラメータ（例えば、変換パラメータ２８０）を記憶する第２記憶手段（例えば、メモリ２７４）と、
前記第１記憶手段から取得した、前記フォーマット変換後の画像データに係る画像データに対して、座標変換を行う変換回路（例えば、変換回路２８１）と、
前記変換パラメータを前記第２記憶手段から取得し、前記変換回路に出力するよう制御する制御回路（例えば、制御回路２８２）と、
前記変換回路から前記座標変換後の画像データを取得して画像処理を行い、出力対象の画像データ（例えば、処理画像データ２７７）を前記第１記憶手段に記憶する画像処理回路（例えば、画像処理回路２７３）と、を備え、
前記変換回路は、前記変換パラメータに基づいて前記座標変換を行い、
前記画像処理回路は、
前記画像処理のために、前記座標変換後の画像データに係る画像データを一時的に記憶する第３記憶手段（例えば、フレームメモリ３０９）と、
前記画像処理の対象となる画像データを前記第３記憶手段から読み出す要求を出力する第１読出要求出力部（例えば、第１読出要求出力部３０１）と、
前記画像処理後の画像データを前記第３記憶手段に書き込む要求を出力する書込要求出力部（例えば、書込要求出力部３０２）と、
前記画像処理後の画像データが、前記出力対象の画像データである場合に、前記第３記憶手段から前記画像処理後の画像データを読み出す要求を出力する第２読出要求出力部（例えば、第２読出要求出力部３０３）と、を備え、
前記第３記憶手段は１ポートメモリであり、
前記画像処理後の画像データが、前記書込要求出力部による要求に基づいて前記第３記憶手段の所定位置に書き込まれ、
前記所定位置が、前記第１読出要求出力部による要求に基づいて読み出された画像データであって、前記画像処理後の画像データに対応する画像データが記憶されている前記第３記憶手段の位置である。
本発明のこのような構成によって、撮像手段において取得された画像データを利用して、正規メダル判別処理を実行することができる。撮像画像に基づいて行われる画像変換や画像認識の各処理により、メダル等の判定が可能となるため、メダル等の模様の相違を判定することができる。また、遊技媒体判定手段は、前記遊技媒体を判定する専用集積回路として構成されるため、製造コストを効果的に抑制することができる。さらに、遊技媒体判定手段が、ＡＳＩＣ等のようなパッケージ化された状態で提供されるため、外部からの不正行為（例えば、正規メダル判別処理を無効化させたり、正規メダル判別処理の処理ロジックを窃取しようとしたりする行為）を阻止することができ、セキュリティー面でも顕著な利点を有している。また、画像処理後の画像データが、第３記憶手段に書き込まれる場合、当該処理画像データの画素データが画像処理前に記憶されていた第３記憶手段の記憶位置と同じ位置に記憶（リードモディファイライト）されるため、第３記憶手段の回路規模を小さくすることができる。
［付記９−２］
本発明の実施態様９−２は、実施態様９−１において、以下のような構成を有する。
前記遊技媒体判定手段はさらに、データの直接転送を制御する直接転送制御手段（例えば、ＤＭＡＣ２５２）を備え、
前記変換手段における前記フォーマット変換後の画像データの前記第１記憶手段への記憶、及び前記画像処理回路における前記出力対象の画像データの前記第１記憶手段への記憶の少なくともいずれかが、前記直接転送によって行われるよう構成される。
本発明のこのような構成によって、遊技媒体判定手段の記憶手段（ＳＲＡＭ等）に対する画像データの書き込みや読み出しが、データの直接転送を制御する直接転送制御手段で実現されるため、データ転送において遊技媒体判定手段のホストコントローラ（プロセッサ）が関与せず、遊技媒体判定手段に含まれる各回路（ハードウエア）の並列処理が可能となり、その結果、処理効率が向上し、遊技媒体の判定に関する処理時間が短縮される。
［付記９−３］
本発明の実施態様９−３は、実施態様９−１または実施態様９−２において、以下のような構成を有する。
前記書込要求出力部による要求に基づいて前記第３記憶手段に書き込まれた前記画像処理後の画像データが、前記第１読出要求出力部による要求に基づいて、前記画像処理の対象となる画像データとして前記第３記憶手段から読み出される。
本発明のこのような構成によって、第３記憶手段に書き込まれた画像処理後の画像データが、再び、画像処理の対象として第３記憶手段から読み出されるため、第３記憶手段の回路規模を小さくすることができる。
［付記１０−１］
本発明の実施態様１０−１では、以下のような構成の遊技機を提供する。
遊技媒体（例えば、メダル）を投入する投入口（例えば、メダル投入口２１）と、
前記投入口から投入された遊技媒体を検出する遊技媒体検出手段（例えば、カメラユニット２０９を含むメダルセレクタ２０１）と、を備え、
前記遊技媒体検出手段は、
前記遊技媒体が通過する通路となる遊技媒体通過部（例えば、メダルレール２１０）と、
前記通路を通過する物体である通過物体を撮像する撮像手段（例えば、ＣＭＯＳイメージセンサ２３２を含む手段）と、
前記撮像手段を介して得られた画像データ（例えば、撮像部３６１によって取得された撮像画像３６２Ａ）に基づいた画像処理を行うことにより、前記遊技媒体が正規のものであるか否かを判定する遊技媒体判定手段（例えば、制御ＬＳＩ２３４）と、を含み、
前記遊技媒体判定手段は、
前記遊技媒体を判定する専用集積回路として構成され、
データを記憶する第１記憶手段（例えば、ＳＲＡＭ２４３）と、
前記撮像手段を介して得られた前記画像データに所定のフォーマット変換を行い、前記フォーマット変換後の画像データ（例えば、対象画像データ２７５、撮像画像３６２Ｂ）を前記第１記憶手段に記憶する変換手段（例えば、変換部３６３、ＩＳＰ回路２４５等）と、
前記フォーマット変換後の画像データに基づいて、前記遊技媒体の特徴を示す特徴画像（例えば、特徴画像３６２Ｃ）を生成する特徴画像生成手段（例えば、特徴画像生成部３６４、画像認識アクセラレータ回路２４９等）と、を備え、
前記特徴画像生成手段は、
前記遊技媒体判定手段内の回路として構成され、
変換パラメータ（例えば、変換パラメータ２８０）を記憶する第２記憶手段（例えば、メモリ２７４）と、
前記第１記憶手段から取得した、前記フォーマット変換後の画像データに係る画像データに対して、座標変換を行う変換回路（例えば、変換回路２８１）と、
前記変換パラメータを前記第２記憶手段から取得し、前記変換回路に出力するよう制御する制御回路（例えば、制御回路２８２）と、
前記変換回路から前記座標変換後の画像データを取得して画像処理を行い、出力対象の画像データ（例えば、処理画像データ２７７）を前記第１記憶手段に記憶する画像処理回路（例えば、画像処理回路２７３）と、を備え、
前記変換回路は、前記変換パラメータに基づいて前記座標変換を行い、
前記画像処理回路は、
前記画像処理のために、前記座標変換後の画像データに係る画像データを一時的に記憶する第３記憶手段（例えば、フレームメモリ３０９）と、
前記画像処理の対象となる画像データを前記第３記憶手段から読み出す要求を出力する第１読出要求出力部（例えば、第１読出要求出力部３０１）と、
前記画像処理後の画像データを前記第３記憶手段に書き込む要求を出力する書込要求出力部（例えば、書込要求出力部３０２）と、
前記画像処理後の画像データが、前記出力対象の画像データである場合に、前記第３記憶手段から前記画像処理後の画像データを読み出す要求を出力する第２読出要求出力部（例えば、第２読出要求出力部３０３）と、
前記第１読出要求出力部の要求に基づいて前記第３記憶手段から読み出された前記画像処理の対象となる画像データを一時的に記憶するバッファ（例えば、リードバッファ３０７）と、を備え、
前記第１読出要求出力部は、前記バッファが空の場合に、前記画像処理の対象となる画像データを前記第３記憶手段から読み出す要求を出力する。
本発明のこのような構成によって、撮像手段において取得された画像データを利用して、正規メダル判別処理を実行することができる。撮像画像に基づいて行われる画像変換や画像認識の各処理により、メダル等の判定が可能となるため、メダル等の模様の相違を判定することができる。また、遊技媒体判定手段は、前記遊技媒体を判定する専用集積回路として構成されるため、製造コストを効果的に抑制することができる。さらに、遊技媒体判定手段が、ＡＳＩＣ等のようなパッケージ化された状態で提供されるため、外部からの不正行為（例えば、正規メダル判別処理を無効化させたり、正規メダル判別処理の処理ロジックを窃取しようとしたりする行為）を阻止することができ、セキュリティー面でも顕著な利点を有している。また、第１読出要求出力部が、リードバッファが空の場合に、画像処理の対象となる画像データを第３記憶手段から読み出す要求を出力するため、当該リードバッファの回路規模を小さくすることができ、独立した効果的な基準により、画像データの読み出しタイミングが決定される。
［付記１０−２］
本発明の実施態様１０−２は、実施態様１０−１において、以下のような構成を有する。
前記遊技媒体判定手段はさらに、データの直接転送を制御する直接転送制御手段（例えば、ＤＭＡＣ２５２）を備え、
前記変換手段における前記フォーマット変換後の画像データの前記第１記憶手段への記憶、及び前記画像処理回路における前記出力対象の画像データの前記第１記憶手段への記憶の少なくともいずれかが、前記直接転送によって行われるよう構成される。
本発明のこのような構成によって、遊技媒体判定手段の記憶手段（ＳＲＡＭ等）に対する画像データの書き込みや読み出しが、データの直接転送を制御する直接転送制御手段で実現されるため、データ転送において遊技媒体判定手段のホストコントローラ（プロセッサ）が関与せず、遊技媒体判定手段に含まれる各回路（ハードウエア）の並列処理が可能となり、その結果、処理効率が向上し、遊技媒体の判定に関する処理時間が短縮される。
［付記１０−３］
本発明の実施態様１０−３は、実施態様１０−１または実施態様１０−２において、以下のような構成を有する。
前記バッファに記憶された前記画像処理の対象となる画像データが、前記画像処理のために読み出された場合、前記画像処理の対象となる画像データが前記バッファから消去されるよう構成される。
本発明のこのような構成によって、画像処理の対象となる画像データが、画像処理のために読み出された場合、当該画像データがリードバッファから消去されるため、画像データが読み出されてすぐに、第１読出要求出力部からの要求が可能となり、結果的に、画像データの効率的なリードバッファへの読み出しが順次行われる。
［付記１１−１］
本発明の実施態様１１−１では、以下のような構成の遊技機を提供する。
遊技媒体（例えば、メダル）を投入する投入口（例えば、メダル投入口２１）と、
前記投入口から投入された遊技媒体を検出する遊技媒体検出手段（例えば、カメラユニット２０９を含むメダルセレクタ２０１）と、を備え、
前記遊技媒体検出手段は、
前記遊技媒体が通過する通路となる遊技媒体通過部（例えば、メダルレール２１０）と、
前記通路を通過する物体である通過物体を撮像する撮像手段（例えば、ＣＭＯＳイメージセンサ２３２を含む手段）と、
前記撮像手段を介して得られた画像データ（例えば、撮像部３６１によって取得された撮像画像３６２Ａ）に基づいた画像処理を行うことにより、前記遊技媒体が正規のものであるか否かを判定する遊技媒体判定手段（例えば、制御ＬＳＩ２３４）と、を含み、
前記遊技媒体判定手段は、
前記遊技媒体を判定する専用集積回路として構成され、
データを記憶する第１記憶手段（例えば、ＳＲＡＭ２４３）と、
前記撮像手段を介して得られた前記画像データに所定のフォーマット変換を行い、前記フォーマット変換後の画像データ（例えば、対象画像データ２７５、撮像画像３６２Ｂ）を前記第１記憶手段に記憶する変換手段（例えば、変換部３６３、ＩＳＰ回路２４５等）と、
前記フォーマット変換後の画像データに基づいて、前記遊技媒体の特徴を示す特徴画像（例えば、特徴画像３６２Ｃ）を生成する特徴画像生成手段（例えば、特徴画像生成部３６４、画像認識アクセラレータ回路２４９等）と、を備え、
前記特徴画像生成手段は、
前記遊技媒体判定手段内の回路として構成され、
変換パラメータ（例えば、変換パラメータ２８０）を記憶する第２記憶手段（例えば、メモリ２７４）と、
前記第１記憶手段から取得した、前記フォーマット変換後の画像データに係る画像データに対して、座標変換を行う変換回路（例えば、変換回路２８１）と、
前記変換パラメータを前記第２記憶手段から取得し、前記変換回路に出力するよう制御する制御回路（例えば、制御回路２８２）と、
前記変換回路から前記座標変換後の画像データを取得して画像処理を行い、出力対象の画像データ（例えば、処理画像データ２７７）を前記第１記憶手段に記憶する画像処理回路（例えば、画像処理回路２７３）と、を備え、
前記変換回路は、前記変換パラメータに基づいて前記座標変換を行い、
前記画像処理回路は、
前記画像処理のために、前記座標変換後の画像データに係る画像データを一時的に記憶する第３記憶手段（例えば、フレームメモリ３０９）と、
前記画像処理の対象となる画像データを前記第３記憶手段から読み出す要求を出力する第１読出要求出力部（例えば、第１読出要求出力部３０１）と、
前記画像処理後の画像データを前記第３記憶手段に書き込む要求を出力する書込要求出力部（例えば、書込要求出力部３０２）と、
前記画像処理後の画像データが、前記出力対象の画像データである場合に、前記第３記憶手段から前記画像処理後の画像データを読み出す要求を出力する第２読出要求出力部（例えば、第２読出要求出力部３０３）と、
前記画像処理後の画像データを一時的に記憶するバッファ（例えば、ライトバッファ３０６）と、を備え、
前記書込要求出力部は、前記バッファに所定量の画像データが記憶された場合（例えば、ライトバッファ３０６が一杯になった場合）に、前記画像処理後の画像データを前記バッファから前記第３記憶手段に書き込む要求を出力する。
本発明のこのような構成によって、撮像手段において取得された画像データを利用して、正規メダル判別処理を実行することができる。撮像画像に基づいて行われる画像変換や画像認識の各処理により、メダル等の判定が可能となるため、メダル等の模様の相違を判定することができる。また、遊技媒体判定手段は、前記遊技媒体を判定する専用集積回路として構成されるため、製造コストを効果的に抑制することができる。さらに、遊技媒体判定手段が、ＡＳＩＣ等のようなパッケージ化された状態で提供されるため、外部からの不正行為（例えば、正規メダル判別処理を無効化させたり、正規メダル判別処理の処理ロジックを窃取しようとしたりする行為）を阻止することができ、セキュリティー面でも顕著な利点を有している。また、書込要求出力部が、ライトバッファが一杯になった場合に、画像処理後の画像データを第３記憶手段に書き込む要求を出力するため、当該ライトバッファの回路規模を小さくすることができ、独立した効果的な基準により、画像データの書き込みタイミングが決定される。
［付記１１−２］
本発明の実施態様１１−２は、実施態様１１−１において、以下のような構成を有する。
前記遊技媒体判定手段はさらに、データの直接転送を制御する直接転送制御手段（例えば、ＤＭＡＣ２５２）を備え、
前記変換手段における前記フォーマット変換後の画像データの前記第１記憶手段への記憶、及び前記画像処理回路における前記出力対象の画像データの前記第１記憶手段への記憶の少なくともいずれかが、前記直接転送によって行われるよう構成される。
本発明のこのような構成によって、遊技媒体判定手段の記憶手段（ＳＲＡＭ等）に対する画像データの書き込みや読み出しが、データの直接転送を制御する直接転送制御手段で実現されるため、データ転送において遊技媒体判定手段のホストコントローラ（プロセッサ）が関与せず、遊技媒体判定手段に含まれる各回路（ハードウエア）の並列処理が可能となり、その結果、処理効率が向上し、遊技媒体の判定に関する処理時間が短縮される。
［付記１１−３］
本発明の実施態様１１−３は、実施態様１１−１または実施態様１１−２において、以下のような構成を有する。
前記バッファに記憶された前記画像処理後の画像データが前記第３記憶手段に書き込まれた場合に、前記画像処理後の画像データが前記バッファから消去されるよう構成される。
本発明のこのような構成によって、画像処理の対象となる画像データが、第３記憶手段に書き込まれた場合、当該画像データがライトバッファから消去されるため、画像データが書き込まれてすぐに、書込要求出力部からの要求が可能となり、結果的に、画像データの効率的なライトバッファへの書き込みが順次行われる。
１ パチスロ
３Ｌ 左リール
３Ｃ 中リール
３Ｒ 右リール
４ リール表示窓
２１ メダル投入口
２３ スタートレバー
３２ メダル払出口
５１ ホッパー装置
７１ 主制御基板
７２ 副制御基板
７９ スタートスイッチ
８０ ストップスイッチ基板
９１ 主制御回路
１０１ 副制御回路
２０１ メダルセレクタ
２０２ メダルシュート
２０３ スロープ
２０４ ベース板部
２０５ サブプレート
２０６ キャンセルシュータ
２０７ セレクトプレート
２０８ メダルソレノイド
２０９ カメラユニット
２１０ メダルレール
２１１ メダル入口部
２１２ 中央孔
２１３ メダルプレッシャ
２１７ 磁石
２１８ アフタメダルプレッシャ
２２７ メダルストッパ部
２３０ 第１の基板
２３１ 第２の基板
２３２ ＣＭＯＳイメージセンサ
２３３ ＬＥＤ
２３４ 制御ＬＳＩ
２３５ 脚部
２４１ ホストコントローラ
２４２ 画像認識ＤＳＰ回路
２４３ ＳＲＡＭ
２４４ フラッシュメモリ
２４５ ＩＳＰ回路
２４６ メダルカウント回路
２４７ カラー認識回路
２４８ 魚眼補正スケーラ回路
２４９，４４９，５４９，７４９，９４９ 画像認識アクセラレータ回路
２５０ ＧＰＩＯ
２５１ ＩＳＩ回路
２５２ ＤＭＡＣ
２６１，３６１ 撮像部
２６２，３６２Ａ 撮像画像
３６２Ｂ 撮像画像
３６２Ｃ 特徴画像
２６３，３６３ 変換部
２６４，３６４ 特徴画像生成部
２６５，３６５ 判定部
２６６，３６６ 入出力部
２６７，３６７ テンプレートデータ
２６８，３６８ 判定結果
２７１，４７１，５７１，７７１，９７１ 入力フレームバッファ
２７２，４７２，５７２，７７２，９７２ 座標変換回路
２７３，４７３，５７３，７７３，９７３ 画像処理回路
２７４，４７４，５７４，７７４，９７４ メモリ
２７５，４７５，５７５，７７５ 対象画像データ
２７６，４７６，５７６，７７６，９７６ 変換後画像データ
２７７，５７７，７７７，９７７ 処理画像データ
２８０，４８０，５８０，７８０ 変換パラメータ
２８１，４８１，５８１，７８１ 変換回路
２８２，４８２，５８２，７８２ 制御回路
２８３，４８３，５８３，７８３ レジスタ
２９０，４９０，５９０，７９０ 特定情報
３００，６００，８００，１０００ 記憶制御部
３０１，６０１，８０１，１００１ 第１読出要求出力部
３０２，６０２，８０２，１００２ 書込要求出力部
３０３，６０３，８０３ 第２読出要求出力部
３０４，６０４，８０４，１００４ 調停部
３０５，８０５，１００５ 加算処理部
３０６，６０６，７０６，１００６ ライトバッファ
３０７，６０７，７０７，１００７ リードバッファ
３０８，６０８，７０８，１００８ 出力制御部
３０９，６０９，７０９，９０９ フレームメモリ
３７０ 第１画像生成部
３７１ 抽出部
３７２ エッジ画像生成部
３７４ 第１画像
３８０ 第２画像生成部
４００ 正規メダル
３１０，４１０ メダル
４８５ 加算回路
４９５ パラメータオフセット
５８５，７８５ 選択回路
７９５ 動作モード情報
８０６ 選択回路

Claims (3)

  1. 遊技媒体を投入する投入口と、
    前記投入口から投入された遊技媒体を検出する遊技媒体検出手段と、を備え、
    前記遊技媒体検出手段は、
    前記遊技媒体が通過する通路となる遊技媒体通過部と、
    前記通路を通過する物体である通過物体を撮像する撮像手段と、
    前記撮像手段を介して得られた画像データに基づいた画像処理を行うことにより、前記遊技媒体が正規のものであるか否かを判定する遊技媒体判定手段と、を含み、
    前記遊技媒体判定手段は、
    前記遊技媒体を判定する専用集積回路として構成され、
    データを記憶する第１記憶手段と、
    前記撮像手段を介して得られた前記画像データを所定の画像データに変換する変換手段と、
    前記所定の画像データを縮小した縮小画像データを生成し、前記縮小画像データを前記第１記憶手段に記憶する縮小画像生成手段と、
    前記縮小画像データに基づいて、前記遊技媒体の特徴を示す特徴画像を生成する特徴画像生成手段と、を備え、
    前記特徴画像生成手段は、
    前記遊技媒体判定手段内の回路として構成され、
    変換パラメータを記憶する第２記憶手段と、
    前記第１記憶手段から取得した、前記縮小画像データに係る画像データに対して、座標変換を行う変換回路と、
    前記変換パラメータを前記第２記憶手段から取得し、前記変換回路に出力するよう制御する制御回路と、
    前記変換回路から前記座標変換後の画像データを取得して画像処理を行い、出力対象の画像データを前記第１記憶手段に記憶する画像処理回路と、を備え、
    前記変換回路は、前記変換パラメータに基づいて前記座標変換を行い、
    前記画像処理回路は、
    前記画像処理のために、前記座標変換後の画像データに係る画像データを一時的に記憶する第３記憶手段と、
    前記画像処理の対象となる画像データを前記第３記憶手段から読み出す要求を出力する第１読出要求出力部と、
    前記画像処理後の画像データを前記第３記憶手段に書き込む要求を出力する書込要求出力部と、
    前記画像処理後の画像データが、前記出力対象の画像データである場合に、前記第３記憶手段から前記画像処理後の画像データを読み出す要求を出力する第２読出要求出力部と、
    前記画像処理後の画像データを一時的に記憶するバッファと、を備え、
    前記書込要求出力部は、前記バッファに所定量の画像データが記憶された場合に、前記画像処理後の画像データを前記バッファから前記第３記憶手段に書き込む要求を出力し、
    一の遊技媒体が前記投入口から投入されたことに応じて、前記特徴画像生成手段により前記一の遊技媒体に関する前記特徴画像を生成しようとする場合に、前記特徴画像生成手段により他の遊技媒体に関する前記特徴画像を生成しているときは、前記一の遊技媒体に関する前記特徴画像の生成をスキップすることが可能であることを特徴とする、遊技機。
  2. 前記遊技媒体判定手段は、
    前記特徴画像に基づいて、前記特徴画像に係る遊技媒体が正規のものであるか否かを判定する判定手段と、
    前記所定の画像データに基づいて前記遊技媒体をカウントするカウント手段と、
    前記所定の画像データに基づいて前記遊技媒体の色を判定する色判定手段と、を更に備え、
    前記変換手段は、
    前記画像データを色空間に対応する第１色空間画像データに変換し、
    前記画像データを色空間に対応する第２色空間画像データに変換し、
    前記カウント手段は、前記第１色空間画像データの輝度に係るデータに基づいて前記遊技媒体をカウントし、
    前記色判定手段は、前記第２色空間画像データの色相と彩度に係るデータに基づいて前記遊技媒体の色を判定することを特徴とする、請求項１に記載の遊技機。
  3. 遊技媒体に関して、前記カウント手段、及び前記色判定手段の処理結果が所定の結果となった場合に、当該遊技媒体について、前記判定手段における判定を行うように制御することを特徴とする、請求項２に記載の遊技機。
JP2016073808A 2016-04-01 2016-04-01 遊技機 Active JP6773443B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016073808A JP6773443B2 (ja) 2016-04-01 2016-04-01 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016073808A JP6773443B2 (ja) 2016-04-01 2016-04-01 遊技機

Publications (2)

Publication Number Publication Date
JP2017184808A JP2017184808A (ja) 2017-10-12
JP6773443B2 true JP6773443B2 (ja) 2020-10-21

Family

ID=60043624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016073808A Active JP6773443B2 (ja) 2016-04-01 2016-04-01 遊技機

Country Status (1)

Country Link
JP (1) JP6773443B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927056A (ja) * 1995-07-10 1997-01-28 Oki Electric Ind Co Ltd 画像識別方法および画像識別装置
JP3702630B2 (ja) * 1998-01-08 2005-10-05 富士ゼロックス株式会社 メモリアクセス制御装置および方法
JP2000163587A (ja) * 1998-11-30 2000-06-16 Hakko Automation Kk 硬貨検査装置及び硬貨検査方法並びに記録媒体
JP2009218909A (ja) * 2008-03-11 2009-09-24 Ricoh Co Ltd 画像撮像装置
JP6003240B2 (ja) * 2012-03-12 2016-10-05 富士電機株式会社 メダル識別装置およびメダル識別システム
JP5962328B2 (ja) * 2012-08-21 2016-08-03 株式会社ソシオネクスト データ転送装置、データ転送方法、及び半導体装置
JP6002921B2 (ja) * 2012-11-21 2016-10-05 旭精工株式会社 ディスク判別方法、ディスク判別装置およびディスク選別装置
JP6357897B2 (ja) * 2014-06-13 2018-07-18 オムロン株式会社 メダル識別装置及びメダル識別方法
JP6554373B2 (ja) * 2015-09-28 2019-07-31 株式会社メガチップス データ処理装置

Also Published As

Publication number Publication date
JP2017184808A (ja) 2017-10-12

Similar Documents

Publication Publication Date Title
JP2017213067A (ja) 遊技媒体選別装置
JP6671787B2 (ja) 遊技機
JP6679141B2 (ja) 遊技機
JP6679136B2 (ja) 遊技機
JP6679138B2 (ja) 遊技機
JP6671790B2 (ja) 遊技機
JP6824358B2 (ja) 遊技機、及び遊技媒体判別装置
JP6604887B2 (ja) 遊技機、及び遊技媒体判別装置
JP6999760B2 (ja) 遊技媒体選別装置
JP6773439B2 (ja) 遊技機
JP6773443B2 (ja) 遊技機
JP6773438B2 (ja) 遊技機
JP6773440B2 (ja) 遊技機
JP6773442B2 (ja) 遊技機
JP6773441B2 (ja) 遊技機
JP6671788B2 (ja) 遊技機
JP6671789B2 (ja) 遊技機
JP6679139B2 (ja) 遊技機
JP6757842B2 (ja) 遊技機及び遊技媒体判別装置
JP6678014B2 (ja) 遊技機
JP6773839B2 (ja) 遊技機及び遊技媒体判別装置
JP6768914B2 (ja) 遊技機、及び遊技媒体判別装置
JP6733005B2 (ja) 遊技機及び遊技媒体判別装置
JP6675694B2 (ja) 遊技機、及び遊技媒体判別装置
JP6675602B2 (ja) 遊技機及び遊技媒体判別装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200821

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200821

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200902

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201001

R150 Certificate of patent or registration of utility model

Ref document number: 6773443

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250