JP6768618B2 - アレイアンテナ装置およびアレイアンテナ処理方法 - Google Patents
アレイアンテナ装置およびアレイアンテナ処理方法 Download PDFInfo
- Publication number
- JP6768618B2 JP6768618B2 JP2017179431A JP2017179431A JP6768618B2 JP 6768618 B2 JP6768618 B2 JP 6768618B2 JP 2017179431 A JP2017179431 A JP 2017179431A JP 2017179431 A JP2017179431 A JP 2017179431A JP 6768618 B2 JP6768618 B2 JP 6768618B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- array antenna
- receiving devices
- antennas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
一例として、レーダー装置では、このようなタイミング同期が実現されないと、各受信装置においてレンジ(例えば、距離のレンジ)のずれが発生する場合があった。
アレイアンテナ装置1は、1個の送信装置11と、n(本実施形態では、nは2以上の整数を表す。)個の受信装置21−1〜21−nを備える。ここで、nは、様々な値であってもよい。
送信装置11は、M(本実施形態では、Mは2以上の整数を表す。)個のアンテナ41−1〜41−Mを備える。なお、アンテナは、空中線と呼ばれてもよい。
受信装置21−1は、L(本実施形態では、Lは2以上の整数を表す。)個のアンテナ51−1〜51−Lを備える。
ここで、MとLは、それぞれ、様々な値であってもよい。また、MとLは、同じ値であってもよく、あるいは、異なる値であってもよい。
また、受信装置21−1および各受信装置21−2〜21−nは、例えば、同じ数のアンテナ(L個のアンテナ)を備えてもよく、あるいは、異なる数のアンテナを備えるものが含まれてもよい。
なお、このような多数のアンテナを有するアレイアンテナ装置を1個の装置で構成することも可能ではあるが、構成の自由度あるいは汎用性が低下する場合もある。このため、本実施形態では、複数(本実施形態では、n個)の別個の受信装置21−1〜21−nを組み合わせることで、総じて、1個のアレイアンテナ受信装置として使用する。
また、本実施形態では、n個の受信装置21−1〜21−nに対して、1個の送信装置11が共用されている。
それぞれの受信装置21−1〜21−nは、移動させることが可能な装置であってもよく、あるいは、固定的に設置される装置であってもよい。
一例として、移動させることが可能な複数の受信装置(例えば、レーダーを構成する装置)が別々に使用されていたが、これらを集合させて1個のアレイアンテナ装置(例えば、レーダー)として動作させる場合があり得る。
他の例として、既に地上などにアレイアンテナ装置(例えば、レーダー)が設けられているときに、当該アレイアンテナ装置の付近に新たに1個以上の受信装置を建設して、これらのすべてを合わせて、当該アレイアンテナ装置よりもアンテナ数が多い1個のアレイアンテナ装置(例えば、レーダー)として動作させることが必要な場合があり得る。
なお、レーダーとしては、任意のレーダーが用いられてもよく、例えば、地上に設置されて、空中を飛行する飛行機などを対象物として検知するレーダーなどが用いられてもよい。
本実施形態では、アレイアンテナ装置1に含まれるn個の受信装置21−1〜21−nの部分を受信部101と呼んで説明する。受信部101には、n個の受信装置21−1〜21−n以外の構成部も含まれ得る。なお、アレイアンテナ装置1に送信装置11が含まれない場合には、アレイアンテナ装置1と受信部101とは同じである。
受信部101は、基準信号生成部111と、分配回路112と、検出部113と、n個の受信装置21−1〜21−nを備える。
検出部113は、カウンタ131と、タイミング補正値生成部132と、校正信号発生部133を備える。検出部113は、タイミングの計測(検出)などを行う。
なお、図2では、各受信装置21−1〜21−nに備えられた複数のアンテナ(アンテナ51−1〜51−Lなど)については、図示を省略してある。
各受信装置21−p(pは1〜nの範囲の各整数を表す)は、タイミング補正部211−pと、サンプリングクロック生成部212−pと、受信器213−pと、A/D(Analog to Digital)変換器214−pを備える。
なお、これら各信号の符号としては、説明の便宜上、n個の受信装置21−1〜21−nにおいて共通の符号としてある。
また、基準トリガa1、基準トリガa2、基準トリガa3については、同じ役割を持つ信号であるが、出力元の構成部ごとに、異なる符号を付してある。
また、基準信号a1、基準信号a2、基準信号a3については、同じ役割を持つ信号であるが、出力元の構成部ごとに、異なる符号を付してある。
なお、本実施形態では、n個の受信装置21−1〜21−nは、同様な処理を行うため、1個の受信装置21−1により行われる処理を例として説明する。他の受信装置21−2〜21−nにより行われる処理についても同様である。
ここで、基準トリガa1は、基準となるトリガの信号であり、例えば、所定の期間の周期を有するパルス波などの信号である。当該所定の期間としては、任意の期間が用いられてもよく、例えば、1秒などの期間が用いられてもよい。
また、基準信号b1は、基準となる信号であり、例えば、所定の周波数を有する正弦波などの信号である。当該所定の周波数としては、任意の周波数が用いられてもよく、例えば、10MHzあるいは100MHzなどが用いられてもよい。基準信号生成部111は、例えば、水晶発振器を備えて、当該水晶発振器による発振信号を用いて基準信号b1を生成してもよい。
また、分配回路112は、基準信号生成部111から入力された基準信号b1をn個の信号に分配して、分配されたそれぞれの基準信号b2をそれぞれの受信装置21−1〜21−nのタイミング補正部211−1〜211−nに出力する。ここで、基準信号b2は、基準信号b1が分配された信号であり、基準信号b1と実質的には同じである。
また、タイミング補正部211−1は、分配回路112から入力された基準信号b2を、基準信号b3としてサンプリングクロック生成部212−1に出力する。なお、基準信号b2と基準信号b3とは、実質的に同じ信号であり、全く同じ信号であってもよい。
一例として、タイミング補正部211−1は、ディレイラインを備え、遅延させることが必要な信号を、遅延させる時間に相当する長さのディレイラインを通過させることで、複数の信号のタイミングを調整する手法が用いられてもよい。
なお、ディレイラインが用いられる場合、所定の信号のタイミングを進ませるときには、他の信号のタイミングを遅延させることで、当該所定の信号のタイミングを進ませる。
ここで、サンプリングクロック生成部212−1は、例えば、位相同期回路(PLL:Phase Locked Loop)を備え、当該PLLによって基準信号b3をサンプリングクロックc1へ変換することで、当該サンプリングクロックc1を生成する。
また、受信器213−1は、入力された校正信号g1に基づいて、当該校正信号g1をRF信号からIF信号へ周波数変換する処理を含む所定の受信処理を行い、校正IF信号i1を生成し、生成された校正IF信号i1をA/D変換器214−1に出力する。
本実施形態では、受信器213−1において、受信RF信号f1に対して行う所定の受信処理と、校正信号g1に対して行う所定の受信処理とは、同じ処理である。
なお、所定の受信処理としては、任意の処理が用いられてもよい。
本実施形態では、それぞれの受信器213−1〜213−nにおいて、受信処理によって受信IF信号h1に発生する群遅延の量と、受信処理によって校正IF信号i1に発生する群遅延の量とは、同じ(あるいは、同程度)であるとする。
特に、本実施形態では、別個な複数の受信装置21−1〜21−nを組み合わせる構成であるため、各受信装置21−1〜21−nにおける受信器213−1〜213−nの性能が異なる場合があり、各受信装置21−1〜21−nにおける遅延量(本実施形態では、群遅延量)が異なることが発生する場合がある。
また、A/D変換器214−1は、タイミング補正部211−1から入力された基準トリガa3と、サンプリングクロック生成部212−1から入力されたサンプリングクロックc1に基づいて、受信器213−1から入力された校正IF信号i1についてA/D変換を行い、当該A/D変換により得られたタイミング信号d1をカウンタ131に出力する。
なお、A/D変換器214−1から出力されるデジタル信号j1およびタイミング信号d1は、それぞれ、同相成分(I成分)と直交成分(Q成分)を有するデジタル信号である。
なお、当該所定の処理部は、任意のところに備えられてもよく、例えば、受信部101において、n個の受信装置21−1〜21−nとは別体で備えられてもよく、あるいは、n個の受信装置21−1〜21−nのうちのいずれか1個に備えられてもよく、あるいは、n個の受信装置21−1〜21−nのうちのいずれか2個以上に備えられてもよい。
カウンタ131は、複数の信号のタイミング差を検出する機能を有する。本実施形態では、カウンタ131は、入力されたn個のタイミング信号d1のうちの1個のタイミング信号d1を基準として、当該基準信以外の各タイミング信号d1について当該基準に対する位相差を検出する。
一例として、受信装置21−1におけるタイミング信号d1を基準とする場合、カウンタ131は、他の各受信装置21−2〜21−nにおけるタイミング信号d1について当該基準のタイミング信号d1(受信装置21−1におけるタイミング信号d1)との位相差を検出する。
また、本実施形態では、カウンタ131は、基準となる受信装置については、位相差の検出結果として、ゼロ(0)の情報をタイミング補正値生成部132に出力する。
このように、本実施形態では、カウンタ131は、位相差の検出結果として、各受信装置21−1〜21−nに対応するn個の位相差の検出結果の情報をタイミング補正値生成部132に出力する。
また、本実施形態では、群遅延を例として説明するが、群遅延以外の任意の遅延によっても影響される場合には、当該遅延も考慮されてもよい。
また、本実施形態では、受信器213−1〜213−nにおける信号の遅延(本実施形態では、群遅延)を例として説明するが、他の構成部における信号の遅延によっても影響される場合には、当該遅延も考慮されてもよい。
また、タイミング信号d1の基準とする受信装置(受信装置21−1〜21−nのうちのいずれか)は、例えば、あらかじめ定められた所定の条件に基づいて、カウンタ131などにおいて決定されてもよい。一例として、当該所定の条件として、A/D変換器214−1〜214−nからカウンタ131に出力されるタイミング信号d1(同じ校正信号の部分から生成されたタイミング信号d1)について、最も早くカウンタ131に到達したタイミング信号d1(つまり、最も遅延が小さいタイミング信号d1)を基準とする、という条件が用いられてもよい。
ここで、本実施形態では、各受信装置21−1〜21−nにおけるタイミング補正値e1として、各受信装置21−1〜21−nについて検出された位相差の情報を時間差の情報へ変換した情報が用いられる。
また、基準となるタイミング信号d1と比べて早い他のタイミング信号d1については、時間差の情報として、位相差の分だけ進ませる進み時間の情報がタイミング補正値e1として用いられる。
ここで、本実施形態では、校正信号g1としては、受信RF信号f1の周波数と同じ周波数を有する信号が用いられる。校正信号g1の波形としては、任意の波形が用いられてもよく、例えば、正弦波のように連続波であってもよく、あるいは、パルス波のように不連続波であってもよい。なお、校正信号g1の周波数と受信RF信号f1の周波数とは、例えば、検出部113におけるタイミングのずれ(位相差)の計測(検出)の精度が実用上で有効であれば、多少異なってもよい。
また、他の例として、校正信号g1として、送信装置11から送信される信号あるいは当該信号が任意に処理された信号が用いられてもよい。
図3に示されたグラフでは、横軸に時間t0〜t11を表わしており、縦軸にn個の受信装置21−1〜21−nのそれぞれについてタイミング信号311−1〜311−n(校正信号g1に基づくタイミング信号d1)の時間範囲および基準トリガa3に応じたタイミングT1〜Tnを示してある。なお、図3では、3個の受信装置(受信装置21−1、受信装置21−2、受信装置21−n)について例示してあり、他の受信装置については図示を省略してある。
また、基準トリガa3に応じたタイミングT1〜Tnは、各A/D変換器214−1〜214−nに入力される基準トリガa1に応じたタイミングである。当該タイミングは、各受信装置21−1〜21−nごとに異なり得るタイミングである。
本実施形態では、このような補正後の基準トリガa3のタイミングが実現されるように、タイミング補正値生成部132によるタイミング補正値の生成と、タイミング補正部211−1〜211−nによるタイミング補正が行われる。例えば、タイミング補正部211−1〜211−nは、入力された基準信号b2に基づいて、当該基準信号b2のタイミングに合った補正後の基準トリガa3を生成してもよい。
図3の例では、受信装置21−2におけるタイミング信号311−2は、基準のタイミング信号311−1と比べて、遅延している。受信装置21−2については、タイミング信号311−2の時間範囲は、時間t4と時間t5との間の時間に開始して、時間t10と時間t11との間の時間に終了している。そして、時間t5のタイミングが基準トリガa3に応じたタイミングT2となっている。
図3の例では、受信装置21−nにおけるタイミング信号311−nは、基準のタイミング信号311−1と比べて、遅延している。受信装置21−nについては、タイミング信号311−nの時間範囲は、時間t3と時間t4との間の時間に開始して、時間t9と時間t10との間の時間に終了している。そして、時間t4のタイミングが基準トリガa3に応じたタイミングTnとなっている。
これにより、アレイアンテナ装置1では、複数の受信装置21−1〜21−nを組み合わせて、これら複数の受信装置21−1〜21−nに備えられたすべてのアンテナをアレイアンテナとして使用する場合に、それぞれの受信装置21−1〜21−nにおける遅延量の差を補正して、タイミングの同期を取ることができ、タイミングのずれによって生じるアンテナ性能の劣化を防止することができる。
これにより、アレイアンテナ装置1では、信号の位相差に関する情報に基づいて、それぞれの受信装置21−1〜21−nにおける遅延量の差を補正して、タイミングの同期を取ることができる。
これにより、アレイアンテナ装置1では、それぞれの受信装置21−1〜21−nにおける群遅延量の差を補正して、タイミングの同期を取ることができる。
また、上記実施形態によれば、アレイアンテナ装置1において行われる処理の方法(アレイアンテナ処理方法)を実現することができる。
図4に示される構成が、図1に示される構成の代わりに用いられてもよい。
アレイアンテナ装置401は、n個の送信装置411−1〜411−nと、n個の受信装置421−1〜421−nと、n個のアレイアンテナ部431−1〜431−nを備える。
図4の例では、1個の送信装置411−p(pは1〜nの範囲の各整数を表す)と、1個の受信装置421−pと、1個のアレイアンテナ部431−pとが組み合わされ、このような組み合わせがn個ある。そして、それぞれの組み合わせにおいて、送信装置411−pおよび受信装置421−pは、アレイアンテナ部431−pを共用する。それぞれの組み合わせにおいて、送信装置411−pはアレイアンテナ部431−pを使用して信号を無線により送信し、当該信号が対象物によって反射された信号を受信装置421−pはアレイアンテナ部431−pを使用して受信する。そして、アレイアンテナ装置401において、例えば、n個の受信装置421−1〜421−nにより取得された受信信号(例えば、A/D変換後のデジタル信号)をすべてのアンテナについて合成することで、当該対象物の検知を行う。
また、各受信装置421−1〜421−nの構成および動作としては、同じであってもよく、あるいは、異なるものがあってもよい。
また、各アレイアンテナ部431−1〜431−nの構成および動作としては、同じであってもよく、あるいは、異なるものがあってもよい。例えば、各アレイアンテナ部431−1〜431−nが有するアンテナの数としては、同じであってもよく、あるいは、異なるものがあってもよい。
なお、本変形例では、アレイアンテナ装置401は、n個の送信装置411−1〜411−nと、n個の受信装置421−1〜421−nを含むが、他の構成例として、n個の送信装置411−1〜411−nのうちの1個以上を含まなくてもよい。
図5に示される構成が、図1に示される構成の代わりに用いられてもよい。
アレイアンテナ装置501は、1個の送信装置511と、n個の受信装置521−1〜521−nと、n個のアレイアンテナ部531−1〜531−nを備える。
図5の例では、1個の受信装置521−p(pは1〜nの範囲の各整数を表す)と、1個のアレイアンテナ部531−pとが組み合わされ、このような組み合わせがn個ある。
また、送信装置511は、すべてのアレイアンテナ部531−1〜531−nを受信装置521−1〜521−nと共用する。
そして、送信装置511は、n個のアレイアンテナ部531−1〜531−nを使用して信号を無線により送信する。それぞれの組み合わせにおいて、当該信号が対象物によって反射された信号を受信装置521−pはアレイアンテナ部531−pを使用して受信する。そして、アレイアンテナ装置501において、例えば、n個の受信装置521−1〜521−nにより取得された受信信号(例えば、A/D変換後のデジタル信号)をすべてのアンテナについて合成することで、当該対象物の検知を行う。
また、各アレイアンテナ部531−1〜531−nの構成および動作としては、同じであってもよく、あるいは、異なるものがあってもよい。例えば、各アレイアンテナ部531−1〜531−nが有するアンテナの数としては、同じであってもよく、あるいは、異なるものがあってもよい。
なお、本変形例では、アレイアンテナ装置501は、送信装置511と、n個の受信装置521−1〜521−nを含むが、他の構成例として、送信装置511を含まなくてもよい。
なお、ここでいう「コンピュータシステム」とは、オペレーティングシステム(OS)あるいは周辺機器等のハードウェアを含むものであってもよい。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、フラッシュメモリ等の書き込み可能な不揮発性メモリ、DVD(Digital Versatile Disc)等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。
また、上記のプログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク(通信網)あるいは電話回線等の通信回線(通信線)のように情報を伝送する機能を有する媒体のことをいう。
また、上記のプログラムは、前述した機能の一部を実現するためのものであってもよい。さらに、上記のプログラムは、前述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル(差分プログラム)であってもよい。
このように、各機能部は、ソフトウェア機能部であってもよく、または、LSI等のハードウェア機能部であってもよい。
Claims (5)
- 複数のアンテナと、複数の前記アンテナにより受信された信号を処理する受信器と、前記受信器により処理された信号についてA/D変換を行うA/D変換器と、を含む複数の受信装置と、
所定の校正信号が前記受信器により処理された後に前記A/D変換器によりA/D変換された結果の信号に基づいて、複数の前記受信装置における処理の遅延差に関する情報を検出する検出部と、
前記検出部により検出された前記情報に基づいて、前記受信装置に含まれる前記A/D変換器により行われるA/D変換のタイミングを補正するタイミング補正部と、
を備えるアレイアンテナ装置。 - 前記検出部は、前記情報として、前記信号の位相差に関する情報を検出する、
請求項1に記載のアレイアンテナ装置。 - 前記遅延差は、群遅延量の差を含む、
請求項1または請求項2のいずれか1項に記載のアレイアンテナ装置。 - 複数のアンテナと、複数の前記アンテナにより受信された信号を処理する受信器と、前記受信器により処理された信号についてA/D変換を行うA/D変換器と、を含む複数の受信装置について、
検出部が、所定の校正信号が前記受信器により処理された後に前記A/D変換器によりA/D変換された結果の信号に基づいて、複数の前記受信装置における処理の遅延差に関する情報を検出し、
タイミング補正部が、前記検出部により検出された前記情報に基づいて、前記受信装置に含まれる前記A/D変換器により行われるA/D変換のタイミングを補正する、
アレイアンテナ処理方法。 - 前記検出部が、前記情報として、前記信号の位相差に関する情報を検出する、
請求項4に記載のアレイアンテナ処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017179431A JP6768618B2 (ja) | 2017-09-19 | 2017-09-19 | アレイアンテナ装置およびアレイアンテナ処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017179431A JP6768618B2 (ja) | 2017-09-19 | 2017-09-19 | アレイアンテナ装置およびアレイアンテナ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019056569A JP2019056569A (ja) | 2019-04-11 |
JP6768618B2 true JP6768618B2 (ja) | 2020-10-14 |
Family
ID=66107347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017179431A Active JP6768618B2 (ja) | 2017-09-19 | 2017-09-19 | アレイアンテナ装置およびアレイアンテナ処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6768618B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114114203A (zh) * | 2020-08-31 | 2022-03-01 | 上海禾赛科技有限公司 | 激光雷达及其控制方法、寻址电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1194936A (ja) * | 1997-09-19 | 1999-04-09 | Toshiba Corp | 受信装置 |
JP3226906B2 (ja) * | 1999-09-24 | 2001-11-12 | 埼玉日本電気株式会社 | 局部発振信号供給方法およびその回路 |
US7031669B2 (en) * | 2002-09-10 | 2006-04-18 | Cognio, Inc. | Techniques for correcting for phase and amplitude offsets in a MIMO radio device |
JP4194404B2 (ja) * | 2003-03-31 | 2008-12-10 | 日本無線株式会社 | アレイアンテナ通信装置 |
US10571550B2 (en) * | 2015-02-13 | 2020-02-25 | University Of Alaska Fairbanks | Signal correction for environmental distortion |
JP6422834B2 (ja) * | 2015-08-20 | 2018-11-14 | 日本電信電話株式会社 | アレーアンテナ装置および遅延補償方法 |
-
2017
- 2017-09-19 JP JP2017179431A patent/JP6768618B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019056569A (ja) | 2019-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9473181B1 (en) | Digital combiner for phased-array RF receivers | |
US20140266354A1 (en) | Digital phase-locked loop | |
KR101840919B1 (ko) | 감소한 주파수 시그널링을 사용하여 다수의 오실레이터를 동기화하는 시스템 및 방법 | |
US10101439B2 (en) | Apparatus and method for controlling power of vehicle radar | |
US9581700B2 (en) | Method and apparatus tracking global navigation satellite system (GNSS) | |
US9093996B2 (en) | Direct digital synthesizer, reference frequency generating device, and sine wave outputting method | |
JP6768618B2 (ja) | アレイアンテナ装置およびアレイアンテナ処理方法 | |
US11757462B2 (en) | Analog-to-digital conversion circuit and receiver including same | |
US10212011B2 (en) | Wireless device and method for controlling phase | |
US9319050B1 (en) | Multiple synchronizable signal generators using a single field programmable gate array | |
US9685961B2 (en) | High resolution timing device and radar detection system having the same | |
KR101635425B1 (ko) | 위상 배열 레이더 시스템 및 이의 위상 보정 방법 | |
JP5677490B2 (ja) | 測角装置 | |
US11133809B2 (en) | Method and circuit for determining phase continuity of a local oscillator signal, and local oscillator signal generation circuit | |
US8855242B2 (en) | Data receiving circuit, information processing apparatus, a computer readable storage medium, and data receiving method | |
JP2017143411A (ja) | タイムインターリーブ型ad変換装置、受信装置、及び通信装置 | |
Corum et al. | Evaluation of phase error in a software-defined radio network testbed | |
US10031169B2 (en) | Apparatus and method for detecting phase lock in an electronic device | |
JP5306516B2 (ja) | 測位装置 | |
US8660209B2 (en) | Transmitter and frequency deviation reduction method thereof | |
KR101052282B1 (ko) | 디지털 고주파 기억장치의 클럭 동기화 장치 | |
KR101333596B1 (ko) | 전파수신장치간의 tdoa보정장치 및 방법 | |
JP6659642B2 (ja) | アレイアンテナ装置およびキャリブレーション方法 | |
US10075311B2 (en) | Clock correction method and circuit utilizing training sequence to correct oscillator output, and reference clock generation method and circuit utilizing training sequence to generate reference clock | |
JP6735632B2 (ja) | 信号処理装置、信号処理方法及び信号処理プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200923 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6768618 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |