JP6765374B2 - 情報処理装置及び情報処理方法 - Google Patents

情報処理装置及び情報処理方法 Download PDF

Info

Publication number
JP6765374B2
JP6765374B2 JP2017537156A JP2017537156A JP6765374B2 JP 6765374 B2 JP6765374 B2 JP 6765374B2 JP 2017537156 A JP2017537156 A JP 2017537156A JP 2017537156 A JP2017537156 A JP 2017537156A JP 6765374 B2 JP6765374 B2 JP 6765374B2
Authority
JP
Japan
Prior art keywords
test
communication
machine
information processing
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017537156A
Other languages
English (en)
Other versions
JPWO2017037914A1 (ja
Inventor
裕梨 中野
裕梨 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017037914A1 publication Critical patent/JPWO2017037914A1/ja
Application granted granted Critical
Publication of JP6765374B2 publication Critical patent/JP6765374B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Description

本発明は、情報処理装置及び情報処理方法に関し、特に、通信試験を行うための試験プログラムを生成する情報処理装置及び情報処理方法に関する。
近年、競争的に事業を推進するため、組込みシステムの開発においてもグローバルかつスピーディーな製品展開が要求されることが多い。このような要求に対する開発効率化策として、効率的に組み込み機器の通信試験を実現する自動試験環境が構築されつつある。しかし、通信は、論理上膨大な数の組み合わせがあり、網羅的な通信試験の実現は著しく困難である。
例えば、空調又は照明等の組み込み機器の通信試験では、網羅的に試験を実施する必要がある。しかしながら、そのような網羅的な通信試験は、試験項目の組み合わせが莫大であり、人手で作成することは極めて困難である。
そのため、テスト範囲を自由に設定し、そのテスト範囲の中で、意味のない事象又は状態の場合分けを除いた合理的なテストケースを自動生成することにより、合理的な試験仕様を作成する方法が、特許文献1に記載されている。
特開平11−353348号公報
特許文献1に記載されている従来技術では、状態遷移図で記述された仕様に基づいて、テストケースを作成するテストケース作成支援装置が、テスト範囲を自由に設定し、そのテスト範囲の中で、意味のない事象及び状態の場合分けを除いた合理的なテストケースを自動生成する。
しかしながら、従来技術は、網羅的な試験項目を検査するものではないといった問題点を有する。
そこで、本発明は、網羅的な通信試験を実行することのできる試験プログラムを自動的に生成できるようにすることを目的とする。
本発明の一態様に係る情報処理装置は、通信試験を行う試験機及び前記通信試験を受ける被試験機の複数の組み合わせに含まれる特定の組み合わせを示す試験構成情報の入力を受ける入力部と、前記試験構成情報と、前記複数の組み合わせの各々における全ての試験項目を示す動作仕様情報と、を記憶する記憶部と、前記試験構成情報で示される前記特定の組み合わせに対応する前記全ての試験項目を前記動作仕様情報から特定し、当該特定された全ての試験項目を検査する試験プログラムを生成する制御部と、を備えることを特徴とする。
本発明の一態様に係る情報処理方法は、通信試験を行う試験機及び前記通信試験を受ける被試験機の複数の組み合わせに含まれる特定の組み合わせを示す試験構成情報の入力を受け、前記試験構成情報から、前記特定の組み合わせを特定し、前記複数の組み合わせの各々における全ての試験項目を示す動作仕様情報から、前記特定の組み合わせに対応する全ての試験項目を特定し、前記特定された全ての試験項目を検査する試験プログラムを生成することを特徴とする。
本発明の一態様によれば、試験機及び被試験機の組み合わせ毎に全ての試験項目を特定することができるため、網羅的な通信試験を実行することのできる試験プログラムを自動的に生成することができる。
実施の形態に係る情報処理装置としての試験プログラム生成装置を用いて通信試験を行う通信試験システムの構成を概略的に示すブロック図である。 実施の形態に係る試験プログラム生成装置の構成を概略的に示すブロック図である。 実施の形態における機種情報テーブルの概略図である。 実施の形態における通信仕様テーブルの概略図である。 実施の形態における通信コマンドテーブルの概略図である。 (A)及び(B)は、試験プログラム生成装置のハードウェア構成の例を示す概略図である。 実施の形態に係る試験プログラム生成装置の動作を示すフローチャートである。
実施の形態.
図1は、実施の形態に係る情報処理装置としての試験プログラム生成装置110を用いて通信試験を行う通信試験システム100の構成を概略的に示すブロック図である。
通信試験システム100では、試験構成情報101及び動作仕様情報102が試験プログラム生成装置110に入力される。そして、試験プログラム生成装置110は、試験構成情報101及び動作仕様情報102に基づいて、試験プログラム103を生成して、それを試験機模擬ツール140に与える。試験機模擬ツール140は、与えられた試験プログラム103を実行することで、被試験機150の通信試験を行い、合否判定を行う。
なお、本実施の形態における情報処理方法は、試験プログラム生成装置110で行われる方法である。
試験プログラム生成装置110及び試験機模擬ツール140は、PC(Personal Computer)170により実現される。被試験機150は、専用のインタフェース、又は、ネットワークインタフェース等の汎用のインタフェースによりPC170に接続されている。
図2は、試験プログラム生成装置110の構成を概略的に示すブロック図である。
試験プログラム生成装置110は、表示部111と、入出力部112と、操作部113と、データ管理部114と、制御部118とを備える。
表示部111は、ユーザが可視可能な画面を表示する。
入出力部112は、情報の入力を受け付ける入力部及び情報を出力する出力部として機能する。例えば、入出力部112は、試験構成情報101及び動作仕様情報102を試験プログラム生成装置110に入力する機能を有する。入力された試験構成情報101及び動作仕様情報102は、データ管理部114に記憶される。
操作部113は、操作の入力を受け付ける。
データ管理部114は、試験プログラム生成装置110で必要な情報(データ)を記憶する記憶部である。
データ管理部114は、試験構成情報記憶部115と、動作仕様情報記憶部116と、試験プログラム記憶部117とを備える。
試験構成情報記憶部115は、通信試験を行う試験機である組み込み機器及び通信試験を受ける被試験機である組み込み機器の複数の組み合わせの中から、特定の組み合わせを示す試験構成情報101を記憶する。
試験構成情報101は、組み込み機器の機種、自己アドレス、試験機及び被試験機の分別、グループ情報及び組み込み機器の通し番号を含む。
組み込み機器の機種は、組み込み機器の名称を示す識別情報である機種名と、バージョンとにより識別される。そのため、試験構成情報101は、図3に示されているような機種情報テーブル160を含んでいる。
図3に示されているように、機種情報テーブル160は、組み込み機器列160aと、種類列160bとを有する。
組み込み機器列160aは、試験機又は被試験機となる組み込み機器の機種名を格納する。
種類列160bは、組み込み機器列160aで識別される組み込み機器のバージョンを格納する。
自己アドレスは、組み込み機器が送受信する際の自機器のアドレスを示す。
試験機及び被試験機の分別は、試験機となる組み込み機器の機種及び被試験機となる組み込み機器の機種を示す。
グループ情報は、組み込み機器が属するグループを示す。
組み込み機器の通し番号は、組み込み機器を識別するための番号を示す。
以上のように、試験構成情報101は、試験を行う組み込み機器(試験機)及び試験を受ける組み込み機器(被試験機)の組み合わせを示す。なお、試験機及び被試験機は、それぞれ組み込み機器の機種により識別される。また、試験構成情報101は、一又は複数の組み合わせを示せばよい。
なお、試験構成情報101は、試験構成情報記憶部115の中に元々保管してあってもよいし、入出力部112を介して、試験プログラム生成装置110の外部から読み込まれてもよい。
動作仕様情報記憶部116は、通信試験を行う試験機である組み込み機器及び通信試験を受ける被試験機である組み込み機器の複数の組み合わせの各々における全ての試験項目を示す動作仕様情報102を記憶する。
動作仕様情報102は、組み込み機器が送受信する要求コマンド、要求コマンドへの応答コマンド、及び、応答コマンドへの応答コマンドを含む通信コマンド、通信コマンドの送信順序及び応答コマンドのタイムアウトの時間を有する試験項目を含む。
言い換えると、動作仕様情報記憶部116は、要求コマンド及びその要求コマンドへの応答コマンド、又は、要求コマンド、その要求コマンドへの応答コマンド及びその応答コマンドへの応答コマンドといった通信パターン毎に、応答コマンドのタイムアウトの時間を特定することで、試験項目を特定する。そして、動作仕様情報記憶部116は、試験機及び被試験機の組み合わせ毎に、当該組み合わせにおいて行われる全ての通信パターンに対応する全ての試験項目を含んでいる。
ここで、組み込み機器が送受信する通信コマンドとは、組み込み機器の機種毎に解釈できる通信コマンドのことであり、動作仕様情報102は、例えば、図4に示されているような通信仕様テーブル161を含む。また、通信コマンドの意味と、組み込み機器が実際に送信する値を対応させるため、動作仕様情報102は、図5に示されているような通信コマンドテーブル162も含む。
図4に示されている通信仕様テーブル161は、通信する組み込み機器の組み合わせ毎に、送受信する通信コマンドと、送受信する通信コマンドの順番とを示す。例えば、通信仕様テーブル161は、通信する組み込み機器列161aと、対応コマンド列161bとを有する。
通信する組み込み機器列161aは、通信する組み込み機器の組み合わせを格納する。ここでは、通信する組み込み機器として、試験機及び碑試験機の組み合わせが格納されている。例えば、図4に示されている例では、通信する組み込み機器列161aの左側の組み込み機器が試験機であり、右側の組み込み機器が被試験機である。試験機及び被試験機は、それぞれ機種で識別されている。
対応コマンド列161bは、通信する組み込み機器列161aで特定される試験機及び被試験機が通信する通信コマンドが、送受信する順番で格納されている。
図5に示されている通信コマンドテーブル162は、通信コマンドの意味と、組み込み機器が実際に送信する値とを示す。例えば、通信コマンドテーブル162は、組み込み機器の通信コマンドの意味列162aと、対応する値列162bとを有する。
組み込み機器の通信コマンドの意味列162aは、通信コマンドの意味を格納する。
対応する値列162bは、組み込み機器の通信コマンドの意味列162aで特定される意味の通信コマンドが有する値を格納する。
以上のように、動作仕様情報102により、試験機及び被試験機の組み合わせ毎に、送受信する通信コマンドと、送受信する通信コマンドの順番と、応答コマンドのタイムアウトの時間とが特定される。言い換えると、動作仕様情報102により、試験機及び被試験機の組み合わせ毎に行われる全ての通信パターンに対応する全ての試験項目が示される。
なお、動作仕様情報102は、動作仕様情報記憶部116の中に元々保管してあってもよいし、入出力部112を介して、試験プログラム生成装置110の外部から読み込まれてもよい。
図2に戻り、試験プログラム記憶部117は、組み込み機器の通信試験において網羅的な組み合わせ実施し、通信試験の合否判定が可能なプログラムである試験プログラム103を記憶する。
なお、試験プログラム103は、試験プログラム記憶部117に保管されてもよいし、制御部118を介して、試験プログラム生成装置110の外部にファイル出力されてもよい。
制御部118は、試験プログラム生成装置110での処理を制御する。例えば、制御部118は、試験構成情報で示される特定の組み合わせに対応する全ての試験項目を動作仕様情報から特定し、特定された全ての試験項目を検査する試験プログラムを生成する。
制御部118は、画面表示処理部119と、試験構成取得部120と、動作仕様取得部121と、試験解析部122と、試験プログラム生成部123と、試験プログラム出力部124とを備える。
画面表示処理部119は、GUI(Graphical User Interface)画面の画面データを生成し、それを表示部111に送り、表示部111にGUI画面を表示させる。
試験構成取得部120は、データ管理部114から試験構成情報101を取得する。例えば、試験構成取得部120は、操作部113を介してユーザが指定した試験構成情報101を、データ管理部114の試験構成情報記憶部115から取得する。
動作仕様取得部121は、データ管理部114から動作仕様情報102を取得する。例えば、動作仕様取得部121は、操作部113を介してユーザが指定した動作仕様情報102を、データ管理部114の動作仕様情報記憶部116から取得する。
試験解析部122は、試験構成取得部120で取得された試験構成情報101と、動作仕様取得部121で取得された動作仕様情報102とを組み合わせ、組み込み機器の通信試験の全試験項目を解析する。例えば、試験解析部122は、試験構成取得部120で取得された試験構成情報101により、試験機と被試験機との組み合わせを特定する。そして、試験解析部122は、動作仕様取得部121で取得された動作仕様情報102により、特定された組み合わせにおいて送受信される通信コマンド、送受信される通信コマンドの順番及び応答コマンドのタイムアウトの時間を特定する。そして、特定された通信コマンド、通信コマンドの送信順及びタイムアウトの時間(合否判定基準)が、試験項目となる。
ここで、被試験機(組み込み機器の実機)に、想定しない通信コマンドが返ってきた際の通信試験を実施するアイデアは、次の通りである。被試験機(組み込み機器の実機)が試験機(PC170が仮想的に模擬した組み込み機器)に投げる要求の通信コマンドに対し、試験機がわざと想定外の応答の通信コマンドを投げるようにする。そして、試験機は、このような通信コマンドに対して、被試験機から応答される通信コマンドを検査する。これにより、被試験機(組み込み機器の実機)に想定しない通信コマンドが返ってきた際の通信試験も可能となる。以上のような通信コマンドについても動作仕様情報102に含めておくことで、想定しない通信コマンドの通信試験も実施することができる。
試験プログラム生成部123は、試験解析部122で解析された、組み込み機器の通信試験の全試験項目を検査する試験プログラム103を生成する。試験プログラム103は、試験構成情報で特定される試験機が、動作仕様情報から特定された全ての試験項目に含まれる特定の試験項目における要求コマンド又は応答コマンドを、この特定の試験項目における送信順序で、試験構成情報で特定される被試験機に送信した場合において、その試験機が、その特定の試験項目におけるタイムアウトの時間内に、その被試験機から対応する応答コマンドを受信するか否かを、動作仕様情報から特定された全ての試験項目について確認するプログラムである。
例えば、試験プログラム生成部123は、試験解析手段40で解析された全試験項目に含まれる試験項目毎に、予め用意されているプログラムに、送受信される通信コマンド、通信コマンドを送受信する順番及び合否判定基準としてのタイムアウト時間を組み込むことで、試験プログラム103を生成することができる。このようにして生成された試験プログラム103は、組み込み機器の通信試験において網羅的な組み合わせを実施し、通信試験の合否判定が可能なプログラムとなる。
試験プログラム出力部124は、試験プログラム生成部123で生成された試験プログラム103を、画面表示処理部119を介して表示部111に表示(出力)させる。また、試験プログラム出力部124は、その試験プログラム103を、入出力部112を介して、試験プログラム生成装置110の外部へファイル出力する。
以上に記載された試験プログラム生成装置110は、図6(A)に示されているように、ディスプレイ171、インタフェース172、操作装置173、メモリ174及びプロセッサ175を備えるPC170により実現することができる。
表示部111は、ディスプレイ171により実現することができる。
入出力部112は、インタフェース172により実現することができる。このインタフェース172は、NIC(Network Interface Card)、又は、USB(Universal Serial Bus)等で構成することができる。
データ管理部114は、一又は複数のメモリ174により実現することができる。なお、試験構成情報記憶部115、動作仕様情報記憶部116及び試験プログラム記憶部117のそれぞれに一又は複数のメモリ174が割り当てられていてもよい。
制御部118は、CPU(Central Processing Unit)等のプロセッサにより実現することができる。
なお、制御部118の全部又は一部は、図6(B)に示されているように、処理回路176により実現されていてもよい。処理回路176は、単一回路、復号回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ASIC(Application Specific Integrated Circuits)又はFPGA(Field Programmable Gate Array)等で構成されている。
また、図1に示されている試験機模擬ツール140も、図6(A)に示されているPC170により実現することができるが、この場合、インタフェース172に被試験機150が接続される。言い換えると、インタフェース172は、被試験機150を接続するための接続部(図示せず)として機能する。
図7は、本実施の形態に係る試験プログラム生成装置110の動作を示すフローチャートである。
入出力部112は、試験プログラム生成装置110の外部から試験構成情報101及び動作仕様情報102の入力を受ける(S10)。
制御部118は、ステップS10で入力された試験構成情報101を試験構成情報記憶部115に、動作仕様情報102を動作仕様情報記憶部116に保管する(S11)。
試験構成取得部120は、操作部113でユーザが指定した試験構成情報101を試験構成情報記憶部115から取得する(S12)。
また、動作仕様取得部121は、操作部113でユーザが指定した動作仕様情報102を動作仕様情報記憶部116から取得する(S13)。
試験解析部122は、取得された試験構成情報101の構成要素と、取得された動作仕様情報102の構成要素とを組み合わせることで、組み込み機器の通信試験の網羅的な試験項目を解析する(S14)。
試験プログラム生成部123は、ステップS14で試験解析部122が解析した試験項目に従って、組み込み機器の通信試験における網羅的な試験項目を実行し、かつ、試験の合否判定が可能なプログラムを、試験プログラム103として生成する(S15)。そして、試験プログラム生成部123は、生成されたプログラムを試験プログラム記憶部117に保管する。
試験プログラム出力部124は、ステップS15で生成された試験プログラム103を、画面表示処理部119を介して、表示部111に表示させる(S16)。
また、試験プログラム出力部124は、ステップS15で生成された試験プログラム103を、入出力部112を介して、試験プログラム生成装置110の外部にファイル出力する(S17)。
以上のように、試験プログラム生成装置110は、試験項目の組み合わせを抽出し、組み込み機器の通信試験を網羅的に実行可能な試験プログラムを出力する。この試験プログラムを実行することにより、組み込み機器の網羅的な通信試験の合否判定が可能となる。これにより、組み込み機器の通信試験技術の向上が期待され、市場での不具合減少に繋がる。
以上のように、本実施の形態によれば、試験構成情報で示される特定の組み合わせにおける全ての試験項目を動作仕様情報から特定することができるため、網羅的な通信試験を自動的に実行することのできる試験プログラムを容易に生成することができる。
動作仕様情報は、試験機及び被試験機の複数の組み合わせの各々において行われる全ての通信パターンに対応する全ての試験項目を示しているため、その組み合わせ毎に行われる通信パターンを全て検査することができる。
なお、試験項目には、要求コマンド及び応答コマンドを含む通信コマンド、この通信コマンドの送信順序、及び、応答コマンドのタイムアウトの時間が含まれるため、通信コマンドに対応する応答コマンドを受け取るまでの時間を確認する試験を実行する試験プログラムを容易に生成することができる。
また、この試験プログラムは、特定の試験機が、動作仕様情報で特定された全ての試験項目に含まれる特定の試験項目における要求コマンド又は応答コマンドを、動作仕様情報で特定の試験項目における送信順序で、特定の被試験機に送信した場合において、その試験機が、その特定の試験項目におけるタイムアウトの時間内に、その被試験機からの対応する応答コマンドを受信するか否かを、特定された全ての試験項目について確認するプログラムである。このため、試験構成情報及び動作仕様情報に基づいて、網羅的な通信試験を行う試験プログラムを容易に生成することができる。
このような試験プログラムは、その一方の機器が、その特定の試験項目におけるタイムアウトの時間内に、その他方の機器から対応する応答コマンドを受信しない場合に、通信試験に合格しなかったと判断するプログラムであるため、容易に通信試験の合否を判定することができる。
また、動作仕様情報には、試験機からその被試験機が想定していない応答コマンドを送信する試験項目を含めることで、このような応答コマンドを受けた取った機器における動作についても試験することができる。
さらに、動作仕様情報及び試験構成情報を入力する入力部をさらに備えることにより、これらの情報を試験プログラム生成装置110の外部において容易に生成することができる。
100 通信試験システム、 110 試験プログラム生成装置、 111 表示部、 112 入出力部、 113 操作部、 114 データ管理部、 115 試験構成情報記憶部、 116 動作仕様情報記憶部、 117 試験プログラム記憶部、 118 制御部、 119 画面表示処理部、 120 試験構成取得部、 121 動作仕様取得部、 122 試験解析部、 123 試験プログラム生成部、 124 試験プログラム出力部、 140 試験機模擬ツール。

Claims (8)

  1. 通信試験を行う試験機及び前記通信試験を受ける被試験機の複数の組み合わせに含まれる特定の組み合わせを示す試験構成情報の入力を受ける入力部と、
    前記試験構成情報と、前記複数の組み合わせの各々における全ての試験項目を示す動作仕様情報と、を記憶する記憶部と、
    前記試験構成情報で示される前記特定の組み合わせに対応する前記全ての試験項目を前記動作仕様情報から特定し、当該特定された全ての試験項目を検査する試験プログラムを生成する制御部と、を備えること
    を特徴とする情報処理装置。
  2. 前記動作仕様情報は、前記複数の組み合わせの各々において行われる全ての通信パターンに対応する全ての試験項目を示すこと
    を特徴とする請求項1に記載の情報処理装置。
  3. 前記試験項目は、要求コマンド及び応答コマンドを含む通信コマンド、当該通信コマンドの送信順序、及び、当該応答コマンドのタイムアウトの時間を含むこと
    を特徴とする請求項1又は2に記載の情報処理装置。
  4. 前記試験プログラムは、前記特定の組み合わせにおける試験機が、前記特定された全ての試験項目に含まれる特定の試験項目における通信コマンドを、当該特定の試験項目における送信順序で、前記特定の組み合わせにおける被試験機に送信した場合において、前記試験機が、当該特定の試験項目におけるタイムアウトの時間内に、前記被試験機から対応する応答コマンドを受信するか否かを、前記特定された全ての試験項目について確認するプログラムであること
    を特徴とする請求項3に記載の情報処理装置。
  5. 前記試験プログラムは、前記試験機が、前記特定の試験項目におけるタイムアウトの時間内に、前記被試験機から対応する応答コマンドを受信しない場合に、前記通信試験に合格しなかったと判断するプログラムであること
    を特徴とする請求項4に記載の情報処理装置。
  6. 前記動作仕様情報は、前記試験機から前記被試験機が想定していない応答コマンドを送信する試験項目を含むこと
    を特徴とする請求項4又は5に記載の情報処理装置。
  7. 前記入力部は、さらに前記試験構成情報の入力を受けること
    を特徴とする請求項1から6の何れか一項に記載の情報処理装置。
  8. 通信試験を行う試験機及び前記通信試験を受ける被試験機の複数の組み合わせに含まれる特定の組み合わせを示す試験構成情報の入力を受け、
    前記試験構成情報から、前記特定の組み合わせを特定し、
    前記複数の組み合わせの各々における全ての試験項目を示す動作仕様情報から、前記特定の組み合わせに対応する全ての試験項目を特定し、
    前記特定された全ての試験項目を検査する試験プログラムを生成すること
    を特徴とする情報処理方法。
JP2017537156A 2015-09-03 2015-09-03 情報処理装置及び情報処理方法 Active JP6765374B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/075066 WO2017037914A1 (ja) 2015-09-03 2015-09-03 情報処理装置及び情報処理方法

Publications (2)

Publication Number Publication Date
JPWO2017037914A1 JPWO2017037914A1 (ja) 2018-03-08
JP6765374B2 true JP6765374B2 (ja) 2020-10-07

Family

ID=58186785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017537156A Active JP6765374B2 (ja) 2015-09-03 2015-09-03 情報処理装置及び情報処理方法

Country Status (2)

Country Link
JP (1) JP6765374B2 (ja)
WO (1) WO2017037914A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111198787B (zh) * 2018-11-16 2021-11-02 长鑫存储技术有限公司 测试程序生成方法、装置、存储介质及电子设备
JP7140719B2 (ja) * 2019-07-04 2022-09-21 アンリツ株式会社 測定装置及び測定方法
JP7508841B2 (ja) 2020-04-07 2024-07-02 日本電気株式会社 システム検証プログラム生成装置、システム検証プログラム生成方法およびシステム検証プログラム生成プログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693234B2 (ja) * 1992-08-21 1994-11-16 株式会社高度通信システム研究所 相互接続試験方式
JP2006031354A (ja) * 2004-07-15 2006-02-02 Renesas Technology Corp テストプログラム生成装置及びテストプログラム生成システム
JP4847481B2 (ja) * 2008-02-01 2011-12-28 アンリツエンジニアリング株式会社 試験項目生成装置及び方法、ネットワーク試験支援装置及び方法、試験項目生成装置及びネットワーク試験支援装置を実現するためのコンピュータプログラム
JP5402304B2 (ja) * 2009-06-25 2014-01-29 富士通株式会社 診断プログラム、診断装置、診断方法
JP5963316B2 (ja) * 2014-02-20 2016-08-03 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 生成装置、生成方法、及び、プログラム

Also Published As

Publication number Publication date
JPWO2017037914A1 (ja) 2018-03-08
WO2017037914A1 (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
CN109302522B (zh) 测试方法、装置以及计算机系统和介质
CN110502374A (zh) 识别自动测试时设备故障的根本原因的流量捕获调试工具
US8997034B2 (en) Emulation-based functional qualification
US8356272B2 (en) Logic verification module apparatus to serve as a hyper prototype for debugging an electronic design that exceeds the capacity of a single FPGA
TW201433802A (zh) 在中央控制器電腦系統上用以支援協定獨立元件測試之圖形使用者介面實施態樣技術
CN107797928B (zh) 仪控系统平台逻辑算法块测试装置和方法
CN105117262B (zh) 一种任务自动化执行方法
JP6765374B2 (ja) 情報処理装置及び情報処理方法
US10592703B1 (en) Method and system for processing verification tests for testing a design under test
US11200129B2 (en) Performance evaluation for an electronic design under test
TW201216048A (en) Test system
CN109407655B (zh) 一种调试芯片的方法及装置
JP6275009B2 (ja) 試験装置及び試験プログラム
TW201522999A (zh) 使用測試向量測試連接插槽之系統及其方法
US20140281719A1 (en) Explaining excluding a test from a test suite
JP5067266B2 (ja) Jtag機能付き集積回路ボード
CN110704252A (zh) 一种基于云端动态管理的自动测试装置和测试方法
Arzenšek et al. Criteria for selecting mobile application testing tools
JP5532134B2 (ja) 半導体集積回路装置、その制御方法及び情報処理装置
CN107679266A (zh) 闪存电路的仿真方法及仿真装置
KR101648969B1 (ko) 메시지 기반 테스트를 위한 테스트 서버 및 그 방법
US20130117610A1 (en) Emulator verification system, emulator verification method
WO2016135821A1 (ja) 検査装置、検査方法、及び、プログラム
CN113342632A (zh) 仿真数据自动化处理方法、装置、电子设备及存储介质
CN113238964A (zh) 测试用例集合生成方法、装置及电子设备

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200915

R150 Certificate of patent or registration of utility model

Ref document number: 6765374

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250