JP6756232B2 - Dcdcコンバータ - Google Patents

Dcdcコンバータ Download PDF

Info

Publication number
JP6756232B2
JP6756232B2 JP2016204293A JP2016204293A JP6756232B2 JP 6756232 B2 JP6756232 B2 JP 6756232B2 JP 2016204293 A JP2016204293 A JP 2016204293A JP 2016204293 A JP2016204293 A JP 2016204293A JP 6756232 B2 JP6756232 B2 JP 6756232B2
Authority
JP
Japan
Prior art keywords
time
circuit
state
mosfet
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016204293A
Other languages
English (en)
Other versions
JP2018068002A (ja
Inventor
雄治 山田
雄治 山田
智晃 山本
智晃 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016204293A priority Critical patent/JP6756232B2/ja
Publication of JP2018068002A publication Critical patent/JP2018068002A/ja
Application granted granted Critical
Publication of JP6756232B2 publication Critical patent/JP6756232B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、DCDCコンバータに関する。
同期整流型のDCDCコンバータにおいては、過電流保護などの異常検出を行う機能として、直流電流を検出して異常判定をするものがある。例えば、直列接続した2個のスイッチング素子の共通接続点からコイルに通電する構成において、直流電源とスイッチング素子との間に電流検出用の抵抗を設け、またグランド側のスイッチング素子とグランドとの間に電流検出用の抵抗を設けたり、あるいは、コイルと直列に電流検出用の抵抗を設けることで検出する構成がある。
上記構成においては、常に電流検出用の抵抗に電流が流れることになるため電流値の2乗に比例して発生する電力損失が大きくなる。そのため、入力電源とスイッチング素子との間のみに電流検出用の抵抗を設けて異常を検出する方法が用いられる。
また、同期整流型のDCDCコンバータでは出力端子が過電圧状態になる場合に、グランド側のスイッチング素子をオンさせて放電することで出力電圧を所定電圧以下となるように制御する。この場合、負荷の状態に応じて過電圧が発生している場合には、この制御によって出力電圧を適正な状態になるように制御することができる。
しかしながら、出力端子が高電位の電源などと接触することで発生する過電圧状態では、次のような不具合がある。すなわち、制御動作では、出力端子の過電圧を解消するために、グランド側のスイッチング素子をオンさせて放電することにより出力端子の電圧を所定電圧以下となるように駆動する。ところが上記した入力電源とスイッチング素子との間のみに電流検出用の抵抗を設けて異常を検出する方式では、グランド側のスイッチング素子の過電流が検出されないので、この状態が継続するとスイッチング素子が故障に至る可能性がある。
特開2005−65447号公報
本発明は、上記事情を考慮してなされたもので、その目的は、電流検出抵抗を設ける構成をなくし、出力端子の過電圧状態でもグランド側のスイッチング素子が故障するのを防止できるDCDCコンバータを提供することにある。
請求項1に記載のDCDCコンバータは、直流電源(2)と出力端子との間に接続される第1スイッチング素子(4)と、前記直流電源よりも低い電位の端子と前記出力端子との間に接続される第2スイッチング素子(5)と、前記出力端子の電圧を検出して前記出力端子の電圧が所定電位になるように前記第1スイッチング素子および前記第2スイッチング素子を駆動する制御回路(9)と、前記出力端子の過電圧が継続する状態を検出する判定回路(13a)と、前記判定回路により前記出力端子の過電圧が継続する状態が検出されたときに前記第2スイッチング素子をオフ状態にする停止回路(12)とを備え、前記判定回路(13a)は、前記第2スイッチング素子の所定期間内でのオン状態の累積時間が第2の時間を超える場合に、前記出力端子の過電圧が継続する状態を検出する
上記構成を採用することにより、制御回路は、出力端子の電圧が過電圧レベルまで上昇すると、第1スイッチング素子のオン時間を短くし、第2スイッチング素子のオン時間を長くすることで、出力電圧を低下させるように制御する。また、制御回路は、出力端子の電圧が低電圧レベルになると、第1スイッチング素子のオン時間を長くし、第2スイッチング素子のオン時間を短くすることで、出力電圧を上昇させるように制御する。
そして、出力端子が何らかの原因で電源端子と接触するなどして高電圧の状態となっている場合には、上記のように第1スイッチング素子がオフ状態となり、第2スイッチング素子のオン状態が継続することになる。判定回路は、このように出力電圧が過電圧レベルに上昇した状態が継続した状態を検出し、停止回路により第2スイッチング素子を停止させるようになる。この結果、第2スイッチング素子に過電流が流れて故障に至るのを防止することができる。
第1実施形態を示す電気的構成図 制御動作のフローチャート 各部のタイムチャート 第2実施形態を示す電気的構成図 制御動作のフローチャート 各部のタイムチャート 第3実施形態を示す電気的構成図 制御動作のフローチャート 各部のタイムチャート 第4実施形態を示す電気的構成図 制御動作のフローチャート 各部のタイムチャート 第5実施形態を示す電気的構成図 制御動作のフローチャート 各部のタイムチャート 第6実施形態を示す電気的構成図 制御動作のフローチャート 各部のタイムチャート
(第1実施形態)
以下、本発明の第1実施形態について、図1〜図3を参照して説明する。
電気的構成を示す図1において、DCDCコンバータ1は、直流電源2から入力端子INに直流電圧VDが供給され、これを所定電圧に変換して出力端子OUTに出力する。DCDCコンバータ1において、入力端子INは電流検出用の抵抗3を介して第1スイッチング素子であるnチャンネル型のMOSFET4、第2スイッチング素子であるnチャンネル型のMOSFET5を介してグランドに接続されている。MOSFET4および5の共通接続点は、コイル6を介して出力端子OUTに接続されている。出力端子OUTとグランドとの間にはコンデンサ7が接続されている。
MOSFET4および5は制御部8により駆動制御される。制御部8は、制御回路9を主体として出力過電圧検出回路10、過電流検出回路11、停止回路12および計時回路13を備えている。制御回路9は、マイコンおよびROM、RAMなどを備え、制御動作を司るもので、プログラムにしたがって検出動作および制御動作を行う。出力過電圧検出回路10は、出力端子OUTの電圧Voutが過電圧レベルVxを超えると過電圧検出信号を制御回路9に出力する。過電流検出回路11は、抵抗3の端子電圧を検出してコイル6に流れる電流ILを検出するもので、所定レベルを超える過電流が流れるとこれを検出して過電流信号を制御回路9に出力する。
停止回路12は、MOSFET5を強制停止させる回路で、計時回路13から停止信号Sxを受けるとオン動作中のMOSFET5を強制的に停止させる。計時回路13は、MOSFET5のオン時間を計時する回路で、制御回路9からオン信号を受けると計時動作を開始し、継続時間Tonが第1の時間である時間T1を超えると停止信号Sxを停止回路12に出力する。
次に、上記構成の作用について図2および図3も参照して説明する。
制御回路9は、出力端子Voutに所定電圧を出力する場合には、MOSFET4および5にゲート駆動信号を出力して直流電源2から直流電圧VDを入力してコイル6に通電する。ゲート駆動信号はPWM信号によるもので、制御回路9は、所定周期の開始時点t1、t2、t3などの各時点でMOSFET4をオン駆動し、デューティ期間が終了するとオフ駆動する。制御回路9は、MOSFET4をオフしてから続いてMOSFET5を周期の終了時点までオン駆動する。
これにより、直流電源2の直流電圧VDは、抵抗3およびMOSFET4を介してコイル6に通断電することで、所定電圧に降圧して出力電圧Voutを生成している。この出力電圧Voutは制御回路9に入力されていて、制御回路9は、出力端子OUTに現れる出力電圧Voutが所定レベルになるようにMOSFET4、5の駆動条件を設定している。
出力端子OUTには負荷が接続されて電力を消費する。これにより、コンデンサ7の電荷が消費され、出力電圧Voutが低下し始める。すると、制御回路9により出力電圧Voutを上昇させるべく、MOSFET4のオン時間を長くするように制御される。一方、負荷による電力消費が低下すると、コンデンサ7の電荷消費が少なくなり、出力電圧Voutが低下しなくなる。このため、制御回路9は、MOSFET4のオン時間を短くして出力電圧Voutが上昇するのを抑制するように制御している。
また、負荷の通電状態や何らかの原因で出力端子OUTの電位が一時的に上昇して過電圧状態となった場合がある。この場合には、制御回路9は、出力過電圧検出回路10からの信号に基づいて、上述と同様にしてMOSFET4のオン時間を短く、MOSFET5のオン時間を長くすることで過電圧状態が解消するように制御している。このような過電圧状態は、一時的なものであるから、通常は所定時間以内に解消する。
しかしながら、出力端子OUTが高電圧の端子と短絡状態になる状態が発生した場合には、上記のように制御動作が行われると、MOSFET4はオフ状態のままとなり、MOSFET5のオン状態が継続するようになる。これによって、短絡状態にある高電圧の電源側からMOSFET4に電流が流れ続けることになり、この状態が継続するとMOSFET5が故障に至ることもある。
そこで、この実施形態では、このような事態が発生するのを防止する機能として、図2に示すような過電圧保護動作を実施している。なお、図2に示す制御動作は、制御部8において制御回路9およびその他各部の動作が行われることで達成している。電源が投入されて動作を開始する時点では、計時回路13における継続時間Tonの値は、ステップA1として「0」にクリアされる。続くステップA2では、計時回路13は、制御回路9からMOSFET5のオン信号が出力されているか否かを判断する。そして、MOSFET5がオンになると、ステップA3に進んで計時回路13による計時動作が開始される。計時回路13は、MOSFET5がオン状態となっている時間を継続時間Tonとして積算している。
この後、計時回路13は、次のステップA4で、MOSFET5のオン状態の継続時間Tonが予め設定された第1の時間としての時間T1を超えると異常状態であると判断する。通常の動作状態であればここではNOとなり、ステップA5に移行する。以後、計時回路13は、ステップA4およびA5を繰り返し実行して、MOSFET5がオフするまでの間、継続時間Tonが時間T1を超えるかどうかを判断している。
通常の動作状態であれば、継続時間TonがT1を超える前に、MOSFET5がオフするので、計時回路13は、ステップA5でYESとなってステップA6に移行し、計時動作を停止する。この後、計時回路13は、再びステップA1に戻って上記の動作を繰り返し実施する。
この場合、ステップA4で判定を行う基準となる時間T1は、通常の過電圧状態が発生したときには、これが回復するまでに要する時間よりも長く設定されており、電源短絡のような異常状態以外では判定されない程度の時間である。また、MOSFET5のオン状態が継続して故障に至るのを防止する必要があるので、判定の時間T1は必要以上に長い時間に設定するものではない。
そして、このようにMOSFET5のオン期間に計時動作を行ううちに、ステップA4でYESとなった場合には次のように動作する。すなわち、時刻tsで過電圧が検出され、この後、図3(d)に示すように、時刻txで継続時間Tonが時間T1を超えた場合には、ステップA7で、計時回路13によりこれが検出される。計時回路13から停止信号Sxが出力されると、停止回路12は、ステップA8で、図3(c)に示すように、制御回路9から出力されていたMOSFET5のオン信号をキャンセルして強制的に停止させる。
計時回路13から出力される停止信号Sxは、制御回路9にも出力されていて、制御回路9は、ステップA9で、出力端子OUTの電源短絡異常が発生しているとして、MOSFET5へ出力していたオン信号を停止する。この結果、MOSFET5は、過電流による故障に至る前にオフ状態に移行して保護されるようになる。さらに、制御回路9は、必要に応じて、電源短絡異常の発生をダイアグ信号として外部のECUに送信する。
このような第1実施形態によれば、停止回路12および計時回路13を設け、出力端子OUTが電源短絡などで継続的に高電圧状態になったときに、出力電圧Voutを低減させるためにMOSFET5のオン状態が継続すると、計時回路13によりこの状態を検出して停止回路12によりMOSFET5を強制停止させることができる。この結果、MOSFET5が過電流で故障するのを抑制できるようになる。
また、上記構成は、MOSFET5に過電流が流れる状態を、電流検出抵抗などを設けて検出するのではなく、オン時間の継続状態を検出する簡単な構成の追加で実施できるので、過電流による電力損失を抑制し、構成の追加による大幅なコストアップも回避することができる。
(第2実施形態)
図4から図6は第2実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。この実施形態では、出力電圧Voutが過電圧状態となっている期間中に、ノイズやその他の影響で出力電圧Voutが瞬時的に低下する場合にも対応して確実に停止させることができるようにしている。
すなわち、第1実施形態におけるように、過電圧状態がそのまま継続している場合には、MOSFET5に対するオン動作も継続しているが、過電圧状態であるが何らかの原因で出力端子OUTの電位が一時的に低下したり、ノイズなどの侵入で一時的に低下した場合には、これに応じてMOSFET5を瞬時的にオフさせる事態が発生することがある。
このような場合には、第1実施形態の構成では、計時回路13によるオン時間の計時動作が一旦クリアされて、復帰後にMOSFET5がオンされると、再び計時動作が開始されることになる。このため、計時動作が中断することで、過電圧状態が継続しているにも関わらず継続時間Tonが時間T1に達するのが遅れることになることがある。この実施形態では、このようなノイズが多い環境で使用する場合でも確実に電源短絡状態を判定することができるようにしている。
この実施形態では、図4に示すように、DCDCコンバータ1aは、構成としては第1実施形態とほぼ同じであるが、制御部8aにおいては、計時回路13に代えて計時回路13aを設ける構成としている。計時回路13aは、制御回路9からMOSFET5に対して出力されるオン駆動信号の累積時間をΣTonとして積算している。
この累積時間ΣTonは、現時点から時間tdだけ遡った時刻から現時点までのオン時間を積算した結果である。つまり、期間tdの間に占めるMOSFET5のオン時間が累積時間ΣTonである。計時回路13aは、時間td前からのオン時間の累積時間ΣTonが、第2の時間である時間T2を超えるときに停止信号Sxを出力する。
次に、上記構成の作用について図5および図6も参照して説明する。
図5に示すように、制御部8aにおいては、計時回路13aは、まずステップB1で累積時間ΣTonを「0」にクリアし、続いてステップB2でMOSFET5がオン動作する時間の累積計時を行う。この場合、計時回路13aは、制御回路9から出力されるMOSFET5のオン信号の出力時間を計時し、オフ信号の出力時間では計時動作を停止することで累積時間ΣTonを計時する。また、計時回路13aは、計時中の時刻から時間tdだけ遡った時間からのオン時間の累積時間を累積時間ΣTonとして検出している。
このように計時回路13aにより累積時間ΣTonを検出している状態で、ステップB3で、現在の累積時間ΣTonが第2の時間である時間T2を超えているか否かを判断している。この判断処理は、現在から一定時間td前までのMOSFET5のオン時間の合計時間が時間T2を超えるか否かを判定するものである。
これは、次の事情を考慮したものである。MOSFET5が、実質的にオン状態が継続しているが、図6(a)に示すように、途中でノイズなどの影響で瞬時的に出力電圧Voutが低下すると、図6(c)に示すように、MOSFET5をオフさせることがあるため、継続時間Tonが途切れることがある。この場合でも、計時回路13aにより、MOSFET5のオン状態の実質的な継続時間として累積時間ΣTonを検出しているので、この時間が時間T2を超える場合には、過電圧状態が電源短絡などに起因して継続していることが判定できる。
したがって、ステップB3でYESになると、ステップB4で、図6(d)に示すように、時刻txで計時回路13aから停止信号Sxが出力される。これにより、停止回路12は、ステップB5で、制御回路9から出力されていたMOSFET5のオン信号をキャンセルして強制的に停止させる。計時回路13aから出力される停止信号Sxは、制御回路9にも出力されていて、制御回路9は、ステッB6で、出力端子OUTの電源短絡異常が発生しているとして、MOSFET5へのオン信号を停止する。この結果、MOSFET5は、過電流による故障に至る前にオフ状態に移行して保護されるようになる。さらに、制御回路9は、必要に応じて、電源短絡異常の発生をダイアグ信号として外部のECUに送信する。
このような第2実施形態によれば、第1実施形態と同様の作用効果を得ることができるとともに、MOSFET5が瞬時的にオフした場合でも、実質的なオン状態の継続を、累積時間ΣTonを計時回路13aにより検出するので、ノイズなどによる瞬時的なMOSFET5のオフ発生による検出遅れを防止して、確実に過電流状態を検出することができるようになる。
なお、上記実施形態では、累積時間ΣTonが時間tdの間に時間T2を超えるか否かで停止信号Sxを出力するようにしたが、累積時間ΣTonが時間td内に占める割合を算出し、その割合の値が所定割合を超えることをもって停止信号Sxを出力するようにしても良い。
(第3実施形態)
図7から図9は第3実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。この実施形態では、図7に示すように、第1実施形態の計時回路13に代えて、DCDCコンバータ20の制御部21において、過電圧状態を計時する計時回路22を備えた構成としている。
計時回路22は、出力過電圧検出回路10が出力電圧Voutの過電圧状態を検出して検出信号を出力すると、これを受けて、この過電圧状態を示す検出信号の継続時間Tvhを計時する。そして、計時回路22は、継続時間Tvhが第3の時間である時間T3を超えたときに停止信号Syを出力する。停止回路12は、計時回路22から停止信号Syを受けると、MOSFET5を強制的にオフさせる。
次に、上記構成の作用について図8および図9も参照して説明する。基本的な処理過程は第1実施形態と同じであるが、出力過電圧検出回路10が、ステップA2aで、図9(a)に示すように、出力電圧Voutが過電圧レベルVxを超えたときに出力する検出信号を受けると、計時回路22は、ステップA3aで、この検出信号を受信している時間を計時して継続時間Tvhとして検出する。
次に、ステップA4aで、計時回路22により計時されている継続時間Tvhが第3の時間である時間T3を超えているか否かを判断する。ここでNOとなる場合には、ステップA5aに移行する。以後、計時回路22は、ステップA4aおよびA5aを繰り返し実行して、過電圧の検出信号が停止するまでの間、継続時間Tvhが時間T3を超えるかどうかを判断している。
通常の動作状態であれば、継続時間Tvhが時間T3を超える前に、過電圧状態が解消して出力過電圧検出回路10から検出信号が出力されなくなるので、計時回路22は、ステップA5aでYESとなってステップA6aに移行し、継続時間Tvhの計時動作を停止する。この後、計時回路22は、再びステップA1aに戻って上記の動作を繰り返し実施する。
この場合、ステップA4aで判定を行う基準となる時間T3は、通常の過電圧状態が発生したときには、これが回復するまでに要する時間よりも長く設定されており、電源短絡のような異常状態以外では判定されない程度の時間である。また、MOSFET5のオン状態が継続して故障に至るのを防止する必要があるので、判定の時間T3は必要以上に長い時間に設定するものではない。
そして、このように過電圧検出による検出信号の計時動作を行ううちに、ステップA4aでYESとなった場合には次のように動作する。すなわち、時刻tsで過電圧が検出され、この後、図9(d)に示すように、時刻txで継続時間Tvhが時間T3を超えた場合には、ステップA7aで、計時回路22によりこれが検出される。計時回路22から停止信号Syが出力されると、停止回路12は、ステップA8で、図9(c)に示すように、制御回路9から出力されていたMOSFET5のオン信号をキャンセルして強制的に停止させる。
計時回路22から出力される停止信号Syは、制御回路9にも出力されていて、制御回路9は、ステップA9で、出力端子OUTの電源短絡異常が発生しているとして、MOSFET5へ出力していたオン信号を停止する。この結果、MOSFET5は、過電流による故障に至る前にオフ状態に移行して保護されるようになる。さらに、制御回路9は、必要に応じて、電源短絡異常の発生をダイアグ信号として外部のECUに送信する。
したがって、このような第3実施形態によっても、第1実施形態と同様の効果を得ることができる。
(第4実施形態)
図10から図12は第4実施形態を示すもので、以下、第3実施形態と異なる部分について説明する。この実施形態では、出力電圧Voutが過電圧状態となっている期間中に、ノイズやその他の影響で出力電圧Voutが瞬時的に低下する場合にも、第2実施形態と同様にして、確実に停止させることができるようにしている。
すなわち、第3実施形態におけるように、過電圧状態がそのまま継続している場合には、MOSFET5に対するオン動作も継続しているが、過電圧状態であるが何らかの原因で出力端子OUTの電位が一時的に低下したり、ノイズなどの侵入で一時的に低下した場合には、継続時間Tvhが一旦クリアされる。これによって、検出が遅れることになる。
この実施形態では、図10に示すように、DCDCコンバータ20aは、構成としては第3実施形態とほぼ同じであるが、制御部21aにおいては、計時回路22に代えて計時回路22aを設ける構成としている。計時回路22aは、出力過電圧検出回路10が出力している過電圧信号の累積時間をΣTvhとして積算している。
この累積時間ΣTvhは、現時点から時間tdだけ遡った時刻から現時点までの過電圧状態を積算した結果である。つまり、期間tdの間に占める過電圧発生状態の時間が累積時間ΣTvhである。計時回路22aは、時間td前からの過電圧状態の累積時間ΣTvhが、第4の時間である時間T4を超えるときに停止信号Syを出力する。
次に、上記構成の作用について図11および図12も参照して説明する。
図11に示すように、制御部21aにおいては、計時回路22aは、まずステップB1aで累積時間ΣTvhを「0」にクリアする。続いて制御部21aは、ステップB2aで、過電圧状態の発生の累積計時を行う。この場合、計時回路22aは、出力過電圧検出回路10から出力される過電圧検出信号の出力時間を計時し、過電圧検出信号が停止すると計時動作を停止することで累積時間ΣTvhを計時する。この場合、計時回路22aは、計時中の時刻から時間tdだけ遡った時間からの過電圧発生の累積時間を累積時間ΣTvhとして検出している。
このように計時回路22aにより累積時間ΣTvhを検出している状態で、ステップB3aで、現在の累積時間ΣTvhが第4の時間である時間T4を超えているか否かを判断している。この判断処理は、現在から一定時間td前までの過電圧発生状態の合計時間が時間T4を超えるか否かを判定するものである。このように累積時間ΣTvhを用いるのは、第2実施形態で示したのと同様の事情を考慮したものである。
そして、ステップB3aでYESになると、制御部21aにおいては、ステップB4aで、図12(d)に示すように、時刻txで計時回路22aから停止信号Syが出力される。これにより、停止回路12は、ステップB5で、制御回路9から出力されていたMOSFET5のオン信号をキャンセルして強制的に停止させる。
計時回路22aから出力される停止信号Syは、制御回路9にも出力されていて、制御回路9は、ステッB6で、出力端子OUTの電源短絡異常が発生しているとして、MOSFET5へのオン信号を停止する。この結果、MOSFET5は、過電流による故障に至る前にオフ状態に移行して保護されるようになる。さらに、制御回路9は、必要に応じて、電源短絡異常の発生をダイアグ信号として外部のECUに送信する。
このような第4実施形態によっても、第1実施形態と同様の作用効果を得ることができる。また、この実施形態によれば、出力端子OUTがノイズの影響や電源線との接触が一時的になくなるなどで、瞬時的に出力電圧Voutが低下した場合でも、実質的な過電圧状態の継続を、累積時間ΣTvhを計時回路22aにより検出するので、確実にMOSFET5の過電流状態を検出することができるようになる。
なお、上記実施形態では、累積時間ΣTvhが時間tdの間に時間T4を超えるか否かで停止信号Syを出力するようにしたが、累積時間ΣTvhが時間td内に占める割合を算出し、その割合の値が所定割合を超えることをもって停止信号Syを出力するようにしても良い。
(第5実施形態)
図13から図15は第5実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。この実施形態では、図13に示すように、第1実施形態の計時回路13に代えて、DCDCコンバータ23の制御部31において、MOSFET4のオフ時間を計時する計時回路32を備えた構成としている。
計時回路32は、制御回路9からMOSFET4へのオン信号が出ていない状態すなわちオフ信号出力状態の継続時間Toffを計時する。そして、計時回路32は、継続時間Toffが第5の時間である時間T5を超えたときに停止信号Szを出力する。停止回路12は、計時回路32から停止信号Szを受けると、MOSFET5を強制的にオフさせる。
負荷であるモータ1に給電動作をしている状態では、出力電圧Voutを維持するために、制御回路9は、ゲート駆動信号はPWM信号によりMOSFET4および5を駆動制御している。通常の使用状態であれば、MOSFET4をオン動作させている期間はMOSFET5をオフ状態に保持し、MOSFET4をオフ状態に保持するときにはMOSFET5をオン動作させている。つまり、モータ1に給電している状態では、MOSFET5のオン動作期間は、MOSFET4のオフ状態の期間となる。
この実施形態では、第1実施形態においてMOSFET5のオン動作の継続時間Tonを検出したのに対して、MOSFET4のオフ状態の継続時間Toffを検出することで、MOSFET5のオン状態の継続を検出するものである。このため、出力端子OUTの出力電圧Voutが過電圧状態となってMOSFET5のオン状態が継続している場合についても、MOSFET4のオフ状態の継続時間Toffを検出することでMOSFET5の過電流による故障を防止するものである。
次に、上記構成の作用について図14および図15も参照して説明する。基本的な処理過程は第1実施形態と同じであるが、制御回路9がMOSFET4に対してオン信号を停止(オフ信号を出力)させたときに、ステップA2bで、計時回路32は、オフ信号となった時点で継続時間Toffの計時動作を開始する。
次に、ステップA4bで、計時回路32により計時されている継続時間Toffが第5時間である時間T5を超えているか否かを判断する。ここでNOとなる場合には、ステップA5bに移行する。以後、計時回路32は、ステップA4bおよびA5bを繰り返し実行して、MOSFET4がオン動作するまでの間、継続時間Toffが時間T5を超えるかどうかを判断している。
通常の動作状態であれば、継続時間Toffが時間T5を超える前に、MOSFET4がオン動作を開始し、MOSFET5がオフ状態に移行するので、計時回路32は、ステップA5bでYESとなってステップA6bに移行し、継続時間Toffの計時動作を停止する。この後、計時回路23は、再びステップA1bに戻って上記の動作を繰り返し実施する。
この場合、ステップA4bで判定を行う基準となる時間T5は、通常の過電圧状態が発生したときには、これが回復するまでに要する時間よりも長く設定されており、電源短絡のような異常状態以外では判定されない程度の時間である。また、MOSFET5のオン状態が継続して故障に至るのを防止する必要があるので、判定の時間T5は必要以上に長い時間に設定するものではない。
そして、このようにMOSFET4のオン動作の継続時間Toffの計時動作を行ううちに、ステップA4bでYESとなった場合には次のように動作する。すなわち、時刻tsでオフ状態に移行し、この後、図15(d)に示すように、時刻txで継続時間Toffが時間T5を超えた場合には、ステップA7bで、計時回路32によりこれが検出される。計時回路32から停止信号Szが出力されると、停止回路12は、ステップA8で、図15(c)に示すように、制御回路9から出力されていたMOSFET5のオン信号をキャンセルして強制的に停止させる。
計時回路32から出力される停止信号Szは、制御回路9にも出力されていて、制御回路9は、ステップA9で、出力端子OUTの電源短絡異常が発生しているとして、MOSFET5へ出力していたオン信号を停止する。この結果、MOSFET5は、過電流による故障に至る前にオフ状態に移行して保護されるようになる。さらに、制御回路9は、必要に応じて、電源短絡異常の発生をダイアグ信号として外部のECUに送信する。
なお、モータ1への給電動作が停止している状態では、MOSFET4および5が共にオフ状態に保持されているので、継続時間Toffが時間T5を超えた場合でも、MOSFET5がオフ状態であるから異常を検出することはない。また、これによって制御回路9も、MOSFET5のオフ状態で停止信号Szが入力されたとしても過電圧状態などの異常状態を判定することはない。
したがって、このような第5実施形態によっても、第1実施形態と同様の効果を得ることができる。
(第6実施形態)
図16から図18は第6実施形態を示すもので、以下、第5実施形態と異なる部分について説明する。この実施形態では、出力電圧Voutが過電圧状態となっている期間中に、ノイズやその他の影響で出力電圧Voutが瞬時的に低下してMOSFET4がオンした場合においても、第2実施形態と同様にして、確実に停止させることができるようにしている。
すなわち、第5実施形態におけるように、過電圧状態がそのまま継続している場合には、MOSFET4のオフ状態も継続しているが、過電圧状態であるがノイズ等の何らかの原因で出力端子OUTの電位が一時的に低下してMOSFET5のオフ、MOSFET4のオン動作があると、継続時間Toffが一旦クリアされる。これによって、検出が遅れることになる。
この実施形態では、図16に示すように、DCDCコンバータ30aは、構成としては第3実施形態とほぼ同じであるが、制御部31aにおいては、計時回路32に代えて計時回路32aを設ける構成としている。計時回路32aは、MOSFET4のオフ状態の時間を累積時間をΣToffとして積算している。
この累積時間ΣToffは、現時点から時間tdだけ遡った時刻から現時点までの過電圧状態を積算した結果である。つまり、期間tdの間に占める過電圧発生状態の時間が累積時間ΣToffである。計時回路32aは、時間td前からのMOSFET4のオフ時間の累積時間ΣToffが、第6の時間である時間T6を超えるときに停止信号Szを出力する。
次に、上記構成の作用について図17および図18も参照して説明する。
図17に示すように、制御部31aにおいては、計時回路32aは、まずステップB1bで累積時間ΣToffを「0」にクリアする。続いて制御部31aは、ステップB2bで、MOSFET4のオフ時間の累積計時を行う。この場合、計時回路32aは、制御回路9から出力されるMOSFET4のオフ信号の出力時間を計時し、MOSFET4のオフ信号が停止してオン信号になると計時動作を停止することで累積時間ΣToffを計時する。この場合、計時回路32aは、計時中の時刻から時間tdだけ遡った時間からの過電圧発生の累積時間を累積時間ΣToffとして検出している。
このように計時回路32aにより累積時間ΣToffを検出している状態で、ステップB3bで、現在の累積時間ΣToffが第6時間である時間T6を超えているか否かを判断している。この判断処理は、現在から一定時間td前までのMOSFET4のオフ状態の合計時間が時間T6を超えるか否かを判定するものである。このように累積時間ΣToffを用いるのは、第2実施形態で示したのと同様の事情を考慮したものである。
そして、ステップB3bでYESになると、制御部31aにおいては、ステップB4bで、図18(d)に示すように、時刻txで計時回路22aから停止信号Szが出力される。これにより、停止回路12は、ステップB5で、制御回路9から出力されていたMOSFET5のオン信号をキャンセルして強制的に停止させる。
計時回路32aから出力される停止信号Szは、制御回路9にも出力されていて、制御回路9は、ステッB6で、出力端子OUTの電源短絡異常が発生しているとして、MOSFET5へのオン信号を停止する。この結果、MOSFET5は、過電流による故障に至る前にオフ状態に移行して保護されるようになる。さらに、制御回路9は、必要に応じて、電源短絡異常の発生をダイアグ信号として外部のECUに送信する。
このような第6実施形態によっても、第5実施形態と同様の作用効果を得ることができる。また、この実施形態によれば、過電圧状態の元で、瞬時的に出力電圧Voutが低下してMOSFET4がオン動作した場合でも、実質的なMOSFET4のオフ状態の継続を、累積時間ΣToffを計時回路32aにより検出する。これによって、確実にMOSFET5の過電流状態を検出することができるようになる。
なお、上記実施形態では、累積時間ΣToffが時間tdの間に時間T6を超えるか否かで停止信号Szを出力するようにしたが、累積時間ΣToffが時間td内に占める割合を算出し、その割合の値が所定割合を超えることをもって停止信号Syを出力するようにしても良い。
(他の実施形態)
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
上記実施形態では、制御動作をハードウェアにより実現する構成としているが、マイコンなどを搭載してソフトウェアにより実現することもできる。
上記した各実施形態は、単独で実施することもできるし、複合的に構成して実施することもできる。
計時回路による計時動作は、タイマなどを用いて時間を測定することもできるし、カウンタを用いて時間に応じたカウント値をカウントすることで実施することができる。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
図面中、1、1a、20、20a、30、30aはDCDCコンバータ、2は直流電源、3は抵抗、4はMOSFET(第1スイッチング素子)、5はMOSFET(第2スイッチング素子)、6はコイル、7はコンデンサ、8、8a、21、21a、31、31aは制御部、9は制御回路、10は出力過電圧検出回路、11は過電流検出回路、12は停止回路、13、13a、22、22a、32、32aは計時回路(判定回路)である。

Claims (3)

  1. 直流電源(2)と出力端子との間に接続される第1スイッチング素子(4)と、
    前記直流電源よりも低い電位の端子と前記出力端子との間に接続される第2スイッチング素子(5)と、
    前記出力端子の電圧を検出して前記出力端子の電圧が所定電位になるように前記第1スイッチング素子および前記第2スイッチング素子を駆動する制御回路(9)と、
    前記出力端子の過電圧が継続する状態を検出する判定回路(13a)と、
    前記判定回路により前記出力端子の過電圧が継続する状態が検出されたときに前記第2スイッチング素子をオフ状態にする停止回路(12)とを備え、
    前記判定回路(13a)は、前記第2スイッチング素子の所定期間内でのオン状態の累積時間が第2の時間を超える場合に、前記出力端子の過電圧が継続する状態を検出するDCDCコンバータ。
  2. 直流電源と出力端子との間に接続される第1スイッチング素子と、
    前記直流電源よりも低い電位の端子と前記出力端子との間に接続される第2スイッチング素子と、
    前記出力端子の電圧を検出して前記出力端子の電圧が所定電位になるように前記第1スイッチング素子および前記第2スイッチング素子を駆動する制御回路と、
    前記出力端子の過電圧が継続する状態を検出する判定回路と、
    前記判定回路により前記出力端子の過電圧が継続する状態が検出されたときに前記第2スイッチング素子をオフ状態にする停止回路とを備え、
    前記判定回路は、前記第1スイッチング素子の所定期間内でのオフ状態の累積時間が第4の時間を超える場合に、前記出力端子の過電圧が継続する状態を検出するDCDCコンバータ。
  3. 直流電源と出力端子との間に接続される第1スイッチング素子と、
    前記直流電源よりも低い電位の端子と前記出力端子との間に接続される第2スイッチング素子と、
    前記出力端子の電圧を検出して前記出力端子の電圧が所定電位になるように前記第1スイッチング素子および前記第2スイッチング素子を駆動する制御回路と、
    前記出力端子の過電圧が継続する状態を検出する判定回路と、
    前記判定回路により前記出力端子の過電圧が継続する状態が検出されたときに前記第2スイッチング素子をオフ状態にする停止回路とを備え、
    前記判定回路は、前記第2スイッチング素子の所定期間内でのオン状態の累積時間が第2の時間を超える場合もしくは前記第1スイッチング素子の所定期間内でのオフ状態の累積時間が第4の時間を超える場合に、前記出力端子の過電圧が継続する状態を検出するDCDCコンバータ。
JP2016204293A 2016-10-18 2016-10-18 Dcdcコンバータ Active JP6756232B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016204293A JP6756232B2 (ja) 2016-10-18 2016-10-18 Dcdcコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016204293A JP6756232B2 (ja) 2016-10-18 2016-10-18 Dcdcコンバータ

Publications (2)

Publication Number Publication Date
JP2018068002A JP2018068002A (ja) 2018-04-26
JP6756232B2 true JP6756232B2 (ja) 2020-09-16

Family

ID=62087352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016204293A Active JP6756232B2 (ja) 2016-10-18 2016-10-18 Dcdcコンバータ

Country Status (1)

Country Link
JP (1) JP6756232B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942863B2 (en) 2018-11-05 2024-03-26 Rohm Co., Ltd. Switching power supply including a logic circuit to control a discharge circuit
JP2020089095A (ja) * 2018-11-27 2020-06-04 株式会社デンソー スイッチング電源装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05328717A (ja) * 1992-05-20 1993-12-10 Nec Corp 電源制御回路
JP3473509B2 (ja) * 1999-07-16 2003-12-08 三菱電機株式会社 スイッチングレギュレータ
JP2009171741A (ja) * 2008-01-16 2009-07-30 Fujitsu Ten Ltd 同期整流型スイッチングレギュレータおよび電子部品
JP2011055681A (ja) * 2009-09-04 2011-03-17 Fuji Electric Systems Co Ltd 電力変換装置

Also Published As

Publication number Publication date
JP2018068002A (ja) 2018-04-26

Similar Documents

Publication Publication Date Title
US10038436B2 (en) Masking vd to vref after miller plateau and gate charge
JP6486139B2 (ja) デッドタイム調整回路
TWI402645B (zh) 形成電源供應控制器之方法及其結構
JP3572292B2 (ja) スイッチング電源回路
US7816899B2 (en) Power conversion device
JP2007089239A (ja) 短絡保護回路を有するdc−dcコンバータ
KR20090029266A (ko) 스위칭 레귤레이터 및 그 동작 제어 방법
US8570021B2 (en) DC/DC converter having a delay generator circuit positioned between a comparator and a pulse generator and a DC/DC converter control method
JP2023052044A (ja) スイッチ装置
US9225168B2 (en) Switching power supply device and control circuit thereof
US7639519B2 (en) Switching booster power circuit
JP6756232B2 (ja) Dcdcコンバータ
US7423856B2 (en) Fault control circuit and method therefor
JP6520102B2 (ja) 半導体装置および電流制限方法
US20170317592A1 (en) Dc-dc converter
JP4685009B2 (ja) Dc−dcコンバータ
US7355830B2 (en) Overcurrent protection device
US11063509B2 (en) Step-up switching power supply circuit
EP3756274A1 (en) Boost power factor correction conversion
CN107960144B (zh) 逆变器装置
JP2006087235A (ja) 力率改善回路及び力率改善回路の制御回路
JP4479800B2 (ja) スイッチング電源
JP6063136B2 (ja) Dcモータ用スイッチング素子の制御装置及び方法
JP5481041B2 (ja) 故障判定装置
US8692536B2 (en) Switching regulator with short-circuit detection circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200810

R151 Written notification of patent or utility model registration

Ref document number: 6756232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250