JP6756232B2 - Dcdcコンバータ - Google Patents
Dcdcコンバータ Download PDFInfo
- Publication number
- JP6756232B2 JP6756232B2 JP2016204293A JP2016204293A JP6756232B2 JP 6756232 B2 JP6756232 B2 JP 6756232B2 JP 2016204293 A JP2016204293 A JP 2016204293A JP 2016204293 A JP2016204293 A JP 2016204293A JP 6756232 B2 JP6756232 B2 JP 6756232B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- circuit
- state
- mosfet
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
以下、本発明の第1実施形態について、図1〜図3を参照して説明する。
電気的構成を示す図1において、DCDCコンバータ1は、直流電源2から入力端子INに直流電圧VDが供給され、これを所定電圧に変換して出力端子OUTに出力する。DCDCコンバータ1において、入力端子INは電流検出用の抵抗3を介して第1スイッチング素子であるnチャンネル型のMOSFET4、第2スイッチング素子であるnチャンネル型のMOSFET5を介してグランドに接続されている。MOSFET4および5の共通接続点は、コイル6を介して出力端子OUTに接続されている。出力端子OUTとグランドとの間にはコンデンサ7が接続されている。
制御回路9は、出力端子Voutに所定電圧を出力する場合には、MOSFET4および5にゲート駆動信号を出力して直流電源2から直流電圧VDを入力してコイル6に通電する。ゲート駆動信号はPWM信号によるもので、制御回路9は、所定周期の開始時点t1、t2、t3などの各時点でMOSFET4をオン駆動し、デューティ期間が終了するとオフ駆動する。制御回路9は、MOSFET4をオフしてから続いてMOSFET5を周期の終了時点までオン駆動する。
図4から図6は第2実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。この実施形態では、出力電圧Voutが過電圧状態となっている期間中に、ノイズやその他の影響で出力電圧Voutが瞬時的に低下する場合にも対応して確実に停止させることができるようにしている。
図5に示すように、制御部8aにおいては、計時回路13aは、まずステップB1で累積時間ΣTonを「0」にクリアし、続いてステップB2でMOSFET5がオン動作する時間の累積計時を行う。この場合、計時回路13aは、制御回路9から出力されるMOSFET5のオン信号の出力時間を計時し、オフ信号の出力時間では計時動作を停止することで累積時間ΣTonを計時する。また、計時回路13aは、計時中の時刻から時間tdだけ遡った時間からのオン時間の累積時間を累積時間ΣTonとして検出している。
図7から図9は第3実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。この実施形態では、図7に示すように、第1実施形態の計時回路13に代えて、DCDCコンバータ20の制御部21において、過電圧状態を計時する計時回路22を備えた構成としている。
したがって、このような第3実施形態によっても、第1実施形態と同様の効果を得ることができる。
図10から図12は第4実施形態を示すもので、以下、第3実施形態と異なる部分について説明する。この実施形態では、出力電圧Voutが過電圧状態となっている期間中に、ノイズやその他の影響で出力電圧Voutが瞬時的に低下する場合にも、第2実施形態と同様にして、確実に停止させることができるようにしている。
図11に示すように、制御部21aにおいては、計時回路22aは、まずステップB1aで累積時間ΣTvhを「0」にクリアする。続いて制御部21aは、ステップB2aで、過電圧状態の発生の累積計時を行う。この場合、計時回路22aは、出力過電圧検出回路10から出力される過電圧検出信号の出力時間を計時し、過電圧検出信号が停止すると計時動作を停止することで累積時間ΣTvhを計時する。この場合、計時回路22aは、計時中の時刻から時間tdだけ遡った時間からの過電圧発生の累積時間を累積時間ΣTvhとして検出している。
図13から図15は第5実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。この実施形態では、図13に示すように、第1実施形態の計時回路13に代えて、DCDCコンバータ23の制御部31において、MOSFET4のオフ時間を計時する計時回路32を備えた構成としている。
したがって、このような第5実施形態によっても、第1実施形態と同様の効果を得ることができる。
図16から図18は第6実施形態を示すもので、以下、第5実施形態と異なる部分について説明する。この実施形態では、出力電圧Voutが過電圧状態となっている期間中に、ノイズやその他の影響で出力電圧Voutが瞬時的に低下してMOSFET4がオンした場合においても、第2実施形態と同様にして、確実に停止させることができるようにしている。
図17に示すように、制御部31aにおいては、計時回路32aは、まずステップB1bで累積時間ΣToffを「0」にクリアする。続いて制御部31aは、ステップB2bで、MOSFET4のオフ時間の累積計時を行う。この場合、計時回路32aは、制御回路9から出力されるMOSFET4のオフ信号の出力時間を計時し、MOSFET4のオフ信号が停止してオン信号になると計時動作を停止することで累積時間ΣToffを計時する。この場合、計時回路32aは、計時中の時刻から時間tdだけ遡った時間からの過電圧発生の累積時間を累積時間ΣToffとして検出している。
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
上記した各実施形態は、単独で実施することもできるし、複合的に構成して実施することもできる。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
Claims (3)
- 直流電源(2)と出力端子との間に接続される第1スイッチング素子(4)と、
前記直流電源よりも低い電位の端子と前記出力端子との間に接続される第2スイッチング素子(5)と、
前記出力端子の電圧を検出して前記出力端子の電圧が所定電位になるように前記第1スイッチング素子および前記第2スイッチング素子を駆動する制御回路(9)と、
前記出力端子の過電圧が継続する状態を検出する判定回路(13a)と、
前記判定回路により前記出力端子の過電圧が継続する状態が検出されたときに前記第2スイッチング素子をオフ状態にする停止回路(12)とを備え、
前記判定回路(13a)は、前記第2スイッチング素子の所定期間内でのオン状態の累積時間が第2の時間を超える場合に、前記出力端子の過電圧が継続する状態を検出するDCDCコンバータ。 - 直流電源と出力端子との間に接続される第1スイッチング素子と、
前記直流電源よりも低い電位の端子と前記出力端子との間に接続される第2スイッチング素子と、
前記出力端子の電圧を検出して前記出力端子の電圧が所定電位になるように前記第1スイッチング素子および前記第2スイッチング素子を駆動する制御回路と、
前記出力端子の過電圧が継続する状態を検出する判定回路と、
前記判定回路により前記出力端子の過電圧が継続する状態が検出されたときに前記第2スイッチング素子をオフ状態にする停止回路とを備え、
前記判定回路は、前記第1スイッチング素子の所定期間内でのオフ状態の累積時間が第4の時間を超える場合に、前記出力端子の過電圧が継続する状態を検出するDCDCコンバータ。 - 直流電源と出力端子との間に接続される第1スイッチング素子と、
前記直流電源よりも低い電位の端子と前記出力端子との間に接続される第2スイッチング素子と、
前記出力端子の電圧を検出して前記出力端子の電圧が所定電位になるように前記第1スイッチング素子および前記第2スイッチング素子を駆動する制御回路と、
前記出力端子の過電圧が継続する状態を検出する判定回路と、
前記判定回路により前記出力端子の過電圧が継続する状態が検出されたときに前記第2スイッチング素子をオフ状態にする停止回路とを備え、
前記判定回路は、前記第2スイッチング素子の所定期間内でのオン状態の累積時間が第2の時間を超える場合もしくは前記第1スイッチング素子の所定期間内でのオフ状態の累積時間が第4の時間を超える場合に、前記出力端子の過電圧が継続する状態を検出するDCDCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016204293A JP6756232B2 (ja) | 2016-10-18 | 2016-10-18 | Dcdcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016204293A JP6756232B2 (ja) | 2016-10-18 | 2016-10-18 | Dcdcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018068002A JP2018068002A (ja) | 2018-04-26 |
JP6756232B2 true JP6756232B2 (ja) | 2020-09-16 |
Family
ID=62087352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016204293A Active JP6756232B2 (ja) | 2016-10-18 | 2016-10-18 | Dcdcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6756232B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11942863B2 (en) | 2018-11-05 | 2024-03-26 | Rohm Co., Ltd. | Switching power supply including a logic circuit to control a discharge circuit |
JP2020089095A (ja) * | 2018-11-27 | 2020-06-04 | 株式会社デンソー | スイッチング電源装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05328717A (ja) * | 1992-05-20 | 1993-12-10 | Nec Corp | 電源制御回路 |
JP3473509B2 (ja) * | 1999-07-16 | 2003-12-08 | 三菱電機株式会社 | スイッチングレギュレータ |
JP2009171741A (ja) * | 2008-01-16 | 2009-07-30 | Fujitsu Ten Ltd | 同期整流型スイッチングレギュレータおよび電子部品 |
JP2011055681A (ja) * | 2009-09-04 | 2011-03-17 | Fuji Electric Systems Co Ltd | 電力変換装置 |
-
2016
- 2016-10-18 JP JP2016204293A patent/JP6756232B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018068002A (ja) | 2018-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10038436B2 (en) | Masking vd to vref after miller plateau and gate charge | |
JP6486139B2 (ja) | デッドタイム調整回路 | |
TWI402645B (zh) | 形成電源供應控制器之方法及其結構 | |
JP3572292B2 (ja) | スイッチング電源回路 | |
US7816899B2 (en) | Power conversion device | |
JP2007089239A (ja) | 短絡保護回路を有するdc−dcコンバータ | |
KR20090029266A (ko) | 스위칭 레귤레이터 및 그 동작 제어 방법 | |
US8570021B2 (en) | DC/DC converter having a delay generator circuit positioned between a comparator and a pulse generator and a DC/DC converter control method | |
JP2023052044A (ja) | スイッチ装置 | |
US9225168B2 (en) | Switching power supply device and control circuit thereof | |
US7639519B2 (en) | Switching booster power circuit | |
JP6756232B2 (ja) | Dcdcコンバータ | |
US7423856B2 (en) | Fault control circuit and method therefor | |
JP6520102B2 (ja) | 半導体装置および電流制限方法 | |
US20170317592A1 (en) | Dc-dc converter | |
JP4685009B2 (ja) | Dc−dcコンバータ | |
US7355830B2 (en) | Overcurrent protection device | |
US11063509B2 (en) | Step-up switching power supply circuit | |
EP3756274A1 (en) | Boost power factor correction conversion | |
CN107960144B (zh) | 逆变器装置 | |
JP2006087235A (ja) | 力率改善回路及び力率改善回路の制御回路 | |
JP4479800B2 (ja) | スイッチング電源 | |
JP6063136B2 (ja) | Dcモータ用スイッチング素子の制御装置及び方法 | |
JP5481041B2 (ja) | 故障判定装置 | |
US8692536B2 (en) | Switching regulator with short-circuit detection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200810 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6756232 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |