JP6752400B1 - Power conversion board - Google Patents
Power conversion board Download PDFInfo
- Publication number
- JP6752400B1 JP6752400B1 JP2020531549A JP2020531549A JP6752400B1 JP 6752400 B1 JP6752400 B1 JP 6752400B1 JP 2020531549 A JP2020531549 A JP 2020531549A JP 2020531549 A JP2020531549 A JP 2020531549A JP 6752400 B1 JP6752400 B1 JP 6752400B1
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- power
- substrate
- drive circuit
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
電力変換基板(2)は、平滑コンデンサ(5)と、直流電力を交流電力に変換する機能と交流電力を直流電力に変換する機能との一方又は双方を有するフルブリッジ部(10)と、交流電力を短絡する短絡部(11)と、基板(12)とを有する。フルブリッジ部(10)は、フルブリッジ回路を構成する第1スイッチング素子(21)、第2スイッチング素子(22)、第3スイッチング素子(23)及び第4スイッチング素子(24)を有する。短絡部(11)は、第5スイッチング素子(25)及び第6スイッチング素子(26)を有する。第1スイッチング素子(21)、第2スイッチング素子(22)、第3スイッチング素子(23)、第4スイッチング素子(24)、第5スイッチング素子(25)及び第6スイッチング素子(26)の各々は、端子部(42)がボディ部(41)より平滑コンデンサ(5)の側に位置する状態で基板(12)に配置されている。The power conversion board (2) includes a smoothing capacitor (5), a full bridge portion (10) having one or both of a function of converting DC power into AC power and a function of converting AC power into DC power, and AC. It has a short-circuited portion (11) for short-circuiting electric power and a substrate (12). The full bridge unit (10) includes a first switching element (21), a second switching element (22), a third switching element (23), and a fourth switching element (24) that form a full bridge circuit. The short-circuit portion (11) has a fifth switching element (25) and a sixth switching element (26). Each of the first switching element (21), the second switching element (22), the third switching element (23), the fourth switching element (24), the fifth switching element (25), and the sixth switching element (26) , The terminal portion (42) is arranged on the substrate (12) in a state of being located closer to the smoothing capacitor (5) than the body portion (41).
Description
本開示は、直流電力を交流電力に変換する機能と交流電力を直流電力に変換する機能との一方又は双方を有する電力変換基板に関する。 The present disclosure relates to a power conversion substrate having one or both of a function of converting DC power into AC power and a function of converting AC power into DC power.
従来、フルブリッジインバータによって得られた交流電力をリアクトルを介して電力系統に出力するインバータ装置が提案されている(例えば、特許文献1参照)。当該インバータ装置は、フルブリッジインバータとリアクトルとの間に位置していてフルブリッジインバータの出力を短絡する短絡手段を有する。短絡手段は、二つのスイッチング素子を有する。当該インバータ装置は、フルブリッジインバータが出力する交流電流に生じるリプルを当該交流電流の平均値が零となる辺りで小さくする。これにより、直流から交流への変換効率が向上すると共に、ノイズが低減する。また、当該インバータ装置は、直流電圧の負側出力端の電位の変動幅を抑える。これにより、漏洩電流が低減される。 Conventionally, an inverter device has been proposed in which AC power obtained by a full-bridge inverter is output to an electric power system via a reactor (see, for example, Patent Document 1). The inverter device has a short-circuiting means located between the full-bridge inverter and the reactor to short-circuit the output of the full-bridge inverter. The short circuit means has two switching elements. The inverter device reduces the ripple generated in the alternating current output by the full-bridge inverter when the average value of the alternating current becomes zero. As a result, the conversion efficiency from direct current to alternating current is improved, and noise is reduced. In addition, the inverter device suppresses the fluctuation range of the potential at the negative output end of the DC voltage. This reduces the leakage current.
従来のインバータ装置は、電力系統から供給される交流電力を直流電力に変換して直流電力を蓄電機器に出力する際にサージ電圧が発生した場合、サージ電圧がフルブリッジインバータを構成する複数のスイッチング素子に印加される。そのため、従来のインバータ装置では、サージ電圧が発生した場合に当該複数のスイッチング素子の一部又は全部が故障する可能性がある。交流電流に生じるリプルを抑制すると共に漏洩電流を低減させ、かつサージ電圧が発生した場合にインバータに含まれる複数のスイッチング素子の各々が故障することを抑制する電力変換基板が提供されることが要求されている。 In a conventional inverter device, when a surge voltage is generated when AC power supplied from a power system is converted into DC power and DC power is output to a power storage device, the surge voltage constitutes a full bridge inverter. It is applied to the element. Therefore, in the conventional inverter device, when a surge voltage is generated, a part or all of the plurality of switching elements may fail. It is required to provide a power conversion board that suppresses ripples generated in alternating current, reduces leakage current, and suppresses failure of each of a plurality of switching elements included in an inverter when a surge voltage occurs. Has been done.
本開示は、上記に鑑みてなされたものであって、交流電流に生じるリプルを抑制すると共に漏洩電流を低減させ、かつサージ電圧が発生した場合にインバータに含まれる複数のスイッチング素子の各々が故障することを抑制する電力変換基板を得ることを目的とする。 The present disclosure has been made in view of the above, in which ripples generated in alternating current are suppressed, leakage current is reduced, and when a surge voltage is generated, each of a plurality of switching elements included in the inverter fails. The purpose is to obtain a power conversion substrate that suppresses this.
上述した課題を解決し、目的を達成するために、本開示にかかる電力変換基板は、直流電圧を平滑する平滑コンデンサと、直流電力を交流電力に変換する機能と交流電力を直流電力に変換する機能との一方又は双方を有するフルブリッジ部と、交流電力を短絡する短絡部と、平滑コンデンサ、フルブリッジ部及び短絡部が配置されている基板とを有する。フルブリッジ部は、フルブリッジ回路を構成する第1スイッチング素子、第2スイッチング素子、第3スイッチング素子及び第4スイッチング素子を有する。短絡部は、第5スイッチング素子及び第6スイッチング素子を有する。第1スイッチング素子、第2スイッチング素子、第3スイッチング素子、第4スイッチング素子、第5スイッチング素子及び第6スイッチング素子の各々は、ボディ部と、端子部とを有する。第1スイッチング素子、第2スイッチング素子、第3スイッチング素子、第4スイッチング素子、第5スイッチング素子及び第6スイッチング素子の各々は、端子部がボディ部より平滑コンデンサの側に位置する状態で基板に配置されている。 In order to solve the above-mentioned problems and achieve the object, the power conversion substrate according to the present disclosure includes a smoothing capacitor for smoothing a DC voltage, a function for converting DC power to AC power, and a function for converting AC power to DC power. It has a full bridge portion having one or both functions, a short circuit portion for short-circuiting AC power, and a substrate on which a smoothing capacitor, a full bridge portion, and a short-circuit portion are arranged. The full bridge unit includes a first switching element, a second switching element, a third switching element, and a fourth switching element that form a full bridge circuit. The short-circuit portion has a fifth switching element and a sixth switching element. Each of the first switching element, the second switching element, the third switching element, the fourth switching element, the fifth switching element, and the sixth switching element has a body portion and a terminal portion. Each of the first switching element, the second switching element, the third switching element, the fourth switching element, the fifth switching element, and the sixth switching element is placed on the substrate with the terminal portion located closer to the smoothing capacitor than the body portion. Have been placed.
本開示によれば、交流電流に生じるリプルを抑制すると共に漏洩電流を低減させ、かつサージ電圧が発生した場合にインバータに含まれる複数のスイッチング素子の各々が故障することを抑制することができるという効果を奏する。 According to the present disclosure, it is possible to suppress ripples generated in alternating current, reduce leakage current, and prevent failure of each of a plurality of switching elements included in an inverter when a surge voltage is generated. It works.
以下に、実施の形態にかかる電力変換基板を図面に基づいて詳細に説明する。なお、この実施の形態によりこの開示が限定されるものではない。 The power conversion board according to the embodiment will be described in detail below with reference to the drawings. Note that the present disclosure is not limited to this embodiment.
実施の形態1.
図1は、実施の形態1にかかるパワーコンディショナ1の構成の概略を示す図である。パワーコンディショナ1は、電力系統71から供給される交流電力を直流電力に変換して直流電力を蓄電機器72に出力する機能と、蓄電機器72から供給される直流電力を交流電力に変換して交流電力を電力系統71と負荷73との一方又は双方に出力する機能とを有する。図1には、電力系統71、蓄電機器72及び負荷73も示されている。負荷73は、交流電力をもとに動作する装置である。負荷73は、電力系統71から供給される交流電力をもとに動作することもできる。
FIG. 1 is a diagram showing an outline of the configuration of the
パワーコンディショナ1は、直流電力を交流電力に変換する機能と交流電力を直流電力に変換する機能とを有する電力変換基板2と、電力変換基板2を制御する制御装置3とを有する。電力変換基板2は、直流電圧を昇圧する機能と降圧する機能とを有するコンバータ4と、直流電圧を平滑する平滑コンデンサ5と、直流電力を交流電力に変換する機能と交流電力を直流電力に変換する機能とを有するインバータ6とを有する。平滑コンデンサ5の例は、電解コンデンサである。
The
図2は、実施の形態1にかかる電力変換基板2の回路の構成を示す図である。電力変換基板2は、上述の通り、コンバータ4、平滑コンデンサ5及びインバータ6を有する。図2には、コンバータ4は示されていない。電力変換基板2は、交流電力における高周波成分を除去するための第1リアクトル7及び第2リアクトル8を更に有する。電力変換基板2は、平滑コンデンサ5とインバータ6との間に位置しているスナバコンデンサ9を更に有する。スナバコンデンサ9の詳細については、後述する。
FIG. 2 is a diagram showing a configuration of a circuit of the
インバータ6は、直流電力を交流電力に変換する機能と交流電力を直流電力に変換する機能とを有するフルブリッジ部10と、交流電力を短絡する短絡部11とを有する。電力変換基板2は、コンバータ4、平滑コンデンサ5、インバータ6、第1リアクトル7、第2リアクトル8及びスナバコンデンサ9が配置されている基板12を更に有する。基板12には、コンバータ4とインバータ6とを接続する第1配線13及び第2配線14と、インバータ6と電力系統71とを接続するための第3配線15及び第4配線16とが形成されている。
The
平滑コンデンサ5及びスナバコンデンサ9は、第1配線13及び第2配線14に並列に接続されている。第1リアクトル7の一方の端部は第3配線15に接続されており、第2リアクトル8の一方の端部は第4配線16に接続されている。第1リアクトル7及び第2リアクトル8の各々の他方の端部は、電力系統71に接続されている。図2には、電力系統71は示されていない。
The
フルブリッジ部10は、フルブリッジ回路を構成する第1スイッチング素子21、第2スイッチング素子22、第3スイッチング素子23及び第4スイッチング素子24を有する。例えば、第1スイッチング素子21、第2スイッチング素子22、第3スイッチング素子23及び第4スイッチング素子24の各々は、金属酸化物シリコン電界効果トランスミッタである。第1スイッチング素子21及び第2スイッチング素子22は第1駆動信号をもとに動作し、第3スイッチング素子23及び第4スイッチング素子24は第2駆動信号をもとに動作する。第1駆動信号及び第2駆動信号は、制御装置3によって生成される。
The
第1スイッチング素子21のコレクタ端子211は第1配線13に接続されており、第1スイッチング素子21のエミッタ端子212は第3配線15に接続されている。図2では、コレクタ端子211及びエミッタ端子212の各々は、破線の楕円で示されている。第2スイッチング素子22のコレクタ端子221は第4配線16に接続されており、第2スイッチング素子22のエミッタ端子222は第2配線14に接続されている。図2では、コレクタ端子221及びエミッタ端子222の各々は、破線の楕円で示されている。
The
第3スイッチング素子23のコレクタ端子231は第3配線15に接続されており、第3スイッチング素子23のエミッタ端子232は第2配線14に接続されている。図2では、コレクタ端子231及びエミッタ端子232の各々は、破線の楕円で示されている。第4スイッチング素子24のコレクタ端子241は第1配線13に接続されており、第4スイッチング素子24のエミッタ端子242は第4配線16に接続されている。図2では、コレクタ端子241及びエミッタ端子242の各々は、破線の楕円で示されている。
The
第1スイッチング素子21のゲート端子213及び第2スイッチング素子22のゲート端子223には、第1駆動信号に対応する電圧が供給される。図2では、ゲート端子213及びゲート端子223の各々は、破線の楕円で示されている。第1スイッチング素子21及び第2スイッチング素子22は、当該電圧をもとにオン又はオフの状態になる。上述の通り、第1駆動信号は制御装置3によって生成される。
A voltage corresponding to the first drive signal is supplied to the
第3スイッチング素子23のゲート端子233及び第4スイッチング素子24のゲート端子243には、第2駆動信号に対応する電圧が供給される。図2では、ゲート端子233及びゲート端子243の各々は、破線の楕円で示されている。第3スイッチング素子23及び第4スイッチング素子24は、当該電圧をもとにオン又はオフの状態になる。上述の通り、第2駆動信号は制御装置3によって生成される。
A voltage corresponding to the second drive signal is supplied to the
第1スイッチング素子21は、第1スイッチング素子21のエミッタ端子212と第1スイッチング素子21のコレクタ端子211とを接続するダイオード214を有する。第2スイッチング素子22は、第2スイッチング素子22のエミッタ端子222と第2スイッチング素子22のコレクタ端子221とを接続するダイオード224を有する。
The
第3スイッチング素子23は、第3スイッチング素子23のエミッタ端子232と第3スイッチング素子23のコレクタ端子231とを接続するダイオード234を有する。第4スイッチング素子24は、第4スイッチング素子24のエミッタ端子242と第4スイッチング素子24のコレクタ端子241とを接続するダイオード244を有する。
The
短絡部11は、第5スイッチング素子25及び第6スイッチング素子26を有する。例えば、第5スイッチング素子25及び第6スイッチング素子26の各々は、金属酸化物シリコン電界効果トランスミッタである。第5スイッチング素子25と第6スイッチング素子26とは、直列に接続されている。具体的には、第5スイッチング素子25のコレクタ端子251と第6スイッチング素子26のコレクタ端子261とが接続されている。図2では、コレクタ端子251及びコレクタ端子261の各々は、破線の楕円で示されている。
The short-
第5スイッチング素子25のエミッタ端子252は第3配線15に接続されており、第6スイッチング素子26のエミッタ端子262は第4配線16に接続されている。図2では、エミッタ端子252及びエミッタ端子262の各々は、破線の楕円で示されている。電力変換基板2は、第5スイッチング素子25及び第6スイッチング素子26を有する短絡部11を有するので、交流電流に生じるリプルを抑制すると共に漏洩電流を低減させることができる。
The
第5スイッチング素子25は、第3駆動信号に対応する電圧が供給されるゲート端子253を有する。第6スイッチング素子26は、第4駆動信号に対応する電圧が供給されるゲート端子263を有する。図2では、ゲート端子253及びゲート端子263の各々は、破線の楕円で示されている。第3駆動信号及び第4駆動信号は、制御装置3によって生成される。
The
第5スイッチング素子25は、第5スイッチング素子25のエミッタ端子252と第5スイッチング素子25のコレクタ端子251とを接続するダイオード254を有する。第6スイッチング素子26は、第6スイッチング素子26のエミッタ端子262と第6スイッチング素子26のコレクタ端子261とを接続するダイオード264を有する。
The
図3は、実施の形態1にかかるパワーコンディショナ1が電力系統71から供給される交流電力を直流電力に変換して直流電力を蓄電機器72に出力する場合の電力変換基板2の回路において電流が流れる向きの例を示す第1図である。図3は、系統電圧が正である場合の電流の向きを示している。図3において、相対的に太い線で記載されている矢印は、電流が流れる向きを示している。
FIG. 3 shows a current in the circuit of the
第1スイッチング素子21、第2スイッチング素子22及び第5スイッチング素子25はオンの状態であって、第3スイッチング素子23、第4スイッチング素子24及び第6スイッチング素子26はオフの状態である。電流は、第1リアクトル7、第1スイッチング素子21のダイオード214の順番に流れると共に、第2スイッチング素子22のダイオード224、第2リアクトル8の順番に流れる。
The
図4は、実施の形態1にかかるパワーコンディショナ1が電力系統71から供給される交流電力を直流電力に変換して直流電力を蓄電機器72に出力する場合の電力変換基板2の回路において電流が流れる向きの例を示す第2図である。図3が示す状態の次に、図4が示す状態が得られる。図4において、相対的に太い線で記載されている矢印は、電流が流れる向きを示している。
FIG. 4 shows a current in the circuit of the
図3が示す状態の次に図4が示す状態が得られる場合、第1スイッチング素子21及び第2スイッチング素子22はオンの状態からオフの状態に変化し、第6スイッチング素子26はオフの状態からオンの状態に変化する。第3スイッチング素子23及び第4スイッチング素子24についてはオフの状態が維持され、第5スイッチング素子25についてはオンの状態が維持される。電流は、第1リアクトル7、第5スイッチング素子25のダイオード254、第6スイッチング素子26のコレクタ端子261、第6スイッチング素子26のエミッタ端子262、第2リアクトル8の順番に流れる。第6スイッチング素子26がオンの状態であるので、電流エネルギが第1リアクトル7及び第2リアクトル8に蓄えられる。
When the state shown in FIG. 4 is obtained after the state shown in FIG. 3, the
図4が示す状態の次に、図3が示す状態が得られる。このように、図3が示す状態と、図4が示す状態とが交互に生じる。図4が示す状態の次に図3が示す状態が得られた直後、第1リアクトル7、第5スイッチング素子25のダイオード254、第6スイッチング素子26のコレクタ端子261、第6スイッチング素子26のエミッタ端子262、第2リアクトル8の順番に流れる電流は、維持される。
Next to the state shown in FIG. 4, the state shown in FIG. 3 is obtained. In this way, the state shown in FIG. 3 and the state shown in FIG. 4 occur alternately. Immediately after the state shown in FIG. 3 is obtained next to the state shown in FIG. 4, the
ところで、スイッチング素子におけるサージ電圧の大きさは、下記の式(1)により表される。
VSURGE=L×dI/dt ・・・(1)
式(1)において、“VSURGE”は、スイッチング素子におけるサージ電圧の大きさを示している。“L”は、スイッチング素子に接続されているコンデンサとスイッチング素子とを接続する配線についての配線インダクタンス成分の大きさを示している。“I”は、スイッチング素子のコレクタとエミッタとを流れる電流を示している。“t”は、時間を示している。“d”は、微分を示す記号である。By the way, the magnitude of the surge voltage in the switching element is expressed by the following equation (1).
V SURGE = L × dI / dt ・ ・ ・ (1)
In the formula (1), "V SURGE " indicates the magnitude of the surge voltage in the switching element. “L” indicates the magnitude of the wiring inductance component for the wiring connecting the capacitor connected to the switching element and the switching element. “I” indicates the current flowing between the collector and the emitter of the switching element. “T” indicates time. “D” is a symbol indicating differentiation.
配線インダクタンス成分Lは配線の長さに比例するため、式(1)に示される通り、スイッチング素子におけるサージ電圧の大きさは、配線の長さに比例する。図5は、実施の形態1にかかる電力変換基板2の回路におけるサージ電圧の大きさに影響を与える配線30の例を示す図である。図5は、系統電圧が正である場合のサージ電圧の大きさに影響を与える配線30を示している。図5において、配線30は、相対的に太い線で示されている。
Since the wiring inductance component L is proportional to the length of the wiring, the magnitude of the surge voltage in the switching element is proportional to the length of the wiring as shown in the equation (1). FIG. 5 is a diagram showing an example of
図5に示される通り、配線30の長さは、第1スイッチング素子21、第2スイッチング素子22、第5スイッチング素子25及び第6スイッチング素子26とスナバコンデンサ9との距離に依存する。系統電圧が負である場合、サージ電圧の大きさに影響を与える配線の長さは、第3スイッチング素子23、第4スイッチング素子24、第5スイッチング素子25及び第6スイッチング素子26とスナバコンデンサ9との距離に依存する。上述の通り、スナバコンデンサ9は平滑コンデンサ5とインバータ6との間に位置している。
As shown in FIG. 5, the length of the
すなわち、電力変換基板2の回路におけるサージ電圧の大きさは、第1スイッチング素子21、第2スイッチング素子22、第3スイッチング素子23、第4スイッチング素子24、第5スイッチング素子25及び第6スイッチング素子26と、平滑コンデンサ5とを接続する配線の長さに依存する。
That is, the magnitude of the surge voltage in the circuit of the
図6は、実施の形態1にかかる電力変換基板2が有する複数の素子が基板12に配置されている状態を模式的に示す第1図である。図6は、基板12の表面の状態と基板12の裏面の状態とを示している。説明の便宜上、図6には、基板12は示されていない。電力変換基板2が有するすべての素子は、基板12の表面に配置されていて、基板12の裏面には配置されていない。基板12の裏面には、配線が形成されている。図6の基板12の裏面には、図6の基板12の表面に示されている複数の素子の各々の位置を示す図形が示されている。
FIG. 6 is a diagram schematically showing a state in which a plurality of elements included in the
図6には、第1平滑コンデンサ5A、第2平滑コンデンサ5B及び第3平滑コンデンサ5Cが示されている。第1平滑コンデンサ5A、第2平滑コンデンサ5B及び第3平滑コンデンサ5Cは、平滑コンデンサ5の例である。図6には、第1スナバコンデンサ9A及び第2スナバコンデンサ9Bが示されている。第1スナバコンデンサ9A及び第2スナバコンデンサ9Bは、スナバコンデンサ9の例である。基板12の表面には配線31が設けられており、基板12の裏面には配線32が設けられている。
FIG. 6 shows a
第2スイッチング素子22は、ボディ部41と、端子部42とを有する。第2スイッチング素子22のボディ部41は、第2スイッチング素子22のスイッチング機能を有する部位である。第2スイッチング素子22の端子部42は、コレクタ端子221、エミッタ端子222及びゲート端子223である。図6では、コレクタ端子の右側に記号「C」が記載されており、エミッタ端子の右側に記号「E」が記載されており、ゲート端子の右側に記号「G」が記載されている。
The
第1スイッチング素子21、第3スイッチング素子23、第4スイッチング素子24、第5スイッチング素子25及び第6スイッチング素子26の各々も、第2スイッチング素子22と同様に、ボディ部41と、端子部42とを有する。図6では、第1スイッチング素子21、第3スイッチング素子23、第4スイッチング素子24、第5スイッチング素子25及び第6スイッチング素子26の各々の端子部42は、破線の楕円で示されている。
Each of the
第1スイッチング素子21、第2スイッチング素子22、第3スイッチング素子23、第4スイッチング素子24、第5スイッチング素子25及び第6スイッチング素子26の各々は、端子部42がボディ部41より平滑コンデンサ5の側に位置する状態で基板12に配置されている。
In each of the
つまり、第1スイッチング素子21、第2スイッチング素子22、第3スイッチング素子23、第4スイッチング素子24、第5スイッチング素子25及び第6スイッチング素子26の各々において、端子部42はボディ部41より平滑コンデンサ5に近い。端子部42がボディ部41より平滑コンデンサ5に近い場合、配線31及び配線32の長さは、ボディ部41が端子部42より平滑コンデンサ5に近い場合に比べて短い。式(1)を用いた説明から理解することができるように、スイッチング素子におけるサージ電圧は配線の長さが短いほど小さい。
That is, in each of the
したがって、実施の形態1の各スイッチング素子におけるサージ電圧は、ボディ部41が端子部42より平滑コンデンサ5に近い場合に比べて小さくなる。その結果、電力変換基板2は、サージ電圧が発生した場合にインバータ6に含まれる複数のスイッチング素子の各々が故障することを抑制することができる。
Therefore, the surge voltage in each switching element of the first embodiment is smaller than that in the case where the
図6に示される通り、第1駆動信号をもとに動作する第1スイッチング素子21と第2スイッチング素子22との組は第1組51と定義され、第2駆動信号をもとに動作する第3スイッチング素子23と第4スイッチング素子24との組は第2組52と定義され、短絡部11が有する第5スイッチング素子25と第6スイッチング素子26との組は第3組53と定義される。図6では、第1組51、第2組52及び第3組53の各々は、破線の枠で示されている。
As shown in FIG. 6, the pair of the
図6に示される通り、インバータ6に含まれる第1スイッチング素子21、第2スイッチング素子22、第3スイッチング素子23、第4スイッチング素子24、第5スイッチング素子25及び第6スイッチング素子26は、第1組51、第3組53、第2組52の順番で基板12に配置されている。配線は、インバータ6に含まれる6個のスイッチング素子が上記の順番で配置されると、当該6個のスイッチング素子が上記の順番以外の順番で配置された場合に比べて短くなる。そのため、実施の形態1の各スイッチング素子におけるサージ電圧は小さくなる。したがって、電力変換基板2は、サージ電圧が発生した場合にインバータ6に含まれる複数のスイッチング素子の各々が故障することを抑制することができる。
As shown in FIG. 6, the
上述の通り、第1スイッチング素子21、第2スイッチング素子22、第3スイッチング素子23、第4スイッチング素子24、第5スイッチング素子25及び第6スイッチング素子26は、第1組51、第3組53、第2組52の順番で基板12に配置されている。つまり、短絡部11が有する第5スイッチング素子25と第6スイッチング素子26との組である第3組53は、第1組51と第2組52との間に位置する。
As described above, the
すなわち、第1スイッチング素子21と第3スイッチング素子23とを結ぶ配線の長さは、第1スイッチング素子21と第3スイッチング素子23とが隣り合って配置される場合に比べて長い。スイッチング素子の誤動作によって発生する短絡電流は、配線インダクタンス成分が短い、つまり短い経路だと大きくなり、スイッチング素子の破壊を引き起こす場合がある。そのため、電力変換基板2は、第1スイッチング素子21から第3スイッチング素子23に流れる短絡電流を低減することができる。同様に、電力変換基板2は、第2スイッチング素子22から第4スイッチング素子24に流れる短絡電流を低減することができる。
That is, the length of the wiring connecting the
上述の通り、電力変換基板2は、平滑コンデンサ5とインバータ6との間に位置しているスナバコンデンサ9を有する。具体的には、図6に示される通り、電力変換基板2は、第1スナバコンデンサ9A及び第2スナバコンデンサ9Bを有する。第1スナバコンデンサ9Aは、第1駆動信号をもとに動作する第1スイッチング素子21及び第2スイッチング素子22に過電圧が印加される場合に第1スイッチング素子21及び第2スイッチング素子22を保護するコンデンサである。第2スナバコンデンサ9Bは、第2駆動信号をもとに動作する第3スイッチング素子23及び第4スイッチング素子24に過電圧が印加される場合に第3スイッチング素子23及び第4スイッチング素子24を保護するコンデンサである。
As described above, the
第1スナバコンデンサ9Aは、平滑コンデンサ5とフルブリッジ部10とを接続する配線31に接続され、第1スイッチング素子21と第2スイッチング素子22との組である第1組51と平滑コンデンサ5との間に位置する。更に言うと、第1スナバコンデンサ9Aは、第1スイッチング素子21のコレクタ端子211と第2スイッチング素子22のエミッタ端子222との間に位置する。第1スイッチング素子21のコレクタ端子211と第2スイッチング素子22のエミッタ端子222との間は、サージ電圧の影響を受ける部位である。
The
第2スナバコンデンサ9Bは、平滑コンデンサ5とフルブリッジ部10とを接続する配線31に接続され、第3スイッチング素子23と第4スイッチング素子24との組である第2組52と平滑コンデンサ5との間に位置する。更に言うと、第2スナバコンデンサ9Bは、第3スイッチング素子23のエミッタ端子232と第4スイッチング素子24のコレクタ端子241との間に位置する。第3スイッチング素子23のエミッタ端子232と第4スイッチング素子24のコレクタ端子241との間は、サージ電圧の影響を受ける部位である。
The
電力変換基板2は、第1スナバコンデンサ9A及び第2スナバコンデンサ9Bを有するので、第1スイッチング素子21、第2スイッチング素子22、第3スイッチング素子23及び第4スイッチング素子24を保護することができると共に、短絡部11が有する第5スイッチング素子25及び第6スイッチング素子26の各々に印加されるサージ電圧を抑制することができる。したがって、電力変換基板2は、サージ電圧が発生した場合にインバータ6に含まれる複数のスイッチング素子の各々が故障することを抑制することができる。
Since the
図7は、実施の形態1にかかる電力変換基板2が有する複数の素子が基板12に配置されている状態を模式的に示す第2図である。図7は、基板12の表面の状態を示している。説明の便宜上、図7には、基板12は示されていない。上述の通り、電力変換基板2が有するすべての素子は、基板12の表面に配置されている。
FIG. 7 is a second diagram schematically showing a state in which a plurality of elements included in the
説明の都合により図6には示されていないが、電力変換基板2は、第1スイッチング素子21を駆動する第1駆動回路61と、第2スイッチング素子22を駆動する第2駆動回路62と、第3スイッチング素子23を駆動する第3駆動回路63と、第4スイッチング素子24を駆動する第4駆動回路64と、第5スイッチング素子25を駆動する第5駆動回路65と、第6スイッチング素子26を駆動する第6駆動回路66とを更に有する。
Although not shown in FIG. 6 for convenience of explanation, the
第1駆動回路61は、制御装置3によって生成される第1駆動信号にしたがって第1スイッチング素子21のゲートについて充放電を行い、第1スイッチング素子21のオンとオフとを制御する。第1駆動回路61は、第1スイッチング素子21の端子部42の側でなくボディ部41の側に位置する状態で基板12に配置されている。図7では、第1スイッチング素子21の端子部42は、破線の楕円で示されている。図7では、端子部42の側は「主回路部側」と記載されており、ボディ部41の側は「制御部側」と記載されている。
The
第2駆動回路62は、制御装置3によって生成される第1駆動信号にしたがって第2スイッチング素子22のゲートについて充放電を行い、第2スイッチング素子22のオンとオフとを制御する。第2駆動回路62は、第2スイッチング素子22の端子部42の側でなくボディ部41の側に位置する状態で基板12に配置されている。
The
第3駆動回路63は、制御装置3によって生成される第2駆動信号にしたがって第3スイッチング素子23のゲートについて充放電を行い、第3スイッチング素子23のオンとオフとを制御する。第3駆動回路63は、第3スイッチング素子23の端子部42の側でなくボディ部41の側に位置する状態で基板12に配置されている。
The
第4駆動回路64は、制御装置3によって生成される第2駆動信号にしたがって第4スイッチング素子24のゲートについて充放電を行い、第4スイッチング素子24のオンとオフとを制御する。第4駆動回路64は、第4スイッチング素子24の端子部42の側でなくボディ部41の側に位置する状態で基板12に配置されている。
The
第5駆動回路65は、制御装置3によって生成される第3駆動信号にしたがって第5スイッチング素子25のゲートについて充放電を行い、第5スイッチング素子25のオンとオフとを制御する。第5駆動回路65は、第5スイッチング素子25の端子部42の側でなくボディ部41の側に位置する状態で基板12に配置されている。
The
第6駆動回路66は、制御装置3によって生成される第4駆動信号にしたがって第6スイッチング素子26のゲートについて充放電を行い、第6スイッチング素子26のオンとオフとを制御する。第6駆動回路66は、第6スイッチング素子26の端子部42の側でなくボディ部41の側に位置する状態で基板12に配置されている。
The
第1駆動回路61の構成は、第2駆動回路62、第3駆動回路63、第4駆動回路64、第5駆動回路65及び第6駆動回路66の各々と同じである。以下では、第1駆動回路61、第2駆動回路62、第3駆動回路63、第4駆動回路64、第5駆動回路65及び第6駆動回路66を代表して、第1駆動回路61を更に説明する。
The configuration of the
図8は、実施の形態1にかかる電力変換基板2が有する第1駆動回路61の効果を説明するための第1図である。図8は、図7に対応していて、第1駆動回路61が第1スイッチング素子21の端子部42の側でなくボディ部41の側に位置する状態で基板12に配置されている場合の図である。図8は、電力の変換が行われる場合の主の電流が流れる主回路部67と、第1駆動回路61と第1スイッチング素子21のエミッタ端子212とを結ぶゲート駆動回路部68とを示している。図8は、主回路部67とゲート駆動回路部68との共通の部位である共通回路部69を更に示している。図8において、共通回路部69は、相対的に太い線で示されている。
FIG. 8 is a diagram for explaining the effect of the
図9は、実施の形態1にかかる電力変換基板2が有する第1駆動回路61の効果を説明するための第2図である。図9は、図7に対応しておらず、比較例を示す図である。具体的には、図9は、第1駆動回路61が第1スイッチング素子21のボディ部41の側でなく端子部42の側に位置する状態で基板12に配置される場合の図である。図9は、図8と同様に、主回路部67、ゲート駆動回路部68及び共通回路部69を示している。図9において、共通回路部69は、相対的に太い線で示されている。
FIG. 9 is a second diagram for explaining the effect of the
図8と図9とを比較すると明らかな通り、第1駆動回路61が第1スイッチング素子21の端子部42の側でなくボディ部41の側に位置する状態で基板12に配置されると、実施の形態1の共通回路部69は、比較例の共通回路部69より短くなる。つまり、実施の形態1の共通回路部69のインダクタンスは、比較例の共通回路部69のインダクタンスより小さい。
As is clear from a comparison between FIGS. 8 and 9, when the
上述の通り、実施の形態1では、第1駆動回路61が第1スイッチング素子21の端子部42の側でなくボディ部41の側に位置する状態で基板12に配置されている。そのため、電力変換基板2は、主回路部67を流れる電流の変動によって発生する電圧により第1駆動回路61が誤動作することを抑制することができる。更に言うと、電力変換基板2は、主回路部67を流れる電流の変動で発生する電圧のノイズによって第1駆動回路61が誤動作することを抑制することができる。
As described above, in the first embodiment, the
上述の通り、実施の形態1にかかる電力変換基板2は、第5スイッチング素子25及び第6スイッチング素子26を有する短絡部11を有するので、交流電流に生じるリプルを抑制すると共に漏洩電流を低減させることができる。加えて、電力変換基板2は、フルブリッジ回路を構成する第1スイッチング素子21、第2スイッチング素子22、第3スイッチング素子23及び第4スイッチング素子24を有するフルブリッジ部10を有する。
As described above, since the
第1スイッチング素子21、第2スイッチング素子22、第3スイッチング素子23、第4スイッチング素子24、第5スイッチング素子25及び第6スイッチング素子26の各々は、端子部42がボディ部41より平滑コンデンサ5の側に位置する状態で基板12に配置されている。そのため、実施の形態1の各スイッチング素子におけるサージ電圧は、ボディ部41が端子部42より平滑コンデンサ5の側に位置する場合に比べて小さくなる。その結果、電力変換基板2は、サージ電圧が発生した場合にインバータ6に含まれる6個のスイッチング素子の各々が故障することを抑制することができる。
In each of the
したがって、実施の形態1にかかる電力変換基板2は、交流電流に生じるリプルを抑制すると共に漏洩電流を低減させ、かつサージ電圧が発生した場合にインバータ6に含まれる複数のスイッチング素子の各々が故障することを抑制することができる。更に言うと、インバータ6に含まれる複数のスイッチング素子の一部又は全部がオフの状態でサージ電圧が発生した場合、電力変換基板2は、インバータ6に含まれる複数のスイッチング素子の各々が故障することを抑制することができる。
Therefore, in the
電力変換基板2は、パワーコンディショナ1が蓄電機器72から供給される直流電力を交流電力に変換して交流電力を電力系統71と負荷73との一方又は双方に出力する際にサージ電圧が発生した場合においても、インバータ6に含まれる複数のスイッチング素子の各々が故障することを抑制することができる。
In the
実施の形態1では、インバータ6に含まれる6個のスイッチング素子は、第1駆動信号をもとに動作する第1スイッチング素子21と第2スイッチング素子22との第1組51、短絡部11が有する第5スイッチング素子25と第6スイッチング素子26との第3組53、第2駆動信号をもとに動作する第3スイッチング素子23と第4スイッチング素子24との第2組52の順番で基板12に配置されている。配線は、6個のスイッチング素子が上記の順番で配置されると、上記の順番以外の順番で配置された場合に比べて短くなる。そのため、6個のスイッチング素子の各々におけるサージ電圧は小さくなる。その結果、電力変換基板2は、サージ電圧が発生した場合にインバータ6に含まれる複数のスイッチング素子の各々が故障することを抑制することができる。
In the first embodiment, the six switching elements included in the
6個のスイッチング素子が第1組51、第3組53、第2組52の順番で配置されているので、第1スイッチング素子21と第3スイッチング素子23とを結ぶ配線は、第1スイッチング素子21と第3スイッチング素子23とが隣り合って配置されている場合に比べて長い。スイッチング素子の誤動作によって発生する短絡電流は、配線インダクタンス成分が短い、つまり短い経路だと大きくなり、スイッチング素子の破壊を引き起こす場合がある。そのため、電力変換基板2は、第1スイッチング素子21から第3スイッチング素子23に流れる短絡電流を抑制することができる。同様に、電力変換基板2は、第3スイッチング素子23から第1スイッチング素子21に流れる短絡電流を抑制することができる。同様に、電力変換基板2は、第2スイッチング素子22から第4スイッチング素子24に流れる短絡電流と、第4スイッチング素子24から第2スイッチング素子22に流れる短絡電流を抑制することができる。
Since the six switching elements are arranged in the order of the
実施の形態1では、第1スイッチング素子21を駆動する第1駆動回路61は、第1スイッチング素子21の端子部42の側でなくボディ部41の側に位置する状態で基板12に配置されている。同様に、第2駆動回路62、第3駆動回路63、第4駆動回路64、第5駆動回路65及び第6駆動回路66の各々は、駆動するスイッチング素子の端子部42の側でなくボディ部41の側に位置する状態で基板12に配置されている。これにより、電力の変換が行われる場合の主の電流が流れる主回路部67とゲート駆動回路部68との共通の部位である共通回路部69が比較的短くなる。そのため、共通回路部69のインダクタンスが比較的小さくなる。したがって、電力変換基板2は、電流が主回路部67を流れる場合に発生する電圧によって第1駆動回路61、第2駆動回路62、第3駆動回路63、第4駆動回路64、第5駆動回路65及び第6駆動回路66の各々が誤動作することを抑制することができる。なお、上述の通り、ゲート駆動回路部68は、駆動回路と当該駆動回路が駆動するスイッチング素子のエミッタ端子とを結ぶ配線である。
In the first embodiment, the
フルブリッジ部10は、直流電力を交流電力に変換する機能と交流電力を直流電力に変換する機能との一方のみを有していてもよい。
The
実施の形態2.
図10は、実施の形態2にかかるパワーコンディショナが有する基板12Aを模式的に示す図である。実施の形態2では、実施の形態1の基板12が基板12Aに置き換えられている。実施の形態1の基板12が基板12Aに置き換えられている点が、実施の形態2と実施の形態1との相違点である。実施の形態2では、実施の形態1との相違点を主に説明する。
FIG. 10 is a diagram schematically showing a
図10は、基板12Aの分解斜視図である。図10に示される通り、基板12Aは、第1配線層121、第2配線層122、第3配線層123及び第4配線層124を有する4層基板である。第1配線層121、第2配線層122、第3配線層123及び第4配線層124は、第1配線層121、第2配線層122、第3配線層123、第4配線層124の順番で重ねられている。
FIG. 10 is an exploded perspective view of the
基板12Aは、第1配線層121と第2配線層122との間に位置する第1絶縁層125と、第2配線層122と第3配線層123との間に位置する第2絶縁層126と、第3配線層123と第4配線層124との間に位置する第3絶縁層127とを更に有する。
The
図10には示されていないが、第1スイッチング素子21、第2スイッチング素子22、第3スイッチング素子23、第4スイッチング素子24、第5スイッチング素子25及び第6スイッチング素子26は、第1配線層121に配置されている。第1配線層121は、4層基板である基板12Aの外側のひとつの層である。図10には示されていないが、コンバータ4、平滑コンデンサ5、第1リアクトル7、第2リアクトル8、第1スナバコンデンサ9A及び第2スナバコンデンサ9Bも、第1配線層121に配置されている。
Although not shown in FIG. 10, the
基板12Aの第2配線層122は、配線が位置する貫通孔以外が銅箔パターンである層である。つまり、第2配線層122は、基板の一方の面が銅のフィルムで覆われていて、配線のための貫通孔が形成されている層である。貫通孔には、配線が位置する。第2配線層122は、4層基板の中間のひとつの層である。第3配線層123及び第4配線層124の各々には、配線が設けられている。
The
図11は、実施の形態2にかかるパワーコンディショナが有する基板12Aによって得られる効果を説明するための図である。図11は、基板12Aのうちの第1配線層121、第1絶縁層125及び第2配線層122を示している。上述の通り、第1配線層121は4層基板である基板12Aの外側のひとつの層であり、第2配線層122は、貫通孔以外が銅箔パターンの層である。
FIG. 11 is a diagram for explaining the effect obtained by the
図11の第1配線層121における直線の矢印131は、第1配線層121の配線の一部において流れる電流の向きを模式的に示している。当該配線の一部において電流が矢印131の向きに流れると、当該配線の一部を中心とする同心円状の磁場が発生する。図11の円状の矢印132は、当該磁場のなかのひとつの磁力線を示している。当該磁場は、配線のインダクタンス成分となる。
The
第2配線層122が銅箔パターンの層であるので、第2配線層122には上記の磁場を打ち消す磁場を生成する渦電流133が流れる。つまり、渦電流133は、第3配線層123及び第4配線層124の各々に設けられている配線のインダクタンス成分を低減する。すなわち、実施の形態2にかかるパワーコンディショナは、4層基板である基板12Aの第2配線層122が銅箔パターンの層であるので、第3配線層123及び第4配線層124の各々に設けられている配線のインダクタンス成分を低減することができる。
Since the
図12は、実施の形態1にかかるパワーコンディショナ1が有する制御装置3の一部又は全部がプロセッサ91によって実現される場合のプロセッサ91を示す図である。つまり、制御装置3の一部又は全部の機能は、メモリ92に格納されるプログラムを実行するプロセッサ91によって実現されてもよい。プロセッサ91は、CPU(Central Processing Unit)、処理装置、演算装置、マイクロプロセッサ、又はDSP(Digital Signal Processor)である。図12には、メモリ92も示されている。
FIG. 12 is a diagram showing a processor 91 when a part or all of the control device 3 included in the
制御装置3の一部又は全部の機能がプロセッサ91によって実現される場合、当該一部又は全部の機能は、プロセッサ91と、ソフトウェア、ファームウェア、又は、ソフトウェア及びファームウェアとの組み合わせにより実現される。ソフトウェア又はファームウェアはプログラムとして記述され、メモリ92に格納される。プロセッサ91は、メモリ92に記憶されたプログラムを読み出して実行することにより、制御装置3の一部又は全部の機能を実現する。
When a part or all the functions of the control device 3 are realized by the processor 91, the part or all the functions are realized by the processor 91 and software, firmware, or a combination of software and firmware. The software or firmware is written as a program and stored in the
制御装置3の一部又は全部の機能がプロセッサ91によって実現される場合、パワーコンディショナ1は、制御装置3によって実行されるステップの一部又は全部が結果的に実行されることになるプログラムを格納するためのメモリ92を有する。メモリ92に格納されるプログラムは、制御装置3が実行する手順又は方法の一部又は全部をコンピュータに実行させるものであるともいえる。
When some or all of the functions of the control device 3 are realized by the processor 91, the
メモリ92は、例えば、RAM(Random Access Memory)、ROM(Read Only Memory)、フラッシュメモリ、EPROM(Erasable Programmable Read Only Memory)、EEPROM(登録商標)(Electrically Erasable Programmable Read-Only Memory)等の不揮発性もしくは揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク又はDVD(Digital Versatile Disk)等である。
The
図13は、実施の形態1にかかるパワーコンディショナ1が有する制御装置3の一部又は全部が処理回路93によって実現される場合の処理回路93を示す図である。つまり、制御装置3の一部又は全部は、処理回路93によって実現されてもよい。
FIG. 13 is a diagram showing a
処理回路93は、専用のハードウェアである。処理回路93は、例えば、単一回路、複合回路、プログラム化されたプロセッサ、並列プログラム化されたプロセッサ、ASIC(Application Specific Integrated Circuit)、FPGA(Field-Programmable Gate Array)、又はこれらを組み合わせたものである。
The
制御装置3の一部は、残部とは別個の専用のハードウェアであってもよい。 A part of the control device 3 may be dedicated hardware separate from the rest.
制御装置3の複数の機能について、当該複数の機能の一部がソフトウェア又はファームウェアで実現され、当該複数の機能の残部が専用のハードウェアで実現されてもよい。このように、制御装置3の複数の機能は、ハードウェア、ソフトウェア、ファームウェア、又はこれらの組み合わせによって実現することができる。 Regarding the plurality of functions of the control device 3, a part of the plurality of functions may be realized by software or firmware, and the rest of the plurality of functions may be realized by dedicated hardware. As described above, the plurality of functions of the control device 3 can be realized by hardware, software, firmware, or a combination thereof.
以上の実施の形態に示した構成は、一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、実施の形態同士を組み合わせることも可能であるし、要旨を逸脱しない範囲で、構成の一部を省略又は変更することも可能である。 The configuration shown in the above-described embodiment shows an example, and can be combined with another known technique, can be combined with each other, and does not deviate from the gist. It is also possible to omit or change a part of the configuration.
1 パワーコンディショナ、2 電力変換基板、3 制御装置、4 コンバータ、5 平滑コンデンサ、5A 第1平滑コンデンサ、5B 第2平滑コンデンサ、5C 第3平滑コンデンサ、6 インバータ、7 第1リアクトル、8 第2リアクトル、9 スナバコンデンサ、9A 第1スナバコンデンサ、9B 第2スナバコンデンサ、10 フルブリッジ部、11 短絡部、12,12A 基板、13 第1配線、14 第2配線、15 第3配線、16 第4配線、21 第1スイッチング素子、22 第2スイッチング素子、23 第3スイッチング素子、24 第4スイッチング素子、25 第5スイッチング素子、26 第6スイッチング素子、30,31,32 配線、41 ボディ部、42 端子部、51 第1組、52 第2組、53 第3組、61 第1駆動回路、62 第2駆動回路、63 第3駆動回路、64 第4駆動回路、65 第5駆動回路、66 第6駆動回路、67 主回路部、68 ゲート駆動回路部、69 共通回路部、71 電力系統、72 蓄電機器、73 負荷、91 プロセッサ、92 メモリ、93 処理回路、121 第1配線層、122 第2配線層、123 第3配線層、124 第4配線層、125 第1絶縁層、126 第2絶縁層、127 第3絶縁層、131,132 矢印、133 渦電流、211,221,231,241,251,261 コレクタ端子、212,222,232,242,252,262 エミッタ端子、213,223,233,243,253,263 ゲート端子、214,224,234,244,254,264 ダイオード。 1 Power conditioner, 2 Power conversion board, 3 Controller, 4 Converter, 5 Smoothing capacitor, 5A 1st smoothing capacitor, 5B 2nd smoothing capacitor, 5C 3rd smoothing capacitor, 6 Inverter, 7 1st reactor, 8 2nd Reactor, 9 snubber capacitor, 9A 1st snubber capacitor, 9B 2nd snubber capacitor, 10 full bridge, 11 short circuit, 12, 12A board, 13 1st wiring, 14 2nd wiring, 15 3rd wiring, 16 4th Wiring, 21 1st switching element, 22 2nd switching element, 23 3rd switching element, 24 4th switching element, 25 5th switching element, 26 6th switching element, 30, 31, 32 wiring, 41 body part, 42 Terminals, 51 1st set, 52 2nd set, 53 3rd set, 61 1st drive circuit, 62 2nd drive circuit, 63 3rd drive circuit, 64 4th drive circuit, 65 5th drive circuit, 66th 6 Drive circuit, 67 Main circuit, 68 Gate drive circuit, 69 Common circuit, 71 Power system, 72 Capacitor, 73 Load, 91 Processor, 92 Memory, 93 Processing circuit, 121 1st wiring layer, 122 2nd Wiring layer, 123 3rd wiring layer, 124 4th wiring layer, 125 1st insulating layer, 126 2nd insulating layer, 127 3rd insulating layer, 131, 132 Arrows, 133 vortex current, 211, 221, 23,241, 251,261 Collector terminal, 212,222,2232,242,252,262 Emitter terminal, 213,223,233,243,253,263 Gate terminal, 214,224,234,244,254,264 Capacitor.
Claims (5)
直流電力を交流電力に変換する機能と交流電力を直流電力に変換する機能との一方又は双方を有するフルブリッジ部と、
交流電力を短絡する短絡部と、
前記平滑コンデンサ、前記フルブリッジ部及び前記短絡部が配置されている基板とを備え、
前記フルブリッジ部は、フルブリッジ回路を構成する第1スイッチング素子、第2スイッチング素子、第3スイッチング素子及び第4スイッチング素子を有し、
前記短絡部は、第5スイッチング素子及び第6スイッチング素子を有し、
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、前記第4スイッチング素子、前記第5スイッチング素子及び前記第6スイッチング素子の各々は、ボディ部と、端子部とを有し、
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、前記第4スイッチング素子、前記第5スイッチング素子及び前記第6スイッチング素子の各々は、前記端子部が前記ボディ部より前記平滑コンデンサの側に位置する状態で前記基板に配置されている
ことを特徴とする電力変換基板。A smoothing capacitor that smoothes DC voltage,
A full bridge section that has one or both of a function to convert DC power to AC power and a function to convert AC power to DC power.
A short-circuited part that short-circuits AC power,
The smoothing capacitor, the full bridge portion, and the substrate on which the short-circuit portion is arranged are provided.
The full bridge portion includes a first switching element, a second switching element, a third switching element, and a fourth switching element constituting the full bridge circuit.
The short-circuited portion has a fifth switching element and a sixth switching element.
Each of the first switching element, the second switching element, the third switching element, the fourth switching element, the fifth switching element, and the sixth switching element has a body portion and a terminal portion.
In each of the first switching element, the second switching element, the third switching element, the fourth switching element, the fifth switching element, and the sixth switching element, the terminal portion is a smoothing capacitor from the body portion. A power conversion board characterized in that it is arranged on the board in a state of being located on the side of.
前記第3スイッチング素子及び前記第4スイッチング素子は、第2駆動信号をもとに動作し、
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、前記第4スイッチング素子、前記第5スイッチング素子及び前記第6スイッチング素子は、前記第1スイッチング素子と前記第2スイッチング素子との組、前記第5スイッチング素子と前記第6スイッチング素子との組、前記第3スイッチング素子と前記第4スイッチング素子との組の順番で前記基板に配置されている
ことを特徴とする請求項1に記載の電力変換基板。The first switching element and the second switching element operate based on the first drive signal.
The third switching element and the fourth switching element operate based on the second drive signal.
The first switching element, the second switching element, the third switching element, the fourth switching element, the fifth switching element, and the sixth switching element are the first switching element and the second switching element. The first aspect of the present invention is characterized in that the pair is arranged on the substrate in the order of a set, a set of the fifth switching element and the sixth switching element, and a set of the third switching element and the fourth switching element. The power conversion board described.
前記配線に接続され、前記第3スイッチング素子と前記第4スイッチング素子との組と前記平滑コンデンサとの間に位置すると共に、前記第3スイッチング素子のエミッタ端子と前記第4スイッチング素子のコレクタ端子との間に位置する第2スナバコンデンサと
を更に備えることを特徴とする請求項2に記載の電力変換基板。It is connected to the wiring connecting the smoothing capacitor and the full bridge portion, is located between the pair of the first switching element and the second switching element and the smoothing capacitor, and is a collector of the first switching element. A first snubber capacitor located between the terminal and the emitter terminal of the second switching element,
It is connected to the wiring and is located between the pair of the third switching element and the fourth switching element and the smoothing capacitor, and the emitter terminal of the third switching element and the collector terminal of the fourth switching element. The power conversion board according to claim 2, further comprising a second snubber capacitor located between the two.
前記第2スイッチング素子の前記端子部の側でなく前記ボディ部の側に位置する状態で前記基板に配置されていて前記第2スイッチング素子を駆動する第2駆動回路と、
前記第3スイッチング素子の前記端子部の側でなく前記ボディ部の側に位置する状態で前記基板に配置されていて前記第3スイッチング素子を駆動する第3駆動回路と、
前記第4スイッチング素子の前記端子部の側でなく前記ボディ部の側に位置する状態で前記基板に配置されていて前記第4スイッチング素子を駆動する第4駆動回路と、
前記第5スイッチング素子の前記端子部の側でなく前記ボディ部の側に位置する状態で前記基板に配置されていて前記第5スイッチング素子を駆動する第5駆動回路と、
前記第6スイッチング素子の前記端子部の側でなく前記ボディ部の側に位置する状態で前記基板に配置されていて前記第6スイッチング素子を駆動する第6駆動回路と
を更に備えることを特徴とする請求項1から3のいずれか1項に記載の電力変換基板。A first drive circuit that is arranged on the substrate and drives the first switching element in a state of being located not on the terminal portion side of the first switching element but on the body portion side.
A second drive circuit that is arranged on the substrate and drives the second switching element so as to be located not on the terminal portion side of the second switching element but on the body portion side.
A third drive circuit that is arranged on the substrate and drives the third switching element so as to be located not on the terminal portion side of the third switching element but on the body portion side.
A fourth drive circuit that is arranged on the substrate and drives the fourth switching element so as to be located not on the terminal portion side of the fourth switching element but on the body portion side.
A fifth drive circuit that is arranged on the substrate and drives the fifth switching element in a state of being located not on the terminal portion side of the fifth switching element but on the body portion side.
It is characterized by further including a sixth drive circuit that is arranged on the substrate in a state of being located not on the terminal portion side of the sixth switching element but on the body portion side and drives the sixth switching element. The power conversion board according to any one of claims 1 to 3.
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、前記第4スイッチング素子、前記第5スイッチング素子及び前記第6スイッチング素子は、前記4層基板の外側のひとつの層に配置されており、
前記4層基板の中間のひとつの層は、配線が位置する貫通孔以外が銅箔パターンである層である
ことを特徴とする請求項1から4のいずれか1項に記載の電力変換基板。The substrate is a four-layer substrate.
The first switching element, the second switching element, the third switching element, the fourth switching element, the fifth switching element, and the sixth switching element are arranged in one layer outside the four-layer substrate. And
The power conversion substrate according to any one of claims 1 to 4, wherein one layer in the middle of the four-layer substrate is a layer having a copper foil pattern other than the through hole in which the wiring is located.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2020/000903 WO2021144853A1 (en) | 2020-01-14 | 2020-01-14 | Power conversion board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6752400B1 true JP6752400B1 (en) | 2020-09-09 |
JPWO2021144853A1 JPWO2021144853A1 (en) | 2021-07-22 |
Family
ID=72333533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020531549A Active JP6752400B1 (en) | 2020-01-14 | 2020-01-14 | Power conversion board |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6752400B1 (en) |
WO (1) | WO2021144853A1 (en) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1127959A (en) * | 1997-07-08 | 1999-01-29 | Toshiba Fa Syst Eng Kk | Inverter |
JP2002044964A (en) * | 2000-07-21 | 2002-02-08 | Hitachi Ltd | Semiconductor device, power converter and vehicle |
JP2002125381A (en) * | 2000-10-13 | 2002-04-26 | Mitsubishi Electric Corp | Power converter |
JP2009089541A (en) * | 2007-10-01 | 2009-04-23 | Toshiba Carrier Corp | Grid-interconnection inverter device |
JP2013172469A (en) * | 2012-02-17 | 2013-09-02 | Mitsubishi Electric Corp | Power module and air conditioner |
JP2016219715A (en) * | 2015-05-26 | 2016-12-22 | 住友ベークライト株式会社 | Insulation gate bipolar transistor element, resin composition, and surge countermeasure member |
JP2017163777A (en) * | 2016-03-11 | 2017-09-14 | オムロン株式会社 | Inverter device |
JP2017168721A (en) * | 2016-03-17 | 2017-09-21 | アルプス電気株式会社 | Semiconductor device and manufacturing method of semiconductor device |
WO2018186353A1 (en) * | 2017-04-05 | 2018-10-11 | ローム株式会社 | Power module |
-
2020
- 2020-01-14 WO PCT/JP2020/000903 patent/WO2021144853A1/en active Application Filing
- 2020-01-14 JP JP2020531549A patent/JP6752400B1/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1127959A (en) * | 1997-07-08 | 1999-01-29 | Toshiba Fa Syst Eng Kk | Inverter |
JP2002044964A (en) * | 2000-07-21 | 2002-02-08 | Hitachi Ltd | Semiconductor device, power converter and vehicle |
JP2002125381A (en) * | 2000-10-13 | 2002-04-26 | Mitsubishi Electric Corp | Power converter |
JP2009089541A (en) * | 2007-10-01 | 2009-04-23 | Toshiba Carrier Corp | Grid-interconnection inverter device |
JP2013172469A (en) * | 2012-02-17 | 2013-09-02 | Mitsubishi Electric Corp | Power module and air conditioner |
JP2016219715A (en) * | 2015-05-26 | 2016-12-22 | 住友ベークライト株式会社 | Insulation gate bipolar transistor element, resin composition, and surge countermeasure member |
JP2017163777A (en) * | 2016-03-11 | 2017-09-14 | オムロン株式会社 | Inverter device |
JP2017168721A (en) * | 2016-03-17 | 2017-09-21 | アルプス電気株式会社 | Semiconductor device and manufacturing method of semiconductor device |
WO2018186353A1 (en) * | 2017-04-05 | 2018-10-11 | ローム株式会社 | Power module |
Also Published As
Publication number | Publication date |
---|---|
WO2021144853A1 (en) | 2021-07-22 |
JPWO2021144853A1 (en) | 2021-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10033275B2 (en) | DC-DC converter with a switching transistor arranged in an area where an inductor overlaps a substrate | |
WO2013132827A1 (en) | Power conversion device | |
WO2019239469A1 (en) | Converter | |
JP2010288415A (en) | Three-level power converter | |
JP6450699B2 (en) | Power converter | |
JP2014116995A (en) | Three-level power conversion device | |
JP2009177935A (en) | Dc power supply | |
JP2005065412A (en) | Stack structure in power converter | |
JP6752400B1 (en) | Power conversion board | |
JP2010041790A (en) | Power conversion apparatus | |
JP2017085896A (en) | Three level power converter | |
WO2022004602A1 (en) | Inverter device | |
JP6150017B2 (en) | Driving device, matrix converter and elevator system | |
JP2006311795A (en) | Power supply circuit | |
US10978960B2 (en) | Power converter and air conditioner equipped with the same | |
JP2007006565A (en) | Power converter | |
JP2017042040A (en) | Power conversion device | |
JP2018038240A (en) | Step-up and step-down power supply device | |
JP6946971B2 (en) | Power converter | |
JP6851242B2 (en) | Power converter | |
JP2021151065A (en) | Short circuit failure detection device of power conversion apparatus | |
JP6428384B2 (en) | Power converter and board mounting structure | |
JP2019193375A (en) | Voltage conversion circuit for vehicle | |
JPWO2019073506A1 (en) | Semiconductor device and power conversion device | |
JP7227503B2 (en) | power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200608 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200608 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200721 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200818 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6752400 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |