JP6746040B1 - 命令変換装置、方法、及びプログラム - Google Patents
命令変換装置、方法、及びプログラム Download PDFInfo
- Publication number
- JP6746040B1 JP6746040B1 JP2020517408A JP2020517408A JP6746040B1 JP 6746040 B1 JP6746040 B1 JP 6746040B1 JP 2020517408 A JP2020517408 A JP 2020517408A JP 2020517408 A JP2020517408 A JP 2020517408A JP 6746040 B1 JP6746040 B1 JP 6746040B1
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- bus
- unit
- general
- dedicated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1684—Details of memory controller using multiple buses
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0024—Peripheral component interconnect [PCI]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Bus Control (AREA)
Abstract
Description
実施の形態においては、プログラマブルロジックコントローラのCPUユニット100が、命令変換装置として機能する例を説明する。図1に示す、プログラマブルロジックコントローラのCPUユニット100は、センサ、スイッチ等を含む検出器から供給された入力信号に従って、制御プログラムの命令を実行し、出力信号を被制御機器に供給する。
専用命令を、専用バス410を介して該当の機能ユニットに送信する。汎用命令でメモリ領域が指定されている場合、プロトコル変換部160は、ステップS23で取得した実開始アドレス及び実サイズを指定して、専用命令を実行する。変換テーブル110aから戻り値を返す必要があると判別すると(ステップS25;Yes)、プロトコル変換部160は、例えば、機能ユニットから帰ってきた応答データに含まれている戻り値を取得し、取得した戻り値に対応する期待される戻り値を変換テーブル110aから取得し、期待される戻り値を命令の呼び出し元へ返す(ステップS26)。
Claims (10)
- 第1通信規格に従った第1バスと、
前記第1通信規格とは異なる第2通信規格に従った第2バスと、
前記第1通信規格に従った汎用命令と前記第2通信規格に従った専用命令との対応付けを示す情報を記憶する変換命令記憶手段と、
前記第2バスを介して接続されたデバイスに向けて命令出力手段より前記汎用命令が出された場合、前記汎用命令に対応する前記専用命令を前記変換命令記憶手段から取得し、取得した前記専用命令を前記第2バスを介して前記デバイスに供給する命令変換手段と、 を備える命令変換装置であって、
前記第1バスは、前記命令変換装置が備えるCPUと前記命令変換装置が備える内部のデバイスとを接続するローカルバスであり、
前記第2バスは、前記命令変換装置が備えるCPUと前記命令変換装置以外の前記デバイスとを接続するバスである、
命令変換装置。 - 前記デバイスを、前記第1バス上の仮想的なデバイスとして扱うために必要なデバイス構成情報を記憶するデバイス構成記憶手段、
を備え、
前記デバイス構成情報は、前記第1バスのアドレス空間において前記デバイスに割り当てられたメモリアドレスと、前記第1バス上の前記デバイスの仮想的な接続位置を示す位置情報と、前記第1バス上の前記デバイスに命令を実行するため使用されるデバイスレジスタのアドレスとを含み、
前記命令変換手段は、前記デバイスに割り当てられた前記デバイスレジスタに値が書き込まれると、書き込まれた値により特定される前記汎用命令に対応する前記専用命令を変換命令記憶手段から取得する、
請求項1に記載の命令変換装置。 - 前記第2バスのアドレス空間における専用メモリアドレスと、前記第1バスのアドレス空間において前記デバイスに割り当てた汎用メモリアドレスとの対応付けを記憶するメモリ割当記憶手段、
を備え、
前記命令変換手段は、前記汎用命令とともに指定された前記汎用メモリアドレスに対応する前記専用メモリアドレスを前記メモリ割当記憶手段から取得し、取得した前記専用メモリアドレスを指定して前記汎用命令に対応する前記専用命令を前記デバイスに供給する、
請求項2に記載の命令変換装置。 - 前記デバイス構成情報を収集し、収集した前記デバイス構成情報を前記デバイス構成記憶手段に格納するデバイス構成収集手段と、
前記デバイス構成収集手段が収集できない情報を生成し、生成した情報を前記デバイス構成記憶手段に格納するデバイス設定手段と、
を備える請求項3に記載の命令変換装置。 - 前記デバイス設定手段は、前記デバイスに、前記第1バスのアドレス空間における前記汎用メモリアドレスを割当て、前記汎用メモリアドレスと、前記デバイスの前記第2バスのアドレス空間における専用メモリアドレスとを対応付けて、前記メモリ割当記憶手段に格納する、
請求項4に記載の命令変換装置。 - 前記命令変換装置は、プログラマブルロジックコントローラのCPUユニットである、
請求項1から5のいずれか1項に記載の命令変換装置。 - 前記デバイスは、前記プログラマブルロジックコントローラの機能ユニットを含む、
請求項6に記載の命令変換装置。 - 前記デバイスは、プログラマブルロジックコントローラのCPUユニット及び機能ユニットを含む、
請求項1から5のいずれか1項に記載の命令変換装置。 - 第1通信規格に従った第1バスと、前記第1通信規格とは異なる第2通信規格に従った第2バスとを備えるコンピュータが実行する方法であって、
前記第2バスを介して接続されたデバイスに向けて命令出力手段より前記第1通信規格に従った汎用命令が出された場合、前記汎用命令に対応し、前記第2通信規格に従った専用命令を取得するステップと、
取得した前記専用命令を前記第2バスを介して前記デバイスに供給するステップと、
を含む方法であって、
前記第1バスは、前記コンピュータが備えるCPUと前記コンピュータが備える内部のデバイスとを接続するローカルバスであり、
前記第2バスは、前記コンピュータが備えるCPUと前記コンピュータ以外の前記デバイスとを接続するバスである、方法。 - 第1通信規格に従った第1バスと、前記第1通信規格とは異なる第2通信規格に従った第2バスとを備えるコンピュータに、
前記第2バスを介して接続されたデバイスに向けて命令出力手段より前記第1通信規格に従った汎用命令が出された場合、前記汎用命令に対応し、前記第2通信規格に従った専用命令を取得させ、
取得した前記専用命令を前記第2バスを介して前記デバイスに供給させる、プログラムであって、
前記第1バスは、前記コンピュータが備えるCPUと前記コンピュータが備える内部のデバイスとを接続するローカルバスであり、
前記第2バスは、前記コンピュータが備えるCPUと前記コンピュータ以外の前記デバイスとを接続するバスである、プログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/024370 WO2020255309A1 (ja) | 2019-06-19 | 2019-06-19 | 命令変換装置、方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6746040B1 true JP6746040B1 (ja) | 2020-08-26 |
JPWO2020255309A1 JPWO2020255309A1 (ja) | 2021-09-13 |
Family
ID=72146153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020517408A Active JP6746040B1 (ja) | 2019-06-19 | 2019-06-19 | 命令変換装置、方法、及びプログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US11481344B2 (ja) |
JP (1) | JP6746040B1 (ja) |
CN (1) | CN114008601B (ja) |
WO (1) | WO2020255309A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117118828B (zh) * | 2023-10-23 | 2024-01-23 | 上海芯联芯智能科技有限公司 | 一种协议转换器、电子设备及一种配置方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6370603B1 (en) * | 1997-12-31 | 2002-04-09 | Kawasaki Microelectronics, Inc. | Configurable universal serial bus (USB) controller implemented on a single integrated circuit (IC) chip with media access control (MAC) |
JP2000341357A (ja) * | 1999-05-27 | 2000-12-08 | Mitsubishi Electric Corp | 通信制御装置、計測制御システム、及び記録媒体 |
US6571308B1 (en) * | 2000-01-31 | 2003-05-27 | Koninklijke Philips Electronics N.V. | Bridging a host bus to an external bus using a host-bus-to-processor protocol translator |
JP2001306399A (ja) * | 2000-04-20 | 2001-11-02 | Seiko Epson Corp | メモリ管理ユニットおよびコンピュータシステム |
US7792923B2 (en) * | 2000-10-13 | 2010-09-07 | Zhe Khi Pak | Disk system adapted to be directly attached to network |
US7126952B2 (en) * | 2001-09-28 | 2006-10-24 | Intel Corporation | Multiprotocol decapsulation/encapsulation control structure and packet protocol conversion method |
US6925519B2 (en) * | 2002-07-25 | 2005-08-02 | Lsi Logic Corporation | Automatic translation from SCSI command protocol to ATA command protocol |
JP2005275452A (ja) * | 2004-03-22 | 2005-10-06 | Matsushita Electric Ind Co Ltd | データ転送制御システム |
JP2006004095A (ja) | 2004-06-16 | 2006-01-05 | Mitsubishi Electric Corp | 情報管理システム、端末およびサーバ |
US7246191B2 (en) * | 2005-03-31 | 2007-07-17 | Intel Corporation | Method and apparatus for memory interface |
TWI298840B (en) * | 2005-07-13 | 2008-07-11 | Via Tech Inc | Bus device used in computer system |
US7913025B1 (en) * | 2007-07-23 | 2011-03-22 | Augmentix Corporation | Method and system for a storage device |
JP2010049543A (ja) * | 2008-08-22 | 2010-03-04 | Fuji Electric Systems Co Ltd | プログラマブルコントローラ、入出力装置、および動作パラメータアクセスシステム |
JP5527512B2 (ja) | 2009-09-28 | 2014-06-18 | ソニー株式会社 | バスプロトコル変換装置及びバスプロトコル変換方法 |
CN102325128B (zh) * | 2011-07-11 | 2014-04-02 | 北京交通大学 | FlexRay 总线与LIN 总线的协议转换装置及方法 |
CN103034602B (zh) * | 2012-12-06 | 2015-11-25 | 华为技术有限公司 | 一种基于外设部件互联总线的内容查找芯片及系统 |
CN106201947B (zh) * | 2016-06-30 | 2019-08-27 | 北京振兴计量测试研究所 | 基于自定义总线的gpib通讯方法及通讯控制装置 |
CN110196824B (zh) * | 2018-05-31 | 2022-12-09 | 腾讯科技(深圳)有限公司 | 实现数据传输的方法及装置、电子设备 |
US10713207B2 (en) * | 2018-07-02 | 2020-07-14 | Venturi, Llc | USB to synchronous serial interface with external clock signal |
-
2019
- 2019-06-19 CN CN201980097506.XA patent/CN114008601B/zh active Active
- 2019-06-19 US US17/604,758 patent/US11481344B2/en active Active
- 2019-06-19 WO PCT/JP2019/024370 patent/WO2020255309A1/ja active Application Filing
- 2019-06-19 JP JP2020517408A patent/JP6746040B1/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2020255309A1 (ja) | 2020-12-24 |
US20220147473A1 (en) | 2022-05-12 |
CN114008601A (zh) | 2022-02-01 |
US11481344B2 (en) | 2022-10-25 |
CN114008601B (zh) | 2023-11-10 |
JPWO2020255309A1 (ja) | 2021-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102541619B (zh) | 虚拟机管理装置和方法 | |
KR101031409B1 (ko) | 동적으로 가상 머신을 생성하기 위한 방법, 제조물품 및 시스템 | |
US9292437B2 (en) | Optimizing virtual memory allocation in a virtual machine based upon a previous usage of the virtual memory blocks | |
US20180189109A1 (en) | Management system and management method for computer system | |
US9639459B2 (en) | I/O latency and IOPs performance in thin provisioned volumes | |
JP5915378B2 (ja) | ストレージ装置およびストレージ装置の制御方法 | |
CN109964214B (zh) | 使用服务层适配器管理最低一致性点(lpc)存储器 | |
CN101819538A (zh) | 管理执行在虚拟机中的操作系统的请求 | |
US10788999B2 (en) | Information system, management program, and program exchange method of information system | |
CN113010470B (zh) | 边缘节点远程控制系统、方法、设备及存储介质 | |
JP6746040B1 (ja) | 命令変換装置、方法、及びプログラム | |
CN116301596A (zh) | 一种软件raid构建方法、装置、设备及存储介质 | |
US10169062B2 (en) | Parallel mapping of client partition memory to multiple physical adapters | |
US8239634B2 (en) | Input/output control based on information specifying input/output issuing source and input/output priority | |
JP5492731B2 (ja) | 仮想計算機のボリューム割当て方法およびその方法を用いた計算機システム | |
US9654560B2 (en) | Management system and method | |
JP5079166B1 (ja) | シンボルテーブル生成方法、周辺機器との通信方法およびプログラマブルロジックコントローラ | |
JP2013214122A (ja) | 情報処理装置、情報処理方法、及び情報処理プログラム | |
CN112711527A (zh) | 一种实时进程的调试方法、装置、目标机和存储介质 | |
JP5417303B2 (ja) | 仮想計算機システム及びそのインストール方法 | |
JP7413183B2 (ja) | コントロールシステム | |
JP2006146526A (ja) | フィールド機器管理装置およびフィールド機器管理方法 | |
KR20190069134A (ko) | 응용 프로그램간 파일 공유 장치 및 방법 | |
JP2019057212A (ja) | プログラマブルコントローラ及びコントロールシステム | |
JP7113698B2 (ja) | 情報システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200325 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200325 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200325 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200804 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6746040 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |