JP6742309B2 - トランジスタデバイスの生成方法 - Google Patents

トランジスタデバイスの生成方法 Download PDF

Info

Publication number
JP6742309B2
JP6742309B2 JP2017521522A JP2017521522A JP6742309B2 JP 6742309 B2 JP6742309 B2 JP 6742309B2 JP 2017521522 A JP2017521522 A JP 2017521522A JP 2017521522 A JP2017521522 A JP 2017521522A JP 6742309 B2 JP6742309 B2 JP 6742309B2
Authority
JP
Japan
Prior art keywords
gate
oxide semiconductor
dielectric
semiconductor channel
tfts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017521522A
Other languages
English (en)
Other versions
JP2017533588A5 (ja
JP2017533588A (ja
Inventor
シリンガス ヘニング
シリンガス ヘニング
バンガー カル
バンガー カル
ペクーニア ヴィンチェンツォ
ペクーニア ヴィンチェンツォ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Enterprise Ltd
Original Assignee
Cambridge Enterprise Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Enterprise Ltd filed Critical Cambridge Enterprise Ltd
Publication of JP2017533588A publication Critical patent/JP2017533588A/ja
Publication of JP2017533588A5 publication Critical patent/JP2017533588A5/ja
Application granted granted Critical
Publication of JP6742309B2 publication Critical patent/JP6742309B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/445—Deposition of conductive or insulating materials for electrodes from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/20—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising components having an active region that includes an inorganic semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明に至る研究は、第７次欧州研究開発フレームワーク計画（ＦＰ７／２００７−２０１３）から、許諾合意番号ＮＭＰ３−ＳＬ−２０１１−２６３０４２の下で資金拠出を受けている。
本発明は、無機金属酸化膜半導体（ＭＯＸ）を含む薄膜トランジスタ（ＴＦＴ）デバイスに関する。
動作安定性が良好な高性能ＭＯＸ ＴＦＴを実現するために、金属酸化膜のコミュニティは、主に、非晶質または多結晶シリコンのような、広く使用されている無機半導体のための確立されたゲート誘電体材料であるＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＯｘ、ＺｒＯｘ、およびＨｆＯｘのような、無機ゲート誘電体と、金属酸化膜半導体を組み合わせることに焦点を当てている。
本出願の発明者らは、無機金属酸化物を、接合する有機ポリマーゲート誘電体（ＰＧＤ）と組み合わせることに関して広範囲の研究を実行し、驚くべきことに、優れた動作ストレス安定性および／または低い動作電圧を呈するトランジスタデバイスを生成することに成功した。電気的安定性に関連して、高安定性酸化膜ＴＦＴは、原子界面構造、機械的特性および熱的特性に関して無機金属酸化物とより相性がよい、無機ゲート誘電体、主にＡｌＯｘ、ＳｉＯｘおよびＳｉＮｘと接合される必要があると考えられてきたことに留意されたい。
多くの低電力用途にとって望ましい低電圧動作に関連して、ＭＯＸのバンドギャップが大きいこと（３ｅＶを超える）、および、無機酸化物において比誘電率とバンドギャップとの間には逆相関が観察されることに照らして、大きなゲート漏れ電流なしに低電圧動作を達成することは困難であると考えられてきたことに留意されたい。ここで、現在では、１〜２ｅＶを超える、半導体の伝導帯／価電子帯とゲート誘電体との間の最小エネルギーオフセットが、電荷担体を活性界面に閉じ込め、半導体からゲート誘電体へと望ましくない電荷注入を最小限に抑えるために必要とされると理解されていることに留意されたい。
Ｂａｎｇｅｒ，ｅｔ ａｌ．， Ｎａｔｕｒｅ Ｍａｔｅｒｉａｌｓ １０，４５（２０１１） Ｃｈｅｎ ｅｔ ａｌ．， Ｒｅｌａｘｏｒ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｐｏｌｙｍｅｒｓ−Ｆｕｎｄａｍｅｎｔａｌｓ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ． Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ， ３５４（１）；１７８−１９１， Ａｕｇｕｓｔ ２００７ Ｎａｔｕｒｅ ｎａｎｏｔｅｃｈｎｏｌｏｇｙ ２（１２）（２００７） ７８４−９（ｄｏｉ：１０．１０３８／ｎｎａｎｏ．２００７．３６５）
本明細書によって、ソース導体とドレイン導体との間に、チャネル長Ｌおよびチャネル幅Ｗを有する無機酸化膜半導体チャネルを備えるトランジスタデバイスが提供され、無機酸化膜半導体チャネルは、当該無機酸化膜半導体チャネルと接している有機ポリマー誘電体を介してゲート導体に容量的に結合されており、ゲート導体およびドレイン導体が同じ電位に維持されている間に１４時間の期間にわたってソース導体とドレイン導体の間に少なくともＸ ｎＡの定電流を維持するために必要とされるゲート電圧は、１Ｖ未満、好ましくは約０．２Ｖ未満だけ変化し、ＸはＷ／Ｌ比に５０を乗算した値に等しい。
一実施形態において、上記無機酸化膜半導体チャネルは、非晶質無機酸化膜半導体である。
一実施形態において、上記非晶質無機酸化膜半導体は、インジウムおよび亜鉛のうちの少なくとも一方を含む。
一実施形態において、上記半導体チャネルは、有機ポリマー誘電体材料のみから構成されているゲート誘電体によって、上記ゲート導体に容量的に結合されている。
一実施形態において、トランジスタデバイスは、トップゲートトランジスタデバイスである。
一実施形態において、トランジスタデバイスは、基板としての可撓性プラスチック支持薄膜によって支持される。
一実施形態において、可撓性プラスチック支持薄膜は、ポリ（エチレン−２，６−ナフタレート）、ポリエチレンテレフタレート、ポリエーテルエーテルケトン、または、ポリイミドを含む。
本明細書によって、上述したようなトランジスタデバイスを生成する方法であって、溶液ベースの処理によって上記無機酸化膜半導体および上記有機ポリマー誘電体の堆積物を形成するステップを含む、方法も提供される。
一実施形態において、方法は、８０℃未満の最大処理温度によるプロセスによって上記有機ポリマー誘電体の上記堆積物を形成するステップを含む。
本明細書によって、電源および発光材料と直列に接続されているソース導体および駆動導体を備える駆動トランジスタを介して、上記発光材料を通る電流を制御することによって動作可能な発光デバイスも提供され、上記駆動トランジスタは、無機酸化膜半導体チャネルを備え、無機酸化膜半導体チャネルは、当該無機酸化膜半導体と接している有機ポリマー誘電体を介してゲート導体に容量的に結合されている。
一実施形態において、駆動トランジスタのゲート導体における電圧は、１つまたは複数のスイッチトランジスタによって制御される。
一実施形態において、上記発光材料は、有機発光材料を含む。
一実施形態において、方法は、溶液ベースの処理によって上記無機酸化膜半導体および上記有機ポリマー誘電体の堆積物を形成するステップを含む。
本明細書によって、上述したような発光デバイスを動作させる方法であって、少なくとも１００Ｃｄ／ｍ２の光度において発光デバイスを駆動するステップを含む、方法も提供される。
本明細書によって、上述したような発光デバイスを動作させる方法であって、発光材料および駆動トランジスタに少なくともＸ ｎＡの電流を通すステップを含み、Ｘは駆動トランジスタのＷ／Ｌ比に５０を乗算した値に等しい、方法も提供される。
本明細書によって、ソース導体とドレイン導体との間にある無機酸化膜半導体を備えるトランジスタデバイスも提供され、無機酸化膜半導体は、当該半導体と接しており、１ｋＨｚにおいて少なくとも５、好ましくは約４０よりも大きい誘電率を呈する有機ポリマー誘電体を介してゲート導体に容量的に結合されている。
一実施形態において、上記有機ポリマー誘電体は、強誘電体またはリラクサ強誘電体ポリマーである。
一実施形態において、無機酸化膜半導体は、少なくとも３ｅＶのＨＯＭＯ−ＬＵＭＯバンドギャップを呈する。
本明細書によって、上述したようなトランジスタデバイスを生成する方法であって、溶液ベースの処理によって上記無機酸化膜半導体および上記有機ポリマー誘電体の堆積物を形成するステップを含む、方法も提供される。
本明細書によって、トランジスタデバイスを生成する方法であって、金属有機前駆体の溶液から酸化膜半導体チャネル材料の堆積物を形成するステップと、１５０℃と３５０℃との間の温度において水の存在下で前駆体薄膜をアニーリングするステップと、酸化膜半導体チャネルの上に有機ポリマーゲート誘電体を堆積するステップとを含む、方法も提供される。
一実施形態において、方法は、８０℃未満の最大処理温度による堆積プロセスによって有機ポリマーゲート誘電体を堆積するステップを含む。
一実施形態において、上記金属有機前駆体は、アルコールまたは水溶媒中に溶解されている金属アルコキシドまたは金属硝酸塩である。
一実施形態において、上記酸化膜半導体チャネル材料は、ポリマーゲート誘電体の堆積後に、少なくとも１０％の金属水酸化物種を含む。
本明細書によって、少なくとも２つのトランジスタデバイスを備える電子デバイスも提供され、第１のトランジスタデバイスは、無機酸化膜半導体チャネルを備え、第２のトランジスタデバイスは、有機ポリマー半導体チャネルを備え、無機酸化膜半導体チャネルと有機ポリマー半導体チャネルは両方とも、無機酸化膜半導体チャネルと有機ポリマー半導体チャネルの両方に接している共通の有機ポリマー誘電体を介して、それぞれのゲート導体に容量的に結合されている。
一実施形態において、第１のトランジスタデバイスは、ｎ型トランジスタデバイスであり、第２のトランジスタデバイスは、ｐ型トランジスタデバイスである。
一実施形態において、無機酸化膜半導体チャネルは、非晶質無機酸化膜半導体チャネルである。
一実施形態において、非晶質無機酸化膜半導体は、インジウムおよび亜鉛のうちの少なくとも一方を含む。
一実施形態において、半導体チャネルは両方とも、有機ポリマー誘電体材料のみから構成されている共通のゲート誘電体によって、上記それぞれのゲート導体に容量的に結合されている。
一実施形態において、第１のトランジスタデバイスのゲート導体およびドレイン導体が同じ電位に維持されている間に、１４時間の期間にわたって一定の条件下で第１のトランジスタデバイスのソース導体とドレイン導体との間で少なくともＸ ｎＡの定電流を維持するために必要とされるゲート電圧は、１Ｖ未満、好ましくは約０．２Ｖ未満だけ変化し、Ｘは、Ｗ／Ｌ比に５０を乗算した値に等しい。
一実施形態において、第１のトランジスタデバイスと第２のトランジスタデバイスの両方はトップゲートトランジスタデバイスである。
一実施形態において、第１のトランジスタデバイスと第２のトランジスタデバイスの両方は可撓性プラスチック支持薄膜上で支持される。
一実施形態において、可撓性プラスチック支持薄膜は、ポリ（エチレン−２，６−ナフタレート）、ポリエチレンテレフタレート、ポリエーテルエーテルケトン、または、ポリイミドを含む。
本明細書によって、上述したような電子デバイスを生成する方法であって、無機酸化膜半導体チャネルおよび有機ポリマー半導体チャネルのうちの他方の堆積物を保護しながら、無機酸化膜半導体チャネルおよび有機ポリマー半導体チャネルのうちの一方のパターニングされた堆積物を、選択的除去プロセスによって形成するステップを含む、方法も提供される。
一実施形態において、上記保護は、無機酸化膜半導体チャネルおよび有機ポリマー半導体チャネルのうちの上記他方の上に金属堆積物を形成するステップと、無機酸化膜半導体チャネルおよび有機ポリマー半導体チャネルのうちの上記一方のパターニング後に、上記金属堆積物を除去するステップとを含む。
本明細書によって、上述したような電子デバイスを生成する方法であって、溶液ベースの処理によって上記無機酸化膜半導体、上記有機ポリマー半導体チャネル、および上記有機ポリマー誘電体の堆積物を形成するステップを含む、方法も提供される。
本明細書によって、無機酸化膜半導体チャネルを備えるトランジスタデバイスであって、無機酸化膜半導体チャネルは、当該無機酸化膜半導体チャネルと接しているポリマー強誘電体を介してゲート導体に容量的に結合されている、トランジスタデバイスも提供される。
一実施形態において、ポリマー強誘電体は、ポリフッ化ビニリデンを含む。
本明細書によって、酸化膜半導体材料の前駆体の堆積物を形成するステップと、最初に第１の温度において酸素の存在下で、その後、第１の温度よりも低い第２の温度において酸素がない状態で、前駆体堆積物をアニーリングするステップとを含む方法も提供される。
一実施形態において、第１の温度は２３０〜２７５℃の範囲内であり、第２の温度は８０〜１００℃の範囲内である。
一実施形態によれば、ＭＯＸＳ−ＰＧＤトランジスタデバイスは、ＭＯＸＳと組み合わさった無機ゲート誘電体によって達成可能であるものと比較して優れたデバイス性能および動作ストレス安定性を呈する。
本発明の一実施形態によれば、ＭＯＸＳ−ＰＧＤトランジスタデバイスは、５Ｖを下回る動作電圧を有する。
本発明のさらなる実施形態によれば、ＡＭＯＸ−ＰＧＤ ｎ型トランジスタデバイスは、ｐ型有機半導体トランジスタデバイスと共通のＰＧＤ層を共有して、統合相補型回路（ｉｎｔｅｇｒａｔｅｄ ｃｏｍｐｌｅｍｅｎｔａｒｙ ｃｉｒｃｕｉｔ）を形成する。
一実施形態によれば、そのような統合相補型回路を生成する方法は、溶液処理によって、２つの半導体および共通のゲート誘電体のすべての堆積物を形成するステップを含む。
以下、例示のみを目的として、添付の図面を参照して本発明の実施形態を詳細に説明する。
本発明の一実施形態において使用されるゲート誘電体材料の比誘電率対周波数を示す図である。 本発明の一実施形態において使用されるゲート誘電体ポリマーの比誘電率対電場を示す図である。 本発明の実施形態による溶液ベースのＴＦＴの線形伝達特性を示す図である。 本発明の実施形態による溶液ベースのＴＦＴの出力特性を示す図である。 本発明の実施形態によるＴＦＴデバイスの平均線形移動度対電荷密度を示す図である。 本発明の実施形態によるＴＦＴデバイスの実効トラップ密度対誘電率を示す図である。 本発明の実施形態によるＴＦＴに対する定電流ストレス実験中のゲート電圧シフトを示す図である。 定電流ストレス実験中の、本発明によるＴＦＴの閾値電圧シフトおよびサブスレッショルド傾斜を示す図である。 本発明の一実施形態による統合回路を生成する方法の一例を示す図である。 本発明の一実施形態による方法によって生成される回路サンプルの上面図である。 Ｓ１８１３（商標）エッチストッパを使用した本発明の一実施形態による方法によって生成されるＩＤＴ−ＢＴ ＴＦＴの伝達特性および移動度を示す図である。 Ｓ１８１３（商標）エッチストッパを使用した本発明の一実施形態による方法によって生成されるＩＺＯ ＴＦＴの伝達特性および移動度を示す図である。 アルミニウムエッチストッパを使用した本発明の一実施形態による方法によって生成されるＩＤＴ−ＢＴ ＴＦＴの伝達特性および移動度を示す図である。 アルミニウムエッチストッパを使用した本発明の一実施形態による方法によって生成されるＩＺＯ ＴＦＴの伝達特性および移動度を示す図である。 異なる電源電圧における本発明の一実施形態による相補型インバータの電圧伝達特性（ＶＴＣ）および利得を示す図である。 異なる電源電圧における本発明の一実施形態による相補型インバータの正規化雑音余裕およびスイッチング閾値を示す図である。 本発明の一実施形態による３段インバータチェーンのＶＴＣを示す図である。 本発明の一実施形態による５段インバータチェーンのＶＴＣを示す図である。 本発明の一実施形態によるリング発振器の正規化振動周波数を示す図である。 本発明の実施形態において使用される異なるポリマー誘電体の光学ギャップおよび比誘電率を示す図である。 本発明の一実施形態によるトランジスタデバイスが有用である発光デバイス駆動回路の一例を示す図である。 トランジスタデバイスのいくつかの要素および寸法を概略的に示す図である。
以下、本発明の一実施形態によるＴＦＴデバイスを生成する方法の一例が説明される。この例において、ＴＦＴは、Ｃｏｒｎｉｎｇ（登録商標）１７３７スライド上に互い違いのトップゲート配置で生成されたが、本発明は、ボトムゲート配置および／または平坦な配置および／または垂直配置を含む他の配置、ならびに、たとえば、ポリエチレンナフタレート、ポリエーテルエーテルケトン、ポリエチレンテレフタレート、または、ポリイミドを含むプラスチック支持薄膜のような他の支持基板上に支持されているＴＦＴに等しく適用可能である。事実、後述する生成技法は、可撓性プラスチック支持薄膜を使用すること、および、可撓性ディスプレイのような可撓性電子ディスプレイを生成することを容易にする。
超薄型クロム接着層（１ｎｍ厚）上に熱蒸着された金（２０ｎｍ厚）から構成されるソースおよびドレイン電極が、従来のフォトリソグラフィによって、Ｌ＝１０μｍのチャネル長およびＷ＝１ｍｍのチャネル幅を有する相互にかみ合った構造へとパターニングされた。ソースおよびドレインの堆積およびパターニング後、サンプルは、非晶質金属酸化膜半導体の前駆体の薄膜によってコーティングされ、この薄膜はその後、以下に詳述するアニーリングステップを受けた。結果としてもたらされた非晶質金属酸化物薄膜は、その後、希塩酸内での従来のウェットエッチングを介してパターニングされて、当該薄膜が、ソースおよびドレイン電極の間および上の領域に実質的に閉じ込められている。その後、有機ポリマー誘電体が、適切な有機溶媒中の溶液から、非晶質金属酸化物上に直接引き延ばされた。最後に、アルミニウムゲート電極（４０ｎｍ厚）が、シャドーマスクを通じて熱蒸着されて、トランジスタチャネル領域の直上にゲート電極が形成された。
この例において利用されている溶液ベースの非晶質金属酸化膜半導体は、「ゾルゲルオンチップ」法（Ｂａｎｇｅｒ，ｅｔ ａｌ．， Ｎａｔｕｒｅ Ｍａｔｅｒｉａｌｓ １０，４５（２０１１））に従って薄膜形態で生成される、８：２の混合比のアルコキシドベースのインジウムおよび亜鉛前駆体から生成される酸化インジウム亜鉛（ＩＺＯ）である。
代替的に、ＭＯＸＳの薄膜は、硝酸インジウム水和物および硝酸亜鉛六水和物の溶液から、Ｉｎ２Ｏ３：ＺｎＯ＝６：４となるように調整される。１０ｍｌの脱イオン水を添加することによって、０．１５Ｍのモル濃度が達成された。溶液は一晩攪拌され、これは３ヶ月を超えて使用することができることが分かった。酸化インジウムガリウム亜鉛（ＩＧＺＯ）の場合、硝酸ガリウム水和物前駆体が使用される。
前駆体薄膜を金属酸化物に変換するために、前駆体薄膜は、一般的に２３０〜２７５℃の空気中での２時間長のアニーリング処理を受けた。低アニーリング温度においてデバイス性能を改善するために、ＵＶ照明（波長２５４ｎｍ、放射照度５〜８ｍＷｃｍ−２）を使用した。驚くべきことに、高温空気アニール後、数時間にわたって嫌気条件下、すなわち、Ｎ２雰囲気下における８０〜１００℃の低温アニールに薄膜をさらすことによって、移動度性能を増強することができ、デバイスヒステリシスを低減することができることも見出された。これは、普通なら電子トラップとして作用してしまう電子トラップ種を薄膜の表面から除去すると考えられる。
両方の事例において、堆積時のＭＯＸ薄膜は、高濃度の金属水酸化物種（１０〜３０％超）を含む。残留水素のいくらかは、浅いｎ型ドーパントとして作用し、普通なら電子トラップとして作用する欠陥状態を不動態化または補償し、それによって、デバイス性能に益すると考えられる。
以下のようなゲート誘電体に使用されるポリマー誘電体材料が、図１においてそれらの繰り返し単位によって示されている：ＰＴＦＥ族の非晶質フッ素重合体であるＣＹＴＯＰ（商標）、フェニル官能性を有する疎水性ポリマーであるポリ（α−メチルスチレン）（ＰαＭＳ）、ニトリル官能性を有する共重合体であるポリ（スチレン−ｃｏ−アクリロニトリル）（ＳＡＮ）、突出した熱安定性を有する堅固な熱可塑性物質であるポリ（ビスフェノールＡカーボネート）（ＰＣ）、優れた透光性を有する，ありふれたポリアクリル酸塩であるポリ（メチルメタクリレート）（ＰＭＭＡ）、以下においてＦＲＦＴとして参照される、フッ素化リラクサ強誘電性三元重合体であるＰ（ＶＤＦ−ＴｒＦＥ−ＣＦＥ）。ＣＹＴＯＰ（商標）は旭硝子株式会社から購入し、ＰαＭＳはＰｏｌｙｍｅｒ Ｓｏｕｒｃｅ Ｉｎｃ．から購入し、ＳＡＮおよびＰＣはＳｃｉｅｎｔｉｆｉｃ Ｐｏｌｙｍｅｒ Ｉｎｃ．から購入し、ＰＭＭＡはＳｉｇｍａ−Ａｌｄｒｉｃｈ（登録商標）から購入し、ＦＲＦＴはＰｉｅｚｏｔｅｃｈ ＳＡＳから購入した。溶液に含まれた状態で受領されたＣＹＴＯＰ（商標）を除いて、すべての他のポリマーはペレットまたは粉末の形態で購入し、適切な無水有機溶媒に溶解した。ポリマーはすべて、窒素グローブボックス内で、両方ともｐｐｍレベルの酸素と水でのスピンコーティングによって堆積した。それらの結果としての厚さは１００〜２００ｎｍの範囲内であり、ただし、ＣＹＴＯＰ（商標）薄膜の厚さは異なり、３３０ｎｍであった。薄膜はすべて、８０℃における熱硬化（すなわち、乾燥）を受けた。
ＨＰ４１５５Ｃ ＳＰＡ（Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ）を利用して窒素雰囲気グローブボックス（酸素濃度は常時２ｐｐｍ未満）において室温で、本発明のトランジスタの電流−電圧特性評価が実施された。報告されているトランジスタ移動度は、線形伝達特性から
Figure 0006742309
 として計算された。式中、ＣＩは単位面積あたりのゲート誘電体キャパシタンスである。
インピーダンス分析が使用されて、ポリマー誘電体の比誘電率が特性評価され、この比誘電率から、ＴＦＴの電界効果キャパシタンスが導出された。金属−絶縁体−金属（ＭＩＭ）構造がこの目的のために生成され、そのインピーダンスが、ＨＰ４１９２Ａインピーダンス分析器（Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ）を用いて測定された。キャパシタンス−面積データセットの線形補間式の傾きが、単位面積あたりの寄生なし容量を与えるように、異なる面積を有するＭＩＭ構造が利用された（ＭＩＭ構造は、２５０μｍ、５００μｍ、１０００μｍに等しい半径を有する円形電極を有していた）。後者の値はその後、薄膜厚さと乗算されて、誘電体誘電率が求められた。
この実施形態のＴＦＴ内で使用されているポリマーゲート誘電体材料の薄膜の紫外線−可視光吸収度が、ＨＰ８４５ｘ分光計によって空気中で測定された。これらの測定値について、薄膜は、それらのカットオフ波長が約２００ｎｍと極端に低いことを所与として、Ｓｐｅｃｔｒｏｓｉｌ（登録商標）２０００基板上に堆積された。裸基板（すなわち、ポリマーゲート誘電体材料がその上に一切堆積されていない同じ基板）が、すべてのスペクトルに対するベースラインとして使用された。
ＩＺＯベースＴＦＴのゲート誘電体として選択されているポリマー絶縁体の適性の予備的評価として、それらのエネルギーギャップが紫外可視透過分光法を用いて評価された。事実、絶縁体がトランジスタ性能に必要とされる電荷閉じ込めを可能にするためには、その半導体に対するエネルギーバンドオフセットが十分に大きく、約１ｅＶ２４よりも大きいことが極めて重要である。これに当てはまらない場合、電荷は、小さいまたは中程度の電場で誘電体内に注入されることになり、これによって、界面における蓄積電荷が低減し、ゲート電流が増大し、デバイス安定性が劣化する。この要件は、様々な半導体（たとえば、有機半導体）に対して多数のポリマー絶縁体によって容易に満たされるが、バンドギャップが非常に大きいＡＭＯＸＳ（たとえば、本発明のＩＺＯに対して３ｅＶ）は、これを相当により制限的なものにする。事実、ＡＭＯＸＳとの組み合わせにおいて電荷閉じ込めが達成されるためには、ゲート誘電体は少なくとも５ｅＶのバンドギャップを有するべきであり、このより低い制限は、誘電体のフロンティアエネルギーバンドが半導体のそれに対して対称に位置する最良の事例のシナリオに対応する。
本発明の一実施形態における特に好ましいクラスのＰＧＤは、強誘電性ポリフッ化ビニリデン（ＰＶＤＦ）の強力な双極子を利用して５０もの高い比誘電率を実現しつつ、５〜６ｅＶを超える大きいバンドギャップを保持するＰＶＤＦ族の高ｋリラクサ強誘電体ポリマーである。強誘電体ホモポリマーとは対照的に、それらは、強誘電体領域の、欠陥によって誘発される遮断によって（いわゆるリラクサ強誘電体様式での）疑似線形分極を達成する（Ｃｈｅｎ ｅｔ ａｌ．， Ｒｅｌａｘｏｒ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｐｏｌｙｍｅｒｓ−Ｆｕｎｄａｍｅｎｔａｌｓ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ． Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ， ３５４（１）；１７８−１９１， Ａｕｇｕｓｔ ２００７）。
本実施例において使用されているポリマーゲート誘電体材料の光学ギャップは、それらの紫外可視吸光度から抽出されるものとして、図２０の表に与えられている。フッ素化ポリマーは両方とも、測定範囲において感知できるほどの吸収を示さず、したがって、６ｅＶよりも大きい光学ギャップを示す。すべてのポリマーゲート誘電体材料が、ＩＺＯの３ｅＶのバンドギャップよりも相当に大きい光学ギャップを呈し、これは、後述するように、ＴＦＴについて測定される優れた低いゲート漏れ電流および優れた安定性と一致する。ＡＭＯＸＳに対するポリマーゲート誘電体のエネルギーバンドオフセット（すなわち、半導体およびゲート誘電体のＨＯＭＯエネルギーの間の差、およびまた、半導体およびゲート誘電体のＬＵＭＯエネルギーの間の差）は、小さいまたは中程度の電場での誘電体への電荷担体の著しい注入を回避し、それによって、界面における蓄積電荷の低減、ゲート電流の増大、および、デバイス安定性の劣化を回避するために、約１ｅＶよりも大きいことが好ましいと考えられる。
選択されているポリマーの誘電応答が、薄膜ＭＩＭ構造（ポリマー膜厚≒２００ｎｍ）を使用して、インピーダンス分析器を用いて特性評価された。抽出された比誘電率が、図２０の表にリストされている。誘電応答は、すべての低κ材料について機器周波数範囲内（１ＭＨｚまで）で一定であり、それによって、それらは、（低速分極効果がないことを所与として）安定した高速のＡＭＯＸＳベースＴＦＴの理想的な候補となる。ＦＲＦＴは、１ｋＨｚにおいて非常に大きい比誘電率を呈するが、後述するように、ＡＭＯＸＳ上のこのポリマーゲート誘電体を含むＴＦＴは、驚くべきことに、それにもかかわらず低いゲート漏れ電流および優れた安定性を呈することが分かった。しかしながら、図１および図２に示すように、このポリマーゲート誘電体材料は、４０ｋＨｚよりも高い周波数において明白な緩和を明示し、４００ｋＶｃｍ−１超で相当の場依存を明示する。結果として、この後者のポリマー誘電体は、それ自体を、相対的に低い動作速度において低電圧トランジスタ動作を必要とするＡＭＯＸＳ ＴＦＴに最良に適したものにする。
トップゲートＭＯＸ ＴＦＴを作製するためのＰＧＤのもう１つの重要な特性は、ＰＧＤに使用することができる処理温度が低いこと（１００℃未満）である。上述したように、堆積時のＭＯＸ薄膜は、Ｘ線光子放出分光法（ＸＰＳ）で検出することができる高濃度の金属水酸化物種（１０〜３０％を超える）を含む。残留水素のいくらかは、浅いｎ型ドーパントとして作用し、普通なら電子トラップとして作用する欠陥状態を不動態化または補償すると考えられる。トップゲートＴＦＴの活性界面が形成されるＭＯＸの表面上に、有益な水素のいくらかを保持するためには、水素が表面層から逃げるのを防止するために処理温度が低いことが好ましい。低温で処理され、界面における共有結合の形成を伴わないＰＧＤは、ＭＯＸの表面上に十分な水素濃度を保持し、それによって、高い移動度だけでなく、高い動作ストレス安定性も達成することができる（下記参照）。
図３は、連続的な様態で加えられる対称ダブルゲート電圧掃引について取得される、異なるポリマーゲート誘電体を有するＴＦＴの各々の代表的な線形伝達特性を示す。ＴＦＴはすべて、ＶＤＳ＝１Ｖである線形領域において動作された。ＳｉＯ２をゲート誘電体として利用したＩＺＯデバイスについて報告されているものと同じレベル（１０８）のオン／オフ比において、すべての被試験デバイスについてヒステリシスのないトランジスタ挙動が観察された。すべてのＴＦＴに加えられる最大ゲート電圧は、等価の電流レベルを達成するためにはるかにより低いゲート場が印加されるＦＲＦＴ ＴＦＴを唯一の例外として、デバイスが４ＭＶｃｍ−１の範囲内で最大ゲート場に晒されるようなものである。すべてのサンプルにおいて、電子蓄積におけるゲート電流は、使用されている計測機器の検出限界に近いものであり、これは、１０ｎＡｃｍ−２を下回るゲート漏れを示しており、この後者の値は、最大印加場において到達される。負のゲート電圧について、Ｅ＞２ＭＶｃｍ−１を超えるゲート電流のわずかな増大（ソースおよびドレイン電流においても反映される）によって特性評価されるＰαＭＳおよびＰＣ ＴＦＴを除いて、状況は同じである。この低漏れ電流は、ＭＯＸ半導体と組み合わせた、ＺｒＯｘおよびＨｆＯｘのような高ｋ無機ゲート誘電体では相対的に高い漏れ電流が観察されることを鑑みると、高ｋ ＦＲＦＴにしては特に驚くべきことである。
図４は、すべてのＴＦＴの測定された出力特性を示す。各線のＶｇは情報ボックス内で、線が配置されている様態とは反対の順序で示されており、たとえば、最下部の線のＶｇは情報ボックスの最上部において示されている、などである。それらはすべて、ＩＤ−ＶＤ平面の原点の近傍で線形挙動を呈し、これは、接触抵抗が無視できるものであることを示している。ＦＲＦＴゲート誘電体を有するＴＦＴは、低電圧トランジスタ動作（２〜３Ｖほどの小さい電圧範囲内）を達成することに留意されたい。
本発明のＩＺＯと組み合わさった、選択されているポリマー誘電体の各々を備えるいくつかのＴＦＴの線形電界効果移動度を抽出した。異なるＴＦＴの間のポリマーゲート誘電体の誘電率および厚さの差を所与として、移動度が電荷密度に対してプロットされており、図５に示されている。誘発される電荷密度は、Ｑｉｎｄ＝ＣＩ（ＶＧＳ−ＶＯＮ）として推定されており、ＶＯＮは、トランジスタ立ち上がり電圧である。図５は、同じポリマーゲート誘電体を有する各種のＴＦＴの約１０サンプルの測定された伝達特性から抽出されるものとしての、平均線形移動度対電荷密度を示す。平均移動度は、各種のＴＦＴのすべてのサンプルにわたる移動度の算術平均であり、エラーバーは、最大供給担体電荷密度における分散を示している。図５は、移動度がＱｉｎｄで概ね線形的に変化するが、ＰＭＭＡトレースの傾きの変化によって示唆されているように、高電荷密度においては飽和効果が発生し得ることを示している。２〜６ｃｍ２Ｖ−１ｓ−１の範囲内の移動度値がすべてのＴＦＴから抽出され、これは、ゲート誘電体として熱ＳｉＯ２を有するボトムゲートデバイス内の同じＡＭＯＸ半導体について得られるものと同程度である。ＣＹＴＯＰ（商標）ＴＦＴ（κ＝２．１）は、ＦＲＦＴ（κ＝４０）を使用するものよりも大幅に高い移動度を与え、一方で、中程度の誘電率を有するサンプルは中程度の移動度値をもたらすことに留意されたい。しかしながら、誘電率に対する移動度の依存性は、有機半導体、ＡＭＯＸＳと同じ移動度範囲内の他の主要なクラスの半導体について観察されているものと比較して、かなり弱い。事実、半導体ポリマーと有機結晶分子膜の両方について、移動度は、ゲート誘電体の比誘電率によって数桁変化する。この後者のクラスの材料において、有機半導体内の電荷担体の有効質量が非常に高いことを所与として強いこの効果が、電荷担体間の結合およびゲート誘電体によって決定づけられる極性環境から生じることが分かった。本発明のハイブリッドＡＭＯＸＳベースＴＦＴにおいて観察される比誘電率に対する移動度の弱い依存性は、そのような相互作用が、ＩＺＯ内の電子についてははるかにより弱いことを示唆する。
ハイブリッドＴＦＴの線形伝達特性から抽出されるサブスレッショルド傾斜は、ゲート誘電体の比誘電率に対する逆依存を明示し、ＣＹＴＯＰ（商標）ＴＦＴが最高の値（≒２Ｖｄｅｃ−１）を与え、ＦＲＦＴ ＴＦＴが最低の値（１００ｍＶｄｅｃ−１以下、他のＴＦＴよりもほぼ１桁低く、室温における理論的限界に非常に近い）を与える。これらの値を使用して、式
Figure 0006742309
 を通じて半導体−誘電体界面におけるトラップ状態密度を推定した。図６は、各種のＴＦＴの推定実効トラップ密度対誘電率を示す。推定密度は、大幅により低い値をもたらすＦＲＦＴ ＴＦＴを除いて、１０１２ｃｍ−２ｅＶ−１の範囲内にある。ここから、サブスレッショルド傾斜において観察される減少傾向は主に、より高い誘電率を有するゲート誘電体によって可能にされるより強いゲート−チャネル容量結合によって決定されると推測される。低いサブスレッショルド傾斜および低減したトラップ密度は、ＩＺＯ−ＦＲＦＴ組み合わせを低電圧ＴＦＴにとって理想的なものにする。
抽出されたトラップ密度は、スパッタリングおよび溶液処理されたＡＭＯＸＳを有し、無機ゲート誘電体を利用するボトムゲートＴＦＴの値と完全に整合する。トップゲートＡＭＯＸＳ ＴＦＴと比較すると、ゲート誘電体に利用される堆積技法に基づいて区別が為されなければならない。事実、本発明の一実施形態による上述したＴＦＴは、ＡＬＤおよびＰＥＣＶＤによって堆積されたゲート誘電体を有するトップゲートデバイスの値に一致するトラップ密度を示すが、スパッタリングされた誘電体を用いて作製されるものよりも優れている。
後述するように、本発明の一実施形態による上述したＴＦＴは、驚くべきことに、定電流バイアスストレス実験下で優れた安定性を呈することが見出された。そのような安定性は、これらのＴＦＴを、アクティブマトリックス有機発光ダイオード（ＯＬＥＤ）ディスプレイ、特に、１００Ｃｄ／ｍ２よりも高い、相対的に高い光度において駆動され、かつ／または、駆動ＴＦＴおよびＯＬＥＤを通る相対的に高い駆動電流（（５０ｘＷ／Ｌ）ｎＡよりも大きい）において動作されるもののための駆動回路内の駆動ＴＦＴとして適したものにする。ＯＬＥＤディスプレイの１つのピクセルの駆動回路の一例が、図２１に示されている。駆動ＴＦＴは、電源ＶおよびＯＬＥＤと直列に接続されており、この例においては、駆動ＴＦＴのゲート電圧は、その出力がスイッチＴＦＴのソース電極およびゲート電極に印加される電圧ＶｄａｔａおよびＶｓｅｌｅｃｔに依存するスイッチＴＦＴによって制御される。
定電流バイアスストレス実験が、異なるポリマー誘電体を有するすべての上述したＴＦＴに対して実施された。これらのストレス実験において、ＴＦＴは、ソース導体とドレイン導体との間で５μＡの定電流に晒された。この定電流は、Ｗ／Ｌ＝５において２５０ｎＡに対応し（Ｗ／Ｌは、ＴＦＴチャネル幅とＴＦＴチャネル長との比である）、これは現在、今日のＡＭＯＬＥＤディスプレイの駆動ＴＦＴに対する最小限の性能要件であると考えられている。ゲート電極およびドレイン電極は、ストレスの継続時間全体を通じて短絡されており、この継続時間は、対数的に離間された時刻におけるトランジスタ伝達特性の測定のためにのみ中断された。
図７は、ＴＦＴのソース電極とドレイン電極との間の電流を１４時間のストレス時間にわたって一定のままにするのに必要なゲート電圧のシフトを示す。各トレース内に存在するスパイクは、伝達特性の測定後のチャネルの過渡的な充電に起因する。２種類の挙動が観察された。すなわち、一方では、ＦＲＦＴ誘電体を有するＴＦＴは負のゲート電圧シフトを受け、他方、残りのＴＦＴは、正のゲート電圧シフトを受ける。全体的なシフトは、特に相当に長いストレス時間を考慮すると極端に小さく、低κ誘電体を有するＴＦＴではΔＶＧ≦０．７Ｖであり、ＰＣ、ＳＡＮおよびＰＭＭＡのものではシフトは０．１Ｖほどに低く、代わりに、ＦＲＦＴサンプルはΔＶＧ＝−０．５Ｖを与える。
低κ誘電体を有するＴＦＴにおいては、それらすべてが、一定のサブスレッショルド傾斜とともに、立ち上がり電圧および閾値電圧の一致するシフトを与える（図８参照）。その上、ゲート電圧の関数としての移動度は、加えられるバイアスの方向において厳格にシフとされる。本発明の一実施形態による上述したハイブリッド溶液ベースＴＦＴの観察される安定性は、真空技法によって生成される現行技術水準の酸化膜デバイスについて同等のストレス条件下で報告されているものと同等であることを指摘しておく。
本発明の一実施形態による上述したハイブリッドＴＦＴにおける驚異的に高いレベルの安定性は、ＡＭＯＸＳ薄膜を堆積するために使用されるアルコキシド前駆体方法、および、ＡＭＯＸＳ薄膜上にポリマーゲート誘電体を形成するために使用される低温（８０℃未満）溶液処理から生じる、最終的に形成されるＴＦＴ内のＡＭＯＸＳ薄膜中に１０〜３０％以上の残留水酸化物種が存在することに起因する。
１０１２ｃｍ−２ｅＶ−１の範囲内の上述した低界面トラップ密度値は、選択されているポリマー誘電体が、酸化膜半導体中の電荷担体に対して不活性であることを証拠立てている。この事実は、１ｅＶを超える伝導帯オフセットを示唆する、電子蓄積下での本発明の範疇のポリマー誘電体によってもたらされる適切な電荷閉じ込めによってさらに確認される。最後に、要求が厳しい定電流動作条件下での１４時間のストレス後に、０．１Ｖほどの低い閾値電圧シフトを与える最良の半導体−誘電体組み合わせによって、ストレス下での上述した電気的安定性によって、上述したトランジスタの強度が証明される。
相補型回路（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｃｉｒｃｕｉｔ）における、本発明の一実施形態によるトランジスタデバイスの使用の一例が後述される。
本発明の一実施形態によるプロセスフローの全般的な図解が、図９に示されている。プロセスフローは、ｐ型有機半導体（ＯＳ）およびｎ型非晶質金属酸化物（ＡＭＯｘＳ）の溶液ベースの堆積を可能にし、両方ともスピンコーティングによって処理され、減算的にパターニングされ、共有ポリマーゲート誘電体が上に設けられている。
開始基板は、その上にフォトリソグラフィによって熱蒸着金ソース電極およびドレイン電極が画定されるガラススライドから構成される（別途記述しない限り、すべてＬ＝１０μｍのチャネル長およびＷ＝１ｍｍのチャネル幅を有してパターニングされる）。非晶質金属酸化膜半導体が、その処理温度がより高く、溶媒に対する耐性が優れていることを所与として、最初に堆積およびパターニングされ、その後、有機半導体が堆積およびパターニングされる。その後、共有ポリマーゲート誘電体がサンプル上にブランケットコーティングされ、Ｎａｔｕｒｅ ｎａｎｏｔｅｃｈｎｏｌｏｇｙ ２（１２）（２００７） ７８４−９（ｄｏｉ：１０．１０３８／ｎｎａｎｏ．２００７．３６５）に記載されている種類のプロセスによって自己整列ゲート電極を達成するためにシャドーマスクを通じてアルミニウムが熱蒸着される。最後に、フォトリソグラフィおよび酸素プラズマアッシングの組み合わせによって、ならびに、熱蒸着によってまたは自作の単一ノズルプリンタを用いて市販の銀ベースインク（ＴＥＣ−ＩＪ−０５０、ＩｎｋＴｅｃ Ｃｏ．，Ｌｔｄ．）からのいずれかで金属相互接続を堆積させることによって回路誘電体（フォトリソグラフィパターニングされたＳ１８１３（商標）、Ｓｈｉｐｌｅｙ Ｍｉｃｒｏｐｏｓｉｔ）を貫通するビアホールを開くことによって、回路誘電体の上に回路接続が実現される。
両方の半導体がスピンコーティングによってブランケット堆積され、したがって、減算的パターニングが使用されて、それらの各々がそれらのそれぞれのＴＦＴの活性領域内に閉じ込められる。非晶質金属酸化物のエッチングは、希塩酸を用いて（従来のリソグラフィによって）達成され、一方で、有機半導体には酸素プラズマが使用される。半導体をエッチングする間、ＴＦＴの活性領域（半導体チャネルおよびソース／ドレイン電極）を保護するために、適切なエッチストッパ（ＥＳ）が使用される。２つの異なるエッチストッパ、すなわち、光パターニングされたマイクロメートル厚のＳ１８１３（商標）薄膜から構成されるもの、および、（シャドーマスクを通じてパターニングされた）３５ｎｍ厚熱蒸着アルミニウム薄膜から作製されるもう１つのものが使用された。エッチストッパ堆積中に半導体の損傷を回避するために、１００ｎｍ厚ＣＹＴＯＰ（商標）（旭硝子株式会社）の層が利用され、その後、酸素プラズマによってパターニングされた。半導体パターニングプロセスの最後の最後で、サンプルが回路統合のためのさらなるステップを受けられるように、ＣＹＴＯＰ（商標）の島の上に設けられる保護Ｓ１８１３（商標）／アルミニウムが、適切な溶媒（それぞれアセトニトリルおよびＳｈｉｐｌｅｙのＭＦ−３１９）中に浸漬することによって剥離された。
この実施例において使用された半導体は、高温処理を一切必要とすることなく最大約２ｃｍ２Ｖ−１ｓ−１の正孔移動度を与えることが報告されている最高性能ｐ型ポリマーであるインダセノ−ジチオフェン−ｃｏ−ベンゾチアジアゾール（ＩＤＴＢＴ）共役共重合体、および、「ゾルゲルオンチップ」に従って薄膜形態で生成される溶液処理アルコキシドベースＩＺＯであった。最適な回路速度のために両方の半導体においてバランスのとれた半導体移動度を達成するために、トップゲート構成におけるＩＤＴ−ＢＴの移動度を整合させるように、２５０℃の処理温度がＩＺＯのアニーリングに使用された。
上述した両方のエッチストッパが、所望のデバイススタックを生成するのに適切であることが分かった。しかしながら、結果としてもたらされるＴＦＴの電気的挙動に関しては、Ｓ１８１３（商標）エッチストッパでの性能はさほど満足のいくものではないことが観察された。Ｓ１８１３（商標）エッチストッパを使用する場合に測定されるものとしての２つのＴＦＴのトランジスタ伝達特性が、図１１および図１２に示されている。有機ＴＦＴは期待通りに機能し、一方で、金属酸化膜のものが与える電流および移動度は相対的に低く、大きいヒステリシスを呈する。対照的に、アルミニウムエッチストッパを使用した場合、構造的完全性と最高性能トランジスタ挙動の両方が達成された。図１３および図１４は、ｎ型ＩＺＯ ＴＦＴおよびｐ型ＩＤＴ−ＢＴ ＴＦＴの測定された伝達曲線を示す。両方の半導体が良好な移動度を呈し、伝達曲線がほぼ互いの鏡像であることは、相補形論理の最適な動作を示唆している。アルミニウムエッチストッパは、サンプルがパターニングステップ中に暴露されるエネルギーの高い酸素プラズマ種に対してより良好なバリア特性をより良好にもたらすと考えられる。
この超薄型誘電体および有機半導体薄膜が、非常に短い酸素プラズマエッチングサイクル（３００ＷのＲＦ電力で７分）を可能にすることは注目に値する。その上、結果としてもたらされる薄膜の目的は酸素プラズマに対するバリアとして作用することのみであるため、アルミニウム蒸着は、中程度の真空中で実行することができる（たとえば、６００Ｌ／ｓ拡散ポンプを装備したシステムでは、各蒸着サイクルは１０分しかかからない）。それゆえ、アルミニウムエッチストッパを利用するプロセスは、最小限の時間オーバヘッド（ｔｉｍｅ ｏｖｅｒｈｅａｄ）で相補統合を可能にし、したがって、これは印刷ベースの統合方式に比肩する。最後に、アルミニウムエッチストッパによる最終的な統合プロセスは、サンプルがプロセス全体を通じていかなる有機エッチャントにも暴露されていないことを所与として、いかなるポリマーゲート誘電体にも適合することに留意されたい。したがって、上述したパターニングプロセスは、ゲート誘電体の選択において多大な自由度を許容し、特に、低電圧動作のための魅力的な高κ代替形態を採用するための道を開く。以下において論述されている特定の実施態様については、１８０ｎｍ厚ＰＭＭＡ薄膜を上に載せた１００ｎｍ厚ＣＹＴＯＰ（商標）薄膜を備える二層ゲート誘電体が利用された。
ＨＰ４１５５Ｃ ＳＰＡ（Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ）を利用して窒素雰囲気グローブボックス（Ｏ２は常時２ｐｐｍ未満）において室温で、ＴＦＴおよび論理ゲートの電流−電圧特性評価が実施された。報告されているトランジスタ移動度は、飽和伝達特性から
Figure 0006742309
 として計算された。式中、ＣＩは単位面積あたりのゲート誘電体キャパシタンスである。後述するリング発振器回路の時間領域特性評価が、Ｔｅｋｔｒｏｎｉｘオシロスコープ（ＴＤＳ２０１４Ｂ）を用いて実行された。
図１５は、上述した溶液ベースのプロセスによって作製される相補型インバータについて測定される電圧伝達特性（ＶＴＣ）を示す。ＶＴＣは、５Ｖ〜５０Ｖに及ぶ範囲の電源電圧について測定された。１０Ｖを下回る電源電圧についてさえも、レールツーレール動作が明白である。この特定の誘電体スタックの実施例は、高Ｋ誘電体材料または特に薄い誘電体厚さを使用しないが、測定されたＶＴＣは、相補的手法の強度を反映する。ｎ型ＴＦＴがｐ型ＴＦＴよりもはるかに大きい電流能力を有する限り、たとえトランジスタがサブスレッショルド領域において動作している場合であっても、入力における論理ハイ値について、出力端子は論理ロー値に駆動される（また、対称な引数が反対の論理値セットに当てはまる）。インバータの利得関数も図１５に示されており、これは、１４Ｖ／Ｖを上回る利得が、１０Ｖよりも大きい電源電圧について一貫して観察されることを意味する。１６Ｖ／Ｖのピーク利得が、十分に高いＶＤＤについて達成される。
抽出される雑音余裕（ＶＤＤ／２の理想値に対して正規化されている）およびスイッチング閾値が図１６に示されている。正規化雑音余裕はほぼ一定であり、試験されている電源電圧範囲のほとんどについて５０％を上回っている。ここで、ハイ入力に対する雑音余裕は、ロー入力に対するものよりも常に高く、このギャップは、より高いＶＤＤにおいてわずかにより大きくなる。スイッチング閾値について、これは、試験されているすべての電源電圧についてＶＤＤ／２の理想値に非常に近いままであり、これによって、インバータ内の２つの等しいサイズのＴＦＴが、それらの同様の移動度に起因して対称な電流能力を有することが確認される。
大きい雑音余裕は、本発明の一実施形態による上述したインバータが、それ自体のレプリカを駆動することができることを示す。事実、この能力は、同じサイズの最大５個のインバータを備えるインバータチェーンを作製することによって実証されている。３段および５段インバータチェーンのＶＴＣが、それぞれ図１７および図１８に示されている。これらのプロットは、本発明の一実施形態による上述したインバータが、３．５ＶのＶＤＤまでのスイッチング能力を有することを実証しており、そのロバストな雑音余裕（ｒｏｂｕｓｔ ｎｏｉｓｅ ｍａｒｇｉｎｓ）を裏付けている。これらのＶＴＣは、急峻なレールツーレール遷移を呈しており、スイッチング閾値はすべて電源電圧のほぼ半分である。
本発明の一実施形態による上述したインバータの、高速相補型論理の実現に対する適用可能性を評価するために、インバータの伝播遅延の測度、すなわち、技術的なスイッチング速度の最も基本的な指標を与えるリング発振器回路が作製された。この作製されたリング発振器について、すべての等しいサイズのＴＦＴが、１０００μｍ／５μｍのアスペクト比を有する。この種のリング発振器の上面図が図１０に示されている。リング発振器は、１０Ｖ〜７０Ｖに及ぶ範囲の電源電圧について特性評価された。リング発振器動作に実質的に干渉することなく振動周波数を調べるために、そのゲート電極がリング発振器のノードに接続された追加のｐ型ＴＦＴが利用された。リング内のインバータの負荷において導入されている非対称性は、追加のＴＦＴのゲートキャパシタンスまでにしか及ばず、これは、受動プローブが測定を実施するために同じノードに接続された場合に寄与される分よりも数桁分低い。この追加のＴＦＴのドレイン電流はこのとき、オシロスコープへと供給されており、それによって、リングの振動周期をモニタリングすることができた。図１９は、式ｆ＝２ｎ／τを通じて測定された振動から導出される、リング内のインバータの正規化振動周波数対電源電圧の代表的なプロットを示しており、ｎはリングの段の数（すなわち、この実施例ではｎ＝３）であり、τは振動周期である。このプロットは、正規化振動周波数が電源電圧に対して疑似線形依存性を有し、ＶＤＤ＞６０Ｖについて、１ＭＨｚを超える値が得られることを示す。観察されている性能は、ＵＨＶ蒸着有機半導体を使用して達成されたものに比肩し、等価なチャネル長におけるほとんどの全有機溶液処理相補型実装態様よりも少なくとも１桁分速い。この速度性能はまた、ＡＬＤ堆積無機誘電体およびＡＭＯｘＳによって生成された、これまで報告されている最も良好に機能するハイブリッド実装態様ともよく一致する。
インバータのスイッチングの近似モデルは、そのトランジスタを定電流源として扱う。この図の中で、インバータの出力ノードの電位がＶＤＤ／２だけ変化するためには、
Figure 0006742309
 の時間がかかり、トランジスタによって与えられる定電流は、その飽和値に等しいと仮定される。ここで、ＣＬはインバータの容量負荷を一括したものであり、ＣＩは、その構成要素トランジスタのゲートキャパシタンスである。測定されたスイッチング周波数をこの式に当てはめることによって、図１９の赤色の曲線が得られ、単一のインバータの容量負荷の推定値は５０ｐＦになった。リング発振器内で、各インバータがそれ自体のレプリカによって負荷を受けること、および、リング内のインバータの計算される入力キャパシタンスが１６ｐＦ（２ＡＧＣＩ、ＡＧは、ゲート電極が半導体に結合されている面積）であることを所与として、当てはめ手順から推測される容量負荷は実際に妥当なものであることが分かっている。ここから、本発明の一実施形態によるインバータ回路内の自己負荷は最小限である（すなわち、インバータ内のトランジスタのキャパシタンスがインバータの容量負荷に与える寄与分は無視できるものである）と推測される。その上、自己整列ゲート窓の面積は、高スイッチング速度を得るために可能な限り小さいままにされるべきであることが裏付けられる。
加えて、図１９中の半対数スケールトレースは、構成要素ＴＦＴのＶＴを下回る電源電圧においてさえ、妥当に速い遷移（ＶＤＤ＝１０Ｖにおいて３．２ｋＨｚ）が発生することを示している（図１３および図１４参照）。しかしながら、そのような低い電圧では、正規化スイッチング周波数は、上記の基本式から逸脱し、これは、発振器内のトランジスタのサブスレッショルド動作を裏付けている。事実、ドレイン電流は、サブスレッショルド範囲においてゲート電圧に対する指数関数的依存性を呈するため、伝播遅延は、以下のように電源電圧に依存すると予測される。
Figure 0006742309
 これは事実、図１９中の半対数スケールトレースの低電圧において観察される傾向に一致する。
明示的に上述した変形に加えて、記載されている実施形態の様々な他の変形を、本発明の範囲内で行うことができることは、当業者には明白であろう。本明細書によって、本出願人は、本明細書において記載されている各個々の特徴、および、２つ以上のそのような特徴の任意の組み合わせを、そのような特徴または特徴の組み合わせが本明細書において開示されている何らかの問題を解決するか否かに関わりなく、また、特許請求の範囲を限定することなく、そのような特徴または組み合わせが当業者の共通の一般知識に照らして全体として本明細書に基づいて実行されることが可能である限りにおいて、分離して開示している。本出願人は、本発明の態様が、そのようないかなる個々の特徴または特徴の組み合わせからなり得ることを示す。

Claims (5)

  1. トランジスタデバイスを生成する方法であって、（ａ）金属有機前駆体の溶液から前駆体薄膜を形成し、１５０℃と３５０℃との間の温度において水の存在下で前記前駆体薄膜をアニーリングすることによって酸化膜半導体チャネル材料の堆積物を形成するステップと、（ｂ）８０℃未満の最大処理温度による堆積プロセスによって前記酸化膜半導体チャネル材料の堆積物の上に有機ポリマーゲート誘電体を堆積するステップとを含む、方法。
  2. 前記酸化膜半導体チャネル材料の堆積物は、前記有機ポリマーゲート誘電体の堆積前に、１０％〜３０％の金属水酸化物種を含む、請求項１に記載の方法。
  3. 前記金属有機前駆体は、アルコールまたは水溶媒中に溶解されている金属アルコキシドまたは金属硝酸塩である、請求項１または２に記載のトランジスタデバイスを生成する方法。
  4. 前記酸化膜半導体チャネル材料の堆積物は、前記有機ポリマーゲート誘電体の堆積後に、少なくとも１０％の金属水酸化物種を含む、請求項１〜３のいずれか一項に記載のトランジスタデバイスを生成する方法。
  5. トランジスタデバイスを生成する方法であって、（ａ）金属有機前駆体の溶液から前駆体薄膜を形成し、１５０℃と３５０℃との間の温度において水の存在下で前記前駆体薄膜をアニーリングすることによって酸化膜半導体チャネル材料の堆積物を形成するステップと、（ｂ）前記酸化膜半導体チャネル材料の堆積物の上に有機ポリマーゲート誘電体を堆積するステップとを含み、
    前記酸化膜半導体チャネル材料の堆積物は、前記有機ポリマーゲート誘電体の堆積後に、少なくとも１０％の金属水酸化物種を含む、方法。
JP2017521522A 2014-10-20 2015-10-20 トランジスタデバイスの生成方法 Active JP6742309B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1418610.0 2014-10-20
GBGB1418610.0A GB201418610D0 (en) 2014-10-20 2014-10-20 Transistor devices
PCT/EP2015/074264 WO2016062715A2 (en) 2014-10-20 2015-10-20 Transistor devices

Publications (3)

Publication Number Publication Date
JP2017533588A JP2017533588A (ja) 2017-11-09
JP2017533588A5 JP2017533588A5 (ja) 2018-11-29
JP6742309B2 true JP6742309B2 (ja) 2020-08-19

Family

ID=52013282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017521522A Active JP6742309B2 (ja) 2014-10-20 2015-10-20 トランジスタデバイスの生成方法

Country Status (6)

Country Link
US (1) US10573759B2 (ja)
EP (1) EP3207571B1 (ja)
JP (1) JP6742309B2 (ja)
CN (1) CN107004702B (ja)
GB (2) GB201418610D0 (ja)
WO (1) WO2016062715A2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470830A (zh) * 2018-03-26 2018-08-31 湖北大学 一种有机无机杂化薄膜晶体管及其制备方法
CN108615505B (zh) * 2018-05-14 2019-12-10 京东方科技集团股份有限公司 驱动晶体管的参数侦测方法及装置、补偿方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215130B1 (en) * 1998-08-20 2001-04-10 Lucent Technologies Inc. Thin film transistors
EP1243034A1 (en) * 1999-12-21 2002-09-25 Plastic Logic Limited Solution processed devices
US6812509B2 (en) * 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
DE602004017858D1 (de) * 2003-05-12 2009-01-02 Cambridge Entpr Ltd Polymerer transistor
KR100995451B1 (ko) * 2003-07-03 2010-11-18 삼성전자주식회사 다층 구조의 게이트 절연막을 포함하는 유기 박막 트랜지스터
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
JP2007258282A (ja) * 2006-03-20 2007-10-04 Seiko Epson Corp 半導体装置、半導体装置の製造方法および記憶装置
US8258021B2 (en) * 2007-10-26 2012-09-04 Palo Alto Research Center Incorporated Protecting semiconducting oxides
JP5444342B2 (ja) * 2008-07-18 2014-03-19 パナソニック株式会社 半導体デバイスおよびチャネル形成方法
JP2010251591A (ja) * 2009-04-17 2010-11-04 Konica Minolta Holdings Inc 薄膜トランジスタおよび該薄膜トランジスタの製造方法
JP2010258057A (ja) * 2009-04-22 2010-11-11 Konica Minolta Holdings Inc 金属酸化物半導体、その製造方法、及びそれを用いた薄膜トランジスタ
CN102893368B (zh) * 2010-09-13 2016-01-27 松下电器产业株式会社 用于制造金属氧化物半导体的方法
CN103403903B (zh) * 2010-10-07 2017-02-15 乔治亚州技术研究公司 场效应晶体管及其制造方法
JP6064314B2 (ja) * 2010-11-29 2017-01-25 株式会社リコー 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
EP2668310B1 (en) * 2011-01-28 2017-08-02 Northwestern University Low-temperature fabrication of metal oxide thin films and nanomaterial-derived metal composite thin films
JP5929132B2 (ja) * 2011-11-30 2016-06-01 株式会社リコー 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
KR101606305B1 (ko) * 2011-12-28 2016-03-24 인텔 코포레이션 적층된 트랜지스터들을 포함하는 집적회로 장치 및 그 제조방법
WO2013159150A1 (en) * 2012-04-27 2013-10-31 Commonwealth Scientific And Industrial Research Organisation Solution-processed low temperature amorphous thin films
EP2858099A4 (en) * 2012-06-01 2015-05-20 Mitsubishi Chem Corp PROCESS FOR PRODUCING SEMICONDUCTOR LAYER CONTAINING METAL OXIDE AND ELECTRONIC DEVICE
US9035287B2 (en) 2013-02-01 2015-05-19 Polyera Corporation Polymeric materials for use in metal-oxide-semiconductor field-effect transistors

Also Published As

Publication number Publication date
GB201707844D0 (en) 2017-06-28
WO2016062715A3 (en) 2016-06-16
JP2017533588A (ja) 2017-11-09
GB201418610D0 (en) 2014-12-03
US20180337287A1 (en) 2018-11-22
CN107004702B (zh) 2021-03-30
EP3207571B1 (en) 2020-09-30
GB2547160A (en) 2017-08-09
US10573759B2 (en) 2020-02-25
EP3207571A2 (en) 2017-08-23
GB2547160B (en) 2020-08-12
CN107004702A (zh) 2017-08-01
WO2016062715A2 (en) 2016-04-28

Similar Documents

Publication Publication Date Title
Yoon et al. Fully transparent non‐volatile memory thin‐film transistors using an organic ferroelectric and oxide semiconductor below 200 C
Jo et al. High-mobility and hysteresis-free flexible oxide thin-film transistors and circuits by using bilayer sol–gel gate dielectrics
JP6061858B2 (ja) 電界効果トランジスタおよびその製造方法
Pecunia et al. High-performance solution-processed amorphous-oxide-semiconductor TFTs with organic polymeric gate dielectrics
Dao et al. Organic nonvolatile memory transistors based on fullerene and an electron-trapping polymer
TWI508283B (zh) 製造場效電晶體之方法
Jeong et al. Room‐Temperature Halide Perovskite Field‐Effect Transistors by Ion Transport Mitigation
Ford et al. Fullerene Additives Convert Ambipolar Transport to p‐Type Transport while Improving the Operational Stability of Organic Thin Film Transistors
Li et al. Nonvolatile photoelectric memory with CsPbBr3 quantum dots embedded in poly (methyl methacrylate) as charge trapping layer
Dell'Erba et al. Organic integrated circuits for information storage based on ambipolar polymers and charge injection engineering
Yoo et al. Top‐Split‐Gate Ambipolar Organic Thin‐Film Transistors
Zhou et al. Improving Operational Stability of p‐Type Field‐Effect Transistors by Charge Selective Electrodes: a General Strategy
Zhang et al. Organic non-volatile memory based on pentacene/tris (8-hydroxy quinoline) aluminum heterojunction transistor
JP6742309B2 (ja) トランジスタデバイスの生成方法
Cross et al. The effect of gate-bias stress and temperature on the performance of ZnO thin-film transistors
Moon et al. Origin of the Threshold Voltage Shift in a Transistor with a 2D Electron Gas Channel at the Al2O3/SrTiO3 Interface
Feng et al. A pentacene field-effect transistor with light-programmable threshold voltage
Tunc et al. Influence of molecular weight on the short‐channel effect in polymer‐based field‐effect transistors
Shea et al. Electrical properties of staggered electrode, solution-processed, polycrystalline tetrabenzoporphyrin field-effect transistors
Esmaeili-Rad et al. Absence of defect state creation in nanocrystalline silicon thin film transistors deduced from constant current stress measurements
Lin et al. Temperature-dependent hole transport for pentacene thin-film transistors with a SiO2 gate dielectric modified by (NH4) 2Sx treatment
Chou et al. Gate field induced ordered electric dipoles in a polymer dielectric for low-voltage operating organic thin-film transistors
Natsume Characterization of solution‐processed pentacene thin film transistors
Kouvatsos et al. Charging effects in silicon nanocrystals embedded in SiO2 films
Yang et al. Preparation and electronic defect characteristics of pentacene organic field effect transistors

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170714

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181016

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200728

R150 Certificate of patent or registration of utility model

Ref document number: 6742309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250