CN107004702A - 晶体管器件 - Google Patents

晶体管器件 Download PDF

Info

Publication number
CN107004702A
CN107004702A CN201580064397.3A CN201580064397A CN107004702A CN 107004702 A CN107004702 A CN 107004702A CN 201580064397 A CN201580064397 A CN 201580064397A CN 107004702 A CN107004702 A CN 107004702A
Authority
CN
China
Prior art keywords
dielectric
oxide semiconductor
inorganic oxide
conductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580064397.3A
Other languages
English (en)
Other versions
CN107004702B (zh
Inventor
H·斯林豪斯
K·邦戈
V·佩库尼亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Enterprise Ltd
Original Assignee
Cambridge Enterprise Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Enterprise Ltd filed Critical Cambridge Enterprise Ltd
Publication of CN107004702A publication Critical patent/CN107004702A/zh
Application granted granted Critical
Publication of CN107004702B publication Critical patent/CN107004702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/445—Deposition of conductive or insulating materials for electrodes from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/20—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising components having an active region that includes an inorganic semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种晶体管器件，包括在源极导体和漏极导体之间具有沟道长度L和沟道宽度W的并且经由有机聚合物电介质与栅极导体电容性地耦合的无机氧化物半导体沟道，有机聚合物电介质与无机氧化物半导体沟道接触，其中在使栅极导体和漏极导体维持在相同电位的同时使在源极导体和漏极导体之间至少X nA的恒定电流维持达14小时的时段所需的栅极电压，变化小于1V，优选地变化小于大约0.2V；其中X等于W/L比乘以50。

Description

晶体管器件
带来本发明的工作受到了来自欧洲共同体第七框架计划(European Community'sSeventh Framework Programme)(FP7/2007-2013)的资助，授予协议号为NMP3-SL-2011-263042。
技术领域
本发明涉及包括无机金属氧化物半导体(MOX)的薄膜晶体管(TFT)器件。
背景技术
要实现具有良好的操作稳定性的高性能MOX TFT，金属氧化物共同体(community)主要集中于金属氧化物半导体与无机栅极电介质(诸如SiO2、Si3N4、AlOx、ZrOx和HfOx)的结合，这些无机栅极电介质是用于广泛使用的无机半导体(诸如非晶硅或多晶硅)的既定的栅极电介质材料。
本申请的发明人已经对无机金属氧化物与界面接合的有机聚合物栅极电介质(PGD)的结合进行了广泛的研究，并且令人惊讶的是，本申请的发明人已经成功生产出了展现出优良的操作应力(stress)稳定性和/或低操作电压的晶体管器件。应当指出，关于电稳定性，已经认为高稳定性氧化物TFT需要与无机栅极电介质(主要是AlOx、SiOx和SiNx)界面接合，这些无机栅极电介质在原子界面结构、机械性能和热性能方面与无机金属氧化物更为兼容。
应当指出，关于许多小功率应用所期望的低电压操作，已经认为，鉴于MOXS的大带隙(>3eV)以及所观察到的在无机氧化物的相对介电常数和带隙之间的反相关，实现没有显著的栅极漏电流的低电压操作具有挑战性。这里应当指出，目前的理解是，在半导体和栅极电介质的导带/价带之间的最小能量偏移需要大于1-2eV，以将电荷载流子限定于活性界面处并且使不期望的从半导体到栅极电介质内的电荷注入最小化。
发明内容
特此提供有一种晶体管器件，包括在源极导体和漏极导体之间具有沟道长度L和沟道宽度W的并且经由有机聚合物电介质与栅极导体电容性地耦合的无机氧化物半导体沟道，所述有机聚合物电介质与所述无机氧化物半导体沟道接触，其中在使所述栅极导体和漏极导体维持在相同电位的同时使在所述源极导体和漏极导体之间至少X nA的恒定电流维持达14小时的时段所需的栅极电压变化小于1V，优选地变化小于大约0.2V；其中X等于W/L比乘以50。
在一个实施例中，所述无机氧化物半导体沟道是非晶态无机氧化物半导体。
在一个实施例中，所述非晶态无机氧化物半导体包括铟和锌中的至少一种。
在一个实施例中，所述半导体沟道通过仅包括有机聚合物电介质材料的栅极电介质与所述栅极导体电容性地耦合。
在一个实施例中，所述晶体管器件是顶栅晶体管器件。
在一个实施例中，所述晶体管器件由作为基板的柔性塑料支撑膜支撑。
在一个实施例中，所述柔性塑料支撑膜包括聚(2,6-萘二甲酸乙二醇酯)(poly(ethylene-2,6-naphthalate))、聚对苯二甲酸乙二醇酯、聚醚醚酮或聚酰亚胺。
特此提供有一种生产前述的晶体管器件的方法，包括通过基于溶液的处理来形成所述无机氧化物半导体和所述有机聚合物电介质的沉积物。
在一个实施例中，所述方法包括通过最大处理温度小于80℃的工艺来形成所述有机聚合物电介质的所述沉积物。
特此提供有一种发光器件，可通过经由包括与电源和发光材料串联连接的源极导体和驱动导体的驱动晶体管来控制通过所述发光材料的电流来操作，其中所述驱动晶体管包括经由有机聚合物电介质与栅极导体电容性地耦合的无机氧化物半导体沟道，所述有机聚合物电介质与所述无机氧化物半导体接触。
在一个实施例中，所述驱动晶体管的所述栅极导体处的电压受一个或多个开关晶体管控制。
在一个实施例中，所述发光材料包括有机发光材料。
在一个实施例中，所述方法包括通过基于溶液的处理来形成所述无机氧化物半导体和所述有机聚合物电介质的沉积物。
特此提供有一种操作如上所述的发光器件的方法，包括以至少100Cd/m2的亮度驱动所述发光器件。
特此提供有一种操作如上所述的发光器件的方法，包括使至少X nA的电流通过所述发光材料和驱动晶体管，其中X等于所述驱动晶体管的W/L比乘以50。
特此提供有一种晶体管器件，包括在源极导体和漏极导体之间并且经由有机聚合物电介质与栅极导体电容性地耦合的无机氧化物半导体，所述有机聚合物电介质与所述半导体接触并在1kHz展现出至少为5的介电常数，优选为大于大约40的介电常数。
在一个实施例中，所述有机聚合物电介质是铁电聚合物或弛豫铁电聚合物。
在一个实施例中，所述无机氧化物半导体展现出至少3eV的HOMO-LUMO带隙。
特此提供有一种生产如上所述的晶体管器件的方法，包括通过基于溶液的处理来形成所述无机氧化物半导体和所述有机聚合物电介质的沉积物。
特此提供有一种生产晶体管器件的方法，包括：从金属有机前驱体的溶液形成氧化物半导体沟道材料的沉积物，在存在水的情况下以150-350℃之间的温度对所述前驱体膜进行退火，并且将有机聚合物栅极电介质沉积在所述氧化物半导体沟道的顶部上。
在一个实施例中，所述方法包括通过最大处理温度小于80℃的沉积工艺来沉积所述有机聚合物栅极电介质。
在一个实施例中，所述金属有机前驱体是溶解在乙醇或水溶剂中的金属醇盐或金属硝酸盐。
在一个实施例中，所述氧化物半导体沟道材料在所述聚合物栅极电介质的沉积之后包括至少10％的金属氢氧化物物质。
特此提供有一种电子器件，包括至少两个晶体管器件：包括无机氧化物半导体沟道的第一晶体管器件，以及包括有机聚合物半导体沟道的第二晶体管器件；以及其中所述无机氧化物半导体沟道和所述有机聚合物半导体沟道二者经由共同的有机聚合物电介质与各自的栅极导体电容性地耦合，所述共同的有机聚合物电介质与所述无机氧化物半导体沟道和所述有机聚合物半导体沟道二者接触。
在一个实施例中，所述第一晶体管器件是n型晶体管器件，以及所述第二晶体管器件是p型晶体管器件。
在一个实施例中，所述无机氧化物半导体沟道是非晶态无机氧化物半导体沟道。
在一个实施例中，所述非晶态无机氧化物半导体包括铟和锌中的至少一种。
在一个实施例中，所述半导体沟道二者都通过仅包括有机聚合物电介质材料的共同的栅极电介质与所述各自的栅极导体电容性地耦合。
在一个实施例中，在使所述第一晶体管器件的所述栅极导体和漏极导体维持在相同电位的同时使在所述第一晶体管器件的所述源极导体和漏极导体之间至少为X nA的恒定电流在恒定条件下维持达14小时的时间段所需的栅极电压变化小于1V，优选地小于大约0.2V；其中X等于W/L比乘以50。
在一个实施例中，所述第一晶体管器件和所述第二晶体管器件二者都是顶栅晶体管器件。
在一个实施例中，所述第一晶体管器件和所述第二晶体管器件二者都被支撑在柔性塑料支撑膜上。
在一个实施例中，所述柔性塑料支撑膜包括聚(2,6-萘二甲酸乙二醇酯)、聚对苯二甲酸乙二醇酯、聚醚醚酮或聚酰亚胺。
特此提供有一种生产如前所述的电子器件的方法，包括：通过选择性去除工艺来形成所述无机氧化物半导体沟道和所述有机聚合物半导体沟道中的一个沟道的经图案化的沉积物，同时保护所述无机氧化物半导体沟道和所述有机聚合物半导体沟道中的另一个沟道的沉积物。
在一个实施例中，所述保护包括：在所述无机氧化物半导体沟道和所述有机聚合物半导体沟道中的所述另一个沟道之上形成金属沉积物，并且在所述无机氧化物半导体沟道和所述有机聚合物半导体沟道中的所述一个沟道的图案化之后去除所述金属沉积物。
特此提供有一种生产如前所述的电子器件的方法，包括通过基于溶液的处理来形成所述无机氧化物半导体、所述有机聚合物半导体沟道和所述有机聚合物电介质的沉积物。
特此提供有一种晶体管器件，包括经由铁电聚合物电介质与栅极导体电容性地耦合的无机氧化物半导体沟道，所述铁电聚合物电介质与所述无机氧化物半导体沟道接触。
在一个实施例中，所述铁电聚合物电介质包括聚偏氟乙烯。
特此提供有一种方法，包括：形成氧化物半导体材料的前驱体的沉积物；以及首先在存在氧气的情况下以第一温度对前驱体沉积物进行退火，然后在没有氧气的情况下以比所述第一温度低的第二温度对前驱体沉积物进行退火。
在一个实施例中，所述第一温度在230℃-275℃的范围内，并且所述第二温度在80℃-100℃的范围内。
根据一个实施例，MOXS-PGD晶体管器件展现出了与使用同MOXS结合的无机栅极电介质可实现的器件性能和操作应力稳定性可比拟的优良的器件性能和操作应力稳定性。
根据本发明的一个实施例，MOXS-PGD晶体管器件具有5V以下的操作电压。
根据本发明的另外的实施例，AMOXS-PGD的n型晶体管器件与p型有机半导体晶体管器件共用共同的PGD层，以形成集成互补电路。
根据一个实施例，生产这样的集成互补电路的方法包括通过溶液处理来形成全部两个半导体和共同的栅极电介质的沉积物。
附图说明
在下文中通过示例(仅作示例)的方式参照附图对本发明的实施例进行详细描述，在附图中：
图1示出了本发明的一个实施例中所使用的栅极电介质材料的相对介电常数对频率；
图2示出了本发明的一个实施例中所使用的栅极电介质聚合物的相对介电常数对电场；
图3示出了根据本发明的实施例的基于溶液的TFT的线性传输特性；
图4示出了根据本发明的实施例的基于溶液的TFT的输出特性；
图5示出了根据本发明的实施例的TFT器件的平均线性迁移率对电荷密度；
图6示出了根据本发明的实施例的TFT器件的有效陷阱密度对介电常数；
图7示出了在对根据本发明的实施例的TFT的恒流应力试验期间的栅极电压漂移；
图8示出了根据本发明的TFT在恒流应力试验期间的阈值电压漂移和亚阈斜率；
图9示出了生产根据本发明的实施例的集成电路的方法的示例；
图10示出了通过根据本发明的实施例的方法所生产的电路样本的俯视图；
图11示出了通过根据本发明的实施例的使用S1813TM刻蚀阻挡层(etch stopper)的方法所生产的IDT-BT TFT的传输特性和迁移率；
图12示出了通过根据本发明的实施例的使用S1813TM刻蚀阻挡层的方法所生产的IZO TFT的传输特性和迁移率；
图13示出了通过根据本发明的实施例的使用铝刻蚀阻挡层的方法所生产的IDT-BT TFT的传输特性和迁移率；
图14示出了通过根据本发明的实施例的使用铝刻蚀阻挡层的方法所生产的IZOTFT的传输特性和迁移率；
图15示出了根据本发明的实施例的互补反相器在不同的电源电压下的电压传输特性(VTC)和增益；
图16示出了根据本发明的实施例的互补反相器在不同的电源电压下的归一化的噪声容限和开关阈值；
图17示出了根据本发明的实施例的三级反相器链的VTC；
图18示出了根据本发明的实施例的五级反相器链的VTC；
图19示出了根据本发明的实施例的环形振荡器的归一化的振荡频率；
图20指示了本发明的实施例中所使用的不同的聚合物电介质的光学带隙和相对介电常数；
图21例示了根据本发明的实施例的晶体管器件对其有用的发光器件驱动电路的示例；以及
图22示意性地例示了晶体管器件的一些元件和尺寸。
具体实施方式
以下描述生产根据本发明的实施例的TFT器件的方法的示例。在该示例中，将TFT以交错顶栅的几何形状生产于1737载片(slide)上，但是本发明等同地适用于其它几何形状，包括底栅的和/或平面的和/或垂直的几何形状，并且适用于被支撑于其它支撑基板(诸如塑料支撑膜，包括例如聚萘二甲酸乙二醇酯(poly(ethylenenaphthalate))、聚醚醚酮、聚对苯二甲酸乙二醇酯(poly(ethylene terephthalate))或聚酰亚胺)上的TFT。实际上，下文所描述的生产技术便于柔性塑料支撑膜的使用以及柔性电子显示器(诸如，柔性显示器)的生产。
将源极电极和漏极电极通过常规的光刻法图案化成具有L＝10μm的沟道长度和W＝1mm的沟道宽度的交叉指结构，其中源极电极和漏极电极包括在超薄铬附着层(1nm厚)上的热蒸镀金(20nm厚)。在源极和漏极的沉积及图案化之后，将样品涂布上非晶态金属氧化物半导体的前驱体的膜，然后对该膜进行下文将详细说明的退火步骤。然后将所得到的非晶态金属氧化物膜经由常规的湿法刻蚀在稀盐酸中图案化，以便将其基本上限定于源极电极和漏极电极之间和之上的区域。随后，将有机聚合物电介质从合适的有机溶剂中的溶液直接旋涂在非晶态金属氧化物上。最后，将铝栅极电极(40nm厚)通过阴影掩模(shadowmask)热蒸镀以在晶体管沟道区域正上方形成栅极电极。
这个示例中所使用的基于溶液的非晶态金属氧化物半导体是氧化铟锌(IZO)，该氧化铟锌(IZO)生产自混合比为8:2的基于醇盐的铟和锌的前驱体，该氧化铟锌(IZO)以薄膜的形式根据“片上溶胶-凝胶(sol-gel on chip)”方法(Banger等，Nature Materials10,45(2011))被生产。
可替代地，从硝酸铟水合物和硝酸锌六水合物的溶液制备MOXS膜，使得In2O3:ZnO＝6:4。通过添加10ml的去离子水(DI water)来获得0.15M的摩尔浓度。该溶液被搅拌过夜，并且据发现该溶液可以使用三个多月。在氧化铟镓锌(IGZO)的情况下，使用硝酸镓水合物的前驱体。
要将前驱体膜转换成金属氧化物，通常以230-275℃在空气中对前驱体膜进行两个小时的退火处理。在低的退火温度下，使用紫外照射(波长为254nm且辐照度为5-8mWcm-2)来提升器件的性能。我们还惊奇地发现，通过在高温空气退火之后使膜在厌氧条件下(即在N2气氛下)于80-100℃经受数小时的低温退火，能够增强迁移性能并且能够减小器件磁滞(hysteresis)。认为这从膜的表面去除了电子俘获物质，否则该电子俘获物质将充当电子陷阱。
在这两种情况下，刚沉积的MOXs膜都包括大浓度的金属氢氧化物物质(>10-30％)。认为残余的氢气中的一些充当了浅n型掺杂剂并且钝化或补偿了缺陷状态(否则该缺陷状态将会充当电子陷阱)，由此有益于器件性能。
在图1中，用于栅极电介质的聚合物电介质材料由它们的重复单元示出：CYTOPTM，PTFE家族的非晶含氟聚合物；聚(α-甲基苯乙烯)(PαMS)，具有苯基官能团的疏水聚合物；苯乙烯-丙烯腈共聚物(SAN)，具有腈官能团的共聚物；聚双酚A碳酸酯(PC)(poly(bisphenolA carbonate))，具有出色的热稳定性的刚性热塑性塑料；聚甲基丙烯酸甲酯(PMMA)，具有优良的光学透明度的遍布的的聚丙烯酸酯；P(VDF-TrFE-CFE)，氟化弛豫铁电三元共聚物，在下文也称为FRFT。CYTOPTM购买自Asahi Glass有限公司，PαMS购买自Polymer Source公司，SAN和PC购买自Scientific Polymer公司，PMMA购买自而FRFT购买自Piezotech SAS。除了以溶液形式收到的CYTOPTM之外，所有其它聚合物到来时均为颗粒或粉末的形式，并且被溶解于合适的无水有机溶剂中。聚合物全都通过在具有ppm水平的氧气和水两者的氮气手套箱中的旋涂来沉积。它们所产生的厚度在100-200nm的区间内，除了CYTOPTM膜的厚度为330nm。这些膜全都在80℃进行热固化(即，干燥)。
在室温下于氮气气氛的手套箱(氧气浓度始终在2ppm以下)中利用HP4155C SPA(安捷伦科技(Agilent Technologies))来执行我们的晶体管的电流-电压表征。所报告的晶体管迁移率根据线性传输特性来计算，为其中CI为每单位面积的栅极电介质电容。
阻抗分析用来表征聚合物电介质的相对介电常数，根据该相对介电常数可以得出TFT的场效应电容。金属-绝缘体-金属(MIM)结构是为了这个目的而生产的，其阻抗以HP4192A阻抗分析仪(安捷伦科技)来测量。使用具有不同面积的MIM结构(MIM结构具有半径等于250μm、500μm、1000μm的圆形电极)，使得电容-面积数据集的线性内插的斜率将给出每单位面积的无寄生电容。然后将后一个值乘以膜厚度，以确定电介质的介电常数。
在空气中通过HP845x光谱仪来测量这个实施例的TFT中所使用的聚合物栅极电介质材料的薄膜的紫外-可见吸光度。对于这些测量，将薄膜沉积于2000基板上，假定它们的极低的截止波长为大约200nm。将裸基板(即没有任何聚合物栅极电介质材料沉积于其上的相同基板)用作所有光谱的基线。
作为对作为基于IZO的TFT的栅极电介质的所选聚合物绝缘体的适用性的初步评估，所选聚合物绝缘体的能隙通过紫外-可见(UV-vis)透射光谱法来评估。实际上，对于用于允许晶体管性能所需的电荷约束的绝缘体，至关重要的是该绝缘体相对于半导体的能带偏移是足够大的，并且大于约1eV24。如果不是这样的话，电荷将会在小电场或中等电场下注入电介质内，导致界面处的累积电荷减少、栅极电流增大以及器件稳定性退化。虽然相对于各种半导体(例如，有机半导体)，大量的聚合物绝缘体都能容易地满足这个要求，但是AMOXS的非常大的能隙(例如，对于我们的IZO的3eV)使得该要求变得更为严格得多。确实，对于将要结合AMOXS来实现的电荷约束，栅极电介质应当具有至少5eV的带隙，该下限对应于其中电介质的前沿(frontier)能带对称地位于半导体的能带周围的最好情形。
在本发明的一个实施例中，特别优选的一类PGD是聚(偏氟乙烯)(PVDF)家族的高k值弛豫铁电聚合物，该聚合物可利用铁电PVDF的强偶极子来实现高达50的相对介电常数，但保留>5-6eV的大带隙。与铁电均聚物相比，它们借助于铁电畴的缺陷引起的中断(interruption)实现了拟线性极化(以所谓的弛豫铁电方式)(Chen等，RelaxorFerroelectric Polymers-Fundamentals and Applications.Ferroelectrics,354(1):178-191,2007年8月)。
在示例中所使用的聚合物栅极电介质材料的光学带隙在图20的表格中给出，这些光学带隙提取自它们的紫外-可见(UV-vis)吸光度。两个氟化聚合物在测量范围内都没有显示出可观的吸收，由此指示出大于6eV的光学带隙。所有的聚合物栅极电介质材料都会展现出比IZO的3eV带隙大得多的光学带隙，这与对TFT测得的优良的低栅极漏电流和优良的稳定性是一致的，如同下文所讨论的。认为优选的是，聚合物栅极电介质相对于AMOXS的能带偏移(即半导体和栅极电介质的HOMO能量之间的差，也是半导体和栅极电介质的LUMO能量之间的差)大于大约1eV，以便避免电荷载流子在小电场或中等电场下显著注入电介质内，并且由此避免界面处的累积电荷减少、栅极电流增大以及器件稳定性下降。
使用薄膜MIM结构(聚合物膜厚≈200nm)以阻抗分析仪来表征所选聚合物的介电响应。所提取的相对介电常数被列示于图20的表格中。所有低κ值材料的介电响应在仪器频率范围(达1MHz)内是恒定的，使得它们成为用于稳定且高速的基于AMOXS的TFT(假定没有缓慢极化效应)的理想候选者。FRFT在1kHz展现出很大的相对介电常数，但是如同下文所讨论的，惊奇地发现在AMOXS上包括这种聚合物栅极电介质的TFT却展现出低的栅极漏电流和优良的稳定性。然而，如图1和2所示，这种聚合物栅极电介质材料在高于40kHz的频率表现出了明显的弛豫，并且在场超过400kVcm-1时表现出明显的场依赖性。结果，后一种聚合物电介质本身最适合于需要以相对较低的操作速度来进行低压晶体管操作的AMOXS TFT。
用于顶栅MOX TFT的制造的PGD的另一个重要特性是能够用于PGD的低工艺温度(<100℃)。如上所述，刚沉积的MOX膜包括能够在X射线光电子发射光谱(XPS)中检测出的大浓度的金属氢氧化物物质(>10-30％)。认为残余的氢气中的一些充当了浅n型掺杂剂并且钝化或补偿了缺陷状态(否则该缺陷状态将充当电子陷阱)。要在顶栅TFT的活性界面形成于其处的MOX的表面上保留一些有益的氢，优选低工艺温度以防止氢从表面层逸出。在低温下处理并且不涉及界面处的共价键的形成的PGD在MOX的表面上保留了足够的氢浓度，使得不仅能够实现高的迁移率，而且还能够实现高的操作应力稳定性(见下文)。
图3示出了具有不同的聚合物栅极电介质的TFT中的每个的代表性线性传输特性，这些线性传输特性是针对以连续模式施加的对称双栅极电压扫描而获得的。这些TFT全都在VDS＝1V的线性区域内操作。对于所有测试器件，都观测到了无磁滞的晶体管行为，通/断比处于与对于将SiO2用作栅极电介质的IZO器件所报告的那些通/断比相同的水平(108)。施加于全部TFT的最大栅极电压使得器件经受在4MVcm-1的区间内的最大栅极场，唯一例外的是FRFT TFT，对于FRFT TFT，施加低得多的栅极场以获得等同的电流水平。在所有样品中，电子积聚中的栅极电流接近所用仪器的检测极限，表示栅极漏电流在10nAcm-2以下，后一个值可在最大的施加场下达到。对于负栅极电压，情况是相同的，除了PαMS和PC TFT，PαMS和PC TFT在超出E>2MVcm-1时的特征为栅极电流略微增大(也反映于源极和漏极电流中)。鉴于对于与MOX半导体结合的高k值的无机栅极电介质(诸如，ZrOx和HfOx)所观测到的相对高的漏电流，这种低的漏电流对于高k值的FRFT是特别令人惊奇的。
图4示出了所测得的全部TFT的输出特性。每条线的Vg按照与如何布置线的顺序相反的顺序被指示于信息框内，例如，底部处的线的Vg被指示于信息框的顶部处等。它们在接近ID-VD平面的原点处展现出线性行为，指示出了可忽略的接触电阻。应当指出，具有FRFT栅极电介质的TFT实现了低压晶体管操作(在小至2-3V的电压范围内)。
我们提取了包括与我们的IZO结合的所选的聚合物电介质中的每个的多个TFT的线性场效应迁移率。给定聚合物栅极电介质的介电常数和厚度在不同的TFT之间的差异，将迁移率相对于电荷密度进行作图并示出于图5中。感应电荷密度被估计为Qind＝CI(VGS-VON)，其中VON为晶体管的起始电压。图5示出了平均线性迁移率对电荷密度，该平均线性迁移率对电荷密度提取自每种具有相同的聚合物栅极电介质的TFT的大约10个样品的测得的传输特性。平均迁移率为每种TFT的全部样品的迁移率的算术平均，并且误差棒指示出最大的供应载流子电荷密度的扩展(spread)。图5示出了迁移率大致随Qind线性地变化，尽管饱和效应可能在高电荷密度下发生，如PMMA迹线的斜率变化所表明的。从全部TFT都提取出了在2-6cm2V-1s-1范围内的迁移率值，可与对在具有热SiO2作为栅极电介质的底栅器件中的相同AMOX半导体所获得的迁移率比拟。应当指出，CYTOPTMTFT(κ＝2.1)给出了比使用FRFT(κ＝40)的迁移率明显更高的迁移率，而具有中等介电常数的样品带来中等的迁移率值。然而，迁移率对介电常数的依赖性与对有机半导体(迁移率范围与AMOXS相同的另一大类半导体)所观察到的依赖性相比是相当弱的。实际上，对于半导体聚合物和有机晶体分子膜二者，迁移率随着栅极电介质的相对介电常数成数量级的变化。在后一类材料中，发现该效应源于在电荷载流子与由栅极电介质决定的极性环境之间的耦合，假定有机半导体中电荷载流子的有效质量非常高，该耦合是强的。我们在我们混合的基于AMOXS的TFT中观察到的迁移率对相对介电常数的弱依赖性表明，对于在IZO中的电子，这样的相互作用要弱得多。
从混合TFT的线性传输特性中提取的亚阈斜率表现出了对栅极电介质的相对介电常数的反向依赖性，CYTOPTMTFT给出了最高的值(≌2Vdec-1)，而FRFT TFT给出最低的值(≤100mVdec-1，近似比其它TFT低了一个数量级，并且相当接近室温下的理论极限)。通过等式我们使用这些值来估计在半导体-电介质界面处的陷阱状态密度。图6示出了每种TFT的所估计的有效陷阱密度对介电常数。所估计的密度在1012cm-2eV-1的区间内，除了FRFT TFT，FRFT TFT会得出明显更低的值。从这之中我们获知，在亚阈斜率中所观察到的下降趋势主要由具有更高介电常数的栅极电介质所允许的较强的栅极到沟道的电容性耦合来决定。低的亚阈斜率和降低的陷阱密度使得IZO-FRFT结合成为用于低电压TFT的理想的结合。
所提取的陷阱密度与具有经溅射和溶液处理的AMOXS并且采用无机栅极电介质的底栅TFT的值完全一致。当与顶栅AMOXS TFT相比时，必须基于对栅极电介质所采用的沉积技术来作出区分。确实，根据本发明的实施例的上述TFT显示出了与具有通过ALD和PECVD所沉积的栅极电介质的顶栅器件的值相匹配的陷阱密度，而优于以溅射的电介质来制造的栅极电介质。
如同下文所讨论的，惊奇地发现，根据本发明的实施例的上述TFT在恒流的偏置应力的试验下会展现出优良的稳定性。这样的稳定性使得这些TFT适合于作为用于有源矩阵有机发光二极管(OLED)显示器的驱动电路中的驱动TFT，特别是以>100Cd/m2的相对高的亮度被驱动的显示器，和/或在通过驱动TFT和OLED的相对高的驱动电流(大于(50×W/L)nA)下操作的显示器。在图21中示出了OLED显示器的一个像素的驱动电路的一个示例。驱动TFT与电源V和OLED串联连接，并且在该示例中，驱动TFT的栅极电压自身受开关TFT控制，该开关TFT的输出取决于施加于开关TFT的源极电极的电压Vdata和栅极电极的电压Vselect。
对所有上述的具有不同聚合物电介质的TFT执行恒流的偏置应力的试验。在这些应力试验中，TFT经受在源极导体和漏极导体之间的5μΑ的恒定电流。该恒定电流对应于W/L＝5下的250nA(其中W/L是TFT沟道宽度与TFT沟道长度之比)，这在当前被认为是对用于当今的AMOLED显示器的驱动TFT的最低性能要求。栅极电极和漏极电极在应力的整个持续时间内被短接，这仅对于在对数间隔的时间对晶体管传输特性的测量而中断。
图7示出了为了使TFT的源极电极和漏极电极之间的电流维持恒定达14h的应力时间所需的栅极电压的漂移。出现于每条迹线中的峰是由于测量了传输特性之后的沟道的瞬态充电。观察到了两种行为：一方面，具有FRFT电介质的TFT经历负的栅极电压漂移；另一方面，其余的TFT展现出正的栅极电压漂移。总体漂移极小，尤其是考虑到相当长的应力时间：在具有低κ值电介质的TFT中，ΔVG≤0.7V，而在PC、SAN和PMMA的TFT中，漂移低至0.1V；相反，FRFT样品给出了ΔVG＝-0.5V。
在具有低κ值电介质的TFT中，它们全都给出了起始电压和阈值电压的匹配漂移，连同恒定的亚阈斜率一起(见图8)。而且，随栅极电压变化的迁移率沿所施加的偏置的方向刚性(rigidly)漂移。我们注意到，所观察到的根据本发明的实施例的上述混合的基于溶液的TFT的稳定性与在等同应力的条件下对通过真空技术生产的最先进的氧化物器件所报告的稳定性相当。
根据本发明的实施例的上述混合TFT中的令人惊奇地高的稳定性水平归因于在最终形成的TFT中的AMOXS膜中存在10-30原子％或更多的残留氢氧化物物质，这些氢氧化物物质由用来沉积AMOXS膜的醇盐前驱体方法以及用来在AMOXS膜上形成聚合物栅极电介质的低温(<80℃)溶液处理产生。
在1012cm-2eV-1的区间内的上述低界面陷阱密度值证明，所选的聚合物电介质相对于氧化物半导体内的电荷载流子是惰性的。这一事实通过由我们的一系列聚合物电介质在电子积累下提供的合适的电荷约束而得到进一步证实，表明导带偏移超过1eV。最后，上述晶体管的强度通过上述在应力下的电稳定性来证实，以及最佳的半导体-电介质结合在要求的恒流的操作条件下在14h的应力之后给出了低至0.1V的阈值电压漂移。
下面所描述的是根据本发明的实施例的晶体管器在互补电路中的使用的示例。
在图9中示出了根据本发明的一个实施例的工艺流程的总体例示。该工艺流程允许p型有机半导体(OS)和n型非晶态金属氧化物(AMOxS)的基于溶液的沉积，二者均通过旋涂来处理、被减法图案化并且被共用的聚合物栅极电介质封盖。
起始基板由载玻片构成，在该载玻片上，通过光刻来限定热蒸镀的金源极电极和金漏极电极(全都被图案化为具有L＝10μm的沟道长度以及W＝1mm的沟道宽度，除非另有说明)。首先对非晶态金属氧化物半导体进行沉积并图案化，假定其处理温度较高且对溶剂的耐溶性优异，随后对有机半导体进行沉积和图案化。随后，将共用的聚合物栅极电介质毯覆式涂布(blanket coated)于样品上，通过在Nature nanotechnology 2(12)(2007)784-9(doi:10.1038/nnano.2007.365)中所描述的那种工艺将铝通过阴影掩模进行热蒸镀，以获得自对准的栅极电极。最后，通过以下步骤在电路电介质(经光刻图案化的S1813TM，ShipleyMicroposit)的顶部上实现电路连接：经由通过光刻和氧等离子体灰化的结合而打开通过电路电介质的通孔，以及通过热蒸镀来沉积金属互连或者以自制单喷嘴打印机从商用银基油墨(TEC-IJ-050，InkTec公司)沉积出金属互连。
两种半导体都通过旋涂被毯覆式沉积，并且由此减法图案化被用来将它们中的每个限定于它们各自的TFT的活性区域。非晶态金属氧化物的刻蚀以稀盐酸(通过常规的光刻)来完成，而氧等离子体用于有机半导体。在刻蚀半导体的同时，使用适合的刻蚀阻挡层(ES)来保护TFT的有源区域(半导体沟道和源极/漏极电极)。使用两个不同的刻蚀阻挡层，一个由经光图案化的微米级厚度的S1813TM膜构成，而另一个由35nm厚的热蒸镀的铝膜制成(通过阴影掩模被图案化)。为了避免在刻蚀阻挡层的沉积期间破坏半导体，采用100nm厚的CYTOPTM(Asahi Glass有限公司)层，随后通过氧等离子体将该层图案化。在半导体图案化处理的最后，通过在合适的溶剂(分别为乙腈和Shipley的MF-319)中的浸渍来剥离封盖CYTOPTM岛的保护性的S1813TM/铝，使得样品能够经历电路集成的更多步骤。
这个示例所使用的半导体是：茚并二噻吩-共-苯并噻二唑(indaceno-dithiophene-co-benzothiadiazole)(IDTBT)共轭共聚物，据报道在不需要任何高温处理的情况下给出达大约2cm2V-1s-1的空穴迁移率的最佳性能的p型聚合物；以及根据“片上溶胶-凝胶”方法以薄膜的形式生产的经溶液处理的基于醇盐的IZO。为了在两个半导体中获得平衡的半导体迁移率以优化电路速度，使用250℃的工艺温度来对IZO进行退火，以便与顶栅构造中的IDTBT的迁移率相匹配。
据发现，上述两个刻蚀阻挡层对于生产所需的器件堆叠是足够的。然而，对于所产生的TFT的电行为，我们对S1813TM刻蚀阻挡层观察到了不太令人满意的性能。在图11和图12中示出了针对使用S1813TM刻蚀阻挡层的情形所测得的两个TFT的晶体管传输特性。有机的TFT表现达到预期，然而金属氧化物的TFT给出相对低的电流和迁移率，并且展现出了大的磁滞。相反，在使用铝刻蚀阻挡层的情形中，结构完整性和最佳性能的晶体管行为二者都得以实现。图13和图14示出了所测得的n型IZO TFT和p型IDT-BT TFT的传输曲线。两种半导体都展现出了良好的迁移率，并且传输曲线大致彼此互为镜像的事实表明了互补逻辑的优化操作。认为铝刻蚀阻挡层更好地提供了对高能氧等离子体物质的更好的屏障性能，样品在图案化步骤期间被暴露于高能氧等离子体物质。
值得注意的是，超薄电介质膜和有机半导体膜可允许很短的氧等离子体刻蚀周期(对于300W的RF功率为7分钟)。而且，铝蒸镀能够在中等真空度下执行，因为所得的膜的唯一的目的是充当对氧等离子体的屏障(例如，在配备有600L/s的扩散泵的系统中，每个蒸镀周期只需10分钟)。因此，使用铝刻蚀阻挡层的工艺允许使用最小的额外开销时间的互补集成，因而它相对于基于印刷的集成方案具有竞争力。最后，应当指出，假定样品在整个处理中没有被暴露于任何有机刻蚀剂的情况下，使用铝刻蚀阻挡层的最终集成工艺与任何聚合物栅极电介质兼容。由此，上述图案化工艺可在栅极电介质的选择方面允许大的自由度，并且特别地，为采用用于低压操作的有吸引力的高κ值替代做好了准备。对于下文所讨论的具体实施方式，采用包括顶上设置有180nm厚的PMMA膜的100nm厚的CYTOPTM膜的双层栅极电介质。
在室温下于氮气气氛的手套箱(O2始终在2ppm以下)中使用HP4155C SPA(安捷伦科技)来执行TFT和逻辑门的电流-电压表征。所报告的晶体管迁移率根据饱和传输特性来计算，为其中CI是每单位面积的栅极电介质电容。以下所讨论的环形振荡器电路的时域表征以Tektronix示波器(TDS2014B)来执行。
图15示出了针对用上述的基于溶液的工艺制成的互补反相器所测量的电压传输特性(VTC)。针对范围从5V至50V的电源电压对VTC进行测量。轨到轨操作是明显的，即使对于10V以下的电源电压。尽管特定的电介质堆叠示例不使用高K值的电介质材料或者特别薄的电介质厚度)，所测得的VTC也会反映出互补性方法的强度：只要n型TFT具有比p型TFT大得多的电流能力，则对于输入端的逻辑高值，输出端子将会被驱动至逻辑低值，即使晶体管正在亚阈区域内操作(并且对称的变元(argument)被施加至相反的一组逻辑值)。在图15中还示出了反相器的增益功能，增益功能表明，对于大于10V的电源电压，可一致地观察到14V/V以上的增益。对于足够高的VDD可获得16V/V的峰值增益。
在图16中示出了(相对于VDD/2的理想值归一化的)所提取的噪声容限和开关阈值。归一化的噪声容限几乎恒定并且对于所测试的电源电压范围中的大部分均为50％以上，以及高输入的噪声容限总是高于低输入的噪声容限，并且间隙在更高的VDD下变得稍大。至于开关阈值，对于所有测试电源电压它都保持为与VDD/2的理想值相当接近，证实在反相器中的两个同等尺寸的TFT由于它们相似的迁移率而具有对称的电流能力。
大的噪声容限表明，根据本发明的实施例的上述反相器能够驱动自身的复制品(replica)。确实，这种能力通过制造包括达五个相同尺寸的反相器的反相器链来证明。三级的和五级的反相器链的VTC分别示于图17和图18中。这些曲线证明，根据本发明的实施例的上述反相器具有低至3.5V的VDD的开关能力，并且确认了其稳健的噪声容限。这些VTC展现出了陡峭的轨到轨转换，开关阈值几乎都是电源电压的一半。
为了评估根据本发明的实施例的上述反相器对于快速互补逻辑的实现的适用性，制造了环形振荡器电路，这些环形振荡器电路给出了对反相器的传播延迟的测量，即技术的开关速度的最基本指标。在所制造的环形振荡器中，所有等同尺寸的TFT都具有1000μm/5μm的长宽比。在10图中示出了这种环形振荡器的俯视图。对于范围从10V到70V的电源电压来表征环形振荡器。为了在基本不干扰环路振荡器的操作的情况下探测振荡频率，采用附加的p型TFT，该p型TFT的栅极电极与环形振荡器的节点连接。在反相器在环路中的加载中所引入的非对称性仅限于额外的TFT的栅极电容，成数量级地低于在无源探头与同一节点连接以执行测量的情况下将会贡献的非对称性。然后将该附加TFT的漏极电流馈入示波器，通过该示波器能够监测环路的振荡周期。图19示出了在环路中归一化的振荡频率对反相器的电源电压的代表性曲线，可通过等式f＝2n/τ从测得的振荡中得出该振荡频率，其中n是环路的级数(即，在该示例中，n＝3)，并且τ是振荡周期。这一曲线示出了归一化的频率对电源电压具有拟线性依赖性，并且对于VDD>60V，可获得超过1MHz的值。所观察到的性能与已经使用UHV蒸镀的有机半导体获得的性能可比拟，并且比大部分全有机溶液处理的具有等同的沟道长度的互补实施方式快至少一个数量级。此外，这种速度性能也良好地达到了迄今所报道的用ALD沉积的无机电介质和AMOxS所生产的性能最好的混合实施方式的速度性能。
反相器的开关的近似模型将其晶体管视为恒定电流源。在该图片内，在反相器的输出节点的电位改变VDD/2的情况下，将花费以下时间
其中假定由晶体管提供的恒定电流等于其饱和值。在此，CL为反相器的电容性负载的总和(lump)，而CI是其组件晶体管的栅极电容。通过将所测得开关频率对该公式进行拟合，获得图19中的红色曲线，并且单个反相器的电容性负载的估计值总共为50pF。假定在环形振荡器中每个反相器都加载有自身的复制品，并且所计算出的在环路中的反相器的输入电容为16pF(2AGCI，AG为栅极电极与半导体耦接的面积)，则发现从拟合程序中推断出的电容性负载确实是合理的。由此可获知，根据本发明的实施例的反相器电路的自加载是最小的(即，在反相器中的晶体管的电容对反相器的电容性负载产生了可忽略不记的贡献)。而且，可以证实，自对准栅极窗口的面积要被保持为尽可能小，以获得高的开关速度。
另外，在图19中的半对数标度的迹线还示出，即使是在组件TFT的VT以下的电源电压，也会发生相当快速的转换(在VDD＝10V时，为3.2kHz)(比照图13和图14)。然而，在这样的低电压下，归一化的开关频率会偏离以上的基本公式，证实在振荡器中的晶体管的亚阈操作。实际上，由于漏极电流在亚阈区域内展现出了对栅极电压的指数依赖性，因而预期传播延迟取决于电源电压，如下所示
这确实符合图19的半对数标度的迹线中在低电压下所观察到的趋势。
对本领域技术人员而言，明显的是，除了上面明确提到的修改，在本发明的范围内可以对所描述的实施例进行其它各种修改。本申请人特此孤立地公开了本文所述的每个单独的特征以及两个或更多这样的特征的任何组合，只要这些特征或组合能够依据本领域技术人员的公知常识基于作为一个整体的本说明书来实现，不论这些特征或特征的组合是否解决了本文所公开的任何问题，并且不限于权利要求的范围。本申请人指出，本发明的方面可以包括任何这样的单独的特征或特征的组合。

Claims (39)

1.一种晶体管器件，包括在源极导体和漏极导体之间具有沟道长度L和沟道宽度W的并且经由有机聚合物电介质与栅极导体电容性地耦合的无机氧化物半导体沟道，所述有机聚合物电介质与所述无机氧化物半导体沟道接触，其中在使所述栅极导体和漏极导体维持在相同电位的同时使在所述源极导体和漏极导体之间至少X nA的恒定电流维持达14小时的时段所需的栅极电压变化小于1V，优选地变化小于大约0.2V；其中X等于W/L比乘以50。
2.根据权利要求1所述的晶体管器件，其中所述无机氧化物半导体沟道是非晶态无机氧化物半导体。
3.根据权利要求2所述的晶体管器件，其中所述非晶态无机氧化物半导体包括铟和锌中的至少一种。
4.根据任一前述权利要求所述的晶体管器件，其中所述半导体沟道通过仅包括有机聚合物电介质材料的栅极电介质与所述栅极导体电容性地耦合。
5.根据任一前述权利要求所述的晶体管器件，其中所述晶体管器件是顶栅晶体管器件。
6.根据任一前述权利要求所述的晶体管器件，其中所述晶体管器件由作为基板的柔性塑料支撑膜支撑。
7.根据权利要求6所述的晶体管器件，其中所述柔性塑料支撑膜包括聚(2,6-萘二甲酸乙二醇酯)、聚对苯二甲酸乙二醇酯、聚醚醚酮或聚酰亚胺。
8.一种生产根据任一前述权利要求所述的晶体管器件的方法，包括通过基于溶液的处理来形成所述无机氧化物半导体和所述有机聚合物电介质的沉积物。
9.根据权利要求8所述的方法，其中通过最大处理温度小于80℃的工艺来形成所述有机聚合物电介质的所述沉积物。
10.一种发光器件，可通过经由包括与电源和发光材料串联连接的源极导体和驱动导体的驱动晶体管来控制通过所述发光材料的电流来操作，其中所述驱动晶体管包括经由有机聚合物电介质与栅极导体电容性地耦合的无机氧化物半导体沟道，所述有机聚合物电介质与所述无机氧化物半导体接触。
11.根据权利要求10所述的发光器件，其中所述驱动晶体管的所述栅极导体处的电压受一个或多个开关晶体管控制。
12.根据权利要求10或权利要求11所述的发光器件，其中所述发光材料包括有机发光材料。
13.一种生产根据权利要求11或权利要求12所述的发光器件的方法，包括通过基于溶液的处理来形成所述无机氧化物半导体和所述有机聚合物电介质的沉积物。
14.一种操作根据权利要求10至12中的任一项所述的发光器件的方法，包括以至少100Cd/m2的亮度驱动所述发光器件。
15.一种操作根据权利要求10至12中的任一项所述的发光器件的方法，包括使至少XnA的电流通过所述发光材料和驱动晶体管，其中X等于所述驱动晶体管的W/L比乘以50。
16.一种晶体管器件，包括在源极导体和漏极导体之间并且经由有机聚合物电介质与栅极导体电容性地耦合的无机氧化物半导体，所述有机聚合物电介质与所述半导体接触并在1kHz展现出至少为5的介电常数，优选为大于大约40的介电常数。
17.根据权利要求16所述的晶体管器件，其中所述有机聚合物电介质是铁电聚合物或弛豫铁电聚合物。
18.根据权利要求16所述的晶体管器件，其中所述无机氧化物半导体展现出至少3eV的HOMO-LUMO带隙。
19.一种生产根据权利要求16至18中的任一项所述的晶体管器件的方法，包括通过基于溶液的处理来形成所述无机氧化物半导体和所述有机聚合物电介质的沉积物。
20.一种生产晶体管器件的方法，包括：从金属有机前驱体的溶液形成氧化物半导体沟道材料的沉积物，在存在水的情况下以150-350℃之间的温度对所述前驱体膜进行退火，并且将有机聚合物栅极电介质沉积在所述氧化物半导体沟道的顶部上。
21.根据权利要求20所述的方法，包括通过最大处理温度小于80℃的沉积工艺来沉积所述有机聚合物栅极电介质。
22.一种生产根据权利要求20或权利要求21所述的晶体管器件的方法，其中所述金属有机前驱体是溶解在乙醇或水溶剂中的金属醇盐或金属硝酸盐。
23.一种生产根据权利要求20至22中的任一项所述的晶体管的方法，其中所述氧化物半导体沟道材料在所述聚合物栅极电介质的沉积之后包括至少10％的金属氢氧化物物质。
24.一种电子器件，包括至少两个晶体管器件：包括无机氧化物半导体沟道的第一晶体管器件，以及包括有机聚合物半导体沟道的第二晶体管器件；以及其中所述无机氧化物半导体沟道和所述有机聚合物半导体沟道二者经由共同的有机聚合物电介质与各自的栅极导体电容性地耦合，所述共同的有机聚合物电介质与所述无机氧化物半导体沟道和所述有机聚合物半导体沟道二者接触。
25.根据权利要求24所述的电子器件，其中所述第一晶体管器件是n型晶体管器件，以及所述第二晶体管器件是p型晶体管器件。
26.根据权利要求24所述的电子器件，其中所述无机氧化物半导体沟道是非晶态无机氧化物半导体沟道。
27.根据权利要求26所述的电子器件，其中所述非晶态无机氧化物半导体包括铟和锌中的至少一种。
28.根据权利要求24至27中的任一项所述的电子器件，其中所述半导体沟道二者都通过仅包括有机聚合物电介质材料的共同的栅极电介质与所述各自的栅极导体电容性地耦合。
29.根据权利要求24至28中的任一项所述的电子器件，其中在使所述第一晶体管器件的所述栅极导体和漏极导体维持在相同电位的同时使在所述第一晶体管器件的所述源极导体和漏极导体之间至少为X nA的恒定电流在恒定条件下维持达14小时的时间段所需的栅极电压变化小于1V，优选地小于大约0.2V；其中X等于W/L比乘以50。
30.根据权利要求24至29中的任一项所述的电子器件，其中所述第一晶体管器件和所述第二晶体管器件二者都是顶栅晶体管器件。
31.根据权利要求24至30中的任一项所述的电子器件，其中所述第一晶体管器件和所述第二晶体管器件二者都被支撑在柔性塑料支撑膜上。
32.根据权利要求31所述的电子器件，其中所述柔性塑料支撑膜包括聚(2,6-萘二甲酸乙二醇酯)、聚对苯二甲酸乙二醇酯、聚醚醚酮或聚酰亚胺。
33.一种生产根据权利要求24至32中的任一项所述的电子器件的方法，包括：通过选择性去除工艺来形成所述无机氧化物半导体沟道和所述有机聚合物半导体沟道中的一个沟道的经图案化的沉积物，同时保护所述无机氧化物半导体沟道和所述有机聚合物半导体沟道中的另一个沟道的沉积物。
34.根据权利要求33所述的方法，其中所述保护包括：在所述无机氧化物半导体沟道和所述有机聚合物半导体沟道中的所述另一个沟道之上形成金属沉积物，并且在所述无机氧化物半导体沟道和所述有机聚合物半导体沟道中的所述一个沟道的图案化之后去除所述金属沉积物。
35.一种生产根据权利要求24至32中的任一项所述的电子器件的方法，包括通过基于溶液的处理来形成所述无机氧化物半导体、所述有机聚合物半导体沟道和所述有机聚合物电介质的沉积物。
36.一种晶体管器件，包括经由铁电聚合物电介质与栅极导体电容性地耦合的无机氧化物半导体沟道，所述铁电聚合物电介质与所述无机氧化物半导体沟道接触。
37.根据权利要求36所述的晶体管器件，其中所述铁电聚合物电介质包括聚偏氟乙烯。
38.一种方法，包括：形成氧化物半导体材料的前驱体的沉积物；以及首先在存在氧气的情况下以第一温度对前驱体沉积物进行退火，然后在没有氧气的情况下以比所述第一温度低的第二温度对前驱体沉积物进行退火。
39.根据权利要求38所述的方法，其中所述第一温度在230℃-275℃的范围内，并且所述第二温度在80℃-100℃的范围内。
CN201580064397.3A 2014-10-20 2015-10-20 晶体管器件 Active CN107004702B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB1418610.0A GB201418610D0 (en) 2014-10-20 2014-10-20 Transistor devices
GB1418610.0 2014-10-20
PCT/EP2015/074264 WO2016062715A2 (en) 2014-10-20 2015-10-20 Transistor devices

Publications (2)

Publication Number Publication Date
CN107004702A true CN107004702A (zh) 2017-08-01
CN107004702B CN107004702B (zh) 2021-03-30

Family

ID=52013282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580064397.3A Active CN107004702B (zh) 2014-10-20 2015-10-20 晶体管器件

Country Status (6)

Country Link
US (1) US10573759B2 (zh)
EP (1) EP3207571B1 (zh)
JP (1) JP6742309B2 (zh)
CN (1) CN107004702B (zh)
GB (2) GB201418610D0 (zh)
WO (1) WO2016062715A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470830A (zh) * 2018-03-26 2018-08-31 湖北大学 一种有机无机杂化薄膜晶体管及其制备方法
CN108615505A (zh) * 2018-05-14 2018-10-02 京东方科技集团股份有限公司 驱动晶体管的参数侦测方法及装置、补偿方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215130B1 (en) * 1998-08-20 2001-04-10 Lucent Technologies Inc. Thin film transistors
US20040002176A1 (en) * 2002-06-28 2004-01-01 Xerox Corporation Organic ferroelectric memory cells
CN1577912A (zh) * 2003-07-03 2005-02-09 三星电子株式会社 包含多层栅绝缘体的有机薄膜晶体管
JP2007258282A (ja) * 2006-03-20 2007-10-04 Seiko Epson Corp 半導体装置、半導体装置の製造方法および記憶装置
CN103403903A (zh) * 2010-10-07 2013-11-20 乔治亚州技术研究公司 场效应晶体管及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1243034A1 (en) * 1999-12-21 2002-09-25 Plastic Logic Limited Solution processed devices
ATE414995T1 (de) * 2003-05-12 2008-12-15 Cambridge Entpr Ltd Polymerer transistor
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US8258021B2 (en) * 2007-10-26 2012-09-04 Palo Alto Research Center Incorporated Protecting semiconducting oxides
WO2010007333A1 (en) * 2008-07-18 2010-01-21 Panasonic Corporation Semiconductor material
JP2010251591A (ja) 2009-04-17 2010-11-04 Konica Minolta Holdings Inc 薄膜トランジスタおよび該薄膜トランジスタの製造方法
JP2010258057A (ja) * 2009-04-22 2010-11-11 Konica Minolta Holdings Inc 金属酸化物半導体、その製造方法、及びそれを用いた薄膜トランジスタ
WO2012035281A1 (en) * 2010-09-13 2012-03-22 Panasonic Corporation Method for manufacturing a metal oxide semiconductor
JP6064314B2 (ja) * 2010-11-29 2017-01-25 株式会社リコー 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
WO2012103528A2 (en) * 2011-01-28 2012-08-02 Northwestern University Low-temperature fabrication of metal oxide thin films and nanomaterial-derived metal composite thin films
JP5929132B2 (ja) * 2011-11-30 2016-06-01 株式会社リコー 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
WO2013101003A1 (en) * 2011-12-28 2013-07-04 Intel Corporation Techniques and configurations for stacking transistors of an integrated circuit device
WO2013159150A1 (en) * 2012-04-27 2013-10-31 Commonwealth Scientific And Industrial Research Organisation Solution-processed low temperature amorphous thin films
WO2013180230A1 (ja) * 2012-06-01 2013-12-05 三菱化学株式会社 金属酸化物含有半導体層の製造方法及び電子デバイス
US9035287B2 (en) * 2013-02-01 2015-05-19 Polyera Corporation Polymeric materials for use in metal-oxide-semiconductor field-effect transistors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215130B1 (en) * 1998-08-20 2001-04-10 Lucent Technologies Inc. Thin film transistors
US20040002176A1 (en) * 2002-06-28 2004-01-01 Xerox Corporation Organic ferroelectric memory cells
CN1577912A (zh) * 2003-07-03 2005-02-09 三星电子株式会社 包含多层栅绝缘体的有机薄膜晶体管
JP2007258282A (ja) * 2006-03-20 2007-10-04 Seiko Epson Corp 半導体装置、半導体装置の製造方法および記憶装置
CN103403903A (zh) * 2010-10-07 2013-11-20 乔治亚州技术研究公司 场效应晶体管及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470830A (zh) * 2018-03-26 2018-08-31 湖北大学 一种有机无机杂化薄膜晶体管及其制备方法
CN108615505A (zh) * 2018-05-14 2018-10-02 京东方科技集团股份有限公司 驱动晶体管的参数侦测方法及装置、补偿方法

Also Published As

Publication number Publication date
EP3207571A2 (en) 2017-08-23
GB201418610D0 (en) 2014-12-03
JP6742309B2 (ja) 2020-08-19
GB2547160A (en) 2017-08-09
WO2016062715A2 (en) 2016-04-28
US20180337287A1 (en) 2018-11-22
EP3207571B1 (en) 2020-09-30
GB2547160B (en) 2020-08-12
WO2016062715A3 (en) 2016-06-16
US10573759B2 (en) 2020-02-25
JP2017533588A (ja) 2017-11-09
GB201707844D0 (en) 2017-06-28
CN107004702B (zh) 2021-03-30

Similar Documents

Publication Publication Date Title
KR102283518B1 (ko) 광패턴화가능한 조성물, 패턴화된 고 k 박막 유전체 및 관련 장치
Yoon et al. Fully transparent non‐volatile memory thin‐film transistors using an organic ferroelectric and oxide semiconductor below 200 C
Jeon et al. 180nm gate length amorphous InGaZnO thin film transistor for high density image sensor applications
Jung et al. Low-voltage-operated top-gate polymer thin-film transistors with high-capacitance P (VDF-TrFE)/PVDF-blended dielectrics
Zhang et al. Organic non-volatile memory based on pentacene/tris (8-hydroxy quinoline) aluminum heterojunction transistor
Ye et al. The hidden potential of polysilsesquioxane for high‐k: analysis of the origin of its dielectric nature and practical low‐voltage‐operating applications beyond the unit device
Rabbi et al. Polycrystalline InGaO Thin‐Film Transistors with Coplanar Structure Exhibiting Average Mobility of≈ 78 cm2 V‐1 s‐1 and Excellent Stability for Replacing Current Poly‐Si Thin‐Film Transistors for Organic Light‐Emitting Diode Displays
US10026911B2 (en) Structure for transistor switching speed improvement utilizing polar elastomers
CN107004702A (zh) 晶体管器件
Park et al. Organic/oxide hybrid complementary thin-film transistor inverter in vertical stack for logic, photo-gating, and ferroelectric memory operation
He et al. Electrospun Highly Aligned IGZO Nanofiber Arrays with Low‐Thermal‐Budget for Challenging Transistor and Integrated Electronics
US20100096679A1 (en) Fet, ferroelectric memory device, and methods of manufacturing the same
US20220209149A1 (en) Low-voltage operation dual-gate organic thin-film transistors and methods of manufacturing thereof
Nirosha et al. Gate dielectric based steady state & transient analysis of channel characteristics for organic thin-film transistors
Ko et al. Engineering a Subnanometer Interface Tailoring Layer for Precise Hydrogen Incorporation and Defect Passivation for High-End Oxide Thin-Film Transistors
WO2008082047A1 (en) Fet, ferroelectric memory device, and methods of manufacturing the same
Sheets et al. Organic gate insulator materials for amorphous metal oxide TFTs
Jamshidi-Roudbari et al. Integrated full-bit shift register by low-temperature amorphous indium gallium zinc oxide thin-film transistors
Albeltagi Development and Optimization of PVDF-Based Film for Organic Light-Emitting Transistors
Shijeesh et al. Fabrication of thin film transistors and development of complementary metal oxide semiconductor inverters
Chung et al. Non-volatile hybrid memory devices with excellent reliability
de Barros Development of p-type oxide semiconductors based on tin oxide and its alloys: application to thin film transistors
KR20240008141A (ko) 이전 논리값에 따라 다른 출력을 가지는 양극성 반도체 소자에 기반한 로직-인-메모리 논리회로 소자
Wu et al. Improved electrical performance of organic thin-film transistors with modified high-K dielectrics
Faraji Novel, Low-Cost, High-Capacitance Nanocomposite Dielectrics for Printed Electronics

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant