JP6737475B2 - 画像処理装置、画像処理方法、画像処理プログラム - Google Patents
画像処理装置、画像処理方法、画像処理プログラム Download PDFInfo
- Publication number
- JP6737475B2 JP6737475B2 JP2018246782A JP2018246782A JP6737475B2 JP 6737475 B2 JP6737475 B2 JP 6737475B2 JP 2018246782 A JP2018246782 A JP 2018246782A JP 2018246782 A JP2018246782 A JP 2018246782A JP 6737475 B2 JP6737475 B2 JP 6737475B2
- Authority
- JP
- Japan
- Prior art keywords
- information indicating
- image
- rectangle
- start point
- end point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Image Processing (AREA)
- Image Generation (AREA)
Description
特許文献1には、少ないバッファを用い、効率よくフレームメモリに転送し、描画処理速度を向上させる線分描画装置が記載されている。
図1は、実施の形態の概要に係る画像処理装置100の構成を示すブロック図である。
画像処理装置100は、描画情報生成部101、描画情報記憶部102、矩形重畳部103などを備える。
描画情報記憶部102は、検出矩形の上辺又は下辺の始点及び終点を示す情報、又は、検出矩形の左辺及び右辺を示す情報を画素行毎に記憶する。
図2は、本実施の形態に係る画像処理装置1の概略構成を示す図である。
画像処理装置1は、例えば、FPGA、ASIC又はファンレスで動作可能なFPGAなどのプロセッサ、又は、当該プロセッサを備えるパソコンなどの各種装置であって、画像認識部10、認識結果記憶部20、描画情報生成部30、描画情報記憶部40、映像記憶部50、矩形重畳部60などを備える。
検出矩形画像の現在の行に対応するラインバッファに検出矩形の左辺、右辺の描画矩形情報を記憶するときは、左辺、右辺がある画素に対応するアドレスに枠マーカー「1」を記憶する。
検出矩形画像の現在の行に対応するラインバッファに2つの検出矩形の左辺、右辺の描画矩形情報をそれぞれ記憶するときは、それぞれの左辺、右辺がある画素の対応するアドレスに枠マーカー「1」を記憶する。
また、あるラインについて、ラインバッファに描画矩形情報のマーカーが何も記憶されていないときに、矩形重畳部60は、映像をそのまま出力する。
32(μs)/10(ns)×2=6400(候補)
という、矩形線分を画素単位で書き込むときと比べて極めて大きな数の描画矩形情報を生成することができる。
上記のような処理手順を実現するために、ラインバッファ41、42はそれぞれ1ラインの各画素の描画矩形情報を11ビットで記憶しており、1番下の1ビットには「マーカーフラグ」を記憶し、その上の2ビットには「マーカー種別」を記憶し、その上の8ビットには「重複カウンタ」を記憶する。
このため、描画情報生成部30は、描画する画素ではマーカーフラグに「1」を記憶する。
同様に、当該画素が矩形の上辺又は下辺の始点であるときは、マーカー種別の下位ビットに「1」を記憶し、上位ビットに「0」を記憶し、マーカーフラグの「1」と合わせて始点マーカーの「3」を記憶する。
矩形重畳部60は、処理を開始すると、以下の処理を認識対象画像の一番上のラインの左端の画素から右端の画素まで順番に行い、次に、2ライン目の左端の画素から右端の画素まで順番に行い、最終的には、認識対象画像の一番下のラインの左端の画素から右端の画素まで順番に行う。
次に、矩形重畳部60のマーカーフラグを読み取り(ステップS20)、マーカーフラグに1が記憶されているか、又は、始点マーカーカウンタに1以上が記憶されているか、すなわち、マーカーフラグ又は始点マーカーカウンタがオンかを判定する(ステップS30)。
また、マーカーフラグ又は始点マーカーカウンタがオンのときは(ステップS30のYes)、ラインバッファの中位2ビットのマーカー種別を確認し(ステップS50)、マーカー種別が枠マーカー「1」であるか判定する(ステップS60)。
また、マーカー種別が枠マーカー「1」でないとき(ステップS60のNo)は、マーカー種別が始点マーカー「3」であるか判定する(ステップS80)。
このように、本実施の形態に係る画像処理装置及び画像処理方法は、上記の構成により、多くの検出矩形を少ないメモリ容量で、かつ、低遅延で表示することができる。
図12〜図16は、図11に示す検出矩形画像の現在の行における矩形重畳部60の動作をそれぞれ説明するための図である。
このように、本実施の形態に係る画像処理装置1及び画像処理方法は、2つの検出矩形の上辺の始点が重なるような場合でも、正しく検出矩形を描画することができる。
図18〜図21は、図17に示す検出矩形画像の現在の行における矩形重畳部60の動作をそれぞれ説明するための図である。
このように、本実施の形態に係る画像処理装置1及び画像処理方法は、2つの検出矩形の上辺の終点が重なるような場合でも、正しく検出矩形を描画することができる。
図23は、本実施の形態に係るそれぞれの上辺の始点と終点とが重なった2つの検出矩形の画像におけるラインバッファの状態を示す図である。上図は当該2つの検出矩形の画像を示し、下図は、検出矩形画像の現在の行に対応するラインバッファに記憶された始点マーカー及び終点マーカーを示す。
このように、本実施の形態に係る画像処理装置1及び画像処理方法は、2つの検出矩形の上辺の始点と終点とが重なるような場合でも、正しく検出矩形を描画することができる。
3つの始点が重なった画素に対応するアドレスに重複カウンタ「2」が記憶されている。
図27は、本実施の形態に係るそれぞれの上辺の終点と始点とが重なった2つの検出矩形の画像におけるラインバッファの状態を示す図である。上図は当該2つの検出矩形の画像を示し、下図は、検出矩形画像の現在の行に対応するラインバッファに記憶された始点マーカー及び終点マーカーを示す。
このように、本実施の形態に係る画像処理装置1及び画像処理方法は、2つの検出矩形の上辺の終点と始点とが重なるような場合でも、正しく検出矩形を描画することができる。
3つの終点が重なった画素に対応するアドレスに重複カウンタ「2」が記憶されている。
例えば、描画情報生成部30が、始点マーカー、終点マーカー又は枠マーカーをラインバッファに書き込む時間は、1ラインの映像を表示するのに許容される時間内に限られなくても良い。
また、メモリリソースに余裕があるような場合に、描画情報記憶部40は3つ以上のラインバッファを備えても良い。
また、画像処理装置1は、ムービーカメラ、スマートフォンなどの撮像装置として構成することもできる。
10 画像認識部
20 認識結果記憶部
21、22 認識結果情報
30、101 描画情報生成部
40、102 描画情報記憶部
41、42 ラインバッファ
50 映像記憶部
51、52 フレームメモリ
60 矩形重畳部
2 撮像装置
3 表示装置
Claims (10)
- 認識対象画像における検出矩形の位置情報に基づいて、前記検出矩形の上辺又は下辺の始点及び終点を示す情報、又は、前記検出矩形の左辺及び右辺を示す情報と、前記始点又は前記終点の重複する数を示す重複情報とを前記認識対象画像の画素行毎に生成する描画情報生成部と、
前記始点及び終点を示す情報、又は、前記左辺及び右辺を示す情報を前記始点、終点、左辺又は右辺がある画素に対応するアドレスに前記画素行毎に記憶し、前記重複情報を前記重複する画素に対応するアドレスに前記画素行毎に記憶する描画情報記憶部と、
前記描画情報記憶部に記憶された前記始点及び終点を示す情報並びに前記重複情報に基づいて、前記検出矩形の上辺又は下辺の画像を前記画素行毎に生成し、又は、前記左辺及び右辺を示す情報に基づいて、前記検出矩形の左辺又は右辺の画像を前記画素行毎に生成し、前記認識対象画像に重畳する矩形重畳部と
を備える画像処理装置。 - 認識対象画像における検出矩形の位置情報に基づいて、前記検出矩形の上辺又は下辺の始点及び終点を示す情報、又は、前記検出矩形の左辺及び右辺を示す情報を前記認識対象画像の画素行毎に生成する描画情報生成部と、
前記始点及び終点を示す情報、又は、前記左辺及び右辺を示す情報を前記始点、終点、左辺又は右辺がある画素に対応するアドレスに前記画素行毎に記憶する描画情報記憶部と、
前記描画情報記憶部に記憶された前記始点及び終点を示す情報、又は、前記左辺及び右辺を示す情報に基づいて、前記検出矩形の上辺、下辺、左辺又は右辺の画像を前記画素行毎に生成し、前記認識対象画像に重畳する矩形重畳部と
を備え、
前記描画情報生成部は、前記検出矩形の上辺又は下辺の始点と終点とが重複する場合に、重複する前記始点を示す情報と、重複する前記終点を示す情報とを相殺させる
画像処理装置。 - 前記描画情報記憶部は2つのラインバッファを備え、
前記2つのラインバッファは、隣接する前記画素行の前記始点及び終点を示す情報、又は、前記左辺及び右辺を示す情報をそれぞれ前記画素行の1行分記憶する
請求項1または2に記載の画像処理装置。 - 前記描画情報生成部が、前記始点及び終点を示す情報、又は、前記左辺及び右辺を示す情報を一方の前記ラインバッファに書き込んでいるときに、
前記矩形重畳部が、前記検出矩形の上辺、下辺、左辺又は右辺の画像を前記画素行毎に生成し、前記認識対象画像に重畳する
請求項3記載の画像処理装置。 - 前記描画情報生成部は、前記画素行の1行分を表示するときに許容される時間内に、前記始点及び終点を示す情報、又は、前記左辺及び右辺を示す情報を前記一方のラインバッファに書き込む
請求項4記載の画像処理装置。 - 前記認識対象画像を画像認識して前記検出矩形の位置情報を算出する画像認識部と、
前記検出矩形の位置情報を記憶する認識結果記憶部と、
前記認識対象画像を記憶する映像記憶部とを更に備え、
前記画像認識部、前記認識結果記憶部、前記描画情報生成部、前記描画情報記憶部、前記映像記憶部及び前記矩形重畳部が1つのFPGA又はASICにより構成される
請求項1から5のいずれか一項に記載の画像処理装置。 - 認識対象画像における検出矩形の位置情報に基づいて、前記検出矩形の上辺又は下辺の始点及び終点を示す情報、又は、前記検出矩形の左辺及び右辺を示す情報と、前記始点又は前記終点の重複する数を示す重複情報とを前記認識対象画像の画素行毎に生成するステップと、
前記始点及び終点を示す情報、又は、前記左辺及び右辺を示す情報を前記始点、終点、左辺又は右辺がある画素に対応するアドレスに前記画素行毎に記憶するステップと、
前記重複情報を前記重複する画素に対応するアドレスに前記画素行毎に記憶するステップと、
前記記憶した前記始点及び終点を示す情報並びに前記重複情報に基づいて、前記検出矩形の上辺又は下辺の画像を前記画素行毎に生成し、又は、前記左辺及び右辺を示す情報に基づいて、前記検出矩形の左辺又は右辺の画像を前記画素行毎に生成し、前記認識対象画像に重畳するステップと
を有する画像処理方法。 - 認識対象画像における検出矩形の位置情報に基づいて、前記検出矩形の上辺又は下辺の始点及び終点を示す情報、又は、前記検出矩形の左辺及び右辺を示す情報を前記認識対象画像の画素行毎に生成するステップであって、前記生成するステップは、前記検出矩形の上辺又は下辺の始点と終点とが重複する場合に、重複する前記始点を示す情報と、重複する前記終点を示す情報とを相殺させるステップを含む、前記生成するステップと、
前記始点及び終点を示す情報、又は、前記左辺及び右辺を示す情報を前記始点、終点、左辺又は右辺がある画素に対応するアドレスに前記画素行毎に記憶するステップと、
前記記憶した前記始点及び終点を示す情報、又は、前記左辺及び右辺を示す情報に基づいて、前記検出矩形の上辺、下辺、左辺又は右辺の画像を前記画素行毎に生成し、前記認識対象画像に重畳するステップと
を有する画像処理方法。 - 認識対象画像における検出矩形の位置情報に基づいて、前記検出矩形の上辺又は下辺の始点及び終点を示す情報、又は、前記検出矩形の左辺及び右辺を示す情報と、前記始点又は前記終点の重複する数を示す重複情報とを前記認識対象画像の画素行毎に生成する手順と、
前記始点及び終点を示す情報、又は、前記左辺及び右辺を示す情報を前記始点、終点、左辺又は右辺がある画素に対応するアドレスに前記画素行毎に記憶する手順と、
前記重複情報を前記重複する画素に対応するアドレスに前記画素行毎に記憶する手順と、
前記記憶した前記始点及び終点を示す情報並びに前記重複情報に基づいて、前記検出矩形の上辺又は下辺の画像を前記画素行毎に生成し、又は、前記左辺及び右辺を示す情報に基づいて、前記検出矩形の左辺又は右辺の画像を前記画素行毎に生成し、前記認識対象画像に重畳する手順と
をコンピュータに実行させるための画像処理プログラム。 - 認識対象画像における検出矩形の位置情報に基づいて、前記検出矩形の上辺又は下辺の始点及び終点を示す情報、又は、前記検出矩形の左辺及び右辺を示す情報を前記認識対象画像の画素行毎に生成する手順であって、前記生成する手順は、前記検出矩形の上辺又は下辺の始点と終点とが重複する場合に、重複する前記始点を示す情報と、重複する前記終点を示す情報とを相殺させる手順を含む、前記生成する手順と、
前記始点及び終点を示す情報、又は、前記左辺及び右辺を示す情報を前記始点、終点、左辺又は右辺がある画素に対応するアドレスに前記画素行毎に記憶する手順と、
前記記憶した前記始点及び終点を示す情報、又は、前記左辺及び右辺を示す情報に基づいて、前記検出矩形の上辺、下辺、左辺又は右辺の画像を前記画素行毎に生成し、前記認識対象画像に重畳する手順と
をコンピュータに実行させるための画像処理プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018246782A JP6737475B2 (ja) | 2018-12-28 | 2018-12-28 | 画像処理装置、画像処理方法、画像処理プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018246782A JP6737475B2 (ja) | 2018-12-28 | 2018-12-28 | 画像処理装置、画像処理方法、画像処理プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020107169A JP2020107169A (ja) | 2020-07-09 |
JP6737475B2 true JP6737475B2 (ja) | 2020-08-12 |
Family
ID=71449194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018246782A Active JP6737475B2 (ja) | 2018-12-28 | 2018-12-28 | 画像処理装置、画像処理方法、画像処理プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6737475B2 (ja) |
-
2018
- 2018-12-28 JP JP2018246782A patent/JP6737475B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2020107169A (ja) | 2020-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9811751B2 (en) | Image pickup apparatus with boundary identifier for areas of interest | |
WO2019163129A1 (ja) | 仮想物体表示制御装置、仮想物体表示システム、仮想物体表示制御方法、及び仮想物体表示制御プログラム | |
JP5195592B2 (ja) | 映像処理装置 | |
CN111798372A (zh) | 图像渲染方法、装置、设备和可读介质 | |
US20190073809A1 (en) | Computer-readable recording medium, computer apparatus, and computer processing method | |
CN111836028B (zh) | 图像处理方法、可读存储介质和电子设备 | |
JP6737475B2 (ja) | 画像処理装置、画像処理方法、画像処理プログラム | |
US11195322B2 (en) | Image processing apparatus, system that generates virtual viewpoint video image, control method of image processing apparatus and storage medium | |
JP2008206143A (ja) | 画像処理機能を備える撮像装置 | |
JP2018125658A5 (ja) | ||
JP2008278490A (ja) | ブロックで保存された参照画像からテストブロックを取得する方法及び装置 | |
US20190244359A1 (en) | Image processing method and image processing device | |
US20170289493A1 (en) | Projection apparatus, image processing apparatus, and image processing method | |
KR101539038B1 (ko) | 복수의 깊이 카메라로부터 취득한 깊이 맵의 홀 필링 방법 | |
RU2018100833A (ru) | Способ, устройство и система для формирования видеосигнала | |
JP2010224514A (ja) | フォントの筆画を調整する方法 | |
JP2016119567A (ja) | 画像処理装置、画像処理方法、電子機器、及び画像処理プログラム | |
JP2006092209A (ja) | 画像処理装置およびその方法 | |
US20130021371A1 (en) | Image display apparatus and image display method | |
US9917972B2 (en) | Image processor, image-processing method and program | |
JP2020166653A (ja) | 情報処理装置、情報処理方法、およびプログラム | |
JP2018133772A (ja) | 画像処理装置および画像処理方法 | |
JP4699883B2 (ja) | 外観検査装置 | |
JP2009009428A (ja) | ベクター画像描画回路およびベクター画像描画方法 | |
JP3677816B2 (ja) | 表示図形の特徴量検出システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200709 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6737475 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |