JP6734876B2 - ニューロモーフィック処理デバイス - Google Patents
ニューロモーフィック処理デバイス Download PDFInfo
- Publication number
- JP6734876B2 JP6734876B2 JP2017564553A JP2017564553A JP6734876B2 JP 6734876 B2 JP6734876 B2 JP 6734876B2 JP 2017564553 A JP2017564553 A JP 2017564553A JP 2017564553 A JP2017564553 A JP 2017564553A JP 6734876 B2 JP6734876 B2 JP 6734876B2
- Authority
- JP
- Japan
- Prior art keywords
- neuron
- signal
- input signal
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Computational Linguistics (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Neurology (AREA)
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
Description
Claims (14)
- ニューロモーフィック処理デバイスであって、
入力データ信号を受け取るためのデバイス入力と、
ニューロン回路の集合体であって、各ニューロン回路が、セル抵抗によって示されるニューロンの状態を記憶し、前記ニューロンの状態を変化させるようにセル抵抗をプログラミングするためのニューロン入力信号を受け取るようになされた抵抗変化型メモリ・セルと、セル抵抗が閾値を超えるのに応答してニューロン出力信号を供給するためのニューロン出力回路とを含む、ニューロン回路の前記集合体と、
前記デバイス入力とニューロン回路の前記集合体とに接続され、前記入力データ信号に基づいて前記集合体のためのニューロン入力信号を発生させるための入力信号発生器と、
前記集合体のニューロン出力回路に接続され、前記集合体のニューロン出力信号に依存するデバイス出力信号を生成するためのデバイス出力回路とを含み、
それによって前記集合体の抵抗変化型メモリ・セルの確率性を利用する、ニューロモーフィック処理デバイス。 - 前記入力信号発生器は、前記集合体のニューロン回路のためのニューロン入力信号を周期的に発生させ、前記入力データ信号に基づいて各ニューロン入力信号の少なくとも1つの属性を制御するようになされた、請求項1に記載のデバイス。
- 各ニューロン入力信号はプログラミング・パルスを含み、前記入力信号発生器は、前記入力データ信号の少なくとも1つの時間依存属性に基づいて少なくとも1つのプログラミング・パルス属性を制御するようになされた、請求項1または2に記載のデバイス。
- 前記デバイス出力回路は、前記デバイス出力回路による前記集合体からのニューロン出力信号の受け取りレートに基づいて、前記デバイス出力信号の少なくとも1つの属性を制御するようになされた、請求項1ないし3のいずれか一項に記載のデバイス。
- 各ニューロン回路の前記ニューロン出力回路は、セル抵抗が前記閾値を超えるのに応答して前記セル抵抗の初期ニューロン状態へのリセットを制御するように動作可能である、請求項1ないし4のいずれか一項に記載のデバイス。
- 前記入力信号発生器は、前記入力データ信号の振幅に基づいて各ニューロン入力信号の少なくとも1つの属性を制御するようになされ、
前記デバイス出力回路は、ニューロン出力信号の前記受け取りレートに基づいて前記デバイス出力信号の振幅を制御するようになされた、請求項1ないし5のいずれか一項に記載のデバイス。 - 前記集合体は、前記デバイス出力信号において前記入力データ信号の主要特性を捕捉するのに十分なニューロン回路を含む、請求項1ないし6のいずれか一項に記載のデバイス。
- 前記入力信号発生器は、前記集合体内のすべてのニューロン回路のためのニューロン入力信号を周期的に発生させるようになされ、前記デバイス出力回路は、前記集合体内のすべてのニューロン回路のニューロン出力回路に接続された、請求項1ないし7のいずれか一項に記載のデバイス。
- 前記集合体はニューロン回路の複数の部分集合体を含み、
前記入力信号発生器は、少なくとも1つの部分集合体のニューロン回路のためのニューロン入力信号を発生させるようになされ、
前記デバイス出力回路は少なくとも1つの部分集合体のニューロン出力回路に接続された、請求項1ないし8のいずれか一項に記載のデバイス。 - 前記入力信号発生器は、前記集合体のニューロン出力信号に応答し、前記ニューロン出力信号に基づいて前記集合体のためのニューロン入力信号の発生を制御するようになされた、請求項1ないし9のいずれか一項に記載のデバイス。
- 前記入力信号発生器は、確率性制御入力に応答し、前記集合体の確率性を制御するために前記制御入力に基づいて前記集合体のためのニューロン入力信号の発生を制御するようになされた、請求項1ないし10のいずれか一項に記載のデバイス。
- 前記抵抗変化型メモリ・セルは相変化メモリ・セルを含む、請求項1ないし11のいずれか一項に記載のデバイス。
- 前記ニューロン入力信号が前記ニューロンの状態を変化させるためにセル抵抗の低下を引き起こすようになされ、各ニューロン出力回路は、セル抵抗が前記閾値より下がるのに応答して前記ニューロン出力信号を供給するようになされた、請求項1ないし12のいずれか一項に記載のデバイス。
- 前記入力信号発生器は、前記ニューロンの状態を変化させるように前記セル抵抗をプログラミングするための書き込み部と、読み取り部とをそれぞれが含むニューロン入力信号を発生させるようになされ、各ニューロン回路の前記ニューロン出力回路は、
前記セル抵抗に依存する読み取り信号を生成するための読み取り回路と、
前記読み取り信号に基づいて前記ニューロン出力信号を供給するための出力端子と、
前記読み取り信号に依存する測定信号を記憶するための記憶回路と、
前記メモリ・セルへの各ニューロン入力信号の前記読み取り部の印加時に前記記憶回路に前記読み取り信号を供給し、前記読み取り部の印加後に、セル抵抗が前記閾値を超えるのに応答して前記セル抵抗を初期ニューロン状態にリセットすることを可能にするために前記ニューロン回路において前記測定信号を印加するように動作可能なスイッチ・セットとを含む、請求項1ないし13のいずれか一項に記載のデバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562185735P | 2015-06-29 | 2015-06-29 | |
US62/185,735 | 2015-06-29 | ||
PCT/IB2016/053353 WO2017001956A1 (en) | 2015-06-29 | 2016-06-08 | Neuromorphic processing devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018524698A JP2018524698A (ja) | 2018-08-30 |
JP6734876B2 true JP6734876B2 (ja) | 2020-08-05 |
Family
ID=57602468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017564553A Active JP6734876B2 (ja) | 2015-06-29 | 2016-06-08 | ニューロモーフィック処理デバイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US10217046B2 (ja) |
JP (1) | JP6734876B2 (ja) |
CN (1) | CN107615307B (ja) |
DE (1) | DE112016002943B4 (ja) |
GB (1) | GB2556550B (ja) |
WO (1) | WO2017001956A1 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3050050B1 (fr) * | 2016-04-11 | 2021-10-15 | Univ De Lille 1 | Neurone artificiel |
GB201617631D0 (en) | 2016-10-18 | 2016-11-30 | Univ Southampton | Method and system for processing data from a sensor |
KR20180095977A (ko) * | 2017-02-20 | 2018-08-29 | 에스케이하이닉스 주식회사 | 카본 나노 튜브들을 갖는 시냅스를 포함하는 뉴로모픽 소자 |
KR20180116637A (ko) * | 2017-04-17 | 2018-10-25 | 에스케이하이닉스 주식회사 | 듀얼 멤리스터들을 가진 시냅스 및 상기 시냅스를 포함하는 뉴로모픽 소자의 시냅스 어레이 |
CN107273972B (zh) * | 2017-05-11 | 2019-09-13 | 北京大学 | 一种基于阻变器件和适应-激发神经元的神经形态系统及实现方法 |
KR102420362B1 (ko) * | 2017-07-11 | 2022-07-15 | 한국전자통신연구원 | 뉴로모픽 연산 장치 |
US11276820B2 (en) | 2017-10-19 | 2022-03-15 | Ryukoku University | Memristor and neural network using same |
CN107742153B (zh) * | 2017-10-20 | 2020-02-21 | 华中科技大学 | 一种基于忆阻器的具有稳态可塑性的神经元电路 |
US11645501B2 (en) | 2018-02-28 | 2023-05-09 | International Business Machines Corporation | Distributed, event-based computation using neuromorphic cores |
JP2019179499A (ja) * | 2018-03-30 | 2019-10-17 | ソニー株式会社 | 半導体装置及び積和演算装置 |
GB2579120B (en) * | 2018-11-20 | 2021-05-26 | Cirrus Logic Int Semiconductor Ltd | Inference system |
FR3089037B1 (fr) * | 2018-11-27 | 2022-05-27 | Commissariat Energie Atomique | Circuit neuronal apte à mettre en œuvre un apprentissage synaptique |
US10784313B1 (en) | 2019-06-11 | 2020-09-22 | International Business Machines Corporation | Integrated resistive processing unit to avoid abrupt set of RRAM and abrupt reset of PCM |
US10902910B2 (en) | 2019-06-25 | 2021-01-26 | International Business Machines Corporation | Phase change memory (PCM) with gradual reset characteristics |
CN110378475B (zh) * | 2019-07-08 | 2021-08-06 | 浙江大学 | 一种基于多位并行二进制突触阵列的神经形态计算电路 |
US20210049504A1 (en) * | 2019-08-14 | 2021-02-18 | Rain Neuromorphics Inc. | Analog system using equilibrium propagation for learning |
KR102380522B1 (ko) * | 2019-08-21 | 2022-03-29 | 전북대학교산학협력단 | 아날로그 뉴런-시냅스 회로 |
CN110991628B (zh) * | 2019-11-02 | 2023-04-18 | 复旦大学 | 一种基于电荷泵的神经元电路 |
US11468307B2 (en) | 2019-11-15 | 2022-10-11 | Jiangsu Advanced Memory Technology Co., Ltd. | Artificial neuromorphic circuit and operation method |
US11443177B2 (en) | 2019-11-15 | 2022-09-13 | Jiangsu Advanced Memory Technology Co., Ltd. | Artificial neuromorphic circuit and operation method |
CN111656369B (zh) | 2019-11-15 | 2023-09-01 | 北京时代全芯存储技术股份有限公司 | 类神经电路以及运作方法 |
WO2021092897A1 (zh) | 2019-11-15 | 2021-05-20 | 江苏时代全芯存储科技股份有限公司 | 类神经电路以及运作方法 |
TWI728556B (zh) * | 2019-11-18 | 2021-05-21 | 財團法人工業技術研究院 | 神經元電路及類神經網路晶片 |
DE102020206792A1 (de) | 2020-05-29 | 2021-12-02 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein | Vorrichtung und Verfahren zur Erzeugung von Hardware-basierten physikalisch nicht klonbaren Funktionen und deren Verwendung |
DE102020206790A1 (de) | 2020-05-29 | 2021-12-02 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein | Vorrichtung und Verfahren zur Hardware-basierten Zufallszahlen- und Zahlenfolgen-Generierung |
JP7438901B2 (ja) | 2020-09-11 | 2024-02-27 | キオクシア株式会社 | スイッチング回路および記憶装置 |
JP7438994B2 (ja) | 2021-01-07 | 2024-02-27 | 株式会社東芝 | ニューラルネットワーク装置及び学習方法 |
JPWO2022191083A1 (ja) * | 2021-03-08 | 2022-09-15 | ||
US11922296B2 (en) * | 2021-07-28 | 2024-03-05 | Rain Neuromorphics Inc. | Electrical networks using analytic loss gradients for design, analysis and machine learning |
US11894029B1 (en) | 2022-10-27 | 2024-02-06 | Globalfoundries Singapore Pte. Ltd. | Spiking neural network hardware based on magnetic-tunnel-junction layer stacks |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120011092A1 (en) * | 2010-07-07 | 2012-01-12 | Qualcomm Incorporated | Methods and systems for memristor-based neuron circuits |
US8780620B2 (en) * | 2010-09-20 | 2014-07-15 | The Texas A&M University | Information representation and coding for nonvolatile memories |
US9269042B2 (en) | 2010-09-30 | 2016-02-23 | International Business Machines Corporation | Producing spike-timing dependent plasticity in a neuromorphic network utilizing phase change synaptic devices |
US20120084240A1 (en) | 2010-09-30 | 2012-04-05 | International Business Machines Corporation | Phase change memory synaptronic circuit for spiking computation, association and recall |
FR2968808A1 (fr) | 2010-12-08 | 2012-06-15 | Commissariat Energie Atomique | Circuit électronique a architecture neuromorphique |
KR101888468B1 (ko) | 2011-06-08 | 2018-08-16 | 삼성전자주식회사 | Stdp 기능 셀을 위한 시냅스, stdp 기능 셀 및 stdp 기능 셀을 이용한 뉴로모픽 회로 |
US9460387B2 (en) | 2011-09-21 | 2016-10-04 | Qualcomm Technologies Inc. | Apparatus and methods for implementing event-based updates in neuron networks |
JP5289646B1 (ja) | 2012-01-20 | 2013-09-11 | パナソニック株式会社 | ニューラルネットワーク回路の学習方法 |
CN103078054B (zh) * | 2013-01-04 | 2015-06-03 | 华中科技大学 | 一种模拟生物神经元和神经突触的单元、装置及方法 |
FR3007867B1 (fr) | 2013-06-26 | 2018-02-09 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Neurone artificiel comprenant une memoire resistive |
US9837147B2 (en) * | 2014-04-30 | 2017-12-05 | Hewlett Packard Enterprise Development Lp | Regulating memristor switching pulses |
-
2015
- 2015-11-05 US US14/933,384 patent/US10217046B2/en active Active
-
2016
- 2016-06-08 JP JP2017564553A patent/JP6734876B2/ja active Active
- 2016-06-08 CN CN201680031876.XA patent/CN107615307B/zh active Active
- 2016-06-08 GB GB1801088.4A patent/GB2556550B/en active Active
- 2016-06-08 DE DE112016002943.8T patent/DE112016002943B4/de active Active
- 2016-06-08 WO PCT/IB2016/053353 patent/WO2017001956A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2017001956A1 (en) | 2017-01-05 |
GB2556550A (en) | 2018-05-30 |
US20160379110A1 (en) | 2016-12-29 |
GB201801088D0 (en) | 2018-03-07 |
JP2018524698A (ja) | 2018-08-30 |
GB2556550B (en) | 2019-10-02 |
US10217046B2 (en) | 2019-02-26 |
DE112016002943B4 (de) | 2023-07-20 |
DE112016002943T5 (de) | 2018-03-22 |
CN107615307B (zh) | 2020-08-04 |
CN107615307A (zh) | 2018-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6734876B2 (ja) | ニューロモーフィック処理デバイス | |
Burr et al. | Neuromorphic computing using non-volatile memory | |
US9996793B2 (en) | Neuromorphic synapses | |
Boybat et al. | Neuromorphic computing with multi-memristive synapses | |
Zhang et al. | Memristive devices and networks for brain‐inspired computing | |
Tuma et al. | Stochastic phase-change neurons | |
Kim et al. | NVM neuromorphic core with 64k-cell (256-by-256) phase change memory synaptic array with on-chip neuron circuits for continuous in-situ learning | |
Ambrogio et al. | Unsupervised learning by spike timing dependent plasticity in phase change memory (PCM) synapses | |
Eryilmaz et al. | Brain-like associative learning using a nanoscale non-volatile phase change synaptic device array | |
JP6829260B2 (ja) | 人工ニューロン装置およびニューロモーフィック・システム | |
Jackson et al. | Nanoscale electronic synapses using phase change devices | |
US11017292B2 (en) | Artificial neuron apparatus | |
Matveyev et al. | Crossbar nanoscale HfO 2-based electronic synapses | |
Sheridan et al. | Memristors and memristive devices for neuromorphic computing | |
Suri et al. | Addition of HfO2 interface layer for improved synaptic performance of phase change memory (PCM) devices | |
Shi et al. | Synaptic devices based on phase-change memory | |
Li et al. | Alternate pulse scheme in a hardware neural network for reducing the influence of asymmetry on synaptic weight updating | |
Fida et al. | Nanoionic redox based resistive switching devices as synapse for bio-inspired computing architectures: a survey | |
Prodromakis et al. | Enabling technologies for very large-scale synaptic electronics | |
Nowshin et al. | ReRAM-Based Neuromorphic Computing | |
EP4002220A1 (en) | Synapse circuit for three-factor learning | |
Zayer et al. | Modeling of Memristive Devices for Neuromorphic Application | |
Wouters | From emerging memory to novel devices for neuromorphic systems: Consequences for the reliability requirements of memristive devices | |
Chen et al. | Neuromorphic Devices Based on Chalcogenide Materials | |
Phadke et al. | Highly Deterministic One-Shot Set–Reset Programming Scheme in PCMO Resistive Random-Access Memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6734876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |