JP6732643B2 - スイッチング電源装置 - Google Patents

スイッチング電源装置 Download PDF

Info

Publication number
JP6732643B2
JP6732643B2 JP2016230783A JP2016230783A JP6732643B2 JP 6732643 B2 JP6732643 B2 JP 6732643B2 JP 2016230783 A JP2016230783 A JP 2016230783A JP 2016230783 A JP2016230783 A JP 2016230783A JP 6732643 B2 JP6732643 B2 JP 6732643B2
Authority
JP
Japan
Prior art keywords
switching element
power supply
circuit
switching
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016230783A
Other languages
English (en)
Other versions
JP2018088754A (ja
Inventor
大島　正樹
正樹 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichicon Capacitor Ltd
Original Assignee
Nichicon Capacitor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichicon Capacitor Ltd filed Critical Nichicon Capacitor Ltd
Priority to JP2016230783A priority Critical patent/JP6732643B2/ja
Publication of JP2018088754A publication Critical patent/JP2018088754A/ja
Application granted granted Critical
Publication of JP6732643B2 publication Critical patent/JP6732643B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、ノーマリオン型の第１のスイッチング素子を有するハイサイドのスイッチ部と、カスコード接続されたノーマリオン型の第２のスイッチング素子とノーマリオフ型の第３のスイッチング素子とを含むローサイドのスイッチ部とを直列接続してなるインバータ回路と、前記インバータ回路の出力側に接続されたＤＣ／ＤＣコンバータと、前記インバータ回路における前記ハイサイドのスイッチ部と前記ローサイドのスイッチ部とを背反的に繰り返しオン／オフ制御するスイッチング制御回路とを備えたスイッチング電源装置に関する。
近時、ＧａＮ（窒化ガリウム）を用いた電界効果トランジスタ（ＦＥＴ）が着目されている。ＧａＮはバンドギャップが広いことからワイドギャップ半導体とも呼ばれる。ＧａＮを用いたトランジスタは良好な高周波特性と低オン抵抗特性とを有し、将来的に有力なパワーデバイスと見なされている。ＧａＮの一般的な性質はノーマリオン動作を伴うことである。ノーマリオン型はゲート端子に電圧を印加していない状態でもハイサイド・ローサイドの両端子間（ドレイン・ソース間）に電流が流れる。これに対して、一般的なノーマリオフ型は機器の安全性を確保する上で優れた特性をもつ。ＧａＮトランジスタは高周波特性と低オン抵抗特性に優れているものの、ノーマリオフ型は扱いにくいという性質を有しており、機器の安全性の面で工夫を必要としている。
すなわち、良好な高周波特性と低オン抵抗特性を活かしつつ、実質的なノーマリオフ動作による安全性を確保する目的で、ハイサイドの第１のスイッチング素子にノーマリオン型を用い、ローサイドの第２のスイッチング素子に一般的なノーマリオフ型を用い、第１のスイッチング素子のローサイド端子と第２のスイッチング素子のハイサイド端子とを直列に接続し、第１のスイッチング素子のゲート端子と第２のスイッチング素子のローサイド端子とをカスコード接続したゲート駆動回路が提案されている。これにより、等価的にノーマリオフ動作するスイッチ部が構成される。
図１０はこのようなカスコード接続を備えたスイッチング電源装置の従来例１を示す（例えば特許文献１参照）。すなわち、ノーマリオン型のスイッチング素子１１０とノーマリオフ型で電力ＭＯＳ（金属酸化物半導体）型のスイッチング素子１１２とがカスコード接続（ハイサイド素子のゲート端子とローサイド素子のソース端子とが接続）されて、ローサイドのスイッチ部を構成している。ハイサイドのスイッチ部はノーマリオン型のスイッチング素子１０８によって構成されている。ハイサイドのスイッチ部とローサイドのスイッチ部とはインバータ動作を行うようになっている。良好な高周波特性と低オン抵抗特性についてはハイサイドのノーマリオン型のスイッチング素子１０８が担い、安全性確保についてはローサイドのノーマリオフ型のスイッチング素子１１２が担っている。
図１１は別の従来例２（例えば特許文献２参照）において開示されたノーマリオン型のＧａＮトランジスタの駆動電圧・ドレイン電流特性の例である。Ａ１，Ｂ１はリセス構造（凹構造）を持たないタイプ、Ａ２，Ｂ２はリセス構造を有するタイプである。例えばタイプＡ１では順ゲートバイアス１［Ｖ］の場合のドレイン電流は駆動電圧０［Ｖ］の場合の約１．２５倍に増大でき、タイプＢ１では順ゲートバイアス２［Ｖ］の場合のドレイン電流は駆動電圧０［Ｖ］の場合の約１．９倍に増大できることが分かる。タイプＡ１，Ｂ１の場合、駆動電圧が０［Ｖ］でＧａＮトランジスタはオン状態となり、駆動電圧が−４〜−２［Ｖ］でオフ状態となる。すなわち、ノーマリオン型のスイッチング素子は、これをターンオフするのに負バイアスの印加が必要となる。
図１２はダイオードとコンデンサにより構成したスナバ回路によって制御回路の電源とする別の従来例３に記載されたドライブ回路の回路図である（例えば特許文献３参照）。このドライブ回路においては、ハイサイドのノーマリオン型のスイッチング素子Ｑ１がオン状態でローサイドのノーマリオフ型の第２のスイッチング素子Ｑ２がオフ状態のときに、両スイッチング素子Ｑ１，Ｑ２間に接続されたダイオードＤ２を介してコンデンサＣ２を充電し、その直流電圧を制御回路１０の電源として利用するようになっている。両スイッチング素子Ｑ１，Ｑ２は等価的にノーマリオフ型のスイッチ部を構成している。
特開２００６−３５２８３９号公報 特開２００９−７６８４５号公報 特開２０１３−７８１１１号公報
図１０に示す従来例１にあっては、ハイサイドのノーマリオン型のスイッチング素子１０８に負バイアスを印加するための特別な負電源（図の最下部にある−１５Ｖの負電源）を必要としている。また、ハイサイドのスイッチング素子１０８をターンオフするための負電源が発生していなくて、そのスイッチング素子１０８がオン状態にあるときに、ローサイドのノーマリオン型のスイッチング素子１１０とノーマリオフ型のスイッチング素子１１２がオン状態になると、３つのスイッチング素子１０８，１１０，１１２に電流量の過大な貫通電流が流れ、これら３つのスイッチング素子が破損するおそれがある。
本発明はこのような事情に鑑みて創作したものであり、スイッチング電源装置に関して、特別な負電源装置を用意する必要をなくして回路構成の簡素化を図るとともに、貫通電流を防止し、破壊からの保護について安全性を確保できるようにすることを目的としている。
本発明は、次の手段を講じることにより上記の課題を解決する。
本発明による第１のスイッチング電源装置は、
ノーマリオン型の第１のスイッチング素子を有するハイサイドのスイッチ部と、カスコード接続されたノーマリオン型の第２のスイッチング素子とノーマリオフ型の第３のスイッチング素子とを含むローサイドのスイッチ部とを直列接続してなるインバータ回路と、
前記インバータ回路における前記ハイサイドのスイッチ部と前記ローサイドのスイッチ部とを背反的に繰り返しオン／オフ制御するスイッチング制御回路と、
前記第３のスイッチング素子に並列に接続されて前記ハイサイドおよびローサイドの両スイッチ部の背反的なオン／オフ制御によって負電源を生成する第１の負電源生成回路と、
前記第１のスイッチング素子の入力ラインに挿入されて、指令信号の状態に応じて前記入力ラインを流れる電流を定常電流状態と限流状態とに切り替える定常電流・限流切替回路とを備え、
前記スイッチング制御回路は、前記第１の負電源生成回路による前記負電源の生成を検出したときは前記指令信号として前記定常電流・限流切替回路を定常電流状態に制御するモードにし、前記負電源の生成を検出しないときは前記指令信号として前記定常電流・限流切替回路を限流状態に制御するモードにするように構成されていることを特徴とする。
上記構成の本発明のスイッチング電源装置において、第１の負電源生成回路は、ハイサイドのスイッチ部（第１のスイッチング素子）のターンオンおよびローサイドのスイッチ部（第３のスイッチング素子）のターンオフと、これとは逆の、ハイサイドのスイッチ部（第１のスイッチング素子）のターンオフおよびローサイドのスイッチ部（第３のスイッチング素子）のターンオンとの交互繰り返しの切り替え（つまりは正常なスイッチング動作）によって負電源を生成する。スイッチング制御回路は負電源の生成を検出すると、定常電流・限流切替回路を定常電流状態に切り替える。第３のスイッチング素子のオフ状態において第１のスイッチング素子がターンオンし第１の負電源生成回路に電流を供給する期間では、定常電流をもってインバータ回路を駆動する。したがって、その駆動は高効率なものとなる（いうまでもなく、定常電流状態は流れる電流量が限流状態に比べてより多くなり、限流状態は流れる電流量が定常電流状態に比べてより少なくなる）。
負電源の生成を検出している状態において、第１のスイッチング素子がターンオフし、さらに第３のスイッチング素子がターンオンすると、第１の負電源生成回路において負電源の生成の継続が行われる。
高周波のスイッチング動作の過程において、タイミングのずれ等のために、第１のスイッチング素子のオン状態で、不測の事態としてさらに第３のスイッチング素子もオン状態となった場合には、第１の負電源生成回路における負電源の生成が停止して、これをスイッチング制御回路が検出することで定常電流・限流切替回路を限流状態に切り替える。すなわち、常時オン状態にある第２のスイッチング素子とともに第１のスイッチング素子と第３のスイッチング素子とが不測に同時的にオン状態となった場合には、その３つのスイッチング素子を流れる電流を限流状態に制御することになる。これにより、同時オンの状態となった３つのスイッチング素子に流れる電流を制限することが可能となる。
第１の負電源生成回路としては、ハイサイドのスイッチ部とローサイドのスイッチ部との接続点に接続されてこれら両スイッチ部の正常な背反的なオン／オフ動作によって負電源を生成する回路で構成していて、特別な負電源装置を用意する必要がないため、回路構成の簡素化が図られる。
また、本発明による第２のスイッチング電源装置は、
ノーマリオン型の第１のスイッチング素子を有するハイサイドのスイッチ部と、カスコード接続されたノーマリオン型の第２のスイッチング素子とノーマリオフ型の第３のスイッチング素子とを含むローサイドのスイッチ部とを直列接続してなるインバータ回路と、
前記インバータ回路における前記ハイサイドのスイッチ部と前記ローサイドのスイッチ部とを背反的に繰り返しオン／オフ制御するスイッチング制御回路と、
前記第３のスイッチング素子に並列に接続されて前記ハイサイドおよびローサイドの両スイッチ部の背反的なオン／オフ制御によって負電源を生成する第１の負電源生成回路と、
前記インバータ回路の正負の電源入力端子間に設けられ、起動時に当該電源入力端子間に印加される電圧から前記第１のスイッチング素子の負ゲート電圧を生成する第２の負電源生成回路と、
定常動作時に前記第１のスイッチング素子のゲート端子における負バイアス電圧が規定のマイナス電位に達したことを検出すると、前記第２の負電源生成回路を停止させる第１の負バイアス電圧検出回路と、
起動時に前記第２の負電源生成回路により生成された、前記第１のスイッチング素子のゲート端子における負バイアス電圧が規定のマイナス電位に達したことを検出すると、前記第３のスイッチング素子によるスイッチングを許可する許可信号を前記スイッチング制御回路に送出する第２の負バイアス電圧検出回路とを備え、
前記第２の負バイアス電圧検出回路から前記許可信号が前記スイッチング制御回路に送出されると、前記両スイッチ部を交互にオン／オフ制御し、前記第１の負電源生成回路による前記第１のスイッチング素子の負ゲート電圧の生成を開始させることを特徴とする。
この構成によれば、装置の起動時に第２の負電源生成回路が電源入力端子間に印加される電圧から第１のスイッチング素子のゲート端子における負バイアス電圧（負ゲート電圧）を生成する。そして、第２の負バイアス電圧検出回路により負ゲート電圧が規定のマイナス電位に達したことを検出されると、第３のスイッチング素子によるスイッチングを許可する許可信号がスイッチング制御回路に送出される。その結果、ハイサイドおよびローサイドのスイッチ部が背反的に繰り返しオン／オフ制御され定常動作するとともに、第１の負電源生成回路により負電源が生成される。そして、第１の負バイアス電圧検出回路により負ゲート電圧が規定のマイナス電位に達したことが検出されると、第２の負電源生成回路による負電源の生成が停止される。
このように負電源の供給手段として特別な負電源を用意しなくとも内部の回路構成として第２の負電源生成回路を用いることで、ノーマリオン型の第１のスイッチング素子を有するハイサイドのスイッチ部に負バイアス電圧を与えることができる。このため、回路構成の簡素化を図りながら、第１のスイッチング素子および第２のスイッチング素子にノーマリオン型のスイッチング素子を用いながらも、第１のスイッチング素子に負バイアス電圧を確実に発生させることで貫通電流を防止することができる。
上記構成の本発明のスイッチング電源装置には、次のようないくつかの好ましい態様ないし変化・変形の態様がある。
〔１〕前記第２の負電源生成回路は、定電圧素子、容量素子の並列回路にノーマリオン型の負電源オン・オフ用のスイッチング素子が直列に接続されてなる起動時通電ラインを有する状態で前記インバータ回路の正負の電源入力端子間に接続されて、前記並列回路と前記負電源オン・オフ用のスイッチング素子との接続点に負電源を生成するように構成され、
第１の負バイアス電圧検出回路は、定常動作時において、前記インバータ回路における第１のスイッチング素子のゲート端子の電圧とローサイド端子の電圧と前記第２の負電源生成回路の定電圧素子のローサイド端子の電圧とから、前記スイッチング制御回路が前記第１のスイッチング素子のゲート端子に出力する負バイアス電圧が規定のマイナス電位に達したことを検出すると、前記負電源オン・オフ用のスイッチング素子をオフ制御して前記第２の負電源生成回路を停止させるように構成され、
さらに、定常動作時において、前記第１の負バイアス電圧検出回路により前記第１のスイッチング素子のゲート端子における負バイアス電圧が規定のマイナス電位に達したことを検出すると前記第２の負電源生成回路の起動時通電ラインにおける負電源オン・オフ用のスイッチング素子をオフ制御する一方、前記負バイアス電圧が規定のマイナス電位に達していないことを検出すると前記負電源オン・オフ用のスイッチング素子をオフ制御する負電源切替回路を備える、という態様がある。
この構成によれば、第２の負電源生成回路による負電圧生成時には、ハイサイドの入力端子から流入した主電流を第２の負電源生成回路に分流させることにより、オン状態にある第１のスイッチング素子への電流を制限し、インバータ回路に電流量の過大な貫通電流が流れること防止する。一方で、第２の負電源生成回路が停止状態になると、ハイサイドの入力端子から流入した主電流が第２の負電源生成回路に分流することがなくなり、インバータ回路における第１のスイッチング素子に対して定常電流を供給し、定常電流をもってインバータ回路を高効率に駆動する。
よって、負電源の供給手段として特別な負電源装置を用意する代わりに内部の回路構成として第２の負電源生成回路を用いることで、回路構成の簡素化を図りながらも、貫通電流防止のための第１のスイッチング素子の確実なターンオフ動作を補償することができる。
〔２〕前記第１の負電源生成回路は、前記第３のスイッチング素子のハイサイド端子とローサイド端子との間に挿入された容量素子と一方向通電素子の直列回路を含むスナバ回路を備えている、という態様がある。特別な負電源装置を用いる代わりに採用される第１の負電源生成回路について、これを簡単な回路構成をもって構成することが可能である。
〔３〕また、前記第１のスイッチング素子と前記第２のスイッチング素子との接続点が前記スイッチング制御回路の負電源生成検出端子に接続され、前記スイッチング制御回路の負電源生成検出端子と前記第１の負電源生成回路の容量素子の下側電極との間に、別の容量素子とマイナス電荷移動用のスイッチング素子との直列回路が接続されている、という態様がある。このように構成すれば、第１の負電源生成回路における充放電用の容量素子に対する充放電の切り替え制御のために第３のスイッチング素子をオン／オフ制御することによって、生成した負電源の継続的確保が可能となる。
〔４〕また、前記第１のスイッチング素子、前記第３のスイッチング素子および前記マイナス電荷移動用のスイッチング素子の各ゲート端子にそれぞれ印加する第１、第３および第４の駆動信号のタイミングとして、前記第１の駆動信号のアクティブ期間は前記第３の駆動信号のインアクティブ期間に対してその期間内で前後のデッドタイムをあける状態で同期し、前記第３の駆動信号のアクティブ期間は前記第１の駆動信号のインアクティブ期間に対してその期間内で前後のデッドタイムをあける状態で同期し、前記第４の駆動信号のアクティブ期間は前記第３の駆動信号のアクティブ期間に対してその期間内で前後のデッドタイムをあける状態で同期し、前記第４の駆動信号のインアクティブ期間は前記第３の駆動信号のインアクティブ期間に対してその期間外で前後のデッドタイムをあける状態で同期している、という態様がある。
本発明によれば、特別な負電源装置を用意する必要をなくして回路構成の簡素化を図るとともに、ハイサイドのスイッチ部とローサイドのスイッチ部とのインバータ動作によってＤＣ／ＤＣコンバータの高効率な駆動を実現しながら、第１ないし第３の３つのスイッチング素子が不測に同時的にオン状態となったときには、それら同時オンの３つのスイッチング素子に流れる電流を制限し、破壊からの保護について安全性を確保することができる。
本発明の第１の実施例におけるスイッチング電源装置の構成を示す回路図 本発明の第１の実施例のスイッチング電源装置におけるハイサイドの制御回路の具体的な構成を示す回路図 本発明の第１の実施例におけるスイッチング電源装置の動作を示すタイミングチャート 本発明の第１の実施例におけるスイッチング電源装置の正常時の動作推移を示す動作説明図 本発明の第１の実施例におけるスイッチング電源装置の異常時の動作説明図 本発明の第２の実施例におけるスイッチング電源装置の構成を示す回路図 本発明の第２の実施例における第１の負バイアス電圧検出回路の構成を示す回路図 本発明の第２の実施例における第２の負バイアス電圧検出回路の構成を示す回路図 本発明の第２の実施例におけるスイッチング電源装置の全体にわたるより詳細な構成を示す回路図 従来例１のスイッチング電源装置の構成を示す回路図 従来例２におけるノーマリオン型のＧａＮトランジスタの駆動電圧・ドレイン電流特性の例示図 従来例３のスイッチング電源装置の構成を示す回路図
以下、上記構成の本発明のスイッチング電源装置につき、その実施の形態を具体的な実施例のレベルで詳しく説明する。
〔第１の実施例〕
図１は本発明の第１の実施例におけるスイッチング電源装置の構成を示す回路図、図２はそのスイッチング電源装置におけるハイサイドの制御回路の具体的な構成を示す回路図、図３（ａ），（ｂ）は動作を説明するタイミングチャート、図４は正常時の動作推移を示す動作説明図、図５は異常時の動作説明図である。
図１において、Ｔ1p，Ｔ1nは直流電圧の入力端子、Ｔ2p，Ｔ2nは直流電圧の出力端子、１１はハイサイドのスイッチ部、１２はローサイドのスイッチ部、１０はハイサイドのスイッチ部１１とローサイドのスイッチ部１２の直列回路よりなるインバータ回路、２０はインバータ回路１０の出力側に接続された出力回路、３０はハイサイドの制御回路３０ａとローサイドの制御回路３０ｂからなるスイッチング制御回路、４０は第１の負電源生成回路、５０は定常電流・限流切替回路である。
出力回路２０の構成要素として、２１はパルストランス、Ｎ０１は一次巻線、Ｎ２１，Ｎ２２は二次巻線、Ｄ０１，Ｄ０２は整流ダイオード、Ｃ０２は共振用のコンデンサ、Ｃ０３は平滑コンデンサ（出力コンデンサ）である。パルストランス２１における一次巻線Ｎ０１と共振用のコンデンサＣ０２の直列回路がローサイドのスイッチ部１２の両端間に接続されている。パルストランス２１における二次巻線Ｎ２１の両端間に整流ダイオードＤ０１と平滑コンデンサＣ０３の直列回路が接続されている。また、パルストランス２１における二次巻線Ｎ２２の両端間に整流ダイオードＤ０２と平滑コンデンサＣ０３の直列回路が接続されている。２つの整流ダイオードＤ０１，Ｄ０２の各カソードは平滑コンデンサＣ０３の正極端子に接続され、平滑コンデンサＣ０３の負極端子は２つの二次巻線Ｎ２１，Ｎ２２の接続点（中間タップ）に接続されている。平滑コンデンサＣ０３はその両端が直流電圧の出力端子Ｔ2p，Ｔ2nに接続されている。このスイッチング電源装置は、センタータップ方式の全波整流回路を伴うＬＬＣ（two inductors(LL) and a capacitor(C)）共振コンバータを構成している。
一対の直流電圧の入力端子Ｔ1p，Ｔ1n間に接続された平滑コンデンサＣ０１の両端間に、定常電流・限流切替回路５０とインバータ回路１０の直列回路が接続されている。また、インバータ回路１０におけるローサイドのスイッチ部１２には第１の負電源生成回路４０が接続されている。
スイッチング制御回路３０は、インバータ回路１０におけるハイサイドのスイッチ部１１とローサイドのスイッチ部１２に対するスイッチング制御および定常電流・限流切替回路５０に対する切替制御を行うものとして構成されている。
以下、インバータ回路１０、スイッチング制御回路３０、第１の負電源生成回路４０および定常電流・限流切替回路５０のそれぞれについて詳しく説明する。
インバータ回路１０におけるハイサイドのスイッチ部１１はノーマリオン型の第１のスイッチング素子Ｑ０１で構成されている。また、ローサイドのスイッチ部１２はカスコード接続されたノーマリオン型の第２のスイッチング素子Ｑ０２とノーマリオフ型の第３のスイッチング素子Ｑ０３とで構成されている。すなわち、第２のスイッチング素子Ｑ０２のソース端子（ローサイド端子）と第３のスイッチング素子Ｑ０３のドレイン端子（ハイサイド端子）とが接続され、かつ第２のスイッチング素子Ｑ０２のゲート端子が第３のスイッチング素子Ｑ０３のソース端子（ローサイド端子）に接続されている。そして、ハイサイドのスイッチ部１１における第１のスイッチング素子Ｑ０１のソース端子（ローサイド端子）とローサイドのスイッチ部１２における第２のスイッチング素子Ｑ０２のドレイン端子（ハイサイド端子）とが接続されてインバータ回路１０を構成している。第１のスイッチング素子Ｑ０１および第２のスイッチング素子Ｑ０２はＧａＮ（窒化ガリウム）で構成されたノーマリオン型（デプレッション型）でＮチャネル型の接合型ＦＥＴである。第３のスイッチング素子Ｑ０３は通常の低耐圧のＳｉ（シリコン）で構成されたノーマリオフ型（エンハンスメント型）でＮチャネル型のＭＯＳＦＥＴである。
スイッチング制御回路３０はハイサイドの制御回路３０ａとローサイドの制御回路３０ｂからなる。ハイサイドの制御回路３０ａは第１のスイッチング素子Ｑ０１と定常電流・限流切替回路５０の常閉接点Ｓｗ０１を制御する。定常電流・限流切替回路５０は、入力端子Ｔ1pと第１のスイッチング素子Ｑ０１のドレイン端子（ハイサイド端子）とを結ぶハイサイドライン上に介装され、限流用の抵抗素子Ｒ０１と常閉接点Ｓｗ０１との並列回路から構成される。ローサイドの制御回路３０ｂは第３のスイッチング素子Ｑ０３とマイナス電荷移動用のスイッチング素子Ｑ０４を制御する。スイッチング素子Ｑ０４は、ゲート・ソース間電圧がオフ時に０［Ｖ］となり、オン時に例えば１０［Ｖ］になるようにバイアスする。常閉接点Ｓｗ０１としては、リレー動作方式のほか、任意のタイプのものが適用可能である。
ローサイドの制御回路３０ｂはＬＬＣ共振コンバータの出力電圧信号（図示省略）からスイッチング制御信号（ＰＷＭ信号）を生成し、また、このスイッチング制御信号を基に第３のスイッチング素子Ｑ０３に対する駆動信号Ｊを生成する。ハイサイドの制御回路３０ａはローサイドの制御回路３０ｂが生成するスイッチング制御信号を基に第１のスイッチング素子Ｑ０１に対する駆動信号Ｂを生成する。
ハイサイドの制御回路３０ａは図２に示すように、オペアンプからなるコンパレータＣｍ１と抵抗素子Ｒ０２，Ｒ０３，Ｒ０４とツェナーダイオードＺＤ１と駆動回路３１を有している。入力側にはＧ１端子とＶ+ 端子とＶ- 端子と駆動信号Ｉの入力端子とがあり、出力側には負バイアス出力端子Ｏがある。Ｇ１端子はハイサイドのスイッチ部１１とローサイドのスイッチ部１２との接続点（第１のスイッチング素子Ｑ０１のソース端子と第２のスイッチング素子Ｑ０２のドレイン端子との接続点）に接続されていて、スイッチング制御回路３０の負電源生成検出端子となっている。Ｖ+ 端子は整流ダイオードＤ０４とコンデンサＣ０６との接続点に接続されている。Ｖ- 端子はスイッチング素子Ｑ０４とマイナス電荷保持用のコンデンサＣ０７との接続点に接続されている。Ｇ１端子とＶ- 端子との間に抵抗素子Ｒ０２，Ｒ０３の直列回路が接続され、両抵抗素子の接続点がコンパレータＣｍ１の非反転入力端子（＋）に接続されている。Ｖ+ 端子とＶ- 端子との間に抵抗素子Ｒ０４とツェナーダイオードＺＤ１の直列回路が接続され、それらの接続点がコンパレータＣｍ１の反転入力端子（−）に接続され、基準電圧を生成している。コンパレータＣｍ１および駆動回路３１の正負の直流電源入力端子はそれぞれＶ+ 端子とＶ- 端子に接続されている。駆動回路３１にはローサイドの制御回路３０ｂから駆動信号Ｉが入力されるようになっている。駆動回路３１の負バイアス出力端子Ｏは第１のスイッチング素子Ｑ０１のゲート端子に接続されている。コンデンサＣ０７の負電圧が検出され、かつローサイドの制御回路３０ｂからの駆動信号Ｉが"Ｌ"レベルにあるとき、駆動回路３１は負バイアスの駆動信号Ｂを第１のスイッチング素子Ｑ０１に対して出力するように構成されている。
ハイサイドの制御回路３０ａにおける駆動回路３１の負バイアス出力端子Ｏから第１のスイッチング素子Ｑ０１に"Ｈ"レベル（０［Ｖ］）が出力されて第１のスイッチング素子Ｑ０１がオン状態にあるときには、インバータ動作によりローサイドの制御回路３０ｂは第３のスイッチング素子Ｑ０３にオフ信号を与える。第１のスイッチング素子Ｑ０１がオン状態でも第３のスイッチング素子Ｑ０３がオフ状態であるので、基本的には第１、第２および第３の３つのスイッチング素子Ｑ０１，Ｑ０２，Ｑ０３に貫通電流が流れることはない。
もし、第１のスイッチング素子Ｑ０１がオン状態にあるときに、不測に第３のスイッチング素子Ｑ０３もオン状態になると（図５参照）、充放電用のコンデンサＣ０５の上側電極からの電荷放電により、Ｇ１端子の電位が降下し、ハイサイドの制御回路３０ａにおけるコンパレータＣｍ１が出力する指令信号Ｓｒは"Ｌ"レベルへと反転する。その結果、定常電流・限流切替回路５０の常閉接点Ｓｗ０１がオープンし、限流用の抵抗素子Ｒ０１が有効となり限流状態となるため、仮に第１、第２および第３の３つのスイッチング素子Ｑ０１，Ｑ０２，Ｑ０３が同時オンとなっても、流れる電流を制限し、破壊からの保護について安全性を確保することができる。
第１の負電源生成回路４０は、コンデンサＣ０５と整流ダイオードＤ０５とからなるスナバ回路を有し、コンデンサＣ０５と整流ダイオードＤ０５の接続点に出現した負電圧が、オン状態とされたスイッチング素子Ｑ０４を介してコンデンサＣ０７に印加される。すなわち、コンデンサＣ０７の下側電極（コンデンサＣ０７とハイサイドの制御回路３０ａとの接続部）に負電圧Ｖ- が出現する。
次に、上記のように構成された本実施例のスイッチング電源装置の動作を説明する。
ローサイドのスイッチ部１２における第２のスイッチング素子Ｑ０２はそのゲート端子が接地されていることから、常時的にオン状態にある。
図３は第１のスイッチング素子Ｑ０１、第３のスイッチング素子Ｑ０３、スイッチング素子Ｑ０４のゲート端子に対する駆動信号Ｓ０１，Ｓ０３，Ｓ０４についてのタイミングチャートである。図３（ａ）は複数のサイクルにわたる波形の遷移を示し、図３（ｂ）は１サイクル分を拡大して示すものである。
第１のスイッチング素子Ｑ０１と第３のスイッチング素子Ｑ０３とはインバータ動作をすることが分かる。また、スイッチング素子Ｑ０４のオン状態は第３のスイッチング素子Ｑ０３のオン状態が前提となり、逆に、第３のスイッチング素子Ｑ０３のオフ状態はスイッチング素子Ｑ０４のオフ状態が前提となっていることが分かる。
本実施例におけるスイッチング電源装置の動作タイミングは、図３のタイムチャートを参照して、概ね次のようになっている。すなわち、タイミングｔ１でスイッチング素子Ｑ０４の駆動信号Ｓ０４が"Ｌ"レベルに立ち下がり、次のタイミングｔ２で第３のスイッチング素子Ｑ０３の駆動信号Ｓ０３が"Ｌ"レベルに立ち下がる。そして、さらに次にタイミングｔ３で第１のスイッチング素子Ｑ０１の駆動信号Ｓ０１が"Ｈ"レベルに立ち上がる。次に、タイミングｔ４で第１のスイッチング素子Ｑ０１の駆動信号Ｓ０１が"Ｌ"レベルに立ち下がり、次のタイミングｔ５で第３のスイッチング素子Ｑ０３の駆動信号Ｓ０３が"Ｈ"レベルに立ち上がる。そしてさらに次のタイミングｔ６でスイッチング素子Ｑ０４の駆動信号Ｓ０４が"Ｈ"レベルに立ち上がる。次のタイミングｔ７では駆動信号Ｓ０４が"Ｌ"レベルに立ち下がるが、これはタイミングｔ１と同じ状態へ回帰している。
スイッチング素子Ｑ０１のゲート端子に印加される駆動信号Ｓ０１と、スイッチング素子Ｑ０３のゲート端子に印加される駆動信号Ｓ０３の２つの駆動信号の関係は、図３に示すように、駆動信号Ｓ０１と駆動信号Ｓ０３とは大筋では互いに論理反転の関係にある。すなわち、駆動信号Ｓ０１の"Ｈ"レベル期間においては駆動信号Ｓ０３が"Ｌ"レベルにあり、逆に、駆動信号Ｓ０３の"Ｈ"レベル期間においては駆動信号Ｓ０１が"Ｌ"レベルにある。より詳しくは、一方の"Ｈ"レベル期間は他方の"Ｌ"レベル期間の内側にある。つまり、駆動信号Ｓ０１の立ち上がりタイミングｔ３は駆動信号Ｓ０３の立ち下がりタイミングｔ２より微小時間遅延し、駆動信号Ｓ０１の立ち下がりタイミングｔ４は駆動信号Ｓ０３の立ち上がりタイミングｔ５より微小時間先行する。そして、駆動信号Ｓ０３の立ち上がりタイミングｔ５は駆動信号Ｓ０１の立ち下がりタイミングｔ４より微小時間遅延し、駆動信号Ｓ０３の立ち下がりタイミングｔ２は駆動信号Ｓ０１の立ち上がりタイミングｔ３より微小時間先行する。
スイッチング素子Ｑ０４のゲート端子に印加される駆動信号Ｓ０４は、第３のスイッチング素子Ｑ０３のゲート端子に印加される駆動信号Ｓ０３を基に生成される。すなわち、駆動信号Ｓ０４の立ち上がりタイミングｔ６は駆動信号Ｓ０３の立ち上がりタイミングｔ５より微小時間遅延したタイミングであり、かつ、駆動信号Ｓ０４の立ち下がりタイミングｔ１は駆動信号Ｓ０３の立ち下がりタイミングｔ２より微小時間先行するタイミングである。
第１のスイッチング素子Ｑ０１、第３のスイッチング素子Ｑ０３およびスイッチング素子Ｑ０４の各ゲート端子にそれぞれ印加する第１、第３および第４の駆動信号Ｓ０１，Ｓ０３，Ｓ０４のタイミングをまとめると、次のようになる。すなわち、第１の駆動信号Ｓ０１のアクティブ期間は第３の駆動信号Ｓ０３のインアクティブ期間に対してその期間内で前後のデッドタイムをあける状態で同期し、第３の駆動信号Ｓ０３のアクティブ期間は第１の駆動信号Ｓ０１のインアクティブ期間に対してその期間内で前後のデッドタイムをあける状態で同期している。また、第４の駆動信号Ｓ０４のアクティブ期間は第３の駆動信号Ｓ０３のアクティブ期間に対してその期間内で前後のデッドタイムをあける状態で同期し、第４の駆動信号Ｓ０４のインアクティブ期間は第３の駆動信号Ｓ０３のインアクティブ期間に対してその期間外で前後のデッドタイムをあける状態で同期している。
ローサイドの制御回路３０ｂの電源系に接続されたコンデンサＣ０８と整流ダイオードＤ０４およびコンデンサＣ０６で作られ、ハイサイドの制御回路３０ａに入力される正電源の電圧Ｖ+ については例えば１［Ｖ］〜３［Ｖ］とする。また、スイッチング素子Ｑ０４とコンデンサＣ０７との接続点に現れ、ハイサイドの制御回路３０ａに入力される負電源の電圧Ｖ- については例えば−６［Ｖ］〜−４［Ｖ］とする。
本実施例のスイッチング電源装置において、そのスイッチング周期については例えば１０［μｓ］（スイッチング周波数１００［ｋＨｚ］）とする。
スイッチング電源装置の起動時以降の正常動作モードにおいては、第１の負電源生成回路４０によって負電源の電圧Ｖ- が生成されているため、ハイサイドの制御回路３０ａは定常電流・限流切替回路５０に対する指令信号Ｓｒを活性化して、常閉接点Ｓｗ０１をクローズ状態に切り替え、定常電流状態（限流用の抵抗素子Ｒ０１を常閉接点Ｓｗ０１によりバイパスした状態）にセットしている。
パルストランス２１に対する一次側回路において、ハイサイドのスイッチ部１１とローサイドのスイッチ部１２とはインバータ動作を行う。すなわち、ハイサイドの制御回路３０ａから第１のスイッチング素子Ｑ０１のゲート端子に対して０近傍レベルの"Ｈ"レベルが印加されている期間において、ローサイドの制御回路３０ｂから第３のスイッチング素子Ｑ０３のゲート端子に対して"Ｌ"レベルが印加される。この期間においては、第１のスイッチング素子Ｑ０１がオン状態でスイッチング素子Ｑ０３がオフ状態であるから、ハイサイドの入力端子Ｔ1pから流入した主電流は、定常電流・限流切替回路５０における常閉接点Ｓｗ０１、第１のスイッチング素子Ｑ０１、パルストランス２１の一次巻線Ｎ０１、共振用のコンデンサＣ０２およびローサイドの入力端子Ｔ1nの経路を流れる。すると、二次側回路において、二次巻線Ｎ２１に誘起された電流が整流ダイオードＤ０１から平滑コンデンサＣ０３に流入し、平滑コンデンサＣ０３を充電する。
また、ハイサイドの制御回路３０ａから第１のスイッチング素子Ｑ０１のゲート端子に対して負バイアスの"Ｌ"レベルが印加されている期間において、ローサイドの制御回路３０ｂから第３のスイッチング素子Ｑ０３のゲート端子に対して"Ｈ"レベルが印加される。この期間においては、ハイサイドの第１のスイッチング素子Ｑ０１がオフ状態でローサイドのスイッチング素子Ｑ０３がオン状態であり、パルストランス２１の一次巻線Ｎ０１に生じる逆起電力による電流が、一次巻線Ｎ０１から共振用のコンデンサＣ０２、第３のスイッチング素子Ｑ０３、第２のスイッチング素子Ｑ０２および一次巻線Ｎ０１の経路に流れる。すると、二次側回路において、二次巻線Ｎ２２に誘起された電流が整流ダイオードＤ０２から平滑コンデンサＣ０３に流入し、引き続き平滑コンデンサＣ０３を充電する。
平滑コンデンサＣ０３に充電された直流電圧は直流出力端子Ｔ2p，Ｔ2nを介して図示しない負荷回路へ供給される。
二次側回路に現れる出力電圧信号が図示しないフォトカプラを介してローサイドの制御回路３０ｂにフィードバックされる。ローサイドの制御回路３０ｂはこのフィードバック信号からスイッチング素子Ｑ０３のゲート端子に対する方形波の駆動信号Ｊを生成する。また、ローサイドの制御回路３０ｂから駆動信号Ｉを受け取ったハイサイドの制御回路３０ａは第１のスイッチング素子Ｑ０１のゲート端子に対する方形波の駆動信号Ｂを生成する。
パルストランス２１の補助巻線Ｎ０３に誘起された電圧が整流ダイオードＤ０３と平滑コンデンサＣ０４によって整流平滑化され、ローサイドの制御回路３０ｂに対する電源電圧Ｖｃｃが生成される（例えば１５［Ｖ］）。
電源電圧Ｖｃｃがローサイドの制御回路３０ｂによって降圧され、その降圧電圧がコンデンサＣ０８に蓄積され、さらに整流ダイオードＤ０４とコンデンサＣ０６によりハイサイドの制御回路３０ａで用いる正電源の電圧Ｖ+ が生成される。
スイッチング素子Ｑ０１とスイッチング素子Ｑ０３の交互のオン／オフスイッチングによりスナバ回路（充放電用のコンデンサＣ０５と整流ダイオードＤ０５）を利用した第１の負電源生成回路４０に負電源の電圧Ｖ- が生成される。すなわち、充放電用のコンデンサＣ０５と整流ダイオードＤ０５の接続点に負電源の電圧Ｖ- が現れる。スイッチング素子Ｑ０４がオン状態であれば、負電源の電圧Ｖ- はコンデンサＣ０７の下側電極に現れ、そこからハイサイドの制御回路３０ａに入力される。
以下、図３および図４を用いて、タイミングｔ１〜ｔ６にかけての動作を順次に説明する。図４では、（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ）の各図が時計周りの順に配置されて描かれている。図４（ａ）〜（ｆ）のすべてにおいて常閉接点Ｓｗ０１はすべてクローズ状態となっているが、それは、これら６つの状態がすべて、負電源の電圧Ｖ- の生成に関して正常動作状態にあるからである（異常状態は図５に示されている）。
〈１〉タイミングｔ１において、スイッチング素子Ｑ０４がターンオフする。このとき、第１のスイッチング素子Ｑ０１はオフ状態にあり、第３のスイッチング素子Ｑ０３はオン状態にある。ハイサイドの制御回路３０ａは第１のスイッチング素子Ｑ０１をオフ状態にするためにゲート端子に対して負バイアスを印加する。この負バイアスの印加については、正常動作モードで生成されている負電源の電圧Ｖ- が用いられる。正常動作モードゆえに、常閉接点Ｓｗ０１はクローズ状態となっている。負電源の電圧Ｖ- の検出はコンデンサＣ０７の下側端子にマイナス電荷が蓄積されていることによって行われる。
ハイサイドの制御回路３０ａの具体的動作としては、負電源の電圧Ｖ- の入力によって、コンパレータＣｍ１の非反転入力端子（＋）には（〔Ｇ１端子の電圧〕−〔負電源の電圧Ｖ- 〕）の大きな差電圧が印加され、コンパレータＣｍ１は指令信号Ｓｒとして活性状態の"Ｈ"レベルを出力し、常閉接点Ｓｗ０１をクローズ状態に保持する。限流用の抵抗素子Ｒ０１は無効化される。この定常電流・限流切替回路５０の定常電流状態は、後の〈３〉において、パルストランス２１の一次巻線Ｎ０１と第１の負電源生成回路４０のコンデンサＣ０５への通電を限流せずに、定常通りに行う動作の準備となっている。すなわち、コンデンサＣ０７における負電源の生成がコンパレータＣｍ１によって検出されると、常閉接点Ｓｗ０１をクローズ状態にして限流動作を停止させる。これによって、ハイサイドの入力端子Ｔ1pからの電力を低損失に第１のスイッチング素子Ｑ０１のドレイン端子に供給して、スイッチング電源装置の動作を高効率で信頼性の高いものとすることができる。
〈２〉タイミングｔ２において、第３のスイッチング素子Ｑ０３がターンオフする。この動作は次のタイミングｔ３以降での第１の負電源生成回路４０における充放電用のコンデンサＣ０５への充電の準備となっている（第３のスイッチング素子Ｑ０３がオン状態であれば充電できない。）。第１のスイッチング素子Ｑ０１およびスイッチング素子Ｑ０４はオフ状態、常閉接点Ｓｗ０１はクローズ状態となっている。
〈３〉タイミングｔ３において、第１のスイッチング素子Ｑ０１がターンオンする。第３のスイッチング素子Ｑ０３（および第２のスイッチング素子Ｑ０２）はオフ状態であるため、直流電圧の入力端子Ｔ1pから流入した主電流が第１のスイッチング素子Ｑ０１からパルストランス２１の一次巻線Ｎ０１、共振用のコンデンサＣ０２の経路を流れ、出力回路２０の平滑コンデンサＣ０３に電圧変換した直流電圧を生成する。同時に、入力端子Ｔ1pからの電流は第１のスイッチング素子Ｑ０１および第２のスイッチング素子Ｑ０２を介して第１の負電源生成回路４０における充放電用のコンデンサＣ０５に充電を行う。充放電用のコンデンサＣ０５の上側電極にはプラスの電荷が蓄積され、下側電極はＧＮＤレベルとなる。第３のスイッチング素子Ｑ０３およびスイッチング素子Ｑ０４はオフ状態、常閉接点Ｓｗ０１はクローズ状態となっている。
定常電流・限流切替回路５０が定常電流状態であるため、インバータ回路１０の駆動および充放電用のコンデンサＣ０５の充電に供される電流は限流されておらず、その大きさは充分なものとなる。
〈４〉タイミングｔ４において、第１のスイッチング素子Ｑ０１がターンオフする。これにより、パルストランス２１の一次巻線Ｎ０１への通電は一時休止する。第１の負電源生成回路４０における充放電用のコンデンサＣ０５への充電も休止される。第１のスイッチング素子Ｑ０１のターンオフの動作は、次にタイミングｔ５における第１の負電源生成回路４０の充放電用のコンデンサＣ０５からの放電の準備となっている。第３のスイッチング素子Ｑ０３およびスイッチング素子Ｑ０４はオフ状態、常閉接点Ｓｗ０１はクローズ状態となっている。
〈５〉タイミングｔ５において、第３のスイッチング素子Ｑ０３がターンオンする。これにより、第１の負電源生成回路４０の充放電用のコンデンサＣ０５の上側電極がターンオンした第３のスイッチング素子Ｑ０３を介してグラウンド（ＧＮＤ）に接続され、その上側電極からの放電が開始される。その結果、上側電極の電位がプラス電位から０［Ｖ］へと推移し、同時に下側電極の電位が０［Ｖ］からマイナス電位へと推移する。すなわち、第１の負電源生成回路４０において負電源の電圧Ｖ- の生成（補給）が行われる。負電源の電圧Ｖ- が生成（補給）されると、ハイサイドの制御回路３０ａは定常電流・限流切替回路５０の常閉接点Ｓｗ０１に対してクローズの指令信号Ｓｒを出力し続けるため、常閉接点Ｓｗ０１はクローズ状態に維持される。第１のスイッチング素子Ｑ０１およびスイッチング素子Ｑ０４はオフ状態となっている。
このタイミングｔ５では第３のスイッチング素子Ｑ０３のターンオンに伴い、一次巻線Ｎ０１に逆起電力が発生する。
〈６〉タイミングｔ６において、スイッチング素子Ｑ０４がターンオンする。これにより、タイミングｔ５で第１の負電源生成回路４０の充放電用のコンデンサＣ０５の下側電極に蓄積されたマイナス電荷がターンオンしたスイッチング素子Ｑ０４を介してコンデンサＣ０７の下側電極へ移動（補給）する。第１のスイッチング素子Ｑ０１はオフ状態、第３のスイッチング素子Ｑ０３はオン状態、常閉接点Ｓｗ０１はクローズ状態となっている。
〈７〉次のタイミングでは〈１〉のタイミングｔ１での動作へと回帰する。すなわち、スイッチング素子Ｑ０４がターンオフする。このターンオフにもかかわらず、マイナス電荷はすでにコンデンサＣ０７の下側電極に蓄積されているので、ハイサイドの制御回路３０ａは依然として負電源の電圧Ｖ- の生成を検出していて、常閉接点Ｓｗ０１に対する指令信号Ｓｒはクローズを維持する。
以上のタイミングｔ１からタイミングｔ６を経て次のサイクルのタイミングｔ１（ｔ７）までの１サイクル期間の動作が上記のとおりに正常状態を維持していれば、第１の負電源生成回路４０による負電源の電圧Ｖ- の生成がハイサイドの制御回路３０ａによって検出されて、定常電流・限流切替回路５０における常閉接点Ｓｗ０１はクローズ状態を維持することとなる。
次に、第１のスイッチング素子Ｑ０１と第３のスイッチング素子Ｑ０３が不測に同時オン状態となった場合の動作を図５を用いて説明する。
すなわち、図４（ｃ）〜（ｄ）にようにタイミングｔ３からタイミングｔ４までの期間においては、第１のスイッチング素子Ｑ０１がオン状態となっていてパルストランス２１の一次巻線Ｎ０１に対して限流ではない定常電流を流している。このとき、第３のスイッチング素子Ｑ０３およびスイッチング素子Ｑ０４はオフ状態、常閉接点Ｓｗ０１はクローズとなっている。
しかるに、図５に示すように、不測に第３のスイッチング素子Ｑ０３がオン状態となって、第１および第３の両スイッチング素子Ｑ０１，Ｑ０３が同時オン状態になったとする。このとき、充放電用のコンデンサＣ０５の上側電極およびコンデンサＣ０７の上側電極から第３のスイッチング素子Ｑ０３を介してグラウンド（ＧＮＤ）に放電がなされ、両上側電極は０［Ｖ］となるため、ハイサイドの制御回路３０ａは負電源の電圧Ｖ- の生成を検出できなくなる。その結果、ハイサイドの制御回路３０ａは定常電流・限流切替回路５０における常閉接点Ｓｗ０１に対して非活性"Ｌ"レベルの指令信号Ｓｒを出力し、常閉接点Ｓｗ０１をオープンする。すなわち、限流用の抵抗素子Ｒ０１を有効化する。
上記の動作の結果、第１および第３の両スイッチング素子Ｑ０１，Ｑ０３が不測に同時にオン状態となったとしても、より正確には第１、第２および第３の３つのスイッチング素子Ｑ０１，Ｑ０２，Ｑ０３が同時オンとなっても、上記した限流作用によって、それらオン状態のスイッチング素子Ｑ０１，Ｑ０２，Ｑ０３に流れる電流を制限することが可能となっており、破壊からの保護について安全性が確保されている。
以上のように構成された本発明実施例のスイッチング電源装置においては、スイッチング素子Ｑ０１をオフさせるための負電源として、特別なものを用意しなくてもよく、容量素子としての充放電用のコンデンサＣ０５と一方向通電素子としての整流ダイオードＤ０５を構成要素とするスナバ回路構成の極簡易な第１の負電源生成回路４０をもって対応することが可能となっている。
その結果として、主スイッチング素子としてのスイッチング素子Ｑ０１，Ｑ０２にスイッチング動作の高効率ではあるが貫通電流によって破壊されてしまうおそれのあるノーマリオン型のスイッチング素子を用いたとしても、定常電流・限流切替回路５０による限流によって素子の破壊を確実に回避することができる。すなわち、高速動作を可能とするスイッチング電源装置を実現する上で有用な技術となる。
そして、特別な構成の専用の負電源を用意しなくても済むので、スイッチング電源装置の小型化にも貢献することができる。
〔第２の実施例〕
図６は本発明の第２の実施例におけるスイッチング電源装置の構成を示す回路図、図７はそのスイッチング電源装置における第１の負バイアス電圧検出回路の具体的な構成を示す回路図、図８はそのスイッチング電源装置における第２の負バイアス電圧検出回路の具体的な構成を示す回路図、図９は図６、図７、図８の各回路を互いに結線して示す詳細な回路図である。図８におけるコンデンサＣ１１は図６におけるコンデンサＣ１１と同じものである。なお、図６において、第１の実施例の図１で用いたのと同一符号は同一の構成要素を指すものとし、詳しい説明は省略する。
第２の負電源生成回路６０は、ツェナーダイオードＺＤ２、コンデンサＣ１１、抵抗素子Ｒ１１，Ｒ１２、負電源オン・オフ用のスイッチング素子Ｑ１１およびダイオードＤ１１を備えている。ツェナーダイオードＺＤ２のカソードはハイサイドの入力端子Ｔ1pに接続されている。コンデンサＣ１１はツェナーダイオードＺＤ２に並列に接続されている。ツェナーダイオードＺＤ２のアノードに一端が接続された抵抗素子Ｒ１１の他端がノーマリオン型の負電源オン・オフ用のスイッチング素子Ｑ１１のドレイン端子に接続されている。負電源オン・オフ用のスイッチング素子Ｑ１１のソース端子はローサイドの入力端子Ｔ1nに接続され、そのゲート端子が抵抗素子Ｒ１２を介してローサイドの入力端子Ｔ1nに接続されている。ツェナーダイオードＺＤ２とコンデンサＣ１１と抵抗素子Ｒ１１の接続点がＡであり、マイナス電荷保持用のコンデンサＣ０７の下側電極とノーマリオフ型のスイッチング素子Ｑ０４のドレイン端子（ハイサイド端子）との接続点がＰであるが、接続点ＰがダイオードＤ１１を介して接続点Ａに接続されている。
負電源切替回路７０は、ノーマリオフ型の負電源切替用のスイッチング素子Ｑ１２と抵抗素子Ｒ１３を備えている。スイッチング素子Ｑ１２は、そのドレイン端子（ハイサイド端子）がスイッチング素子Ｑ１１のゲート端子に接続され、スイッチング素子Ｑ１２のソース端子（ローサイド端子）が第１の負電源生成回路４０におけるコンデンサＣ０５の下側電極とスイッチング素子Ｑ０４との接続点Ｕに接続されている。抵抗素子Ｒ１３はスイッチング素子Ｑ１２のゲート端子とソース端子（ローサイド端子）との間に接続されている。スイッチング素子Ｑ１２のゲート端子は図７のハイサイドの制御回路３０ａにおける第１の負バイアス電圧検出回路３２の出力端子Ｓに接続されている。
ハイサイドの制御回路３０ａの内部には、図７に示す第１の負バイアス電圧検出回路３２と図８に示す第２の負バイアス電圧検出回路３３が構成されている。
第１の負バイアス電圧検出回路３２は、オペアンプを用いたコンパレータＣｍ２、ダイオードＤ２１，Ｄ２２、コンデンサＣ２１，Ｃ２２、抵抗素子Ｒ２１，Ｒ２２および第１のレベルシフト回路ＬＳ１を備えている。
第１のスイッチング素子Ｑ０１のソース端子（ローサイド端子）と第２のスイッチング素子Ｑ０２のドレイン端子（ハイサイド端子）との接続点がＥであり、この接続点ＥがコンデンサＣ０６とコンデンサＣ０７との接続点Ｆに接続されている。そして、接続点Ｅと接続点Ａとの間に抵抗素子Ｒ２１、コンデンサＣ２１およびダイオードＤ２１が接続され、接続点Ｅと第１のスイッチング素子Ｑ０１への負バイアス出力端子Ｏとの間に抵抗素子Ｒ２２、コンデンサＣ２２およびダイオードＤ２２が接続されている。
抵抗素子Ｒ２１、コンデンサＣ２１、ダイオードＤ２１の接続点Ｇ１がコンパレータＣｍ２の非反転入力端子（＋）に接続され、抵抗素子Ｒ２２、コンデンサＣ２２、ダイオードＤ２２の接続点Ｇ２がコンパレータＣｍ２の反転入力端子（−）に接続されている。コンパレータＣｍ２の正電源端子が接続点Ｅに接続されている。コンパレータＣｍ２の出力端子に第１のレベルシフト回路ＬＳ１の入力端子が接続され、第１のレベルシフト回路ＬＳ１の出力端子が出力端子Ｓを介してスイッチング素子Ｑ１２のゲート端子に接続されている。
この第１の負バイアス電圧検出回路３２は、第１のスイッチング素子Ｑ０１のゲート電圧ＶB とソース電圧ＶE と第２の負電源生成回路６０におけるツェナーダイオードＺＤ２のアノード電圧ＶA とから、負バイアス電圧Ｖ- が規定のマイナス電位に達したか否かの検出を行う。すなわち、ゲート電圧ＶB の絶対値｜ＶB ｜がアノード電圧ＶAの絶対値｜ＶA ｜よりも大きいときにスイッチング素子Ｑ１２をターンオンし、連動してスイッチング素子Ｑ１１をターンオフして第２の負電源生成回路６０を停止し、ゲート電圧ＶB の絶対値｜ＶB ｜がアノード電圧ＶA の絶対値｜ＶA ｜以下のときにスイッチング素子Ｑ１２をターンオフし、連動して負電源オン・オフ用のスイッチング素子Ｑ１１をターンオンして第２の負電源生成回路６０を駆動する。
第２の負バイアス電圧検出回路３３は、オペアンプを用いたコンパレータＣｍ３、ダイオードＤ３１，Ｄ３２、コンデンサＣ３１，Ｃ３２、抵抗素子Ｒ３１，Ｒ３２，Ｒ４１，Ｒ４２および第２のレベルシフト回路ＬＳ２を備えている。抵抗素子Ｒ４１と抵抗素子Ｒ４２の直列回路がコンデンサＣ１１の両端間に接続されている。
接続点Ｅと抵抗素子Ｒ４１と抵抗素子Ｒ４２の接続点Ｋとの間に抵抗素子Ｒ３１、コンデンサＣ３１およびダイオードＤ３１が接続され、接続点Ｅと負バイアス出力端子Ｏとの間に抵抗素子Ｒ３２、コンデンサＣ３２およびダイオードＤ３２が接続されている。
抵抗素子Ｒ３１、コンデンサＣ３１、ダイオードＤ３１の接続点Ｈ１がコンパレータＣｍ３の非反転入力端子（＋）に接続され、抵抗素子Ｒ３２、コンデンサＣ３２、ダイオードＤ３２の接続点Ｈ２がコンパレータＣｍ３の反転入力端子（−）に接続されている。コンパレータＣｍ３の正電源端子が接続点Ｅに接続されている。コンパレータＣｍ３の出力端子に第２のレベルシフト回路ＬＳ２の入力端子が接続され、第２のレベルシフト回路ＬＳ２の出力端子がローサイドの制御回路３０ｂに対してスイッチング許可信号Ｓｙを出力するように接続されている。
この第２の負バイアス電圧検出回路３３は、第１のスイッチング素子Ｑ０１のゲート電圧ＶB とソース電圧ＶE と接続点Ｋの電圧ＶK とから、ゲート電圧ＶB が規定の負バイアス電圧に達したか否かの検出を行う。そして、ゲート電圧ＶB が規定の負バイアス電圧に達したことを検出すれば、すなわち、ゲート電圧ＶB の絶対値｜ＶB ｜が接続点Ｋの電圧ＶK の絶対値｜ＶK ｜よりも大きいときにスイッチング許可信号Ｓｙをローサイドの制御回路３０ｂに出力する。
第２の負電源生成回路６０とハイサイドの制御回路３０ａとは次のような相関関係をもつものとして構成されている。第２の負電源生成回路６０によって負電源の電圧Ｖ- が生成されていることをハイサイドの制御回路３０ａが検出したときには、ハイサイドの制御回路３０ａは第２の負電源生成回路６０を非活性化する（停止させる）一方、ハイサイドの制御回路３０ａが第２の負電源生成回路６０による負電源の電圧Ｖ- を検出しないときには、ハイサイドの制御回路３０ａは第２の負電源生成回路６０を活性化する（動作させる）。
第２の負電源生成回路６０を非活性化しても、それ以前の段階で生成した負電源の電圧Ｖ- はある程度の期間は継続する。すなわち、非活性化のタイミングに対して、負電源の電圧Ｖ- を検出しなくなるタイミングとの間にはタイムラグがある。
定常動作状態において、ハイサイドの制御回路３０ａがコンデンサＣ０７の下側電極において負電源の電圧Ｖ- の生成を検出すると、第１の負バイアス電圧検出回路３２におけるコンパレータＣｍ２は"Ｈ"レベル信号を出力し、さらにレベルシフト回路３２ａによって電位が上昇されたターンオン信号をスイッチング素子Ｑ１２のゲート端子に出力して、このスイッチング素子をターンオンし、連動してスイッチング素子Ｑ１１がターンオフする。スイッチング素子Ｑ１１がターンオフすると、第２の負電源生成回路６０への通流が遮断され、それまでのツェナーダイオードＺＤ２と抵抗素子Ｒ１１で生じていた電力消費が停止となり、第２の負電源生成回路６０における電力損失がなくなる。
すなわち、ハイサイドの制御回路３０ａが負電源の電圧Ｖ- の生成を検出するまでは、スイッチング素子Ｑ１１がオン状態で第２の負電源生成回路６０が活性状態にあって、ハイサイドの入力端子Ｔ1pから流入した主電流がツェナーダイオードＺＤ２、抵抗素子Ｒ１１、負電源オン・オフ用のスイッチング素子Ｑ１１の起動時通電ラインに分流していて、第１のスイッチング素子Ｑ０１に対して流入する主電流が限流状態にあった。
ハイサイドの制御回路３０ａは負電源の電圧Ｖ- の生成が検出されなくなると、第１の負バイアス電圧検出回路３２におけるコンパレータＣｍ２は"Ｌ"レベル信号を出力し、レベルシフト回路３２ａを介してターンオフ信号をスイッチング素子Ｑ１２をターンオフする。スイッチング素子Ｑ１２がターンオフすると、スイッチング素子Ｑ１１のゲート端子にあるマイナス電荷が抵抗素子Ｒ１２を介してグラウンド（ＧＮＤ）に放電し、それまで負電位にあったスイッチング素子Ｑ１１のゲート電圧が０［Ｖ］となって、スイッチング素子Ｑ１１がターンオンする。
その結果、第２の負電源生成回路６０においてツェナーダイオードＺＤ２、抵抗素子Ｒ１１、スイッチング素子Ｑ１１の起動時通電ラインに電流が流れ、コンデンサＣ１１の下側電極に負電源の電圧Ｖ- が生成される。
第１の負バイアス電圧検出回路３２は、第１のスイッチング素子Ｑ０１のゲート電圧ＶB とソース電圧ＶE とツェナーダイオードＺＤ２のアノード電圧ＶA とから、負バイアス電圧Ｖ- が規定のマイナス電位に達したか否かを検出する。
コンデンサＣ０７の下側電極に現れる負電源の電圧Ｖ- （ＶB ）が規定レベルに達し、そのマイナス電位が充分に深いものであれば（｜ＶB ｜＞｜ＶA ｜であれば）、図７の第１の負バイアス電圧検出回路３２において、そのコンパレータＣｍ２の反転入力端子（−）に印加される電圧が非反転入力端子（＋）に印加される電圧よりも低くなっていることから、コンパレータＣｍ２は"Ｈ"レベルを出力する。その結果、スイッチング素子Ｑ１２をターンオンし、連動してスイッチング素子Ｑ１１をターンオフし、第２の負電源生成回路６０を停止させる。すなわち、ツェナーダイオードＺＤ２、抵抗素子Ｒ１１への分流を停止し、インバータ回路１０への電流供給を定常電流状態とする。このとき、負電源の電圧Ｖ- （ＶB ）は規定レベルに達してそのマイナス電位が充分に深くなっているので、第１のスイッチング素子Ｑ０１はオフ状態である。
第２の負バイアス電圧検出回路３３は、スイッチング電源装置の起動時において、第２の負電源生成回路６０が生成する負電源の電圧Ｖ- によってインバータ回路１０の第１のスイッチング素子Ｑ０１のゲート電圧が規定のマイナス電位になったか否かを検出する。
スイッチング電源装置の起動前すなわち停止時においては、第１のスイッチング素子Ｑ０１および第２のスイッチング素子Ｑ０２はともにオン状態にあり、スイッチング素子Ｑ１１もオン状態にある。したがって、電源を投入してスイッチング電源装置を起動してハイサイドの入力端子Ｔ1pから電源主電流が流入すると、その電流は第１のスイッチング素子Ｑ０１を介してパルストランス２１の一次巻線Ｎ０１に流入し、第２のスイッチング素子Ｑ０２を介して第１の負電源生成回路（スナバ回路）４０のコンデンサＣ０５に流入し、さらに第２の負電源生成回路６０のコンデンサＣ１１にも流入する。この段階では、図８の第２の負バイアス電圧検出回路３３は第３のスイッチング素子Ｑ０３に対するスイッチング許可信号Ｓｙを生成していないので、第３のスイッチング素子Ｑ０３はオフ状態に保たれている。
次に、上記のように構成された第２の実施例のスイッチング電源装置の動作について、定常動作時と起動時とに分けて説明する。説明の都合上、時間的順序が逆にはなるが、まず定常動作時の動作を説明し、次いで起動時の動作を説明する。
（ア）定常動作時の動作
いま、スイッチング電源装置がすでに定常動作状態にあって、第１のスイッチング素子Ｑ０１と第３のスイッチング素子Ｑ３とが交互にオン／オフを繰り返すスイッチング動作が行われているとする。すなわち、第１の負電源生成回路４０によって負電源の電圧Ｖ- が生成され、その負電源の電荷がスイッチング素子Ｑ０４のオン動作に伴ってコンデンサＣ０７の下側電極に移動し、ハイサイドの制御回路３０ａにおいて負電源の電圧Ｖ- の生成が検出されているとする。
第１の負バイアス電圧検出回路３２において、接続点Ａにおける負電圧が逆接続のダイオードＤ２１を介してコンパレータＣｍ２の非反転入力端子（＋）に入力される。また、第１のスイッチング素子Ｑ０１へ印加されるゲート電圧ＶB がコンパレータＣｍ２の反転入力端子（−）に入力される。生成された負電源の電圧Ｖ- のレベルがマイナス電位側で充分に低くなっている場合には、コンパレータＣｍ２から"Ｈ"レベル信号が出力される。この"Ｈ"レベル信号が第１のレベルシフト回路ＬＳ１を介して負電源切替回路７０におけるスイッチング素子Ｑ１２のゲート端子に印加され、スイッチング素子Ｑ１２をターンオンさせる。すると、負電源の電圧Ｖ- がターンオンした負電源切替用のスイッチング素子Ｑ１２を介してスイッチング素子Ｑ１１のゲート端子に印加され、このスイッチング素子Ｑ１１をターンオフさせる。負スイッチング素子Ｑ１１がターンオフすると、第２の負電源生成回路６０に電流が流れなくなり、第２の負電源生成回路６０の動作が停止し、この回路６０におけるツェナーダイオードＺＤ２および抵抗素子Ｒ１１で発生していた電力損失がなくなる。第２の負電源生成回路６０に対する分流がなくなると、ハイサイドの入力端子Ｔ1pから流入する主電流は、そのすべてが第１のスイッチング素子Ｑ０１に供給されることになる。
一方、第２の負電源生成回路６０の停止状態で負電源の電圧Ｖ- が検出されなくなると、ゲート電圧ＶB のマイナス電位側でのシフトが減少して第１のスイッチング素子Ｑ０１がターンオンする。また、ツェナーダイオードＺＤ２のアノード電圧ＶA がゲート電圧ＶB よりも低くなり、コンパレータＣｍ２の非反転入力端子（＋）に対して"Ｌ"レベルを出力する。その結果、コンパレータＣｍ２から"Ｌ"レベル信号が出力され、それまで負電源切替用のスイッチング素子Ｑ１２のゲート端子に負ゲート電圧を与えていたマイナス電荷が抵抗素子Ｒ１２を介して放電され、その結果としてスイッチング素子Ｑ１２がターンオフし、連動してスイッチング素子Ｑ１１がターンオンする。スイッチング素子Ｑ１１のターンオンによって第２の負電源生成回路６０が駆動され、ツェナーダイオードＺＤ２、抵抗素子Ｒ１１、スイッチング素子Ｑ１１の直列回路に電流が流れることにより、接続点Ａに負電源の電圧Ｖ- を生成する。すなわち、第１のスイッチング素子Ｑ０１のターンオンとともに、第２の負電源生成回路６０の駆動による分流で、ターンオンした第１のスイッチング素子Ｑ０１に流れる電流を制限する。よって、もしも第３のスイッチング素子Ｑ０３のオン状態のまま第１のスイッチング素子Ｑ０１がターンオンしたとしても、第１、第２および第３の３つのスイッチング素子Ｑ０１，Ｑ０２，Ｑ０３に電流量の過大な貫通電流が流れることを防止することができる。
以上をまとめると、
（i）ゲート電圧ＶB のマイナス電位側への偏りすなわち絶対値｜ＶB ｜が大きくて第１のスイッチング素子Ｑ０１がオフ状態にあるときは、第１の負バイアス電圧検出回路３２から"Ｈ"レベル信号が出力されてスイッチング素子Ｑ１１がターンオフして第２の負電源生成回路６０が停止し、ハイサイドの入力端子Ｔ1pから流入する主電流に対する限流作用がなくなり、第１のスイッチング素子Ｑ０１に対しては全電流が流れ込み得る状態となる。ただし、このとき第１のスイッチング素子Ｑ０１はオフ状態にある。このことは、次のタイミングで第１のスイッチング素子Ｑ０１がターンオンし、第３のスイッチング素子Ｑ０３がターンオフしたときには、即座に全電流をパルストランス２１の一次巻線Ｎ０１と第１の負電源生成回路４０とに供給する準備を整えている、ということである。記号的に表現すると、
（｜ＶB ｜＝大） → （Ｑ０１＝ＯＦＦ） → （Ｃｍ２＝Ｈ） → （Ｑ１２＝ＯＮ） → （Ｑ１１＝ＯＦＦ） → （限流なし）
のようになる。
（ii）絶対値｜ＶB ｜が小さくて第１のスイッチング素子Ｑ０１がオン状態にあるときは、第１の負バイアス電圧検出回路３２から"Ｌ"レベル信号が出力されてスイッチング素子Ｑ１１がターンオンして第２の負電源生成回路６０が動作し、ハイサイドの入力端子Ｔ1pから流入する主電流を分流によって第１のスイッチング素子Ｑ０１に対して限流を行う状態となる。このとき第１のスイッチング素子Ｑ０１はオン状態にある。このことは、第１のスイッチング素子Ｑ０１のオン状態において、何らかの要因で第３のスイッチング素子Ｑ０３も同時にターンオンしたとしても、限流作用があるがゆえに、規制電流量の過大な貫通電流が流れること防止できている、ということである。記号的に表現すると、
（｜ＶB ｜＝小） → （Ｑ０１＝ＯＮ） → （Ｃｍ２＝Ｌ） → （Ｑ１２＝ＯＦＦ） → （Ｑ１１＝ＯＮ） → （限流あり）
のようになる。
（イ）起動時の動作
スイッチング電源装置が起動される直前の状態では、２つのノーマリオン型の第１のスイッチング素子Ｑ０１、第２のスイッチング素子Ｑ０２、スイッチング素子Ｑ１１はオン状態にあり、スイッチング素子Ｑ０３，Ｑ０４，Ｑ１２はオフ状態にある。
電源の投入に伴ってハイサイドの入力端子Ｔ1pから主電流が流入すると、その大部分が第１のスイッチング素子Ｑ０１、第２のスイッチング素子Ｑ０２から第１の負電源生成回路４０のコンデンサＣ０５とダイオードＤ０５のラインと一次巻線Ｎ０１、コンデンサＣ０２のラインに流れる。また、接続点Ｅから抵抗素子Ｒ３１、ダイオードＤ３１、抵抗素子Ｒ４２のラインや抵抗素子Ｒ２１、ダイオードＤ２１のラインにも電流が流れる。ハイサイドの入力端子Ｔ1pから流入した主電流の残りの部分はツェナーダイオードＺＤ２と抵抗素子Ｒ４１，Ｒ４２とから抵抗素子Ｒ１１、負電源オン・オフ用のスイッチング素子Ｑ１１のラインに流れる。
ローサイドの制御回路３０ｂはまだ活性化されていないので、スイッチング素子Ｑ０３，Ｑ０４はオフ状態のままであり、したがって、第１の負電源生成回路４０による負電源の電圧Ｖ- の生成はない。一方、電流が流入した第２の負電源生成回路６０は活性化されて、接続点Ａに負電源の電圧Ｖ- を生成する。これによって、インバータ回路１０に対するスイッチング許可信号Ｓｙがローサイドの制御回路３０ｂに送出され、それによって第１のスイッチング素子Ｑ０１と第２のスイッチング素子Ｑ０２の交互のオン／オフ動作の繰り返し切り替えが開始される。また、スイッチング素子Ｑ０３，Ｑ０４のターンオフも許可されることになる。
そして、このインバータ回路１０のスイッチング動作により第１の負電源生成回路４０において負電源の電圧Ｖ- が生成され、スイッチング素子Ｑ０４のターンオンに伴ってマイナスの電荷がコンデンサＣ０７の下側電極に移動し、負電源の電圧Ｖ- が生成され、上記の（ア）で説明した定常動作状態に進む。
本発明は、スイッチング電源装置に関して、特別な負電源装置を用意する必要をなくして回路構成の簡素化を図るとともに、インバータ動作によってＤＣ／ＤＣコンバータの高効率な駆動を実現しながら、第１ないし第３の３つのスイッチング素子が不測に同時的にオン状態となったときには、それら同時オンの３つのスイッチング素子に流れる電流を制限して、破壊からの保護について安全性を確保する技術として有用である。
１０ インバータ回路
１１ ハイサイドのスイッチ部
１２ ローサイドのスイッチ部
２０ 出力回路
３０ スイッチング制御回路
３２ 第１の負バイアス電圧検出回路
３３ 第２の負バイアス電圧検出回路
４０ 第１の負電源生成回路
５０ 定常電流・限流切替回路
６０ 第２の負電源生成回路
７０ 負電源切替回路
Ｃ０５ 容量素子（充放電用のコンデンサ）
Ｃ０７ マイナス電荷の移動を受け入れる別の容量素子
Ｃ１１ コンデンサ
Ｄ０５ 一方向通電素子（整流ダイオード）
Ｇ１ 負電源生成検出端子
Ｑ０１ ノーマリオン型の第１のスイッチング素子
Ｑ０２ ノーマリオン型の第２のスイッチング素子
Ｑ０３ ノーマリオフ型の第３のスイッチング素子
Ｑ０４ マイナス電荷移動用のスイッチング素子
Ｑ１１ ノーマリオン型の負電源オン・オフ用のスイッチング素子
Ｓ０１ 第１のスイッチング素子に対する駆動信号
Ｓ０３ 第３のスイッチング素子に対する駆動信号
Ｓ０４ 負電源オン・オフ用のスイッチング素子に対する駆動信号
Ｓｒ 指令信号
Ｔ1p ハイサイドの入力端子（インバータ回路の正の電源入力端子）
Ｔ1n ローサイドの入力端子（インバータ回路の負の電源入力端子）
ＺＤ２ ツェナーダイオード

Claims (6)

  1. ノーマリオン型の第１のスイッチング素子を有するハイサイドのスイッチ部と、カスコード接続されたノーマリオン型の第２のスイッチング素子とノーマリオフ型の第３のスイッチング素子とを含むローサイドのスイッチ部とを直列接続してなるインバータ回路と、
    前記インバータ回路における前記ハイサイドのスイッチ部と前記ローサイドのスイッチ部とを背反的に繰り返しオン／オフ制御するスイッチング制御回路と、
    前記第３のスイッチング素子に並列に接続されて前記ハイサイドおよびローサイドの両スイッチ部の背反的なオン／オフ制御によって負電源を生成する第１の負電源生成回路と、
    前記第１のスイッチング素子の入力ラインに挿入されて、指令信号の状態に応じて前記入力ラインを流れる電流を定常電流状態と限流状態とに切り替える定常電流・限流切替回路とを備え、
    前記スイッチング制御回路は、前記第１の負電源生成回路による前記負電源の生成を検出したときは前記指令信号として前記定常電流・限流切替回路を定常電流状態に制御するモードにし、前記負電源の生成を検出しないときは前記指令信号として前記定常電流・限流切替回路を限流状態に制御するモードにするように構成されていることを特徴とするスイッチング電源装置。
  2. ノーマリオン型の第１のスイッチング素子を有するハイサイドのスイッチ部と、カスコード接続されたノーマリオン型の第２のスイッチング素子とノーマリオフ型の第３のスイッチング素子とを含むローサイドのスイッチ部とを直列接続してなるインバータ回路と、
    前記インバータ回路における前記ハイサイドのスイッチ部と前記ローサイドのスイッチ部とを背反的に繰り返しオン／オフ制御するスイッチング制御回路と、
    前記第３のスイッチング素子に並列に接続されて前記ハイサイドおよびローサイドの両スイッチ部の背反的なオン／オフ制御によって負電源を生成する第１の負電源生成回路と、
    前記インバータ回路の正負の電源入力端子間に設けられ、起動時に当該電源入力端子間に印加される電圧から前記第１のスイッチング素子の負ゲート電圧を生成する第２の負電源生成回路と、
    定常動作時に前記第１のスイッチング素子のゲート端子における負バイアス電圧が規定のマイナス電位に達したことを検出すると、前記第２の負電源生成回路を停止させる第１の負バイアス電圧検出回路と、
    起動時に前記第２の負電源生成回路により生成された、前記第１のスイッチング素子のゲート端子における負バイアス電圧が規定のマイナス電位に達したことを検出すると、前記第３のスイッチング素子によるスイッチングを許可する許可信号を前記スイッチング制御回路に送出する第２の負バイアス電圧検出回路とを備え、
    前記第２の負バイアス電圧検出回路から前記許可信号が前記スイッチング制御回路に送出されると、前記両スイッチ部を交互にオン／オフ制御し、前記第１の負電源生成回路による前記第１のスイッチング素子の負ゲート電圧の生成を開始させることを特徴とするスイッチング電源装置。
  3. 前記第２の負電源生成回路は、定電圧素子、容量素子の並列回路にノーマリオン型の負電源オン・オフ用のスイッチング素子が直列に接続されてなる起動時通電ラインを有する状態で前記インバータ回路の正負の電源入力端子間に接続されて、前記並列回路と前記負電源オン・オフ用のスイッチング素子との接続点に負電源を生成するように構成され、
    第１の負バイアス電圧検出回路は、定常動作時において、前記インバータ回路における第１のスイッチング素子のゲート端子の電圧とローサイド端子の電圧と前記第２の負電源生成回路の定電圧素子のローサイド端子の電圧とから、前記スイッチング制御回路が前記第１のスイッチング素子のゲート端子に出力する負バイアス電圧が規定のマイナス電位に達したことを検出すると、前記負電源オン・オフ用のスイッチング素子をオフ制御して前記第２の負電源生成回路を停止させるように構成され、
    さらに、定常動作時において、前記第１の負バイアス電圧検出回路により前記第１のスイッチング素子のゲート端子における負バイアス電圧が規定のマイナス電位に達したことを検出すると前記第２の負電源生成回路の起動時通電ラインにおける負電源オン・オフ用のスイッチング素子をオフ制御する一方、前記負バイアス電圧が規定のマイナス電位に達していないことを検出すると前記負電源オン・オフ用のスイッチング素子をオフ制御する負電源切替回路を備えることを特徴とする請求項２に記載のスイッチング電源装置。
  4. 前記第１の負電源生成回路は、前記第３のスイッチング素子のハイサイド端子とローサイド端子との間に挿入された容量素子と一方向通電素子の直列回路を含むスナバ回路を備えている請求項１から請求項３までのいずれか１項に記載のスイッチング電源装置。
  5. 前記第１のスイッチング素子と前記第２のスイッチング素子との接続点が前記スイッチング制御回路の負電源生成検出端子に接続され、前記スイッチング制御回路の負電源生成検出端子と前記第１の負電源生成回路の容量素子の下側電極との間に、別の容量素子とマイナス電荷移動用のスイッチング素子との直列回路が接続されている請求項４に記載のスイッチング電源装置。
  6. 前記第１のスイッチング素子、前記第３のスイッチング素子および前記マイナス電荷移動用のスイッチング素子の各ゲート端子にそれぞれ印加する第１、第３および第４の駆動信号のタイミングとして、前記第１の駆動信号のアクティブ期間は前記第３の駆動信号のインアクティブ期間に対してその期間内で前後のデッドタイムをあける状態で同期し、前記第３の駆動信号のアクティブ期間は前記第１の駆動信号のインアクティブ期間に対してその期間内で前後のデッドタイムをあける状態で同期し、前記第４の駆動信号のアクティブ期間は前記第３の駆動信号のアクティブ期間に対してその期間内で前後のデッドタイムをあける状態で同期し、前記第４の駆動信号のインアクティブ期間は前記第３の駆動信号のインアクティブ期間に対してその期間外で前後のデッドタイムをあける状態で同期している請求項５に記載のスイッチング電源装置。
JP2016230783A 2016-11-29 2016-11-29 スイッチング電源装置 Active JP6732643B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016230783A JP6732643B2 (ja) 2016-11-29 2016-11-29 スイッチング電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016230783A JP6732643B2 (ja) 2016-11-29 2016-11-29 スイッチング電源装置

Publications (2)

Publication Number Publication Date
JP2018088754A JP2018088754A (ja) 2018-06-07
JP6732643B2 true JP6732643B2 (ja) 2020-07-29

Family

ID=62493954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016230783A Active JP6732643B2 (ja) 2016-11-29 2016-11-29 スイッチング電源装置

Country Status (1)

Country Link
JP (1) JP6732643B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7337618B2 (ja) 2019-09-17 2023-09-04 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP2018088754A (ja) 2018-06-07

Similar Documents

Publication Publication Date Title
US7778048B2 (en) Switching power supply apparatus
US10530269B2 (en) AC-DC converter
US20110305043A1 (en) Isolated switching power supply apparatus
JP5910395B2 (ja) ドライブ回路
TW202027394A (zh) 有源箝位電路
US20090244942A1 (en) Synchronous rectification control circuit
WO2018135119A1 (ja) スイッチング電源
KR20050050674A (ko) 용량성 연결된 전원 공급기
CN104838571A (zh) 反激式转换器电路
US11671026B2 (en) Integrated self-driven active clamp
TWI481156B (zh) 電源供應裝置
KR20200091933A (ko) 액티브 클램프를 갖는 전력 변환기
US9780690B2 (en) Resonant decoupled auxiliary supply for a switched-mode power supply controller
JP6732643B2 (ja) スイッチング電源装置
TWM463466U (zh) 電源供應裝置
CN112292806A (zh) 用于能量收集电路的启动器电路
CN112567615A (zh) 用于能量收集电路的启动器电路
KR102525753B1 (ko) 절연형 스위칭 전원 공급 장치
JP5769886B2 (ja) 電力変換器
TWI628906B (zh) 電源供應器與殘餘電壓放電方法
JP4811720B2 (ja) 電子トランス
JP2014103742A (ja) 同期整流型コンバータ
JP2005295627A (ja) 全波整流平滑回路およびスイッチング電源装置
JP2011041387A (ja) 直流−直流変換回路
JP2002199726A (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200708

R150 Certificate of patent or registration of utility model

Ref document number: 6732643

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250