JP6731220B2

JP6731220B2 - 調停兼多重化回路

Info

Publication number: JP6731220B2
Application number: JP2015131696A
Authority: JP
Inventors: ラーマンラケシュ; デイヴィッドトゥーンアンドリュー; ジェンクオンフイ
Original assignee: エイアールエムリミテッド
Priority date: 2014-07-08
Filing date: 2015-06-30
Publication date: 2020-07-29
Anticipated expiration: 2035-06-30
Also published as: US20160014050A1; US9906440B2; GB2528071B; GB2528071A; JP2016018563A; CN105260334A; GB201412140D0; CN105260334B

Description

本開示は、データ処理システムの分野に関する。より具体的には、本開示は、複数の入力間の調停と、この複数の入力のうちの出力を提供する少なくとも１つの選択とを実施するための調停兼多重化回路に関する。

調停兼多重化回路を設けることが知られている。調停兼多重化回路の１つの既知の形式は、添付の図面の図１に図示されるとおりである。この例では、アービタ２はマルチプレクサ４と直列に配置されている。アービタ２は、それらの間で調停が必要とされる入力のいずれがデータを送信しているかを示す複数のリクエストを受信する。アービタ２は、どのような調停アルゴリズムが用いられていようと、それに従って調停を実施し、入力の１つを選択するグラント信号を生成する。グラント信号はマルチプレクサ４に供給され、マルチプレクサ４からの出力となる適切な入力を選択するようマルチプレクサ４を制御する。図１の回路の動作に関連する処理の遅延は、少なくとも、アービタ２が調停動作を実施するのに要する時間に、それが調停を終了した後にアービタ２によって生成されたグラント信号に応じてマルチプレクサ４が選択動作を実施するのに要する時間を合計した時間である。

米国特許出願公開第２０１３／０３１８２７０号明細書

図１に示す回路の、順次実施される調停兼多重化動作に要する時間は、たとえば、クロック周波数を制限し、及び／又は、動作が複数のクロック周期に広がって待ち時間を増加させるよう要求するなど、システム性能の制限となり得る。

本開示の少なくともいくつかの例示の実施例は、複数の入力間の調停と、前記複数の入力のうちの出力を提供する少なくとも１つの選択とを実施するための調停兼多重化回路を提供し、前記調停兼多重化回路は、
１より大きい整数であるＸ個の調停のレベルを有する調停のツリーの回路と、
１より大きい整数であるＹ個の多重化のレベルを有する多重化のツリーの回路とを備え、
（ｉ）前記Ｙ個の多重化のレベルは、前記多重化のレベルの第２のセットの上流に前記多重化のレベルの第１のセットを含み、
（ｉｉ）前記多重化のレベルの前記第１のセットは前記Ｘ個の調停のレベルの少なくともいくつかと並行して動作するように構成され、それにより多重化のレベルの前記第１のセットが前記Ｘ個の調停のレベルによって実施される前記調停と並行して部分的な選択を実施するように構成され、
（ｉｉｉ）前記多重化のレベルの前記第２のセットは前記Ｘ個の調停のレベルに連続して動作するように構成され、それにより多重化のレベルの前記第２のセットが、前記調停の完了に続いてかつ前記調停に依存して、前記選択を完了して前記出力を提供する。

本開示の少なくともいくつかの更なる例示の実施例は、複数の入力間の調停と、前記複数の入力のうちの出力を提供する少なくとも１つの選択とを実施するための調停兼多重化回路を提供し、前記調停兼多重化回路は、
１より大きい整数であるＸ個の調停のレベルを有する、前記調停を実施する調停のツリーの手段と、
１より大きい整数であるＹ個の多重化のレベルを有する、前記選択を実施する多重化のツリーの手段とを備え、
（ｉ）前記Ｙ個の多重化のレベルは、前記多重化のレベルの第２のセットの上流に前記多重化のレベルの第１のセットを含み、
（ｉｉ）前記多重化のレベルの前記第１のセットは前記Ｘ個の調停のレベルの少なくともいくつかと並行して動作するように構成され、それにより多重化のレベルの前記第１のセットが前記Ｘ個の調停のレベルによって実施される前記調停と並行して部分的な選択を実施するように構成され、
（ｉｉｉ）前記多重化のレベルの前記第２のセットは前記Ｘ個の調停のレベルに連続して動作するように構成され、それにより多重化のレベルの前記第２のセットが、前記調停の完了に続いてかつ前記調停に依存して、前記選択を完了して前記出力を提供する。

本開示の少なくともいくつかの更なる例示の実施例は、複数の入力間の調停と、前記複数の入力のうちの出力を提供する少なくとも１つの選択とを実施するために調停兼多重化を行う方法を提供し、前記方法は、
１より大きい整数であるＸ個の調停のレベルを有する調停のツリーの回路によって前記調停を実施するステップと、
１より大きい整数であるＹ個の多重化のレベルを有する多重化のツリーの回路によって前記選択を実施するステップとを含み、
（ｉ）前記Ｙ個の多重化のレベルは、前記多重化のレベルの第２のセットの上流に前記多重化のレベルの第１のセットを含み、
（ｉｉ）前記多重化のレベルの前記第１のセットは前記Ｘ個の調停のレベルの少なくともいくつかと並行して動作し、それにより多重化のレベルの前記第１のセットが、前記Ｘ個の調停のレベルによって実施される前記調停と並行して部分的な選択を実施し、
（ｉｉｉ）前記多重化のレベルの前記第２のセットは前記Ｘ個の調停のレベルに連続して動作し、それにより多重化のレベルの前記第２のセットが、前記調停の完了に続いてかつ前記調停に依存して、前記選択を完了して前記出力を提供する。

本開示の上記及び他の目的、特徴及び利点は、添付の図面に関連して解釈される例証的な実施例に関する後述の詳細な記載から明らかとなるであろう。

マルチプレクサと直列のアービタを概略的に示す図である。異なる幅のマルチプレクサの論理深さ（logic depth）を概略的に示す図である。調停兼多重化回路の第１の例示の実施例を概略的に示す図である。調停兼多重化回路の第２の例示の実施例を概略的に示す図である。調停兼多重化回路の第３の例示の実施例を概略的に示す図である。図３、図４及び図５に示す実施例の動作を概略的に示す流れ図である。最後の多重化動作が後に続く、多重化のツリー（multiplexing tree）と調停のツリー（arbitrating tree）の並行動作を概略的に示す図である。

本技術は、調停のツリーと並行して多重化のツリーを部分的に動作させることによって、調停兼多重化回路をより高速かつより効率的にすることができるということを認めている。このことは、調停のツリーと並行して、多重化の動作の最初のステージがタイミングの観点から「隠される」ことで、調停が完了された時点で必要とされる最終の多重化の幅を減少させることができる。本技術を利用すると、このようなアプローチはこの分野の従事者に毛嫌いされるであろうと通常考えられている態様で多重化のツリーのゲートの深さが全体的に深くなる傾向があるが、本技術は、このより深い多重化のツリーの十分な部分が調停のツリーの動作と並行して隠され、全体的な高速化及び効率化が達成され得るということを認めている。

いくつかの例示の実施例では、ＹはＸより小さく、このことは多重化のツリーが調停のツリーよりも少ないレベルを備えることを示している。より具体的には、いくつかの例示の実施例では、多重化のレベルの第１のセットは、Ｘ／２以上の最小の整数個の数のレベルを含む。調停が完了した後に実施される最後の多重化は単一のマルチプレクサのレベルで実施されるかもしれず、実際、調停を実施する調停のツリーと並行して実施される多重化のレベルの第１のセット内にほぼ半分の数の多重化のレベルがあるとき、調停のツリーと並行して実施される多重化のレベルは相互につりあいがとれているということが明らかになっている。

いくつかの実施例では、多重化のレベルの第２のセットを形成する単一の多重化のレベルは、調停の完了時に生成される最終スイッチング信号によって切り替えられる最後のマルチプレクサを備えてよい。この最終スイッチング信号は、生成された調停結果を直接に表すものではないかもしれないが、最終スイッチング信号が最後のマルチプレクサを制御するのに用いられ得る規定値を有するようにするために、完全な調停が完了されていることを必要とする。

最後のマルチプレクサは、Ｐ入力のマルチプレクサであってよい。このＰ入力のマルチプレクサは、調停のツリーの回路と並行して動作している多重化のレベルの第１のセット内で用いられるマルチプレクサよりも幅広であってよい。調停のツリーの回路と並行して動作する（すなわち、多重化のレベルの第１のセット内の）マルチプレクサは、Ｑ入力のマルチプレクサであってよい。いくつかの効率的な実施例は、このようなマルチプレクサを実装するのに典型的に使用されるトランジスタの特性に適しているという理由で、４入力マルチプレクサを用いる。

第１のセットの多重化のレベル内のＱ入力のマルチプレクサは、調停の完了に先立って生成されるそれぞれの中間スイッチング信号によって切り替えられ得る。調停のツリーの回路内の調停のレベルは、調停が部分的に実施されると、これらの中間スイッチング信号を生成することができ、したがって、調停の終了に先立って選択を部分的に実施し、選択される必要がある実際の個々の入力又は入力群の最終決定を行うことが可能になる。

いくつかの実施例では、Ｘ個の調停のレベルは複数のＱ入力のアービタを備えてよい。並行して動作する調停のツリーの回路及び多重化のツリーの回路の一部においてアービタの幅をマルチプレクサの幅に一致させることにより、中間スイッチング信号の生成を単純化し、Ｑ入力のアービタが直接的かつ効率的な方法でそれぞれのＱ入力のマルチプレクサを制御することが可能になる。

種々のマルチプレクサ及びアービタの幅はさまざまであり得る。いくつかの効率的な例示の実装例は２のべき乗の幅を用い、特に、前述したように、４の幅を用いる。

Ｒの値が、並行して動作するアービタ及びマルチプレクサの幅の２を底とする対数である場合、いくつかの効率的な実施例では、Ｑ入力のマルチプレクサは、１つのＡＮＤゲートとＲ個のＯＲゲートに対応する論理深さを有する。

実施する多重化の度合い（基数）に比較して消費する論理深さの点で、より幅広のマルチプレクサがより効率的であるのが一般的であるが、本技術は、最後のマルチプレクサがより幅広かつ効率的にされ得る一方で、より狭く、その結果、より効率の悪いマルチプレクサが、調停のツリーの回路の動作と並列に隠され得ることを認める。とりわけ、最後のＰ入力のマルチプレクサは、Ｓをｌｏｇ_２（Ｐ）以上の最小の整数値として、１つのＡＮＤゲートとＳ個のＯＲゲートとに対応する論理深さを有することができる。

いくつかの例示の実施例では、調停兼多重化回路は、複数の入力のそれぞれが、それがアクティブであり、調停の対象とすべきであることを示す、対応するアクティブ信号を備えるように配置されてよい。このような状況において、調停のツリーの回路は、複数のアクティブ信号に直接に依存して調停を完全に実施するように配置されてよい。したがって、調停兼多重化回路に提示されるアクティブ信号は、調停兼多重化回路の動作が開始できるための何らかの前処理又は他の操作を必要としない。これにより、調停兼多重化回路の待ち時間が短縮される。

実施される調停は、さまざまな異なるアルゴリズムに基づいていてよいことが理解されよう。たとえば、調停は、擬似最長時間未使用アルゴリズム（擬似ＬＲＵアルゴリズム、Ｐ−ＬＲＵアルゴリズム）、最長時間未使用アルゴリズム（ＬＲＵアルゴリズム）、公正な調停アルゴリズム（たとえば特許文献１に記載されているものなどであり、その内容は参照により本明細書に組み込まれる（たとえば、弱公正な調停アルゴリズム及びその実装についての記載））、又はランダム・アルゴリズムに基づいて実施されてよい。調停のツリーの回路はまた、調停の完了時に調停結果信号を生成するようにも構成されてよい。この調停結果信号は、複数の入力の内のどれが出力を与えるために選択されたかを示すことができる。このような調停結果信号は、たとえば、選択された入力信号のソースにアクノレッジするために使用され得、そしてその結果ディアサートされ得る。

図２は、２入力マルチプレクサ６及び４入力マルチプレクサ８の例示の実施例を概略的に示す。図に見られるように、２入力マルチプレクサ６は、ＯＲゲート１２の２番目のレベルがその後に続くＡＮＤゲート８、１０の１番目のレベルを備える。したがって、２入力マルチプレクサ６の論理深さは、１つのＡＮＤゲート８、１０、及び１つのＯＲゲート１２である。

４入力マルチプレクサ８は、ＯＲゲート２２、２４、２６の２つのレベルがその後に続くＡＮＤゲート１４、１６、１８、２０の１番目のレベルを備える。４入力マルチプレクサの論理深さは、１つのＡＮＤゲート１４、１６、１８、２０と、２つのＯＲゲート２２、２４、２６とである。４入力マルチプレクサ８を越えてマルチプレクサの基数が引き続いて倍になるにつれて、ＯＲゲート２２、２４、２６のレベルの数はその度に１つずつ増加するが、ＡＮＤゲート１４、１６、１８、２０の１つのレベルのみが必要なままであることが理解されよう。したがって、直列に接続された基数のより小さいマルチプレクサのより多くの数のレベルよりも、より少ないより高い基数のマルチプレクサを利用することが、動作速度の点から、より効率的（より高速）である。

図３は、調停兼多重化回路２８の第１の例示の実施例を概略的に示す。この調停兼多重化回路２８は、アービタ３０、３２、３４、３６、３８、４０、４２、４４、４６、４８、５０、５２、５４、５６及び５８を含む調停のツリーの回路を含む。これらはそれぞれ、基数２のアービタである。アービタ３０から５８は、４つのレベルの調停のツリーの回路として配置されている。アービタの各レベルは、一連のＯＲゲート６２を介して送られるレディ信号６０からその入力を受信する。したがって、任意の所与のレベルにおける調停は、前のレベルにおける調停が完了するまで待機する必要はなく、むしろ、レディ信号６０が修正された形で、介在するＯＲゲート６２を介してその調停のレベルに伝播するまでの待機のみを必要とする。調停のツリーの回路の全体は、示されるとおり、レベルＡ、Ｂ、Ｃ及びＤを連続的に含む。完了したときの最終の調停の結果は、出力６４上に、ワンホット信号として調停結果を生成する。

アービタ５４、５６及び５８からの出力はＡＮＤゲート（図示せず）を介して結合されて、多重化の最終レベルが完了したときに選択された出力６８を出力する役割を担う最後のマルチプレクサ６６に供給されるワンホット最終選択信号を生成する。最後のマルチプレクサ６６は調停が完了するまでその選択を行わず、アービタ５８によって実施される調停の最終レベルに依存する最終スイッチング信号が供給される。

この例示の実施例において分かるように、調停のレベルＡ及びＢと並列に、マルチプレクサ７０、７２、７４、７６、７８、８０、８２、８４、８６、８８、９０及び９２を含む多重化のレベルが配置される。これらのマルチプレクサ７０から９２のそれぞれは２入力マルチプレクサを含み、すなわち、それぞれのマルチプレクサの近位に図示され、かつ関連するマルチプレクサ７０から９２を切り替えるための対応する中間スイッチング信号を生成する、関連するアービタ３０から５２と同じ基数を有する。

図示された実例では、調停のツリーの回路は４つの調停のレベルを含み、したがって、Ｘ＝４である。多重化のツリーの回路は３つの多重化のレベルを含み、したがって、Ｙ＝３である。この多重化のツリーの回路は、マルチプレクサ７０から９２を含む多重化のレベルの第１のセット（すなわち２つのレベル）と、最後のマルチプレクサ６６を含む多重化のレベルの第２のセット（すなわち、１つの多重化のレベル）とに分けられる。マルチプレクサ７０から９２を含む多重化のレベルの第１のセットは、調停のツリーの回路の４つのレベルの動作と並行して動作し、その部分的な選択を実施する。この多重化のレベルは、調停のレベルより低速であり（論理的により深く）、したがって、多重化のレベルの第１のセットの出力は、調停の結果が完了するのとほぼ同時に利用可能となるタイミングになる。次に、調停の結果が、最後のマルチプレクサ６６（多重化のレベルの第２のセット）に最終スイッチング信号を供給するために用いられ得る。多重化のレベルの第２のセットは選択を完了し、出力６８を生成する。この最終選択は、多重化のレベルの第２のセットによって実施される選択より前に完了する調停に依存して、その完了の後に続くものである。

いくつかの例示の実施例では、部分的な選択のずっと前に調停が終了していることなく、最大数の多重化のレベル（タイミングの点では隠され得る）が調停と並行して動作するように、多重化のレベルの第１のセットの動作の速度と調停のツリーの回路の動作の速度とのバランスを取ることができる。したがって、調停が終了し、最終選択を実施するために調停結果が利用できるときには、部分的な多重化は既に実施されていて（又は、ほとんど終了していて）、最後のマルチプレクサ６６に切り替えられ得る。最後のマルチプレクサ６６は、既に行われている部分的な多重化のためにより狭くなり得るので、この最後のマルチプレクサ６６の論理深さは、完了した調停に続いて多重化の全てのレベルが実施される必要がある場合（たとえば、図１に示すとおり）より小さい。したがって、調停と選択の両方を完了するのに要する全体の時間は短縮され得る。多重化のレベルの第１のセット内のレベルの数が調停のツリーの回路内のレベルの数の半分であるとき、たとえば、第１のセット内のレベルの数が調停のツリーの回路内のレベルの数の半分以上の最小の整数であるとき、多重化のレベルの第１のセットの動作の速度と調停のツリーの回路との間に良好なバランスが見出されている。

図３に示す実例は、基数２のアービタ及びマルチプレクサを用いるが、いくつかの他の実施例では、論理深さと容易な実装との間により良好なバランスを与えるものとして、基数４のマルチプレクサ及びアービタが用いられてもよい。

アービタ３０から５８によって実施される調停は、さまざまな異なる調停アルゴリズムに従って実施され得る。たとえば、これらのアルゴリズムは、擬似最長時間未使用アルゴリズム、最長時間未使用アルゴリズム、公正な調停アルゴリズム及びランダム・アルゴリズムを含んでよい。弱公正な調停アルゴリズムは公正な調停アルゴリズムの一例であり、このような弱公正な調停アルゴリズムは、上記で参照された特許文献１に記述され、これは、参照により全体として本明細書に組み込まれる（特に、記載された弱公正な調停アルゴリズムの動作及び実装についての議論）。

図４は、調停兼多重化回路９４の第２の例示の実施例を概略的に示す。この実例では、回路の一部分のみが、信号経路の１つの例に続いて、示されている。この実例における調停兼多重化回路９４は１２８個の入力を受信し、調停のレベル及び多重化のレベルのそれぞれにおいて基数２のアービタ及びマルチプレクサを用いている。図４に示されるとおり、調停兼多重化回路９４を通るクリティカル・パスの深さは、１つのアービタと８つの論理ゲートを通過する時間に相当する。

図５は、調停兼多重化回路９６の第３の例示の実施例を概略的に示す。この場合も、調停兼多重化回路９６の全体ではなく、信号経路の例が示されている。この実例では、それらの内で調停及び選択が実施されることになる、入力の数に対応する１２８の経路がある。調停の最終レベルを除く全ては、４入力アービタを使用する。調停の最終レベルは、２入力アービタを使用する。最後のマルチプレクサは、８入力マルチプレクサである。

図６は、図３、図４及び図５に示す実施例の調停兼多重化回路２８、９４、９６の動作を概略的に示す。ステップ９８において、それらの内で調停及び選択が実施されることになる複数のアクティブ信号及び入力が受信される。ステップ１００において、多重化のツリーの回路内の多重化のレベルの第１のセットが、当該入力の中からの選択を行って部分的な選択を実施する機能を果たす。ステップ１０２において、並行する完全な調停が実施される。これらの選択は、多重化のレベルの第１のセットによって実施されるときは、ステップ１０２において実施される調停のツリーの回路の並行動作から受信される中間スイッチング信号によって実施される（制御される）。これらの中間スイッチング信号は、入手可能になると、その関連するマルチプレクサを切り替える機能を果たす。

調停のツリーの回路がその動作を完了し、調停が完了すると、次に最終スイッチング信号が、ステップ１０４においてその最終選択を実施して出力を行いかつ選択動作を完了する多重化のレベルの第２のセットに供給される。ステップ１０２の最後で終了する完全な調停の結果もまた、調停によってどの入力が選択されたかを示すワンホット信号の形での調停結果の生成に帰着する。

図７は、図３の例示の実施例によって実施される調停及び選択の進捗を概略的に示す図である。調停は、４つの調停のレベルに対応して選択の４つのレベルが実施されるまで、進行する。調停のこれらのレベルの最初のものが完了すると、次に、多重化のレベルの第１のセットの多重化のレベルによる選択が、このときに入手可能となった中間スイッチング信号によって駆動されて開始する。多重化のレベルの第１のセットの動作の速度と、全てのレベルを含む調停のツリーの回路の動作の速度とは、これらが完全な調停のすべてと部分的な選択とをほぼ同時に完了するようにつりあわされている。したがって、調停の完了に続いて、かつ調停に依存して、最終スイッチング信号（複数可）が入手可能となると、次に、多重化のレベルの第２のセットによる、すなわち、調停のツリーの回路の動作と並行して多重化のレベルの第１のセットにより実施される基数２のレベルの選択と対比して、選択の２つのレベルに対応する基数４の選択を一度に実施する最後のマルチプレクサ６６による選択を制御することができるように、最終スイッチング信号（複数可）が用いられる。

上述の調停兼多重化回路は、たとえば、ネットワーク・オン・チップ集積回路の一部として、又はシステム・オン・チップ集積回路の相互接続回路内で用いられ得る。

本明細書において、添付の図面を参照して、例証的な実施例について詳細に記述されてきたが、特許請求の範囲はこれらのとおりの実施例に限定されるものではなく、添付の特許請求の範囲の範囲及び精神から逸脱することなく、その中にさまざまな変更、追加及び修正がもたらされ得ることが、当業者には理解されよう。たとえば、独立請求項の特徴とともに、従属請求項の特徴のさまざまな組合せがなされ得る。

Claims

複数の入力間の調停と、前記複数の入力のうちの出力を提供する少なくとも１つの選択とを実施するための調停兼多重化回路であって、
１より大きい整数であるＸ個の調停のレベルを有する調停のツリーの回路と、
１より大きい整数であるＹ個の多重化のレベルを有する多重化のツリーの回路と
を備え、
（ｉ）前記Ｙ個の多重化のレベルは、前記多重化のレベルの第２のセットの上流に前記多重化のレベルの第１のセットを含み、
（ｉｉ）前記多重化のレベルの前記第１のセットは前記Ｘ個の調停のレベルの少なくともいくつかと並行して動作するように構成され、それにより多重化のレベルの前記第１のセットが前記Ｘ個の調停のレベルによって実施される前記調停と並行して部分的な選択を実施するように構成され、
（ｉｉｉ）前記多重化のレベルの前記第２のセットは前記Ｘ個の調停のレベルに連続して動作するように構成され、それにより多重化のレベルの前記第２のセットが、前記調停の完了に続いてかつ前記調停に依存して、前記選択を完了して前記出力を提供する、
調停兼多重化回路。
ＹがＸ以下である、請求項１に記載の調停兼多重化回路。
多重化のレベルの前記第１のセットが、Ｘ／２以上の最小の整数の個数のレベルを含む、請求項２に記載の調停兼多重化回路。
多重化のレベルの前記第２のセットが、単一の多重化のレベルを含む、請求項１に記載の調停兼多重化回路。
前記単一の多重化のレベルが、前記調停の前記完了時に生成される最終スイッチング信号によって切り替えられる最後のマルチプレクサを備える、請求項４に記載の調停兼多重化回路。
前記最後のマルチプレクサが、Ｐ入力のマルチプレクサである、請求項５に記載の調停兼多重化回路。
多重化のレベルの前記第１のセット内の各多重化のレベルが、複数のＱ入力のマルチプレクサを備える、請求項６に記載の調停兼多重化回路。
前記複数のＱ入力のマルチプレクサのそれぞれが、前記調停の前記完了に先立って生成されるそれぞれの中間スイッチング信号によって切り替えられる、請求項７に記載の調停兼多重化回路。
Ｑ＝２^Ｒであり、Ｒが０より大きい整数である、請求項７に記載の調停兼多重化回路。
Ｒが２である、請求項９に記載の調停兼多重化回路。
前記Ｑ入力のマルチプレクサのそれぞれが、１つのＡＮＤゲートとＲ個のＯＲゲートとに対応する論理深さを有する、請求項９に記載の調停兼多重化回路。
前記Ｐ入力のマルチプレクサが、１つのＡＮＤゲートとＳ個のＯＲゲートとに対応する論理深さを有し、Ｓがｌｏｇ_２（Ｐ）に等しい、請求項６に記載の調停兼多重化回路。
前記複数の入力のそれぞれが、前記複数の入力のそれぞれの入力が前記調停の対象であるかを示す複数のアクティブ信号のうちの対応する１つを有し、
前記調停のツリーの回路が、前記複数のアクティブ信号に直接に依存して前記調停を完全に実施する、請求項１に記載の調停兼多重化回路。
前記調停が、
擬似最長時間未使用アルゴリズム、
最長時間未使用アルゴリズム、
公正な調停アルゴリズム、及び
ランダム・アルゴリズム
のうちの１つに基づいて実施される、請求項１に記載の調停兼多重化回路。
前記複数の入力のうちのどれが前記多重化のツリーの回路によって、前記出力を行うよう選択されたかを示す調停結果信号を、前記調停のツリーの回路が、前記調停の前記完了時に生成するように構成される、前記請求項１に記載の調停兼多重化回路。
前記調停兼多重化回路が、
ネットワーク・オン・チップ集積回路、及び
システム・オン・チップ集積回路の相互接続回路
のうちの１つの一部である、請求項１に記載の調停兼多重化回路。
複数の入力間の調停と、前記複数の入力のうちの出力を提供する少なくとも１つの選択とを実施するために調停兼多重化を行う方法であって、
１より大きい整数であるＸ個の調停のレベルを有する調停のツリーの回路によって前記調停を実施するステップと、
１より大きい整数であるＹ個の多重化のレベルを有する多重化のツリーの回路によって前記選択を実施するステップと
を含み、
（ｉ）前記Ｙ個の多重化のレベルは、前記多重化のレベルの第２のセットの上流に前記多重化のレベルの第１のセットを含み、
（ｉｉ）前記多重化のレベルの前記第１のセットは前記Ｘ個の調停のレベルの少なくともいくつかと並行して動作し、それにより多重化のレベルの前記第１のセットが、前記Ｘ個の調停のレベルによって実施される前記調停と並行して部分的な選択を実施し、
（ｉｉｉ）前記多重化のレベルの前記第２のセットは前記Ｘ個の調停のレベルに連続して動作し、それにより多重化のレベルの前記第２のセットが、前記調停の完了に続いてかつ前記調停に依存して、前記選択を完了して前記出力を提供する、
調停兼多重化を行う方法。
少なくとも１つの調停のレベルを有する調停回路と、
複数の多重化のレベルを有する多重化回路と
を備え、
前記多重化のレベルの第１は前記多重化のレベルの第２の上流にあり、
前記第１の多重化のレベルは前記調停のレベルと並行して動作するように構成され、
前記第２の多重化のレベルは前記調停のレベルに連続して動作するように構成される、
装置。
前記第１の多重化のレベルが前記調停と並行して部分的な選択を実施するように構成される、請求項１８に記載の装置。
前記第２の多重化のレベルが、前記調停の完了に続いてかつ前記調停に依存して、前記部分的な選択を完了して出力を提供するように構成される、請求項１９に記載の装置。
調停兼多重化回路によって実施される方法であって、
少なくとも１つの調停のレベルを用いて調停を実施することと、
複数の多重化のレベルを用いて多重化を実施することと
を含み、
前記多重化のレベルの第１は前記多重化のレベルの第２の上流にあり、
前記第１の多重化のレベルは前記調停のレベルと並行して動作するように構成され、
前記第２の多重化のレベルは前記調停のレベルに連続して動作するように構成される、
方法。
前記第１の多重化のレベルが前記調停と並行して部分的な選択を実施するように構成される、請求項２１に記載の方法。
前記第２の多重化のレベルが、前記調停の完了に続いてかつ前記調停に依存して、前記部分的な選択を完了して出力を提供するように構成される、請求項２２に記載の方法。