CN105260334A - 仲裁和多路复用电路系统 - Google Patents

仲裁和多路复用电路系统 Download PDF

Info

Publication number
CN105260334A
CN105260334A CN201510378313.5A CN201510378313A CN105260334A CN 105260334 A CN105260334 A CN 105260334A CN 201510378313 A CN201510378313 A CN 201510378313A CN 105260334 A CN105260334 A CN 105260334A
Authority
CN
China
Prior art keywords
arbitration
level
multiplexed
group
multiplex electronics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510378313.5A
Other languages
English (en)
Other versions
CN105260334B (zh
Inventor
拉凯什·拉曼
安德鲁·戴维·图恩
耿光辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anne Science And Technology (china) Co Ltd
ARM Ltd
Original Assignee
Advanced Risc Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Machines Ltd filed Critical Advanced Risc Machines Ltd
Publication of CN105260334A publication Critical patent/CN105260334A/zh
Application granted granted Critical
Publication of CN105260334B publication Critical patent/CN105260334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/48—Routing tree calculation

Abstract

本申请提供了一种仲裁和多路复用电路系统(28)，该仲裁和多路复用电路系统(28)包括具有X个仲裁层级的仲裁树电路系统和具有Y个多路复用层级的多路复用树电路系统。Y个多路复用层级包括第一组多路复用层级，该第一组多路复用层级与仲裁层级中的至少一些仲裁层级并行地操作。第二组多路复用层级与X个仲裁层级串行地操作，以使得第二组多路复用层级在由仲裁树电路系统完成仲裁后并且依据该仲裁完成所需的选择以提供最终输出。

Description

仲裁和多路复用电路系统
技术领域
本公开涉及数据处理系统的领域。更具体地，本公开涉及用于在多个输入之间执行仲裁并且执行选择多个输入中的至少一个输入来提供输出的仲裁和多路复用电路系统。
背景技术
已知提供仲裁和多路复用电路系统。附图的图1中示出了一种已知的仲裁和多路复用电路系统。在该示例中，仲裁器2被部署为与多路复用器4串联。仲裁器2接收指示哪些输入正携带数据的多个请求；需要在这些输入之间进行仲裁。仲裁器2根据正在采用的无论任何仲裁算法来执行仲裁，并生成授权信号来选择这些输入中的一个。授权信号被提供给多路复用器4，并控制多路复用器4以选择恰当的输入来作为从多路复用器4的输出。与图1的电路系统的动作相关联的处理延迟至少为仲裁器2用来执行仲裁操作的时间与多路复用器4用来响应于仲裁器2在完成其仲裁之后所生成的授权信号而执行选择操作的时间的加和。
图1的电路系统串行执行仲裁和多路复用操作所占用的时间可能对系统性能产生限制，例如，可能限制时钟频率和/或要求操作以会增加延迟的方式扩展到多个时钟周期等。
发明内容
本公开的至少一些示例实施例提供了仲裁和多路复用电路系统，该仲裁和多路复用电路系统用于在多个输入之间执行仲裁并且执行选择多个输入中的至少一个输入来提供输出，所述仲裁和多路复用电路系统包括：
具有X个仲裁层级的仲裁树电路系统，其中，X是大于一的整数；以及
具有Y个多路复用层级的多路复用树电路系统，其中，Y是大于一的整数；其中
(i)所述Y个多路复用层级包括第一组多路复用层级和第二组多路复用层级，该第一组多路复用层级在第二组多路复用层级的上游；
(ii)所述第一组多路复用层级被配置为与所述X个仲裁层级中的至少一些仲裁层级并行地操作，据此所述第一组多路复用层级被配置为与由所述X个仲裁层级执行的仲裁并行地执行部分选择；以及
(iii)所述第二组多路复用层级被配置为与所述X个仲裁层级并行地操作，据此所述第二组多路复用层级在完成所述仲裁后并且根据所述仲裁完成所述选择以提供所述输出。
本公开的至少一些其他示例实施例提供了仲裁和多路复用电路系统，该仲裁和多路复用电路系统用于在多个输入之间执行仲裁并且执行选择多个输入中的至少一个输入来提供输出，所述仲裁和多路复用电路系统包括：
用于执行所述仲裁的仲裁树装置，所述仲裁树装置具有X个仲裁层级，其中，X是大于一的整数；
用于执行所述选择的多路复用树装置，所述多路复用树装置具有Y个多路复用层级的，其中，Y是大于一的整数；其中
(i)所述Y个多路复用层级包括第一组多路复用层级和第二组多路复用层级，该第一组多路复用层级在第二组多路复用层级的上游；
(ii)所述第一组多路复用层级被配置为与所述X个仲裁层级中的至少一些仲裁层级并行地操作，据此所述第一组多路复用层级被配置为与由所述X个仲裁层级执行的仲裁并行地执行部分选择；以及
(iii)所述第二组多路复用层级被配置为与所述X个仲裁层级并行地操作，据此所述第二组多路复用层级在完成所述仲裁之后并且根据所述仲裁完成所述选择以提供所述输出。
本公开的至少一些其他示例实施例提供了仲裁和多路复用的方法，该仲裁和多路复用的方法在多个输入之间执行仲裁并且执行选择多个输入中的至少一个输入来提供输出，所述方法包括以下步骤：
使用仲裁树电路系统执行所述仲裁，所述仲裁树电路系统具有X个仲裁层级，其中，X是大于一的整数；以及
使用多路复用树电路系统执行所述选择，所述多路复用树电路系统具有Y个多路复用层级，其中，Y是大于一的整数；其中
(i)所述Y个多路复用层级包括第一组多路复用层级和第二组多路复用层级，该第一组多路复用层级在第二组多路复用层级的上游；
(ii)所述第一组多路复用层级与所述X个仲裁层级中的至少一些仲裁层级并行地操作，据此所述第一组多路复用层级与由所述X个仲裁层级执行的仲裁并行地执行部分选择；以及
(iii)所述第二组多路复用层级与所述X个仲裁层级并行地操作，据此所述第二组多路复用层级在完成所述仲裁之后并且根据所述仲裁完成所述选择以提供所述输出。
通过下面对说明性实施例的详细描述(要结合附图来进行阅读)将清楚地得出本公开的上述以及其他目的、特征和优点。
附图说明
图1图示地示出了与多路复用器串联的仲裁器；
图2图解地示出了不同宽度的多路复用器的逻辑深度；
图3图解地示出了仲裁和多路复用电路系统的第一示例实施例；
图4图解地示出了仲裁和多路复用电路系统的第二示例实施例；
图5图解地示出了仲裁和多路复用电路系统的第三示例实施例；
图6是图解地示出了图3、图4和图5的实施例的操作的流程图；以及
图7是图解地示出了多路复用树和仲裁树的并行操作以及随后的最终多路复用操作的图示。
具体实施方式
本技术认识到仲裁和多路复用电路系统(circuitry)能够通过部分地与仲裁树并行地操作多路复用树而变得更快且更高效。这能够降低在仲裁已经完成之后所需要的最终多路复用的宽度，因为从时间的角度来看第一阶段的多路复用操作被与仲裁树并行地“隐藏”了。本技术的使用将趋向于使得作为整体的多路复用树的门深度变得更大，这种变大的形式一般被视为使得本领域工作人员对于这样的途径持有偏见，但还是本技术认识到该足够的更深的多路复用树可以与仲裁树的操作并行地被隐藏从而可以获得在速度和效率上的整体提升。
在一些示例实施例中，Y小于X，指示多路复用树具有比仲裁树更少的层级。更具体地，在一些示例实施例中，第一组多路复用层级包含的层级的数目为大于或等于X/2的最小整数。在仲裁完成后执行的最终多路复用可以在单一多路复用层级中执行，并且已经发现在实践中当在与执行其仲裁的仲裁树并行执行的第一组多路复用层级内存在基本上半数的多路复用层级时，与仲裁树并行执行的多路复用层级在时间上彼此均衡。
在一些实施例中，形成第二组多路复用层级的单一多路复用层级可以包括由在仲裁完成之后被生成的最终开关信号来开关的最终多路复用器。最终开关信号可能不直接表示所生成的仲裁结果，但它确实需要完整的仲裁被完成从而最终开关信号具有可用于控制最终多路复用器的定义值。
最终多路复用器可以是P路多路复用器。该P路多路复用器可以比第一组多路复用层级内所采用的、与仲裁树电路系统并行操作的多路复用器宽。与仲裁树电路系统并行操作(即，在第一组多路复用层级内)的多路复用器可以是Q路多路复用器。一些有效实施例采用4路多路复用器，因为这些4路多路复用器适合于通常用于实现这样的多路复用器的晶体管的特性。
第一组多路复用层级内的Q路多路复用器可以由在完成仲裁前生成的相应的中间开关信号来开关。仲裁树电路系统内的仲裁层级可以在仲裁被部分地执行时生成这些中间开关信号，并且相应地允许选择在仲裁结束以及最终确定需要选择的输入的实际个体或群组之前被部分地执行。
在一些实施例中，X个仲裁层级可以包括多个Q路仲裁器。在并行操作的仲裁树电路系统和多路复用树电路系统的多个部分内将仲裁器的宽度与多路复用器的宽度相匹配简化了中间开关信号的生成，并且允许Q路仲裁器以直接且高效的方式控制相应的Q路多路复用器。
各个多路复用器和仲裁器的宽度可能发生改变。一些有效的示例实施例使用为二的幂的宽度，具体地，使用先前所提到的为四的宽度。
如果R的值是并行操作的仲裁器和多路复用器的宽度的log2，那么一些有效实施例中，Q路多路复用器具有与一个与(AND)门和R个或(OR)门相对应的逻辑宽度。
尽管就更宽的多路复用器消耗的逻辑深度相对于它们执行的多路复用的程度(基数(radix))而言更宽的多路复用器通常是更有效的，本技术认识到更窄的、也因此更低效的多路复用器可以与仲裁树电路系统的操作并行地被隐藏，而最终多路复用器确可以变得更宽且更高效。具体地，最终的P路多路复用器可以具有与一个与门和S个或门相对应的逻辑深度，其中，S是等于或大于log2(P)的最小整数。
在一些示例实施例中，仲裁和多路复用电路系统可以被安排为使得多个输入中的每一输入具有相应的活动信号，该活动信号指示它是活动的且应当受到仲裁。在此情境内，仲裁树电路系统可以被安排为使得它直接依据多个活动信号充分执行仲裁。因此，呈送给仲裁和多路复用电路系统的活动信号不需要为了使得仲裁和多路复用电路系统可以开始而经受任何预处理或其他操纵。这减小了仲裁和多路复用电路系统的延迟。
将理解的是，所执行的仲裁可以是基于各种不同算法的。例如，仲裁可以基于伪最近最少使用算法、最近最少使用(leastrecentlyused)算法、公平仲裁算法(例如，在已公布的专利申请US-A-2013/0318270中所描述的，其内容通过引用合并于此(例如，弱公平仲裁算法及其实现方式的描述))或随机算法而被执行。仲裁树电路系统可被配置为还在仲裁完成后生成仲裁结果信号。该仲裁结果信号可以指示多个输入中的哪个输入被选择来提供输出。这样的仲裁结果信号例如可以被用于认知输入信号的源，这些输入信号被选择并相应地可以被解除认定(de-assert)。
图2图解地示出了二路多路复用器6和四路多路复用器8的实施例。由此可见，二路多路复用器6包括第一层级的与门8、10，之后是第二层级的或门12。因此，二路多路复用器6的逻辑深度是一个与门8、10和一个或门12。
四路多路复用器8包括第一层级的与门14、16、18、20，之后是两个层级的或门22、24、26。四路多路复用器的逻辑深度是一个与门14、16、18、20和两个或门22、24、26。将理解的是，由于多路复用器的基数在四路多路复用器8之外依次加倍，或门22、24、26的层级的数目每次增加一，但仍然仅需要单一层级的与门14、16、18、20。因此，就运行速度而言使用较少的较高基数多路复用器比使用串联连接的较多层级数目的较低基数多路复用器更高效(快速)。
图3图解地示出了仲裁和多路复用电路系统28的第一示例实施例。该仲裁和多路复用电路系统28包括仲裁器树电路系统，仲裁器树电路系统包括仲裁器30、32、34、36、38、40、42、44、46、48、50、52、54、56和58。这些仲裁器中的每个都是以二为基数的仲裁器。仲裁器30到58被安排为四层级仲裁器树电路系统。每一层级的仲裁器从经由或门62的序列传递的就绪信号60接收其输入。因此，在任意给定层级处的仲裁不必等到上一层级处的仲裁完成，而是只需等到就绪信号60以经修改的形式经由介于中间的或门62传播到该仲裁层级。整个仲裁器树电路系统包括如所标记的顺次排列的层级A、B、C和D。当最终仲裁完成时其结果生成作为输出64上的独热(one-hot)信号的仲裁结果。
来自仲裁器54、56和58的输出被经由与门(未示出)被组合以生成独热最终选择信号，该独热最终选择信号被供应给最终多路复用器66，当最终层级的多路复用完成时，最终多路复用器66输出选定输出68。直到仲裁完成之后最终多路复用器66才执行其选择，多路复用器66被供应有最终开关信号，最终开关信号取决于由仲裁器58执行的最终层级的仲裁。
从该示例实施例可见，包括多路复用器70、72、74、76、78、80、82、84、86、88、90和92的多路复用层级被与仲裁层级A和B并行地部署。这些多路复用器70到92中的每个包括两路多路复用器，即与被示出为在其邻近的相关联的仲裁器30到52具有相同的基数，仲裁器30到52生成用于开关其相关联的多路复用器70到92的相应的中间开关信号。
在所示出的示例中，仲裁树电路系统具有四个仲裁层级，因此X＝4。多路复用树电路系统具有三个多路复用层级，因此Y＝3。多路复用树电路系统被分离为包括多路复用器70到92的第一组多路复用层级(即两个层级)和包括最终多路复用器66的第二组多路复用层级(即一个多路复用层级)。包括多路复用器70到92的第一组多路复用层级与仲裁树电路系统的四个层级的操作并行地操作并执行其部分选择。多路复用层级比仲裁层级慢(在逻辑上较深)，因此第一组多路复用层级的输出被定时为几乎与仲裁的结果被完成同时地可用。仲裁的结果然后能够被用于向最终多路复用器66(第二组多路复用层级)提供最终开关信号。第二组多路复用层级完成选择并生成输出68。该最终选择在仲裁完成之后并取决于仲裁，仲裁是在由第二组多路复用层级执行选择之前完成的。
在一些示例实施例中，可以进行第一组多路复用层级的操作速度与仲裁树电路系统的操作速度的平衡，以使得在仲裁不会显著地在部分选择之前完成的情况下最大数目的多路复用层级(在时序方面可能是隐藏的)与仲裁并行地操作。因此，当仲裁完成且仲裁结果可用于执行最终选择的目的时，部分多路复用将已经被执行(或将接近完成)，且最终多路复用器66可以被开关。因为已经发生的部分多路复用使得最终多路复用器66可以更窄，所以最终多路复用器66的逻辑深度比要求全部层级的多路复用在仲裁完成之后被执行(如图1所示)时要小。因此，用于完成仲裁和选择两者的整体时长可以减少。已发现当第一组多路复用层级内的层级数目是仲裁树电路系统中的层级数目的一半(例如，第一组中的层级数目是大于或等于仲裁树电路系统的层级的数目的一半的最小整数)时，可实现第一组多路复用层级的操作速度与仲裁树电路系统的操作速度的良好平衡。
尽管图3的示例使用基数为二的仲裁器和多路复用器，但是在一些其他实施例中，基数为四的多路复用器和仲裁器由于在逻辑深度和便于实现之间提供更好的平衡而可能被使用。
由仲裁器30到58执行的仲裁能够根据各种不同的算法来执行。例如，这些算法可以包括伪最近最少使用算法、最近最少使用算法、公平仲裁算法和随机算法。弱公平仲裁算法是公平仲裁算法的一个示例，上面提及的已公布的专利申请US-A-2013/0318270(其内容通过引用合并于此)中描述了这样的弱公平仲裁算法(特别是所描述的弱公平仲裁算法的操作和实现方式的讨论)。
图4示意性地示出了仲裁和多路复用电路系统94的第二示例实施例。在该示例中，仅示出了沿一个示例信号路径的一部分电路系统。在该示例中，仲裁和多路复用电路系统94接收128个输入，并在每个仲裁层级和多路复用层级使用基数为二的仲裁器和多路复用器。如图4中所示，通过仲裁和多路复用电路系统94的关键路径深度等于穿过一个仲裁器和八个逻辑门的时间。
图5示意性地示出了仲裁和多路复用电路系统96的第三示例实施例。再次，示出了示例信号路径而不是仲裁和多路复用电路系统96的整体。在该示例中，存在与输入(将在这些输入之间执行仲裁和选择)的数目相对应的128路。除最终层级之外仲裁的的全部层级利用4路仲裁器。仲裁的最终层级使用2路仲裁器。最终多路复用器是8路多路复用器。
图6示意性地示出了图3、图4和图5的实施例的仲裁和多路复用电路系统28、94和96的操作。在步骤98，多个活动信号和输入被接收，将在这些活动信号和输入之间执行仲裁和选择。在步骤100，多路复用树电路系统内的第一组多路复用层级用于在输入之间进行选择以执行部分选择。在步骤102，执行并行完全仲裁。由第一组多路复用层级执行的这些选择是由从在步骤102执行的仲裁树电路系统的并行操作接收到中间开关信号驱动(控制)的。当中间开关信号变得可用时，它们用于开关它们相关联的多路复用器。
当仲裁树电路系统完成其操作且仲裁完成时，然后最终开关信号被供应给第二组多路复用层级，第二组多路复用层级在步骤104执行其最终选择以提供输出并完成选择操作。在步骤102的结尾处完成的完全仲裁的结果还导致独热信号形式的仲裁结果的生成，该仲裁结果指示仲裁选择了哪一输入。
图7是示意性地示出了由图3的示例实施例执行的仲裁和选择的过程。仲裁进行直到四个选择层级与四个仲裁层级相对应地被执行。在这些仲裁层级中的第一层级被完成之后，然后在现在可用的中间开关信号的驱动下由第一组多路服用层级的多路复用层级进行的选择将开始。第一组多路复用层级和包括全部层级的仲裁树电路系统的操作速度被平衡，以使得这些层级几乎同时地完成完全仲裁和部分选择。因此，当(一个或多个)最终开关信号在仲裁完成之后变得可用且取决于仲裁时，然后(一个或多个)最终开关信号可被用于控制由第二组多路复用层级(即最终多路复用器66)进行的选择，该最终多路复用器66执行与两个选择层级相对应的基数为四的选择，这两个选择层级作为一体与由第一组多路复用层级与仲裁树电路系统的操作并行地执行的基数为二的层级选择有关。
上面描述的仲裁和多路复用电路系统例如可以被用作片上网络(network-on-chip)集成电路的一部分或者在片上系统集成电路的互连电路系统内。
尽管本文已经参照附图详细描述了示意性实施例，但是要理解的是权利要求不受限于那些精确的实施例，并且在不脱离所附权利要求的范围和精神的情况下，本领域技术人员能够实现各种变化、添加、和修改。例如，能够做出从属权利要求的特征与独立权利要求特征的各种组合。

Claims (25)

1.一种仲裁和多路复用电路系统，所述仲裁和多路复用电路系统用于执行多个输入之间的仲裁以及对所述多个输入中的至少一个输入的选择来提供输出，所述仲裁和多路复用电路系统包括：
具有X个仲裁层级的仲裁树电路系统，其中，X是大于一的整数；以及
具有Y个多路复用层级的多路复用树电路系统，其中，Y是大于一的整数；其中
(i)所述Y个多路复用层级包括第一组多路复用层级和第二组多路复用层级，所述第一组多路复用层级在第二组多路复用层级的上游；
(ii)所述第一组多路复用层级被配置为与所述X个仲裁层级中的至少一些仲裁层级并行地操作，从而所述第一组多路复用层级被配置为与由所述X个仲裁层级执行的仲裁并行地执行部分选择；并且
(iii)所述第二组多路复用层级被配置为与所述X个仲裁层级串行地操作，从而所述第二组多路复用层级在所述仲裁的完成后并且依据所述仲裁来完成所述选择以提供所述输出。
2.如权利要求1所述的仲裁和多路复用电路系统，其中，Y小于或等于X。
3.如权利要求2所述的仲裁和多路复用电路系统，其中，所述第一组多路复用层级具有为大于或等于X/2的最小整数的数目的层级。
4.如权利要求1所述的仲裁和多路复用电路系统，其中，所述第二组多路复用层级包括单一多路复用层级。
5.如权利要求4所述的仲裁和多路复用电路系统，其中，所述单一多路复用层级包括最终多路复用器，所述最终多路复用器由在所述仲裁完成后生成的最终开关信号来开关。
6.如权利要求5所述的仲裁和多路复用电路系统，其中，所述最终多路复用器是P路多路复用器。
7.如权利要求6所述的仲裁和多路复用电路系统，其中，所述第一组多路复用层级内的每一层级包括多个Q路多路复用器。
8.如权利要求7所述的仲裁和多路复用电路系统，其中，所述多个Q路多路复用器中的每一Q路多路复用器由各自的中间开关信号来开关，所述中间开关信号是在所述仲裁的完成之前被生成的。
9.如权利要求7所述的仲裁和多路复用电路系统，其中，所述X个仲裁层级内的每一仲裁层级包括多个Q路仲裁器。
10.如权利要求8所述的仲裁和多路复用电路系统，其中，所述X个仲裁层级内的每一仲裁层级包括多个Q路仲裁器，并且在所述X个仲裁层级的一个或多个层级内，所述多个Q路仲裁器中的每一Q路仲裁器与对应的Q路多路复用器相关联，并且生成用于所述对应的Q路多路复用器的中间开关信号。
11.如权利要求7所述的仲裁和多路复用电路系统，其中，Q＝2R，其中R是大于零的整数。
12.如权利要求11所述的仲裁和多路复用电路系统，其中，R为二。
13.如权利要求11所述的仲裁和多路复用电路系统，其中，所述Q路多路复用器中的每一个具有与一个与门和R个或门相对应的逻辑深度。
14.如权利要求6所述的仲裁和多路复用电路系统，其中，所述P路多路复用器具有与一个与门和S个或门相对应的逻辑深度，其中，S等于log2(P)。
15.如权利要求1所述的仲裁和多路复用电路系统，其中，所述多个输入中的每一输入具有多个活动信号中的相应的一个活动信号，所述相应的一个活动信号指示所述多个输入中的对应的一个输入将经受所述仲裁，并且所述仲裁树电路系统直接依据所述多个活动信号来完全执行所述仲裁。
16.如权利要求1所述的仲裁和多路复用电路系统，其中，所述仲裁是基于以下各项中的一项来执行的：
伪最近最少使用算法；
最近最少使用算法；
公平仲裁算法；以及
随机算法。
17.如权利要求1所述的仲裁和多路复用电路系统，其中，所述仲裁树电路系统被配置为在所述仲裁完成后即生成仲裁结果信号，所述仲裁结果信号指示所述多个输入中的哪个输入被所述多路复用树电路系统选择来提供所述输出。
18.如权利要求1所述的仲裁和多路复用电路系统，其中，所述仲裁和多路复用电路系统是以下各项中的一项的一部分：
片上网络集成电路；以及
片上系统集成电路的互连电路系统。
19.一种仲裁和多路复用的方法，所述仲裁和多路复用的方法执行多个输入之间的仲裁以及对所述多个输入中的至少一个输入的选择来提供输出，所述方法包括以下步骤：
使用仲裁树电路系统执行所述仲裁，所述仲裁树电路系统具有X个仲裁层级，其中，X是大于一的整数；以及
使用多路复用树电路系统执行所述选择，所述多路复用树电路系统具有Y个多路复用层级，其中，Y是大于一的整数；其中
(i)所述Y个多路复用层级包括第一组多路复用层级和第二组多路复用层级，所述第一组多路复用层级在第二组多路复用层级的上游；
(ii)所述第一组多路复用层级与所述X个仲裁层级中的至少一些仲裁层级并行地进行操作，从而所述第一组多路复用层级与由所述X个仲裁层级执行的仲裁并行地执行部分选择；并且
(iii)所述第二组多路复用层级与所述X个仲裁层级串行地进行操作，从而所述第二组多路复用层级在完成所述仲裁后并且依据所述仲裁来完成所述选择以提供所述输出。
20.一种装置，包括：
具有至少一个仲裁层级的仲裁电路系统；
具有多个多路复用层级的多路复用电路系统；其中：
所述多路复用层级中的第一多路复用层级在所述多路复用层级中的第二多路复用层级的上游；
所述第一多路复用层级被配置为与所述仲裁层级并行地操作；并且
所述第二多路复用层级被配置为与所述仲裁层级串行地操作。
21.如权利要求20所述的装置，其中，所述第一多路复用层级被配置为与所述仲裁并行地执行部分选择。
22.如权利要求20所述的装置，其中，所述第二多路复用层级被配置为在完成所述仲裁后并且依据所述仲裁来完成所述选择以提供输出。
23.一种方法，包括
使用至少一个仲裁层级执行仲裁；以及
使用多个多路复用层级执行多路复用；其中
该多路复用层级中的第一多路复用层级在该多路复用层级中的第二多路复用层级的上游；
所述第一多路复用层级被配置为与所述仲裁层级并行地操作；并且
所述第二多路复用层级被配置为与所述仲裁层级串行地操作。
24.如权利要求23所述的方法，其中，所述第一多路复用层级被配置为与所述仲裁并行地执行部分选择。
25.如权利要求23所述的方法，其中，所述第二多路复用层级被配置为在完成所述仲裁后并且依据所述仲裁来完成所述选择以提供输出。
CN201510378313.5A 2014-07-08 2015-07-01 仲裁和多路复用电路系统 Active CN105260334B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1412140.4 2014-07-08
GB1412140.4A GB2528071B (en) 2014-07-08 2014-07-08 Arbitrating and multiplexing circuitry

Publications (2)

Publication Number Publication Date
CN105260334A true CN105260334A (zh) 2016-01-20
CN105260334B CN105260334B (zh) 2020-03-06

Family

ID=51410805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510378313.5A Active CN105260334B (zh) 2014-07-08 2015-07-01 仲裁和多路复用电路系统

Country Status (4)

Country Link
US (1) US9906440B2 (zh)
JP (1) JP6731220B2 (zh)
CN (1) CN105260334B (zh)
GB (1) GB2528071B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10303624B2 (en) 2014-07-08 2019-05-28 Arm Limited Arbitrating and multiplexing circuitry

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5832278A (en) * 1997-02-26 1998-11-03 Advanced Micro Devices, Inc. Cascaded round robin request selection method and apparatus
US20120137031A1 (en) * 2010-11-29 2012-05-31 David Ross Evoy Communication bus with shared pin set
CN102541678A (zh) * 2011-12-30 2012-07-04 中国人民解放军国防科学技术大学 多通道与非型快闪并行存储控制器
CN203433510U (zh) * 2013-09-26 2014-02-12 黄日乾 一种基于etx模块的标准仪器总线嵌入式控制器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04207411A (ja) * 1990-11-30 1992-07-29 Nec Corp 選択回路
US5815023A (en) * 1997-03-20 1998-09-29 Sun Microsystems, Inc. Unbalanced multiplexer and arbiter combination
US7120714B2 (en) * 2003-05-27 2006-10-10 Intel Corporation High-speed starvation-free arbiter system, rotating-priority arbiter, and two stage arbitration method
US7516275B2 (en) * 2006-04-25 2009-04-07 International Business Machines Corporation Pseudo-LRU virtual counter for a locking cache
US7447817B1 (en) * 2006-05-09 2008-11-04 Qlogic Corporation Method and system for processing arbitration requests
US7734856B2 (en) * 2007-08-22 2010-06-08 Lantiq Deutschland Gmbh Method for operating a plurality of arbiters and arbiter system
WO2010086906A1 (ja) * 2009-02-02 2010-08-05 富士通株式会社 調停装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5832278A (en) * 1997-02-26 1998-11-03 Advanced Micro Devices, Inc. Cascaded round robin request selection method and apparatus
US20120137031A1 (en) * 2010-11-29 2012-05-31 David Ross Evoy Communication bus with shared pin set
CN102541678A (zh) * 2011-12-30 2012-07-04 中国人民解放军国防科学技术大学 多通道与非型快闪并行存储控制器
CN203433510U (zh) * 2013-09-26 2014-02-12 黄日乾 一种基于etx模块的标准仪器总线嵌入式控制器

Also Published As

Publication number Publication date
GB2528071A (en) 2016-01-13
GB201412140D0 (en) 2014-08-20
GB2528071B (en) 2021-04-07
US20160014050A1 (en) 2016-01-14
CN105260334B (zh) 2020-03-06
US9906440B2 (en) 2018-02-27
JP2016018563A (ja) 2016-02-01
JP6731220B2 (ja) 2020-07-29

Similar Documents

Publication Publication Date Title
JP7286706B2 (ja) Ｆｐｇａのテストおよび構成のためのシステムおよび方法
US9166599B1 (en) Methods and apparatus for building bus interconnection networks using programmable interconnection resources
US8165191B2 (en) Multi-protocol channel-aggregated configurable transceiver in an integrated circuit
US9660650B1 (en) Integrated circuits with improved register circuitry
US9385724B1 (en) Methods for operating configurable storage and processing blocks at double and single data rates
US20070063752A1 (en) Master-slave flip flop
US9117022B1 (en) Hierarchical arbitration
US9292640B1 (en) Method and system for dynamic selection of a memory read port
JP6127409B2 (ja) クロック・ネットワーク・メタ合成のためのシステムおよび方法
CN109905116A (zh) 可编程流水线接口电路
US9294094B1 (en) Method and apparatus for fast low skew phase generation for multiplexing signals on a multi-FPGA prototyping system
US8519740B2 (en) Integrated circuits with shared interconnect buses
Kent et al. Design, implementation, and analysis of high-speed single-stage N-sorters and N-filters
CN105260334A (zh) 仲裁和多路复用电路系统
US10592439B2 (en) Arbitrating circuitry and method
CN111103959B (zh) 寄存器复位系统及芯片
JP6602849B2 (ja) プログラマブル遅延回路ブロック
Turki et al. Signal multiplexing approach to improve inter-FPGA bandwidth of prototyping platform
US20150270839A1 (en) Identification Circuit
US9729153B1 (en) Multimode multiplexer-based circuit
RU2626345C1 (ru) Логический вычислитель
US10389341B1 (en) Synchronize-able modular physical layer architecture for scalable interface
CN107769669B (zh) 一种脉冲宽度调制信号的输出装置及方法
CN105306838A (zh) 视频输入/输出信号通道的切换方法和切换装置
Palchaudhuri et al. Testable architecture design for programmable cellular automata on FPGA using run-time dynamically reconfigurable look-up tables

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180601

Address after: cambridge

Applicant after: Advanced Risc Machines Ltd.

Applicant after: Anne science and Technology (China) Co., Ltd.

Address before: cambridge

Applicant before: Advanced Risc Machines Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant