JP6723156B2 - Method of forming plated through hole having high aspect ratio and highly accurate method of removing stub in printed circuit board - Google Patents
Method of forming plated through hole having high aspect ratio and highly accurate method of removing stub in printed circuit board Download PDFInfo
- Publication number
- JP6723156B2 JP6723156B2 JP2016547860A JP2016547860A JP6723156B2 JP 6723156 B2 JP6723156 B2 JP 6723156B2 JP 2016547860 A JP2016547860 A JP 2016547860A JP 2016547860 A JP2016547860 A JP 2016547860A JP 6723156 B2 JP6723156 B2 JP 6723156B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- diameter
- circuit board
- printed circuit
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 86
- 239000004020 conductor Substances 0.000 claims description 129
- 238000005553 drilling Methods 0.000 claims description 38
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 36
- 229910052802 copper Inorganic materials 0.000 claims description 36
- 239000010949 copper Substances 0.000 claims description 36
- 238000007747 plating Methods 0.000 claims description 29
- 238000009713 electroplating Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 description 29
- 238000010586 diagram Methods 0.000 description 24
- 239000000463 material Substances 0.000 description 7
- 230000032798 delamination Effects 0.000 description 6
- 238000003475 lamination Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- RKUAZJIXKHPFRK-UHFFFAOYSA-N 1,3,5-trichloro-2-(2,4-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC=C1C1=C(Cl)C=C(Cl)C=C1Cl RKUAZJIXKHPFRK-UHFFFAOYSA-N 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003197 catalytic effect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- HHXNVASVVVNNDG-UHFFFAOYSA-N 1,2,3,4,5-pentachloro-6-(2,3,6-trichlorophenyl)benzene Chemical compound ClC1=CC=C(Cl)C(C=2C(=C(Cl)C(Cl)=C(Cl)C=2Cl)Cl)=C1Cl HHXNVASVVVNNDG-UHFFFAOYSA-N 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0242—Cutting around hole, e.g. for disconnecting land or Plated Through-Hole [PTH] or for partly removing a PTH
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明はプリント回路基板(PCB)に関し、具体的には、高いアスペクト比を有するスルーホールの形成方法、およびプリント回路基板(PCB)中の高精度なスタブ除去方法に関する。 The present invention relates to a printed circuit board (PCB), and more particularly, to a method for forming a through hole having a high aspect ratio and a highly accurate stub removal method for a printed circuit board (PCB).
[米国特許法第119条による優先権の主張]
本特許出願は、2014年1月22日に出願され、本出願の譲受人に譲渡された“METHODS OF FORMING HIGH ASPECT RATIO PLATED THROUGH HOLES AND HIGH PRECISION STUB REMOVAL IN A PRINTED CIRCUIT BOARD”と題する米国仮特許出願第61/930,456に基づく優先権を主張する。この出願は、参照により本明細書に明示的に組み込まれるものである。
[Claim of priority under US Patent Law Section 119]
This patent application was filed on Jan. 22, 2014, and assigned to the assignee of the present application, "METHODS OF FORMING HIGH ASPECT RATIO PLATED THROUGH HOLES AND HIGH PRECISION STUB REMOVAL IN A PRIBUTE CIRCUIT CIRCUIT." Claims priority under application No. 61/930,456. This application is expressly incorporated herein by reference.
消費者の、より速く、より小さい電子製品への需要はますます大きくなっている。新しい電子アプリケーションが販売されるたびに、PCBの利用は著しく増加している。PCBは、複数の導電層を1以上の非導電性層でラミネートすることで形成される。PCBの大きさが小さくなるほど、関連するその電気配線の複雑性が増す。 Consumers are demanding faster, smaller electronic products. With the sale of new electronic applications, PCB usage has increased significantly. PCBs are formed by laminating multiple conductive layers with one or more non-conductive layers. The smaller the size of the PCB, the greater the complexity of its associated electrical wiring.
PCBの層間で信号を伝達するためには、慣例的にビア構造が用いられている。めっきビア構造とは、PCB内部のめっきホールであり、電気信号の伝達のための媒体として機能する。例えば、電気信号はPCBのある1の層のトレースを通り、さらにめっきビア構造の導電材料を通り、PCBの異なる層の第2のトレース中へと移動できる。 Via structures are conventionally used to transfer signals between layers of the PCB. The plated via structure is a plated hole inside the PCB and functions as a medium for transmitting electrical signals. For example, an electrical signal can travel through traces in one layer of the PCB and further through the conductive material of the plated via structure into a second trace in a different layer of the PCB.
残念ながら、従来技術における制限により、めっきビア構造は電気接続性の機能を発揮するために必要な長さ以上に長いことがある。例えば、めっきビア構造はPCBを完全に突き抜けながら、2の最も近い隣接する2のトレースのみを接続することがある。結果として、1以上のスタブが形成されうる。スタブとは、めっきビア構造中の過剰な導電材料であり、電気信号を伝達するためには必要がないものである。 Unfortunately, due to limitations in the prior art, plated via structures may be longer than necessary to perform the function of electrical connectivity. For example, a plated via structure may completely penetrate the PCB while connecting only the two closest adjacent traces. As a result, one or more stubs may be formed. Stubs are excess conductive material in a plated via structure that is not needed to carry electrical signals.
高速信号がめっきビア構造を通じて伝達されるとき、「スタブ効果」が信号を歪ませることがある。スタブ効果は、めっきビア構造中に存在する無用で過剰な導電材料の存在の結果生じるものである。スタブ効果は、信号の一部がトレース接続から、めっきビア構造の1以上のスタブへと逸れることで生じる。シグナルの一部はスタブの末端で反射し、いくらかの遅れをもってトレース接続へと戻りうる。この遅れた反射が信号品位に干渉し、例えば信号のビット誤り率などを増加させることがある。スタブ効果の劣化作用はスタブが長いほど増加する。 When high speed signals are transmitted through the plated via structure, the "stub effect" can distort the signal. The stub effect is the result of the presence of useless excess conductive material present in the plated via structure. The stub effect results from a portion of the signal escaping from the trace connection to one or more stubs in the plated via structure. Some of the signal will be reflected at the end of the stub and may return to the trace connection with some delay. This delayed reflection may interfere with the signal quality and increase the bit error rate of the signal, for example. The deterioration effect of the stub effect increases as the stub lengthens.
図1A−1Eはプリント回路基板(PCB)中にバックドリルによるホールを形成する典型的な工程を示す図である。示されているように、PCB100は、5の内層105a,105b,・・・105eを隔てる積層材料絶縁層(典型的にはラミネートやプリプレグ)104a,104b,・・・104fと、2の外層108aおよび108bを含む。内層105a,105b,および105eはシグナル層であり、内層105c,105dはプレーン層である。PCB100は上表面110aと反対側の下表面110bを有する。
1A-1E are diagrams illustrating a typical process of forming holes by back drilling in a printed circuit board (PCB). As shown, the
図1Eに示されるめっきスルーホール101を形成するために、PCB100に第1直径d1を有する第1ホール102が穿孔される(図1A参照)。次に、第2直径d2を有する第2ホール103が、第1ホール102と同心的に、これを通じて所定の深さで穿孔される(図1B参照)。その後、第1ホール102の残りの部分の壁と、第2ホール103の壁は、導電材料106(例えば銅など)の薄い層でめっきされる(図1C参照)。
A
次に、バックドリルを行い、プリント回路基板100の下表面110bから開始して、めっきされた第1ホール102の残りの部分と同心的に、これを通じて第3ホール104を形成するために、直径d3を有するドリル112が用いられる(図1D参照)。その後、第1スルーホール107(例えばめっき第2ホール103)を含むように形成されたビア101と、バックドリルによるホール109(例えば第3ホール104)とを有するプリント回路基板100から、ドリル112は取り除かれる(図1E参照)。
Next, a back drill is performed, starting from the
しかし、バックドリルする際に、ドリルビットは圧力がなく、上部のトレースに対して押し上げると、結果として変動が生じ、導電めっきの剥離も生じる(図1D−E参照)。その結果、PCBにめっきスルーホールを形成する際に、スタブを除去するための改善された方法が必要とされる。 However, when back-drilling, the drill bit has no pressure and when pushed up against the upper traces results in fluctuations and also delamination of the conductive plating (see FIGS. 1D-E). As a result, there is a need for improved methods for removing stubs when forming plated through holes in PCBs.
以下はいくつかの実施例への基礎的な理解を提供するための、1以上の実施例の単純化された概要である。この概要はすべての期待される実施例の広範囲の概観ではなく、すべての実施例の重要または重大な要素の特定や、実施例のいずれかまたはすべての範囲を定める意図はない。この唯一の目的は、1以上の実施例のいくつかのコンセプトを、以降に提示されるより詳細な説明の前提として、単純化された形で提示することである。 The following is a simplified summary of one or more embodiments, in order to provide a basic understanding of some embodiments. This summary is not an extensive overview of all possible embodiments and is not intended to identify key or critical elements of any embodiment or to delineate any or all of the embodiments. Its sole purpose is to present some concepts of one or more embodiments in a simplified form as a premise to the more detailed description that is presented later.
1の態様によると、プリント回路基板にめっきスルーホールを形成する方法が提供されている。この方法は、プリント回路基板の上表面を貫通して、第1直径を有する第1ホールを穿孔するステップと、前記第1ホールを通じてプリント回路基板の下表面へ、第2直径を有する第2ホールを穿孔するステップであって、前記下表面は前記上表面の反対側にあるステップと、前記第1ホールと前記第2ホールを導電材料によりめっきするステップと、前記第1ホールおよび前記第2ホールを通じて、第3直径を有する第3ホールを穿孔するステップを含む。プリント回路基板は、前記プリント回路基板内に形成された複数めっきスルーホールを含む。 According to one aspect, a method of forming a plated through hole in a printed circuit board is provided. The method comprises the steps of boring a first hole having a first diameter through an upper surface of a printed circuit board, and a second hole having a second diameter through the first hole to a lower surface of the printed circuit board. The step of boring the lower surface on the opposite side of the upper surface, plating the first hole and the second hole with a conductive material, the first hole and the second hole. Through, drilling a third hole having a third diameter. The printed circuit board includes multiple plated through holes formed in the printed circuit board.
1の例において、前記第1ホールは所定の深さに穿孔され、前記所定の深さは前記プリント回路基板の垂直方向の長さの半分より短い。前記第2直径は前記第1直径より小さく、前記第3直径は前記第2直径より大きく、前記第1直径より小さい。前記第3ホールは、前記プリント回路基板の前記上表面から前記下表面へ穿孔される。 In one example, the first hole is drilled to a predetermined depth, and the predetermined depth is less than half the vertical length of the printed circuit board. The second diameter is smaller than the first diameter, the third diameter is larger than the second diameter and smaller than the first diameter. The third hole is drilled from the upper surface to the lower surface of the printed circuit board.
別の例において、前記第2直径は前記第1直径より大きく、前記第3直径は前記第2直径より大きく、前記第1直径より小さい。 In another example, the second diameter is greater than the first diameter, the third diameter is greater than the second diameter and less than the first diameter.
さらに別の例において、前記第2直径は前記第1直径より小さく、前記第3ホールの頂部から前記第2ホールの底部までは穿孔されずに残り、前記第3直径は前記第2直径より大きい。 In yet another example, the second diameter is smaller than the first diameter and remains unperforated from the top of the third hole to the bottom of the second hole, the third diameter being greater than the second diameter. ..
さらに別の例において、前記方法はさらに、電解めっきにより、残っている導電表面に銅を加えるステップを含む。 In yet another example, the method further comprises adding copper to the remaining conductive surface by electroplating.
さらに別の例において、前記第2直径は前記第1直径より小さく、前記第3ホールの頂部から前記第1ホールの底部までは穿孔されずに残り、前記第3直径は前記第2直径より大きい。前記方法はさらに、電解めっきにより、残っている導電表面に銅を加えるステップを含む。 In yet another example, the second diameter is smaller than the first diameter and remains unperforated from the top of the third hole to the bottom of the first hole, the third diameter being greater than the second diameter. .. The method further comprises adding copper to the remaining conductive surface by electroplating.
さらに別の例において、前記方法はさらに、前記プリント回路基板に第1導電材料を組み込むステップを含む。 In yet another example, the method further includes incorporating a first conductive material in the printed circuit board.
別の態様によると、プリント回路基板にめっきスルーホールを形成する方法が提供される。この方法は、前記プリント回路基板の下表面から、第1直径を有する第1ホールを穿孔するステップと、前記プリント回路基板の上表面から前記第1ホールまで、第2直径を有する第2ホールを穿孔するステップであって、前記上表面は前記下表面の反対側にある、ステップと、前記第1ホールと前記第2ホールを導電材料でめっきするステップと、前記第1ホールと前記第2ホールを通じて第3直径を有する第3ホールを穿孔するステップを含む。前記プリント回路基板には、複数のめっきスルーホールが内部に形成される。 According to another aspect, a method of forming a plated through hole in a printed circuit board is provided. The method comprises the steps of boring a first hole having a first diameter from the lower surface of the printed circuit board and a second hole having a second diameter from the upper surface of the printed circuit board to the first hole. Perforating, said upper surface being opposite to said lower surface, plating said first hole and said second hole with a conductive material, said first hole and said second hole Through a third hole having a third diameter through. A plurality of plated through holes are formed inside the printed circuit board.
1の例において、前記第2ホールは所定の深さに穿孔され、前記所定の深さは前記プリント回路基板の垂直方向の長さの半分より短い。前記第2直径は前記第1直径より大きく、前記第3直径は前記第2直径より大きく、前記第1直径より小さい。前記第3ホールは、前記プリント回路基板の前記上表面から前記下表面へ穿孔される。 In one example, the second hole is drilled to a predetermined depth, and the predetermined depth is less than half the vertical length of the printed circuit board. The second diameter is greater than the first diameter, the third diameter is greater than the second diameter and less than the first diameter. The third hole is drilled from the upper surface to the lower surface of the printed circuit board.
別の例において、前記第2直径は前記第1直径より大きく、前記第3直径は前記第2直径より小さく、前記第1直径より大きい。 In another example, the second diameter is greater than the first diameter, the third diameter is less than the second diameter and greater than the first diameter.
さらに別の例において、前記第2直径は前記第1直径より大きく、前記第3ホールの頂部から前記第2ホールの底部までは穿孔されずに残り、前記第3直径は前記第1直径より大きい。 In yet another example, the second diameter is greater than the first diameter and remains unperforated from the top of the third hole to the bottom of the second hole, the third diameter being greater than the first diameter. ..
さらに別の例において、前記方法はさらに、電解めっきにより、残っている導電表面に銅を加えるステップを含む。 In yet another example, the method further comprises adding copper to the remaining conductive surface by electroplating.
さらに別の例においては、前記第1ホールが所定の深さに穿孔され、前記所定の深さは前記プリント回路基板の垂直方向の長さの半分より短い。前記方法はさらに前記第3ホールを導電材料によりめっきしてめっきスルーホールを形成するステップを含み、前記第2ホールが第1ホールの頂部まで穿孔され、前記第3直径は前記第1直径および前記第2直径より大きい。 In yet another example, the first hole is drilled to a predetermined depth, and the predetermined depth is less than half the vertical length of the printed circuit board. The method further includes plating the third hole with a conductive material to form a plated through hole, the second hole being drilled to the top of the first hole, the third diameter being the first diameter and the Greater than the second diameter.
さらに別の例において、第1表面およびその反対側ある第2表面を含むプリント回路基板に、めっきスルーホールを形成する方法が提供される。前記方法は、前記プリント回路基板に第1導電材料を組み込むステップと、前記プリント回路基板の第1表面から第1所定深さまで、第1直径を有する第1ホールを穿孔するステップと、前記第1ホールを通じて第2所定深さまで第2直径を有する第2ホールを穿孔し、前記第1ホールと前記第2ホールを第2導電材料でめっきするステップと、前記第1ホールおよび前記第2ホールを通じて第3直径を有する第3ホールを穿孔するステップを含む。前記プリント回路基板は複数のめっきスルーホールを有し、前記導電材料は銅である。 In yet another example, a method is provided for forming a plated through hole in a printed circuit board that includes a first surface and an opposite second surface. The method includes incorporating a first conductive material into the printed circuit board; drilling a first hole having a first diameter from a first surface of the printed circuit board to a first predetermined depth; Drilling a second hole having a second diameter to a second predetermined depth through the hole, plating the first hole and the second hole with a second conductive material, and forming a second hole through the first hole and the second hole. Drilling a third hole having three diameters. The printed circuit board has a plurality of plated through holes, and the conductive material is copper.
1の例においては、前記第1表面が上表面であり、前記第2表面が下表面であり、前記第1所定深さが前記上表面から、組み込まれた前記第1導電材料までであり、前記第2所定深さが前記第1表面から前記第2表面までであり、前記第2直径は前記第1直径より小さく、前記第3直径は前記第2直径より大きく、前記第1直径より小さい。 In one example, the first surface is an upper surface, the second surface is a lower surface, and the first predetermined depth is from the upper surface to the incorporated first conductive material, The second predetermined depth is from the first surface to the second surface, the second diameter is smaller than the first diameter, the third diameter is larger than the second diameter and smaller than the first diameter. ..
別の例においては、前記第1表面が下表面であり、前記第2表面が上表面であり、前記第1所定深さが前記下表面から、組み込まれた前記第1導電材料に及び、前記第2所定深さが前記第1表面から前記プリント回路基板の前記第1ホールまでであり、前記第2直径は前記第1直径より小さく、前記第3直径は前記第2直径より大きく、前記第1直径より小さい。 In another example, the first surface is a bottom surface, the second surface is a top surface, and the first predetermined depth extends from the bottom surface to the incorporated first conductive material, and The second predetermined depth is from the first surface to the first hole of the printed circuit board, the second diameter is smaller than the first diameter, the third diameter is larger than the second diameter, and Less than 1 diameter.
さらに別の例においては、前記第1表面が下表面であり、前記第2表面が上表面であり、前記第1所定深さは前記下表面から、組み込まれた前記第1導電材料に及び、前記第2所定深さは前記第1表面から前記プリント回路基板の前記第1ホールまでであり、前記第2直径は前記第1直径より小さく、前記第3直径は前記第1直径より大きく、前記第2直径より小さい。 In yet another example, the first surface is a lower surface, the second surface is an upper surface, and the first predetermined depth extends from the lower surface to the incorporated first conductive material, The second predetermined depth is from the first surface to the first hole of the printed circuit board, the second diameter is smaller than the first diameter, the third diameter is larger than the first diameter, and It is smaller than the second diameter.
さらに別の例においては、前記第1表面が下表面であり、前記第2表面が上表面であり、前記第1所定深さが前記下表面から、組み込まれた前記第1導電材料に及び、前記第2所定深さは前記プリント回路基板の前記上表面から、組み込まれた前記第1導電材料に及び、前記第2直径は前記第1直径より小さく、前記第3直径は前記第2直径より小さく、前記第2直径より大きい。 In yet another example, the first surface is a lower surface, the second surface is an upper surface, and the first predetermined depth extends from the lower surface to the incorporated first conductive material, The second predetermined depth extends from the upper surface of the printed circuit board to the incorporated first conductive material, the second diameter is less than the first diameter, and the third diameter is less than the second diameter. Small and larger than the second diameter.
さらに別の例においては、前記方法は、電解めっきにより、残っている導電表面に銅を加えるステップを含む。 In yet another example, the method includes adding copper to the remaining conductive surface by electroplating.
本開示は、多層プリント回路基板にめっきスルーホールを形成するための方法を提供するが、本開示はPCBへの利用のみに限定しない。多層PCBは、パッケージ基板、マザーボード、ラインカード、パドルカード、バックプレーン、ミッドプレーン、フレックスまたはリジッドフレックス回路であってもよい。ビア構造は、電気信号を1の導電層から別の導電層へと伝達するために用いられる、めっきスルーホール(PTH)であってもよい。めっきビア構造は1の電気部品を、PCB上の他の電気部品と電気的に接続するための、部品取り付け孔であってもよい。 Although the present disclosure provides a method for forming plated through holes in a multilayer printed circuit board, the present disclosure is not limited to use in PCBs only. The multi-layer PCB may be a package substrate, motherboard, line card, paddle card, backplane, midplane, flex or rigid flex circuit. The via structure may be a plated through hole (PTH) used to transfer electrical signals from one conductive layer to another. The plated via structure may be a component mounting hole for electrically connecting one electrical component to another electrical component on the PCB.
「長いスタブの除去」
図2A1,2A2および2B−2Dは、一態様による、めっきスルーホール(またはビア)を形成して、プリント回路基板(PCB)中の長いスタブを除去するための様々な製造工程を示す図である。以下に説明のように、最終ドリル方向がめっきされた角部の先端の剥離を防ぐ。
"Remove long stubs"
2A1, 2A2 and 2B-2D illustrate various manufacturing steps for forming plated through holes (or vias) to remove long stubs in a printed circuit board (PCB), according to one aspect. .. As explained below, the final drill direction prevents delamination of the tips of the plated corners.
PCB200中で、PTHを通じて信号が伝達される位置、または第1層202が第2層204と接続される位置は、ターゲット層(T)として表せる。一態様において、第1層202は、長いドリルを用いて穿孔されたホール206を含み、第2層204は、短いドリルを用いて穿孔された上部ホール203を有していてもよい。長いドリルは、第1層202の底からめっきされる前のターゲット層Tまでの距離より短い、またはこれと等しい長さを有する。
In the
関連するPCB層への穿孔精度は、穿孔深さに左右されることから、深さの浅いホールを穿孔することで、より深い穴を穿孔したときと比較して、精度がよくなる。図2A−1に示されているように、上部ホール203は短いドリルを用いて形成され、上部ホールの底部203aは直径d1と、ターゲット層Tの下となるよう、深さL1とを有する。言い換えると、短いドリルは、第2層204から下方向に穿孔する時、ターゲット層Tを貫通する。
Since the accuracy of drilling into the associated PCB layer depends on the drilling depth, drilling holes with shallow depth provides better accuracy than drilling deeper holes. As shown in FIG. 2A-1, the top hole 203 is formed using a short drill, and the bottom portion 203a of the top hole has a diameter d1 and a depth L1 to be below the target layer T. In other words, the short drill penetrates the target layer T when drilling downward from the
次に、図2Bに示されているように、上部ホール203まで、そしてこれを貫通して下部ホール206を穿孔し、PCBを完全に貫通するホールを形成するために長いドリルを用いても、ホール203から下方向に、PCBの反対側の表面へ長いドリルで穿孔してもよい。下部ホール206は直径d2、長さL2を有し、d2はd1より小さく、L2はL1より大きい。
Then, as shown in FIG. 2B, a long drill is used to drill a hole up to, and through, the upper hole 203, forming a hole completely through the PCB. Long holes may be drilled downward from hole 203 to the opposite surface of the PCB. The
選択的に、図2A−2に示されているように、下部ホール206は、長いドリルを用いて、ターゲット層Tまで先に穿孔されてもよい。次に、下部ホール206とターゲット層Tで、あるいはターゲット層の下で連結するように上部ホール203を穿孔するために、短いドリルを用いてもよい(図2B参照)。
Alternatively, as shown in FIG. 2A-2, the
デュアル直径のホール(つまり直径d1を有する上部ホール203および直径d2を有する下部ホール206)が形成された後、デュアル直径のホールは次に導電材料207によりめっきされる(図2C参照)。次に、上部ホール203から下へ、下部ホール206上の導電材料を穿孔することで、めっき導電材料を下部ホール206の表面から除去するために、直径d3を有する中ドリルを用いてもよく、ここでd3はd2より大きいがd1より小さい。
After the dual diameter holes (ie, upper hole 203 with diameter d1 and
図3A−3Gを参照すると、一態様による、プリント回路基板(PCB)301中に、めっきスルーホール(またはビア)300(図3G)を形成するための様々な製造工程が示されている。PCB301は上表面301aおよび、これと反対側の下表面301bを有する。スルーホール300は上部導電部分302および下部非導電部分304を有する。
Referring to FIGS. 3A-3G, various manufacturing steps are shown for forming plated through holes (or vias) 300 (FIG. 3G) in a printed circuit board (PCB) 301, according to one aspect. The
3つの穿孔工程がめっきスルーホール300を形成するために用いられる。第1工程では、第1直径d1を有する第1ドリル308を用いて、PCBの上表面301aから、第1ホール306が穿孔される。第1ホール306は所定の深さ、例えばPCB301中のターゲット層Tをちょうど超えたところまで穿孔される(図3Aおよび3B参照)。
Three drilling steps are used to form the plated through
次に、第2直径d2を有する第2ドリル312を用いて、第2ホール310が穿孔され、ここでd2はd1より小さい(図3Cおよび3D参照)。その後、ホール306および310の内表面は導電材料によりめっき311される(図3Eおよび3F参照)。
A
図3Fを参照すると、第1および第2ホール306,310がめっき311された後、第3直径d3を有する第3ドリル314が、第1および第2ホール306,310を通る(穿孔する)。第3直径d3は第2直径d2より大きいが、第1直径d1より小さい。第3ドリル314は第2ホール310より大きい直径であるが、第1ホール306より小さい直径を有するため、第1ホール306の導電材料311はそのまま残されるが、第2ホール310の導電材料は除去される。つまりスタブ領域が除去される。結果として、スルーホール300は、図3Gに示されるように、上部導電部分302と下部非導電部分304を有する。
Referring to FIG. 3F, after the first and
選択的に、上述の第1及び第2穿孔工程の順序は変更されてもよい。第1工程において、第1直径d1を有する第1ドリル312を用いて、PCBの下表面301bから、第1ホール310が穿孔される。第1ホール310は、図2A−2に示されているように、所定の深さ、例えばPCB301中のターゲット層の手前、またはPCB301を完全に貫通して穿孔されてもよい。
Alternatively, the order of the first and second drilling steps described above may be changed. In the first step, the
次に、第2直径d2を有する第2ドリル308を用いて、PCBの上表面301aから、第2ホール306が穿孔され、ここでd2はd1より大きい(図2B参照)。その後、ホール306,310の内表面は導電材料によりめっき311される(図3Eおよび3F参照)。
A
図3Fを参照すると、第1および第2ホール306,310がめっき311された後、第3直径d3を有する第3ドリル314が、第1および第2ホール306,310を通る(穿孔する)。第3直径は第2直径d2より大きいが、第1直径d1より小さい。第3ドリル314は第2ホール310より大きい直径であるが、第1ホール306より小さい直径を有するため、第1ホール306の導電材料311はそのまま残されるが、第2ホール310の導電材料は除去される。つまりスタブ領域が除去される。結果として、スルーホール300は、図3Gに示されるように、上部導電部分302と下部非導電部分304を有する。
Referring to FIG. 3F, after the first and
図4A−4Dは、一態様による、めっきスルーホール(またはビア)を形成して、プリント回路基板中の長いスタブを除去するための様々な製造工程を示す図である。PCB400中において、信号がPTHを通過する位置、または第1層402が第2層404と接続される位置は、ターゲット層(T)として表せる。一態様において、第1層402は、第1層および第2層402,404を貫通して穿孔される、直径d1を有する第1ホール406と、ボード400の上表面からターゲット導電層Tのやや下まで穿孔される、直径d2を有する第2ホール408とを含んでもよく、ここでd2はd1よりも大きい。無電解銅めっきなどの、シード導電材料410が、第1ホール406および第2ホール408に施される。d1より大きいがd2より小さい直径d3を有する第3ホール412が、ターゲット層Tのやや下までバックドリルで形成される。d3がd1より大きいため、第2ホール408中のシード導電材料410は、第3ホール412を穿孔する際に除去される。次に電解めっき414が第2ホール408に施される。
4A-4D are diagrams illustrating various manufacturing steps for forming plated through holes (or vias) and removing long stubs in a printed circuit board, according to one aspect. In the
図5A−5Dは、一態様による、めっきスルーホール(またはビア)を形成して、プリント回路基板中の長いスタブを除去するための様々な製造工程を示す図である。PCB500中で、信号がPTHを通過する位置、または第1層502が第2層504と接続される位置は、ターゲット導電層(T)として表せる。一態様において、第1層502は、第1層および第2層502,504を貫通して穿孔される、直径d1を有する第1ホール506を有する。その後、無電解銅めっきなどのシード導電材料508が第1ホール506に施される。次に、直径d2を有する第2ホール510が、ターゲット導電層Tのやや下までバックドリルで穿孔され、ここでd2はd1よりも大きい。第2ホール510をバックドリルで穿孔した後、電解めっき512が第1ホール506に施される。
5A-5D are diagrams illustrating various manufacturing steps for forming plated through holes (or vias) to remove long stubs in a printed circuit board, according to one aspect. In the
図6は、一態様による、めっきスルーホールを形成して、ラミネートPCB内の長いスタブを除去する方法を示す。この方法において、第1直径を有する第1ドリルを用いて、PCBの上表面から、プリント回路基板中の所定の深さまで、第1直径を有する第1ホールが穿孔される(602)。所定の深さは例えば、PCBの半分の深さまでであってもよい。次に、第2直径を有する第2ホールが、PCBの残りの部分を通じてPCBの下表面まで穿孔され(604)、スルーホールが作製または形成される。第2直径は第1直径より小さくてもよい。次に、第1ホールおよび第2ホールが導電材料によりめっきされる(606)。次に、第3直径を有する第3ホールが、上表面から第1ホールおよび第2ホールを通じてPCBの下表面へと穿孔され、第3直径は第2直径より大きく、第1直径より小さい(608)。第3直径が第2直径より大きく、第1直径より小さいため、第3ホールが穿孔されるとき、第2ホールの内表面からめっき材料が除去される。つまり、スタブが除去できる。結果として、上部導電部分と下部非導電部分を有するスルーホールが形成される。 FIG. 6 illustrates a method of forming plated through holes to remove long stubs in a laminated PCB, according to one aspect. In this method, a first hole having a first diameter is drilled (602) from a top surface of the PCB to a predetermined depth in the printed circuit board using a first drill having a first diameter. The predetermined depth may be, for example, up to half the depth of the PCB. A second hole having a second diameter is then drilled (604) through the remainder of the PCB to the bottom surface of the PCB to create or form a through hole. The second diameter may be smaller than the first diameter. Next, the first hole and the second hole are plated with a conductive material (606). Next, a third hole having a third diameter is drilled from the upper surface through the first hole and the second hole to the lower surface of the PCB, the third diameter being greater than the second diameter and less than the first diameter (608). ). Since the third diameter is larger than the second diameter and smaller than the first diameter, the plating material is removed from the inner surface of the second hole when the third hole is drilled. That is, the stub can be removed. As a result, a through hole having an upper conductive portion and a lower non-conductive portion is formed.
別の態様において、図7は、一態様による、めっきスルーホールを形成して、ラミネートPCB内の長いスタブを除去する方法を示す図である。この方法において、第1直径を有する第1ホールが、PCBの下表面から、プリント回路基板中の所定の深さまで、第1直径を有する第1ドリルで穿孔される(702)。例えば、所定の深さはPCB内の半分までであってもよい。次に、PCBの上表面を通じてPCBの第1ホールへ、第2直径を有する第2ホールが穿孔される(704)。第1直径は第2直径より小さい。次に、第1ホールと第2ホールは導電材料によりめっきされる(706)。次に、第3直径を有する第3ホールが、上表面から、第1ホールと第2ホールを貫通して、PCBの下表面まで穿孔され、第3直径は第2直径より小さく、第1直径より大きい(708)。第3直径が第2直径より小さく、第1直径より大きいため、第3ホールが穿孔されると、第1ホールの内表面からめっき材料が除去される。つまり、スタブが除去できる。結果として、上部導電部分と下部非導電部分を有するスルーホールが形成される。 In another aspect, FIG. 7 illustrates a method of forming plated through holes to remove long stubs in a laminated PCB, according to one aspect. In the method, a first hole having a first diameter is drilled from a lower surface of the PCB to a predetermined depth in the printed circuit board with a first drill having a first diameter (702). For example, the predetermined depth may be up to half within the PCB. A second hole having a second diameter is then drilled (704) through the top surface of the PCB and into the first hole in the PCB. The first diameter is smaller than the second diameter. Next, the first and second holes are plated with a conductive material (706). Then, a third hole having a third diameter is drilled from the upper surface, through the first hole and the second hole, to the lower surface of the PCB, where the third diameter is less than the second diameter. Greater than (708). Since the third diameter is smaller than the second diameter and larger than the first diameter, when the third hole is drilled, the plating material is removed from the inner surface of the first hole. That is, the stub can be removed. As a result, a through hole having an upper conductive portion and a lower non-conductive portion is formed.
さらなる別の態様において、図8は、一態様による、めっきスルーホールを形成して、ラミネートPCB内の長いスタブを除去する方法を示す図である。第1直径を有する第1ホールが、PCBの上表面から、プリント回路基板中の所定の深さまで、第1直径を有する第1ドリルで穿孔される(802)。例えば、所定の深さはPCBの半分までであってもよい。次に、第1ホールを通じてPCBの下表面へ、第2直径を有する第2ホールが穿孔される(804)。第2直径は第1直径より小さい。次に、第1ホールと第2ホールは、無電解触媒めっきや無電解銅などの、薄い導電材料によりめっきされる(806)。次に、第3直径を有する第3ホールが、PCBの第1ホールと第2ホールを貫通して穿孔され、第3直径は第2直径より大きく、第1直径より小さい(808)。その後、例えば銅などの導電材が、電解めっきにより残りの導電領域に添加される(810)。第3直径は第2直径より大きく、第1直径より小さいため、第3ホールは導電材料がめっきされることを防ぎ、電解めっきのために、第1ホールの内表面から薄いベース導電材を除去する。つまりスタブを防ぐことができる。結果として、上部導電部分と下部非導電部分を有するスルーホールが形成される。 In yet another aspect, FIG. 8 illustrates a method of forming plated through holes to remove long stubs in a laminated PCB, according to one aspect. A first hole having a first diameter is drilled (802) with a first drill having a first diameter from the top surface of the PCB to a predetermined depth in the printed circuit board. For example, the predetermined depth may be up to half the PCB. A second hole having a second diameter is then drilled (804) through the first hole to the lower surface of the PCB. The second diameter is smaller than the first diameter. Next, the first and second holes are plated with a thin conductive material such as electroless catalytic plating or electroless copper (806). Next, a third hole having a third diameter is drilled through the first and second holes of the PCB, the third diameter being greater than the second diameter and less than the first diameter (808). Thereafter, a conductive material such as copper is added to the remaining conductive areas by electroplating (810). Since the third diameter is larger than the second diameter and smaller than the first diameter, the third hole prevents the conductive material from being plated, and the thin base conductive material is removed from the inner surface of the first hole for electrolytic plating. To do. That is, stubs can be prevented. As a result, a through hole having an upper conductive portion and a lower non-conductive portion is formed.
さらなる別の態様において、図9は、一態様による、めっきスルーホールを形成して、ラミネートPCB内の長いスタブを除去する方法を示す図である。この方法において、第1直径を有する第1ホールが、PCBの下表面から、プリント回路基板中の所定の深さまで、第1直径を有する第1ドリルで穿孔される(902)。例えば、所定の深さはPCBの半分までであってもよい。次に、PCBの上表面を通じてPCBの第1ホールへ、第2直径を有する第2ホールが穿孔される(904)。第2直径は第1直径より大きい。次に、第1ホールと第2ホールは、無電解触媒めっきや無電解銅などの、薄い導電材料によりめっきされる(906)。次に、第3直径を有する第3ホールが、PCBの第1ホールと第2ホールを貫通して穿孔され、第3直径は第2直径より大きく、第1直径より小さい(908)。その後、例えば銅などの導電材が、電解めっきにより残りの導電領域に添加される(910)。第3直径は第1直径より大きく、第2直径より小さいため、第3ホールは導電材料がめっきされることを防ぎ、電解めっきのために、第1ホールの内表面から薄いベース導電材を除去する。つまりスタブ生成を防ぐことができる。結果として、上部導電部分と下部非導電部分を有するスルーホールが形成される。 In yet another aspect, FIG. 9 illustrates a method of forming plated through holes to remove long stubs in a laminated PCB, according to one aspect. In this method, a first hole having a first diameter is drilled (902) with a first drill having a first diameter from the bottom surface of the PCB to a predetermined depth in the printed circuit board. For example, the predetermined depth may be up to half the PCB. Next, a second hole having a second diameter is drilled (904) through the top surface of the PCB and into the first hole of the PCB. The second diameter is larger than the first diameter. Next, the first and second holes are plated with a thin conductive material such as electroless catalytic plating or electroless copper (906). Next, a third hole having a third diameter is drilled through the first and second holes of the PCB, the third diameter being greater than the second diameter and less than the first diameter (908). A conductive material, such as copper, is then added to the remaining conductive areas by electroplating (910). Since the third diameter is larger than the first diameter and smaller than the second diameter, the third hole prevents the conductive material from being plated, and the thin base conductive material is removed from the inner surface of the first hole for electrolytic plating. To do. That is, stub generation can be prevented. As a result, a through hole having an upper conductive portion and a lower non-conductive portion is formed.
「短いスタブの除去」
図10A−10Gを参照すると、ラミネートプリント回路基板(PCB)1001中の、めっきスルーホール(またはビア)1000の形成のための様々な製造工程が示されている。PCB1001は上表面1001aおよび1001bを有する。スルーホール1000は上部導電部分1002と下部非導電部分1004を有する。
"Short Stub Removal"
10A-10G, various fabrication steps for forming plated through holes (or vias) 1000 in a laminated printed circuit board (PCB) 1001 are shown.
以下に説明されるように、3つの穿孔工程がめっきスルーホールを形成するために用いられる。第1工程では、第1直径d1を有する第1ドリル1008を用いて、PCBの下表面1001bから所定の深さまで、第1ホール1006が穿孔される。第1ホール1006は、例えばPCB1001中のターゲット層をちょうど超えたところまで穿孔される。(図10Aおよび10B参照)
As described below, three drilling steps are used to form plated through holes. In the first step, the
次に、第2直径d2を有する第2ドリル1012を用いて、上表面1001aから第1ホール1006の頂部まで、第2ホール1010が穿孔され、ここでd2はd1より大きい(図10Cおよび10D参照)。その後、ホール1006および1010の内表面は導電材料1013によりめっきされる(図10Eおよび10F参照)。
A
図10Fを参照すると、第1および第2ホール1006,1010がめっき1011された後、第3直径d3を有する第3ドリル1014が、第1および第2ホール1006,1010を通過(穿孔)する。第3直径は第1直径d1より大きい。第3ドリル1014は第1ホール1006より大きい直径であるが、第2ホール1010より小さい直径を有するため、第2ホール1010の導電材料はそのまま残されるが、第1ホール1006上の導電材料のほとんどは除去され、つまりスタブ領域が除去される。図10Gに示されるように、第3ドリル1014はめっきされた第1ホール1006を完全に貫通して穿孔しなくてもよく、第1ホール1006の内表面上に導電材料のわずかな部分、または小さなスタブ1016を残してもよい。小さなスタブ1016が残ってもよいのは、PCBの下表面1001bから上方向に穿孔する際、ドリルビットには圧力がなく、変動および銅の剥離が生じるためである。また、短いドリルは、長いドリルと比較してより高い深さ精度を有するため、スタブ長さを短いドリルを用いてコントロールすることで、長いドリルを用いた場合と比較して、より短いスタブ長さを提供しうる。たとえば、この工程は、第2ドリルでスタブ長さをコントロールしている図2および図3のように、第3ドリルが上部ホール1010から下部ホール1006へと穿孔された際、より短いスタブ長さを提供しうる。結果として、スルーホール1000は、図10Gに示されているように、上部導電部分1002と下部非導電部分1004と、小さなスタブ1016を有する(図10G)。
Referring to FIG. 10F, after the first and
選択的に、第1工程において、第1ホール1010が穿孔されてもよく、つまりPCBの上表面1001aから、第1直径d1を有する第1ドリル1012を用いて、所定の深さに穿孔される。第1ホール1010は、PCB1001中のターゲット層のちょうど手前まで穿孔されてもよい。次に、第2直径d2を有する第2ドリル1008を用いて、下表面1001bから第1ホール1010の底部へと、第2ホール1006が穿孔され、ここでd2はd1より小さい(図10D参照)。その後、ホール1006および1010の内表面は次に導電材料によりめっきされる(図10Eおよび10F)。
Alternatively, in the first step, the
図10Fを参照すると、第1および第2ホール1010,1006がめっき1011された後、第3直径d3を有する第3ドリル1014が、第1および第2ホール1006,1010を通過(穿孔)する。第3直径は第2直径d2より大きい。第3ドリル1014は、第2ホール1006より大きい直径であるが、ホール1010より小さい直径を有するため、第1ホール1010の導電材料はそのまま残されるが、第2ホール1006上の導電材料のほとんどは除去され、つまりスタブ領域が除去される。図10Gに示されるように、第3ドリル1014はめっきされた第1ホール1006を完全に貫通して穿孔を行わなくてもよく、第2ホール1006の内表面上のめっきレジストのわずかな部分、または小さなスタブ1016を残してもよい。小さなスタブ1016が残ってもよいのは、PCBの下表面1001bから上方向に穿孔する際、ドリルビットには圧力がなく、変動および銅の剥離が生じるためである。また、短いドリルは、長いドリルと比較してより高い深さ精度を有するため、スタブ長さを短いドリルを用いてコントロールすることで、長いドリルを用いた場合と比較して、より短いスタブ長さを提供しうる。たとえば、この工程は、長い第2ドリルでスタブ長さをコントロールしている図2および図3のように、第3ドリルを用いて、第2(または上部)ホール1010から第1(または底部)ホール1006へと穿孔する場合と比べて、より短いスタブを提供する。結果として、スルーホール1000は、図10Gに示されているように、上部導電部分1002と下部非導電部分1004と、小さなスタブ1016を有する(図10G)。
Referring to FIG. 10F, after the first and
図11A1,11A2,11B−11Gは、一態様による、めっきスルーホール(またはビア)1100を形成して、プリント回路基板(PCB)1101中の短いスタブを除去するための様々な製造工程を示す図である。プリント回路基板は上表面1101aおよびこれと反対側の下表面1101bを有する。
11A1, 11A2, 11B-11G illustrate various manufacturing steps for forming plated through holes (or vias) 1100 to remove short stubs in a printed circuit board (PCB) 1101 according to one aspect. Is. The printed circuit board has an
PCB1100中で、信号がPTHを通過する位置、または第1層1102が第2層1104と接続される位置は、ターゲット導電層(T)として表せる。一態様において、第1層1102は、長いドリルを用いて穿孔された上部ホール1108を含んでもよく、第2層1104は、短いドリルを用いて穿孔された下部ホール1106を含んでもよい。長いドリルは、第1層1102の底からめっきされる前のターゲット層Tまでの距離より短い、または等しい長さを有する。
In the PCB 1100, a position where a signal passes through PTH or a position where the
図11A−1に示されているように、下部ホール1106は、直径d1を有する短いドリルを用いて、下部ホール1106の頂部がターゲット層Tのやや上となるように形成されてもよい。言い換えると、短いドリルは、第1層1104から上方向に穿孔していく際に、ターゲット層Tを貫通する。次に、直径d2を有する長いドリルを用いて、上表面1101aから下部ホール1106の頂部まで、上部ホール1008を穿孔してもよく、ここでd2はd1より大きい(図11B−1参照)。次に、上部および下部ホール1108および1106の内表面は、導電材料によりめっき1112される(図11C)。
As shown in FIG. 11A-1, the
上部および下部ホール1108および1106がめっき1112された後、d1より大きいがd2より小さい直径d3を有する第3ホール1114が、ターゲット層Tの少し下までバックドリルされる。d3はd1より大きいため、上部ホール1108の導電材料1112はそのまま残されるが、下部ホール1106上の導電材料のほとんどは除去され、つまりスタブ領域が除去される。図11Dに示されるように、第3ホール1114はめっきされた下部ホール1106を完全に貫通して穿孔を行わなくてもよく、第1ホール1106の内表面上のめっきレジストのわずかな部分、または小さなスタブ1116を残してもよい。小さなスタブ1116が残ってもよいのは、PCBの下表面1101bから上方向に穿孔する際、ドリルビットには圧力がなく、変動および銅の剥離が生じるためである。また、短いドリルは、長いドリルと比較してより高い深さ精度を有するため、スタブ長さを短いドリルを用いてコントロールすることで、長いドリルを用いた場合と比較して、より短いスタブ長さを提供しうる。たとえば、この工程は、長い第2ドリルでスタブ長さがコントロールされる図2および図3のように、第3ドリルを用いて、上部ホール1108から下部ホール1106へと穿孔する場合と比べて、より短いスタブを提供する。結果として、スルーホール1100は、図11Dに示されているように、上部導電部分と下部非導電部分と、小さなスタブ1116を有する。
After the upper and
選択的に、図11A−2に示されているように、長いドリルを用いて、最初にターゲット層Tまで、上部ホール1108を穿孔してもよい。次に、上部ホール1108を、このホールがターゲット層Tで、またはこの層の下で、下部ホール1106と接続するように穿孔するために、短いドリルを用いてもよい。次に、直径d2を有する短いドリルを用いて、下表面1101bから下部ホール1106の底まで、下部ホール1106を穿孔してもよく、ここでd2はd1より小さい(図12−B参照)。次に、上部および下部ホール1108および1106の内表面は、導電材料によりめっき1112される(図11C)。
Alternatively, a long drill may be used to drill the
上部および下部ホール1108および1106がめっき1112された後、d1より大きいがd2より小さい直径d3を有する第3ホール1114が、ターゲット層Tの少し下までバックドリルされる。d3はd1より大きいため、上部ホール1108の導電材料1112はそのまま残されるが、下部ホール1106上の導電材料のほとんどは除去され、つまりスタブ領域が除去される。図11Dに示されるように、第3ホール1114はめっきされた下部ホール1106を貫通して穿孔を行わなくてもよく、第1ホール1106の内表面上のめっきレジストのわずかな部分、または小さなスタブ1116を残してもよい。小さなスタブ1116が残ってもよいのは、PCBの下表面1101bから上方向に穿孔する際、ドリルビットには圧力がなく、変動および銅の剥離が生じるためである。また、短いドリルは、長いドリルと比較してより高い深さ精度を有するため、スタブ長さを短いドリルを用いてコントロールすることで、長いドリルを用いた場合と比較して、より短いスタブ長さを提供しうる。たとえば、この工程は、長い第2ドリルでスタブ長さがコントロールされる図2および図3のように、第3ドリルを用いて、上部ホール1108から下部ホール1106へと穿孔する場合と比べて、より短いスタブを提供する。結果として、スルーホール1100は、図11Dに示されているように、上部導電部分と下部非導電部分と、小さなスタブ1116を有する。
After the upper and
図12は、一態様による、ラミネートPCBにめっきスルーホールを形成する方法を示す図である。この方法において、第1直径を有する第1ホールが、PCBの下表面から、所定の深さまで、第1直径を有する第1ドリルで穿孔される(1202)。例えば、所定の深さはPCB内の半分までであってもよい。次に、PCBの上表面から第1ホールの頂部へ、第2直径を有する第2ドリルで、第2ホールが穿孔され、第2直径は第1直径より大きい(1204)。次に、第1ホールと第2ホールは導電材料によりめっきされる(1206)。次に、第3直径を有する第3ホールが、PCBの下表面から、第1ホールまで第3ドリルにより穿孔され、第3直径は第1直径より大きい(1208)。第3直径が第1直径より大きく、第2直径より小さいため、第3ホールが穿孔されると、第1ホールの内表面からめっき材料が除去される。つまり、スタブが除去できる。結果として、上部導電部分と下部非導電部分を有するスルーホールが形成される。 FIG. 12 is a diagram illustrating a method of forming plated through holes in a laminated PCB, according to one aspect. In this method, a first hole having a first diameter is drilled 1202 from a lower surface of the PCB to a predetermined depth with a first drill having a first diameter. For example, the predetermined depth may be up to half within the PCB. A second drill having a second diameter is then drilled from the top surface of the PCB to the top of the first hole, the second hole being greater than the first diameter (1204). Next, the first hole and the second hole are plated with a conductive material (1206). Next, a third hole having a third diameter is drilled from the lower surface of the PCB to the first hole with a third drill, the third diameter being larger than the first diameter (1208). Since the third diameter is larger than the first diameter and smaller than the second diameter, when the third hole is drilled, the plating material is removed from the inner surface of the first hole. That is, the stub can be removed. As a result, a through hole having an upper conductive portion and a lower non-conductive portion is formed.
別の態様において、図13に示されているように、第1直径を有する第1ドリルを用いて、PCBの上表面から所定の深さまで、第1直径を有する第1ホールが穿孔される(1302)。例えば、所定の深さはPCB内の半分までであってもよい。次に、第2直径を有する第2ドリルを用いて、PCBの第1ホールを通じて、第1ホールの底まで第2ホールが穿孔され、ここで第2直径は第1直径より小さい(1304)。次に、第1ホールおよび第2ホールは導電材料によりめっきされる(1306)。次に、第3ドリルを用いて、PCBの下表面から第1ホールへ、第3直径を有する第3ホールが穿孔され、第3直径は第2直径より大きい(1308)。第3直径が第2直径より大きいため、第3ホールが穿孔されると、第2ホールの内表面からめっき材料が除去される。つまり、スタブが除去される。結果として、上部導電部分と下部非導電部分を有するスルーホールが形成される。 In another aspect, as shown in FIG. 13, a first drill having a first diameter is used to drill a first hole having a first diameter from the upper surface of the PCB to a predetermined depth ( 1302). For example, the predetermined depth may be up to half within the PCB. A second drill having a second diameter is then used to drill a second hole through the first hole in the PCB to the bottom of the first hole, where the second diameter is less than the first diameter (1304). Next, the first hole and the second hole are plated with a conductive material (1306). A third drill is then used to drill a third hole having a third diameter from the lower surface of the PCB to the first hole, the third diameter being greater than the second diameter (1308). Since the third diameter is larger than the second diameter, when the third hole is drilled, the plating material is removed from the inner surface of the second hole. That is, the stub is removed. As a result, a through hole having an upper conductive portion and a lower non-conductive portion is formed.
別の態様において、図14に示されているように、第1直径を有する第1ドリルを用いて、PCBの下表面から所定の深さまで、第1ホールが穿孔される(1402)。例えば、所定の深さはPCB内の半分までであってもよい。次に、第2直径を有する第2ドリルを用いて、PCB上表面から、第1ホールの頂部または上端まで、第2ホールが穿孔され、ここで第2直径は第1直径より大きい(1404)。次に、第1ホールおよび第2ホールは、無電解めっき触媒や、無電解銅などの、薄い導電材料によりめっきされる(1406)。次に、第3ドリルを用いて、PCBの下表面から第1ホールへ、第3直径を有する第3ホールが穿孔され、ここで第3直径は第1直径より大きい(1408)。その後、電解めっきにより、銅などの導電材料を残りの導電領域に添加する(1410)。第3直径が第1直径より大きいため、第3ホールが穿孔されると、第1ホールの内表面からめっき材料が除去される。つまり、スタブが除去される。結果として、上部導電部分と下部非導電部分を有するスルーホールが形成される。 In another aspect, as shown in FIG. 14, a first hole having a first diameter is used to drill a first hole (1402) from the lower surface of the PCB to a predetermined depth. For example, the predetermined depth may be up to half within the PCB. A second drill having a second diameter is then used to drill a second hole from the top surface of the PCB to the top or top of the first hole, where the second diameter is larger than the first diameter (1404). .. Next, the first hole and the second hole are plated with a thin conductive material such as an electroless plating catalyst or electroless copper (1406). A third drill is then used to drill a third hole having a third diameter from the lower surface of the PCB to the first hole, where the third diameter is greater than the first diameter (1408). Then, a conductive material such as copper is added to the remaining conductive regions by electrolytic plating (1410). Since the third diameter is larger than the first diameter, when the third hole is drilled, the plating material is removed from the inner surface of the first hole. That is, the stub is removed. As a result, a through hole having an upper conductive portion and a lower non-conductive portion is formed.
別の態様において、図15に示されているように、第1直径を有する第1ドリルを用いて、PCBの上表面から所定の深さまで、第1ホールが穿孔される(1502)。例えば、所定の深さはPCB内の半分までであってもよい。次に、第2直径を有する第2ドリルを用いて、第1ホールを通じて、第1ホールの底部まで第2ホールが穿孔され、ここで第2直径は第1直径より小さい(1504)。次に、第1ホールおよび第2ホールは、無電解めっき触媒や、無電解銅などの、薄い導電材料によりめっきされる(1506)。次に、第3ドリルを用いて、PCBの下表面から第1ホールへ、第3直径を有する第3ホールが穿孔され、ここで第3直径は第2直径より大きい(1508)。その後、電解めっきにより、銅などの導電材料を残りの導電領域に添加する(1510)。第3直径が第1直径より大きく、第2直径より小さいため、第3ホールが穿孔されると、第2ホールの内表面からめっき材料が除去される。つまり、スタブが除去される。結果として、上部導電部分と下部非導電部分を有するスルーホールが形成される。 In another aspect, as shown in FIG. 15, a first hole having a first diameter is used to drill a first hole (1502) from the top surface of the PCB to a predetermined depth. For example, the predetermined depth may be up to half within the PCB. Next, a second drill having a second diameter is used to drill a second hole through the first hole to the bottom of the first hole, where the second diameter is less than the first diameter (1504). The first and second holes are then plated with a thin conductive material such as electroless plating catalyst or electroless copper (1506). A third drill is then used to drill a third hole having a third diameter from the lower surface of the PCB to the first hole, where the third diameter is greater than the second diameter (1508). Then, a conductive material such as copper is added to the remaining conductive regions by electrolytic plating (1510). Since the third diameter is larger than the first diameter and smaller than the second diameter, when the third hole is drilled, the plating material is removed from the inner surface of the second hole. That is, the stub is removed. As a result, a through hole having an upper conductive portion and a lower non-conductive portion is formed.
「スタブのないビアの形成」
別の態様において、本明細書は、スタブのないビアを形成するために、PCB内で異なる直径のドリルと、接続内層トレース(ターゲット層)を有する、導電材料が充填されたコアとを用いる方法を提供する。図16A−16Hは、一態様による、スタブのないビアを形成するために、PCB内で異なる直径を有するドリルと、接続内層トレース(ターゲット層)を有する導電材料が充填されたコアとを用いて、めっきスルーホール(またはビア)を形成するための様々な製造工程を示す図である。
"Stubless Via Formation"
In another aspect, the present disclosure describes a method of using different diameter drills in a PCB and a conductive material filled core having connecting inner layer traces (target layers) to form stubless vias. I will provide a. 16A-16H use drills having different diameters in a PCB and a core filled with conductive material having connecting inner layer traces (target layers) to form stubless vias, according to one aspect. FIG. 6 is a diagram showing various manufacturing steps for forming a plated through hole (or a via).
この方法において、PCB1600内の組み込まれた導電材料を貫通して、PCB1600の上表面1600aおよび下表面1600bを貫通して穿孔するために、4つの異なるドリルサイズが用いられてもよい。先ず、コア1604に直径d1を有する第1ホール1602が穿孔され(図16A−16D参照)、例えば導電性ペーストや銅めっきなどの導電材料1606で充填される。次に、ラミネート後に第2ホール1608が、直径d2をもって、組み込まれた導電材料1606に到達するまで穿孔され、ここで第2ホール1608は第1ホール1602より大きい。次に、直径d3を有する第3ホール1610が、第2ホール1608を通じて穿孔され、ここで直径d3はd1およびd2より小さい。次に、第2および第3ホール1608,1610は、銅などの導電材料1612によりめっきされる。次に、第2ホール1608を通じて穿孔し、直径d4を有する第4ホール1614を形成することで、第3ホール1610の表面からめっき導電材料が除去され、ここでd4はd3より大きく、d1およびd2より小さい(図16E−16H参照)。
In this method, four different drill sizes may be used to drill through the embedded conductive material within the
別の態様において、本明細書は、PCB内で異なる直径を有するドリルと、接続内層トレース(ターゲット層)を有する、導電材料が充填されたコアと、隣接する導電材料が充填されたプリプレグとを用いて、スタブのないビアを形成するための方法を提供する。図17A−17Hは、一態様による、スタブのないビアを形成するために、PCB内で異なる直径を有するドリルと、接続内層トレース(ターゲット層)を有する導電材料が充填されたコアと、隣接する導電材料が充填されたプリプレグとを用いて、めっきスルーホール(またはビア)を形成するための様々な製造工程を示す図である。 In another aspect, the present description describes a drill having different diameters within a PCB, a core filled with conductive material having connecting inner layer traces (target layers), and an adjacent conductive material filled prepreg. Used to provide a method for forming a stubless via. 17A-17H show adjacent drills having different diameters in a PCB and cores filled with a conductive material having connecting inner layer traces (target layers) to form stubless vias, according to one aspect. FIG. 6 is a diagram showing various manufacturing steps for forming a plated through hole (or a via) using a prepreg filled with a conductive material.
この方法において、PCB1700内の組み込まれた導電材料を貫通して、PCB1700の上表面1700aおよび下表面1700bを貫通して穿孔するために、4つの異なるドリルサイズが用いられてもよい。先ず、コア1704およびプリプレグ1706に直径d1を有する第1ホール1702が穿孔され、例えば導電性ペーストや銅めっきなどの導電材料1708で充填される。次に、ラミネート後に第2ホール1710が、直径d2をもって、組み込まれた導電材料1708に到達するまで穿孔され、ここで第2ホール1710は第1ホール1702より大きい。次に、直径d3を有し、第2ホール1710より小さい第3ホール1712が、第2ホール1710を通じて穿孔され、ここで直径d3はd1およびd2より小さい。次に、第2ホール1710および第3ホール1712は、銅などの導電材料1714によりめっきされる。次に、第2ホール1710を通じて穿孔し、直径d4を有する第4ホール1716を形成することで、第3ホール1712の表面からめっき導電材料が除去され、ここでd4はd3より大きく、d1およびd2より小さい(図17E−17H参照)。
In this method, four different drill sizes may be used to drill through the embedded conductive material in the
別の態様において、本明細書は、PCB内で異なる直径を有するドリルと、接続内層トレース(ターゲット層)を有する、導電材料が充填された複数のコアと、隣接する導電材料が充填されたプリプレグとを用いて、スタブのないビアを形成するための方法を提供する。図18A−18Hは、一態様による、スタブのないビアを形成するために、導電材料が充填されたコアの間に、導電材料が充填されたプリプレグと、接続内層トレース(ターゲット層)を有するPCB内に、異なる直径を有するドリルを用いて、めっきスルーホール(またはビア)を形成するための様々な製造工程を示す図である。 In another aspect, the present description describes a drill having different diameters in a PCB, a plurality of cores filled with conductive material having connecting inner layer traces (target layers), and adjacent conductive material filled prepregs. And are used to provide a method for forming stubless vias. 18A-18H illustrate a PCB having conductive material filled prepreg and a connection inner layer trace (target layer) between cores filled with conductive material to form stubless vias, according to one aspect. FIG. 4 illustrates various manufacturing steps for forming plated through holes (or vias) using drills having different diameters therein.
この方法において、PCB1800内の組み込まれた導電材料を貫通して、PCB1800の上表面1800aおよび下表面1800bを貫通して穿孔するために、3つの異なるドリルサイズが用いられてもよい。先ず、コア1804およびプリプレグ1806に直径d1を有する第1ホール1802が穿孔され、例えば導電性ペーストや銅めっきなどの導電材料1808で充填される。次に、ラミネート後に第2ホール1810が、直径d2をもって、組み込まれた導電材料1808に到達するまで穿孔される。次に、直径d3を有する第3ホール1812が、第2ホール1810を通じて穿孔され、ここで直径d3はd1およびd2より小さい。次に、第2および第3ホール1810,1812は、銅などの導電材料1814によりめっきされる。次に、第2ホール1810を通じて下へ穿孔し、直径d4を有する第4ホール1816を形成することで、第3ホール1812の表面からめっき導電材料が除去され、ここでd4はd3より大きく、d1およびd2より小さい。(図18E−18H参照)。
In this method, three different drill sizes may be used to drill through the embedded conductive material within the
図19A−19Gは、一態様による、スタブのないビアを形成するために、導電材料が充填されたプリプレグと、固いコアと、接続内層トレース(ターゲット層)を有するPCB内に、異なる直径を有するドリルを用いて、めっきスルーホール(またはビア)を形成するための様々な製造工程を示す図である。 19A-19G have different diameters in a PCB with a prepreg filled with a conductive material, a solid core, and a connecting inner layer trace (target layer) to form a stubless via, according to one aspect. FIG. 6 illustrates various manufacturing steps for forming plated through holes (or vias) using a drill.
この方法において、PCB1900内の組み込まれた導電材料を貫通して、PCB1900の上表面および下表面を貫通して穿孔するために、4つの異なるドリルサイズが用いられる。直径d1を有する第1ホール1902が、プリプレグ1906に穿孔され、導電性ペーストなどの導電材料1908で充填される。
In this method, four different drill sizes are used to drill through the embedded conductive material within the
次に、ラミネート後に第2ホール1910が、直径d2をもって、組み込まれた導電材料1908の上面に到達するまで穿孔される。次に、直径d3を有する第3ホール1912が穿孔され、ここで直径d3はd1およびd2より小さい。次に、第2ホール1910および第3ホール1912は、銅などの導電材料1914によりめっきされる。その後、第3ホール1912の内表面から導電材料を除去するために、第3ホール1912はバックドリルされ、直径d4を有する第4ホールが形成され、ここでd4はd3より大きく、d1より小さい(図19E−19G参照)。
Then, after lamination, a
図20A−20Hは、一態様による、スタブのないビアを形成するために、導電材料が充填されたコア2006と中空ではないコア2008との間の導電材料が充填されたプリプレグ2004と、接続内層トレース(ターゲット層)とを有するPCB内に、異なる直径を有するドリルを用いて、めっきスルーホール(またはビア)を形成するための様々な製造工程を示す図である。
20A-20H illustrate a conductive material filled
この方法において、PCB2000の上表面および下表面を貫通して穿孔し、PCB2000に組み込まれた導電材料を貫通するため、5つの異なる大きさのドリルが用いられる。それぞれ直径d1,d2を有する第1ホール2002および第2ホール2003が、プリプレグ2004とコア2006に穿孔され(図20A)、導電性ペーストや銅めっきなど導電材料2010で充填され、コア2006上に内層回路が形成される(図20B)。その後、コアおよびプリプレグ内の積層導電性ペーストを揃え、PCB2000を形成するために、コアとプリプレグはラミネートされる(図20D)。
In this method, five different size drills are used to drill through the top and bottom surfaces of
次に、ラミネート後に、導電材料2010の上面に到達するまで、直径d3を有する第3ホール2012が穿孔される。次に、直径d4を有する第4ホール2014が穿孔され、ここでd4はd3より小さい。次に、第3ホール2012と第4ホール2014は、銅などの導電材料2016でめっきされる。次に、導電材料を除去するために、第4ホール2014はバックドリルされ、直径d5を有する第5ホールが形成され、ここでd5はd4より大きく、d3より小さい(図20E−20H参照)。選択的に、第5ドリルは、導電性シード処理の後、電解めっきの前に施されてもよい。
Next, after lamination, a
別の態様において、本明細書は、PCB内で異なる直径を有するドリルと、接続内層トレース(ターゲット層)を有する導電材料が充填されたコアと、隣接する導電材料が充填されたプリプレグを用いて、スタブのないビアを形成する方法を提供する。図21A−21Hは、一態様による、スタブのないビアを形成するために、PCB内で異なる直径を有するドリルと、接続内層トレース(ターゲット層)を有する導電材料が充填された複数のコアと、隣接する導電材料が充填されたプリプレグを用いて、めっきスルーホール(またはビア)を形成するための様々な製造工程を示す図である。 In another aspect, the present specification uses a drill having different diameters in a PCB, a core filled with a conductive material having connecting inner layer traces (target layers), and a prepreg filled with an adjacent conductive material. , A method of forming a stubless via is provided. 21A-21H illustrate drills having different diameters within a PCB and a plurality of cores filled with conductive material having connecting inner layer traces (target layers) to form stubless vias, according to one aspect. FIG. 6 is a diagram showing various manufacturing steps for forming a plated through hole (or a via) using a prepreg filled with an adjacent conductive material.
この方法において、PCB2100の上表面と下表面を貫通して穿孔し、PCB2100に組み込まれた導電材料を貫通して穿孔するために、6つの異なるドリルサイズが用いられる。コア2104bに、直径d2を有するホール2102bが穿孔され、第1および第2プリプレグ2104aおよび2104cに、それぞれ直径d1,d3を有するホール2102a,2102cが穿孔され、導電性ペーストや銅めっきなどの導電材料2106で充填される。コア2104bは、表面2108の表面上の回路上に形成される。これらの材料は、PCB2100を製造するためにラミネートされ、導電材料が充填されたホールを整列させる。次に、直径d4を有する第4ホール2110が、ラミネート後に、組み込まれた導電材料に2106に到達するまで穿孔される。次に、直径d5を有する第5ホール2112が、PCB2100および組み込まれた導電材料2108を通じて穿孔され、第4ホール2110および第5ホール2112は、銅などの導電材料2114によりめっきされる。次に、第4ホール2110中の導電材料を保持しながら、第5ホール2112から導電材料を除去するために、第5ホール2112はバックドリルされ、直径d6を有する第6ホール2116が形成され、ここで、d6はd5より大きく、d1,d2,d3,d4より小さい(図21E−21H参照)。選択的に、バックドリルは、例えば無電解めっき触媒または無電解銅などの、電解めっきのための導電性シード処理の後、電解めっきの前に施されてもよい。
In this method, six different drill sizes are used to drill through the top and bottom surfaces of
「高アスペクト比を有するめっきスルーホールの形成」
図22A−22Gを参照すると、これは一態様による、プリント回路基板(PCB)2201中に、高アスペクト比を有するめっきスルーホール(またはビア)2220を形成するための様々な製造工程を示す図である。
"Formation of plated through holes with high aspect ratio"
22A-22G, which illustrate various manufacturing steps for forming plated through holes (or vias) 2220 having a high aspect ratio in a printed circuit board (PCB) 2201, according to one aspect. is there.
以下に説明されるように、このめっきスルーホールを形成するためには、3つの穿孔ステップ工程が用いられる。第1ステップでは、PCBの下表面2201bから、第1直径d1を有する第1ドリル2208を用いて、第1ホール2206が穿孔される。第1ホール2206は、PCB2201を約半分貫通して穿孔される(図22Aおよび22B参照)。次に、第2直径d2を有する第2ドリル2209が用いられ、PCBの上表面2201aから下へ、第1ホール2206の頂部まで、第2ホール2210が形成される。第2ホール2210の終端と第1ホール2206の始点の間にはオフセット2212が形成されてもよい。第1ホール2206と第2ホール2210は一体となって、PCBの垂直方向の長さに全体を通って延びるホールを形成する(図22D参照)。
As described below, three drilling step processes are used to form this plated through hole. In the first step, a
次に、下表面2201bから上方向へ(または選択的に上表面2201aから下方向へ)、第1ホール2206と第2ホール2210を通じて穿孔するために、第3ドリル2214が用いられる。第3ドリル2214は、第1ドリル2208の第1直径d1および第2ドリル2208の第2直径d2より大きい、直径d3を有する。結果として、PCB2201の垂直方向の長さに完全に貫通する、滑らかなホール2216が形成される(図22E−22F参照)。滑らかなホール2216は次に、導電材料でめっき2218され、めっきスルーホール2220を形成する(図22G参照)。
A third drill 2214 is then used to drill upward from
図23は、一態様による、PCB中に、高アスペクト比を有するめっきスルーホールを形成するための様々な製造工程を示す図である。この方法において、第1直径を有する第1ドリルを用いて、PCBの第1表面から、所定の深さまで、第1ホールが穿孔される(2302)。例えば、所定の深さはPCB内の半分までであってもよい。次に、第2直径を有する第2ドリルを用いて、PCBの第2表面から、第1ホールの上端まで、第2ホールが穿孔され、ここで第2表面は第1表面の反対側にある。これらのホールは、ドリル工程の精度により、第2ホールの下端と第1ホールの上端の間に、オフセットが形成されてもよい(2304)。次に、第1及び第2ドリル直径より大きい第3直径を有するドリルを用いて、第1ホールと第2ホールを貫通して、第3ホールが穿孔され、第1ホールと第2ホールの間のオフセットを滑らかにする(2306)。その後、第3ホールは導電材料でめっきされ、めっきスルーホールを形成する(2308)。 FIG. 23 is a diagram illustrating various manufacturing steps for forming plated through holes having a high aspect ratio in a PCB, according to one aspect. In this method, a first hole having a first diameter is used to drill a first hole from a first surface of a PCB to a predetermined depth (2302). For example, the predetermined depth may be up to half within the PCB. A second hole having a second diameter is then used to drill a second hole from the second surface of the PCB to the top of the first hole, where the second surface is opposite the first surface. .. These holes may have an offset formed between the lower end of the second hole and the upper end of the first hole depending on the accuracy of the drilling process (2304). Next, using a drill having a third diameter larger than the first and second drill diameters, a third hole is drilled through the first hole and the second hole, and between the first hole and the second hole. The offset of is smoothed (2306). The third hole is then plated with a conductive material to form a plated through hole (2308).
別の態様において、本明細書は、PCB内に高アスペクト比を有するめっきスルーホールを形成する方法を提供する(図24A−24D参照)。この方法において、PCBの上表面2400aおよび下表面2400bを貫通して穿孔するために、2つの異なるドリルサイズが用いられてもよい。先ず、第1ドリル2404を用いて、PCB2400を通じて半分まで第1ホール2402が穿孔される。次に、第1ドリル2404を用いて、PCB2400の下表面2400bから、第1ホール2402の底まで、第2ホール2406が穿孔される。PCB2400内で、第1ホール2402と第2ホール2406の間に、オフセット2408が形成される。次に第1ホール2402および第2ホール2406の両方を通じて、第3ホール2410を穿孔するために、第2ドリル2408が用いられ、ここで第2ドリル2408は第1ドリル2404より大きい(つまりより大きい直径を有する)。第2ドリル2408が小さいドリル2404より大きな直径を有するため、第1ホール2402および第2ホール2406はガイドとして機能し、大きな直径での穿孔により滑らかになる。次に、ホール2410の内表面には導電材料2412がめっきされ、PCBの垂直方向に延びるめっきスルーホールが形成される。
In another aspect, the specification provides a method of forming a plated through hole having a high aspect ratio in a PCB (see FIGS. 24A-24D). In this method, two different drill sizes may be used to drill through the
特定の代表的な実施例が説明され、これに伴う図面に示されているが、これらの実施例は単に広い発明の説明であって、制限するものではなく、当業者により複数の他の改変が生じうるので、本発明は示され、説明されている特定の構造と配置に限定されないことを理解されたい。 While specific exemplary embodiments have been described and shown in the accompanying drawings, these embodiments are merely broad descriptions of the invention and are not limiting, and a number of other modifications by those skilled in the art. It is to be understood that this invention is not limited to the particular structures and arrangements shown and described as such may occur.
Claims (21)
前記第1層の上部の中に前記ターゲット層を越えて前記第2層を通じてプリント回路基板の上表面の中の所定の深さに、第1直径を有する第1ホールを穿孔するステップと、
前記第1ホールを通じてプリント回路基板の底面へ、第2直径を有する第2ホールを穿孔するステップであって、前記第2ホールは、前記第1層の上部から前記プリント回路基板の底面に延びる、ステップと、
前記第1ホールと前記第2ホールを導電材料によりめっきするステップと、
前記上表面から下方に前記第1ホールおよび前記第2ホールを通じて、前記第1直径よりも小さく前記第2直径よりも大きい第3直径を有する第3ホールを穿孔するステップ
を含むことを特徴とする方法。 A method of forming a plated through hole in a printed circuit board having a second layer on a first layer, the target layer connecting the second layer to the first layer, the method comprising:
Drilling a first hole having a first diameter into the upper portion of the first layer beyond the target layer and through the second layer to a predetermined depth in the upper surface of the printed circuit board;
Drilling a second hole having a second diameter into the bottom surface of the printed circuit board through the first hole, the second hole extending from the top of the first layer to the bottom surface of the printed circuit board. Steps,
Plating the first hole and the second hole with a conductive material;
Drilling a third hole having a third diameter smaller than the first diameter and larger than the second diameter through the first hole and the second hole downward from the upper surface. Method.
前記プリント回路基板の前記下表面から、第1直径を有する第1ホールを穿孔するステップと、
前記プリント回路基板の上表面を通じて前記プリント回路基板の前記第1ホールまで、第2直径を有する第2ホールを穿孔するステップと、
前記第1ホールと前記第2ホールを導電材料でめっきするステップと、
前記第1ホールと前記第2ホールを通じて前記上表面から下方に第3直径を有する第3ホールを穿孔するステップ
を含むことを特徴とする方法。 In a method of forming a plated through hole in a printed circuit board having a lower surface and an upper surface,
Drilling a first hole having a first diameter from the lower surface of the printed circuit board;
Drilling a second hole having a second diameter through the upper surface of the printed circuit board to the first hole of the printed circuit board;
Plating the first hole and the second hole with a conductive material;
Drilling a third hole having a third diameter downwardly from the upper surface through the first hole and the second hole.
前記第2ホールが第1ホールの頂部まで穿孔され、
前記第3直径が前記第1直径および前記第2直径より大きいことを特徴とする方法。 The method of claim 16, further comprising plating the third hole with a conductive material to form a plated through hole.
The second hole is drilled to the top of the first hole,
The method wherein the third diameter is greater than the first diameter and the second diameter.
前記プリント回路基板に第1導電材料を組み込むステップと、
前記プリント回路基板の前記第1表面から下方に第1所定深さまで、第1直径を有する第1ホールを穿孔するステップと、
前記第1ホールを通じて前記第1表面から下方に第2所定深さまで第2直径を有する第2ホールを穿孔するステップと、
前記第1ホールと前記第2ホールを第2導電材料でめっきするステップと、
前記第1ホールおよび前記第2ホールを通じて前記第1表面から下方に第3直径を有する第3ホールを穿孔するステップ
を含むことを特徴とする方法。 In a method of forming a plated through hole in a printed circuit board having a first surface and an opposite second surface,
Incorporating a first conductive material into the printed circuit board;
Drilling a first hole having a first diameter downward from the first surface of the printed circuit board to a first predetermined depth;
Drilling a second hole having a second diameter downward from the first surface to a second predetermined depth through the first hole;
Plating the first hole and the second hole with a second conductive material;
Drilling a third hole having a third diameter downward from the first surface through the first hole and the second hole.
前記第1所定深さが前記上表面から組み込まれた前記第1導電材料までであり、
前記第2所定深さが前記第1表面から前記第2表面までであり、前記第2直径は前記第1直径より小さく、
前記第3直径は前記第2直径より大きく、前記第1直径より小さいことを特徴とする方法。 19. The method of claim 18, wherein the first surface is an upper surface and the second surface is a lower surface,
The first predetermined depth is from the upper surface to the first conductive material incorporated,
The second predetermined depth is from the first surface to the second surface, the second diameter is smaller than the first diameter,
The method of claim 3, wherein the third diameter is greater than the second diameter and less than the first diameter.
前記第1所定深さが前記下表面から、組み込まれた前記第1導電材料に及び、
前記第2所定深さが前記第1表面から前記プリント回路基板の前記第1ホールまでであり、
前記第2直径は前記第1直径より小さく、前記第3直径は前記第2直径より大きく、前記第1直径より小さいことを特徴とする方法。 19. The method of claim 18, wherein the first surface is a bottom surface and the second surface is a top surface.
The first predetermined depth extends from the lower surface to the incorporated first conductive material,
The second predetermined depth is from the first surface to the first hole of the printed circuit board;
The second diameter is less than the first diameter and the third diameter is greater than the second diameter and less than the first diameter.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201461930456P | 2014-01-22 | 2014-01-22 | |
US61/930,456 | 2014-01-22 | ||
PCT/US2015/012523 WO2015112758A1 (en) | 2014-01-22 | 2015-01-22 | Methods of forming high aspect ration plated through holes and high precision stub removal in a printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017505541A JP2017505541A (en) | 2017-02-16 |
JP6723156B2 true JP6723156B2 (en) | 2020-07-15 |
Family
ID=53546057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016547860A Active JP6723156B2 (en) | 2014-01-22 | 2015-01-22 | Method of forming plated through hole having high aspect ratio and highly accurate method of removing stub in printed circuit board |
Country Status (5)
Country | Link |
---|---|
US (3) | US10188001B2 (en) |
JP (1) | JP6723156B2 (en) |
KR (1) | KR102300288B1 (en) |
CN (1) | CN106134301B (en) |
WO (1) | WO2015112758A1 (en) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MX348666B (en) * | 2013-06-05 | 2017-06-23 | Ericsson Telefon Ab L M | Selective partitioning of via structures in printed circuit boards. |
US9942993B2 (en) | 2014-12-26 | 2018-04-10 | DISH Technologies L.L.C. | Method for back-drilling a through-hole onto a printed circuit board (PCB) |
CN107251660B (en) | 2015-02-20 | 2022-08-26 | 奈科斯特金技术私人有限公司 | Method for manufacturing printed circuit board |
US20170318673A1 (en) * | 2016-04-29 | 2017-11-02 | Arista Networks, Inc. | Connector for printed circuit board |
EP3501241A4 (en) * | 2016-08-19 | 2020-08-12 | Nextgin Technology B.v. | Method for producing a printed circuit board |
US10251270B2 (en) * | 2016-09-15 | 2019-04-02 | Innovium, Inc. | Dual-drill printed circuit board via |
US10446356B2 (en) * | 2016-10-13 | 2019-10-15 | Sanmina Corporation | Multilayer printed circuit board via hole registration and accuracy |
CN108697009B (en) * | 2017-04-07 | 2020-08-07 | 北大方正集团有限公司 | Method for manufacturing printed circuit board and printed circuit board |
JP2019029559A (en) * | 2017-08-01 | 2019-02-21 | 日立化成株式会社 | Multilayer wiring board and manufacturing method thereof |
KR20190041215A (en) * | 2017-10-12 | 2019-04-22 | 주식회사 아모그린텍 | Method for manufacturing flexible circuit board and flexible circuit board manufactured by the method |
US10667393B2 (en) * | 2018-01-04 | 2020-05-26 | Dell Products, L.P. | Stepped vias for next generation speeds |
US11711885B2 (en) * | 2020-01-31 | 2023-07-25 | Ttm Technologies, Inc. | Method of manufacturing printed circuit board assemblies with engineered thermal paths |
CN110121239B (en) * | 2019-04-10 | 2021-06-04 | 江门崇达电路技术有限公司 | Manufacturing method of mechanical blind hole and half hole |
US11234325B2 (en) | 2019-06-20 | 2022-01-25 | Infinera Corporation | Printed circuit board having a differential pair routing topology with negative plane routing and impedance correction structures |
CN110493961B (en) * | 2019-08-13 | 2021-05-11 | 沪士电子股份有限公司 | Method for monitoring alignment degree of outer layer of PCB (printed circuit board) during multiple drilling |
WO2021092463A1 (en) * | 2019-11-06 | 2021-05-14 | Ttm Technologies Inc. | Systems and methods for removing undesired metal within vias from printed circuit boards |
US11050172B2 (en) | 2019-11-22 | 2021-06-29 | International Business Machines Corporation | Insertable stubless interconnect |
CN111031709B (en) * | 2019-12-27 | 2020-11-06 | 生益电子股份有限公司 | PCB manufacturing method for realizing multiple networks with same via hole |
EP3852506A1 (en) * | 2020-01-14 | 2021-07-21 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier with an etching neck connecting back drill hole with vertical through-connection |
JP2021150376A (en) * | 2020-03-17 | 2021-09-27 | 日本電気株式会社 | Circuit board and manufacturing method thereof |
CN113766738A (en) * | 2020-06-02 | 2021-12-07 | 深南电路股份有限公司 | Drilling method and drilling device for circuit board and computer readable storage device |
CN112140229B (en) * | 2020-09-28 | 2021-06-18 | 广东鼎泰高科技术股份有限公司 | Back drilling tool and preparation method thereof |
CN112423477B (en) * | 2020-10-28 | 2022-05-17 | 奥士康科技股份有限公司 | High-precision stepped press connection hole machining method |
CN112165781B (en) * | 2020-10-28 | 2022-09-13 | 奥士康科技股份有限公司 | Method for controlling back drilling stub of stepped hole of PCB |
CN113141715B (en) * | 2021-04-20 | 2023-02-24 | 梅州市志浩电子科技有限公司 | Circuit board back drilling method and circuit board |
CN114340223B (en) * | 2021-12-08 | 2023-11-14 | 江苏普诺威电子股份有限公司 | Manufacturing method of high aspect ratio-based selective semi-conductive hole multilayer board |
TWI843250B (en) * | 2022-10-25 | 2024-05-21 | 健鼎科技股份有限公司 | Back-drilling method of multilayer circuit board and circuit board manufacturing system |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05347480A (en) * | 1992-06-15 | 1993-12-27 | Sumitomo Bakelite Co Ltd | Manufacture of multilayer printed wiring board |
GB9215707D0 (en) | 1992-07-23 | 1992-09-09 | Cambridge Computer | Rf waveguide signal transition apparatus |
JP2899217B2 (en) * | 1994-07-28 | 1999-06-02 | 田中貴金属工業株式会社 | Manufacturing method of metal core printed wiring board |
US20040108137A1 (en) * | 2002-12-10 | 2004-06-10 | Litton Systems, Inc. | Cross connect via for multilayer printed circuit boards |
US6924712B2 (en) * | 2003-01-30 | 2005-08-02 | Broadcom Corporation | Semi-suspended coplanar waveguide on a printed circuit board |
EP1663569A4 (en) | 2003-09-19 | 2009-04-15 | Viasystems Group Inc | Closed loop backdrilling system |
US7337537B1 (en) * | 2003-09-22 | 2008-03-04 | Alcatel Lucent | Method for forming a back-drilled plated through hole in a printed circuit board and the resulting printed circuit board |
DE10344261A1 (en) | 2003-09-23 | 2005-05-04 | Endress & Hauser Gmbh & Co Kg | Printed circuit board with a holding device for holding wired electronic components, method for producing such a printed circuit board and its use in a soldering oven |
JP2005235963A (en) * | 2004-02-19 | 2005-09-02 | Hitachi Ltd | Method for forming through hole in printed board |
TWI389205B (en) * | 2005-03-04 | 2013-03-11 | Sanmina Sci Corp | Partitioning a via structure using plating resist |
US7404251B2 (en) | 2006-04-18 | 2008-07-29 | International Business Machines Corporation | Manufacture of printed circuit boards with stubless plated through-holes |
US8158892B2 (en) * | 2007-08-13 | 2012-04-17 | Force10 Networks, Inc. | High-speed router with backplane using muli-diameter drilled thru-holes and vias |
JP2009158892A (en) * | 2007-12-28 | 2009-07-16 | Nec Corp | Multilayer wiring board and method of manufacturing the same |
CN101925253A (en) * | 2009-06-17 | 2010-12-22 | 鸿富锦精密工业(深圳)有限公司 | Printed circuit board and drilling method thereof |
CN101861058B (en) * | 2010-06-04 | 2012-05-09 | 深南电路有限公司 | Method of PCB board processing technology |
JP2012195389A (en) | 2011-03-15 | 2012-10-11 | Fujitsu Ltd | Wiring board, wiring board unit, electronic equipment and wiring board manufacturing method |
US8715006B2 (en) * | 2012-06-11 | 2014-05-06 | Tyco Electronics Corporation | Circuit board having plated thru-holes and ground columns |
CN103002674A (en) * | 2012-09-03 | 2013-03-27 | 杭州华三通信技术有限公司 | PCB (printed circuit board) back drilling method and PCB through hole structure |
CN203206585U (en) * | 2013-04-19 | 2013-09-18 | 杭州华三通信技术有限公司 | PCB plate |
-
2015
- 2015-01-22 JP JP2016547860A patent/JP6723156B2/en active Active
- 2015-01-22 US US14/603,191 patent/US10188001B2/en active Active
- 2015-01-22 CN CN201580015021.3A patent/CN106134301B/en active Active
- 2015-01-22 KR KR1020167022503A patent/KR102300288B1/en active IP Right Grant
- 2015-01-22 WO PCT/US2015/012523 patent/WO2015112758A1/en active Application Filing
-
2019
- 2019-01-21 US US16/253,025 patent/US11399439B2/en active Active
-
2022
- 2022-06-24 US US17/849,437 patent/US20220338355A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US10188001B2 (en) | 2019-01-22 |
JP2017505541A (en) | 2017-02-16 |
KR102300288B1 (en) | 2021-09-10 |
KR20160111955A (en) | 2016-09-27 |
WO2015112758A9 (en) | 2016-01-14 |
US20150208514A1 (en) | 2015-07-23 |
US20190159346A1 (en) | 2019-05-23 |
CN106134301A (en) | 2016-11-16 |
US20220338355A1 (en) | 2022-10-20 |
CN106134301B (en) | 2019-11-26 |
US11399439B2 (en) | 2022-07-26 |
WO2015112758A1 (en) | 2015-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6723156B2 (en) | Method of forming plated through hole having high aspect ratio and highly accurate method of removing stub in printed circuit board | |
US9900978B2 (en) | Printed circuit boards and methods for manufacturing same | |
CN102438413B (en) | Second-order ladder groove bottom graphical printed board and processing method thereof | |
US9526184B2 (en) | Circuit board multi-functional hole system and method | |
US7427562B2 (en) | Method for fabricating closed vias in a printed circuit board | |
JP4203435B2 (en) | Multilayer resin wiring board | |
JP2010147461A (en) | Printed circuit board and method of manufacturing the same | |
US20080209718A1 (en) | Method of manufacturing multi-layered printed circuit board | |
US20130256010A1 (en) | Method of manufacturing multilayer printed circuit board and multilayer printed circuit board manufactured via the same | |
US20140166355A1 (en) | Method of manufacturing printed circuit board | |
JP2015185735A (en) | Multilayer wiring board and manufacturing method therefor | |
US7557304B2 (en) | Printed circuit board having closed vias | |
CN107172800B (en) | PCB for antenna radio frequency transmission and manufacturing method thereof | |
CN112739011A (en) | Manufacturing method of three-layer blind hole printed board | |
CN108617097B (en) | Manufacturing method of printed circuit board and printed circuit board | |
CN104902677B (en) | Outer layer super thick copper circuit board and its boring method | |
JP2014072311A (en) | Multilayer wiring board and manufacturing method therefor | |
KR102172674B1 (en) | Printed circuit board and method for manufacturing the same | |
JP4233528B2 (en) | Multilayer flexible circuit wiring board and manufacturing method thereof | |
JP2005183798A (en) | Multilayer print-circuit board and its manufacturing method | |
KR100598264B1 (en) | Printed circuit board having stack type via and method for fabricating the same | |
KR20230129300A (en) | Carrier plate for preparing packaging substrate, package substrate structure and manufacturing method thereof | |
CN114206010A (en) | PCB back drilling process | |
JP2009283836A (en) | Multilayer wiring board and its manufacturing method | |
KR20060108902A (en) | Mulit-layer board and method for fabricating via hole thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190522 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200623 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6723156 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |