JP6712901B2 - セラミック基板、リードフレームおよびセラミック基板の製造方法 - Google Patents

セラミック基板、リードフレームおよびセラミック基板の製造方法 Download PDF

Info

Publication number
JP6712901B2
JP6712901B2 JP2016100320A JP2016100320A JP6712901B2 JP 6712901 B2 JP6712901 B2 JP 6712901B2 JP 2016100320 A JP2016100320 A JP 2016100320A JP 2016100320 A JP2016100320 A JP 2016100320A JP 6712901 B2 JP6712901 B2 JP 6712901B2
Authority
JP
Japan
Prior art keywords
ceramic
end surface
lead frame
ceramic substrate
surface facing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016100320A
Other languages
English (en)
Other versions
JP2016219809A (ja
Inventor
貞浩 西村
貞浩 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of JP2016219809A publication Critical patent/JP2016219809A/ja
Application granted granted Critical
Publication of JP6712901B2 publication Critical patent/JP6712901B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、セラミック基板、リードフレームおよびセラミック基板の製造方法に関する。
セラミック基板には、フラットパッケージ(QFP)など、配線層を有するセラミック基体の外周に複数のリード部が取り付けられているものがある(例えば、特許文献1など)。一般に、各リード部は、枠状の金属部材であるリードフレームの内周側に配列された突出部位として形成される。セラミック基板の製造工程では、セラミック基体の外周にリードフレームが配置された状態において、各リード部が一体的にセラミック基体の対応する電極部にろう付け接合される。セラミック基板の使用時には、セラミック基板は、各リード部が切断されることによってリードフレームから切り離される。
特開平6−53395号公報 特開平7−22564号公報 特開2000−21675号公報
セラミック基板においては、各リード部の接合位置の精度を高めることが望まれている。リードフレームには、セラミック基体に対するリード部の接合位置を規定するための位置決め部が設けられる場合がある。リードフレームに位置決め部を設けると、セラミック基板がリードフレームから切り離された後にも、位置決め部の一部や残渣など、位置決め部の痕跡がセラミック基板に残ってしまう場合があった。
本発明は、上述の課題を解決するためになされたものであり、以下の形態として実現することが可能である。
[1]本発明の第1の形態によれば、セラミック基板が提供される。このセラミック基板は、セラミック層と、配線層と、リードフレームと、を備えてよい。前記配線層は、前記セラミック層に配設されてよい。前記リードフレームは、前記配線層にろう材によって接合されているリード部を有してよい。前記リードフレームは、前記セラミック層に向かって突出して、前記セラミック層の端面に対向する複数の端面対向部を有してよい。前記複数の端面対向部は、少なくとも、前記セラミック層に対して同じ側に設けられている第1と第2の端面対向部と、前記第1と第2の端面対向部とは前記セラミック層を挟んで反対側に設けられている第3の端面対向部と、を含んでよい。この形態のセラミック基板によれば、位置決め部として機能する端面対向部により、リード部の接合位置の精度を高めることができる。また、リードフレームが切り離された後に、セラミック層の端面に、端面対向部の痕跡が残ってしまうことが抑制される。
[2]上記形態のセラミック基板において、前記複数の端面対向部は、さらに、前記セラミック層に対して、前記第3の端面対向部と同じ側に設けられている第4の端面対向部を含んでよい。この形態のセラミック基板によれば、リード部の接合位置の精度を、さらに高めることができる。
[3]上記形態のセラミック基板において、前記複数の端面対向部のそれぞれは、前記セラミック層の端面に対向する曲面状の先端面を有してよい。この形態のセラミック基板によれば、セラミック層の端面に端面対向部の痕跡が残ってしまうことが、さらに抑制される。
[4]上記形態のセラミック基板において、前記リードフレームは、互いに並列に延伸している第1辺部および第2辺部と、互いに並列に延伸し、前記第1辺部および前記第2辺部のそれぞれに交差している第3辺部および第4辺部と、を有し、前記リード部は、前記第1辺部および前記第2辺部のそれぞれに設けられており、前記第1と第2の端面対向部は、前記第3辺部に設けられており、前記第3の端面対向部は、前記第4辺部に設けられてよい。この形態のセラミック基板によれば、端面対向部によって、リード部の配列方向における接合位置の精度が高められる。
[5]上記形態のセラミック基板において、前記複数の端面対向部のそれぞれは、対向している前記セラミック層の端面に接触してよい。この形態のセラミック基板によれば、リード部の接合位置の位置決め精度をより高めることができる。
[6]本発明の第2の形態によれば、隣り合って配置される第1と第2のセラミック基板が連結されているセラミック基板連結体が提供される。前記セラミック基板連結体において、前記第1と第2のセラミック基板はそれぞれ、上記いずれかの形態のセラミック基板であり、前記第1と第2のセラミック基板は、それぞれの前記リードフレームが一体的に連結された連結リードフレームを介して互いに連結されており、前記連結リードフレームは、前記第1と第2のセラミック基板に共有される共通辺部を有し、前記共通辺部には、少なくとも、前記第1のセラミック基板における前記セラミック層の端面に対向する前記第1と第2の端面対向部と、前記第2のセラミック基板における前記セラミック層の端面に対向する前記第3の端面対向部と、が設けられてよい。この形態のセラミック基板によれば、複数個を連結した状態で一度に作製できるため、その製造効率が高められる。
[7]本発明の第3の形態によれば、リードフレームが提供される。前記リードフレームは、セラミック層と、前記セラミック層に配設されている配線層と、を備えるセラミック基体の外周に配置され、前記配線層にろう材によって接合されていてよい。前記リードフレームは、内周側に向かって突出し、前記リードフレームが前記セラミック基体の外周に配置されたときに、前記セラミック層の端面に対向するように設けられている複数の端面対向部を有してよい。前記複数の端面対向部は、少なくとも、前記セラミック層の配置領域に対して同じ側に設けられ、互いに離間している第1と第2の端面対向部と、前記第1と第2の端面対向部とは前記セラミック層の配置領域を挟んで反対側に設けられている第3の端面対向部と、を含んでよい。この形態のリードフレームによれば、リード部の接合位置の精度を高めることができるとともに、セラミック層の端面に、端面対向部の痕跡が残ってしまうことを抑制できる。
[8]本発明の第4の形態によれば、セラミック基板の製造方法が提供される。前記セラミック基板は、セラミック層と、前記セラミック層に配設されている配線層と、前記セラミック層の外周に配置され、前記配線層にろう材によって接合されているリード部を有するリードフレームと、を備えてよい。この形態の製造方法は、前記セラミック層の外周に前記リードフレームを配置して、前記配線層に前記リード部をろう付け接合する接合工程を備えてよい。前記リードフレームは、内周側に向かって突出し、前記セラミック層の端面に接触可能に設けられている複数の端面対向部を有し、前記複数の端面対向部は、少なくとも、前記セラミック層の配置領域に対して同じ側に設けられている第1と第2の端面対向部と、前記第1と第2の端面対向部とは前記セラミック層の配置領域を挟んで反対側に設けられている第3の端面対向部と、を含んでよい。前記接合工程は、前記第1と第2の端面対向部と、前記第3の端面対向部と、によって前記セラミック層が挟まれるように、前記リードフレームを配置する工程を含んでよい。この形態の製造方法によれば、リード部の接合位置の精度を高めることができるとともに、セラミック層の端面に、端面対向部の痕跡が残ってしまうことを抑制できる。
上述した本発明の各形態の有する複数の構成要素はすべてが必須のものではなく、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、適宜、前記複数の構成要素の一部について、その変更、削除、新たな他の構成要素との差し替え、限定内容の一部削除を行うことが可能である。また、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、上述した本発明の一形態に含まれる技術的特徴の一部又は全部を上述した本発明の他の形態に含まれる技術的特徴の一部又は全部と組み合わせて、本発明の独立した一形態とすることも可能である。
本発明は、セラミック基板や、リードフレーム、セラミック基板の製造方法以外の種々の形態で実現することも可能である。例えば、セラミック基板を搭載する電子機器や、リード部の位置決め方法、接合方法、それらの方法を実行する装置等の形態で実現することができる。
リードフレームを介して連結されている複数のセラミック基板を示す概略斜視図。 リードフレームを介して連結されている複数のセラミック基板のうちの任意のひとつを抜き出して示す概略斜視図。 リードフレームを介して連結されている複数のセラミック基板を示す概略平面図。 セラミック基板の製造工程の手順を示す工程フロー図。 セラミック基体の準備工程を模式的に示す概略図。 セラミック基体の配列工程を模式的に示す概略図。 リードフレームの配置工程を模式的に示す概略図。 リードフレームが配置された状態を示す概略図。 第2実施形態のリードフレームを備えるセラミック基板を示す概略平面図。
A.第1実施形態:
[セラミック基板の概略]
図1〜図3を参照して、本発明の第1実施形態におけるセラミック基板10の構成を説明する。図1は、連結された状態の複数のセラミック基板10を示す概略斜視図である。図2は、連結された状態の複数のセラミック基板10のうちの任意のひとつを抜き出して示す概略斜視図である。図3は、連結された状態の複数のセラミック基板10を示す概略平面図である。図1〜図3には、互いに直交する三方向を示す矢印X,Y,Zが、セラミック基板10を基準として図示されている。矢印X,Y,Zの示す方向については後述する。矢印X,Y,Zは、以下の説明において参照される各図においても、適宜、図示されている。
セラミック基板10は、ICチップなどの電子素子を搭載可能なセラミックパッケージであり、セラミック基体11と、リードフレーム12と、を備えている(図1)。なお、本実施形態では、複数のセラミック基板10を連結された状態で一度に効率的に製造可能なように、複数のリードフレーム12を一体的に連結した連結リードフレーム12sが用いられている。
セラミック基体11は、セラミック基板10の本体部であり、5mm×5mm以下のサイズを有している。リードフレーム12は、約0.1〜0.2mm程度の厚みを有する金属製の平板な枠状部材によって構成されており、セラミック基体11の外周に配置されている。リードフレーム12は、その内周側にセラミック基体11に向かって並列に延伸している複数のリード部13を有しており、リード部13を介してセラミック基体11に連結されている。各リード部13は、セラミック基板10が搭載される回路基板(図示は省略)の配線部に接続される接続部である。
セラミック基板10の製造時には、複数のリード部13は、セラミック基体11の外周にリードフレーム12が配置されることによって、セラミック基体11に一度に取り付けられる(詳細は後述)。セラミック基板10は、各リード部13が切断されることによって、リードフレーム12から切り離され、それぞれ個別に、前述の電子素子が搭載された上で、電子機器の回路基板に搭載される。図1には、各リード部13の切断線の一例が二点鎖線で図示されている。
以下では、セラミック基体11の構成と、リードフレーム12および連結リードフレーム12sの構成の詳細と、を順に説明し、その後、セラミック基板10の製造工程を説明する。
[セラミック基体の構成]
セラミック基体11は、第1セラミック層21と、第2セラミック層22と、配線層23と、を有する(図2)。本実施形態では、第1セラミック層21は、略長方形形状を有するセラミック板によって構成されている。第1セラミック層21は、例えば、アルミナを主成分とするセラミックによって構成される。なお、矢印Yは、第1セラミック層21の長辺に沿った方向を示しており、矢印Xは、短辺に沿った方向を示し、矢印Zは、厚み方向に沿った方向を示している。第1セラミック層21の内部には、厚み方向に貫通するビア電極(図示は省略)が形成されても良い。
第2セラミック層22は、第1セラミック層21の表面上に積層配置されている。本実施形態では、第2セラミック層22は、第1セラミック層21と同じセラミック材料によって構成されている。第2セラミック層22は、略四角枠形状を有しており、4つの枠辺部22a,22b,22c,22dを備えている。各枠辺部22a,22b,22c,22dは略四角柱形状を有している。
第1枠辺部22aと第2枠辺部22bとは互いに平行であり、第1セラミック層21の短辺に沿って配置されている。第1枠辺部22aおよび第2枠辺部22bは、矢印Yの方向において、第1セラミック層21の各短辺よりも中央側にオフセットされた位置に配置されている。
第3枠辺部22cと第4枠辺部22dとは互いに平行であり、第1セラミック層21の長辺に沿って配置されている。第3枠辺部22cと第4枠辺部22dの外周側の端面はそれぞれ、第1セラミック層21の長辺側の端面と揃っている。セラミック基板10では、第1セラミック層21上において各枠辺部22a〜22dに囲まれ、矢印Zの方向に開口している凹部が、電子素子を収容可能なキャビティ25として機能する。
配線層23は、第1セラミック層21における第2セラミック層22が積層配置されている側の表面全体に導電性部材が配置されることによって形成されている(図2,図3)。配線層23は、例えば、タングステン(W)やモリブデン(Mo)を主成分とするメタライズ層として構成される。配線層23は、配線パターン部26と、複数の電極部27と、を有する。
配線パターン部26は、キャビティ25内に配置されている部位であり、セラミック基板10に搭載される電子素子が接続される電極パッド(図示は省略)などを有している。複数の電極部27は、配線層23のうちで、第2セラミック層22の下を通って、第2セラミック層22の外周の領域に延出している略長方形形状の金属膜として構成されている部位である。本実施形態では、複数の電極部27は、第1セラミック層21の2つの短辺のそれぞれに沿って、矢印Xの方向に配列されている。各電極部27には、対応するリード部13が1本ずつろう付け接合されている。
[リードフレームおよび連結リードフレームの構成]
リードフレーム12(図3)は、上述したように、平板な枠状部材として構成されており、例えば、コバールや42アロイなどの金属薄板をエッチング加工することよって作製される。リードフレーム12は、第1辺部31と、第2辺部32と、第3辺部33と、第4辺部34と、を有する。
第1辺部31と第2辺部32とは、セラミック基体11を矢印Yの方向に挟んで互いに並列に配列されており、それぞれがセラミック基体11の短辺に沿って、矢印Xの方向に延伸している。第1辺部31および第2辺部32にはそれぞれ、複数のリード部13が設けられている。複数のリード部13は、第1辺部31および第2辺部32のそれぞれから、セラミック基体11の対応する電極部27に向かって、矢印Yの方向に沿って延伸し、当該電極部27にろう付け接合されている。
第3辺部33と第4辺部34とは、第1辺部31と第2辺部32との間において、セラミック基体11の長辺に沿って、矢印Yの方向に延伸している。第3辺部33と第4辺部34とは、セラミック基体11を矢印Yの方向に挟んで互いに並列に配列されており、それぞれが第1辺部31と第2辺部32とに交差している。
第3辺部33および第4辺部34にはそれぞれ、セラミック基体11に向かって突出し、その頂点がセラミック基体11の端面に対向する複数の端面対向部36が設けられている。本明細書において、「対向する」とは、その対象物同士が互いに、他の物を挟まずに直接的に向かい合っている状態と、他の物を挟んで間接的に向かい合っている状態の両方を含んでいる。また、前者の対象物同士が直接的に向かい合っている状態においては、当該対象物同士は、互いに直接的に接していてもよいし、離間していてもよい。本実施形態では、複数の端面対向部36は、セラミック基体11の端面に接した状態で対向している。本実施形態では、端面対向部36は、第3辺部33および第4辺部34にそれぞれ2つずつ設けられている。また、第3辺部33の2つの端面対向部36はそれぞれ、第4辺部34における2つの端面対向部36のうちのいずれか一方と、セラミック基体11を挟んで矢印Xの方向に対向しあう位置に設けられている。本実施形態では、第3辺部33の2つの端面対向部36が本発明における第1と第2の端面対向部の下位概念に相当し、第4辺部34の2つの端面対向部36が本発明における第3と第4の端面対向部の下位概念に相当する。あるいは、第4辺部34の2つの端面対向部36が本発明における第1の端面対向部と第2の端面対向部の下位概念に相当し、第3辺部33の2つの端面対向部36が本発明における第3の端面対向部と第4の端面対向部の下位概念に相当するとしてもよい。本実施形態では、端面対向部36は、矢印Zの方向に見たときに略三角形形状を有している。また、セラミック基体11の端面に対向する頂点は曲面状に面取りされている。複数の端面対向部36は、セラミック基体11に対するリードフレーム12の位置決め部として機能する(詳細は後述)。
本実施形態では、複数のリードフレーム12によって連結リードフレーム12sが構成されている。連結リードフレーム12sでは、各リードフレーム12の第1辺部31および第2辺部32はそれぞれ矢印Xの方向に直線状に連結されており、各セラミック基体11は、矢印Xの方向に一列に配列されている。また、2つのリードフレーム12の第3辺部33と第4辺部34とが一体化されて、隣り合うセラミック基板10同士の間に配置される1本の共通辺部37が構成されている。連結リードフレーム12sは、2つの辺部33,34が一体化されている分だけ小型化されている。
[セラミック基板の製造工程]
図4は、セラミック基板10の製造工程を示す工程フロー図である。上述したように、本実施形態では、複数のセラミック基板10が連結リードフレーム12sを介して連結された状態で一度に作製される。工程1では、セラミック基体11が準備される。工程2では、セラミック基体11の外周にリードフレーム12が配置される。本実施形態では、連結リードフレーム12sの複数の枠内にセラミック基体11が一つずつ配置される。工程3では、リードフレーム12のリード部13が対応する電極部27にろう付け接合される。工程4では、連結リードフレーム12sによって連結された状態のまま、各セラミック基板10が無電解めっき処理される。以上の工程によって、セラミック基板10(図1〜図3)が完成する。以下では、図5〜図8を参照して、各工程の詳細を説明する。
図5は、工程1のセラミック基体11の準備工程を模式的に示す概略図である。工程1では、まず、アルミナ粉末や、バインダ樹脂、溶剤などを配合したセラミックスラリーが準備される。そして、セラミックスラリーを、ドクターブレード法などによって、シート状に成形することによって、第1セラミック層21を構成する第1グリーンシート41と、第2セラミック層22を構成する第2グリーンシート42と、が作製される。
第1グリーンシート41の表面には、WまたはMoを主成分とする導体ペーストをスクリーン印刷することによって導体層43が形成される。導体層43は、焼成されると配線層23になる。なお、第1グリーンシート41には、導体層43の形成前に、ビア電極を形成するための貫通孔が形成され、当該貫通孔に導体ペーストが充填されても良い。第2グリーンシート42の中央には、キャビティ25を形成する略四角形の開口形状を有する貫通孔45が、打ち抜き加工によって形成される。
次に、第1グリーンシート41の導体層43の上における所定の位置(破線で図示)に、第2グリーンシート42が積層されるとともに圧着される。その後、グリーンシート41,42の積層体を焼成することによって、セラミック基体11が生成される。さらに、セラミック基体11の各電極部27の表面には、溶融されたろう材(例えば、銀ろう材)が塗布されることによって、ろう材層が形成される(図示が省略)。
図6は、工程2におけるセラミック基体11の配列工程を模式的に示す概略図である。工程2では、まず、複数のセラミック基体11が配列される。具体的には、複数のセラミック基体11がカーボン治具50の凹部51内に、矢印Xの方向に沿って一列に、所定の間隔で配列された状態で収容される。カーボン治具50は、略長方形形状を有する板状のカーボン部材によって構成されている。
カーボン治具50の表面中央には、所定の個数のセラミック基体11を収容可能な略直方体形状の空間を構成する凹部51が形成されている。凹部51の深さは第1セラミック層21とほぼ同じである。凹部51の幅は、セラミック基体11が、凹部51内において矢印Xの方向に一列に配列された状態のままそれぞれが移動可能なように、セラミック基体11の矢印Yに方向における長さよりもわずかに長い程度であることが望ましい。凹部51の幅は、セラミック基体11の矢印Yの方向における長さよりも数mm程度長いとしてもよい。
図7は、工程2におけるリードフレーム12の配置工程を模式的に示す概略図であり、図8は、リードフレーム12が配置された状態を示す概略図である。カーボン治具50の凹部51に複数のセラミック基板10が配列された後、カーボン治具50の表面には連結リードフレーム12sが配置される(図7)。
このとき、連結リードフレーム12sを構成する各リードフレーム12の枠内にはセラミック基板10の第2セラミック層22がひとつずつ配置され、各リードフレーム12の各リード部13が対応する電極部27上のろう材層に配置される(図8)。また、連結リードフレーム12sの第1辺部31および第2辺部32は、カーボン治具50における凹部51の周縁部表面に載置される。
ここで、上述したように、各リードフレーム12にはそれぞれ、互いに対向し合う2組の端面対向部36が設けられている。各セラミック基体11は、2組の端面対向部36の頂点に挟まれることによって、規定の位置に配置されることになる。
本実施形態では、互いに対向し合う端面対向部36の頂点同士の間の最短距離は、セラミック基板10の矢印Xの方向における幅とほぼ同じか、あるいは、わずかに大きい程度である。それら2つの値の差は1mm以下であることが望ましい。これによって、各端面対向部36を対向するセラミック基体11の端面に接触させることができる。従って、各リードフレーム12が外周に配置されたときのリードフレーム12に対するセラミック基板10の配置角度がより精度よく規定され、各電極部27に対するリード部13の位置合わせの精度が高められる。
セラミック基体11の位置決め精度を高めるためには、同じ辺部33,34に設けられている2つの端面対向部36は、当該辺部33,34のそれぞれの延伸方向における中心の両側に配列されていることが望ましい。また、それら2つの端面対向部36はそれぞれ、当該中心からより離間した位置に設けられていることが望ましい。
本実施形態の連結リードフレーム12sでは、共通辺部37の矢印Yの方向における同じ位置に、2つの端面対向部36がそれぞれ、矢印Xの方向における反対の方向に向かって突出するように設けられている。これによって、共通辺部37は、両側に配置された2つのセラミック基体11のうち、片側に配置されている一方のセラミック基体11から外力を受けたときには、他方のセラミック基体11から反力を受けて支持される。従って、共通辺部37が、片側のセラミック基体11からのみ局所的に力を受けて変形してしまうことが抑制される。
工程3では、複数のセラミック基体11と連結リードフレーム12sとがカーボン治具50に保持された状態で、加熱炉に入れられて、所定の時間だけ加熱される。これによって、各電極部27の表面のろう材層が溶融し、セラミック基体11の各電極部27に、対応するリード部13が、そのろう材によって接合され、複数のセラミック基体11と連結リードフレーム12sとが連結される。
工程4では、連結リードフレーム12sによって連結された状態のままの複数のセラミック基板10がめっき浴槽に浸漬されて無電解めっき処理される。このめっき処理によって、各セラミック基板10の金属部分が、ニッケル(Ni)めっき膜および金(Au)めっき膜によって被覆され、セラミック基板10が完成する。
ここで、上述したように、セラミック基板10の使用時には、各リード部13が切断されて、セラミック基板10はリードフレーム12から切り離される。このときに、リードフレーム12の各端面対向部36は、リードフレーム12の各辺部33,34に残り、セラミック基板10から分離する。
工程5のめっき処理のときには、各端面対向部36は、セラミック基体11の端面の分散した局所的な位置において対向しており、セラミック基体11の端面に対する各端面対向部36の接触面積はわずかである。特に、本実施形態では、各端面対向部36の頂点である先端面が曲面状に構成されており、各端面対向部36は、実質的には点接触することになる。そのため、セラミック基板10がリードフレーム12から切り離された後に、端面対向部36が対向していた部位にめっき成分の残渣が残ってしまうことが抑制される。従って、セラミック基板10の使用時に、リードフレーム12の位置決め部である端面対向部36のめっき残滓によって、電気的短絡が発生してしまうことや、セラミック基板10の外観性状が損なわれてしまうことが抑制されている。
[まとめ]
以上のように、本実施形態のリードフレーム12およびそれを備えるセラミック基板10によれば、複数の端面対向部36によって、セラミック基体11の各電極部27に対するリード部13の位置合わせの精度が高められる。また、セラミック基板10の使用時には、セラミック基板10に、端面対向部36の一部や残渣など、端面対向部36の痕跡が残ってしまうことが抑制される。また、本実施形態の連結リードフレーム12sによれば、複数のセラミック基板10を一度に効率よく作製することができる。
B.第2実施形態:
図9は、本発明の第2実施形態におけるリードフレーム12aを備えるセラミック基板10aを示す概略平面図である。第2実施形態におけるリードフレーム12aは、第4辺部34に端面対向部36がひとつのみ設けられている点以外は、第1実施形態で説明したリードフレーム12とほぼ同じ構成である。また、第2実施形態のセラミック基板10aは、リードフレーム12の代わりにリードフレーム12aを備えている点以外は、第1実施形態のセラミック基板10とほぼ同じである。第2実施形態のセラミック基板10aの製造工程は、第1実施形態のセラミック基板10とほぼ同じである(図4)。
第2実施形態のリードフレーム12aでは、第4辺部34側の端面対向部36は、第3辺部33の2つの端面対向部36の間に対応する領域に設けられている。より具体的には、第4辺部34側の端面対向部36は、第4辺部34のほぼ中央の位置に設けられている。第2実施形態では、第3辺部33の2つの端面対向部36が、本発明における第1と第2の端面対向部36の下位概念に相当し、第4辺部34の端面対向部36が第3の端面対向部36の下位概念に相当する。第2実施形態のリードフレーム12aによっても、リードフレーム12aに対するセラミック基体11の位置が、3つの端面対向部36によって3点で安定的に規定される。従って、セラミック基体11の各電極部27に対するリード部13の位置合わせの精度が高められる。その他に、第2実施形態におけるリードフレーム12aや、それを備えるセラミック基板10a、連結リードフレーム12saによれば、第1実施形態で説明したのと同様な種々の作用効果を奏することができる。
C.変形例:
C1.変形例1:
上記の各実施形態では、複数のリードフレーム12,12aが一体化されて連結リードフレーム12s,12saが構成されている。これに対して、複数のリードフレーム12,12aは一体化されることなく、それぞれ分離されていてもよい。また、上記の各実施形態における連結リードフレーム12s,12saでは、第3辺部33と第4辺部34とが一体化されて共通辺部37を構成している。これに対して、連結リードフレーム12s,12saでは、第3辺部33と第4辺部34とは一体化されることなく、別々の延伸部位として構成されていてもよい。
C2.変形例2:
上記の各実施形態では、複数の端面対向部36は、第3辺部33と第4辺部34とに設けられている。これに対して、複数の端面対向部36は、第3辺部33および第4辺部34に代えて、あるいは、第3辺部33および第4辺部34に加えて、第1辺部31および第2辺部32に設けられていても良い。
C3.変形例3:
上記の各実施形態では、複数の端面対向部36は、略三角形状を有しており、その頂点である先端面が曲面状に構成されている。これに対して、複数の端面対向部36は、例えば、略直方体形状を有していてもよく、セラミック基体11の端面に対して線接触するように構成されていてもよい。また、複数の端面対向部36はそれぞれ互いに異なる形状を有していてもよい。例えば、第3辺部33に設けられている端面対向部36と、第4辺部34に設けられている端面対向部36とは異なる形状や大きさを有していてもよいし、同じ辺部33,34に設けられている端面対向部36同士が異なる形状を有していてもよい。また、端面対向部36は折り曲げ加工などによって厚み方向に折れ曲がった形状を有していてもよいし、貫通孔を設けることによって肉抜きがされていても良い。なお、端面対向部36は、セラミック基体11に対する接触面積が低減されるように、局所的な領域に分散して点在するように設けられていることが望ましい。
C4.変形例4:
上記第1実施形態では、端面対向部36は、第3辺部33と第4辺部34とにそれぞれ2つずつ設けられている。また、上記第2実施形態では、端面対向部36は、第3辺部33に2つ設けられ、第4辺部34にひとつ設けられている。これに対して、第3辺部33または第4辺部34にはそれぞれ2つ以上の端面対向部36が設けられていてもよい。また、上記の各実施形態では、複数の端面対向部36はそれぞれ、各辺部33,34から別々に突起している複数の突起部によって構成されている。これに対して、複数の端面対向部36は、セラミック基体11の端面に対向する先端部が複数に分岐している単一の突起部によって構成されてもよい。
C5.変形例5:
上記の各実施形態では、複数の端面対向部36はそれぞれ、対向しているセラミック基体11の端面に接触している。これに対して、複数の端面対向部36のそれぞれは、セラミック基体11の端面に接触可能に設けられていればよく、実際に接触していなくてもよい。セラミック基板10では、複数の端面対向部36の少なくとも一部または全部が、セラミック基体11の端面に対してわずかな隙間を有して対向していてもよい。当該隙間は、リード部13の位置あわせの精度が損なわれない程度の幅を有していればよく、1mm以下であることが望ましい。このような構成であっても、各電極部27に対するリード部13の接合位置が大きくずれてしまうことが抑制される。また、完成品のセラミック基板10において、めっき残渣など端面対向部36が接触していた痕跡が残ることが、さらに抑制される。
C6.変形例6:
上記の各実施形態では、セラミック基体11は、第1セラミック層21と、第2セラミック層22と、を備えている。これに対して、セラミック基体11は、第1セラミック層21のみを備えていてもよいし、さらに複数のセラミック層が積層されている構成を有していてもよい。また、第1セラミック層21および第2セラミック層22はそれぞれ、複数枚のグリーンシートが積層されることによって作製されていても良い。セラミック基体11は、直方体形状を有していなくてもよいし、キャビティ25を有していなくてもよい。
C7.変形例7:
上記の各実施形態では、リードフレーム12,12aは略四角枠形状を有している。これに対して、リードフレーム12,12aは略四角枠形状を有していなくてもよい。リードフレーム12,12aは枠状の部材によって構成されていればよい。ここで、枠状の部材は、必ずしも無端に構成されていなくてもよく、一部に切れ間が設けられている構成を有していてもよい。
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部又は全部を解決するために、あるいは、上述の効果の一部又は全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
10,10a…セラミック基板
11…セラミック基体
12,12a…リードフレーム
12s,12sa…連結リードフレーム
13…リード部
21…第1セラミック層
22…第2セラミック層
22a〜22d…枠辺部
23…配線層
25…キャビティ
26…配線パターン部
27…電極部
31〜34…辺部
36…端面対向部
37…共通辺部
41…第1グリーンシート
42…第2グリーンシート
43…導体層
45…貫通孔
50…カーボン治具
51…凹部

Claims (8)

  1. セラミック層と、前記セラミック層に配設されている配線層と、前記セラミック層の外周に配置され、前記配線層にろう材によって接合されているリード部を有するリードフレームと、を備えるセラミック基板において、
    前記リードフレームは、前記セラミック層に向かって突出して、前記セラミック層の端面に接合されることなく対向する複数の端面対向部を有し、
    前記複数の端面対向部は、少なくとも、
    前記セラミック層に対して同じ側に設けられている第1と第2の端面対向部と、
    前記第1と第2の端面対向部とは前記セラミック層を挟んで反対側に設けられている第3の端面対向部と、
    を含むことを特徴とする、セラミック基板。
  2. 請求項1記載のセラミック基板において、
    前記複数の端面対向部は、さらに、前記セラミック層に対して、前記第3の端面対向部と同じ側に設けられている第4の端面対向部を含む、セラミック基板。
  3. 請求項1または請求項2記載のセラミック基板において、
    前記複数の端面対向部のそれぞれは、前記セラミック層の端面に対向する曲面状の先端面を有する、セラミック基板。
  4. 請求項1から請求項3のいずれか一項に記載のセラミック基板において、
    前記リードフレームは、
    互いに並列に延伸している第1辺部および第2辺部と、
    互いに並列に延伸し、前記第1辺部および前記第2辺部のそれぞれに交差している第3辺部および第4辺部と、
    を有し、
    前記リード部は、前記第1辺部および前記第2辺部のそれぞれに設けられており、
    前記第1と第2の端面対向部は、前記第3辺部に設けられており、
    前記第3の端面対向部は、前記第4辺部に設けられており、
    いる、セラミック基板。
  5. 請求項1から請求項4のいずれか一項に記載のセラミック基板であって、
    前記複数の端面対向部のそれぞれは、対向している前記セラミック層の端面に接触している、セラミック基板。
  6. 隣り合って配置される第1と第2のセラミック基板が連結されているセラミック基板連結体であって、
    前記第1と第2のセラミック基板はそれぞれ、請求項1から請求項5のいずれか一項に記載のセラミック基板であり、
    前記第1と第2のセラミック基板は、それぞれの前記リードフレームが一体的に連結された連結リードフレームを介して互いに連結されており、
    前記連結リードフレームは、前記第1と第2のセラミック基板に共有される共通辺部を有し、
    前記共通辺部には、少なくとも、前記第1のセラミック基板における前記セラミック層の端面に対向する前記第1と第2の端面対向部と、前記第2のセラミック基板における前記セラミック層の端面に対向する前記第3の端面対向部と、が設けられている、セラミック基板連結体。
  7. セラミック層と、前記セラミック層に配設されている配線層と、を備えるセラミック基体の外周に配置され、前記配線層にろう材によって接合されるリード部を有するリードフレームにおいて、
    内周側に向かって突出し、前記リードフレームが前記セラミック基体の外周に配置されたときに、前記セラミック層の端面に対向するように設けられ、前記セラミック層の端面に接合されない複数の端面対向部を有し、
    前記複数の端面対向部は、少なくとも、
    前記セラミック層の配置領域に対して同じ側に設けられ、互いに離間している第1と第2の端面対向部と、
    前記第1と第2の端面対向部とは前記セラミック層の配置領域を挟んで反対側に設けられている第3の端面対向部と、
    を含むことを特徴とする、リードフレーム。
  8. セラミック層と、前記セラミック層に配設されている配線層と、前記セラミック層の外周に配置され、前記配線層にろう材によって接合されているリード部を有するリードフレームと、を備えるセラミック基板の製造方法において、
    前記セラミック層の外周に前記リードフレームを配置して、前記配線層に前記リード部をろう付け接合する接合工程を備え、
    前記リードフレームは、内周側に向かって突出し、前記セラミック層の端面に接合されることなく接触可能に設けられている複数の端面対向部を有し、
    前記複数の端面対向部は、少なくとも、前記セラミック層の配置領域に対して同じ側に設けられている第1と第2の端面対向部と、前記第1と第2の端面対向部とは前記セラミック層の配置領域を挟んで反対側に設けられている第3の端面対向部と、を含み、
    前記接合工程は、前記第1と第2の端面対向部と、前記第3の端面対向部と、によって前記セラミック層が挟まれるように、前記リードフレームを配置する工程を含む、製造方法。
JP2016100320A 2015-05-20 2016-05-19 セラミック基板、リードフレームおよびセラミック基板の製造方法 Active JP6712901B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015102644 2015-05-20
JP2015102644 2015-05-20

Publications (2)

Publication Number Publication Date
JP2016219809A JP2016219809A (ja) 2016-12-22
JP6712901B2 true JP6712901B2 (ja) 2020-06-24

Family

ID=57581592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016100320A Active JP6712901B2 (ja) 2015-05-20 2016-05-19 セラミック基板、リードフレームおよびセラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JP6712901B2 (ja)

Also Published As

Publication number Publication date
JP2016219809A (ja) 2016-12-22

Similar Documents

Publication Publication Date Title
US10157753B2 (en) Wiring board, electronic device, and electronic module
EP3176818B1 (en) Wiring board, electronic device, and electronic module
EP3062590B1 (en) Wiring board and electronic device
US10334740B2 (en) Electronic-component mount substrate, electronic device, and electronic module
EP3136430A1 (en) Wiring board, electronic device, and electronic module
WO2017188253A1 (ja) 電子部品搭載用基板、電子装置および電子モジュール
WO2015029942A1 (ja) 高周波回路基板ならびにこれを用いた高周波半導体パッケージおよび高周波半導体装置
JP6431191B2 (ja) 配線基板、電子装置および電子モジュール
JP6712901B2 (ja) セラミック基板、リードフレームおよびセラミック基板の製造方法
JP5388601B2 (ja) 電子部品収納用パッケージ
JP6193622B2 (ja) 配線基板ユニットおよびリード付き配線基板の製造方法
CN111696946A (zh) 半导体封装、半导体器件以及用于制造半导体器件的方法
JP5276411B2 (ja) 圧電デバイス
JP5725898B2 (ja) 電子部品収納用パッケージ
JP2018137534A (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP6595580B2 (ja) 配線基板、電子装置および電子モジュール
JP6838961B2 (ja) 配線基板およびその製造方法
JP6321477B2 (ja) 電子部品収納用パッケージ、パッケージ集合体および電子部品収納用パッケージの製造方法
JP2017228730A (ja) 配線基板、電子装置および電子モジュール
JP6305713B2 (ja) 電子部品収納用パッケージの製造方法
JP6901383B2 (ja) 音叉型水晶素子及びその音叉型水晶素子を用いた水晶デバイス
JP6629660B2 (ja) セラミックパッケージおよびその製造方法
JP6163354B2 (ja) 配線基板ユニットおよびリード付き配線基板の製造方法
JP5361537B2 (ja) 配線母基板
JP5306497B2 (ja) 電子素子キャリア

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200602

R150 Certificate of patent or registration of utility model

Ref document number: 6712901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250